FR2907259A1 - Realisation d'une barriere metallique dans un circuit electronique integre - Google Patents
Realisation d'une barriere metallique dans un circuit electronique integre Download PDFInfo
- Publication number
- FR2907259A1 FR2907259A1 FR0609038A FR0609038A FR2907259A1 FR 2907259 A1 FR2907259 A1 FR 2907259A1 FR 0609038 A FR0609038 A FR 0609038A FR 0609038 A FR0609038 A FR 0609038A FR 2907259 A1 FR2907259 A1 FR 2907259A1
- Authority
- FR
- France
- Prior art keywords
- metal
- barrier
- cobalt
- siliciding
- nitriding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
On réalise une barrière métallique au dessus d'une portion métallique d'un produit semiconducteur, en formant (41) une couche métallique à la surface de la portion métallique, cette couche métallique comprenant un matériau métallique à base de cobalt. Puis, éventuellement après une étape (42 de désoxydation, on réalise une étape (43) de siliciuration et une étape (44) de nitruration du matériau métallique à base de cobalt de la couche métallique. Les propriétés de blocage des atomes de cuivre (par exemple) et de résistance à l'oxydation de la barrière métallique sont améliorées.
Description
REALISATION D'UNE BARRIERE METALLIQUE DANS UN CIRCUIT ELECTRONIQUE INTEGRE
La présente invention concerne la réalisation de barrières métalliques dans les circuits électroniques intégrés. Les circuits intégrés comprennent généralement de telles barrières métalliques à l'interface entre une zone conductrice (typiquement une ligne métallique ou un via dans une structure d'interconnexion multicouche) et une zone isolante (typiquement une couche de diélectrique dans une telle structure). Ces barrières permettent d'empêcher la diffusion d'atomes depuis la zone conductrice vers la zone isolante, qui peut être à l'origine de dysfonctionnements du circuit intégré, tels que des courts-circuits entre lignes métalliques. C'est pourquoi elles sont communément appelées des encapsulations métalliques ("metal cap", en anglais). Ces barrières métalliques peuvent aussi jouer le rôle de couches de passivation conductrices pour pallier les faibles propriétés anti-oxydantes d'un matériau conducteur tel que du cuivre (Cu).
Ces cieux fonctions, à savoir la fonction d'anti-diffusion et la fonction d'anti-oxydant, se combinent. Ces barrières métalliques sont généralement réalisées en un matériau à base de titane (Ti) ou de tantale (Ta). Comme matériau pour la réalisation de ces barrières métalliques, il a aussi été proposé d'utiliser le cobalt (Co), ou des composés métalliques à base de cobalt. Dans la suite, de tels composés sont notés Co-M, où la lettre M désigne un métal qui peut notamment être du tungsten (W), du phosphore (P), du bore (B) ou une combinaison de ces métaux. Un tel matériau peut avantageusement être déposé de manière sélective et auto-alignée par un procédé dit "electroless". Selon ce procédé, les barrières auto-alignées comprenant du cobalt sont fabriquées par trempage de la plaquette ("wafer") dans une solution. La solution réagit avec le cuivre, de sorte que la barrière ne se forme qu'à la surface du cuivre. Un tel procédé ne nécessite donc qu'une préparation de la surface de la plaquette, ainsi qu'un contrôle de certains paramètres, comme la température et le pH. En particulier, un alliage de cobalt et de phosphure de tungsten (noté Co-WP et appelé "cobalt-tungsten-phosphorous" en anglais) est connu pour 2907259 2 être un bon candidat pour la réalisation de barrières auto-alignées (SAB, de l'anglais "Self-Aligned Barrier"). Le Co-WP améliore les propriétés d'électromigration des zones conductrices des structures d'interconnexion dans les circuits en technologie CMOS ( Complementary Metal-Oxyde 5 Semiconductor ), ce qui permet d'atteindre des performances élevées. Il correspond aussi à une solution économique pour la réalisation d'imageurs CMOS, dans lesquels il permet en outre d'augmenter le gain optique. Néanmoins, on observe en pratique qu'une barrière métallique à base de cobalt a tendance à s'oxyder, notamment lorsqu'elle est exposée aux 10 oxydants ambiants pendant des étapes ultérieures de dépôt d'un matériau diélectrique, de gravure par plasma de ce matériau, etc., qui sont réalisées pour la poursuite de la fabrication du produit semiconducteur. L'effet de cette oxydation non désirée est illustré à la figure 1, qui est une vue partielle d'une structure d'interconnexion d'un produit semiconducteur 15 à deux niveaux de métallisation. Les premier et second niveaux de métallisation de la structure d'interconnexion, respectivement notés M1 et M2, sont réalisés dans des couches respectives d'un matériau diélectrique 10. Ce matériau diélectrique peut être du dioxyde de silicium (SiO2) non dopé (USG, de l'anglais "undoped 20 silicon glass"), du tetra-ethoxy-silane (TEOS), de l'oxyde de silicium dopé au fluor (FSG, de l'anglais "Fluorosilicate Glass"), du BD2XTM ou autre. Le niveau M1 comprend une ligne métallique 11. Le niveau M2 comprend une ligne métallique 12 ainsi qu'un via 13 reliant la ligne 12 à la ligne 11 du niveau inférieur. Ces éléments métalliques 11, 12 et 13 sont par exemple en cuivre, 25 mais ils peuvent aussi être en un autre métal tel que de l'aluminium (Al), par exemple. Avant le dépôt du métal constituant la ligne 11 (respectivement la ligne 12 et le via 13), les parois de la tranchée correspondante dans le matériau diélectrique 10 du niveau M1 (respectivement du niveau M2) ont été revêtues de tantale (Ta) par pulvérisation, lequel tantale a ensuite été au moins 30 partiellement nitruré pour donner une encapsulation métallique ou barrière d'anti-diffusion 14 (respectivement 17) comprenant du nitrure de tantale et du tantale (TaN/Ta). De même, avant le dépôt du matériau diélectrique 10 du niveau M1, on a formé une barrière métallique à base de cobalt (CoM) auto- 2907259 3 alignée 15. Mais, lors du dépôt et de la gravure du matériau diélectrique 10 du niveau M2, il peut se produire une oxydation partielle ou complète du Co-M de la couche 15 en sorte qu'il se forme une couche 16 d'oxyde métallique (Co-MOX) sur le dessus de la couche 15. A l'extrême, le cuivre de la ligne conductrice 5 11 sous-jacente peut aussi s'oxyder pour former une couche 18 de dioxyde de cuivre (CuO2). Ces oxydations non souhaitées peuvent se traduire par: - une augmentation de la résistance électrique du matériau formant la barrière métallique, et donc une augmentation de la résistance électrique des 10 vias; - une diminution des propriétés de la barrière métallique contre la diffusion des atomes de cuivre; - la formation de vides dans le cas où net nettoyage humide est réalisé après gravure par plasma du via; ce nettoyage est bien connu de l'homme du 15 métier, vise à retirer les résidus polymériques formés lors de l'étape de gravure, en particulier sur le bord des vias ; cependant, ce nettoyage peut provoquer le retrait du Co-M, surtout s'il est sous forme oxydée (Co-M-Ox), et créer des vides (vides désignés par la référence 19 sur le schéma de la figure 2), dont il peut résulter un défaut d'intégrité de l'encapsulation métallique 17 se 20 traduisant par une faille dans cette encapsulation (désignée par le cercle 20 sur le schéma de la figure 2); et, - une diminution des performances en termes d'électromigration. De manière connue en soi, les siliciures de métaux présentent de meilleures propriétés contre l'oxydation que leurs contreparties métalliques 25 pures. Par exemple, le siliciure de tungsten (WSi2) est moins sensible à l'oxydation que le tungsten lui-même. De plus, la couche de siliciure de métal qui est formée à la surface du cuivre lorsqu'une barrière auto-alignée comprenant du silicium est formée, permet de mieux retenir les atomes de cuivre lorsqu'un courant relativement élevé est appliqué au circuit, ce qui veut 30 dire que les performances contre l'électromigration sont également améliorées. La siliciuration sélective du cobalt pur pour une barrière d'antioxydation dans une métallisation à base de cuivre est connue, par exemple, de l'article "Selective silicidation of Co using silane or disilane for anti-oxidation 2907259 4 barrier layer in Cu metallization", S. Noda, R. Hirai, H. Komiyama, and Y. Shimogaki, Japanese Journal of Applied Physics, Vol. 43, No.
9A, pp. 6001-6007 (2004). Néanmoins, même après incorporation d'atomes de silicium par un 5 procédé de siliciuration, le composé métallique à base de cobalt Co-M continue à subir une certaine oxydation (certes dans une moindre mesure) dans le contexte évoqué supra, et la diffusion d'atomes de cuivre à travers cette barrière n'est pas, non plus, entièrement empêchée. C'est pourquoi il existe un besoin d'améliorer encore les propriétés 10 contre l'oxydation et les propriétés contre la diffusion des atomes de cuivre des barrières métalliques à base de cobalt utilisées dans la fabrication de certaines structures dans les circuits électroniques intégrés. Ce besoin est satisfait, selon la présente invention, grâce à un procédé de formation d'une barrière métallique au dessus d'une portion métallique d'un 15 produit semiconducteur, comprenant: - une étape de formation d'une couche métallique à la surface de la portion métallique, la couche métallique comprenant un matériau métallique à base de cobalt; puis, - une étape de siliciuration du matériau métallique à base de cobalt de 20 la couche métallique; et, - une étape de nitruration du matériau métallique à base de cobalt de la couche métallique. Selon un avantage de l'invention, le procédé permet de former des barrières métalliques qui sont auto-alignées.
25 Les propriétés de blocage des atomes de cuivre (par exemple) et de résistance à l'oxydation de la barrière métallique sont améliorées, même par rapport à une barrière métallique qui serait siliciurée, ou nitrurée, mais pas les deux à la fois. Un deuxième aspect de l'invention se rapporte à un élément de 30 structure d'un circuit électronique intégré comprenant au moins une portion métallique et une barrière métallique en un matériau métallique à base de cobalt au dessus de la portion métallique, ledit matériau comprenant également 2907259 5 des atomes de silicium et des atomes d'azote essentiellement localisés en surface. Un troisième aspect de l'invention se rapporte à une structure d'interconnexion d'un circuit électronique intégré comprenant au moins un 5 élément de structure selon le deuxième aspect. Enfinä un quatrième aspect de l'invention se rapporte à capteur d'image (un imageur) CMOS comprenant au moins un élément de structure selon le deuxième aspect. D'autres caractéristiques et avantages de l'invention apparaîtront 10 encore à la lecture de la description qui va suivre. Celle-ci est purement illustrative et doit être lue en regard des dessins annexés sur lesquels : - la figure 1, déjà analysée, est une vue partielle en coupe d'une structure d'interconnexion d'un produit semiconducteur à deux niveaux de métallisation en cours de fabrication; 15 - la figure 2, également déjà analysée, est une vue équivalente, illustrant la formation de vides lorsqu'une couche d'oxyde métallique à la surface d'une barrière métallique est retirée par plasma; - la figure 3, également déjà analysée, est une vue équivalente, illustrant le défaut d'intégrité d'une encapsulation métallique qui peut en 20 résulter; - la figure 4 est un diagramme illustrant des étapes d'un procédé selon des modes de réalisation de la présente invention; - les figures 5a à 5h sont des vues en coupe d'une partie d'un produit semiconducteur permettant d'illustrer le déroulement des étapes d'un mode de 25 réalisation du procédé selon l'invention; - la figure 6 est un diagramme de densité représentant un exemple de la concentration des différents atomes présents dans une barrière métallique réalisée conformément à des modes de réalisation de la présente invention; - la figure 7 est un diagramme illustrant l'amélioration des propriétés 30 contre l'oxydation d'une barrière métallique réalisée conformément à l'invention; 2907259 6 - la figure 8 est une vue en coupe d'un élément de structure d'un produit semiconducteur comprenant des barrières métalliques réalisées conformément à l'invention; et, - la figure 9 est une vue en coupe partielle d'une première structure 5 d'un produit semiconducteur comprenant des barrières métalliques réalisées conformément à l'invention Procédé de formation d'une barrière métallique La figure 4 est un organigramme d'un exemple de procédé de 10 formation d'une barrière métallique selon des modes de réalisation de la présente invention. Une telle barrière métallique est par exemple destinée à la passivation et/ou à l'encapsulation d'une portion métallique d'une plaquette de produit semiconducteur. En référence au diagramme d'étapes de la figure 4, le procédé 15 comprend une étape 41 de formation d'une couche métallique comprenant un matériau métallique à base de cobalt, à la surface de la portion métallique considérée. Le procédé comprend ensuite une étape de désoxydation 42, suivie d'une étape 43 de siliciuration du matériau métallique à base de cobalt de la couche métallique et d'une étape 44 de nitruration de ce matériau 20 métallique Ces étapes vont maintenant être détaillées en référence, en outre, aux schémas des figures 5a à 5h. On suppose d'une portion métallique 51 a préalablement été réalisée selon tout procédé approprié, dans un caisson 52 d'un matériau diélectrique, 25 ainsi qu'il est illustré à la figure 5a. Cette portion métallique peut être une piste conductrice, un via, une borne de contact, etc. d'une structure d'un produit semiconducteur en cours de fabrication. Elle est généralement en cuivre, mais peut être réalisée en aluminium, ou autre. Le matériau diélectrique peut être de l'USG, du TEOS, du FSG, du BD2, ou autre. Un procédé de réalisation d'une 30 telle portion peut être le procédé "damascène" ou sa variante, le procédé "dual damascène", bien connus de l'homme du métier. Lors de l'étape 41, on dépose une couche 53 de matériau métallique à base de Cobalt au dessus de la portion 51 (figure 5b). Ce matériau métallique 2907259 7 peut avantageusement être un composé de cobalt et avec l'un ou plusieurs des éléments suivants: le tungsten, le phosphore, le bore. D'autres éléments, métalliques ou non, sont aussi envisageables pour entrer avec le cobalt dans la combinaison d'éléments formant le matériau de la couche 53, comme par 5 exemple le titane, le tantale, ou autre. Dans la présente description, ce matériau est noté Co-M, où M désigne un élément ou une combinaison d'éléments autres que le cobalt. Etant donné que le matériau Co-M est un matériau métallique, il est sujet à l'oxydation, en sorte qu'il peut se former une couche 54 d'oxyde 10 métallique, noté Co-M-Ox par commodité dans la présente description, au dessus de la couche 53 (figure 5b également). Cette oxydation se produit lors de l'exposition à l'air ambiant, ou en raison de l'exposition à des oxydants ambiants pendant des étapes ultérieures de la fabrication du produit semiconducteur (par exemple des étapes de dépôt et de gravure d'une couche 15 de matériau diélectrique venant au dessus de la portion 51 recouverte de la couche 53). Dans le cas d'une telle oxydation, on réalise de préférence l'étape de désoxydation 42, qui n'est pas obligatoire en soi. En effet, s'il reste des atomes d'oxygène à la surface des portions de cuivre, des molécules d'oxyde de 20 silicium (SiO2) se forment lors de la décomposition du silane ou du disilane à l'étape de siliciuration 43, ce qui empêche la diffusion des atomes de silicium dans le cuivre. L'étape de désoxydation 11 permet de désoxyder la surface des portions de cuivre. Dans le mode de réalisation préféré illustré à la figure 5c, l'étape de 25 désoxydation 42 est réalisée à l'aide d'un plasma d'ammoniac (NH3). L'ammoniac peut être dilué dans du diazote (N2) afin de renforcer la réactivité du plasma. Le plasma d'ammoniac permet de désoxyder la surface des portions de cuivre. On obtient alors la configuration illustrée à la figure 5d. Avantageusement, la plaquette reste sous vide dans le réacteur après cette 30 étape de désoxydation 42, ce qui permet en outre d'éviter une éventuelle contamination par le dioxygène de l'air ambiant. Dans ce mode de réalisation, l'étape de désoxydation 42 est précédée d'une étape (non illustrée) pendant laquelle la plaquette, une fois 2907259 8 introduite dans le réacteur, la plaquette est stabilisée en température thermalisation. Dans cet exemple, la température du réacteur est maintenue en permanence à 400 C pendant l'étape de désoxydation 42.
5 Après l'étape de désoxydation 42 le gaz utilisé à cette étape est extrait du réacteur lors d'une étape (non illustrée) de pompage(non illustrée). La présente invention n'est toutefois pas limitée par la manière dont l'étape de désoxydation 42 est mise en oeuvre. Par exemple, la désoxydation peut être effectuée par un recuit sous dihydrogène à 500 C, ou par nettoyage 10 humide ("wet cleaning" en anglais). Pour la réalisation de l'étape de siliciuration 43, un flux de gaz silane (SiH4) est introduit dans la chambre sous atmosphère, c'est à dire sans plasma, ainsi qu'il est illustré à la figure 5e. Le métal à la surface de la portion métallique 51 agit comme un catalyseur dans une réaction de décomposition 15 du silane. Le silane se décompose donc de façon sélective, c'est à dire sur la surface de la portion de métal et pas sur la surface du matériau diélectrique l'entourant. Des atomes Si pénètrent dans le matériau Co-M, pour former un siliciure de ce matériau Co-M qui est noté matériau Co-M-Six dans la présente description.
20 Cette étape de siliciuration 43 est réalisée à une température par exemple entre 350 C et 400 C, et avec une pression de 2 à 5 Torr. Dans un mode de réalisation, le silane est dilué dans du diazote lors de l'étape de siliciuration. Par exemple, le silane peut être dilué à 1% dans le diazote.
25 De la durée de cette étape de siliciuration 43 dépend l'épaisseur H de la barrière métallique dans laquelle les atomes de silicium diffusent, ainsi qu'il est illustré à la figure 5f (sur laquelle ces atomes sont représentés par de petits points dans la partie supérieure 55 de la couche 53). Typiquement, la durée de l'étape 43 est de 10 s environ à 60 s environ. Une durée de l'ordre de 30 la minute peut conduire à une épaisseur d'environ 2. 10"' mètres (soit 2000 A). Une durée de l'ordre de la dizaine de secondes peut conduire à une épaisseur d'environ 3,6. 10-8 mètres (soit 360 A).
2907259 9 L'étape de siliciuration 43 permet d'augmenter les performances de la barrière métallique en Co-M contre l'électro-migration des atomes de cuivre. Ainsi, si par la suite portion conductrice 51 est soumise à des courants électriques élevés, la diffusion des atomes de cuivre dans le matériau 5 diélectrique environnant est diminuée. On évite ainsi des problèmes de courts-circuits entre des portions métalliques qui doivent restées isolées entre elles. De plus, les atomes de silicium dans la barrière en Co-M permettent d'augmenter les performances de la barrière métallique contre l'oxydation. Mais, selon des modes de réalisation de l'invention, l'étape de 10 nitruration 44, combinée à l'étape de siliciuration 43, permet d'augmenter encore ces performances. Dans un mode de réalisation illustré par la figure 5g, l'étape de nitruration 44 est réalisée à l'aide d'un plasma RF azoté, c'est à dire un plasma comprenant des atomes d'azote. Dans le mode de réalisation préféré, on utilise 15 un plasma d'ammoniac. Le plasma d'ammoniac est en effet particulièrement réactif. On peut bien entendu utiliser d'autres plasmas azotés, par exemple un plasma de diazote. Ainsi qu'il est bien connu de l'homme du métier, un plasma RF (radiofréquence) est un plasma généré à une fréquence de 13,6 MHz.
20 Le métal à la surface de la portion métallique 53 agit comme un catalyseur dans une réaction de décomposition de l'ammoniac. L'ammoniac se décompose donc de façon sélective, c'est à dire sur la surface de la portion de métal et pas sur la surface du matériau diélectrique l'entourant, et des atomes d'azote pénètrent dans le matériau Co-M-Six pour former un nitrure de ce 25 matériau Co-M-Six qui est noté matériau Co-M-SiX Ny dans la présente description. Cette étape de nitruration 44 est réalisée à une pression de 2 à 5 Torr, typiquernent 4,5 Torr, et avec une puissance RF d'environ 500 W. De la durée de cette étape de nitruration 44 dépend l'épaisseur de la 30 barrière métallique dans laquelle les atomes d'azote diffusent. Dans l'exemple illustré à la figure 5h (sur laquelle ces atomes N sont représentés par de gros points dans la partie supérieure 55 de la couche 53), cette profondeur de pénétration correspond à la profondeur H de pénétration des atomes de Si, 2907259 10 mais cela n'est nullement obligatoire. Typiquement, la durée de l'étape 44 est de 10 s environ à 60 s environ. D'autres étapes peuvent bien sûr être appliquées par la suite à la plaquette, en particulier une étape de dépôt d'un matériau diélectrique, selon 5 les besoins de l'application. On notera que l'ordre des étapes de siliciuration et de nitruration n'est pas limitatif. Dit autrement, on peut commencer par l'étape de siliciuration 43 et effectuer ensuite l'étape de nitruration 44, comme présenté ci-dessus et comme il a été testé avec succès, mais on peut aussi procéder inversement en 10 commençant par l'étape 44. On pourrait aussi réaliser la siliciuration et la nitruration en même temps, mais dans ce cas le procédé ne serait plus sélectif. Cette perte ne sélectivité n'est pas forcément rédhibitoire, et on peut l'accepter dans certaines applications.
15 Profil de densité Du fait du procédé permettant leur insertion dans le matériau métallique à base de cobalt, les atomes de silicium et les atomes d'azote sont essentiellement localisés en surface de la couche de Co-M. Les densités d'atomes dans la barrière métallique réalisées 20 conformément à des modes de réalisation de l'invention peuvent être détectés en analysant la couche 53 de matériau métallique à base de cobalt, par exemple en utilisant un procédé de spectroscopie de masse à ionisation secondaire ou SIMS (de l'anglais Secondary Ion Mass Spectrometry ). En référence au diagramme de la figure 4, en haut de laquelle la 25 superposition de la couche 53 sur la portion métallique 51 est représentée à l'horizontale par commodité, ces densités sont représentées par des courbes. Ces courbes donnent la concentration des différents atomes (en 0/0 atomique) en fonction de la profondeur (en nm). Ainsi, la courbe 61 correspond à la concentration des atomes de cuivre (lorsque la portion 51 est en cuivre), la 30 courbe 62 correspond à la concentration de cobalt, la courbe 63 à la concentration d'atomes de silicium, la courbe 64 à celle des atomes d'azote. Ainsi qu'on peut le voir, le cuivre diffuse très peu dans le Co-M-Six Ny. Cela explique les bonnes propriétés de la barrière métallique contre l'électro- 2907259 11 migration des atomes de cuivre. Dans cet exemple, l'azote a diffusé moins loin que le silicium dans le Co-M. Comme on l'a dit plus haut, ce rapport dépend des paramètres respectifs (notamment la durée) des étapes de siliciuration et de nitruration.
5 En outre, la courbe 65 correspond à la concentration d'atomes d'oxygène, et traduit l'oxydation résiduelle de la barrière métallique. Comme on peut le voir, cette oxydation est très faible, puisque au maximum 30% d'atomes d'oxygène sont trouvés en surface, alors qu'à partir d'une profondeur de 5 nm environ on ne trouve plus que des traces d'oxygène.
10 Amélioration des propriétés d'anti-oxydation La figure 7 permet d'illustrer par des mesures réelles l'amélioration des propriétés de la barrière métallique contre l'oxydation. Cette figure donne l'évolution de la résistance ohmique Rs (en 15 ohm/carré) d'une portion métallique protégée par une barrière métallique en fonction de la température (en C) d'application d'un plasma RF de dioxygène (02) avec une puissance de 500 W. L'application de ce plasma simule un processus d'oxydation naturel dont l'intensité est croissante avec la température.
20 Ainsi, la courbe 71 correspond à la résistance Rs avec une barrière métallique en Co-M (sans siliciuration ni nitruration). La courbe 72 correspond à la résistance Rs avec une barrière métallique en Co-M-Six (avec siliciuration mais sans nitruration). La courbe 73 correspond à la résistance Rs avec une barrière métallique en Co-M-Six (avec siliciuration plus importante mais 25 toujours sans nitruration). Et la courbe 74 correspond à la résistance Rs avec une barrière métallique en Co-M-Si -NY (avec siliciuration et nitruration). L'élévation de la résistance Rs avec la température du plasma traduit la sensibilité du matériau de la barrière métallique à l'oxydation. On voit que pour des températures comprises entre 250 et 300 C, la 30 résistance Rs du Co-M augmente fortement, alors que celle du Co-M-Six augmente moins (d'autant moins que la siliciuration du Co-M est importante) et que celle du Co-M-SiX Ny reste constante.
2907259 12 Cela démontre bien les meilleures propriétés contre l'oxydation de la barrière métallique réalisée selon des modes de réalisation de l'invention (courbe 74).
5 Exemples d'applications à l'obtention de produits semi-conducteurs Les figures 8 et 9 montrent des exemples de produits semi-conducteurs comprenant des barrières métalliques auto-alignées obtenues selon des modes de réalisation de l'invention. La figure 8 montre ainsi une structure d'interconnexion comprenant une 10 pluralité de niveaux de métallisation M1, M2 et M3. Chacun des niveaux de métallisation de la structure d'interconnexion comprend par exemple une couche de dioxyde de silicium non dopé (USG) dans laquelle est réalisée au moins une ligne conductrice 96 qui est par exemple en cuivre. Des lignes conductrices 96 de niveaux de métallisation distincts 15 peuvent être reliés par des vias 97. Des barrières métalliques 98 à deux couches de siliciure de cuivre obtenues selon des modes de mise en oeuvre de l'invention, se situent entre les portions en cuivre constituées par les pistes conductrices 96 et du matériau diélectrique de la structure d'interconnexion 105. Avantageusement, ces 20 barrières métalliques 108 sont déposées de façon auto-alignée que sur les portions en cuivre. Dans cet exemple, les via viennent en contact électriques avec la portion métallique de la ligne conductrices inférieure à laquelle ils sont reliés, par l'intermédiaire de la barrière conductrice correspondante. Dit autrement, le 25 métal du via est déposé sur la barrière conductrice recouvrant la portion métallique à contacter, et non sur cette portion directement. Dans le mode de réalisation représenté, une partie au moins des niveaux de métallisation comprend une couche intermétallique 99, ou couche isolante, par exemple en nitrure de silicium (Si3N4). Dans ce cas, la ou les 30 couches intermétalliques peuvent être réalisée au dessus des barrières métalliques 98 du niveaux de métallisation correspondant. Elle ou elles sont ouvertes par un procédé de gravure ad hoc avant la réalisation des vias, afin d'assurer le contact électrique.
2907259 13 La figure 9 montre une portion d'un exemple de capteur d'image (imageur), par exemple un imageur CMOS. La portion d'imageur 100 représentée comprend une microlentille 101, une photodiode 102. Un rayon lumineux, représenté par des flèches verticales, est dévié par la microlentille 5 101 et atteint la photodiode 102 après avoir traversé diverses couches transparentes. Les couches traversées peuvent comprendre une couche de planarisation et/ou de passivation 103, un film 104 avec des filtres colorés, et une pluralité de niveaux de métallisation M1, M2 et M3 d'une structure d'interconnexion 105 permettant la commande et la lecture de la photodiode.
10 Chacun des niveaux de métallisation de la structure d'interconnexion 105 comprend par exemple une couche de dioxyde de silicium non dopé (USG) dans laquelle est réalisée au moins une ligne conductrice 106 qui est par exemple en cuivre, mais pas au droit du canal de conduction de la photodiode 102. Des lignes conductrices 106 de niveaux de métallisation 15 distincts peuvent être reliés par des vias 107. Des barrières métalliques 108 à deux couches de siliciure de cuivre obtenues selon des modes de mise en oeuvre de l'invention, se situent entre les portions en cuivre 106 et du matériau diélectrique de la structure d'interconnexion 105. Avantageusement, ces barrières métalliques 108 sont 20 déposées de façon auto-alignée que sur les portions en cuivre 106. Les rayons lumineux ne traversent pas les barrières auto-alignées et sont ainsi guidés vers la photodiode 102. Lesbarrières métalliques empêchent l'électro-migration des atomes de cuivre d'un niveau de métallisation vers un autre, et évitent ainsi le risque de 25 court-circuit entre des pistes conductrices qui ne doivent pas être raccordées. On notera que, dans l'exemple représenté, les barrières métalliques ont été gravées pour exposer une partie de la portion métallique sous-jacente correspondant à un via destiné à raccorder cette portion métallique, avant le dépôt du métal constituant le via. De cette façon le via est en contact direct 30 avec cette portion métallique. Cette mesure peut être envisagées lorsque l'oxydation du cuivre qui est exposé par l'ouverture gravées dans la barrière n'est pas à craindre.
Claims (12)
1. Procédé de formation d'une barrière métallique (53) au dessus d'une portion métallique (51) d'un produit semiconducteur, comprenant: - une étape (41) de formation d'une couche métallique à la surface de la portion métallique, ladite couche métallique comprenant un matériau métallique 5 à base de cobalt; puis, - une étape (43) de siliciuration du matériau métallique à base de cobalt de la couche métallique; et, - une étape (44) de nitruration du matériau métallique à base de cobalt de la couche métallique.
2. Procédé selon la revendication 1 dans lequel l'étape de siliciuration et l'étape de nitruration sont distinctes.
3. Procédé selon la revendication 2 dans lequel l'étape de siliciuration est 15 réalisée avant l'étape de nitruration.
4. Procédé selon l'une quelconque des revendications précédentes, dans lequel l'étape de siliciuration et l'étape de nitruration sont précédées d'une étape (42) de désoxydation de la barrière métallique.
5. Procédé selon la revendication 4, dans lequel l'étape de désoxydation est effectuée à l'aide d'un plasma azoté.
6. Procédé selon l'une quelconque des revendications précédentes, dans 25 lequel l'étape de siliciuration est réalisée à l'aide d'un flux de silane et/ou de disilane sous atmosphère. 10 20 2907259 15
7. Procédé selon la revendication 6, dans lequel le silane et/ou le disilane sont dilués dans du diazote lors de l'étape de siliciuration.
8. Procédé selon l'une quelconque des revendications précédentes, dans lequel l'étape de nitruration est réalisée à l'aide d'un plasma azoté.
9. Procédé selon la revendication 8, dans lequel le plasma azoté comprend un plasma RF d'ammoniac.
10. Elément de structure d'un circuit électronique intégré comprenant au moins une portion métallique (96,106) et une barrière métallique (98,108) en un matériau métallique à base de cobalt au dessus de la portion métallique, ledit matériau comprenant également des atomes de silicium et des atomes d'azote essentiellement localisés en surface.
11. Structure d'interconnexion d'un circuit électronique intégré comprenant au moins un élément de structure selon la revendication 10.
12. Capteur d'images CMOS comprenant au moins un élément de structure selon la revendication 10.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0609038A FR2907259A1 (fr) | 2006-10-13 | 2006-10-13 | Realisation d'une barriere metallique dans un circuit electronique integre |
US11/871,860 US7601636B2 (en) | 2006-10-13 | 2007-10-12 | Implementation of a metal barrier in an integrated electronic circuit |
US12/537,997 US8053871B2 (en) | 2006-10-13 | 2009-08-07 | Implementation of a metal barrier in an integrated electronic circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0609038A FR2907259A1 (fr) | 2006-10-13 | 2006-10-13 | Realisation d'une barriere metallique dans un circuit electronique integre |
Publications (1)
Publication Number | Publication Date |
---|---|
FR2907259A1 true FR2907259A1 (fr) | 2008-04-18 |
Family
ID=37981188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR0609038A Pending FR2907259A1 (fr) | 2006-10-13 | 2006-10-13 | Realisation d'une barriere metallique dans un circuit electronique integre |
Country Status (2)
Country | Link |
---|---|
US (2) | US7601636B2 (fr) |
FR (1) | FR2907259A1 (fr) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7967022B2 (en) | 2007-02-27 | 2011-06-28 | Deka Products Limited Partnership | Cassette system integrated apparatus |
US10537671B2 (en) | 2006-04-14 | 2020-01-21 | Deka Products Limited Partnership | Automated control mechanisms in a hemodialysis apparatus |
EP2586472B1 (fr) | 2006-04-14 | 2017-08-16 | DEKA Products Limited Partnership | Système de pompage de fluide |
US8357298B2 (en) | 2007-02-27 | 2013-01-22 | Deka Products Limited Partnership | Hemodialysis systems and methods |
US8042563B2 (en) | 2007-02-27 | 2011-10-25 | Deka Products Limited Partnership | Cassette system integrated apparatus |
US8425471B2 (en) | 2007-02-27 | 2013-04-23 | Deka Products Limited Partnership | Reagent supply for a hemodialysis system |
US20090107335A1 (en) | 2007-02-27 | 2009-04-30 | Deka Products Limited Partnership | Air trap for a medical infusion device |
EP4309691A3 (fr) | 2007-02-27 | 2024-04-24 | DEKA Products Limited Partnership | Systèmes d'hémodialyse |
US9028691B2 (en) | 2007-02-27 | 2015-05-12 | Deka Products Limited Partnership | Blood circuit assembly for a hemodialysis system |
US8393690B2 (en) | 2007-02-27 | 2013-03-12 | Deka Products Limited Partnership | Enclosure for a portable hemodialysis system |
US8409441B2 (en) | 2007-02-27 | 2013-04-02 | Deka Products Limited Partnership | Blood treatment systems and methods |
US8562834B2 (en) | 2007-02-27 | 2013-10-22 | Deka Products Limited Partnership | Modular assembly for a portable hemodialysis system |
US8491184B2 (en) | 2007-02-27 | 2013-07-23 | Deka Products Limited Partnership | Sensor apparatus systems, devices and methods |
US8771508B2 (en) | 2008-08-27 | 2014-07-08 | Deka Products Limited Partnership | Dialyzer cartridge mounting arrangement for a hemodialysis system |
WO2011053810A2 (fr) | 2009-10-30 | 2011-05-05 | Deka Products Limited Partnership | Appareil et procédé de détection de déconnexion de dispositif d'accès intravasculaire |
JP6109819B2 (ja) | 2011-05-24 | 2017-04-05 | デカ・プロダクツ・リミテッド・パートナーシップ | 血液透析システム |
CA3240652A1 (fr) | 2011-05-24 | 2012-11-29 | Deka Products Limited Partnership | Systemes et procedes de traitement du sang |
TWI541938B (zh) * | 2011-06-03 | 2016-07-11 | 諾菲勒斯系統公司 | 用於互連的含金屬及矽覆蓋層 |
US8803243B2 (en) | 2012-01-03 | 2014-08-12 | International Business Machines Corporation | Complementary metal oxide semiconductor (CMOS) device having gate structures connected by a metal gate conductor |
US9991202B2 (en) | 2015-06-30 | 2018-06-05 | Globalfoundries Inc. | Method to reduce resistance for a copper (CU) interconnect landing on multilayered metal contacts, and semiconductor structures formed therefrom |
US9633896B1 (en) | 2015-10-09 | 2017-04-25 | Lam Research Corporation | Methods for formation of low-k aluminum-containing etch stop films |
CN112652607B (zh) * | 2020-12-09 | 2023-08-18 | 中国科学院微电子研究所 | 金属互连结构、半导体器件及提高扩散阻挡层性能的方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020074664A1 (en) * | 2000-07-26 | 2002-06-20 | Takeshi Nogami | Semiconductor device and manufacturing method thereof |
US6844258B1 (en) * | 2003-05-09 | 2005-01-18 | Novellus Systems, Inc. | Selective refractory metal and nitride capping |
US6962873B1 (en) * | 2002-12-10 | 2005-11-08 | Novellus Systems, Inc. | Nitridation of electrolessly deposited cobalt |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5998873A (en) * | 1998-12-16 | 1999-12-07 | National Semiconductor Corporation | Low contact resistance and low junction leakage metal interconnect contact structure |
US6797598B2 (en) * | 2002-08-22 | 2004-09-28 | The Board Of Trustees Of The University Of Illinois | Method for forming an epitaxial cobalt silicide layer on MOS devices |
CN1819179A (zh) * | 2005-02-10 | 2006-08-16 | 恩益禧电子股份有限公司 | 半导体器件及其制造方法 |
KR100698104B1 (ko) * | 2005-10-13 | 2007-03-23 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조 방법 |
-
2006
- 2006-10-13 FR FR0609038A patent/FR2907259A1/fr active Pending
-
2007
- 2007-10-12 US US11/871,860 patent/US7601636B2/en active Active
-
2009
- 2009-08-07 US US12/537,997 patent/US8053871B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020074664A1 (en) * | 2000-07-26 | 2002-06-20 | Takeshi Nogami | Semiconductor device and manufacturing method thereof |
US6962873B1 (en) * | 2002-12-10 | 2005-11-08 | Novellus Systems, Inc. | Nitridation of electrolessly deposited cobalt |
US6844258B1 (en) * | 2003-05-09 | 2005-01-18 | Novellus Systems, Inc. | Selective refractory metal and nitride capping |
Non-Patent Citations (1)
Title |
---|
NODA ET AL.: "Selective Silicidation of Co Using Silane or Disilane for Anti-Oxidation Barrier Layer in Cu Metallization", JAPANESE JOURNAL OF APPLIED PHYSICS, vol. 43, no. 9A, September 2004 (2004-09-01), pages 6001 - 6007, XP002432923 * |
Also Published As
Publication number | Publication date |
---|---|
US7601636B2 (en) | 2009-10-13 |
US8053871B2 (en) | 2011-11-08 |
US20100155950A1 (en) | 2010-06-24 |
US20080088022A1 (en) | 2008-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR2907259A1 (fr) | Realisation d'une barriere metallique dans un circuit electronique integre | |
EP0780889B1 (fr) | Procédé de depôt sélectif d'un siliciure de métal réfractaire sur du silicium | |
EP0325808B1 (fr) | Procédé pour établir une structure d'interconnexion électrique sur un dispositif semiconducteur au silicium | |
FR2679069A1 (fr) | Dispositif a semiconducteur comportant une couche d'interconnexion et procede de fabrication de celui-ci. | |
FR2524709A1 (fr) | Dispositif a semi-conducteur et procede pour sa fabrication | |
EP0944919A1 (fr) | Transistor mis a grille metallique auto-alignee et son procede de fabrication | |
FR2891084A1 (fr) | REALISATION D'UNE BARRIERE CuSiN AUTO ALIGNEE | |
FR2969375A1 (fr) | Structure d'interconnexion pour circuit intégré | |
FR2872625A1 (fr) | Assemblage par adhesion moleculaire de deux substrats, l'un au moins supportant un film conducteur electrique | |
FR2764734A1 (fr) | Procede de formation de plots de contact d'un dispositif a semiconducteur | |
FR2881575A1 (fr) | Transistor mos a grille totalement siliciuree | |
FR2641126A1 (en) | Method of forming low-resistance contacts with pre-ohmic regions of n<+> and p<+> types in integrated circuits | |
KR101461601B1 (ko) | 반도체 집적 회로 장치의 제조 방법 및 이에 따라 제조된 반도체 집적 회로 장치 | |
EP2120258B1 (fr) | Procédé de réalisation d'un transistor à source et drain métalliques | |
JP2009099585A (ja) | 埋め込み配線の形成方法 | |
FR3082050A1 (fr) | Via interne avec contact ameliore pour couche semi-conductrice superieure d'un circuit 3d | |
US20070145600A1 (en) | Semiconductor device and manufacturing method thereof | |
FR3000840A1 (fr) | Procede de realisation de contacts metalliques au sein d'un circuit integre, et circuit integre correspondant | |
FR3042067A1 (fr) | Protection contre le claquage premature de dielectriques poreux interlignes au sein d'un circuit integre | |
FR3100085A1 (fr) | procédé de fabrication de composants micro-électroniques | |
EP2105959A2 (fr) | Procédé de formation de niveaux d'interconnexion d'un circuit intégré | |
FR3073977A1 (fr) | Transistors de circuit 3d a grille retournee | |
FR3094562A1 (fr) | Co-intégration de contacts sur des semiconducteurs différents | |
FR3116941A1 (fr) | Procédé pour augmenter la rugosité de surface d’une couche métallique | |
FR3040533A1 (fr) | Formation de contacts ohmiques pour un dispositif dote d'une region en materiau iii-v et d'une region en un autre materiau semi-conducteur |