EP0944919A1 - Transistor mis a grille metallique auto-alignee et son procede de fabrication - Google Patents

Transistor mis a grille metallique auto-alignee et son procede de fabrication

Info

Publication number
EP0944919A1
EP0944919A1 EP97952059A EP97952059A EP0944919A1 EP 0944919 A1 EP0944919 A1 EP 0944919A1 EP 97952059 A EP97952059 A EP 97952059A EP 97952059 A EP97952059 A EP 97952059A EP 0944919 A1 EP0944919 A1 EP 0944919A1
Authority
EP
European Patent Office
Prior art keywords
layer
grid
silicon
dummy grid
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP97952059A
Other languages
German (de)
English (en)
Inventor
Simon Deleonibus
François Martin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of EP0944919A1 publication Critical patent/EP0944919A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Definitions

  • the present invention relates to an MIS transistor with a self-aligned gate and to its manufacturing process.
  • MIS transistor is understood to mean a transistor having a Metal-Insulator-Semiconductor structure such as, for example MOS (Metal-Oxide-Semiconductor) transistors.
  • MOS Metal-Oxide-Semiconductor
  • the invention relates more particularly to the manufacture on a silicon substrate of such transistors, capable of operating in the microwave domain.
  • the invention finds applications in microelectronics for the manufacture of microwave and / or power circuits, for example for the production of circuits usable in the telecommunications field.
  • the components and circuits of the microwave type are usually produced on gallium arsenide (AsGa) substrates or on silicon (Si) substrates.
  • the circuits formed on one substrate of gallium arsenide are generally not very complex and does not have a high integration density.
  • the architecture of these circuits is therefore not optimized from the point of view of their compactness.
  • a microwave component in this case a MOS transistor (Metal Oxide Semiconductor), produced on a silicon substrate.
  • the transistor of FIG. 1 comprises a source region 10, a channel region 12 and a drain region 14 defined in a silicon substrate 16.
  • the source and the drain are, for example, formed by implantation of n-type or p-type doping impurities and constitute regions of lower resistivity.
  • An insulating layer of silicon oxide 18 is formed on the surface of the substrate 16 and covers the source, channel and drain regions.
  • a non-through opening 20 is formed by etching in the oxide layer 18, substantially perpendicular to the channel region 12. At the bottom of the opening 20, a thin oxide layer 22 forms a grid insulation. A gate 24 is finally formed in the opening 20.
  • the material forming the gate in this case a metal, has a low resistivity and thus allows high frequency operation of the transistor produced.
  • the integration density of the devices produced in accordance with FIG. 1 depends on the precision with which the opening 20, and hence the grid 24, are aligned with respect to the channel 12 and with respect to the source and source regions 10, 14 drain. This accuracy depends directly on the quality of the manufacturing tools (especially alignment) of the semiconductor devices.
  • a solution for increasing the compactness and the integration density of the circuits consists in self-aligning the grid with respect to the source zones and of drain. It is considered that the grid is self-aligned with respect to the source and drain zones when the relative position of the grid and of the source and drain zones does not result from an alignment of the means used (masks for example) to make these parts, but when the position of the source and drain zones is directly defined by the position of the grid itself.
  • the self-alignment of the grid with respect to the source and drain regions results from a method of forming the source and drain regions in which these regions are formed by implantation of impurities in the substrate. using the grid, made previously, as an implantation mask. The location of the grid thus precisely and automatically fixes the position of the source of the channel and the drain.
  • the processes for forming transistors with a grid self-aligned with respect to the source and drain zones generally involve heat treatments carried out at high temperature.
  • heat treatment at a temperature of the order of 750 ° C or more is carried out after the implantation of impurities, in order to activate the source and drain zones.
  • the gate material used to make the transistors should preferably have a resistivity of between approximately 1 and 10 ⁇ .cm.
  • the materials having a resistivity situated in the indicated range are not capable of withstanding the temperatures of the heat treatments used in the indicated methods of manufacturing transistors with a self-aligned grid. In particular, these materials are not capable of withstanding temperatures greater than or equal to 750 ° C.
  • a material frequently used for producing the grid of the transistors with a self-aligned grid is polycrystalline silicon (Si poly).
  • Polycrystalline silicon is in fact capable of withstanding the temperature of the heat treatments used during the formation of these transistors.
  • the resistivity of polycrystalline silicon is not compatible with the envisaged applications of transistors in the microwave domain. Furthermore, it is not known how to sufficiently decrease the resistivity of polycrystalline silicon to obtain operation of the transistors at microwave frequency.
  • An object of the present invention is, therefore, to propose a method of manufacturing an MIS transistor with gate, source and drain self-aligned and capable of operating in the microwave range.
  • An object of the invention is also to propose a method for manufacturing a compact transistor with interconnections allowing the reduction of the contact guard with respect to the edge of the gate conductors or interconnections.
  • An object of the invention is also to increase the integration density of the interconnections in a circuit comprising transistors with gate, source and drain self-aligned.
  • Another object of the invention is to propose a transistor designed so as to have a very high cut-off frequency.
  • An object of the invention is finally to provide transistors compatible with the production of CMOS circuits (complementary MOS) with a high integration density.
  • the subject of the invention is more precisely a method of manufacturing on a semiconductor substrate MIS (Metal-Insulator-Semiconductor) transistors.
  • the method is defined by claim 1.
  • the invention also relates to a MOS transistor as defined by claim 23.
  • the dummy grid produced during the process, has a double function: it allows, at first, to define the location of the source and drain regions during step b), then to define the location of the final gate of the transistor made of low resistivity material. Indeed, the coating of the dummy grid on its lateral flanks forms, after the elimination of this dummy grid, a "mold" for the final grid.
  • the final grid is formed from one or more materials. These materials are each chosen so as to have a low resistivity. For example, the resistivity of the materials can be chosen in a range from 1 to 10 ⁇ .cm.
  • step a) may include:
  • the formation on the substrate of a stack comprising in order an oxide layer called the pedestal layer, a layer of polycrystalline silicon and a layer of silicon nitride, and
  • the dummy grid consists, in order from the substrate, of a layer of thin silicon oxide, of a layer of polycrystalline or amorphous silicon and then a layer of silicon nitride.
  • the silicon nitride layer can be used to form the lateral coating of the dummy grid.
  • step c) comprises:
  • the silicon nitride layer provided in the stack forming the dummy grid can advantageously be used to serve as a polishing stop layer.
  • step b) can comprise:
  • the lateral spacers on the sides of the dummy grid can, for example, be formed by:
  • the deposit is considered to be in conformity when it matches the shape of the surface of the support on which it is made. Thanks to the conformal deposition of the phosphorus-doped silicon oxide layer, it covers and is in contact not only on the side faces of the dummy grid, but also on the top of this grid.
  • the anisotropic etching of the phosphorus-doped silicon oxide layer makes it possible to completely eliminate it on top of the dummy grid while preserving the parts of the layer intended to form the lateral spacers.
  • step b) of the method can also comprise siliciding the source and drain regions.
  • the siliciding is also self-aligned with respect to the dummy grid: it contains a metal deposit which reacts by forming an alloy (silicide) selectively on the exposed areas of silicon.
  • step d) of the method comprises the elimination by etching of the layers of silicon nitride and of polycrystalline silicon from the dummy grid, the pedestal layer forming during this etching a layer d 'etching stop.
  • the pedestal layer can also be removed during step d). In this case, a new grid insulator layer is formed before the final grid is made.
  • step d) further comprises, before the formation of the final grid, a partial attack of the first and second oxide layers to form a flare after the elimination of the dummy grid .
  • the flare extends from the surface of the substrate and widens toward the upper surface of the first and second oxide layers.
  • the difference in the materials used to form the first and second layers is used to obtain a difference in attack speed of these layers.
  • This measurement makes it possible to configure the flare according to a particular shape.
  • the flare, and leaving the final grid may have, for example, a section in a T shape.
  • step d) may additionally comprise a partial elimination of the lateral spacers of the dummy grid. This elimination, which can be carried out concomitantly with the attack materials of the first and second oxide layers, then contributes to the shaping of the flare.
  • the realization of the final grid may include, in a particular example, a successive and substantially conformal deposition of a layer of titanium nitride (TiN) and a layer of tungsten (W) then a planarization of these layers with stopping on the electrical insulating material. Thanks to the first layer of titanium nitride (TiN), good adhesion of the tungsten layer (W) to an underlying layer of gate insulator is guaranteed.
  • the grid insulator layer for example made of silicon oxide, is preferably formed just before the final grid is produced. More generally, the material of the final gate can advantageously be chosen with an extraction potential such that the Fermi level at equilibrium at the gate / gate insulator interface of the transistor is located in the middle of the band gap. of the semiconductor.
  • the material of the grid may have a resistivity comprised, according to an advantageous example of embodiment, between l ⁇ .cm and lO ⁇ .cm.
  • the method of the invention can also comprise, before step a), the formation by doping, in the substrate, of a channel region; the dummy grid being formed above the channel region.
  • the process can also be completed after step d) by the following steps: e) formation of contact points on the source and drain regions and on the grid, f) metallization of the contact points.
  • the contact points formed on the grid and the source and drain regions are advantageously formed through a layer of insulating material deposited on the free surface of the structure obtained after polishing the first and second layers of silicon oxide (or BPSG).
  • the method of manufacturing a transistor with an insulated gate made of a material of low resistivity, described above, can further comprise the formation of a transistor with a silicon gate known as a gate-silicon.
  • Step a) comprises the formation, on the substrate, of a stack comprising in order, in at least one first region, an oxide layer known as a pedestal layer, a layer of polycrystalline or amorphous silicon and a layer of silicon nitride, and comprising in at least a second region, the oxide layer called the pedestal layer, the polycrystalline or amorphous silicon layer, a layer of silicon oxide called the intermediate layer, and the silicon nitride layer; and shaping the stack by etching in order to produce the dummy grid with lateral flanks in the first region and at least one grid called the silicon grid in the second region,
  • step b) comprises the formation in the substrate of source and drain regions self-aligned on the dummy grid and on the silicon grid respectively
  • step c) comprises the lateral coating of the dummy grid and of the silicon grid with at least one electrical insulating material
  • step c) is preceded by the elimination of the layer of silicon nitride on the silicon grid in the second region, the elimination of the pedestal layer around the dummy grid and the silicon grid, and l elimination of the intermediate layer of silicon oxide
  • step d) comprises the formation in the second region of a protective layer, covering the silicon grid during the elimination of the dummy grid.
  • layers or common parts of the low-resistivity gate transistors and of the silicon gate transistor are produced simultaneously in the first and second regions.
  • a self-aligned siliciding of the source and drain regions and of the layer of polycrystalline or amorphous silicon of the silicon grid is possible to carry out, after the elimination of the pedestal layer and of the intermediate layer and before step c), a self-aligned siliciding of the source and drain regions and of the layer of polycrystalline or amorphous silicon of the silicon grid.
  • the siliciding makes it possible to improve the contact making on the source, drain and gate regions.
  • a thin layer of silicon nitride can be deposited on these regions.
  • the lateral coating of the dummy gate and of the silicon gate during step c) can comprise: deposit, already mentioned, of a first electrical insulating layer of phosphorus-doped silicon oxide and then of a second electrical insulating layer of unintentionally doped silicon oxide, the first and second layers coating the dummy grid and the grid silicon, and
  • the function of the thin doped silicon oxide layer preserved on the silicon layer Polycrystalline or amorphous of the silicon grid is mainly to protect the silicon grid when removing the layer of silicon nitride on the dummy grid and when removing the dummy grid itself.
  • - Figure 1 already described, is a schematic section of a microwave MOS transistor of a known type.
  • - Figures 2 and 3 are schematic sections of a transistor during manufacture according to the method of the invention. They illustrate the formation of a dummy grid and source and drain regions.
  • - Figures 4 and 5 are schematic sections of the transistor of Figure 3 after coating of the dummy gate.
  • FIGS. 6 and 7 are schematic sections of the transistor of Figure 5 and illustrate in particular a step of eliminating the dummy gate.
  • FIG. 10 is a diagrammatic section of two interconnections produced in accordance with the invention at the same time as transistors, and illustrates a step of manufacturing grid interconnects.
  • FIGS 11 to 19 are schematic sections of structures illustrating successive stages of a method of manufacturing a first gate transistor made of low resistivity material and a second silicon gate transistor, in accordance with an improvement of the invention.
  • FIGS. 20 to 23 are schematic sections of a gate transistor of low resistivity material during manufacture, according to a variant of the method of the invention.
  • FIG. 24 is a schematic section of a gate transistor of low resistivity material and a silicon gate transistor obtained according to the variant of the method of the invention.
  • the transistor is produced on a silicon substrate 100 whose surface has been oxidized in order to form an oxide layer 102 of silicon known as the pedestal layer.
  • a layer of polycrystalline or amorphous silicon 104 On the layer 102 are successively deposited a layer of polycrystalline or amorphous silicon 104 then a layer of silicon nitride 106. All of these layers form a stack 110.
  • the total thickness of the layers 104 and 106 is, for example, on the order of 100 to 500 nm and corresponds substantially to the thickness of the gate of the transistor which will ultimately be obtained at the end of the manufacturing process.
  • An etching mask 108 shown in broken lines, such as a photosensitive resin mask, is formed on the layer 106 of silicon nitride. This mask defines the location, the size and the shape of a dummy grid which it is desired to produce in the stack 110.
  • the layers 102, 104 and 106 of the stack 110 are eliminated by etching with the exception of a portion protected by the mask 108. This portion of the stack forms the body of the dummy grid, identified with the reference 112 on Figure 3.
  • the side or sides of the dummy grid 112, and more precisely the sides corresponding to the polycrystalline silicon layer 104 are subjected to thermal oxidation which leads to the formation of a so-called thermal oxide layer 114 indicated in FIG. 3.
  • thermal oxide layer 114 indicated in FIG. 3.
  • the top of the layer 104 of polycrystalline silicon is protected by the layer 106 of silicon nitride.
  • the pedestal layer 102 of silicon oxide makes it possible to absorb or limit the stresses appearing during the thermal oxidation of the sides of the dummy grid.
  • the formation of the dummy grid is followed by a first implantation of ions at low dose.
  • the ions are chosen so as to produce areas of a type of conductivity p or n.
  • boron ions are implanted with a dose of 10 13 to 10 14 cm “2 at an energy of 3 to 25 keV for PMOS.
  • phosphorus or arsenic in the same dose and energy range.
  • the first implantation is followed by the formation on the side (s) of the dummy grid of lateral spacers 116 visible in FIG. 3.
  • the lateral spacers made of phosphorus-doped silicon oxide, are preferably formed by the conformal deposition of a layer of this material, then by anisotropic etching of this layer.
  • the first and second implantations thus make it possible to form, on either side of the dummy grid, gradual source and drain regions. These regions are identified in FIG. 3 with the references 118 and 120.
  • the source and drain regions 118 and 120 are subjected to high temperature siliciding of the order of 500 ° C to 750 ° C in order to improve future contact with these regions.
  • the silicide layer, formed in the source and drain regions, is indicated with the references 119 and 121 respectively.
  • the layers 124 and 126 are polished with a stop on the silicon nitride layer 106 of the dummy grid 112. This operation makes it possible to form, as shown in FIG. 5, a flat surface to which the top of the dummy grid is flush.
  • the thickness of the oxide layers 124 and 126, as well as the height of the dummy grid, is adjusted as a function of the height of the final grid which it is desired to produce as well as the size of a flare practiced in these layers and described in the following text.
  • the thickness of 124 is chosen to be greater than or equal to the positioning tolerance of the lithography.
  • the thickness 126 is chosen equal to or greater than the height of the dummy grid to allow good planarization.
  • the process is continued by eliminating the dummy grid.
  • the layer 106 of silicon nitride and the layer 104 of polycrystalline silicon are removed by etching. During this etching, the pedestal layer 102 can serve as an etching stop layer.
  • the elimination of the dummy grid defines an opening 130 whose location, dimensions and shape condition the production of the final grid.
  • the opening 130 can be flared upwards, that is to say away from the substrate, as shown in FIG. 7.
  • a partial attack of the first and second oxide layers 124, 126 as well as lateral spacers 116 and the layer of thermal oxide 114 is operated. This is for example an attack with hydrofluoric acid.
  • the acid attack more or less rapid depending on the materials, makes it possible to flare the opening 130 according to a particular profile chosen.
  • a T-profile In the case of the example described, it is, seen in section, a T-profile.
  • the attack speed of the layer of lateral spacers 114 in PSG is 5 times greater than the attack speed of the thermal oxide and 3 times greater than the attack speed of the intrinsic oxide of layer 126. If layer 126 is made of borophosphosilicate (BPSG), it is noted that the attack speed of PSG is 6 times that of BPSG.
  • BPSG borophosphosilicate
  • Figure 8 shows the establishment of a gate insulator layer 132.
  • This layer is intended to electrically isolate the final gate, which will be produced, from the transistor channel.
  • Layer 132 is advantageously a layer of silicon oxide obtained by oxidation. It can be noted that part of the source and drain regions were exposed during the prior chemical attack ( Figure 7). A differential oxidation rate effect tends to cause stronger oxidation in these doped regions, during the formation of the gate insulator layer 132.
  • FIG. 9 shows the formation of the final grid 133.
  • a material of the "mid-gap" type that is to say a material such that its Fermi level coincides with roughly with the intrinsic Fermi level of the semiconductor.
  • the "mid-gap" material can be chosen from the following materials TiN, Ti, Cu, W and Al.
  • the grid 133 comprises a TiN / W bilayer system in which the layer of titanium nitride forms a bonding layer for the tungsten.
  • the layers 134 of titanium nitride and 136 of tungsten are deposited using a low-pressure chemical vapor deposition technique, called LPCVD, making it possible to obtain a conformal deposit.
  • LPCVD low-pressure chemical vapor deposition technique
  • the TiN / W bilayer system can be replaced, for example by a TiN / Al bilayer system.
  • the layers 134 and 136 are then subjected to a chemical mechanical polishing or an anisotropic etching with stopping on the oxide layer 126. This treatment makes it possible to obtain a smooth and flat upper surface 138. It can be noted that when using an anisotropic etching process, beforehand, a layer of resin is deposited to allow planarization.
  • FIG. 9 clearly shows the flared shape of the final gate of the transistor thus obtained.
  • the cross-sectional shape of the gate is a T-shape. This shape has both advantages as to the operation of the transistor and as to the interconnection of transistors according to the invention to form a circuit.
  • the T-shape of the gate makes it possible in particular to reduce the resistance of the gate, and thus contributes to increasing the cut-off frequency of the transistor in the microwave operating mode.
  • Figure 10 shows the advantages of the particular shape of the grid for interconnection.
  • metal lines 99 and 99a produced in accordance with the invention.
  • the metallic lines can be either transistor gates or interconnection lines on field oxide.
  • An interconnection metal layer is subsequently deposited on the oxide layer 140 and in the openings 142, 142a. This layer is then shaped to form other interconnection lines. As shown in the figure, thanks to the widening of the grids and their T-shape, greater misalignment between the location of the openings 142, 142a and the grids 133, 133a is authorized. The metal of the grid is always present under the contact even if a clearance with respect to the interconnection lines (openings 142, 142a) is zero.
  • Figures 11 and following show a variant of the method of the invention in which two types of transistors are produced.
  • One or more transistors are produced on the one hand with a grid made of a material with low resistivity, for example made of TiN / W as described above, and on the other hand, one or more transistors with a silicon grid called the silicon grid.
  • the figures only show the manufacture of a single transistor of each type.
  • FIG. 11 we start from a structure comprising a silicon substrate 100, a pedestal layer 102 of silicon oxide, a layer of amorphous or polycrystalline silicon 104 and a layer of silicon nitride 106. refer to this subject in Figure 2 and the corresponding description.
  • the structure comprises two regions designated respectively by first region and second region and identified by the references 200 and 200a. It can be noted in FIG. 11 that in the second region 200a a layer of silicon oxide 105 is interposed between the layer of polycrystalline or amorphous silicon 104 and the layer of silicon nitride 106. Preferably, before the formation of the silicon nitride layer 106, the free surface of the silicon layer 104 can be oxidized to form over its entire surface an oxide layer. The oxide layer is then removed by wet etching in the region 200 before the formation of the layer 106 of silicon nitride. It may be noted in this regard that it is possible to form a structure having a plurality of regions equivalent to the first region 200 and a plurality of regions equivalent to the second region.
  • a dummy grid 112 in the first region 200 and a grid 112a are then produced in the structure of FIG. 11, a dummy grid 112 in the first region 200 and a grid 112a, called in a simplified manner "silicon grid" in the second region 200a.
  • the dummy grid 112 of FIG. 12 is identical to the dummy grid 112 of FIG. 3.
  • the silicon grid 112a is simply distinguished by the layer 105 of additional silicon oxide between the layer of silicon 104 and the layer of nitride. silicon 106.
  • the grids 112 and 112a have flanks on which a thermal oxide layer 114 and lateral spacers 116 are formed.
  • the grids 112, 112a of the thermal oxide layer 114 and spacers 116 are formed according to methods identical to those exposed on the subject of the formation of the grid 112, of the layer 114 and of the spacers 116 of FIG. 3. We can therefore refer to this subject in the description above.
  • the spacers are etched, the pedestal oxide is eliminated from the source and drain regions. We then carry out a reoxidation before the step implantation at high dose (n + , p + ), to form a layer 117 called "reoxidation".
  • a second etching of the silicon 104 is then carried out, this second etching being selective with respect to with silicon oxide.
  • FIG. 12 also shows the formation of source and drain regions 118a, 120a, 118, 120 on either side of the grids 112a and 112.
  • the source and drain regions 120a and 118 form a single doped region common to the two transistors.
  • the silicon nitride layer of the silicon grid 112a is removed by etching with stop on the layer 105 of silicon oxide. During this etching, the substrate is protected by the reoxidation layer 117. After this operation, a possible implantation of doping impurities can take place in the layer 104 of the silicon grid 112a.
  • This implantation can take place, for example, if the gate material has not been previously doped, during its deposition.
  • the entire first region 200 is protected by a resin layer 202.
  • the resin layer preserves the entire region 202 and the dummy grid of the treatments carried out in the second region 200a.
  • an etching is carried out making it possible to eliminate the reoxidation layer 117 and the layer 105 of the silicon grid 112a.
  • This operation makes it possible, as shown in FIG. 14, to expose the substrate in the source and drain regions, and to expose the layer 104 of polycrystalline silicon of the gate 112a.
  • Siliconization of the exposed silicon makes it possible to form silicided zones 119a, 121a, 119, 121 on the source and drain regions 118a, 120a, 118, 120.
  • a layer of silicide 107 is also formed on the layer of silicon 104 of the silicon grid 112a as shown in Figure 15.
  • the process continues with the successive conformal deposition of a first layer 124 of phosphorus-doped silicon oxide and then of a second layer 126 of unintentionally doped intrinsic silicon oxide, or borophosphosilicate (BPSG).
  • the layers 124 and 126 coat the dummy grid 112 and the silicon grid 112a, as shown in FIG. 16.
  • a planarization polishing with stopping on the silicon nitride layer 106 of the dummy grid makes it possible to obtain the structure shown in FIG. 17. It can be noted that part of the oxide layer 124 is preserved on the grid. silicon 112a during this polishing.
  • the operations of depositing the oxide layers 124 and 126, as well as the polishing are operations similar to those illustrated in FIGS. 4 and 5. can therefore refer on this subject to the corresponding description of FIGS. 4 and 5.
  • a following operation consists in eliminating the dummy grid 112.
  • the part of the oxide layer 124 preserved on the silicon grid 112a makes it possible to protect it during the etching of the layers of silicon nitride 106 and silicon 104 of the grid dummy 112.
  • deoxidation After the removal of the silicon nitride and silicon layers from the dummy grid, deoxidation also makes it possible to remove the layer of pedestal oxide 102 thus exposed. An opening 130 is thus obtained. During this deoxidation the part of the oxide layer 124 preserved on the silicon grid risks being partly eliminated.
  • a next operation involves the production of a final grid 133 in the opening 130, after a possible flaring of the opening 130.
  • a thin layer of silicon nitride 123 is deposited on the structure.
  • the layer of silicon nitride 123 is deposited before the formation of the first and second layers of silicon oxide (or BPSG) 124 and 126, in order to obtain the structure illustrated in FIG. 20.
  • the layer 123 of silicon nitride covers the layers 119 and 121 of silicide formed on the source and drain regions 118, 120, the lateral spacers 116, and the layer of silicon nitride 106 at the top of the dummy grid. 112.
  • the structure illustrated in FIG. 21 is obtained. It can be seen in this figure that the layer of silicon nitride 123 may be partly started above the layer of silicon nitride 106.
  • FIG. 22 shows the elimination of the dummy grid and the formation of an opening 130 having a flared shape. These operations are described in more detail with reference to FIGS. 6 to 8. It can be seen that a portion of the layer of silicon nitride remains above the source and drain regions and between the remaining parts of the lateral spacers 116 and of the first oxide layer 124.
  • FIG. 23 shows the production of a final grid 133. It is a bilayer type grid as described with reference to FIG. 9.
  • the layer 123 of silicon nitride protects the layers of silicide 119 and 121 in the source and drain regions. This protection prevents partial oxidation of these regions during the process and thus guarantees excellent source and drain contact.
  • the improvement described above is also applicable to the process leading to the concomitant production of silicon grids and metal grids (material of low resistivity).
  • the formation of the silicon nitride layer 123 also takes place after the formation of the silicide layers 119, 121, 119a, 121a illustrated in FIG. 15, and before the formation of the oxide layers 124 and 126, illustrated in figure 16.
  • the silicon nitride layer covers the silicon layers 119a, 121a, 119, 121 and extends between the lateral spacers 116 and the oxide layer 124, on the sides of the silicon grid 112a and of the final grid 133.
  • the layer of silicon nitride 123 is also found in the silicon grid 112 finally obtained, between the layer of silicide 107 and the part of the oxide layer 124 preserved on the silicon grid 112 during polishing of layers 124 and 126.
  • TMT Two Mode Channel FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

La présente invention concerne un transistor MIS et son procédé de réalisation. Le procédé comporte les étapes suivantes: a) la réalisation sur un substrat (100) d'une grille factice en un matériau apte à résister à un traitement thermique, b) la formation dans le substrat de régions (118, 120) de source et de drain auto-alignées sur la grille factice, c) l'enrobage latéral de la grille factice avec un matériau isolant électrique (124, 126), d) l'élimination de la grille factice et la formation à la place de la grille factice d'une grille définitive (136) en un matériau de faible résistivité. Application à la fabrication de circuits hyperfréquences.

Description

TRANSISTOR MIS A GRILLE METALLIQUE AUTO-ALIGNEE ET SON
PROCEDE DE FABRICATION
DESCRIPTION Domaine technique
La présente invention se rapporte à un transistor MIS à grille auto-alignée et à son procédé de fabrication. On entend par transistor MIS un transistor ayant une structure de type Métal-Isolant- Semiconducteur telle que, par exemple les transistors MOS (Métal-Oxyde-Semiconducteur) .
L'invention concerne plus particulièrement la fabrication sur un substrat de silicium de tels transistors, aptes à fonctionner dans le domaine des hyperfréquences.
L'invention trouve des applications en microélectronique pour la fabrication de circuits hyperfrequence et/ou de puissance, par exemple pour la réalisation de circuits utilisables dans le domaine des télécommunications.
Etat de la technique antérieure
De façon connue, les composantes et circuits de type hyperfrequence sont habituellement réalisés sur des substrats en arséniure de gallium (AsGa) ou sur des substrats de silicium (Si) .
Pour raisons de coût, les circuits réalisés sur substrat d1 arséniure de gallium ne sont généralement pas d'une grande complexité et ne présentent pas une densité d'intégration élevée. L'architecture de ces circuits n'est de ce fait pas optimisée du point de vue de leur compacité. A titre d'exemple, pour la réalisation de composants hyperfrequence sur substrat d'AsGa, on peut se reporter au document (1) dont la référence est indiquée à la fin de la présente description. Par ailleurs, la . figure 1 annexée donne également un exemple de composant hyperfrequence, en l'occurrence un transistor MOS (Métal Oxide Semi- conductor) , réalisé sur un substrat de silicium.
Le transistor de la figure 1 comporte une région de source 10, une région de canal 12 et une région de drain 14 définies dans un substrat 16 de silicium. La source et le drain sont, par exemple, formés par implantation d'impuretés dopantes de type n ou de type p et constituent des régions de plus faible résistivité.
Une couche isolante d'oxyde de silicium 18 est formée à la surface du substrat 16 et recouvre les régions de source, de canal et de drain.
Une ouverture non traversante 20 est pratiquée par gravure dans la couche d'oxyde 18, sensiblement à l'aplomb de la région de canal 12. Au fond de l'ouverture 20, une mince couche d'oxyde 22 forme une isolation de grille. Une grille 24 est enfin formée dans l'ouverture 20. Le matériau formant la grille, en l'occurrence un métal, présente une faible résistivité et autorise ainsi un fonctionnement à haute fréquence du transistor réalisé.
La densité d'intégration des dispositifs réalisés conformément à la figure 1 dépend de la précision avec laquelle l'ouverture 20, et partant, la grille 24, sont alignés par rapport au canal 12 et par rapport aux régions 10, 14 de source et de drain. Cette précision dépend directement de la qualité des outils de fabrication (notamment d'alignement) des dispositifs à semi-conducteur.
De façon connue, dans le cadre de la réalisation de circuits intégrés à transistors MOS sur un substrat de silicium, une solution pour augmenter la compacité et la densité d'intégration des circuits consiste à auto-aligner la grille par rapport aux zones de source et de drain. On considère que la grille est auto-alignée par rapport aux zones de source et de drain lorsque la position relative de la grille et des zones de source et de drain ne résulte pas d'un alignement des moyens mis en oeuvre (masques par exemple) pour réaliser ces parties, mais lorsque la position des zones de source et de drain est directement définie par la position de la grille elle-même. De façon pratique, l'auto- alignement de la grille par rapport aux régions de source et de drain résulte d'un procédé de formation des régions de source et de drain dans lequel ces régions sont formées par implantation d'impuretés dans le substrat en utilisant la grille, réalisée antérieurement, comme masque d'implantation. L'emplacement de la grille fixe ainsi précisément et automatiquement la position de la source du canal et du drain .
Les procédés de formation de transistors avec une grille auto-alignée par rapport aux zones de source et de drain, impliquent généralement des traitements thermiques effectués à haute température. A titre d'exemple, dans des procédés de réalisation de transistors MOS sur silicium à grille auto-alignée, un traitement thermique à une température de l'ordre de 750°C ou plus est effectué après l'implantation d'impuretés, afin d'activer les zones de source et de drain .
Par ailleurs, une densification ou un fluage de l'isolant placé entre la grille et le premier niveau de métal d'interconnexions est effectué dans un domaine de température sensiblement identique.
Par ailleurs, comme évoqué ci-dessus, il est nécessaire d'utiliser un matériau de grille de faible résistivité pour obtenir un fonctionnement de transistor à haute fréquence. A titre indicatif, lors de la fabrication de dispositifs de type hyperfrequence, c'est-à-dire qui fonctionnent en général à une fréquence supérieure à 36MHz, le matériau de grille utilisé pour réaliser les transistors doit présenter préférentiellement une résistivité comprise environ entre 1 et 10 μΩ.cm.
Or, il s'avère que les matériaux présentant une résistivité située dans la gamme indiquée ne sont pas capables de supporter les températures des traitements thermiques mis en oeuvre dans les procédés indiqués de fabrication de transistors à grille auto-alignée. En particulier, ces matériaux ne sont pas capables de supporter des températures supérieures ou égales à 750°C.
Un matériau fréquemment utilisé pour la réalisation de la grille des transistors à grille auto- alignée est le silicium polycristallin (Si poly) . Le silicium polycristallin est en effet apte à supporter la température des traitements thermiques mis en oeuvre lors de la formation de ces transistors.
Or, la résistivité du silicium polycristallin, de l'ordre de 103 μΩ.cm, n'est pas compatible avec les applications envisagées des transistors dans le domaine hyperfrequence . On ne sait par ailleurs pas diminuer suffisamment la résistivité du silicium polycristallin pour obtenir un fonctionnement des transistors en hyperfrequence.
Un but de la présente invention est, par conséquent, de proposer un procédé de fabrication d'un transistor MIS à grille, source et drain auto-alignés et susceptible de fonctionner dans la gamme des hyperfréquences .
Un but de l'invention est aussi de proposer un procédé de fabrication d'un transistor compact avec des interconnexions permettant la réduction de la garde des contacts par rapport au bord des conducteurs de grille ou interconnexions.
Un but de l'invention est encore d'augmenter la densité d'intégration des interconnexions dans un circuit comprenant des transistors à grille, source et drain auto-alignés. Un autre but de l'invention est de proposer un transistor conçu de façon à présenter une fréquence de coupure très élevée.
Un but de 1 ' invention est enfin de proposer des transistors compatibles avec la réalisation de circuits CMOS (MOS complémentaires) avec une grande densité d ' intégration .
Exposé de l'invention
L'invention a plus précisément pour objet un procédé de fabrication sur un substrat semiconducteur de transistors MIS (Métal-Isolant-Semi-conducteur) . Le procédé est défini par la revendication 1. L'invention a également pour objet un transistor MOS tel que défini par la revendication 23.
La grille factice, réalisée au cours du procédé, a une double fonction : elle permet, dans un premier temps, de définir l'emplacement des régions de source et de drain lors de l'étape b) , puis de définir l'emplacement de la grille définitive du transistor en matériau de faible résistivité. En effet, l'enrobage de la grille factice sur ses flancs latéraux forme, après l'élimination de cette grille factice, un "moule" pour la grille définitive.
Ces caractéristiques garantissent un alignement automatique et parfaitement précis de la grille définitive par rapport aux régions de source et de drain.
La grille définitive est formée en un ou plusieurs matériaux. Ces matériaux sont chacun choisis de façon à présenter une faible résistivité. A titre d'exemple, la résistivité des matériaux peut être choisie dans une gamme allant de 1 à 10 μΩ.cm.
Selon un aspect particulier de l'invention, l'étape a) peut comporter :
- la formation sur le substrat d'un empilement comprenant dans l'ordre d'une couche d'oxyde dite couche piédestal, d'une couche de silicium polycristallin et d'une couche de nitrure de silicium, et
- la mise en forme de l'empilement par gravure pour réaliser la grille factice avec des flancs latéraux. Dans ce mode de mise en oeuvre du procédé, la grille factice est constituée, dans l'ordre à partir du substrat, d'une couche d'oxyde de silicium mince, d'une couche de silicium polycristallin ou amorphe puis d'une couche de nitrure de silicium.
La couche de nitrure de silicium peut être mise à profit pour la formation de l'enrobage latéral de la grille factice.
En effet, selon un aspect particulier de l'invention, l'étape c) comporte :
- le dépôt d'une première couche isolante électrique d'oxyde de silicium dopé au phosphore puis d'une deuxième couche d'oxyde de silicium non intentionnellement dopé, les première et deuxième couches enrobant la grille factice, et
- le polissage des première et deuxième couches d'oxyde de silicium avec arrêt sur la grille factice. La couche de nitrure de silicium prévue dans l'empilement formant la grille factice peut avantageusement être mise à profit pour servir de couche d'arrêt du polissage.
Selon un autre aspect de l'invention, l'étape b) peut comprendre :
- une première implantation d'impuretés dopantes à faible dose en utilisant la grille factice comme masque d'implantation,
- la formation d'espaceurs sur les flancs latéraux de la grille factice,
- une deuxième implantation d'impuretés dopantes à une dose supérieure à la dose de la première implantation, en utilisant la grille factice, équipée des espaceurs, comme masque d'implantation. Grâce à cette double implantation, on peut réaliser une architecture des sources et drains du type "Low Doped Drain" (LDD) nécessaire à une bonne durée de vie des composants. Les espaceurs latéraux sur les flancs de la grille factice peuvent, par exemple, être formés par :
- un dépôt sensiblement conforme d'une couche d'oxyde de silicium dopé au phosphore de façon à enrober la grille factice, et
- une gravure anisotrope de ladite couche pour l'éliminer au-dessus de la grille factice tout en préservant une partie de ladite couche sur les flancs latéraux de la grille factice, cette partie constituant les espaceurs latéraux.
On considère que le dépôt est conforme lorsqu'il épouse la forme de la surface du support sur lequel il est effectué. Grâce au dépôt conforme de la couche d'oxyde de silicium dopé au phosphore, celle-ci recouvre et est en contact non seulement sur les faces latérales de la grille factice, mais aussi sur le dessus de cette grille. La gravure anisotrope de la couche d'oxyde de silicium dopée au phosphore permet de l'éliminer complètement sur le dessus de la grille factice tout en préservant les parties de la couche destinées à former les espaceurs latéraux.
Le transistor conforme à l'invention peut être mis en circuit en reliant ses bornes, formées par les régions de source et de drain et par la grille, à d'autres composants ou transistors voisins. Afin d'améliorer la qualité du contact entre des lignes d'interconnexion utilisées pour former le circuit, et les régions de sources et de drain, l'étape b) du procédé peut comporter en outre une siliciuration des régions de source et de drain. La siliciuration est également auto-alignée par rapport à la grille factice : elle comporte un dépôt de métal et qui réagit en formant un alliage (siliciure) sélectivement sur les zones exposées de silicium.
Selon une mise en oeuvre particulière de l'étape d) du procédé, celle-ci comporte l'élimination par gravure des couches de nitrure de silicium et de silicium polycristallin de la grille factice, la couche piédestal formant lors de cette gravure une couche d'arrêt de gravure.
La couche piédestal peut également être éliminée au cours de l'étape d) . Dans ce cas, une nouvelle couche d'isolant de grille est formée avant la réalisation de la grille définitive.
Selon un autre aspect particulier de l'invention, l'étape d) comporte en outre, avant la formation de la grille définitive, une attaque partielle des première et deuxième couches d'oxyde pour former un évasement après l'élimination de la grille factice.
L' évasement s'étend depuis la surface du substrat et s'élargit vers la surface supérieure des première et deuxième couches d'oxyde.
De façon avantageuse la différence des matériaux utilisés pour former les première et deuxième couches est mise à profit pour obtenir une différence de vitesse d'attaque de ces couches. Cette mesure permet de configurer 1 ' évasement selon une forme particulière. L'évasement, et partant la grille définitive, peuvent présenter, par exemple, une section une forme en T. De plus, l'étape d) peut additionnellement comporter une élimination partielle des espaceurs latéraux de la grille factice. Cette élimination, qui peut être réalisée de façon concomitante à l'attaque des matériaux des première et deuxième couches d'oxyde, contribue alors à la mise en forme de l'évasement.
La réalisation de la grille définitive, lors de l'étape d) , peut comporter, dans un exemple particulier, un dépôt successif et sensiblement conforme d'une couche de nitrure de titane (TiN) et d'une couche de tungstène (W) puis une planarisation de ces couches avec arrêt sur le matériau isolant électrique. Grâce à la première couche de nitrure de titane (TiN) , une bonne adhérence de la couche de tungstène (W) sur une couche sous-jacente d'isolant de grille est garantie. La couche d'isolant de grille, par exemple en oxyde de silicium, est formée de préférence juste avant la réalisation de la grille définitive. De façon plus générale, le matériau de la grille définitive peut être avantageusement choisi avec un potentiel d'extraction tel que le niveau de Fermi à l'équilibre à l'interface isolant de grille/canal du transistor soit situé en milieu de la bande interdite du semiconducteur.
Le matériau de la grille peut présenter une résistivité comprise, selon un exemple avantageux de réalisation, entre lμΩ.cm et lOμΩ.cm.
Selon un aspect particulier, le procédé de l'invention peut comporter, en outre, avant l'étape a), la formation par dopage, dans le substrat, d'une région de canal ; la grille factice étant réalisée au-dessus de la région de canal.
Par ailleurs, le procédé peut également être complété après l'étape d) par les étapes suivantes : e) formation de prises de contact sur les régions de source et de drain et sur la grille, f) la métallisation des prises de contact. Les prises de contact formées sur la grille et les régions de source et de drain sont avantageusement formées à travers une couche de matériau isolant déposée sur la surface libre de la structure obtenue après le polissage des première et deuxième couches d'oxyde de silicium (ou BPSG) .
Selon un perfectionnement de l'invention, le procédé de fabrication d'un transistor à grille isolée en un matériau de faible résistivité, décrit précédemment, peut comporter en outre la formation d'un transistor à grille de silicium dite grille-silicium.
Dans ce cas, les étapes de procédé peuvent être complétées de façon que :
- l'étape a) comporte la formation, sur le substrat, d'un empilement comprenant dans l'ordre, dans au moins une première région, une couche d'oxyde dite couche piédestal, une couche de silicium polycristallin ou amorphe et une couche de nitrure de silicium, et comprenant dans au moins une deuxième région, la couche d'oxyde dite couche piédestal, la couche de silicium polycristallin ou amorphe, une couche d'oxyde de silicium dite intercalaire, et la couche de nitrure de silicium ; et la mise en forme de l'empilement par gravure pour réaliser la grille factice avec des flancs latéraux dans la première région et au moins une grille dite grille-silicium dans la deuxième région,
- l'étape b) comporte la formation dans le substrat de régions de source et de drain auto-alignées sur la grille factice et sur la grille-silicium respectivement, - l'étape c) comporte l'enrobage latéral de la grille factice et de la grille-silicium avec au moins un matériau isolant électrique,
- l'étape c) est précédée par l'élimination de la couche de nitrure de silicium sur la grille-silicium dans la deuxième région, l'élimination de la couche piédestal autour de la grille factice et de la grille-silicium, et l'élimination de la couche intercalaire d'oxyde de silicium, - l'étape d) comporte la formation dans la deuxième région d'une couche de protection, recouvrant la grille-silicium pendant l'élimination de la grille factice.
De façon avantageuse, des couches ou des parties communes des transistors à grille de faible résistivité et du transistor à grille de silicium sont réalisées simultanément dans les première et deuxième régions .
Bien que la description se limite pour l'essentiel à la réalisation d'un seul transistor à grille de faible résistivité (à grille métallique) et à un seul transistor à grille de silicium, on comprend que le procédé peut s'appliquer à la fabrication simultanée d'une pluralité de transistors d'un ou des deux types mentionnés.
Selon un aspect particulier de l'invention, on peut effectuer, après l'élimination de la couche piédestal et de la couche intercalaire et avant l'étape c) , une siliciuration auto-alignée des régions de source et de drain et de la couche de silicium polycristallin ou amorphe de la grille-silicium. La siliciuration permet d'améliorer la prise de contact sur les régions de source, de drain et de grille .
De plus, pour protéger les régions siliciurées, et en particulier les régions de source et de drain siliciurées, une fine couche de nitrure de silicium peut être déposée sur ces régions.
Cette opération est applicable aux transistors à grille ayant une grille de matériau de faible résistivité et aux transistors à grille de silicium. Dans ce dernier cas, la couche de nitrure de silicium est également en contact avec le siliciure formé dans la couche de silicium polycristallin ou amorphe de la grille . Enfin, selon un aspect avantageux du procédé de fabrication concomitante de transistors avec les deux types de grille mentionnés ci-dessus, l'enrobage latéral de la grille factice et de la grille-silicium lors de l'étape c) peut comporter : - le dépôt, déjà mentionné, d'une première couche isolante électrique d'oxyde de silicium dopée au phosphore puis d'une deuxième couche isolante électrique d'oxyde de silicium non intentionnellement dopé, les première et deuxième couches enrobant la grille factice et la grille-silicium, et
- le polissage des première et deuxième couches d'oxyde de silicium avec arrêt sur la grille factice, une fine couche d'oxyde de silicium dopée au phosphore étant préservée sur la couche de silicium polycristallin ou amorphe de la grille-silicium lors de ce polissage.
La fonction de la fine couche d'oxyde de silicium dopée préservée sur la couche de silicium polycristallin ou amorphe de la grille-silicium est principalement de protéger la grille silicium lors de l'élimination de la couche de nitrure de silicium sur la grille factice et lors de l'élimination de la grille factice elle-même.
D'autres caractéristiques et avantages de l'invention ressortiront mieux de la description qui va suivre, en référence aux figures des dessins annexés, donnée à titre purement illustratif et non limitatif.
Brève description des figures
- La figure 1, déjà décrite, est une coupe schématique d'un transistor MOS hyperfrequence d'un type connu. - Les figures 2 et 3 sont des coupes schématiques d'un transistor en cours de fabrication conformément au procédé de l'invention. Elles illustrent la formation d'une grille factice et de régions de source et de drain. - Les figures 4 et 5 sont des coupes schématiques du transistor de la figure 3 après enrobage de la grille factice.
- Les figures 6 et 7 sont des coupes schématiques du transistor de la figure 5 et illustrent notamment une étape d'élimination de la grille factice.
- Les figures 8 et 9 sont des coupes schématiques du dispositif de la figure 7 et illustrent des étapes de préparation et de réalisation d'une grille définitive. - La figure 10 est une coupe schématique de deux interconnexions réalisées conformément à l'invention en même temps que des transistors, et illustre une étape de fabrication d'interconnexions de grilles .
- Les figures 11 à 19 sont des coupes schématiques de structures illustrant des étapes successives d'un procédé de fabrication d'un premier transistor à grille en matériau de faible résistivité et d'un deuxième transistor à grille de silicium, conformément à un perfectionnement de l'invention.
- Les figures 20 à 23 sont des coupes schématiques d'un transistor à grille de matériau de faible résistivité en cours de fabrication, selon une variante du procédé de l'invention.
- La figure 24 est une coupe schématique d'un transistor à grille de matériau de faible résistivité et d'un transistor à grille de silicium obtenus selon la variante du procédé de l'invention.
Description détaillée de modes de mise en oeuyre de 1 ' invention Comme le montre la figure 2, dans l'exemple décrit, le transistor est réalisé sur un substrat de silicium 100 dont la surface a été oxydée afin de former une couche 102 d'oxyde de silicium dite couche piédestal . Sur la couche 102 sont successivement déposées une couche de silicium polycristallin ou amorphe 104 puis une couche de nitrure de silicium 106. L'ensemble de ces couches forme un empilement 110. L'épaisseur totale des couches 104 et 106 est, par exemple, de l'ordre de 100 à 500 nm et correspond sensiblement à l'épaisseur de la grille du transistor qui sera finalement obtenu au terme du procédé de fabrication. Un masque de gravure 108, représenté en trait discontinu, tel qu'un masque de résine photosensible, est formé sur la couche 106 de nitrure de silicium. Ce masque définit l'emplacement, la taille et la forme d'une grille factice que l'on souhaite réaliser dans l'empilement 110.
Les couches 102, 104 et 106 de l'empilement 110 sont éliminées par gravure à l'exception d'une portion protégée par le masque 108. Cette portion de l'empilement forme le corps de la grille factice, repérée avec la référence 112 sur la figure 3.
Le ou les flancs de la grille factice 112, et plus précisément les flancs correspondant à la couche de silicium polycristallin 104 sont soumis à une oxydation thermique qui conduit à la formation d'une couche dite d'oxyde thermique 114 indiquée sur la figure 3. Lors de cette oxydation, le dessus de la couche 104 de silicium polycristallin est protégé par la couche 106 de nitrure de silicium. On peut noter par ailleurs que la couche piédestal 102 d'oxyde de silicium permet d'amortir ou de limiter des contraintes apparaissant lors de l'oxydation thermique des flancs de la grille factice. La formation de la grille factice est suivie d'une première implantation d'ions à faible dose. Selon que le transistor que l'on souhaite réaliser est du type PMOS ou NMOS, les ions sont choisis de façon à réaliser des zones d'un type de conductivité p ou n . A titre d'exemple, lors de la première implantation, on implante des ions de bore avec une dose de 1013 à 1014 cm"2 à une énergie de 3 à 25 keV pour les PMOS. Dans le cas d'un transistor NMOS, on utilise du phosphore ou de 1 ' arsenic dans la même gamme de dose et d' énergie .
La première implantation est suivie par la formation sur le ou les flancs de la grille factice d' espaceurs latéraux 116 visibles à la figure 3.
Comme décrit précédemment, les espaceurs latéraux, en oxyde de silicium dopé au phosphore, de préférence, sont formés par le dépôt conforme d'une couche de ce matériau, puis par une gravure anisotrope de cette couche.
Une deuxième implantation à plus forte dose, de quelques 1014 à quelques 1015, est alors effectuée. La grille factice 112, élargie par les espaceurs latéraux
116, forme, lors de la deuxième implantation, un masque d'implantation.
Les première et deuxième implantations permettent ainsi de former de part et d'autre de la grille factice des régions de source et de drain graduelles. Ces régions sont repérées sur la figure 3 avec les références 118 et 120.
Les régions de source et de drain 118 et 120 sont soumises à une siliciuration à haute température de l'ordre de 500°C à 750°C afin d'améliorer une future prise de contact sur ces régions. La couche de siliciure, formée dans les régions de source et de drain, est indiquée avec les références 119 et 121 respectivement .
Lorsque la siliciuration est achevée, on procède, comme le montre la figure 4, à un dépôt successif d'une première couche d'oxyde de silicium dopée au phosphore 124 puis d'une deuxième couche soit d'oxyde de silicium intrinsèque 126 non intentionnellement dopée, soit de borophosphosilicate (BPSG) . Les couches 124 et 126 enrobent la grille factice 112.
Les couches 124 et 126 sont polies avec arrêt sur la couche de nitrure de silicium 106 de la grille factice 112. Cette opération permet de former, comme le montre la figure 5, une surface plane à laquelle affleure le sommet de la grille factice.
L'épaisseur des couches d'oxyde 124 et 126, de même que la hauteur de la grille factice, est ajustée en fonction de la hauteur de la grille définitive que l'on souhaite réaliser ainsi que de la taille d'un évasement pratiqué dans ces couches et décrit dans la suite du texte. L'épaisseur de 124 est choisie supérieure ou égale à la tolérance de positionnement de la lithographie. L'épaisseur 126 est choisie égale ou supérieure à la hauteur de la grille factice pour permettre une bonne planarisation.
Comme le montre la figure 6, le procédé est poursuivi par l'élimination de la grille factice. La couche 106 de nitrure de silicium et la couche 104 de silicium polycristallin (voir figure 5) sont éliminées par gravure. Lors de cette gravure la couche piédestal 102 peut servir de couche d'arrêt de gravure.
L'élimination de la grille factice définit une ouverture 130 dont l'emplacement les dimensions et la forme conditionnent la réalisation de la grille définitive .
Selon un aspect avantageux, l'ouverture 130 peut être évasée vers le haut, c'est-à-dire en s 'éloignant du substrat, comme le montre la figure 7.
Afin d'évaser l'ouverture 130, une attaque partielle des première et deuxième couches d'oxyde 124, 126 de même que des espaceurs latéraux 116 et la couche d'oxyde thermique 114 est opérée. Il s'agit par exemple d'une attaque à l'acide fluorhydrique .
On peut noter sur la figure 7 que cette attaque a également pour conséquence d'éliminer le reliquat de la couche piédestal de la grille factice désormais éliminée .
Grâce au choix particulier des matériaux des couches 114, 116, 124 et 126 l'attaque à l'acide, plus ou moins rapide selon les matériaux, permet d'évaser l'ouverture 130 selon un profil particulier choisi. Dans le cas de l'exemple décrit, il s'agit, vu en coupe, d'un profil en T.
En effet, à titre d'exemple la vitesse d'attaque de la couche des espaceurs latéraux 114 en PSG est 5 fois supérieure à la vitesse d'attaque de l'oxyde thermique et 3 fois supérieure à la vitesse d'attaque de l'oxyde intrinsèque de la couche 126. Si la couche 126 est en borophosphosilicate (BPSG) on note que la vitesse d'attaque du PSG est 6 fois supérieure à celle du BPSG.
La figure 8 montre la mise en place d'une couche d'isolant de grille 132. Cette couche est destinée à isoler électriquement la grille définitive, qui va être réalisée, du canal du transistor. La couche 132 est avantageusement une couche d'oxyde de silicium obtenu par oxydation. On peut noter qu'une partie des régions de source et de drain a été mise à nu lors de l'attaque chimique préalable (figure 7). Un effet de vitesse d'oxydation différentielle a tendance à provoquer une oxydation plus forte dans ces régions dopées, lors de la formation de la couche d'isolant de grille 132. La figure 9 montre la formation de la grille définitive 133. Pour la réalisation de cette grille, on peut avantageusement choisir un matériau de type "mid- gap", c'est-à-dire un matériau tel que son niveau de Fermi coïncide à peu près avec le niveau de Fermi intrinsèque du semi-conducteur. A titre d'exemple, le matériau "mid-gap" peut être choisi parmi les matériaux suivants TiN, Ti, Cu, W et Al.
Dans l'exemple de réalisation décrit, la grille 133 comporte un système bicouche TiN/W dans lequel la couche de nitrure de titane forme une couche d'accrochage pour le tungstène. Les couches 134 de nitrure de titane et 136 de tungstène sont déposées selon une technique de dépôt chimique en phase vapeur à basse pression, dite LPCVD, permettant d'obtenir un dépôt conforme. Dans un autre exemple de réalisation, le système bicouche TiN/W peut être remplacé, par exemple par un système bicouche TiN/Al.
Les couches 134 et 136 sont ensuite soumises à un polissage mécano-chimique ou à une gravure anisotrope avec arrêt sur la couche d'oxyde 126. Ce traitement permet d'obtenir une surface supérieure 138 lisse et plane. On peut noter que lorsque l'on utilise un procédé de gravure anisotrope, au préalable, on dépose une couche de résine pour permettre la planarisation.
La figure 9 montre bien la forme évasée de la grille définitive du transistor ainsi obtenu. La forme en section transversale de la grille est une forme en T. Cette forme présente à la fois des avantages quant au fonctionnement du transistor et quant à l'interconnexion de transistors conformes à l'invention pour former un circuit. La forme en T de la grille permet notamment de diminuer la résistance de la grille, et contribue ainsi à augmenter la fréquence de coupure du transistor en régime de fonctionnement hyperfrequence . La figure 10 montre les avantages que procure la forme particulière de la grille pour 1 ' interconnexion.
Sur la figure 10, on a représenté deux lignes métalliques 99 et 99a réalisées conformément à l'invention. Les lignes métalliques peuvent être soit des grilles de transistors, soit des lignes d'interconnexion sur oxyde de champ.
Des ouvertures 142, 142a pratiquées dans une couche d'oxyde 140, formée sur la surface supérieure 138 des transistors ou des interconnexions, déterminent l'emplacement de prises de contact sur les lignes métalliques 99 et 99a. Une couche de métal d'interconnexion est ultérieurement déposée sur la couche d'oxyde 140 et dans les ouvertures 142, 142a. Cette couche est ensuite mise en forme pour constituer d'autres lignes d'interconnexion. Comme le montre la figure, grâce à l'évasement des grilles et de leur forme en T un plus grand désalignement entre l'emplacement des ouvertures 142, 142a et les grilles 133, 133a est autorisé. Le métal de la grille est toujours présent sous la prise de contact même si une garde par rapport aux lignes d'interconnexion (ouvertures 142, 142a) est nulle.
Ce résultat est particulièrement intéressant. II permet en effet de diminuer la distance (d) entre différentes lignes d'interconnexion des grilles et permet ainsi d'augmenter la densité d'intégration des circuits réalisés avec les transistors de l'invention. La densité d'intégration peut également être augmentée en raison de la symétrie des transistors.
Comme expliqué précédemment, cet avantage découle du caractère auto-aligné des source et drain par rapport à la grille.
On peut enfin noter que, sur la figure 10, les régions de source et de drain des transistors, de même que des prises de contact sur ces régions, ne sont pas représentées dans un souci de simplification et de généralité.
Les figures 11 et suivantes montrent une variante du procédé de l'invention lors de laquelle deux types de transistors sont réalisés. On réalise d'une part un ou plusieurs transistors avec une grille en un matériau de faible résistivité, par exemple en TiN/W comme décrit précédemment, et d'autre part, un ou plusieurs transistors avec une grille en silicium dite grille-silicium. Pour des raisons de simplification, les figures ne montrent que la fabrication d'un seul transistor de chaque type.
Comme le montre la figure 11, on part d'une structure comprenant un substrat 100 de silicium, une couche piédestal 102 d'oxyde de silicium, une couche de silicium amorphe ou polycristallin 104 et une couche de nitrure de silicium 106. On peut se reporter à ce sujet à la figure 2 et à la description correspondante.
La structure comporte deux régions désignées respectivement par première région et deuxième région et repérées par les références 200 et 200a. On peut noter sur la figure 11 que dans la deuxième région 200a une couche d'oxyde de silicium 105 est intercalée entre la couche de silicium polycristallin ou amorphe 104 et la couche de nitrure de silicium 106. De préférence, avant la formation de la couche de nitrure de silicium 106, la surface libre de la couche de silicium 104 peut être oxydée pour former sur toute sa surface une couche d'oxyde. La couche d'oxyde est ensuite éliminée par gravure humide dans la région 200 avant la formation de la couche 106 de nitrure de silicium. On peut noter à ce sujet qu'il est possible de former une structure ayant une pluralité de régions équivalentes à la première région 200 et une pluralité de régions équivalentes à la deuxième région.
Comme le montre la figure 12, on réalise ensuite dans la structure de la figure 11, une grille factice 112 dans la première région 200 et une grille 112a, appelée de façon simplifiée "grille-silicium" dans la deuxième région 200a.
La grille factice 112 de la figure 12 est identique à la grille factice 112 de la figure 3. La grille silicium 112a s'en distingue simplement par la couche 105 d'oxyde de silicium supplémentaire entre la couche de silicium 104 et la couche de nitrure de silicium 106.
Les grilles 112 et 112a présentent des flancs sur lesquels sont formés une couche d'oxyde thermique 114 et des espaceurs latéraux 116. La formation des grilles 112, 112a de la couche d'oxyde thermique 114 et des espaceurs 116, a lieu selon des procédés identiques à ceux exposés au sujet de la formation de la grille 112, de la couche 114 et des espaceurs 116 de la figure 3. On peut donc se reporter à ce sujet à la description qui précède. En fin de gravure des espaceurs, l'oxyde de piédestal est éliminé des régions source et drain. On procède alors à une réoxydation avant l'étape d'implantation à forte dose (n+, p+) , pour former une couche 117 dite de "réoxydation".
A titre indicatif, on peut préciser que la formation des grilles 112 et 112a a lieu simultanément et selon deux étapes de gravure.
Une première gravure des couches de nitrure et d'oxyde de silicium, sélective par rapport au silicium a lieu avec arrêt dans la couche de silicium polycristallin ou amorphe 104. Une deuxième gravure du silicium 104 est ensuite effectuée, cette deuxième gravure étant sélective par rapport à l'oxyde de silicium.
La figure 12 montre également la formation de régions de source et de drain 118a, 120a, 118, 120 de part et d'autre des grilles 112a et 112. On peut à ce sujet également se reporter à la description qui précède . On note également que les régions de source et de drain 120a et 118 forment une seule région dopée commune aux deux transistors. Dans une étape ultérieure, illustrée à la figure 13, la couche de nitrure de silicium de la grille-silicium 112a est éliminée par gravure avec arrêt sur la couche 105 d'oxyde de silicium. Lors de cette gravure, le substrat est protégé par la couche de réoxydation 117. Après cette opération une éventuelle implantation d'impuretés dopantes peut avoir lieu dans la couche 104 de la grille-silicium 112a. Cette implantation peut avoir lieu, par exemple, si le matériau de grille n'a pas été préalablement dopé, lors de son dépôt. De plus, l'ensemble de la première région 200 est protégée par une couche de résine 202. La couche de résine préserve l'ensemble de la région 202 et de la grille factice des traitements effectués dans la deuxième région 200a.
Après élimination de la couche de résine 202 on effectue une gravure permettant d'éliminer la couche de réoxydation 117 et la couche 105 de la grille silicium 112a.
Cette opération permet, comme le montre la figure 14, de mettre à nu le substrat dans les régions de source et de drain, et de mettre à nu la couche 104 de silicium polycristallin de la grille 112a.
Une siliciuration du silicium exposé permet de former des zones siliciurées 119a, 121a, 119, 121 sur les régions de source et de drain 118a, 120a, 118, 120. Une couche de siliciure 107 est également formée sur la couche de silicium 104 de la grille-silicium 112a comme le montre la figure 15.
Le procédé se poursuit par le dépôt conforme successif d'une première couche 124 d'oxyde de silicium dopé au phosphore puis d'une deuxième couche 126 d'oxyde de silicium intrinsèque, non intentionnellement dopée, ou de borophosphosilicate (BPSG) . Les couches 124 et 126 enrobent la grille factice 112 et la grille- silicium 112a, comme le montre la figure 16.
Un polissage de planarisation avec arrêt sur la couche de nitrure de silicium 106 de la grille factice permet d'obtenir la structure représentée à la figure 17. On peut noter qu'une partie de la couche d'oxyde 124 est préservée sur la grille-silicium 112a lors de ce polissage. Les opérations de dépôt des couches d'oxyde 124 et 126, de même que le polissage sont des opérations semblables à celles illustrées aux figures 4 et 5. On peut donc se reporter à ce sujet à la description correspondante des figures 4 et 5.
Un opération suivante consiste à éliminer la grille factice 112. La partie de la couche d'oxyde 124 préservée sur la grille-silicium 112a siliciurée permet de la protéger lors de la gravure des couches de nitrure de silicium 106 et de silicium 104 de la grille factice 112.
Après l'élimination des couches de nitrure de silicium et de silicium de la grille factice, une désoxydation permet d'éliminer aussi la couche d'oxyde de piédestal 102 ainsi mise à nu. On obtient ainsi une ouverture 130. Lors de cette désoxydation la partie de la couche d'oxyde 124 préservée sur la grille-silicium risque d'être en partie éliminée.
Ainsi, pour protéger la grille-silicium, il est possible comme le montre la figure 18 de prévoir un masque de résine 204 qui recouvre et protège l'ensemble de la deuxième région 200a lors des opérations d'élimination de la grille factice.
Une opération suivante comporte la fabrication d'une grille définitive 133 dans l'ouverture 130, après un éventuel évasement de l'ouverture 130.
Cette opération est identique à celle décrite en référence aux figures 7 à 9. On peut se reporter à la description correspondante qui n'est par répétée ici .
On peut ainsi obtenir, comme le montre la figure 19, sur un même substrat à la fois des grilles de silicium siliciurées 112a de forme sensiblement rectangulaire en section et des grilles 133 en un matériau de faible résistivité, par exemple des grilles métalliques, de forme évasée. On décrit à présent une variante de mise en oeuvre du procédé de l'invention. Cette description se rapporte à la fabrication d'un seul transistor à grille métallique . Les premières étapes du procédé sont identiques à celles illustrées aux figures 1 à 3 auxquelles on peut se référer.
Après achèvement de la siliciuration qui conduit à la formation des couches de siliciure 119 et 121 des régions de source et de drain, on dépose sur la structure une couche fine de nitrure de silicium 123.
La couche de nitrure de silicium 123 est déposée avant la formation des première et deuxième couches d'oxyde de silicium (ou BPSG) 124 et 126, pour obtenir la structure illustrée à la figure 20.
On constate que la couche 123 de nitrure de silicium recouvre les couches 119 et 121 de siliciure formées sur les régions de source et de drain 118, 120, les espaceurs latéraux 116, et la couche de nitrure de silicium 106 au sommet de la grille factice 112.
Lors du polissage des première et deuxième couches d'oxyde (respectivement de BPSG) 124 et 126, avec arrêt sur la couche de nitrure de silicium 102, on obtient la structure illustrée à la figure 21. On constate sur cette figure que la couche de nitrure de silicium 123 peut être en partie entamée au- dessus de la couche de nitrure de silicium 106.
La figure 22 montre l'élimination de la grille factice et la formation d'une ouverture 130 présentant une forme évasée. Ces opérations sont décrites plus en détail en référence aux figures 6 à 8. On constate qu'il subsiste une partie de couche de nitrure de silicium au-dessus des régions de source et de drain et entre les parties restantes des espaceurs latéraux 116 et de la première couche d'oxyde 124.
La figure 23 montre la réalisation d'une grille définitive 133. Il s'agit d'une grille de type bicouche telle que décrite en référence à la figure 9.
On constate que, finalement, tout au long du procédé décrit, la couche 123 de nitrure de silicium protège les couches de siliciure 119 et 121 dans les régions de source et de drain. Cette protection permet d'empêcher une oxydation partielle de ces régions au cours du procédé et garantit ainsi d'excellentes prises de contact de source et de drain.
Le perfectionnement décrit ci-dessus est applicable également au procédé conduisant à la réalisation concomitante de grilles silicium et de grilles métalliques (matériau de faible résistivité) .
Dans ce cas, la formation de la couche de nitrure de silicium 123 a lieu également après la formation des couches de siliciure 119, 121, 119a, 121a illustrée à la figure 15, et avant la formation des couches d'oxyde 124 et 126, illustrée à la figure 16.
On obtient finalement au terme du procédé la structure illustrée à la figure 24.
Comme le montre cette figure, la couche de nitrure de silicium recouvre les couches de silicium 119a, 121a, 119, 121 et s'étend entre les espaceurs latéraux 116 et la couche 124 d'oxyde, sur les flancs de la grille-silicium 112a et de la grille définitive 133. La couche de nitrure de silicium 123 se retrouve également dans la grille-silicium 112 finalement obtenue, entre la couche de siliciure 107 et la partie de la couche d'oxyde 124 préservée sur la grille- silicium 112 lors du polissage des couches 124 et 126. Document cité
(D
"A Newly Developed Two Mode Channel FET (TMT) Suited for Super-Low-Noise and High-Power Applications", Minoru Sawada, Daijiro Inoue, Kohji Matsumura, and Yasoo Harada, Extended Abstracts of the 1993 International Conférence on Solid State Devices and Materials, Makuhari, 1993, pp. 1083- 1085

Claims

REVENDICATIONS
1. Procédé de fabrication sur un substrat (100) de semiconducteur d'au moins un transistor MIS avec une grille de faible résistivité, caractérisé en ce qu'il comporte les étapes suivantes : a) la réalisation sur le substrat (100) d'une grille factice (112) constituée d'au moins un matériau apte à résister à un traitement thermique, b) la formation dans le substrat de régions (118, 120) de source et de drain auto-alignées sur la grille factice, c) le dépôt d'une première couche (124) isolante électrique d'oxyde de silicium dopée au phosphore puis d'une deuxième couche (126) isolante électrique d'oxyde de silicium non intentionnellement dopé, ou de borophosphosilicate, les première et deuxième couches enrobant la grille factice (112), et le polissage des première et deuxième couches d'oxyde de silicium avec arrêt sur la grille factice, d) l'élimination de la grille factice pour définir une ouverture (130), l'attaque partielle des première et deuxième couches d'oxyde (124, 126) pour évaser l'ouverture, et la formation dans l'ouverture (130), à la place de la grille factice, d'une grille définitive (133) constituée d'au moins un matériau de faible résistivité, la grille définitive (133) étant séparée du substrat par une couche (132) d'isolant de grille.
2. Procédé selon la revendication 1 dans lequel l'étape a) comporte :
- la formation sur le substrat d'un empilement comprenant dans l'ordre d'une couche d'oxyde (102) dite couche piédestal, d'une couche de silicium polycristallin ou amorphe (104) et d'une couche de nitrure de silicium (106) , et
- la mise en forme de l'empilement par gravure pour réaliser la grille factice (112) avec des flancs latéraux.
3. Procédé selon la revendication 2 dans lequel on effectue en outre une oxydation thermique de surface de la couche de silicium polycristallin affleurant aux flancs latéraux de la grille factice (112).
4. Procédé selon la revendication 1 dans lequel l'étape b) comprend :
- une première implantation d'impuretés dopantes à faible dose en utilisant la grille factice comme masque d'implantation, - la formation d' espaceurs (116) sur les flancs latéraux de la grille factice,
- une deuxième implantation d'impuretés dopantes à une dose supérieure à la dose de la première implantation, en utilisant la grille factice, équipée des espaceurs (116), comme masque d'implantation.
5. Procédé selon la revendication 4 dans lequel la formation des espaceurs latéraux comporte :
- un dépôt sensiblement conforme d'une couche d'oxyde de silicium dopé au phosphore de façon à enrober la grille factice, et
- une gravure anisotrope de ladite couche pour l'éliminer au-dessus de la grille factice tout en préservant une partie de ladite couche sur les flancs latéraux de la grille factice, cette partie constituant les espaceurs latéraux.
6. Procédé selon la revendication 4 dans lequel l'étape b) comprend en outre une siliciuration auto- alignée (119a, 121a) des régions de source et de drain.
7. Procédé selon la revendication 6, dans lequel on dépose une couche (123) de nitrure de silicium sur les régions de source et de drain après leur siliciuration.
8. Procédé selon la revendication 2 dans lequel l'étape d) comporte l'élimination par gravure des couches de nitrure de silicium (106) et de silicium polycristallin ou amorphe (104) de la grille factice, la couche piédestal (102) formant lors de cette gravure une couche d'arrêt de gravure.
9. Procédé selon la revendication 2 dans lequel l'étape d) comporte en outre l'élimination par gravure de la couche piédestal (102).
10. Procédé selon la revendication 4, caractérisé en ce que l'étape d) comporte en outre une élimination partielle des espaceurs latéraux de la grille factice.
11. Procédé selon la revendication 1, caractérisé en ce que la formation de la grille définitive (133), lors de l'étape d) , comporte un dépôt conforme successif d'une couche (134) de nitrure de titane (TiN) et d'une couche de tungstène (W) (136) puis une planarisation de ces couches avec arrêt sur le matériau isolant électrique (126) .
12. Procédé selon la revendication 11, caractérisé en ce que la couche de nitrure de titane et la couche de tungstène sont formées par un dépôt chimique en phase vapeur à basse pression (LPCVD) .
13. Procédé selon la revendication 11, caractérisé en ce que la planarisation a lieu par une opération de polissage mécano-chimique ou par une gravure anisotrope.
14. Procédé selon la revendication 1, caractérisé en ce que la formation de la grille définitive (136), lors de l'étape d) , est précédée par la formation d'une couche d'oxyde de grille (132) pour isoler électriquement la grille du substrat.
15. Procédé selon la revendication 1, caractérisé en ce qu'il comporte en outre, avant l'étape a), la formation par dopage, dans le substrat, d'une région de canal, la grille factice étant réalisée au-dessus de la région de canal.
16. Procédé selon la revendication 1, caractérisé en ce qu'il comporte en outre, après l'étape d) les étapes suivantes : e) formation de prises de contact sur les régions de source et de drain, et sur la grille, f) la métallisation des prises de contact.
17. Procédé selon la revendication 2 comprenant en outre la formation d'au moins un transistor à grille de silicium.
18. Procédé selon la revendication 17 dans lequel l'étape a) comporte :
- la formation, sur le substrat, d'un empilement comprenant dans l'ordre, dans au moins une première région (200), une couche d'oxyde (102) dite couche piédestal, une couche de silicium polycristallin ou amorphe (104) et une couche de nitrure de silicium
(106), et comprenant dans au moins une deuxième région (200a) la couche d'oxyde (102) dite couche piédestal, la couche de silicium polycristallin ou amorphe (104) , une couche d'oxyde de silicium (105) dite intercalaire, et la couche de nitrure de silicium (106) , et - la mise en forme de l'empilement par gravure pour réaliser la grille factice (112) avec des flancs latéraux dans la première région et au moins une grille (112a) dite grille-silicium dans la deuxième région, dans lequel l'étape b) comporte la formation dans le substrat de régions (118, 120), 118a, 120a) de source et de drain auto-alignées sur la grille factice et sur la grille-silicium respectivement, dans lequel l'étape c) comporte :
- l'enrobage latéral de la grille factice (112) et de la grille silicium (112a) avec au moins un matériau isolant électrique (124, 126), dans lequel l'étape c) est précédée par : - l'élimination de la couche de nitrure de silicium sur la grille-silicium (112a) dans la deuxième région,
- l'élimination de la couche piédestal autour de la grille factice (112) et de la grille-silicium (112a), et l'élimination de la couche intercalaire (105) d'oxyde de silicium, et dans lequel on forme dans la deuxième région une couche de protection, recouvrant la grille silicium lors de l'étape d) .
19. Procédé selon la revendication 18 dans lequel on effectue, après l'élimination de la couche piédestal (102) et de la couche intercalaire (105), et avant l'étape c) , une siliciuration auto-alignée (119, 121, 119a, 121a) des régions de source et de drain et de la couche de silicium polycristallin ou amorphe de la grille silicium.
20. Procédé selon la revendication 18 dans lequel on effectue, après l'élimination de la couche de nitrure de silicium sur la grille-silicium dans la deuxième région, une implantation d'impuretés dopantes dans la couche (104) de silicium polycristallin ou amorphe de la grille-silicium.
21. Procédé selon la revendication 18, caractérisé en ce que l'enrobage latéral de la grille factice et de la grille-silicium lors de l'étape c) comporte :
- le dépôt d'une première couche (124) isolante électrique d'oxyde de silicium dopée au phosphore puis d'une deuxième couche (126) isolante électrique d'oxyde de silicium non intentionnellement dopé, ou de borophosphosilicate, les première et deuxième couches enrobant la grille factice (112) et la grille-silicium, et - le polissage des première et deuxième couches d'oxyde de silicium ou de borophosphosilicate avec arrêt sur la grille factice, une fine couche d'oxyde de silicium dopée au phosphore étant préservée sur la couche de silicium polycristallin ou amorphe de la grille-silicium lors de ce polissage.
22. Procédé selon la revendication 19 dans lequel on forme une couche de nitrure de silicium (123) sur les régions de source et de drain et sur la couche de silicium polycristallin ou amorphe de la grille- silicium, après leur siliciuration.
23. Transistor MOS comprenant une source (118), un drain (120) et une grille (136), et une couche d'isolation de grille (132), et dans lequel la source et le drain sont auto-alignés sur la grille (136) , caractérisé en ce que la grille (136) est réalisée en au moins un matériau de faible résistivité.
24. Transistor selon la revendication 23, caractérisé en ce que le matériau de la grille présente une résistivité comprise entre IμΩ.cm et lOμΩ.cm.
25. Transistor selon la revendication 23, caractérisé en ce que la grille présente une forme évasée à partir de la couche (132) d'isolation de grille.
26. Transistor selon la revendication 23, caractérisé en ce que la grille présente une section transversale en forme de T.
27. Transistor selon la revendication 23, caractérisé en ce que le matériau de la grille est un matériau métallique de type "mid-gap".
28. Transistor selon la revendication 23, caractérisé en ce que la grille comporte une couche de nitrure de titane (TiN) et une couche de tungstène (W) .
EP97952059A 1996-12-16 1997-12-15 Transistor mis a grille metallique auto-alignee et son procede de fabrication Withdrawn EP0944919A1 (fr)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR9615436 1996-12-16
FR9615436A FR2757312B1 (fr) 1996-12-16 1996-12-16 Transistor mis a grille metallique auto-alignee et son procede de fabrication
PCT/FR1997/002300 WO1998027582A1 (fr) 1996-12-16 1997-12-15 Transistor mis a grille metallique auto-alignee et son procede de fabrication

Publications (1)

Publication Number Publication Date
EP0944919A1 true EP0944919A1 (fr) 1999-09-29

Family

ID=9498708

Family Applications (1)

Application Number Title Priority Date Filing Date
EP97952059A Withdrawn EP0944919A1 (fr) 1996-12-16 1997-12-15 Transistor mis a grille metallique auto-alignee et son procede de fabrication

Country Status (5)

Country Link
US (1) US6346450B1 (fr)
EP (1) EP0944919A1 (fr)
JP (1) JP4560600B2 (fr)
FR (1) FR2757312B1 (fr)
WO (1) WO1998027582A1 (fr)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4564467B2 (ja) * 1998-06-29 2010-10-20 株式会社東芝 Ｍｉｓ型トランジスタおよびその製造方法
US6177303B1 (en) * 1998-09-28 2001-01-23 U.S. Philips Corporation Method of manufacturing a semiconductor device with a field effect transistor
FR2788629B1 (fr) 1999-01-15 2003-06-20 Commissariat Energie Atomique Transistor mis et procede de fabrication d'un tel transistor sur un substrat semiconducteur
KR20010025030A (ko) 1999-03-17 2001-03-26 롤페스 요하네스 게라투스 알베르투스 반도체 디바이스 제조 방법
US6171910B1 (en) * 1999-07-21 2001-01-09 Motorola Inc. Method for forming a semiconductor device
EP1134798A1 (fr) * 2000-03-15 2001-09-19 Infineon Technologies AG Dispositif semiconducteur, sa méthode de fabrication et méthode de fabrication de contacts électriques sur un substrat semiconducteur
EP1137059A1 (fr) * 2000-03-24 2001-09-26 Infineon Technologies AG Dispositif semiconducteur, sa méthode de fabrication et méthode de fabrication de contacts électriques entre des éléments de circuit séparés
FR2810161B1 (fr) * 2000-06-09 2005-03-11 Commissariat Energie Atomique Memoire electronique a architecture damascene et procede de realisation d'une telle memoire
FR2810157B1 (fr) * 2000-06-09 2002-08-16 Commissariat Energie Atomique Procede de realisation d'un composant electronique a source, drain et grille auto-allignes, en architecture damascene
US6593193B2 (en) * 2001-02-27 2003-07-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
DE10231965B4 (de) * 2002-07-15 2006-06-14 Infineon Technologies Ag Verfahren zur Herstellung einer T-Gate-Struktur sowie eines zugehörigen Feldeffekttransistors
FR2848726B1 (fr) * 2002-12-16 2005-11-04 Commissariat Energie Atomique Transistor mis a grille auto-alignee et son procede de fabrication
US20050269644A1 (en) * 2004-06-08 2005-12-08 Brask Justin K Forming integrated circuits with replacement metal gate electrodes
US7718479B2 (en) * 2004-08-25 2010-05-18 Intel Corporation Forming integrated circuits with replacement metal gate electrodes
US7858481B2 (en) 2005-06-15 2010-12-28 Intel Corporation Method for fabricating transistor with thinned channel
US7547637B2 (en) 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US7271045B2 (en) * 2005-09-30 2007-09-18 Intel Corporation Etch stop and hard mask film property matching to enable improved replacement metal gate process
JP4967313B2 (ja) * 2005-11-09 2012-07-04 ソニー株式会社 半導体装置の製造方法
US7595248B2 (en) * 2005-12-01 2009-09-29 Intel Corporation Angled implantation for removal of thin film layers
JP2007294945A (ja) * 2007-04-02 2007-11-08 Toshiba Corp 半導体装置の製造方法
JP5253797B2 (ja) * 2007-12-07 2013-07-31 株式会社東芝 半導体装置
US8735235B2 (en) 2008-08-20 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit metal gate structure and method of fabrication
FR2943832B1 (fr) 2009-03-27 2011-04-22 Commissariat Energie Atomique Procede de realisation d'un dispositif memoire a nanoparticules conductrices
FR2943850B1 (fr) 2009-03-27 2011-06-10 Commissariat Energie Atomique Procede de realisation d'interconnexions electriques a nanotubes de carbone
KR101815527B1 (ko) 2010-10-07 2018-01-05 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR101784324B1 (ko) * 2011-04-18 2017-11-06 삼성전자 주식회사 반도체 장치의 제조 방법
JP5390654B2 (ja) * 2012-03-08 2014-01-15 株式会社東芝 半導体装置の製造方法
US20150118836A1 (en) * 2013-10-28 2015-04-30 United Microelectronics Corp. Method of fabricating semiconductor device
US9349817B2 (en) * 2014-02-03 2016-05-24 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor device including spacers having different dimensions
US9954112B2 (en) 2015-01-26 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6254960A (ja) * 1985-09-04 1987-03-10 Nec Corp Ｍｉｓ形電界効果トランジスタ
JPH023244A (ja) * 1988-06-20 1990-01-08 Fujitsu Ltd 半導体装置の製造方法
US5168072A (en) * 1990-10-12 1992-12-01 Texas Instruments Incorporated Method of fabricating an high-performance insulated-gate field-effect transistor
US5391510A (en) * 1992-02-28 1995-02-21 International Business Machines Corporation Formation of self-aligned metal gate FETs using a benignant removable gate material during high temperature steps
JPH065852A (ja) * 1992-06-23 1994-01-14 Oki Electric Ind Co Ltd Ｍｏｓｆｅｔ及びその製造方法
US5268330A (en) * 1992-12-11 1993-12-07 International Business Machines Corporation Process for improving sheet resistance of an integrated circuit device gate
JPH06232152A (ja) * 1993-01-29 1994-08-19 Mitsubishi Electric Corp 電界効果トランジスタ及びその製造方法
JPH08162634A (ja) * 1994-12-08 1996-06-21 Citizen Watch Co Ltd 半導体装置の製造方法
US5960270A (en) * 1997-08-11 1999-09-28 Motorola, Inc. Method for forming an MOS transistor having a metallic gate electrode that is formed after the formation of self-aligned source and drain regions

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO9827582A1 *

Also Published As

Publication number Publication date
JP4560600B2 (ja) 2010-10-13
FR2757312B1 (fr) 1999-01-08
WO1998027582A1 (fr) 1998-06-25
FR2757312A1 (fr) 1998-06-19
JP2001506807A (ja) 2001-05-22
US6346450B1 (en) 2002-02-12

Similar Documents

Publication Publication Date Title
EP0944919A1 (fr) Transistor mis a grille metallique auto-alignee et son procede de fabrication
EP0258141B1 (fr) Circuit intégré MIS tel qu'une cellule de mémoire EPROM et son procédé de fabrication
EP1292974B1 (fr) Procede de realisation d'un composant electronique a source, drain et grille auto-alignes, en architecture damascene.
EP1145300B1 (fr) Procede de fabrication d'un transistor mis sur un substrat semi-conducteur
EP0420748B1 (fr) Procédé de fabrication d'un circuit intégré MIS haute tension
FR2658951A1 (fr) Procede de fabrication d'un circuit integre pour filiere analogique rapide utilisant des lignes d'interconnexions locales en siliciure.
FR2860920A1 (fr) Procede de realisation de connexions conductrices de circuits integres, et circuit integre mettant en oeuvre des telles connexions
EP2323160A1 (fr) Procédé de réalisation de transistors à effet de champs avec une contre-électrode et dispositif semi-conducteur
FR2823010A1 (fr) Procede de fabrication d'un transistor vertical a grille isolee a quadruple canal de conduction, et circuit integre comportant un tel transistor
FR2823009A1 (fr) Procede de fabrication d'un transistor vertical a grille isolee a faible recouvrement de la grille sur la source et sur le drain, et circuit integre comportant un tel transistor
EP3531444B1 (fr) Circuit intégré comprenant un substrat équipé d'une région riche en pièges, et procédé de fabrication
EP0463972A1 (fr) Procédé de fabrication d'un contact électrique sur un élément actif d'un circuit intégré MIS
FR2990295A1 (fr) Procede de formation de contacts de grille, de source et de drain sur un transistor mos
EP1346405B1 (fr) Procede de fabrication d'un ilot de matiere confine entre des electrodes, et applications aux transistors
EP0825641B1 (fr) Procédé de réalistation d'un transistor à contacts auto-alignés
EP2120258B1 (fr) Procédé de réalisation d'un transistor à source et drain métalliques
EP0190243B1 (fr) Procede de fabrication d'un circuit integre de type mis
EP1463102A2 (fr) Procédé de fabrication d'un transistor à grille métallique, et transistor correspondant
EP0990266A1 (fr) Transistor hyperfrequence a structure quasi-autoalignee et son procede de fabrication
FR3000840A1 (fr) Procede de realisation de contacts metalliques au sein d'un circuit integre, et circuit integre correspondant
WO1997050118A1 (fr) Transistor et procede de realisation d'un transistor a contacts et a isolation de champ auto-alignes
FR3036846A1 (fr) Procede d'isolation locale entre des transistors realises sur un substrat soi, en particulier fdsoi, et circuit integre correspondant
EP3961689A1 (fr) Procédé de fabrication de composants microélectroniques
WO2004057658A2 (fr) Transistor mis a grille auto-alignee et son procede de fabrication
EP2259304B1 (fr) Procédé de formation d'un niveau d'un circuit intégré par intégration tridimensionnelle séquentielle

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 19990608

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE GB IT

17Q First examination report despatched

Effective date: 20030423

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: COMMISSARIAT A L'ENERGIE ATOMIQUE

17Q First examination report despatched

Effective date: 20030423

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20130702