FR2895528A1 - Panneau d'affichage a cristaux liquides et son procede de fabrication - Google Patents

Panneau d'affichage a cristaux liquides et son procede de fabrication Download PDF

Info

Publication number
FR2895528A1
FR2895528A1 FR0605181A FR0605181A FR2895528A1 FR 2895528 A1 FR2895528 A1 FR 2895528A1 FR 0605181 A FR0605181 A FR 0605181A FR 0605181 A FR0605181 A FR 0605181A FR 2895528 A1 FR2895528 A1 FR 2895528A1
Authority
FR
France
Prior art keywords
pixel
electrode
liquid crystal
crystal display
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0605181A
Other languages
English (en)
Other versions
FR2895528B1 (fr
Inventor
Chang Ho Oh
Hyun Cheol Jin
Jin Young Park
Young Mi Tak
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of FR2895528A1 publication Critical patent/FR2895528A1/fr
Application granted granted Critical
Publication of FR2895528B1 publication Critical patent/FR2895528B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

Un panneau d'affichage à cristaux liquides où des cellules de pixels P définies par des lignes de grille et des lignes de données sont placées afin de se croiser entre elles, sont agencées en une matrice, dans lequel chacune des cellules de pixels comporte un transistor en couche mince (106) placé au niveau d'un croisement de la ligne de grille et de la ligne de données et une électrode (118) de pixel raccordée au transistor en couche mince.Une saillie (135) chevauche une électrode (108) de grille afin de former un condensateur parasite Cgs avec l'électrode de grille et est raccordée à l'électrode de pixel, et chaque saillie dans les cellules de pixels du panneau d'affichage à cristaux liquides a une aire déterminée conformément à un emplacement de la cellule de pixel dans le panneau d'affichage à cristaux liquides.

Description

PANNEAU D'AFFICHAGE A CRISTAUX LIQUIDES ET SON PROCEDE DE FABRICATION
La présente invention concerne un dispositif d'affichage, et plus particulière-ment un panneau d'affichage à cristaux liquides et son procédé de fabrication. Bien que la présente invention soit appropriée à un grand nombre d'applications, elle est particulièrement appropriée à l'amélioration d'une qualité d'image. Généralement, un dispositif d'affichage à cristaux liquides commande le facteur de transmission de la lumière d'un cristal liquide grâce à l'utilisation d'un champ électrique, affichant ainsi une image. Le dispositif d'affichage à cristaux liquides comporte un panneau d'affichage à cristaux liquides contenant des cellules de cristaux liquides agencées en une matrice et un circuit de pilotage destiné à entraîner le panneau d'affichage à cristaux liquides. Le panneau d'affichage à cristaux liquides comporte un substrat en réseau de transistors en couche mince et un substrat en réseau de filtres chromatiques qui se font face mutuellement, un dispositif d'espacement destiné à conserver un intervalle de cellule fixe entre les deux substrats, et un cristal liquide remplissant l'intervalle de cellule. Le substrat en réseau de transistors en couche mince comporte des lignes de grille et des lignes de données, un transistor en couche mince en tant qu'un dispositif de commutation au niveau de chaque croisement des lignes de grille et des lignes de données, une électrode de pixel dans chaque cellule de cristaux liquides raccordée au transistor en couche mince, et un film d'alignement. Les lignes de grille et les lignes de données reçoivent des signaux provenant de circuits de pilotage, au travers de plage de contact de grille et de plage de contact de données, respectivement. Le transistor en couche mince délivre un signal de tension de pixel, qui est délivré à la ligne de données, ainsi à l'électrode de pixel, en réponse à un signal de balayage délivré à la ligne de grille. Le substrat en réseau de filtres chromatiques comporte des filtres chromatiques positionnés respectivement pour chaque cellule de cristaux liquides, une matrice noire destinée à diviser les filtres chromatiques et réfléchir une lumière externe, une électrode commune destinée à délivrer de manière commune une tension de référence aux cellules de cristaux liquides et un film d'alignement. Le substrat en réseau de transistors en couche mince et le substrat en réseau de filtres chromatiques sont faits séparément et ensuite liés ensemble. Un cristal liquide est injecté dans l'intervalle de cellule entre le substrat en réseau de transistors en couche mince et le substrat en réseau de filtres chromatiques et ensuite l'intervalle de cellule est scellé, complétant ainsi le panneau d'affichage à cristaux liquides. R.\Brevets\25400125445-060608-tradTXT. doc - 9juin 2006 - 1/22 La figure 1 est une vue en plan illustrant un substrat en réseau de transistors en couche mince de l'art connexe, et la figure 2 est un schéma en coupe transversale du substrat en réseau de transistors en couche mince représenté sur la figure 1 le long d'une ligne IûI'. Le substrat en réseau de transistors en couche mince représenté sur les figures 1 et 2 comporte une ligne de grille 2 et une ligne de données 4, qui sont formées sur un substrat inférieur 42 afin qu'elles se croisent entre elles, un film 44 isolant de grille placé entre ces dernières, un transistor en couche mince 6 (ciûaprès, dénommé "TFT") est raccordé à la ligne de grille 2 et à la ligne de données 4, et une électrode 18 de pixel est raccordée au TFT 6 dans une cellule de pixel définie par la l0 ligne de grille 2 et la ligne de données 4. Et le substrat en réseau de TFT comporte un condensateur de stockage 20 chevauchant une partie de l'électrode de pixel 18 et la ligne de grille 2 d'étage précédent, qui est la ligne de grille d'une cellule de pixel adjacente. Le TFT 6 comporte une électrode 8 de grille raccordée à la ligne de grille 2, 15 une électrode source 10 raccordée à la ligne de données 4, une électrode drain 12 raccordée à l'électrode 18 de pixel et une couche active 14 qui chevauche l'électrode 8 de grille et forme un canal entre l'électrode source 10 et l'électrode drain 12. La couche active 14 est chevauchée par la ligne de données 4, l'électrode source 10 et l'électrode drain 12. Des couches de contact ohmiques 48 sont formées entre la 20 couche active 14 et chacune parmi la ligne de données 4 et l'électrode source 10 afin de former des contacts ohmiques entre la couche active 14 et chacune parmi la ligne de données 4 et l'électrode source 10. Le TFT 6 commute un signal de tension de pixel provenant de la ligne de données 4 vers l'électrode de pixel 18 en réponse à un signal de grille délivré à la ligne de grille 2. 25 L'électrode 18 de pixel est raccordée à l'électrode drain 12 du TFT 6 au travers d'un trou de contact 16 qui pénètre le film de passivation 50. L'électrode 18 de pixel génère une différence de potentiel avec l'électrode commune formée sur le substrat en réseau de filtres chromatiques (non représenté) avec la tension de pixel. La différence de potentiel amène des molécules de cristaux liquides placés entre le substrat 30 en réseau de TFT et le substrat en réseau de filtres chromatiques à effectuer une rotation par anisotropie diélectrique, et transmet la lumière provenant d'une source de lumière au travers de l'électrode de pixel et du substrat en réseau de filtres chromatiques. Le condensateur de stockage 20 est formé par l'électrode 18 de pixel chevau-35 chant la ligne de grille 2 d'étage précédent. Un film 44 d'isolation de grille et un film de passivation 50 sont placés entre la ligne de grille 2 et l'électrode 18 de pixel. Le condensateur de stockage 20 maintient la tension de pixel sur l'électrode 18 de pixel jusqu'à ce que la tension de pixel suivante soit appliquée. R \Brevets\25400\25445-060608-tradTXT doc -9 juin 2006 - 2122 Les figures 3A à 3D sont des schémas en coupe transversale illustrant un procédé de fabrication du substrat en réseau de transistors en couche mince représenté sur la figure 2. Tout d'abord, une couche métallique de grille est modelée grâce à un processus photolitographique et un processus d'attaque chimique après forma- tion de la couche métallique de grille sur un substrat inférieur 42 grâce à un procédé de dépôt, tel qu'une pulvérisation, afin de former un motif de grille ayant la ligne de grille 2 et l'électrode 8 de grille, tel que représenté sur la figure 3A. Un film 44 d'isolation de grille est formé grâce à un procédé de dépôt, tel qu'un dépôt chimique en phase vapeur assisté par plasma (PECVD) sur le substrat inférieur où le motif de grille est formé. Une couche de silicium amorphe, une couche de silicium amorphe n+ et une couche métallique source/drain sont formées en séquence sur le substrat inférieur 42 où le film 44 d'isolation de grille est formé. Un motif semiûconducteur 45, comportant la couche de contact ohmique 48 et la couche active 14, et un motif 4/10/12 source/drain, comportant la ligne de données 4, l'électrode source 10, l'électrode drain 12, sont formés sur le motif semiûconducteur 45 au travers d'un processus photolitographique à l'aide d'un masque diffractif et un processus d'attaque chimique, tel que représenté sur la figure 3B. D'un autre côté, le motif semiûconducteur 45 peut être formé séparément à partir du motif source/drain par utilisation d'un processus de masquage séparé.
Un film de passivation 50 est formé sur la surface du substrat inférieur 42, comportant le motif semiûconducteur 45 et le motif 4/10/12 source/drain, grâce à un procédé de dépôt, tel que le PECVD. Le film de passivation 50 est ensuite modelé grâce à un processus photolitographique et d'attaque chimique après formation du film de passivation 50, formant ainsi un trou de contact 16, tel que représenté sur la figure 3C. Le trou de contact 16 est formé afin de pénétrer le film de passivation 50 afin d'exposer l'électrode drain 12. Un matériau d'électrode transparent est formé auûdessus de la surface entière du film de passivation 50 grâce à un procédé de dépôt, tel qu'une pulvérisation. Le matériau d'électrode transparent est ensuite modelé grâce à un processus photolito- graphique et d'attaque chimique afin de former l'électrode 18 de pixel, tel que représenté sur la figure 3D. L'électrode 18 de pixel est raccordée électriquement à l'électrode drain 12 au travers du trou de contact 16. En outre, l'électrode 18 de pixel est formée afin de chevaucher la ligne de grille 2 d'étage précédent, le film 44 d'isolation de grille et le film de passivation 50 étant disposés entre ces dernières, formant ainsi un condensateur de stockage 20. La figure 4 est un schéma de forme d'onde représentant une chute de tension conformément aux emplacements d'une tension commune et de tensions délivrées au panneau d'affichage à cristaux liquides. Dans le substrat en réseau de TFT, tel que R. \Brevets\ 25400\25445-060608-tradTXT doc - 9 juin 2006 - 3/22 représenté sur la figure 4, une tension de grille Vg supérieure à une tension seuil est délivrée à l'électrode 8 de grille du TFT 6 et une tension de données Vd est délivrée à l'électrode source 10. En outre, une tension commune en CC Vcom est appliquée sur l'électrode commune qui est placée sur le substrat en réseau de filtres chromatiques dans un panneau d'affichage à cristaux liquides en mode TN (nématique en hélice) ou sur le substrat en réseau de TFT en mode 1PS dans le panneau d'affichage à cristaux liquides. Par conséquent, un canal est formé entre l'électrode source 10 et l'électrode drain 12 du TFT6 et la tension de données Vd est chargée dans le condensateur de stockage 20 au travers de l'électrode source 10 et de l'électrode drain 12 du 1 o TFT. La valeur de la tension commune Vcom délivrée à l'électrode commune est diminuée conformément à l'augmentation de la résistance de ligne à mesure que la distance entre chaque cellule de pixel et le dispositif d'alimentation en tension commune s'accroît. Ainsi, une différence de tension (d) est générée entre une valeur 15 de tension commune effective (A) appliquée sur la cellule de pixel proche du dispositif d'alimentation en tension commune et une valeur de tension commune effective (B) appliquée sur la cellule de pixel à un endroit distant du dispositif d'alimentation en tension commune. Par exemple, la tension commune Vcom dans le panneau d'affichage à cristaux liquides du mode TN est délivrée à l'électrode commune 20 formée auùdessus de la surface entière du substrat en réseau de filtre chromatique depuis des conducteurs au niveau d'une partie externe du panneau d'affichage à cristaux liquides de telle manière que la valeur de tension commune effective devienne plus petite à mesure que l'on progresse vers le centre du panneau d'affichage à cristaux liquides depuis la partie externe du panneau d'affichage à cristaux 25 liquides. Etant donné la non uniformité de la tension commune, une différence d'image pour chaque emplacement peut être générée dans le panneau 160 d'affichage à cristaux liquides, ce qui peut créer une image résiduelle et/ou un scintillement. Par conséquent, la présente invention est destinée à un panneau d'affichage à cristaux liquides et son procédé de fabrication qui pare sensiblement un ou plusieurs 30 des problèmes posés par les limitations et inconvénients de l'art connexe. Un objet de la présente invention consiste à fournir un panneau d'affichage à cristaux liquides et son procédé de fabrication destiné à améliorer une qualité d'image en minimisant une image résiduelle. Un objet de la présente invention consiste à fournir un panneau d'affichage à 35 cristaux liquides et son procédé de fabrication destiné à améliorer une qualité d'image en minimisant un scintillement. Afin d'obtenir ces avantages et d'autres et conformément au but de la présente invention, tel que réalisé et largement décrit, un panneau d'affichage à cristaux liqui- R./Brevets\25400\25445-060608-tradTXT doc -9juin 2006 - 4/22 2895528 s des où des cellules de pixels définies par des lignes de grille et des lignes de données qui sont placées afin de se croiser entre elles sont agencées en une matrice, dans lequel chacune des cellules de pixel comporte un transistor en couche mince placé au niveau d'un croisement de la ligne de grille et de la ligne de données, une électrode 5 de pixel raccordée au transistor en couche mince et une saillie qui chevauche une électrode de grille du transistor en couche mince afin de former un condensateur parasite avec l'électrode de grille et est raccordée à l'électrode de pixel, dans lequel chaque saillie dans les cellules de pixel du panneau d'affichage à cristaux liquides a une zone déterminée conformément à un emplacement de la cellule de pixel dans le panneau d'affichage à cristaux liquides. Selon un mode de réalisation, chacune des saillies devient différente en termes d'aire à mesure que les cellules de pixels P progressent depuis une cellule de pixel placée au niveau du centre parmi les cellules de pixels qui sont raccordées à une ligne de grille Selon un autre mode de réalisation, chacune des saillies devient plus petite en termes d'aire à mesure que les cellules de pixels P progressent vers la gauche et vers la droite depuis la cellule de pixel placée au niveau du centre parmi les cellules de pixels qui sont raccordées à une ligne de grille. Selon un autre mode de réalisation, la saillie est formée du même matériau que 20 l'électrode de pixel. Selon un autre mode de réalisation, une taille du condensateur parasite Cgs formé par la saillie et l'électrode de grille est différente conformément à l'emplacement de la cellule de pixel. Selon un autre mode de réalisation, une taille du condensateur parasite Cgs 25 formé par la saillie et l'électrode de grille devient plus petite à mesure que les cellules de pixels P progressent vers la gauche et la droite depuis la cellule de pixel placée au niveau du centre parmi les cellules de pixels, qui sont raccordées à une ligne de grille. Selon un autre mode de réalisation, le transistor en couche mince (106) 30 comporte : une électrode de grille ; un motif semiûconducteur qui chevauche l'électrode de grille, avec un film d'isolation de grille entre ces derniers ; une électrode source qui est placée sur le motif semiûconducteur et s'étend depuis la ligne de données ; et une électrode drain qui fait face à l'électrode source et est en contact avec l'électrode de pixel au travers d'un trou de contact qui pénètre un film de passi- 35 vation. Selon un autre mode de réalisation, la saillie chevauche partiellement l'électrode de grille avec le film d'isolation de grille et le film de passivation entre ces dernières. R\Brevets\25400\25445-060608-tradTXT doc - 9 juin 2006 - 5/22 Selon un mode de réalisation, la saillie est formée d'oxyde d'indium étain (ITO). Selon un autre mode de réalisation, la saillie est formée d'oxyde d'étain (TO). Selon un autre mode de réalisation, la saillie est formée d'oxyde d'indium zinc (IZO).
Dans un autre aspect, un procédé de fabrication d'un panneau d'affichage à cristaux liquides ayant l'étape consistant à former une pluralité de cellules de pixels qui sont agencées en une matrice, dans lequel une formation de chacune des cellules de pixels comporte une formation d'un motif de grille, comportant une ligne de grille et une électrode de grille en contact avec la ligne de grille sur un substrat, former un motif semiùconducteur qui chevauche la ligne de grille avec un film d'isolation de grille entre ces derniers, une ligne de données qui croise la ligne de grille, une électrode source placée sur le motif semiùconducteur, et une électrode drain qui fait face à l'électrode source, former un film de passivation ayant un trou de contact qui expose l'électrode drain ; et former une électrode de pixel qui soit en contact avec l'électrode drain au travers du trou de contact, et une saillie auùdessus de la ligne de grille avec le film d'isolation de grille et le film de passivation entre ces derniers afin de former un condensateur parasite et qui soit raccordé à l'électrode de pixel. De préférence, chaque saillie dans les cellules de pixels P du panneau d'affichage à cristaux liquides a une aire déterminée conformément à un emplacement des cellules de pixels dans le panneau d'affichage à cristaux liquides. Selon un mode de réalisation, chacune des saillies devient différente en termes d'aire dans les cellules de pixels P à mesure que les cellules de pixels progressent vers la gauche et vers la droite depuis la cellule de pixel placée au niveau du centre parmi les cellules de pixels qui sont raccordées à une ligne de grille.
Selon un autre mode de réalisation, chacune des saillies devient plus petite en termes d'aire dans les cellules de pixels P à mesure que les cellules de pixels progressent vers la gauche et vers la droite depuis la cellule de pixel placée au niveau du centre parmi les cellules de pixels qui sont raccordées à une ligne de grille. Selon un autre mode de réalisation, une taille du condensateur parasite Cgs formé par la saillie et l'électrode de grille est différente conformément à l'emplace- ment de la cellule de pixel P. Selon un autre mode de réalisation, une taille du condensateur parasite Cgs formé par la saillie et l'électrode de grille devient plus petite dans les cellules de pixels P à mesure que les cellules de pixels progressent vers la gauche et vers la droite depuis la cellule de pixel placée au niveau du centre parmi les cellules de pixels, qui sont raccordées à une ligne de grille. R \Brevets\25400\25445-060608-tradTXT doc - 9 juin 2006 - 6/22 Selon un autre mode de réalisation, la saillie chevauche partiellement l'électrode de grille avec le film d'isolation de grille et le film de passivation entre ces dernières. Selon un mode de réalisation, la saillie est formée d'oxyde d'indium étain 5 (ITO). Selon un autre mode de réalisation, la saillie est formée d'oxyde d'étain (TO). Selon un autre mode de réalisation, la saillie est formée d'oxyde d'indium zinc (IZO). Dans un autre aspect, un panneau d'affichage à cristaux liquides où des cellules de pixels définies par des lignes de grille et des lignes de données qui sont placées 10 afin de se croiser entre elles sont agencées en une matrice, dans laquelle chacune des cellules de pixels comporte un transistor en couche mince placé au niveau d'un croisement de la ligne de grille et de la ligne de données, un transistor en couche mince ayant une électrode de grille, une électrode drain et une électrode source, une électrode de pixel raccordée au transistor en couche mince, et une saillie depuis 15 l'électrode de pixel formant un condensateur parasite avec l'électrode de grille et positionné directement entre le transistor en couche mince et une électrode de pixel d'étage précédent. De préférence, une taille du condensateur parasite Cgs formé par la saillie et l'électrode de grille est différente conformément à l'emplacement des cellules de 20 pixels P. Selon un autre mode de réalisation, une taille du condensateur parasite Cgs formé par la saillie et l'électrode de grille devient plus petite dans les cellules de pixels P à mesure que les cellules de pixels progressent vers la gauche et vers la droite depuis la cellule de pixel placée au niveau du centre parmi les cellules de 25 pixels, qui sont raccordées à une ligne de grille. De préférence, une taille du condensateur parasite Cgs est ajustée en changeant une aire de la saillie auûdessus de la ligne de grille. Selon un mode de réalisation, une aire de la saillie est changée en augmentant une longueur de la saillie auûdessus de la ligne de grille. 30 Ceci pour comprendre qu'à la fois la description générale précédente et la description détaillée suivante sont exemplaires et explicatives et sont destinées à fournir une explication supplémentaire de l'invention telle que revendiquée. Les dessins annexés, qui sont inclus afin de fournir une compréhension supplémentaire de l'invention sont incorporés dans et constituent une partie de ce 35 mémoire descriptif, illustrent des modes de réalisation de l'invention et conjointe-ment avec la description, servent à expliquer les principes de l'invention. Dans le dessin : R \Brevets`.25400\25445-060608-tradTXT doc - 9 juin 2006 - 7/22 la figure 1 est une vue en plan illustrant une partie d'un substrat en réseau de transistors en couche mince d'un panneau d'affichage à cristaux liquides de l'art connexe ; la figure 2 est un schéma en coupe transversale ilIustra.nt le substrat en réseau de transistors en couche mince représenté sur la figure 1 le long d'une ligne IûI' ; les figures 3A à 3D sont des schémas en coupe transversale illustrant un procédé de fabrication du substrat en réseau de transistors en couche mince représenté sur la figure 2 ; la figure 4 est un schéma de forme d'onde représentant une chute de tension 10 conformément aux emplacements d'une tension commune et de tensions délivrées au panneau d'affichage à cristaux liquides ; la figure 5 est un schéma de principe représentant un dispositif d'affichage à cristaux liquides selon un mode de réalisation de la présente invention ; la figure 6 est une vue en plan représentant un substrat en réseau de transistor 15 en couche mince correspondant à une cellule de pixel de la figure 5 ; la figure 7 est un schéma en coupe transversale illustrant le substrat en réseau de transistors en couche mince représenté sur la figure 6 le long des lignes IIûII' et IIIûIII' ; la figure 8 est un schéma représentant une zone d'une saillie conformément à 20 un emplacement d'une cellule de pixel ; la figure 9 est un ensemble de données expérimentales représentant un changement d'une tension commune optimale conformément à un emplacement d'une cellule de pixel ; la figure 10 est un schéma représentant une caractéristique de chaque emplacernent d'une tension commune qui est optimisée grâce à la saillie selon un mode de réalisation de la présente invention ; et les figures 11A à 11D sont des schémas en coupe transversale illustrant un procédé de fabrication du substrat en réseau de transistors en couche mince représenté sur la figure 7. 30 Il va maintenant être fait référence en détail aux modes de réalisation de la présente invention, dont des exemples sont illustrés sur les dessins annexés. La figure 5 est un schéma de principe représentant un dispositif d'affichage à cristaux liquides selon un mode de réalisation de la présente invention. Tel que représenté sur la figure 5, un dispositif d'affichage à cristaux liquides comporte un 35 panneau d'affichage à cristaux liquides avec un nombre m de lignes de données Dl à Dm et un nombre n de lignes de grille G1 à Gn agencées en une matrice ; un dispositif de pilotage 162 de données destiné à délivrer une tension de données aux lignes de données Dl à Dm du panneau 160 d'affichage à cristaux liquides, un dispositif de R \13revets\25400\25445-060608-tradTXT doc - 9juin 2006 - 8/22 pilotage 164 de grille destiné à délivrer une tension de grille aux lignes de grille Gl à Gn, et un dispositif de commande de synchronisation 168 destiné à commander le dispositif de pilotage 162 de données et le dispositif de pilotage 164 de grille. Le dispositif de pilotage 162 de données convertit des données vidéo numériques en tensions de données vidéo analogiques et délivre les tensions de données vidéo analogiques aux lignes de données Dl à Dm en réponse à un signal de commande provenant du dispositif de commande de synchronisation 168. Le dispositif de pilotage 164 de grille délivre séquentiellement une tension de grille Vgh, qui est synchronisée avec les tensions de données vidéo analogiques, aux lignes de grille Gl à Gn afin de sélectionner une ligne horizontale du panneau 160 d'affichage à cristaux liquides auquel sont délivrées les tensions de données vidéo analogiques en réponse au signal de commande provenant du dispositif de commande de synchronisation 168. Le dispositif de commande de synchronisation 168 génère des signaux de commande destinés à commander le dispositif de pilotage 164 de grille, le dispositif de pilotage 162 de données grâce à l'utilisation d'un signal de synchronisation verti-cal/horizontal et d'un signal d'horloge. Le panneau 160 d'affichage à cristaux liquides comporte un substrat en réseau de transistors en couche mince et un substrat en réseau de filtres chromatiques qui se font face mutuellement, un cristal liquide étant placé entre ces derniers. Chaque cellule de pixel (P) du panneau 160 d'affichage à cristaux liquides comporte une cellule Clc de cristaux liquides ; un TFT 106 formé au niveau du croisement d'une des lignes de données Dl à Dm et une des lignes de grille G1 à Gn ; et un condensateur de stockage Cst destiné à stocker une tension délivrée à la cellule Clc de cristaux liquides.
La figure 6 est une vue en plan représentant un substrat en réseau de transistors en couche mince correspondant à une cellule de pixel de la figure 5, et la figure 7 est un schéma en coupe transversale illustrant le substrat en réseau de transistors en couche mince sur la figure 6 le long des lignes IIùII' et IIIùIII'. Pour la clarté de l'explication, uniquement une cellule de pixel, qui peut réaliser une couleur parmi les couleurs rouge, verte est représentée et décrite sur les figures 6 et 7. Le substrat en réseau de transistors en couche mince représenté sur les figures 6 et 7 comporte une ligne de grille 102 et une ligne de données 104 qui sont formées sur le substrat inférieur 142 avec un film 144 d'isolation de grille entre ces derniers ; un TFT 106 formé au niveau du croisement de la ligne de grille 102 et de la ligne de données 104, une électrode de pixel dans la cellule de pixel définie par la ligne de grille 102 et la ligne de données 104 ; un condensateur de stockage 120 formé par une partie de l'électrode 118 de pixel chevauchant la ligne de grille 102 d'étage précédent, qui est la ligne de grille d'une cellule de pixel adjacente ; et une saillie 135 depuis l'électrode 118 de R-\Brevets\25400\25445-060608-tradTXT.doc - 9 juin 2006 - 9/22 pixel formant un condensateur parasite avec l'électrode 108 de grille du TFT 106 et positionnée directement entre le TFT 106 et une électrode 118 de pixel d'étage précédent, qui est l'électrode de pixel d'une cellule de pixel adjacente. Le TFT 106 comporte une électrode 108 de grille raccordée à la ligne de grille 102 ; une électrode de source 110 raccordée à la ligne de données 104 ; une électrode drain 112 raccordée à l'électrode 118 de pixel ; et une couche active 114 chevauchant l'électrode 108 de grille et formant un canal entre l'électrode source 110 et l'électrode drain 112. La couche active 114 est chevauchée par la ligne de données 104, l'électrode source 110 et l'électrode drain 112. Le canal de la couche active 114 est entre l'électrode source 110 et l'électrode drain 112. Des couches de contact ohmiques 148 sont formées entre la couche active 114 et chacune parmi la ligne de données 4 et l'électrode source 110 afin de former des contacts ohmiques entre la couche active 114 et chacune parmi la ligne de données 104 et l'électrode source 110. Ici, le canal entre l'électrode source 110 et l'électrode drain 112 est formé en un U améliorant ainsi une mobilité du courant. L'électrode 108 de grille du TFT 106 peut s'étendre depuis la ligne de grille 102 dans une direction perpendiculaire à la ligne de grille 102. En variante, l'électrode 108 de grille peut s'étendre dans une direction parallèle à la ligne de grille 102, tel que représenté sur la figure 6. Dans une autre variante, la ligne de grille 102 elleùmême peut être l'électrode 108 de grille. Le TFT 106commute un signal de tension de pixel provenant de la ligne de données 104 vers l'électrode 118 de pixel en réponse à un signal de grille délivré à la ligne de grille 102. L'électrode 118 de pixel est raccordée à l'électrode drain 112 du TFT 106 au travers d'un trou de contact 116 qui pénètre le film de passivation 150. L'électrode 118 de pixel génère une différence de potentiel avec l'électrode commune formée sur le substrat en réseau de filtres chromatiques (non représenté) avec la tension de pixel. La différence de potentiel amène des molécules de cristaux liquides placés entre le substrat en réseau de TFT et le substrat en réseau de filtres chromatiques à effectuer une rotation par anisotropie diélectrique, et transmet la lumière depuis une source de lumière au travers de l'électrode de pixel et du substrat en réseau de filtres chromatiques. Le condensateur de stockage 120 est formé par l'électrode 118 de pixel chevauchant la ligne de grille 102 d'étage précédent. Un film 144 d'isolation de grille et un film de passivation 150 sont placés entre la ligne de grille 12 et l'électrode 118 de pixel. Le condensateur de stockage 120 maintient la tension de pixel sur I'électrode 118 de pixel jusqu'à ce que la tension de pixel suivante soit appliquée. La figure 8 est un schéma représentant une zone d'une saillie conformément à un emplacement d'une cellule de pixel. Tel que représenté sur la figure 8, la saillie R.yBrevets\25400A25445-060608-trad7XT dot - 9 juin 2006 - 1022 135 est formée dans chaque cellule de pixel de telle manière que l'aire de la saillie 135 diminue dans des cellules de pixels à mesure que la distance entre les cellules de pixels et le centre d'un nombre m de cellules de pixels raccordées à la même ligne de grille 102 s'accroît. La saillie 135 chevauche l'électrode 108 de grille du TFT 106 afin de former un condensateur parasite afin de compenser la déviation d'une tension commune Vcom délivrée au panneau d'affichage à cristaux liquides. En se référant à la figure 4 de l'art connexe, une tension de données Vd et une tension de grille Vg sont délivrées aux cellules de pixels P tandis qu'une tension commune en CC Vcom est délivrée à une électrode commune (non représentée) soit sur le substrat en réseau de filtres chromatiques d'un panneau d'affichage à cristaux liquides en mode TN soit le substrat en réseau de TFT d'un panneau d'affichage à cristaux liquides en mode IPS. Cependant, une valeur de tension commune Vcom délivrée à l'électrode commune change en fonction de I'emplacement dans le panneau 160 d'affichage à cristaux liquides du fait d'une résistance de ligne de la ligne de grille 102. La résistance de ligne de la ligne de grille 102 pour une cellule de pixel augmente à mesure que la distance d'une cellule de pixel jusqu'à un dispositif d'alimentation en tension commune s'accroît. En conséquence, une valeur de tension commune Vcom délivrée à un emplacement le long de l'électrode commune devient également différente.
La figure 9 est un ensemble de données expérimentales représentant un changement d'une tension commune optimale conformément à un emplacement d'une cellule de pixel. En se référant aux données expérimentales de la figure 9, la plus grande tension Vcom se produit au centre du panneau d'affichage à cristaux liquides où on s'attend à ce qu'apparaisse la résistance la plus grande. Cependant, la tension commune Vcom délivrée à chacune des cellules de pixels P est un courant continu CC et ne peut être commandée de manière globale. Par conséquent, des modes de réalisation de la présente invention proposent un procédé d'alimentation en tension commune avec une valeur uniforme pour chaque cellule de pixel en commandant une valeur de capacitance parasite dans chacune des cellules de pixels conformément à la proportion selon laquelle la tension commune Vcom délivrée depuis un dispositif d'alimentation en tension commune est affectée par la résistance de ligne. Généralement, la valeur de tension commune Vcom a une caractéristique qui la rend proportionnelle à une tension de passage AVp. Grâce à l'utilisation d'une telle caractéristique, des modes de réalisation de la présente invention réduisent la déviation entre les tensions communes Vcom délivrées à chacune des cellules de pixels en formant une grande valeur AVp dans une zone du panneau d'affichage à cristaux liquides où la tension commune doit être grande tel que démontré par les données R '.Brevets\25400\25445-060608-tradTXT. doc -9juin 2006 - 11/22 expérimentales, telles que représentées sur la figure 9. C'estùàùdire, la valeur AVp dans une pluralité de cellules de pixels P raccordées à la même ligne de grille 102 est établie afin d'être inférieure dans les cellules de pixels P lors d'une progression des cellules de pixels P depuis la cellule de pixel placée au centre du panneau d'affichage à cristaux liquides vers des cellules de pixels P placées sur les bords gauche et droit du panneau d'affichage à cristaux liquides, compensant ainsi la déviation de la tension commune Vcom selon un emplacement sur le panneau d'affichage à cristaux liquides. La saillie 135 dans les modes de réalisation de la présente invention est prévue afin de compenser la déviation de la tension commune Vcom en commandant la valeur AVp. Généralement, la valeur AVp est définie par la formule mathématique 1 suivante. [Formule mathématique 1] AVp = (Cgs/(Cgs+Clc+Cst))AVg Ici, Cgs est un condensateur parasite formé entre l'électrode de grille et l'électrode drain du TFT ou l'électrode de grille et l'électrode source, AVg est une tension de différence d'une tension de grille élevée Vgh et une tension de grille base Vgl, Clc est une capacité du condensateur de stockage 120, et Clc est une capacitance du cristal liquide.
La figure 10 est un schéma représentant une caractéristique pour chaque emplacement d'une tension commune qui est optimisée par la saillie selon un mode de réalisation de la présente invention. Comme permet de le déduire la formule mathématique 1, AVp est proportionnel à la valeur Cgs. Des modes de réalisation de la présente invention établissent la taille de la valeur Cgs d'un emplacement en fonction de la courbe de la figure 9, de telle manière qu'une tension commune uni-forme soit délivrée quel que soit l'emplacement d'une cellule de pixel, tel que représenté sur la figure 10. En se référant à la figure 7, le Cgs dans des modes de réalisation de la présente invention comportent un premier Cgs (Cgs 1) entre les électrodes source 110 et drain 112 et l'électrode 108 de grille, et un second Cgs (Cgs 2) entre la saillie 135 et l'électrode 108 de grille. Ainsi, des modes de réalisation de la présente invention incluent en outre le second Cgs (Cgs 2) entre la saillie 135 et l'électrode 108 de grille en comparaison de l'art connexe. Le second Cgs (Cgs 2) est commandé en commandant la taille de la saillie 135 dans chaque emplacement de cellule de pixel de telle manière que la valeur AVp peut être commandée pour chaque emplacement. En d'autres termes, la saillie 135, conjointement avec la ligne de grille 102 du TFT 106 forme le condensateur parasite, et la valeur du condensateur parasite peut être commandée en commandant l'aire de la saillie 135. R \Brevets\25400\25445-060608-tradTXT doc - 9 juin 2006 - 12/22 Tel que représenté sur la figure 8, l'aire de la saillie dans chacune des cellules de pixels P est établie afin d'être plus petite à mesure que les cellules de pixels P s'éloignent de la cellule de pixel P centrale du panneau d'affichage à cristaux liquides ou afin d'être plus grande à mesure que les cellules de pixels P se rapprochent du centre du panneau d'affichage à cristaux liquides depuis la partie externe du panneau d'affichage à cristaux liquides, compensant ainsi la déviation de la tension commune. Le Cgs et AVp dans la cellule de pixel peuvent être représentés par les formules mathématiques suivantes 2 et 3 : [Formule mathématique 2] Cgs(l) < ... < Cgs{(1/2)mù1 } < Cgs{(1/2)m} > Cgs{(1/2)m+l } > ... > Cgs(m) (1 à m représentent le nombre des cellules de pixels qui sont raccordées en commun à la ligne de grille) [Formule mathématique 3] AVp(1) < ... < AVp{(1/2)mù1 } < AVp{(1/2)m} > AVp{(1/2)m+l } > ... > 15 AVp(m) (1 à m représentent le nombre des cellules de pixels qui sont raccordées en commun à la ligne de grille) Le panneau d'affichage à cristaux liquides selon les modes de réalisation de la présente invention établit la valeur du condensateur parasite (Cgs 2) entre l'électrode 20 de grille 108 et la saillie 35 afin qu'elle soit plus petite dans les cellules de pixels P à mesure que les cellules de pixels P progressent vers la gauche et vers la droite depuis la cellule de pixel P centrale parmi les cellules de pixels P raccordées à la même ligne de grille, ou établit la valeur du condensateur parasite (Cgs 2) entre l'électrode 108 de grille et la saillie 135 afin qu'elle soit plus grande pour les cellules de pixels P 25 à mesure que les cellules de pixels P progressent vers la cellule de pixel P placée au centre depuis le bord gauche et depuis le bord droit. Par conséquent, les valeurs Cgs à l'intérieur de la cellule de pixel P ont la même relation que dans la formule mathématique 2, et les valeurs AVp ont la même relation que dans la formule mathématique 3, réduisant ainsi la déviation de la tension commune Vcom conformément à 30 l'emplacement des cellules de pixels P dans le panneau d'affichage à cristaux liquides. En conséquence, il est possible d'empêcher une image résiduelle et/ou un scintillement provoqués par la déviation de la tension commune Vcom. Même si la saillie 135 a une aire plus petite dans les cellules de pixels P à mesure que les cellules P progressent vers le centre à la fois depuis la gauche et la 35 droite parmi un nombre m de pixels, l'aire peut être ajustée dans une direction longitudinale. C'estùà--dire, la longueur de la saillie 135 peut être étendue ou raccourcie afin de commander l'aire tandis qu'une largeur de ligne de cette dernière reste intacte. En d'autres termes, la saillie 135 peut être soit étendue de manière supplémentaire R:\13revets\25400125445-060608-IradTXT. doc - 9 juin 2006 -I3/22 auùdessus de la ligne de grille 102 soit s'étendre de moindre manière auùdessus de la ligne de grille 102. Les figures 11A à 11D sont des schémas en coupe transversale illustrant un procédé de fabrication du substrat en réseau de transistors en couche mince repré- senté sur la figure 7. Tel que représenté sur la figure 11A, un motif de grille, comportant une électrode 108 de grille, la ligne de grille 102, est formée sur le substrat inférieur. Plus précisément, une couche métallique de grille est formée sur le substrat inférieur 142 grâce à un procédé de dépôt, tel qu'une pulvérisation. Ultérieurement, la couche métallique de grille est modelée grâce à un processus photolitogra- phique à l'aide d'un masque et d'un processus d'attaque chimique, formant ainsi le motif de grille, comportant la ligne de grille 102 et l'électrode 108 de grille. Le métal de grille peut être une structure simple ou double couche. En outre, le métal de grille peut être un parmi du chrome Cr, du molybdène Mo, et un métal du groupe aluminium et des combinaisons de ces derniers.
Tel que représenté sur la figure la figure 11B, le film 144 d'isolation de grille, la couche active 114, la couche de contact ohmique 148 et le motif de source/drain sont formés séquentiellement auùdessus du substrat inférieur 142 où les motifs de grille sont formés. Le film 144 d'isolation de grille, une couche de silicium amorphe, une couche de silicium amorphe n+ et une couche métallique source/drain sont formés séquentiellement grâce à un procédé de dépôt, tel que le PECVD ou une pulvérisation, sur le substrat inférieur 142 où le motif de grille est formé. Un motif de réserve photosensible est ensuite formé sur la couche métallique source/drain grâce à un processus photolitographique à l'aide d'un masque. Dans ce cas, le masque est un masque d'exposition diffractif ayant une partie d'exposition diffractive dans la partie de canal du transistor en couche mince, ainsi, un motif de réserve photosensible de la partie de canal est établi afin d'avoir une hauteur inférieure à la partie de motif source/drain. Ultérieurement, la couche métallique source/drain est modelée grâce à un processus d'attaque chimique humide à l'aide du motif de réserve photosensible, formant ainsi le motif source/drain comprenant la Iigne de données 104, l'électrode source 110, l'électrode drain 112 intégrée à l'électrode source 110, et une électrode inférieure de stockage 122. Ensuite, la couche de silicium amorphe n+ et la couche de silicium amorphe sont modelées simultanément grâce à un processus d'attaque chimique sèche en utilisant le même motif de réserve photosensible, formant ainsi la couche de contact ohmique 148 et la couche active 114. La couche de contact ohmique 148 et le motif source/drain de la partie de canal sont ensuite attaqués chimiquement grâce au processus d'attaque chimique sèche après élimination du motif de réserve photosensible qui a une hauteur relativement basse dans la partie de canal grâce à un processus d'incinération. Ultérieurement, le R VBrevets\25400A25445-060606-IradTXT doc - 9 juin 2006 - 14/22 motif de réserve photosensible restant sur la partie de motif source/drain est éliminé grâce à un processus de décapage. Un matériau d'isolation inorganique, tel qu'un oxyde de silicium SiOx ou un nitrure de silicium SiNx est utilisé en tant que le matériau du film 144 d'isolation de grille. L'un parmi du molybdène Mo, du titane Ti, du tantale Ta, un alliage de molybdène Mo, du cuivre Cu et un métal du groupe aluminium est utilisé en tant que le métal source/drain. Tel que représenté sur la figure 11C, le film de passivation 150 est formé grâce à un procédé de dépôt, tel que le PECVD, sur la surface entière du film 144 d'isolation de grille où le motif source/drain est formé. Ensuite, le film de passivation 150 est modelé grâce un processus photolitographique à l'aide d'un masque et d'un processus d'attaque chimique, formant ainsi un trou de contact 116 qui expose l'électrode drain 112. Un matériau d'isolation inorganique comme le film 94 d'isolation de grille ou un matériau d'isolation organique à constante diélectrique basse, tel qu'un composé organique d'acrylique, BCB ou PFCB, est utilisé en tant que le matériau du film de passivation 150. Tel que représenté sur la figure 11D, un motif d'électrode transparente est formé sur le film de passivation 50. Plus précisément, un matériau d'électrode transparente est déposé sur la surface entière du film de passivation 150, grâce à un procédé de dépôt, tel qu'une pulvérisation. Ultérieurement, le matériau d'électrode transparente est modelé grâce à un processus photolitographique à l'aide d'un masque et d'un processus d'attaque chimique, formant ainsi le motif d'électrode transparente, y compris l'électrode 118 de pixel et la saillie 135. L'électrode 118 de pixel est raccordée électriquement à l'électrode drain 112 au travers du trou de contact 116 et chevauche la ligne de grille 102 d'étage précédent afin de former un condensateur de stockage 120. De l'oxyde d'indium étain ITO, de l'oxyde d'étain TO ou de l'oxyde d'indium zinc IZO est utilisé en tant que le matériau d'électrode transparente. La saillie 135 est placée afin d'être adjacente au TFT 106 et forme le condensateur parasite avec l'électrode 108 de grille avec le film de passivation 150 et le film 144 d'isolation de grille entre ces derniers.
Tel que décrit ciûdessus, le dispositif d'affichage à cristaux liquides et son procédé de fabrication selon la présente invention forment une saillie qui forme le condensateur parasite avec l'électrode de grille du transistor en couche mince dans une zone adjacente à chacun des transistors en couche mince de chaque cellule de pixel. L'aire de la saillie est formée afin d'avoir une aire plus petite dans des cellules de pixels lors d'une progression des cellules de pixels vers la gauche et vers la droite depuis la cellule de pixel placée au centre parmi les cellules de pixels, qui sont toutes raccordées à la même ligne de grille. Par conséquent, la valeur du condensateur para-site (Cgs 2) entre l'électrode de grille et la saillie est établie afin d'être plus petite à R'Brevets',25400'Q5445-0ô060R-tradTXT doc - 9 juin 2006 - 15/22 mesure que les cellules de pixels progressent vers la gauche et la droite depuis la cellule de pixel placée au centre parmi les cellules de pixels qui sont toutes raccordées à la même ligne de grille, ou plus grandes lors d'une progression des cellules de pixels vers la cellule de pixel centrale depuis les bords gauche et droit du panneau d'affichage à cristaux liquides, commandant ainsi la taille de AVp et Cgs de chaque cellule de pixel. En conséquence, la déviation de la tension commune délivrée conformément à l'emplacement de la cellule de pixel peut être réduite, améliorant ainsi la qualité d'image en empêchant une image résiduelle et/ou un scintillement. Bien que la présente invention ait été expliquée grâce aux modes de réalisation 1 o représentés sur les dessins décrits ciùdessus, l'homme du métier devrait comprendre que l'invention n'est pas limitée aux modes de réalisation, mais plutôt que divers changements ou modifications de cette dernière sont possibles sans s'écarter de l'esprit de l'invention. Par conséquent, la portée de l'invention sera déterminée uniquement par les revendications annexées et leurs équivalents.
15 R Brevets\25400\25445-060608-tradTXT. doc - 9juin 2006 - 16/22

Claims (26)

REVENDICATIONS
1. Panneau (160) d'affichage à cristaux liquides où des cellules de pixels P définies par des lignes de grille (G1 ; Gn ; 104), et des lignes de données (Dl ; Dm ; 102) qui sont placées afin de se croiser entre elles sont agencées en une matrice, dans lequel chacune des cellules de pixels comprend : un transistor en couche mince (106) au niveau d'un croisement de la ligne de grille et de la ligne de données ; une électrode (118) de pixel raccordée au transistor en couche mince ; et une saillie (135) qui chevauche une électrode (108) de grille du transistor en couche mince afin de former un condensateur parasite Cgs avec l'électrode de grille et est raccordée à l'électrode de pixel, dans lequel chaque saillie dans les cellules de pixels du panneau d'affichage à cristaux liquides a une aire déterminée conformément à un emplacement de la cellule 15 de pixel dans le panneau d'affichage à cristaux liquides.
2. Panneau (160) d'affichage à cristaux liquides selon la revendication 1, dans lequel chacune des saillies devient différente en termes d'aire à mesure que les cellules de pixels P progressent depuis une cellule de pixel placée au niveau du 20 centre parmi les cellules de pixels qui sont raccordées à une ligne de grille (G1 ; Gn ; 102).
3. Panneau (160) d'affichage à cristaux liquides selon la revendication 1 ou 2, dans lequel chacune des saillies (135) devient plus petite en termes d'aire à 25 mesure que les cellules de pixels P progressent vers la gauche et vers la droite depuis la cellule de pixel placée au niveau du centre parmi les cellules de pixels qui sont raccordées à une ligne de grille (G1 ; Gn ; 102).
4. Panneau (160) d'affichage à cristaux liquides selon l'une quelconque 30 des revendications 1 à 3, dans lequel la saillie (135) est formée du même matériau que l'électrode (118) de pixel.
5. Panneau (160) d'affichage à cristaux liquides selon l'une quelconque des revendications 1 à.4, dans lequel une taille du condensateur parasite Cgs formé 35 par la saillie (135) et l'électrode (108) de grille est différente conformément à l'emplacement de la cellule de pixel (P). R.\Brevets\25400\25445-060608-tradTXT doc - 9juin 2006 - 17/22
6. Panneau (160) d'affichage à cristaux liquides selon l'une quelconque des revendications 1 à 5, dans lequel une taille du condensateur parasite Cgs formé par la saillie (135) et l'électrode (108) de grille devient plus petite à mesure que les cellules de pixels P progressent vers la gauche et la droite depuis la cellule de pixel placée au niveau du centre parmi les cellules de pixels, qui sont raccordées à une ligne de grille (G1 ; Gn ; 102).
7. Panneau (160) d'affichage à cristaux liquides selon l'une quelconque des revendications 1 à 6, dans lequel le transistor en couche mince (106) comporte : une électrode (108) de grille ; un motif semiûconducteur qui chevauche l'électrode de grille, avec un film (144) d'isolation de grille entre ces derniers ; une électrode source (110) qui est placée sur le motif semiûconducteur et s'étend depuis la ligne de données (Dl ; Dm ;104) ; et une électrode drain (112) qui fait face à l'électrode source et est en contact avec l'électrode (118) de pixel au travers d'un trou de contact (116) qui pénètre un film de passivation (150).
8. Panneau (160) d'affichage à cristaux liquides selon la revendication 7, dans lequel la saillie (135) chevauche partiellement l'électrode (108) de grille avec le film (144) d'isolation de grille et le film de passivation (150) entre ces dernières.
9. Panneau (160) d'affichage à cristaux liquides selon l'une quelconque des revendications 1 à 8, dans lequel la saillie (135) est formée d'oxyde d'indium étain (ITO).
10. Panneau (160) d'affichage à cristaux liquides selon l'une quelconque des revendications 1 à 8, dans lequel la saillie (135) est formée d'oxyde d'étain (TO).
11. Panneau (160) d'affichage à cristaux liquides selon l'une quelconque des revendications 1 à 8, dans lequel la saillie (135) est formée d'oxyde d'indium zinc (IZO).
12. Procédé de fabrication d'un panneau (160) d'affichage à cristaux liqui- des ayant une pluralité de cellules de pixels P qui sont agencées en une matrice, dans laquelle une formation de chacune des cellules de pixels comprend les étapes consistant à : R.\Brevets\25400'25445-060608-tradTXT.doc - 9 juin 2006 - 18/22former un motif de grille comportant une ligne de grille (Gl ; Gn ; 102) et une électrode (108) de grille en contact avec la ligne de grille sur un substrat ; former un motif semiùconducteur qui chevauche la ligne de grille avec un film (144) d'isolation de grille entre ces derniers, une ligne de données (Dl ; Dm ; 104) qui croise la ligne de grille, une électrode source (110) placée sur le motif semiùconducteur, et une électrode drain (112) qui fait face à l'électrode source ; former un film de passivation (150) ayant un trou de contact (116) qui expose l'électrode drain ; et former une électrode de pixel qui soit en contact avec l'électrode drain au travers du trou de contact, et une saillie (135) auùdessus de la ligne de grille avec le film d'isolation de grille et le film de passivation (150) entre ces dernières afin de former un condensateur parasite Cgs et qui soit raccordé à l'électrode de pixel.
13. Procédé de fabrication selon la revendication 12, dans lequel chaque saillie (135) dans les cellules de pixels P du panneau (160) d'affichage à cristaux liquides a une aire déterminée conformément à un emplacement des cellules de pixels dans le panneau d'affichage à cristaux liquides.
14. Procédé de fabrication selon l'une quelconque des revendications 12 ou 13, dans lequel chacune des saillies (135) devient différente en termes d'aire dans les cellules de pixels P à mesure que les cellules de pixels progressent vers la gauche et vers la droite depuis la cellule de pixel placée au niveau du centre parmi les cellules de pixels qui sont raccordées à une ligne de grille (G1 ; Gn ; 102).
15. Procédé de fabrication selon l'une quelconque des revendications 12 à 14, dans lequel chacune des saillies (135) devient plus petite en termes d'aire dans les cellules de pixels P à mesure que les cellules de pixels progressent vers la gauche et vers la droite depuis la cellule de pixel placée au niveau du centre parmi les cellules de pixels qui sont raccordées à une ligne de grille (Gl ; Gn ; 102).
16. Procédé de fabrication selon l'une quelconque des revendications 12 à 15, dans lequel une taille du condensateur parasite Cgs formé par la saillie (135) et l'électrode (108) de grille est différente conformément à l'emplacement de la cellule de pixel P.
17. Procédé de fabrication selon l'une quelconque des revendications 12 à 16, dans lequel une taille du condensateur parasite Cgs formé par la saillie (135) et R.\13revets\25400\25445-060608-tradTXT doc - 9 juin 2006 - 19122l'électrode (108) de grille devient plus petite dans les cellules de pixels P à mesure que les cellules de pixels progressent vers la gauche et vers la droite depuis la cellule de pixel placée au niveau du centre parmi les cellules de pixels, qui sont raccordées à une ligne de grille (G l ; Gn ; 102).
18. Procédé de fabrication selon l'une quelconque des revendications 12 à 17, dans lequel la saillie (135) chevauche partiellement l'électrode (108) de grille avec le film (144) d'isolation de grille et le film de passivation (150) entre ces dernières.
19. Procédé de fabrication selon l'une quelconque des revendications 12 à 18, dans lequel la saillie (135) est formée d'oxyde d'indium étain (ITO).
20. Procédé de fabrication selon l'une quelconque des revendications 12 à 15 18, dans lequel la saillie (135) est formée d'oxyde d'étain (TO).
21. Procédé de fabrication selon l'une quelconque des revendications 12 à 18, dans lequel la saillie (135) est formée d'oxyde d'indium zinc (IZO). 20
22. Panneau (160) d'affichage à cristaux liquides où des cellules de pixels P définies par des lignes de grille (G1 ; Gn ; 102) et des lignes de données (Dl ; Dm ; 104) qui sont placées afin de se croiser entre elles sont agencées en une matrice, dans laquelle chacune des cellules de pixels comprend : un transistor en couche mince (106) placé au niveau d'un croisement de la ligne 25 de grille et de la ligne de données, le transistor en couche mince ayant une électrode (108) de grille, une électrode drain (112) et une électrode source (110) ; une électrode (118) de pixel raccordée au transistor en couche mince ; et une saillie (135) depuis l'électrode de pixel formant un condensateur parasite Cgs avec l'électrode de grille et positionnée directement entre le transistor en couche 30 mince et une électrode de pixel d'étage précédent.
23. Panneau (160) d'affichage à cristaux liquides selon la revendication 22, dans lequel une taille du condensateur parasite Cgs formé par la saillie (135) et l'électrode (108) de grille est différente conformément à l'emplacement des cellules 35 de pixels P.
24. Panneau (160) d'affichage à cristaux liquides selon l'une quelconque des revendications 22 à ou 23, dans lequel une taille du condensateur parasite Cgs R-\Brevets\25400\25445-060608-tradTXT doc - 9juin 2006 -20/22 10 5 15formé par la saillie (135) et l'électrode (108) de grille devient plus petite dans les cellules de pixels P à mesure que les cellules de pixels progressent vers la gauche et vers la droite depuis la cellule de pixel placée au niveau du centre parmi les cellules de pixels, qui sont raccordées à une ligne de grille (Gl ; Gn ; 102).
25. Panneau (160) d'affichage à cristaux liquides selon l'une quelconque des revendications 22 à 24, dans lequel une taille du condensateur parasite Cgs est ajustée en changeant une aire de la saillie (135) auùdessus de la ligne de grille (G1 ; Gn ; 102).
26. Panneau (160) d'affichage à cristaux liquides selon l'une quelconque des revendications 22 à 25, dans lequel une aire de la saillie (135) est changée en augmentant une longueur de la saillie (135) auùdessus de la ligne de grille (G1 ; Gn ; 102). R\Brevets\25400\25445-060608-tradTXT doc - 9 juin 2006 - 21\22
FR0605181A 2005-12-27 2006-06-12 Panneau d'affichage a cristaux liquides et son procede de fabrication Active FR2895528B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050130758A KR101202530B1 (ko) 2005-12-27 2005-12-27 액정표시패널 및 그 제조방법

Publications (2)

Publication Number Publication Date
FR2895528A1 true FR2895528A1 (fr) 2007-06-29
FR2895528B1 FR2895528B1 (fr) 2011-11-18

Family

ID=36694959

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0605181A Active FR2895528B1 (fr) 2005-12-27 2006-06-12 Panneau d'affichage a cristaux liquides et son procede de fabrication

Country Status (8)

Country Link
US (1) US8378354B2 (fr)
JP (1) JP4439494B2 (fr)
KR (1) KR101202530B1 (fr)
CN (1) CN100472305C (fr)
DE (1) DE102006026218B4 (fr)
FR (1) FR2895528B1 (fr)
GB (1) GB2433820B (fr)
TW (1) TWI307170B (fr)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100993416B1 (ko) 2009-01-20 2010-11-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치
KR20110089915A (ko) * 2010-02-02 2011-08-10 삼성전자주식회사 표시 기판, 이의 제조 방법 및 표시 패널
KR20230155614A (ko) 2010-02-26 2023-11-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
KR101391244B1 (ko) 2010-12-20 2014-05-02 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101789236B1 (ko) 2010-12-24 2017-10-24 삼성디스플레이 주식회사 박막 트랜지스터 및 평판 표시 장치
CN102364387B (zh) * 2011-10-12 2013-07-24 深圳市华星光电技术有限公司 液晶显示面板
CN102608816B (zh) * 2012-03-26 2014-07-16 深圳市华星光电技术有限公司 液晶显示面板以及其制造方法
KR102232694B1 (ko) 2014-12-03 2021-03-29 삼성디스플레이 주식회사 유기 발광 표시 패널 및 그 제조 방법
CN106483726B (zh) * 2016-12-21 2023-07-25 昆山龙腾光电股份有限公司 薄膜晶体管阵列基板及制作方法和液晶显示面板
CN109410778B (zh) * 2018-10-31 2021-01-15 武汉天马微电子有限公司 一种显示面板和显示装置
CN112185891B (zh) * 2020-09-28 2023-05-30 成都京东方显示科技有限公司 阵列基板的制造方法、阵列基板及显示面板
CN114815419A (zh) * 2022-03-30 2022-07-29 长沙惠科光电有限公司 像素结构和显示面板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09258169A (ja) 1996-03-26 1997-10-03 Toshiba Corp アクティブマトリクス型液晶表示装置
JP3062090B2 (ja) 1996-07-19 2000-07-10 日本電気株式会社 液晶表示装置
JP2000338523A (ja) * 1999-05-25 2000-12-08 Nec Corp 液晶表示装置
JP3881160B2 (ja) * 2000-06-27 2007-02-14 株式会社アドバンスト・ディスプレイ Ｔｆｔアレイ基板およびこれを用いた液晶表示装置
JP2002303882A (ja) * 2001-04-05 2002-10-18 Matsushita Electric Ind Co Ltd 液晶表示装置
US6897908B2 (en) * 2001-11-23 2005-05-24 Chi Mei Optoelectronics Corporation Liquid crystal display panel having reduced flicker
KR100887997B1 (ko) * 2002-12-26 2009-03-09 엘지디스플레이 주식회사 기생 용량 편차가 최소화된 액정 표시 장치용 박막트랜지스터
JP3972838B2 (ja) * 2003-02-28 2007-09-05 日本ビクター株式会社 反射型液晶表示装置
KR101148563B1 (ko) * 2005-06-30 2012-05-23 엘지디스플레이 주식회사 액정표시장치

Also Published As

Publication number Publication date
FR2895528B1 (fr) 2011-11-18
KR101202530B1 (ko) 2012-11-16
GB2433820B (en) 2010-04-28
CN100472305C (zh) 2009-03-25
GB0611059D0 (en) 2006-07-12
TWI307170B (en) 2009-03-01
CN1991540A (zh) 2007-07-04
DE102006026218B4 (de) 2011-02-24
US8378354B2 (en) 2013-02-19
GB2433820A (en) 2007-07-04
KR20070068777A (ko) 2007-07-02
TW200725903A (en) 2007-07-01
US20070164288A1 (en) 2007-07-19
JP4439494B2 (ja) 2010-03-24
DE102006026218A1 (de) 2007-07-05
JP2007178983A (ja) 2007-07-12

Similar Documents

Publication Publication Date Title
FR2895528A1 (fr) Panneau d&#39;affichage a cristaux liquides et son procede de fabrication
US8692949B2 (en) TFT-LCD array substrate wherein data line segments in adjacent pixel regions within a same column are connected by a first connection bar
US8553166B2 (en) TFT-LCD array substrate and manufacturing method thereof
US8879014B2 (en) TFT-LCD array substrate manufacturing method
US7808596B2 (en) TFT LCD array substrate and the manufacturing method thereof
US7138656B2 (en) Liquid crystal display panel and fabricating method thereof
US10948789B2 (en) Display apparatus comprising a bridge portion formed of a same material as a second color filter and connecting adjacent second color filters of adjacent pixel areas
US8350265B2 (en) TFT-LCD array substrate and manufacturing method thereof
US11619849B2 (en) Array substrate, display panel, display device, and method of manufacturing array substrate
US20110019117A1 (en) Tft-lcd array substrate and manufacturing method thereof
US7098062B2 (en) Manufacturing method of pixel structure of thin film transistor liquid crystal display
FR2838562A1 (fr) Procede de fabrication d&#39;un substrat de matrice d&#39;un dispositif d&#39;affichage a cristaux liquides
US20120161140A1 (en) Tft array substrate and manufacturing method thereof
US20070155080A1 (en) Thim film transistor substrate and manufacturing method thereof
US7858412B2 (en) Thin-film transistor substrate and method of fabricating the same
US20080062344A1 (en) Method for manufacturing liquid crystal display panel and liquid crystal display panel
US20090180062A1 (en) Display substrate and method of manufacturing the same
US20060132411A1 (en) Thin film transistor array substrate and fabricating method thereof
FR2901033A1 (fr) Dispositif d&#39;affichage a cristaux liquides et son procede de fabrication
US6261880B1 (en) Process for manufacturing thin film transistors
US9025118B2 (en) Display substrate and method of manufacturing the same
US20080055508A1 (en) Liquid crystal display panel and method for manufacturing the same
KR101626362B1 (ko) 박막 트랜지스터 기판의 제조방법
KR20080110124A (ko) 액정표시패널 및 그 제조방법
KR101055201B1 (ko) Ｃｏｔ형 액정표시소자의 제조방법

Legal Events

Date Code Title Description
CD Change of name or company name
PLFP Fee payment

Year of fee payment: 11

PLFP Fee payment

Year of fee payment: 12

PLFP Fee payment

Year of fee payment: 13

PLFP Fee payment

Year of fee payment: 15

PLFP Fee payment

Year of fee payment: 16

PLFP Fee payment

Year of fee payment: 17

PLFP Fee payment

Year of fee payment: 18

PLFP Fee payment

Year of fee payment: 19