FR2883660A1 - Dispositif a semi-conducteur et son procede de production. - Google Patents
Dispositif a semi-conducteur et son procede de production. Download PDFInfo
- Publication number
- FR2883660A1 FR2883660A1 FR0602199A FR0602199A FR2883660A1 FR 2883660 A1 FR2883660 A1 FR 2883660A1 FR 0602199 A FR0602199 A FR 0602199A FR 0602199 A FR0602199 A FR 0602199A FR 2883660 A1 FR2883660 A1 FR 2883660A1
- Authority
- FR
- France
- Prior art keywords
- integrated circuit
- edge
- chip
- passivation
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title abstract description 90
- 238000002161 passivation Methods 0.000 title abstract description 52
- 238000004519 manufacturing process Methods 0.000 abstract description 14
- 239000010410 layer Substances 0.000 description 47
- 239000000758 substrate Substances 0.000 description 41
- 239000002184 metal Substances 0.000 description 20
- 229910052751 metal Inorganic materials 0.000 description 20
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 239000004642 Polyimide Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 229920002457 flexible plastic Polymers 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 229920003023 plastic Polymers 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 101150074062 Tnfsf11 gene Proteins 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000009172 bursting Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003353 gold alloy Substances 0.000 description 1
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002738 metalloids Chemical group 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07745—Mounting details of integrated circuit chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01055—Cesium [Cs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01084—Polonium [Po]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Procédé de production d'un dispositif à semi-conducteur, caractérisé en ce queon forme un circuit intégré sur une surface d'une puce à semi-conducteur,on dépose sur la surface une couche métallique qui est constituée de plusieurs zones partielles et qui ne recouvre pas complètement la surface de la puce à semi-conducteur,on dépose ensuite une couche de passivation ayant au moins une ouverture,on forme par l'ouverture un élément de contact qui dépasse la couche de passivation et qui est relié électriquement à l'une des zones partielles et on forme une protection de bord sur une partie de bord à la surface comprise entre le circuit intégré et l'arête extérieure de la puce à semi-conducteur.
Description
DISPOSITIF A SEMI-CONDUCTEUR ET SON PROCEDE DE PRODUCTION
L'invention concerne un dispositif à semi- conducteur et un procédé de production d'un dispositif à semi-conducteur. Elle concerne notamment un dispositif à semi-conducteur comprenant au moins une puce à semiconducteur qui a, sur une surface, un circuit intégré et, relié à celuici d'une manière conductrice de l'électricité, au moins un élément de contact et une couche de passivation qui recouvre le circuit intégré et à travers laquelle passe le au moins un élément de contact, et son procédé de production.
On utilise de nos jours des puces à semi- conducteurs de bien des façons. Elles ont sur la surface, lorsqu'il ne s'agit pas d'un composant individuel, comme par exemple un transistor, un circuit intégré plus ou moins complexe. Théoriquement, l'invention qui sera décrite plus bas est indépendante de la complexité du circuit intégré, de sorte que finalement il peut s'agir aussi dans ce qui suit d'une puce à semi-conducteur ayant un composant individuel, comme par exemple un transistor. Mais par souci de simplification, on partira dans ce qui suit d'un circuit intégré sur une surface de la puce à semi-conducteur. Ii ne faut toutefois pas exclure qu'il puisse s'agir d'un composant individuel.
La puce à semi-conducteur a été mise dans le passé dans un boîtier, la puce à semi-conducteur ayant été souvent posée sur un support par la face éloignée du circuit intégré, et des contacts qui font partie du circuit intégré ont été reliés, par exemple au moyen de liaisons par fil métallique, à des contacts du support qui servent de bornes du composant sous boîtier. Dans certains domaines, un composant sous boîtier de ce genre ne convient pas toutefois. Depuis de nombreuses années, on a produit des circuits intégrés sur des puces à semi-conducteurs qui sort disposées dans des supports en matière plastique en forme de cartes. On en citera comme exemple ce que l'on appelle la carte "SIM" qui est destinée à être utilisée dans ce que l'on appelle un portable ou également les cartes d'assurance maladie, très répandues au moins en Allemagne. Dans des applications de ce genre, on comprend bien que pour les épaisseurs minimums qui sont souhaitées, le boîtier habituel n'est pas prévu. C'est pourquoi il est connu depuis longtemps de produire ce que l'on appelle un module de puce qui est constitué, par exemple, d'un support en matière plastique, lequel a, par exemple, sur une face les contacts "ISO" connus par la carte "SIM". La puce à semi-conducteur est, dans les dispositifs connus, posée et fixée, par sa face éloignée de la surface sur laquelle est constitué le circuit intégré, sur la face du support opposée au contact. Les contacts sur la puce à semi-conducteur qui sont reliés au circuit intégré sont ménagés au moyen de liaisons par piles métalliques conduisant l'électricité vers les surfaces de borne du support qui sont reliées à leur tour aux surfaces de contact mentionnées précédemment. Ces liaisons par fil sont sensibles et sont donc souvent recouvertes. Une façon de procéder de ce genre comporte, comme on le voit, plusieurs stades de production qui s'opposent à la tendance habituelle de fabrication à bas prix de modules de puces de ce genre. Un module de puce de ce genre est représenté dans Rankl/Effing, Manuel de la Carte à Puce, 1999, Editions Cari Hansa, Munich Vienne, page 78. En vue d'une simplification, il a également été connu entre-temps de produire des modules de puces de ce genre sous la forme où la puce à semi-conducteur est mise d'une manière conductrice de l'électricité sur le support et lui est reliée dans ce que l'on appelle la technique -chip. Cn ménage, a cet effe, d'abord à la surface de la puce à semi-conducteur des éléments de contact due l'on appelle des "bumps" qui doivent donner une liaison conductrice de ectric té entre les surfaces de contact du circu-.intégré et des surfaces de contact correspondantes du substrat. Pour assurer cela, on effectue un joint brasé avec ces bumps.
Un dispositif de ce genre est représenté à titre d'exemple à la Figure 5. Une puce 1 à semi-conducteur a, dans la partie de sa surface 2, un circuit la intégré. Celui-ci est revêtu d'une passivation 4 de puce, la passivation 4 de puce ayant des traversées par lesquelles des éléments 3 de contact pour la mise en contact du circuit la intégré sont constitués. Pour la constitution de ces éléments 3 de contact, des surfaces de contact, non représentées à la surface 2, du circuit la intégré sont munies d'une couche métallique. On dépose de préférence, à cet effet, une couche de nickel déposée sans courant de l'extérieur. Cette opération suppose que toutes les surfaces métalliques sur la puce soient revêtues de nickel. Comme il y a, dans la partie de bord de la puce à semiconducteur, ce que l'on appelle le cadre de sciage habituellement des surfaces métalliques, elles sont aussi revêtues de nickel. Un revêtement de ce genre n'est pas souhaité. On voit en outre, à la Figure 5, que la puce 1 à semi-conducteur est disposée avec les éléments 3 de contact sur un substrat ou un support 9. Celui-ci a, sur la face 10 tournée vers la puce 1 à semi-conducteur, des structures de conducteur et est donc constitué sous la forme de ce que l'on appelle un "leadframe" ou est constitué sur celui-ci. Lorsque l'on met la puce à semi-conducteur sur le substrat 9 et lorsque l'on brase les éléments 3 de contact sur des surfaces de contact opposées, le substrat 9 est régulièrement courbé, de sorte qu'il vient en contact par sa surface 10 avec la surface 2 de la puce 1 à semi-conducteur. Cela entraîne des perturbations, comme par exemple des courants de fuite ou des courts-circuits.
L'invention vise un dispositif à semi-conducteur et un procédé de production d'un dispositif à semi-conducteur de ce genre, dans lequel le danger est écarté que, lors de l'assemblage de la puce à semi-conducteur avec un substrat, il puisse se créer des courts-circuits dans la partie de bord de la puce à semi-conducteur.
On y parvient suivant l'invention par le fait qu'une protection de bord recouvre au moins en partie une partie de bord sur la surface, la partie de bord n'étant pas occupée par le circuit intégré et s'étendant entre le circuit intégré et une arête extérieure de la puce à semi-conducteur. En prévoyant notamment une protection de bord à la surface de la puce à semiconducteur dans une partie de bord, on prévient un contact direct du substrat avec la surface de la puce à semi-conducteur. Cela peut être obtenu notamment de façon avantageuse par le fait que la passivation de puce qui recouvre habituellement la partie du circuit intégré en vue de la protection s'étend jusque dans la partie de bord. Si cette étendue a lieu sur toute la partie de bord, cette mesure est alors particulièrement fiable. Par l'utilisation et l'étendue de la couche de passivation constituée en règle générale sous la forme d'un polyimide ou d'un photoimide sur la partie de bord, ce stade ne s'accompagne pas de stade de production supplémentaire donnant lieu à des coûts de fabrication.
Si la protection de bord n'est pas déposée en même temps que la couche de passivation, cette mesure procure l'avantage que la protection de bord peut être déposée à un instant approprié, par exemple dans ce que l'on appelle une "backend-linie", peu avant le montage.
En outre, cette mesure procure l'avantage que pour des "frontend-linien" dans lesquelles il n'est pas prévu que la couche de passivation s'étende dans la partie de bord, on peut malgré tout obtenir une protection de bord de ce genre. En déposant notamment une protection de bord qui dépasse de la couche de passivation et qui forme avec celle-ci un chevauchement, on assure une protection particulièrement fiable puisque lors de l'individualisation des puces à semi-conducteurs à partir de la tranche, ce que l'on appelle le "dicing" sur l'arête duquel il peut se produire une rupture ou un éclatement de la couche de protection, la surélévation fait notamment qu'une application de la puce à semi- conducteur par sa surface dans la partie de bord sur le substrat est empêchée d'une manière fiable. Par le dépôt de la protection de bord en tout ou partie au-dessus de la partie de bord, on procure en même temps l'avantage que tout type de métallisation est recouvert. Cela a l'avantage que pour tester les circuits intégrés sur la tranche, on peut disposer des contacts de test, par exemple dans la zone de ce que l'on appelle le cadre de sciage, qui sont recouverts par la protection de bord, de manière à pouvoir empêcher un comportement défectueux ou des manipulations sur la puce lors du fonctionnement proprement dit. Si une puce à semi-conducteur munie d'une protection de bord de ce genre est disposée sur un substrat, on obtient un dispositif fiable, indépendamment du fait que le substrat soit un support en matière plastique souple ayant des structures conductrices sur lui ou que le substrat soit dans son ensemble constitué d'une matière métallique et forme ainsi ce que l'on appelle un "leadframe". Dans ces agencements à leadframe, toute la surface du substrat est en une tôle métallique mince et est subdivisée en zones conductrices séparées électriquement par des intervalles. Ces zones sont reliées d'abord par des parties pleines pour obtenir une stabilité mécaciq'ue suffisante pendant le procédé ae fabrication. Dès que la puce à semi-conducteur est déposée sur ce leadframe et est mise en contact conducteur au po=nt de vue de l'électricité, on sépare ces parties pleines, de manière à obtenir l'isolement électrique des diverses surfaces de conduction. On prend cette mesure dans le procédé de production à un instant aussi tardif que possible.
Il va de soi que tous les aspects de la protection de bord peuvent être combinés avec les divers modes de réalisation possibles de substrats et de puces à semi-conducteurs. Les combinaisons possibles ne sont limitées ni dans leur contenu ni dans leur signification aux successions de stades et points de vue mentionnés dans la partie revendicative de propriété.
Il est en outre particulièrement avantageux de former, lors de la production d'un dispositif à semi- conducteur sur une surface un circuit intégré, puis 20 couche métallique qui est d'une puce de déposer constituéeà semi-conducteur, à la surface une de plusieurs zones partielles et qui ne recouvre de la puce à semi-conducteur, de passivation ayant au moins pas entièrement la surface puis de déposer une couche une ouverture au-dessus du circuit intégré, de former par l'ouverture un élément de contact qui dépasse de la couche de passivation et qui est relié d'une manière conductrice de l'électricité avec l'une des zones partielles constituée de la couche métallique, et de constituer une protection de bord au moins sur la partie de bord à la surface comprise entre le circuit intégré et un bord extérieur sur la surface de la puce à semi-conducteur. Il est particulièrement avantageux que la protection de bord soit constituée dans la zone de la trace de sciage ou du cadre de sciage sur la tranche qui est composée d'une pluralité de puces à semi-conducteurs, de sorte que cette mesure est prise en même temps dans stade opératoire pour toutes les puces à semi-conducteurs. Elle présente, en outre, l'avantage que l'on a eu de mauvaises expériences avec le sciage de structures métalliques constituées à la surface de la tranche et restantes. Par le procédé mentionné, on peut empêcher une charge de structure métallique dans la zone de la trace de sciage ou du cadre de sciage. Le dépôt de la protection de bord dans la zone de la trace de sciage après la constitution de la couche de passivation qui reproduit le circutt intégré procure l'avantage que l'on peut utiliser des installations habituelles qui prévoient, certes, une passivation mais avec lesquelles il est peu favorable de faire que cette couche de passivation s'étende jusque dans la zone du cadre de sciage ou de la trace de sciage.
De préférence.
- la protection de bord est telle que la couche de passivation s'étend audessus de la partie de bord.
- la couche de passivation s'étend entièrement jusqu'à l'arête extérieure de la puce à semi-conducteur.
- la couche de passivation est un polyimide.
- la protection de bord n'est pas constituée en même temps que la couche de passivation.
- la protection de bord dépasse de la couche de 25 passivation.
- la protection de bord et la couche de passivation se recouvrent au moins en partie dans une zone voisine.
il est constitué dans la partie de bord au 30 moins en partie une couche métallique qui est recouverte au moins en partie par la protection de bord.
- la couche métallique est recouverte dans la partie de bord entièrement par la protection de bord.
est Prévu un substrat sur lequel la puce à semi-conducteur est rosée par son au moins un élément de contact et le substrat a une surface oui est tournée vers la puce à semi-conducteur et eu_ a des parues conductrices de l'Flectricité.
- le substrat est en un support souple en matière plastique et au moins la surface tournée vers la puce à semi-conducteur est munie d'une structure conductrice.
- le substrat est en une matière conductrice.
L'invention a aussi pour objet un procédé de production d'un dispositif à semi-conducteur, caractérisé en ce que on forme un circuit intégré sur une surface 15 d'une puce à semi-conducteur, on dépose sur la surface une couche métallique qui est constituée de plusieurs zones partielles et qui ne recouvre pas complètement la surface de la puce à semi-conducteur, on dépose ensuite une couche de passivation ayant au moins une ouverture, on forme par l'ouverture un élément de contact qui dépasse la couche de passivation et qui est relié électriquement à l'une des zones partielles et on forme une protection de bord sur une partie de bord à la surface comprise entre le circuit intégré et l'arête extérieure de la puce à semiconducteur.
De préférence - la puce à semi-conducteur est constituée ensemble avec une pluralité d'autres puces à semi-conducteurs sur une tranche en un groupement et est séparée du groupement au moyen d'un sciage, le sciage s'effectuant le long d'une trace de sciage sur laquelle la protection de bord est constituée au préalable.
- on constitue la protection de bord de façon à ce que la couche ne passivation soit formée juscue dans la zone de la tracs de sciage.
- on constitue la protection de bord dans la zone de la trace de sciage après la constitution de la 5 couche de passivation.
- on dépose la protection de bord de façon à ce qu'elle recouvre une partie de bord de la couche de passivation.
- on dépose la puce à semi-conducteur sur un 10 substrat.
- on brase l'élément de contact sur le substrat par au moins une surface métallique.
Le procédé de fabrication suivant l'invention aussi n'est pas limité aux divers aspects énoncés, ni dans sa portée, ni dans sa signification en ce qui concerne la succession des divers points de vue mentionnés. Des combinaisons autres sont possibles et ne vont pas au-delà des combinaisons déjà énoncées.
L'i_nvent_ion sera explicitée d'une manière 20 détaillée dans ce qui suit en se reportant au dessin dans lequel: la Figure 1 représente un premier exemple de réalisation d'un dispositif à semi-conducteur avant l'individualisation à partir d'une tranche, la Figure 2 représente le premier exemple de réalisation après l'individualisation ensemble avec un substrat, la Figure 3 est une variante du dispositif représenté à la Figure 2, la Figure 4 représente un deuxième exemple de réalisation et la Figure 5 représente un dispositif suivant l'état de la technique.
La Figure 1 représente une partie d'une tranche 35 11 à semi-conducteur qui est composée d'une pluralité de 2883660 lo puces i à sen_-cchqucteurs. Ceux-ci sont formés sur -a sem.i-conducceuur ensemble en une pluralité de stades opératoires sous la forTM_e dans laquelle les circuits _a intégrés, indiqués àla Figure 1, sont constitués. Comme ces circuits intégrés, qui dans le "cas extrême" peuvent cre un transistor individuel ou une diode individuelle, sont munis pour l'utilisation de contacts, il est constitué à la surface des zones de contact. Cela peut être, par exemple, une mince couche de nickel. Dans bien des cas, il est formé aussi des structures métallicues à la surface de la puce 1 à semi- conducteur à l'extérieur du circuit intégré pour toutes sortes de raisons. Une structure 8 métallique de ce genre, qui dans les cas les plus rares recouvre complètement la partie de bord à l'extérieur du circuit intégré à la surface de la puce à semi-conducteur, est indiquée par les traits épais 8. Comme par les structures fines, les circui_cs intégrés sont très sensibles aux influences extérieures, on revêt en règle générale le circuit intégré d'une couche de passivation ou de ce que l'on appelle une passivation 4 de puce. C'est, par exemple, un nitrure ou également un polyimide.
Pour la mise en contact proprement dite du circuit la intégré, on forme alors dans la couche 4 de passivation une ouverture partout où des surfaces de contact sont constituées sur le circuit intégré. Dans le passé, on a constitué en règle générale, sur ces surfaces de contact, ce que l'on appelle des liaisons par fil, mais aujourd'hui il est de plus en plus habituel, en raison du déroulement plus rapide du procédé, de prévoir ce que l'on appelle des bossages de contact ou éléments 3 de contact dans lesquels on peut ménager ce que l'on appelle des liaisons flip-chip.
Ces bossages sont constitués, par exemple, par 35 dépôt sans courant de nickel ou d'un alliage de nickel et d'or. Une tranche préparée ainsi pour le montage a été, suivant la Fisure 1, sciée le long d'une ligne 12 ae sciage, par exemple en étant séparée par sciage en des puces 1 individuel_es. In fait, conformément
l'exemple
de réalisation sulant la Figure 1, on a toutefois déposé dans la zone comprise entre les circuits la intégrés sur la surface 2 de La puce une passivation agrandie qui forme une protection 5 de bord.
Cette passivation supplémentaire formant la protection 5 de bord est, suivant l'exemple de réalisation représenté à la Figure 1, en un photoimide ou en un polyimide et dépasse de la passivation 4 de puce et est formée dans la zone avoisinante également sur la passivation de puce. Il se produit pour ainsi dire un chevauchement. Par le dépôt de la passivation 5 supplémentaire ou la constitution de la protection 5 de bord, on peut maintenant effectuer sans difficulté un sciage le long de la ligne 12 de sciage, même si des structures 8 méta' JJ ques, comme mentionné précédemment, sont constituées dans cette zone.
On peut alors monter ensemble une puce à semi-conducteur ainsi constituée et un substrat, comme cela est représenté par exemple à la Figure 2. Dans cette représentation comme dans toutes les autres représentations, les mêmes signes de référence désignent les mêmes objets et, par souci de simplification et de brièveté, on peut renoncer à des répétitions dans la description. La puce 1 à semi-conducteur est, suivant la Figure 2, appliquée maintenant à un substrat 9. Le substrat 9 est en une matière souple et peut se courber lors de l'opération de montage. Par la courbure, la surface 10 du substrat qui est tournée vers la puce 1 à semiconducteur vient s'appliquer sur la protection 5 de bord. Comme celle-ci est en une matière isolante, des courts-circuits ou des perturbations provoquées par la surface conduc.rite des structures conduc vices sur la surface 10 sont e,: îc_hées. Le substrat 9 peut être en une matière plastique souple qui a, à la surface, des structures conductrices pour la mise en contact. Mais le substrat peut.out aussi bien être en métal sous la forme d'une tôle mince, cc que l'on appelle un "leadframe". Dans le cas d'un leadframe, i' serait prévu en un emplacement approprié, indiqué par la ligne en tirets, une interruption 13 dans le substrat si l'on ne souhaite pas avoir une liaison conductrice de l'électricité par le substrat 9 en tant que leadframe entre le contact de gauche et le contact 3 de droite.
Le dispositif de la Figure 3 est sensiblement le même que celui de la Figure 2 en ayant également un substrat 9 comme _eadframe ou comme support en matière plastique ayant des structures conductrices à la surface. La seule différence du dispositif suivant la Figure 3 par rapport à celui de la Figure 2 réside dans le fait que la protection 5 de bord ne présente pas de chevauchement avec la passivation 4 de puce.
La Figure 4 représente un mode de réalisation particulier. Dans cet exemple de réalisation, la protection 5 de bord est ménagée par le fait que la passivation 4 de puce s'étend jusqu'à la partie de bord.
Cela signifie que la passivation 4 de puce recouvre aussi la surface 2 de la puce 1 à semi-conducteur à l'extérieur de la partie du circuit la intégré. Elle va jusqu'à l'arête 7 extérieure de la puce 1 à semiconducteur. Cela fait que dans ce cas aussi, comme représenté, la courbure du substrat 9, qu'il s'agisse d'un leadframe ou d'un support en matière plastique ayant des structures conductrices à la surface, ne donne pas d'effets qui ne sont pas souhaités.
On mentionnera que les dispositifs à semi-35 conducteurs, décrits notamment pour l'utilisation en tant que modules de uce, sont appropriés en vue d'être utilisés dans des cartes à puce. Mais l'invention ne se limite pas à des cartes du format de la carte de crédit, mais s'applique a tout autre =le de réalisation, comme par exemple ce qea l'on appelle des cartes SIM, mais aussi à des mémoires connues sous le nom de "carte multimédia" pour mEmoriser, par exemple, de la musique ou des données d'image ou des données vidéo. On mentionnera que dans l'utilisation pour une carte à puce, lorsqu'il s'agit d'une carte à puce ayant un contact, il est prévu des contacts extérieurs du module de puce. Cela signifie qu'il est formé sur la surface du substrat 9 qui est éloignée de la puce 1 à semi-conducteur également des structures conductrices, c'est-à-dire des contacts qui sont reliés aux structures conductrices sur la surface 10. Celles-ci n'ont pas été représentées par souci de simplification car elles ne contribuent pas à l'explicitation de l'invention. Si le substrat est constitué sous la forme d'un leadframe, bien entendu la surface du substrat 9 est aussi conductrice en soi.
Enumération des signes de référence 1 Puce à semi-conducteur la: Circuit intégré 2: Surface de puce 3: Elément de contact, bossage de contact 4: Passivation de puce 5: Protection de bord passivation 6 Partie de bord 7: Arête extérieure 8 Couche métallique 9: Substrat 10: Surface de substrat 35 11: Tranche -'--e de sciage 13 L.erruptio:i de substrat RéV-NDICATIoNs 1 Li sposisii a semi-conducteur comprenant au moins - une puce (1) è semiconducteur qui a, sur une surface (2), un circuit (la) intégré et, relié à celui-ci d'une manière conductrice de l'électricité, au moins élément (3) de contact et une couche (4) de passivation qui recouvre le circuit (la) intégré et à travers laquelle passe le au moins un élément (3) de contact, caractérisé par - une protection (5) de bord qui recouvre au moins en partie une partie (6) de bord sur la surface (2), la partie de bord n'étant pas occupée par le circuit (la) intégré et s'étendant entre le circuit (la) intégré et une arête (7) extérieure de la puce (1) à semiconducteur.
2. Dispositif à semi-conducteur suivant la revendication 1, caractérisé en ce que la protection (5) de bord est telle que la couche (4) de passivation s'étend au-dessus de la partie (6) de bord.
3. Dispositif à semi-conducteur suivant la revendication 2, caractérisé en ce que la couche (4) de passivation s'étend entièrement jusqu'à l'arête (7) extérieure de la puce (1) à semi-conducteur.
4. Dispositif à semi-conducteur suivant la revendication 1, 2 ou 3, caractérisé en ce que la couche (4) de passivation est un polyimide.
5. Dispositif à semi-conducteur suivant la 30 revendication 1, caractérisé en ce que la protection (5) de bord n'est pas constituée en même temps que la couche (4) de passivation.
6. Dispositif à semi-conducteur suivant la revendication 5, caractérisé en ce que la protection (5) 35 de bord dépasse de la couche (4) de passivation.
7 Iisbcsitif à semi-conducteur suivant la revendication 6, caractérisé en ce que la protection (5) de bord et la couche (4) de passivation se recouvrent au moins en partie dans une zone voisine.
8. Dispositif à semi-conducteur suivant la revendication 1, caractérisé en ce qu'il est constitué dans la partie (6) ce bord au moins en partie une couche (8) métallique qui est recouverte au moins en partie par la protection (5) de bord.
9. Dispositif à semi-conducteur suivant la revendication 8, caractérisé en ce que la couche (8) métallique est recouverte dans la partie (6) de bord entièrement par la orotection (5) de bord.
10. Dispositif à semi-conducteur suivant la revendication 5, caractérisé en ce que la protection (5) de bord est constituée comme dans l'une des revendications 2 à 7.
11. Dispositif à semi-conducteur suivant la revendication 1, caractérisé en ce qu'il est prévu un substrat (9) sur lequel la puce (1) à semiconducteur est posée par son au moins un élément (3) de contact et le substrat (9) e une surface (10) qui est tournée vers la puce (1) à semiconducteur et qui a des parties conductrices de l'électricité.
12. Dispositif à semi-conducteur suivant la revendication 11, caractérisé en ce que le substrat (9) est en un support souple en matière plastique et au moins la surface tournée vers la puce (1) à semi-conducteur est munie d'une structure conductrice.
13. Dispositif à semi-conducteur suivant la revendication 11, caractérisé en ce que le substrat (9) est en une matière conductrice.
14. Dispositif à semi-conducteur suivant la revendication 11 ou 12, caractérisé en ce que la protection (5) de bord est constituée suivant l'une des revendications 2 a 7 et, a la surface (2) de la puce (1) à semiconducteur, est constituée une couche (8) métallique suivant l'une des revendications 8 ou 9.
Procédé productiqn d'un di-positif à semi-conducteur, caractérisé en ce que on forme un circuit intégré sur une surface d'une puce à semiconducteur, on dépose sur la surface une couche métallique qui est constituée de plusieurs zones partielles et qui ne recouvre pas complètement la surface de la puce à semi-conducteur, on dépose ensuite une couche de passivation ayant au moins une ouverture, on forme par l'ouverture un élément de contact qui dépasse la couche de passivation et qui est relié électriquement à l'une des zones partielles et on forme une protection de bord sur une partie de bord à la surface comprise entre le circuit intégré et l'arête extérieure de la puce à semi-conducteur.
16. Procédé suivant la revendication 15, caractérisé en ce que la puce à semi-conducteur est constituée ensemble avec une pluralité d'autres puces à semi-conducteurs sur une tranche en un groupement et est séparée du groupement au moyen d'un sciage, le sciage s'effectuant le long d'une trace de sciage sur laquelle la protection de bord est constituée au préalable.
17. Procédé suivant la revendication 16, caractérisé en ce que l'on constitue la protection de bord de façon à ce que la couche de passivation soit formée jusque dans la zone de la trace de sciage.
18. Procédé suivant la revendication 16, caractérisé en ce que l'onconstitue la protection de bord dans la zone de la trace de sciage après la constitution de la couche de passivation.
19. Procédé suivant la revendication 18, caractérisé en ce que l'on dépose a protection ce bord de façon à ce qu'elle recouvre une partie de bord de la couche de passivation.
2C. Procédé suivant l'une des revendications précédentes, caractérisé en ce que l'on dépose la puce à se:mi-conducteur sur un substrat.
21. Procédé suivant la revendication 20, caractérisé en ce crue l'on brase l'élément de contact sur le substrat par au moins une surface métallique.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102005013500A DE102005013500A1 (de) | 2005-03-23 | 2005-03-23 | Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2883660A1 true FR2883660A1 (fr) | 2006-09-29 |
| FR2883660B1 FR2883660B1 (fr) | 2013-06-21 |
Family
ID=36956233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0602199A Active FR2883660B1 (fr) | 2005-03-23 | 2006-03-14 | Dispositif a semi-conducteur et son procede de production. |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7902683B2 (fr) |
| DE (1) | DE102005013500A1 (fr) |
| FR (1) | FR2883660B1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4668508A (en) * | 1983-02-09 | 1987-05-26 | L'oreal | Composition for the hair, containing at least one cationic polymer, one anionic polymer, one sugar and one salt |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102007005630B4 (de) * | 2007-02-05 | 2019-08-08 | Infineon Technologies Ag | Sensorchip-Modul und Verfahren zur Herstellung eines Sensorchip-Moduls |
| TWI443789B (zh) * | 2008-07-04 | 2014-07-01 | Unimicron Technology Corp | 嵌埋有半導體晶片之電路板及其製法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5300461A (en) * | 1993-01-25 | 1994-04-05 | Intel Corporation | Process for fabricating sealed semiconductor chip using silicon nitride passivation film |
| US6407333B1 (en) | 1997-11-04 | 2002-06-18 | Texas Instruments Incorporated | Wafer level packaging |
| US6441487B2 (en) * | 1997-10-20 | 2002-08-27 | Flip Chip Technologies, L.L.C. | Chip scale package using large ductile solder balls |
| SG102032A1 (en) * | 1998-07-01 | 2004-02-27 | Seiko Epson Corp | Semiconductor device and method of its manufacture |
| JP3556503B2 (ja) * | 1999-01-20 | 2004-08-18 | 沖電気工業株式会社 | 樹脂封止型半導体装置の製造方法 |
| DE10011516A1 (de) * | 2000-03-09 | 2001-09-20 | Siteco Beleuchtungstech Gmbh | Leuchtensystem |
| JP4403631B2 (ja) * | 2000-04-24 | 2010-01-27 | ソニー株式会社 | チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法 |
| JP4056360B2 (ja) * | 2002-11-08 | 2008-03-05 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
| US20040241906A1 (en) * | 2003-05-28 | 2004-12-02 | Vincent Chan | Integrated circuit package and method for making same that employs under bump metalization layer |
| US7026233B2 (en) * | 2003-08-06 | 2006-04-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for reducing defects in post passivation interconnect process |
| US7417305B2 (en) * | 2004-08-26 | 2008-08-26 | Micron Technology, Inc. | Electronic devices at the wafer level having front side and edge protection material and systems including the devices |
-
2005
- 2005-03-23 DE DE102005013500A patent/DE102005013500A1/de not_active Withdrawn
-
2006
- 2006-03-14 FR FR0602199A patent/FR2883660B1/fr active Active
- 2006-03-23 US US11/388,327 patent/US7902683B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4668508A (en) * | 1983-02-09 | 1987-05-26 | L'oreal | Composition for the hair, containing at least one cationic polymer, one anionic polymer, one sugar and one salt |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060278958A1 (en) | 2006-12-14 |
| DE102005013500A1 (de) | 2006-10-05 |
| US7902683B2 (en) | 2011-03-08 |
| FR2883660B1 (fr) | 2013-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0207853B1 (fr) | Procédé de montage d'un circuit intégré sur un support, dispositif en résultant et son application à une carte à microcircuits électroniques | |
| EP0297991B1 (fr) | Procédé de fabrication d'une carte à microcircuits électroniques | |
| EP0343030B1 (fr) | Circuit imprimé souple, notamment pour carte à microcircuits électroniques, et carte incorporant un tel circuit | |
| EP0207852B1 (fr) | Procédé de montage d'un circuit intégré sur un support, dispositif en résultant et son application à une carte à microcircuits électroniques | |
| FR2890212A1 (fr) | Module electronique a double interface de communication, notamment pour carte a puce | |
| EP0128822A1 (fr) | Procédé de fabrication de cartes à mémoire et cartes obtenues suivant ce procédé | |
| FR2673017A1 (fr) | Procede de fabrication d'un module electronique pour carte a memoire et module electronique ainsi obtenu. | |
| EP0226480B1 (fr) | Procédé de fabrication d'un microboîtier, microboîtier à contacts effleurants, et application aux cartes contenant des composants | |
| EP1116179B1 (fr) | Carte a puce sans contact comportant des moyens d'inhibition | |
| WO2015101489A9 (fr) | Module electronique, son procede de fabrication, et dispositif electronique comprenant un tel module | |
| FR2653601A1 (fr) | Electronique portable connectable a puces. | |
| EP0972268A1 (fr) | Procede de fabrication de carte sans contact avec connexion d'antenne par fils soudes | |
| EP0746188A1 (fr) | Utilisation d'un micromodule comme boîtier de montage en surface et procédé correspondant | |
| FR2883660A1 (fr) | Dispositif a semi-conducteur et son procede de production. | |
| EP0321327B1 (fr) | Procédé de mise en place d'un composant électronique et de ses connexions électriques sur un support | |
| FR2927441A1 (fr) | Objet sans contact a circuit integre connecte aux bornes d'un circuit par couplage capacitif | |
| EP0213974B1 (fr) | Micromodule à contacts enterrés et carte contenant des circuits comportant un tel micromodule | |
| FR2601477A1 (fr) | Procede de montage d'un circuit integre dans une carte a microcircuits electroniques, et carte en resultant | |
| FR2773642A1 (fr) | Procede de connexion de plots d'un composant a circuits integres a des plages de connexion d'un substrat plastique au moyen de protuberances | |
| EP1724823A2 (fr) | Procédé de connexion d'une microplaquette de semi-conducteur sur un support d'interconnexion | |
| FR2828570A1 (fr) | Procede de fabrication de cartes a puce sans contact et/ou mixte | |
| FR2795202A1 (fr) | Carte et procede de fabrication de cartes ayant une interface de communication a contact et sans contact | |
| FR2938380A1 (fr) | Couche support d'antenne filaire et/ou d'elements de connexion filaire pour carte a microcircuit | |
| FR3083892A1 (fr) | Carte a puce a double interface de communication et son procede de fabrication | |
| WO2006005854A1 (fr) | Entite electronique comportant une antenne et module pour une telle entite |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 11 |
|
| PLFP | Fee payment |
Year of fee payment: 12 |
|
| PLFP | Fee payment |
Year of fee payment: 13 |
|
| PLFP | Fee payment |
Year of fee payment: 15 |
|
| PLFP | Fee payment |
Year of fee payment: 16 |
|
| PLFP | Fee payment |
Year of fee payment: 17 |
|
| PLFP | Fee payment |
Year of fee payment: 18 |
|
| PLFP | Fee payment |
Year of fee payment: 19 |