FR2879022A1 - Composants electroniques superposes pour capteurs. - Google Patents

Composants electroniques superposes pour capteurs. Download PDF

Info

Publication number
FR2879022A1
FR2879022A1 FR0512029A FR0512029A FR2879022A1 FR 2879022 A1 FR2879022 A1 FR 2879022A1 FR 0512029 A FR0512029 A FR 0512029A FR 0512029 A FR0512029 A FR 0512029A FR 2879022 A1 FR2879022 A1 FR 2879022A1
Authority
FR
France
Prior art keywords
substrate
layer
electronic components
disposed
superimposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0512029A
Other languages
English (en)
Other versions
FR2879022B1 (fr
Inventor
Rayette Ann Fisher
William Edward Burdick Jr
James Wilson Rose
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of FR2879022A1 publication Critical patent/FR2879022A1/fr
Application granted granted Critical
Publication of FR2879022B1 publication Critical patent/FR2879022B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/81913—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Un module (10) de composants électroniques superposés comprend une première couche (12) comportant un premier substrat (14) ayant un recto et un verso, une première couche d'interconnexion électrique disposée sur le premier substrat (12) et un premier dispositif électronique disposé au recto du premier substrat (12). De plus, le module (10) de composants électroniques superposés comprend une deuxième couche (16) comportant un deuxième substrat (18) ayant un recto et un verso, une deuxième couche d'interconnexion électrique disposée sur le deuxième substrat (18) et un deuxième dispositif électronique disposé au recto du deuxième substrat (18).

Description

COMPOSANTS ELECTRONIQUES SUPERPOSES POUR CAPTEURS
La présente invention concerne d'une façon générale le domaine de l'encapsulation de composants électroniques et, plus particulièrement, la miniaturisation des ensembles de composants électroniques.
La tendance actuelle chez les usagers traduit une demande de produits plus petits, plus légers avec des dispositifs perfectionnés. La nécessité d'une fonctionnalité accrue exige une plus grande capacité de mémoire avec un encombrement réduit. Pour satisfaire cette exigence, la fabrication d'équipements portatifs tels que des téléphones cellulaires, des assistants numériques personnels (ANP) et des appareils photographiques numériques peut nécessiter la mise en oeuvre de technologies liées à des systèmes globaux plus petits et plus minces. En outre, pour répondre à la demande d'équipements très performants, miniaturisés, portatifs et peu encombrants, la tendance, dans l'industrie de l'encapsulation, a consisté à réaliser une plus grande densité des systèmes.
Dans un certain nombre d'applications, il peut être avantageux de mettre en oeuvre une encapsulation à haute densité. Ces applications peuvent comporter, par exemple, des systèmes diagnostiques médicaux, par exemple, mais de manière nullement limitative, l'échographie et la mammographie. En raison de leur faible encombrement et de la forte exigence de fonctionnalité, les systèmes diagnostiques médicaux portatifs peuvent nécessiter une encapsulation à haute densité de composants électroniques miniaturisés.
Cependant, il devient de plus en plus difficile d'accroître la densité de l'encapsulation tout en conservant un faible encombrement pour les systèmes électroniques, susceptibles d'être limités à des techniques de fabrication en deux dimensions. Dans certains systèmes électroniques, des dispositifs électroniques peuvent être employés pour faire fonctionner d'autres dispositifs présents dans le système électronique, notamment, de manière nullement limitative, des transducteurs. A l'heure actuelle, les dispositifs électroniques de commande sont généralement disposés dans le plan X-Y par rapport aux composants d'autres systèmes, tels que des transducteurs, ce qui implique un énorme encombrement. En outre, la densité d'entrée/sortie (E/S) nécessaire pour coupler les différents transducteurs aux composants électroniques correspondants peut être très grande. Par ailleurs, la densité d'E/S peut être trop grande pour mener à bien des méthodes d'interconnexion traditionnelles. Aujourd'hui, les longueurs d'interconnexion nécessaires pour coupler les éléments transducteurs au dispositif électronique peuvent présenter l'inconvénient d'être trop grandes.
Il serait souhaitable de fabriquer des boîtiers pour composants électroniques ayant des dispositifs électroniques et des capteurs, tels que des transducteurs, les boîtiers ayant une densité accrue mais pas au prix d'un plus grand encombrement. En outre, il serait souhaitable de placer les dispositifs électroniques correspondants du boîtier à proximité immédiate des différents éléments transducteurs de la matrice de transducteurs afin de limiter les dimensions, la complexité, les longueurs d'interconnexion des systèmes et d'améliorer les performances des matrices de transducteurs.
En bref, selon une première forme de réalisation de la présente technique, il est présenté un module de composants électroniques superposés. Le module de composants électroniques superposés comprend une première couche comportant un premier substrat ayant un recto et un verso, une première couche d'interconnexion électrique disposée sur le premier substrat, un premier dispositif électronique disposé sur le recto du premier substrat, le dispositif électronique étant conçu pour traiter une pluralité de signaux d'entrée. De plus, le module de composants électroniques superposés comprend une deuxième couche comportant un deuxième substrat ayant un recto et un verso, une deuxième couche d'interconnexion électrique disposée sur le deuxième substrat, un deuxième dispositif électronique disposé au recto du deuxième substrat, le dispositif électronique étant conçu pour traiter une pluralité de signaux d'entrée.
Le dispositif électronique peut être constitué par l'un au moins des équipements suivants: un pulseur, un conformateur de faisceau, un processeur de signaux, un circuit analogique à haute tension, un système électromécanique micro-usiné et un circuit de commutation.
Selon un autre aspect de la présente technique, il est présenté un procédé pour fabriquer un module de composants électroniques superposés. Le procédé comprend les étapes consistant à fabriquer une première couche comportant un premier substrat ayant un recto et un verso, disposer une première couche d'interconnexion électrique sur le premier substrat et disposer un premier dispositif électronique sur le premier substrat. En outre, le procédé comprend les étapes consistant à fabriquer une deuxième couche comportant un deuxième substrat ayant un recto et un verso, disposer une deuxième couche d'interconnexion électrique sur le deuxième substrat et disposer un deuxième dispositif électronique sur le deuxième substrat. En outre, le procédé comprend le couplage électrique de la première couche à la deuxième couche.
Selon une autre forme de réalisation de la présente technique, il est présenté un module de composants électroniques superposés. Le module de composants électroniques superposés comprend une première couche comportant un premier substrat ayant un recto et un verso, une première couche d'interconnexion électrique disposée sur le premier substrat, un premier dispositif électronique disposé au recto du premier substrat et une pluralité de plages métalliques disposées au verso du premier substrat. En outre, le module de composants électroniques superposés comprend une deuxième couche comportant un deuxième substrat ayant un recto et un verso, une deuxième couche d'interconnexion électrique disposée sur le deuxième substrat, un deuxième dispositif électronique disposé au recto du deuxième substrat et une pluralité de tranchées réalisées par gravure au recto du deuxième substrat.
Les différentes tranchées gravées au recto du deuxième substrat peuvent être configurées pour coïncider avec les différentes plages métalliques de connexion disposées au verso du premier substrat.
Le module de composants électroniques superposés peut comprendre en outre des particules conductrices abrasives à nano-revêtement disposées sur les différentes plages métalliques de connexion disposées au verso du premier substrat.
Selon un autre aspect de la présente technique, il est présenté un procédé pour fabriquer un module de composants électroniques superposés. Le procédé de fabrication d'un module de composants électroniques superposés comprend les étapes consistant à réaliser une première couche comportant un premier substrat ayant un recto et un verso, disposer une première couche d'interconnexion électrique sur le premier substrat, disposer un premier dispositif électronique au recto du premier substrat et disposer une pluralité de plages métalliques de connexion au verso du premier substrat. En outre, le procédé de fabrication de module de composants électroniques superposés comprend les étapes consistant à réaliser une deuxième couche comportant un deuxième substrat ayant un recto et un verso, disposer une deuxième couche d'interconnexion électrique sur le deuxième substrat, disposer un deuxième dispositif électronique au recto du deuxième substrat et former par gravure plusieurs tranchées au recto du deuxième substrat pour les faire coïncider avec les plages métalliques de connexion disposées au verso du premier substrat.
Dans ce procédé, l'alignement des tranchées formées par gravure au recto du deuxième substrat comprend les étapes consistant à positionner et former par gravure les tranchées au recto du deuxième substrat de façon qu'elles coïncident avec les plages métalliques de connexion disposées au verso du premier substrat.
Le procédé de fabrication de module de composants électroniques superposés peut également comprendre une étape consistant à disposer des particules conductrices abrasives à nano-revêtement sur les différentes plages métalliques de connexion disposées au verso du premier substrat.
Le procédé peut également comprendre une étape consistant à disposer des 10 particules conductrices abrasives à nano-revêtement dans les différentes tranchées formées par gravure au recto du deuxième substrat.
L'invention sera mieux comprise à l'étude de la description détaillée d'un mode de réalisation pris à titre d'exemple non limitatif et illustré par les dessins 15 annexés sur lesquels: la Fig. 1 est une vue en perspective illustrant un exemple de forme de réalisation d'un module de composants électroniques superposés selon des aspects de la présente technique; la Fig. 2 est une vue en perspective illustrant un autre exemple possible de 20 forme de réalisation d'un module de composants électroniques superposés selon d'autres aspects de la présente technique; la Fig. 3 est une vue en perspective illustrant un recto d'une première couche électronique selon des aspects de la présente technique; la Fig. 4 est une vue en perspective illustrant un verso d'une première 25 couche électronique selon des aspects de la présente technique; la Fig. 5 est une vue en perspective d'un recto d'une deuxième couche électronique selon des aspects de la présente technique; la Fig. 6 est une vue en coupe transversale de la première couche de la Fig. 3 suivant la ligne de coupe 6-6; la Fig. 7 est une vue en coupe transversale de la deuxième couche de la Fig. 5 suivant la ligne de coupe 7-7; la Fig. 8 est une vue en coupe transversale d'une forme de réalisation de la présente technique, représentant un mécanisme d'enclenchement pour coupler des couches adjacentes de composants électroniques dans un module à superposition; la Fig. 9 est une vue agrandie du mécanisme d'enclenchement de la Fig. 8; la Fig. 10 est une vue en perspective d'un verso d'une première couche de composants électroniques illustrant un exemple de procédé pour coupler une première couche de composants électroniques à une deuxième couche de composants électroniques dans un module à superposition selon des aspects de la présente technique; la Fig. 11 est une coupe transversale du verso de la première couche de composants électroniques de la Fig. 10 suivant la ligne de coupe 11-11; la Fig. 12 est une vue en perspective d'un recto d'une deuxième couche de composants électroniques conçue pour s'assembler avec le verso de la première couche de composants électroniques représentée sur la Fig. 10; la Fig. 13 est une coupe transversale du verso de la deuxième couche de composants électroniques de la Fig. 12 suivant la ligne de coupe 13-13; la Fig. 14 est une coupe transversale d'un exemple de structure pour aligner des couches adjacentes de composants électroniques selon des aspects de la présente technique; la Fig. 15 est une vue en coupe transversale d'une forme de réalisation de la présente technique représentant un mécanisme d'enclenchement employant des moyens d'alignement pour coupler des couches adjacentes de composants électroniques dans un module à superposition; et la Fig. 16 est une vue agrandie du mécanisme d'enclenchement de la Fig. 15.
La Fig. 1 est une vue schématique d'une forme de réalisation d'un module 10 de composants électroniques superposés. Le module 10 de composants électroniques superposés comprend une pluralité de couches de composants électroniques à configuration superposée. Une première couche 12 comporte un premier substrat 14 ayant un recto et un verso. Une interconnexion électrique est disposée sur le premier substrat 14. De plus, au moins un dispositif électronique (non représenté) est disposé sur le substrat 14 de la première couche 12. En outre, une deuxième couche 16 est illustrée, comportant un deuxième substrat 18 ayant un recto et un verso. Une interconnexion électrique est également disposée sur le deuxième substrat 18, d'une manière correspondant à la deuxième couche 16. Selon des aspects de la présente technique, l'interconnexion électrique disposée sur le premier substrat 14 et le deuxième substrat 18 peut être conçue pour réaliser un mécanisme afin de connecter électriquement la première couche 12 à la deuxième couche 16 dans une direction telle qu'une direction Z 22. Par exemple, l'interconnexion électrique disposée sur le premier substrat 14 et le deuxième substrat 18 peut employer des traversées 20 dans une plaquette, des régions en semi- conducteur fortement dopé, des broches métalliques, des connecteurs mâles métalliques ou d'autres moyens connus dans la technique, afin de coupler électriquement l'interconnexion présente sur le recto des substrat 14, 18 au verso des substrats 14, 18 en créant de ce fait des trajets électriquement conducteurs depuis les dispositifs électroniques disposés au recto des substrats 14, 18 jusqu'au verso des substrats 14, 18. Les couches adjacentes 12, 16 de composants électroniques peuvent être couplées électriquement d'une manière qui sera décrite plus loin.
En outre, selon un exemple de forme de réalisation de la présente technique, la deuxième couche 16 est disposée sous la première couche 12 dans une direction Z 22. Les substrats 14 et 18 peuvent être réalisés en matériau semi-conducteur. Dans la forme de réalisation illustrée sur la Fig. 1, chaque couche 12, 16 comporte au moins un dispositif électronique disposé sur le substrat correspondant. Par exemple, les dispositifs électroniques disposés sur les substrats 14 et 18 peuvent être constitués par l'un des équipements suivants: un processeur de signaux, un conformateur de faisceau, un pulseur, un circuit analogique à haute tension, un circuit électromécanique micro-usiné, un capteur et un circuit de commutation.
Chaque élément électronique individuel peut avantageusement être traité de manière indépendante à l'aide d'un procédé optimisé pour la fabrication d'un dispositif à fonction spécifique, par exemple un dispositif électrique, mécanique, optique, etc., et peut être monté sur un substrat pour former une couche fonctionnelle de composants électroniques. Chaque couche fonctionnelle est ensuite testée et des dispositifs de bonne qualité connus sont sélectionnés. La couche fonctionnelle de bonne qualité connue est employée dans l'empilement. Les couches fonctionnelles sont ensuite couplées sous la forme d'un empilement afin de former un boîtier fonctionnel.
Selon une forme de réalisation de la présente technique, la première couche 12 peut comporter une matrice de transducteurs disposée au recto du substrat 14. La matrice de transducteurs peut comporter une pluralité de dispositifs de détection tels que, d'une manière nullement limitative, une photodiode, une photodiode à rétroéclairage, un capteur acoustique, un capteur thermique et un capteur de rayonnement électromagnétique. De plus, les éléments transducteurs peuvent également être constitués par des dispositifs à systèmes électromécaniques micro- usinés (MEM) tels que, de manière nullement limitative, des transducteurs capacitifs micro-usinés (cMUT).
La Fig. 2 illustre une autre forme de réalisation d'un module 24 de composants électroniques superposés selon une autre forme de réalisation de la présente technique. Sur la Fig. 2, le module 24 de composants électroniques superposés est représenté comme comprenant quatre couches fonctionnelles 26, 28, 30 et 32 de composants électroniques. La première couche 26, par exemple, peut comporter une matrice de capteurs à MEM et une interconnexion électrique. La deuxième couche peut comporter des circuits analogiques à haute tension, par exemple. La troisième couche 30 peut comporter une matrice d'éléments passifs tels que des résistances, des condensateurs et des inductances, par exemple. La quatrième couche 32 peut comporter par exemple des commutateurs basse tension de MEM.
Des régions verticales conductrices 34 peuvent être formées à travers les quatre couches 26, 28, 30 et 32 afin de coupler électriquement l'interconnexion présente au recto des couches au verso des couches correspondantes en créant de la sorte des trajets conducteurs depuis les dispositif électroniques disposés au recto des quatre couches 26, 28, 30 et 32 jusqu'au verso correspondant des quatre couches 26, 28, 30 et 32. Dans la forme de réalisation illustrée sur la Fig. 2, les régions verticales conductrices 34, par exemple des traversées, peuvent être disposées sur le pourtour des quatre couches 26, 28, 30 et 32. Cependant, comme le comprendra un spécialiste de la technique, les régions verticales conductrices 34 peuvent être disposées dans d'autres régions des couches 26, 28, 30 et 32, comme illustré sur les figures 3 à 5.
Par ailleurs, les quatre couches 26, 28, 30 et 32 sont superposées les unes aux autres dans la direction Z 36. Chacune des couches constitutives peut être fabriquée de manière indépendante en employant des procédés de fabrication optimaux pour chaque couche. Les couches fonctionnelles sont ensuite testées et des dispositifs de bonne qualité connus sont sélectionnés. En outre, les couches fonctionnelles de bonne qualité connues 26, 28, 30 et 32 sont ensuite superposées dans la direction Z 36 et couplées pour former un module fonctionnel 24 de composants électroniques superposés, comme illustré sur la Fig. 2. Le couplage électrique entre les couches adjacentes 26, 28, 30 et 32 du module 24 de composants électroniques superposés peut être réalisé par des procédés décrits plus loin.
Selon un exemple de forme de réalisation de la présente technique, l'une des quatre couches 26, 28, 30 et 32 de la Fig. 2 peut être configurée de manière à être une couche d'interconnexion. Par exemple, les couches 26, 30 et 32 peuvent être des couches de composants électroniques. Cependant, le substrat de la couche 28 peut comporter un matériau acoustique et peut être conçu pour assurer une interconnexion entre les couches 26, 30 et 32 de composants électroniques.
Selon une autre possibilité, la couche 28 peut être une couche d'interconnexion conçue pour assurer la convergence de signaux d'une matrice à pas plus grand vers une matrice à pas relativement petit. Par exemple, la couche 26 peut comporter une matrice de composants électroniques à pas plus grand tandis que la couche 30 peut comporter une matrice d'éléments transducteurs cMUT à pas relativement petit. Comme on le comprendra, les composants électroniques présents sur la couche 26 ne peuvent pas s'aligner avec les composants électroniques présents sur la couche 30. De ce fait, le recto de la couche 28 peut avoir un pas d'interconnexion plus grand pour concorder avec le pas plus grand des composants électroniques de la couche 26 tandis que le verso de la couche 28 peut avoir un pas d'interconnexion plus petit pour concorder avec le pas plus petit des éléments transducteurs cMUT disposés sur la couche 30. Comme on le comprendra, l'emploi d'une couche d'interconnexion 28 dans un empilement peut avantageusement pallier les limites des techniques de traitement employées pour fabriquer les divers éléments tels que les composants électroniques, les éléments transducteurs cMUT, en réalisant une convergence de signaux.
Les longueurs d'interconnexion entre les éléments transducteurs disposés sur une couche dans un module de composants électroniques superposés et les composants électroniques d'attaque et de commande correspondants sont réduites le plus possible en plaçant les dispositifs électroniques à proximité immédiate des éléments transducteurs. Le fait de limiter très fortement les longueurs d'interconnexion améliore les performances des modules 10, 24 de composants électroniques superposés. Le procédé de construction des modules 10, 24 de composants électroniques superposés dans la direction Z a pour effet la formation d'un module de composants électroniques en trois dimensions, ce qui réduit donc la surface occupée sur une plaquette de semi-conducteur.
Construire une matrice fonctionnelle implique le couplage des couches constitutives des modules 10, 24 de composants électroniques superposés. Par exemple, la première couche 12 du module 10 de composants électroniques superposés de la Fig. 1 est couplée électriquement à la deuxième couche 16 pour faire du module 10 de composants électroniques superposés une matrice fonctionnelle. Les connecteurs d'entrée/sortie (E/S) associés aux composants électroniques disposés au recto de la première couche 12 atteignent le verso de la première couche 12 grâce à des traversées 20 à travers la plaquette, par exemple, et sont couplés aux connecteurs d'E/S correspondants présents sur une couche consécutive, par exemple la deuxième couche 16. Globalement, le couplage entre les couches consécutives de composants électroniques peut s'effectuer par des moyens tels que, d'une manière nullement limitative, des plages métalliques de connexion à bosses ou plaquages conducteurs, un film conducteur anisotrope ou un soudage par fusion. Selon une autre possibilité, les verso des couches 12, 16 sur lesquels ont été disposés les dispositifs électroniques peuvent être amincis pour découvrir l'interconnexion telle qu'une région fortement dopée d'un semi-conducteur ou d'une tranchée métallisée, ce qui permet un amincissement du module de composants électroniques superposés.
Les figures 3 à 5 illustrent un exemple de structure et de procédé pour coupler des couches dans les modules de composants électroniques superposés de la Fig. 1 et de la Fig. 2, selon un exemple de forme de réalisation de la présente technique. Une première couche 38 de composants électroniques est illustrée sur la Fig. 3 comme comportant un substrat 40 ayant un recto 42 et un verso 44. Un dispositif électronique peut être disposé au recto 42 du substrat 40. Cependant, dans une forme actuellement envisagée de réalisation de la présente technique, une pluralité de transducteurs 46 sont disposés au recto 42 du substrat 40. Une interconnexion électrique facilitant le couplage entre les éléments transducteurs 46 est également disposée sur le substrat 40. Pour faciliter le couplage entre les connecteurs d'E/S associés aux éléments transducteurs 46 disposés au recto 42 du substrat 40 et un dispositif électronique correspondant disposé sur une couche consécutive, les connecteurs d'E/S sont électriquement couplés au verso 44 du substrat 40 à l'aide de traversées 48 sous la forme de trous traversants.
Dans une configuration actuellement envisagée, le couplage entre les couches consécutives de composants électroniques dans un module de composants électroniques superposés s'effectue à l'aide de plages métalliques de connexion disposées sur une surface d'une couche de composants électroniques. Considérant maintenant la Fig. 4, le verso 44 de la première couche 38 y est représenté. Les connecteurs d'E/S sont disposés au recto 42 du substrat 40 et sont couplés électriquement au verso 44 du substrat 40 par l'intermédiaire des traversées 48 sous la forme de trous traversants. Une pluralité de plages métalliques de connexion 50 sont disposées au verso 44 du substrat 40. Dans la configuration illustrée de la Fig. 4, une plage métallique de connexion 50 a été disposée au verso 44 du substrat 40 pour chaque traversée 48 sous la forme d'un trou traversant. La plage métallique de connexion 50 peut être constituée par une plage métallique de connexion à bosse ou une plage métallique de connexion à plaquage. Ces plages métalliques de connexion 50 facilitent le couplage de la première couche 38 avec une couche consécutive dans un boîtier d'encapsulation tel que le module 10 de composants électroniques superposés de la Fig. 1.
Pour permettre le couplage entre les couches consécutives 12, 16 de dispositifs électroniques dans le module 10 de composants électroniques superposés illustré sur la Fig. 1, les connecteurs d'E/S d'une première couche 12 sont connectés aux connecteurs d'E/S d'une couche consécutive 16. Cependant, l'adaptation des connecteurs d'E/S de la première couche 12 aux connecteurs d'E/S de la couche consécutive 16 risque d'être compliquée. En outre, une légère rotation d'une puce ou d'une plaquette risque de provoquer un court-circuit électrique.
La Fig. 5 illustre une solution à ce problème potentiel, selon un exemple de forme de réalisation de la présente technique. Considérant maintenant la Fig. 5, il y est représenté une deuxième couche 52 de composants électroniques comportant un substrat 54 ayant un recto 56 et un verso 58. Un dispositif électronique peut être disposé au recto 56 du substrat 54. Pour faciliter la connexion de la deuxième couche 52 à la première couche 38 de la Fig. 3, des moyens de couplage sont disposés sur une surface en regard de la première couche 38, à savoir le recto 56 de la deuxième couche 52. Par exemple, une pluralité de tranchées 60 sont formées par gravure au recto 56 de la deuxième couche 52. Les différentes tranchées 60 sont conçues pour concorder avec les différentes plages métalliques de connexion 50 disposées au verso 44 de la première couche 38 représentée sur la Fig. 4. De plus, les tranchées 60 sont disposées sur le recto 56 de la deuxième couche 52, aussi les tranchées 60 sont- elles alignées avec les positions des plages métalliques de connexion 50 disposées au verso 44 de la première couche 38 de la Fig. 3. Un tel agencement de moyens d'enclenchement concordants facilite l'auto- alignement des connecteurs d'E/S de la première couche 38 de composants électroniques avec les connecteurs d'E/S de la deuxième couche 52 de composants électroniques pendant la refusion de la brasure ou pendant le soudage par fusion d'un dispositif à un autre.
Considérant maintenant la Fig. 6, il y est représenté une vue en coupe transversale de la première couche 38 de composants électroniques de la Fig. 3. La 35 Fig. 7 représente une vue en coupe transversale de la deuxième couche 52 de composants électroniques de la Fig. 4. La Fig. 8 illustre le couplage de la première couche 38 et de la deuxième couche 52 aboutissant à des couches enclenchées 62 de composants électroniques. En outre, la Fig. 8 représente une structure d'enclenchement 64 qui résulte de l'association des plages métalliques de connexion 50 disposées au verso 44 de la première couche 38 de composants électroniques et des tranchées 60 formées par gravure au verso 56 de la deuxième couche 52 de composants électroniques. En outre, une structure d'enclenchement 66 est représentée sur la Fig. 8.
La Fig. 9 représente une vue agrandie de la structure d'enclenchement 66 de la Fig. 8. L'association d'une plage métallique de connexion 50 disposée au verso 44 de la première couche 38 de la Fig. 4 et d'une tranchée disposée au recto 56 de la deuxième couche 52 est illustrée sur la Fig. 9. Pendant le processus de couplage de la première couche 38 de composants électroniques à la deuxième couche 52 de composants électroniques, des espaces risquent d'apparaître dans la structure d'enclenchement 66. Ces espaces peuvent être comblés à l'aide d'une matière de remplissage 68 de façon à améliorer les performances électriques, mécaniques, acoustiques ou thermiques de la matrice de composants électroniques. Par exemple, dans des transducteurs à ultrasons, si de tels espaces apparaissent au cours du processus de couplage de deux couches consécutives, les espaces peuvent être comblés à l'aide d'unmatériau améliorant les performances acoustiques dans le but de limiter le plus possible les réflexions acoustiques en améliorant de ce fait les performances acoustiques des transducteurs à ultrasons.
On va maintenant décrire une structure et un procédé pour coupler deux couches adjacentes dans un module de composants électroniques superposés, selon un autre exemple de forme de réalisation de la présente technique. Sur la Fig. 10, une première couche 70 de composants électroniques est représentée comme comportant un substrat 72 ayant un recto 74 et un verso 76. Un dispositif électronique (non représenté) est disposé au recto 74 du substrat 72. De plus, une couche d'interconnexion (non représentée) est également disposée sur le substrat 72. Des connecteurs d'E/S associés au dispositif électronique disposé au recto 74 du substrat 72 sont couplés électriquement au verso 76 du substrat 72 par l'intermédiaire de régions verticales électriquement conductrices 78. Un premier ensemble de plages métalliques de connexion 80 sont disposées au verso 76 de la première couche 70 de composants électroniques. Une plage métallique de connexion 80 est disposée pour chaque région verticale électriquement conductrice 78. Dans une configuration actuellement envisagée, un deuxième ensemble de plages métalliques de connexion 82 peuvent également être disposées sur le premier ensemble de plages métalliques de connexion 80, une matière contenant des particules conductrices 84 pouvant être disposée sur le deuxième ensemble de plages métalliques de connexion 82.
Cependant, la matière contenant des particules conductrices 84 peut être disposée sur le premier ensemble de plages métalliques de connexion 80. La matière peut contenir des éclats perforants conducteurs tels que des éclats de métal ou des éclats revêtus de métal capables de perforer la couche adjacente ou le moyen d'association. La matière contenant des particules conductrices 84 facilite une connexion électrique plus fiable 1 o entre la première couche 70 et une couche consécutive de composants électroniques par enfouissement dans le métal disposé sur la couche consécutive de composants électroniques, comme peuvent le comprendre les spécialistes de la technique. En outre, comme le comprendront les spécialistes de la technique, d'autres techniques peuvent être mises en oeuvre pour le couplage électrique des plages métalliques de connexion 80 et 82.
La Fig. 11 représente une vue fragmentée d'une coupe transversale du verso 76 de la première couche 70 de composants électroniques de la Fig. 10. Considérant la Fig. 12, il y est représenté une deuxième couche 86 de composants électroniques comportant un substrat 88 ayant un recto 90 et un verso 92. Un dispositif électronique (non représenté) est disposé au recto 90 du substrat 88. En outre, une couche d'interconnexion (non représentée) est également disposée sur le substrat 88. Pour faciliter le couplage électrique de la deuxième couche 86 avec la première couche 70 de la Fig. 10, des moyens de couplage sont disposés sur une surface en regard de la première couche 70, en l'occurrence le recto 90. Par exemple, un premier ensemble de tranchées 94 sont formées par gravure au recto 90 de la deuxième couche 86. Le premier ensemble de tranchées 94 est configuré pour être associé au premier ensemble de plages métalliques de connexion 80 disposées au verso 76 de la première couche 70 de la Fig. 10. De plus, le premier ensemble de tranchées 94 est disposé au recto 90 de la deuxième couche 86 de façon que le premier ensemble de tranchées 94 soit aligné avec les positions du premier ensemble de plages métalliques de connexion 80 disposées au verso 76 de la première couche 70. En outre, un deuxième ensemble de tranchées métalliques 96 est également formé par gravure au recto 90 de la deuxième couche 86 et est conçu pour s'associer au deuxième ensemble de plages métalliques de connexion 82 disposées au verso 76 de la première couche 70. Une matière contenant des particules conductrices 98 peut également être disposée dans le deuxième ensemble de tranchées 96 pour faciliter une plus grande fiabilité de l'interconnexion électrique. Selon une autre possibilité, la matière contenant des particules conductrices 98 peut être disposée dans le premier ensemble de tranchées 94.
Dans les formes de réalisation illustrées sur les figures 10 et 12, le premier et le deuxième ensembles de plages métalliques de connexion 80, 82 et le premier et le deuxième ensembles de tranchées 94, 96 peuvent assurer une double fonction d'alignement et d'interconnexion. Par conséquent, dans ces formes de réalisation, les premier et deuxième ensembles de plages métalliques de connexion 80, 82 et les 1 o premier et deuxième ensembles de tranchées 94, 96 peuvent être électriquement conducteurs.
La Fig. 13 représente une vue abrégée d'une coupe transversale du recto 90 de la deuxième couche 86 de composants électroniques de la Fig. 12. Le procédé décrit plus haut représente un exemple de procédé pour aligner des couches adjacentes de composants électroniques où les plages de connexion disposées sur la première couche 40 de composants électroniques et les tranchées gravées sur la deuxième couche adjacente 52 servent de moyens d'alignement pour aligner des couches de composants électroniques superposés.
Selon une autre possibilité, dans une autre forme de réalisation de la présente technique, est prévu un mécanisme d'alignement qui emploie des moyens d'alignement tels que, d'une manière nullement limitative, des reliefs et des creux. La Fig. 14 représente une vue en coupe transversale de deux couches adjacentes de composants électroniques. Considérant la Fig. 14, il y est illustré un exemple de structure 100 et de procédé pour l'alignement de couches adjacentes de composants électroniques. Une première couche 102 de composants électroniques est illustrée comme comportant un substrat 104 ayant un recto 106 et un verso 108. Un dispositif électronique peut être disposé au recto 106 du premier substrat 104. Une pluralité de plages électriquement conductrices 110 sont disposées au verso 108 de la première couche 104 de composants électroniques. De même, une deuxième couche 112 de composants électroniques est représentée comme comportant un substrat 114 ayant un recto 116 et un verso 118. De plus, une pluralité de plages de connexion électriquement conductrices 120 sont disposées au recto 116 du deuxième substrat 114.
Il peut être souhaitable de disposer d'un mécanisme pour aligner un 35 empilement de couches de composants électroniques de façon que les couches adjacentes de composants électroniques, superposées dans la direction Z, ne puissent pas bouger dans la direction X-Y. Comme illustré sur la Fig. 14, les différentes plages de connexion saillantes 110 peuvent être disposées au verso 108 de la première couche 102 de composants électroniques. De même, une pluralité de plages de connexion saillantes 120 peuvent être disposées au recto 116 de la deuxième couche 112 de composants électroniques. Pendant le processus de superposition des deux couches adjacentes 102 et 112 de composants électroniques, il peut être souhaitable d'aligner les différentes plages de connexion saillantes 110 disposées au verso 116 de la première couche 102 de composants électroniques avec la pluralité de plages de connexion saillantes 120 disposées au recto 116 de la deuxième couche 112 de composants électroniques. Cependant, pendant la suite du traitement, par exemple pendant le traitement thermique et la cuisson, l'alignement des couches adjacentes de composants électroniques risque d'être perturbé et risque de provoquer un court-circuit électrique.
La Fig. 14 illustre une solution à ce problème potentiel, via l'introduction de moyens d'alignement tels que, d'une manière nullement limitative, des reliefs et des creux, selon un exemple de forme de réalisation de la présente technique. Une pluralité de reliefs 122 peuvent être disposés au verso 108 de la première couche 102 de composants électroniques.
Comme le comprendra un spécialiste de la technique, diverses matières peuvent être employées pour former les reliefs 122, chacune ayant un procédé de fabrication correspondant. Par exemple, selon des aspects de la présente technique, les reliefs 122 peuvent être formés au verso 108 depuis la plaquette de semi-conducteur de la première couche 102 de composants électroniques. Ainsi, les reliefs 122 peuvent être formés en disposant uniformément une couche d'arrêt de gravure, par exemple le verso 108 de la plaquette de la première couche 102 de composants électroniques. En outre, la couche d'arrêt de gravure peut être configurée à l'aide de processus lithographiques de façon que seules les régions des reliefs 122 soient couvertes par la couche d'arrêt de gravure. Une attaque par voie sèche ou humide des surfaces découvertes forme des reliefs 122 partout où la surface a été protégée par la couche d'arrêt de gravure. Des techniques d'attaque telles que l'attaque par ions réactifs (AIR) ou l'attaque par voie humide dans de l'hydroxyde de potassium (KOH), peuvent être adaptées pour former des reliefs 122 ayant des parois latérales sensiblement verticales, ou des inclinaisons de parois latérales reflétant les plans cristallographiques du matériau semi- conducteur. Ensuite, la couche d'arrêt de gravure peut être éliminée.
Selon encore d'autres aspects de la présente technique, les reliefs 122 formés à la surface de la plaquette peuvent être réalisés à l'aide d'une matière métallique ou d'un matériau polymère. Un relief métallique peut être formé à l'aide de diverses techniques. Par exemple, un alliage à bas point de fusion, par exemple un métal du type brasure, peut être façonné pour créer des saillies en disposant tout d'abord des régions métalliques mouillables sur la plaquette, en appliquant le métal analogue à de la brasure et en mettant en refusion le métal analogue à une brasure pour former des reliefs 122 uniquement sur les régions mouillables. De même, des matériaux polymères peuvent être façonnés pour réaliser des reliefs 122 en créant tout d'abord sur la plaquette des régions localisées qui sont mouillables par un polymère liquide, non durci, en appliquant le polymère sur ces régions, puis en faisant durcir le polymère.
Pour faciliter l'alignement de la deuxième couche 112 de composants électroniques avec la première couche 102 de composants électroniques, des moyens d'alignement sont disposés sur une surface en regard de la première couche 102 de composants électroniques, en l'occurrence le recto 116 de la deuxième couche 52. Par exemple, plusieurs creux 124 sont gravés au recto 116 de la deuxième couche 112 de composants électroniques. Selon des aspects de la présente technique, une attaque par ions réactifs ou une attaque chimique peut être employée pour former les divers creux 124. Comme indiqué précédemment, ces techniques peuvent être conçues pour ajuster l'inclinaison des parois latérales ou autrement influencer la géométrie des creux 124. Selon une autre possibilité, une attaque par laser peut également être employée pour former les différents creux 124.
Les différents creux 124 sont conçus pour s'associer aux différents reliefs 122 disposés au verso 108 de la première couche 102 de composants électroniques. En outre, les creux 124 sont placés au recto 116 de la deuxième couche 112 de composants électroniques de façon que les creux 124 soient alignés avec les positions des reliefs 122 disposés au verso 108 de la première couche 102 de composants électroniques. Selon une autre possibilité, une pluralité de structures d'enclenchement, conçues pour coopérer avec les reliefs 122 disposés au verso 108 de la première couche 102 de composants électroniques, peuvent être disposées au recto 116 de la deuxième couche 102 de composants électroniques.
Dans les formes de réalisation illustrées sur les figures 14 à 16, les différents reliefs 122 et les différents creux 124 peuvent faciliter l'alignement de la deuxième couche 112 de composants électroniques avec la première couche 102 de composants électroniques. Par conséquent, dans certaines formes de réalisation, les différents reliefs 122 et les différents creux 124 peuvent être électriquement non conducteurs.
Un avantage supplémentaire apporté par la présente technique concerne l'alignement initial du substrat 72 avec le substrat correspondant 88 (cf. Fig. 3). Comme une plage métallique de connexion 80 est alignée avec et mise électriquement au contact de sa tranchée métallisée correspondante 76, les 1 o performances des capteurs, tels que les transducteurs 46, et/ou d'autres composants électroniques disposés au recto 74 peuvent être contrôlées de manière dynamique en fonction de la position d'alignement en testant des plages de contact d'E/S (non représentées) disposées elles aussi sur le recto 74. Dans un premier exemple, une paire de tranchées métallisées 96 peuvent être mises électriquement en court-circuit l'une avec l'autre sur le substrat correspondant 88. La valeur de résistance électrique entre les plages d'E/S correspondant aux tranchées métallisées en court-circuit est soumise à une surveillance dynamique au moment de la réalisation de l'alignement du substrat 72 avec le substrat correspondant 88. La réussite de l'alignement des substrats est contrôlée par la mise en évidence d'une valeur donnée de résistance électrique. Dans un autre exemple, les performances d'un transducteur tel que le transducteur 46 (cf. Fig. 3) peuvent être contrôlées de la même manière au moment du réglage de l'alignement. Dans ce cas, le transducteur 46 peut être soumis à une surveillance acoustique plutôt qu'électrique, et l'alignement se vérifie par une optimation des performances du transducteur.
La Fig. 15 illustre le couplage de la première couche 102 de composants électroniques et de la deuxième couche 112 de composants électroniques aboutissant à un enclenchement des couches 126 de composants électroniques. Comme le comprendront les spécialistes de la technique, une pâte anisotrope électriquement conductrice peut être disposée entre le verso 108 de la première couche 102 de composants électroniques et le recto 116 de la deuxième couche 112 de composants électroniques, de manière à réaliser une connexion physique, ainsi qu'électrique, entre les deux couches adjacentes 102 et 112 de composants électroniques. En outre, la Fig. 15 représente une structure d'enclenchement 128 qui résulte de l'accouplement des reliefs 122 disposés au verso 108 de la première couche 102 de composants électroniques et des creux 124 formés par attaque au recto 116 de la deuxième couche 112 de composants électroniques. En outre, une structure d'enclenchement 130 est représentée sur la Fig. 15.
La Fig. 16 représente une vue agrandie de la structure d'enclenchement 130 de la Fig. 15. L'accouplement du relief 122 disposé au verso 108 de la première couche 102 de composants électroniques et d'un creux 124 disposé au recto 116 de la deuxième couche 112 de composants électroniques est illustré sur la Fig. 16. Pendant le processus de couplage de la première couche 102 de composants électroniques à la deuxième couche 112 de composants électroniques, des espaces risquent d'apparaître dans la structure d'enclenchement 128. Ces espaces peuvent être comblés à l'aide 1 o d'une matière de remplissage 132. Par exemple, dans les transducteurs à ultrasons, si de tels espaces apparaissent pendant le processus de couplage de deux couches consécutives, les espaces peuvent être comblés à l'aide d'une matière améliorant les propriétés acoustiques afin de limiter le plus possible les réflexions acoustiques.
Les modules 10, 24 de composants électroniques superposés et le procédé de fabrication des modules de composants électroniques superposés décrits plus haut permettent la miniaturisation de systèmes susceptibles de trouver des applications dans divers domaines tels que les systèmes diagnostiques médicaux, l'imagerie médicale et industrielle et l'évaluation et les contrôles non destructifs de matière, lesquels permettent à leur tour de rendre plus facilement portatifs de tels systèmes.
En outre, la séparation des couches constitutives de composants électroniques d'après leur fonctionnalité et la fabrication des couches fonctionnelles à l'aide du procédé optimal à semi-conducteur peuvent rendre plus rentable la fabrication des modules de composants électroniques superposés.
De plus, en plaçant les couches fonctionnelles de composants électroniques à proximité immédiate les unes des autres et des matrices de composants électroniques, par exemple des matrices de capteurs, qu'elles peuvent exciter, les fonctions et les performances du système peuvent être grandement améliorées. Ces progrès sont une conséquence de la réduction la plus grande possible des longueurs d'interconnexion du fait de la suppression d'une couche d'interconnexion séparée et du bon alignement des couches de composants électroniques les unes avec les autres, facilité par l'introduction de moyens d'accouplement tels que des plages métalliques de connexion et de tranchées correspondantes disposées sur des couches consécutives. En outre, la superposition des couches de composants électroniques dans la direction Z permet une économie considérable de place précieuse sur la plaquette de semi-conducteur. En outre, le système et le procédé pour coupler des couches consécutives de composants électroniques, décrits ci-dessus, peuvent également servir pour un couplage d'une plaquette à une autre, un couplage d'un dispositif à un autre ou un couplage d'un dispositif à une plaquette, et chaque couche de composants électroniques de l'empilement peut être fabriquée à l'aide de différents procédés.
Par ailleurs, un agencement de moyens d'enclenchement, d'accouplement, d'alignement facilite l'auto-alignement des plages de connexion 110 disposées au verso 108 de la première couche 102 de composants électroniques avec les plages de connexion disposées au recto 116 de la deuxième couche 112 de composants 1 o électroniques pendant la refusion de la brasure ou pendant le soudage par fusion d'une couche de composants électroniques à une autre. Cet agencement est avantageux pour la résolution. De plus, une plus grande stabilité dimensionnelle peut être obtenue pendant les opérations d'assemblage et de fixation. En outre, un excellent alignement de couche à couche, c'est-à-dire une grande uniformité de hauteur aux interfaces, peut être obtenue à l'aide des moyens d'alignement.
LISTE DES REPERES
Premier module de composants électroniques superposés 12 Première couche de composants électroniques 14 Substrat de la première couche de composants électroniques 16 Deuxième couche 18 Substrat de la deuxième couche de composants électroniques 20 Traversées sous la forme de trous traversants 22 Direction de superposition 24 Deuxième modules de composants électroniques superposés 26 Première couche 28 Deuxième couche Troisième couche 32 Quatrième couche 34 Régions verticales conductrices 36 Direction de superposition 38 Première couche de composants électroniques Substrat de la première couche de composants électroniques 42 Recto de la première couche de composants électroniques 44 Verso de la première couche de composants électroniques 46 Pluralité de transducteurs 48 Traversées sous la forme de trous traversants Pluralité de plages métalliques de connexion 52 Deuxième couche de composants électroniques 54 Substrat de la deuxième couche de composants électroniques 56 Recto de la deuxième couche de composants électroniques 58 Verso de la deuxième couche de composants électroniques 60 Pluralité de tranchées 62 Couches enclenchées de composants électroniques 64 Structure d'enclenchement 66 Vue agrandie de la structure d'enclenchement 68 Matière de remplissage Première couche de composants électroniques 72 Substrat de la première couche de composants électroniques 35 74 Recto de la première couche de composants électroniques 76 Verso de la première couche de composants électroniques 78 Régions verticales électriquement conductrices 80 Premier ensemble de plages métalliques de connexion 82 Deuxième ensemble de plages métalliques de connexion 84 Matière contenant des particules conductrices 86 Deuxième couche de composants électroniques 88 Substrat de la deuxième couche de composants électroniques Recto de la deuxième couche 92 Verso de la deuxième couche 94 Premier ensemble de tranchées 96 Deuxième ensemble de tranchées 98 Matière contenant des particules conductrices Autre forme de réalisation possible pour l'alignement 102 Première couche de composants électroniques 104 Substrat de la première couche de composants électroniques 106 Recto du premier substrat 108 Verso du premier substrat Premier ensemble de plages métalliques de connexion 112 Deuxième couche de composants électroniques 114 Substrat de la deuxième couche de composants électroniques 116 Recto du deuxième substrat 118 Verso du deuxième substrat Deuxième ensemble de plages métalliques de connexion 122 Reliefs 124 Creux 126 Couche de composants électroniques enclenchées 128 Structure d'enclenchement Vue agrandie de la structure d'enclenchement 132 Matière de remplissage

Claims (10)

REVENDICATIONS:
1. Module (10) de composants électroniques superposés, comprenant: une première couche (12) comportant un premier substrat (14) ayant un recto et un verso; une première couche d'interconnexion électrique disposée sur le premier substrat (14) ; un premier dispositif électronique disposé au recto du premier substrat (14), le premier dispositif électronique étant conçu pour traiter une pluralité de signaux 1 o d'entrée; une deuxième couche (16) comportant un deuxième substrat (18) ayant un recto et un verso; une deuxième couche d'interconnexion électrique disposée sur le deuxième substrat (18) ; et un deuxième dispositif électronique disposé au recto du deuxième substrat (16), le deuxième dispositif électronique étant conçu pour traiter une pluralité de signaux d'entrée.
2. Module (10) de composants électroniques superposés selon la revendication 1, dans lequel le dispositif électronique est constitué par au moins un des équipements suivants: un pulseur, un conformateur de faisceau, un processeur de signaux, un circuit analogique haute tension, un système électromécanique micro-usiné et un circuit de commutation.
3. Procédé de fabrication d'un module (10) de composants électroniques superposés, le procédé comprenant les étapes consistant à : fabriquer une première couche (12) comportant un premier substrat (14) ayant un recto et un verso; disposer une première couche d'interconnexion électrique sur le premier substrat (14) ; disposer un premier dispositif électronique au recto du premier substrat (14) ; fabriquer une deuxième couche (16) comportant un deuxième substrat (18) ayant un recto et un verso; disposer une deuxième couche d'interconnexion électrique sur le deuxième substrat (18) ; disposer un deuxième dispositif électronique au recto du deuxième substrat (18) ; et coupler la première couche (12) à la deuxième couche (16).
4. Module (62) de composants électroniques superposés, comprenant: une première couche (38) comportant un premier substrat (40) ayant un recto (42) et un verso (44) ; une première couche d'interconnexion électrique disposée sur le premier substrat (40) ; un premier dispositif électronique disposé au recto (42) du premier substrat (40) ; une pluralité de plages métalliques de connexion (50) disposées au verso (44) du premier substrat (40) ; une deuxième couche (52) comportant un deuxième substrat (54) ayant un recto (56) et un verso (58) ; une deuxième couche d'interconnexion électrique disposée sur le deuxième substrat (54) ; un deuxième dispositif électronique disposé au recto (56) du deuxième substrat (54) ; et une pluralité de tranchées (60) formées par gravure au recto (56) du deuxième substrat (54).
5. Module (62) de composants électroniques superposés selon la revendication 4, dans lequel les différentes tranchées (60) formées par gravure au recto (56) du deuxième substrat (54) sont conçues pour coopérer avec les différentes plages métalliques de connexion (50) disposées au verso (44) du premier substrat (40).
6. Module (62) de composants électroniques superposés selon la revendication 4, comprenant en outre des particules conductrices abrasives à nanorevêtement (84) disposées sur les différentes plages métalliques de connexion (82) disposées au verso (76) du premier substrat (72).
7. Procédé de fabrication d'un module (62) de composants électroniques superposés, le procédé comprenant les étapes consistant à : réaliser une première couche (38) comportant un premier substrat (40) ayant un recto (42) et un verso (44) ; disposer une première couche d'interconnexion électrique sur le premier substrat (40) ; disposer un premier dispositif électronique au verso (42) du premier substrat (40) ; disposer une pluralité de plages métalliques de connexion (50) au verso (44) du premier substrat (40) ; réaliser une deuxième couche (52) comportant un deuxième substrat (54) ayant un recto (56) et un verso (58) ; disposer un deuxième dispositif électronique au recto (56) du deuxième substrat (54) ; et former par gravure une pluralité de tranchées (60) au recto (56) du deuxième 1 o substrat (54) pour qu'elles coopèrent avec les plages métalliques de connexion (50) disposées au verso (44) du premier substrat (40).
8. Procédé de fabrication d'un module (62) de composants électroniques superposés selon la revendication 7, dans lequel l'alignement des tranchées (60) formées par gravure au recto (56) du deuxième substrat (54) comporte le positionnement et la gravure des tranchées (60) au recto (56) du deuxième substrat (54) pour qu'elles coopèrent avec les plages métalliques de connexion (50) disposées au verso (44) du premier substrat (40).
9. Procédé de fabrication d'un module (62) de composants électroniques superposés selon la revendication 7, comprenant en outre la disposition de particules conductrices abrasives à nano-revêtement (84) sur les différentes plages métalliques de connexion (82) disposées au verso (76) du premier substrat (72).
10. Procédé de fabrication d'un module (62) de composants électroniques superposés selon la revendication 7, comprenant en outre l'étape consistant à disposer des particules conductrices abrasives à nano-revêtement (84) dans la pluralité de tranchées (96) formées par gravure au recto (90) du deuxième substrat (88).
FR0512029A 2004-12-03 2005-11-28 Composants electroniques superposes pour capteurs. Active FR2879022B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/003,602 US7518251B2 (en) 2004-12-03 2004-12-03 Stacked electronics for sensors

Publications (2)

Publication Number Publication Date
FR2879022A1 true FR2879022A1 (fr) 2006-06-09
FR2879022B1 FR2879022B1 (fr) 2009-02-27

Family

ID=36481205

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0512029A Active FR2879022B1 (fr) 2004-12-03 2005-11-28 Composants electroniques superposes pour capteurs.

Country Status (3)

Country Link
US (1) US7518251B2 (fr)
JP (1) JP5002150B2 (fr)
FR (1) FR2879022B1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009112272A1 (fr) * 2008-03-10 2009-09-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e. V. Procédé de production d'un circuit à base de semi-conducteurs et circuit à base de semi-conducteurs présentant une topologie de circuit tridimensionnelle

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200629554A (en) * 2004-10-14 2006-08-16 Koninkl Philips Electronics Nv A MOSFET for high voltage applications and a method of fabricating same
CN101517737B (zh) * 2006-09-25 2012-10-31 皇家飞利浦电子股份有限公司 通过芯片通孔的倒装片互连
US7451651B2 (en) * 2006-12-11 2008-11-18 General Electric Company Modular sensor assembly and methods of fabricating the same
US7687976B2 (en) * 2007-01-31 2010-03-30 General Electric Company Ultrasound imaging system
US8540640B2 (en) * 2007-03-20 2013-09-24 Hitachi Medical Corporation Ultrasonic probe and method for manufacturing the same and ultrasonic diagnostic device
US20080242979A1 (en) * 2007-03-30 2008-10-02 Rayette Ann Fisher Combined X-ray detector and ultrasound imager
US7892176B2 (en) * 2007-05-02 2011-02-22 General Electric Company Monitoring or imaging system with interconnect structure for large area sensor array
US20080315331A1 (en) * 2007-06-25 2008-12-25 Robert Gideon Wodnicki Ultrasound system with through via interconnect structure
US20090182233A1 (en) * 2008-01-10 2009-07-16 Robert Gideon Wodnicki Ultrasound System With Integrated Control Switches
US20090182229A1 (en) * 2008-01-10 2009-07-16 Robert Gideon Wodnicki UltraSound System With Highly Integrated ASIC Architecture
US9136259B2 (en) * 2008-04-11 2015-09-15 Micron Technology, Inc. Method of creating alignment/centering guides for small diameter, high density through-wafer via die stacking
JP2009291514A (ja) * 2008-06-09 2009-12-17 Canon Inc 静電容量型トランスデューサの製造方法、及び静電容量型トランスデューサ
US8345508B2 (en) * 2009-09-20 2013-01-01 General Electric Company Large area modular sensor array assembly and method for making the same
US8822275B2 (en) * 2012-04-30 2014-09-02 Hewlett-Packard Development Company, L.P. Composite wafer including a molded wafer and a second wafer
WO2014123922A1 (fr) 2013-02-05 2014-08-14 Butterfly Network, Inc. Transducteurs d'ultrasons métal-oxyde-semi-conducteurs complémentaires et appareil et procédés associés
US9242275B2 (en) 2013-03-15 2016-01-26 Butterfly Networks, Inc. Complementary metal oxide semiconductor (CMOS) ultrasonic transducers and methods for forming the same
CA2946133A1 (fr) 2014-04-18 2015-10-22 Butterfly Network, Inc. Transducteurs ultrasoniques dans des tranches de semi-conducteur a oxyde de metal complementaire (cmos) ainsi qu'appareil et procedes associes
US9067779B1 (en) 2014-07-14 2015-06-30 Butterfly Network, Inc. Microfabricated ultrasonic transducers and related apparatus and methods
US20170025388A1 (en) * 2015-07-22 2017-01-26 Microchip Technology Incorporated Backside Stacked Die In An Integrated Circuit (IC) Package
US9987661B2 (en) 2015-12-02 2018-06-05 Butterfly Network, Inc. Biasing of capacitive micromachined ultrasonic transducers (CMUTs) and related apparatus and methods
JP6745196B2 (ja) * 2016-11-04 2020-08-26 浜松ホトニクス株式会社 超音波検査装置
US10196261B2 (en) 2017-03-08 2019-02-05 Butterfly Network, Inc. Microfabricated ultrasonic transducers and related apparatus and methods
WO2018175564A1 (fr) * 2017-03-21 2018-09-27 The Charles Stark Draper Laboratory, Inc. Réseau de plan focal numérique neuromorphique
AU2018289454A1 (en) 2017-06-21 2019-12-05 Butterfly Network, Inc. Microfabricated ultrasonic transducer having individual cells with electrically isolated electrode sections
US11328969B2 (en) * 2017-11-16 2022-05-10 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and manufacturing method thereof
DE102018125901A1 (de) 2018-10-18 2020-04-23 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines elektronischen Bauelements, Halbleiterchip, elektronisches Bauelement und Verfahren zur Herstellung eines Halbleiterchips

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5780997A (en) * 1996-10-03 1998-07-14 Sundstrand Corporation Variable reluctance alternating current generator
US5798050A (en) * 1997-01-10 1998-08-25 International Business Machines Corporation Process for fabrication of a selectively filled flexible adhesive device for solderless connection of electronic modules to a substrate
JP3543251B2 (ja) * 1997-02-03 2004-07-14 ローム株式会社 Ｉｃチップのボンディング装置
KR100522223B1 (ko) * 1997-01-24 2005-12-21 로무 가부시키가이샤 반도체장치및그제조방법
JPH1117050A (ja) * 1997-06-20 1999-01-22 Matsushita Electric Ind Co Ltd 回路基板及び回路基板の製造方法
JP3594771B2 (ja) * 1997-07-25 2004-12-02 三菱電機株式会社 半導体装置の実装構造
US6114221A (en) * 1998-03-16 2000-09-05 International Business Machines Corporation Method and apparatus for interconnecting multiple circuit chips
WO2001056067A1 (fr) * 2000-01-31 2001-08-02 Lockheed Martin Corporation Composant micro electromecanique et architecture de systeme
EP1122567A1 (fr) * 2000-02-02 2001-08-08 Corning Incorporated Alignement passif utilisant un socle à surface inclinée
US6506671B1 (en) * 2000-06-08 2003-01-14 Micron Technology, Inc. Ring positionable about a periphery of a contact pad, semiconductor device components including same, and methods for positioning the ring around a contact pad
US6667225B2 (en) 2001-12-17 2003-12-23 Intel Corporation Wafer-bonding using solder and method of making the same
DE10200399B4 (de) 2002-01-08 2008-03-27 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Erzeugung einer dreidimensional integrierten Halbleitervorrichtung und dreidimensional integrierte Halbleitervorrichtung
JP4009846B2 (ja) * 2003-01-15 2007-11-21 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6815254B2 (en) * 2003-03-10 2004-11-09 Freescale Semiconductor, Inc. Semiconductor package with multiple sides having package contacts

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009112272A1 (fr) * 2008-03-10 2009-09-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e. V. Procédé de production d'un circuit à base de semi-conducteurs et circuit à base de semi-conducteurs présentant une topologie de circuit tridimensionnelle

Also Published As

Publication number Publication date
JP2006165546A (ja) 2006-06-22
US7518251B2 (en) 2009-04-14
JP5002150B2 (ja) 2012-08-15
US20060118939A1 (en) 2006-06-08
FR2879022B1 (fr) 2009-02-27

Similar Documents

Publication Publication Date Title
FR2879022A1 (fr) Composants electroniques superposes pour capteurs.
EP1568129B1 (fr) Support pour resonateur acoustique, resonateur acoustique et circuit integre correspondant
FR2879023A1 (fr) Matrice de transducteurs pour grande surface
KR101061867B1 (ko) 금속성 패드를 비아 위에 형성한 마이크로전자 요소
EP0638933B1 (fr) Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant
EP2192612B1 (fr) Procédé pour empiler et interconnecter des circuits intégrés
FR2917841A1 (fr) Systeme ultrasonore a structure d'interconnexion par traversees
FR2946785A1 (fr) Transducteur ultrasonore a performances acoustiques ameliorees
US7786573B2 (en) Packaging chip having interconnection electrodes directly connected to plural wafers
JP2009500821A (ja) 電子素子
JP6153471B2 (ja) 超小型電子ユニット、積層アセンブリ、システム、及びモジュール
FR3007403A1 (fr) Procede de realisation d'un dispositif microelectronique mecaniquement autonome
WO2004030102A1 (fr) Barrette de photodiodes et procede de fabrication de celle-ci
FR2990297A1 (fr) Empilement de structures semi-conductrices et procede de fabrication correspondant
WO1999024175A1 (fr) Procede de fabrication d'une sonde acoustique
BE1019752A3 (fr) Structure de plots de connexion pour composant electronique
FR3095719A1 (fr) Procédé de collage moléculaire hybride et circuit électronique pour la mise en oeuvre d'un tel procédé
WO2012045981A1 (fr) Procédé de fabrication d'un circuit
FR2754416A1 (fr) Module electronique et son procede de fabrication
WO2002078088A1 (fr) Assemblage de composants d'epaisseurs diverses
FR2922682A1 (fr) Procede de fabrication d'un micromodule de capture d'images
FR2972595A1 (fr) Procede d'interconnexion par retournement d'un composant electronique
EP3742478A1 (fr) Procédé d'auto-assemblage avec collage moléculaire hybride
FR2917233A1 (fr) Integration 3d de composants verticaux dans des substrats reconstitues.
WO2019030286A1 (fr) Systeme electronique et procede de fabrication d'un systeme electronique par utilisation d'un element sacrificiel

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 11

PLFP Fee payment

Year of fee payment: 12

PLFP Fee payment

Year of fee payment: 13

PLFP Fee payment

Year of fee payment: 14

PLFP Fee payment

Year of fee payment: 15

PLFP Fee payment

Year of fee payment: 16

PLFP Fee payment

Year of fee payment: 17

PLFP Fee payment

Year of fee payment: 18

PLFP Fee payment

Year of fee payment: 19