FR2819080A1 - Procede d'assemblage d'un composant tel qu'un circuit integre sur un substrat - Google Patents

Procede d'assemblage d'un composant tel qu'un circuit integre sur un substrat Download PDF

Info

Publication number
FR2819080A1
FR2819080A1 FR0017231A FR0017231A FR2819080A1 FR 2819080 A1 FR2819080 A1 FR 2819080A1 FR 0017231 A FR0017231 A FR 0017231A FR 0017231 A FR0017231 A FR 0017231A FR 2819080 A1 FR2819080 A1 FR 2819080A1
Authority
FR
France
Prior art keywords
component
face
layer
shims
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0017231A
Other languages
English (en)
Other versions
FR2819080B1 (fr
Inventor
Myriam Oudart
Francois Bernard
Marie Jose Molino
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Priority to FR0017231A priority Critical patent/FR2819080B1/fr
Publication of FR2819080A1 publication Critical patent/FR2819080A1/fr
Application granted granted Critical
Publication of FR2819080B1 publication Critical patent/FR2819080B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

Procédé de connexion d'un circuit intégré (2) selon lequel on prévoit de disposer le circuit intégré (2) entre deux cales (5, 5') avec sa face portant ses plots de connexion disposée au même niveau que les faces supérieures des cales (5, 5'). La mise en place du composant (2) se fait à l'aide d'un outil spécial (8) en matériau transparent tel que lorsque la face (82) de l'outil entre en contact avec les cales, on constate visuellement l'apparition de franges lumineuses à la surface (83) de l'outil (8), ce qui indique que la face supérieure du composant est au même niveau que les faces supérieures des cales. Applications : Empilement de composants et notamment de circuits intégrés.

Description

<Desc/Clms Page number 1>
PROCEDE D'ASSEMBLAGE D'UN COMPOSANT TEL QU'UN CIRCUIT
INTEGRE SUR UN SUBSTRAT
L'invention concerne un procédé d'assemblage d'un composant tel qu'un circuit intégré sur un substrat. Le circuit intégré possède des plots ou plages de connexion situés sur une face du circuit intégré et on assemble ce circuit intégré sur le substrat avec sa face opposée à la face portant les plots de connexion en contact avec le substrat. Pour réaliser des connexions au circuit intégré, il se pose alors un problème de réalisation d'une surface plane englobant la face du circuit intégré portant les plots de connexion.
L'invention est par exemple applicable à l'empilage d'un circuit AsGa du type MMIC (Monolithic Microwave Integrated Circuit) sur un circuit de commande en silicium de type ASIC (Application-Specific Integrated Circuit). La figure 1 représente à titre d'exemple un composant tel qu'un circuit intégré 2 de type MMIC empilé sur un circuit intégré 1 de type ASIC. La face 20 du circuit intégré 2 portant les plots de connexion 21,22 est situé à la partie supérieure de l'empilement. Le circuit 2 est compris dans une couche 5 d'un matériau isolant. Selon l'invention, il s'agit de faire en sorte que la surface 51 de la couche 5 soit au même niveau que la face 20 du circuit intégré 2. Une couche d'isolant 3 d'épaisseur très fine, réalisée sur la face 20 et la surface 51 doit ainsi être plane ou quasiment plane. Sur la couche 3 sont réalisées des conducteurs d'interconnexion 41. Le conducteur 41 est connecté au plot 21 par l'élément d'interconnexion 31. Dans certaines applications, le conducteur 41 doit être peu épais ce qui implique une planéité de la couche 3.
L'invention permet de réaliser une telle disposition.
L'invention concerne donc un procédé de connexion d'un composant de circuit intégré possédant des plots de connexion sur une première face, caractérisé en ce qu'il prévoit les étapes suivantes : - réalisation de cales à la surface d'une pièce support, lesdites cales définissant entre elles un espace vide ; - mise en place d'un composant de circuit intégré dans l'espace vide avec une face du composant opposée à la face portant les plots de connexion destinés à être collés à la surface de la pièce support, de la colle étant prévue entre le composant et la pièce support ;
<Desc/Clms Page number 2>
- la mise en place du composant se faisant avec un outil de manipulation possédant une face plane à laquelle est accolée la première face du composant, la surface de ladite face plane étant supérieure à la surface de l'espace vide de telle façon que pour la mise en place du composant, la face plane vienne faire pression sur le composant et s'appuyer sur les cales ; l'épaisseur du composant et de la colle étant, avant pression de la face plane sur le composant, légèrement supérieure à l'épaisseur des cales.
Les différents objets et caractéristiques de l'invention apparaîtront plus clairement dans la description qui va suivre faite à titre d'exemple ainsi que dans les figures annexées qui représentent : - la figure 1, un exemple de réalisation selon l'invention ; - les figures 2a et 2b, un procédé de réalisation selon l'invention ainsi qu'un outil de mise en place d'un composant et permettant de mettre en oeuvre l'invention ; - la figure 3, un exemple d'empilement d'un circuit intégré de type
MMIC sur un circuit intégré de type ASIC.
Le procédé de réalisation selon l'invention prévoit de réaliser sur un substrat 1 des cales 5, 5'. Dans l'espace 50 situé entre ces cales est placé un composant 2 avec une couche de colle 7 située entre le composant 2 et la face 10 du substrat. Cette colle peut se trouver sur la face du composant 2 ou sur la face 10 du substrat. L'épaisseur h1 du composant 2 et de la couche de colle 7 est sensiblement égale ou légèrement supérieure à l'épaisseur h2 des cales 5, 5'.
Comme cela est représenté en figure 2a, pour placer le composant 2 dans l'espace 5, on utilise une pièce (ou outil) de manipulation 8 possédant des trous d'aspiration tels que 81 débouchant sur la face 82 et qui communiquent avec un canal d'aspiration 80. Le composant 2 est placé contre la face 82 de façon à obstruer les trous 81. On procède à l'aspiration de l'air par le canal 80. Le composant 2 est alors plaqué contre la face 82 de l'outil de manipulation 8. Celui-ci permet de placer le composant 2 dans l'espace 50 situé entre les cales 5, 5'. La surface de la face 82 de l'outil est nettement supérieure à celle de l'espace 50 de telle façon que la face 82 de l'outil 8 vient s'appuyer sur les faces supérieures telles que 51 des cales 5,
<Desc/Clms Page number 3>
5'. La face supérieure 20 du composant se trouve ainsi au même niveau que les faces supérieures 51 des cales 5, 5'.
Par ailleurs, selon'l'invention, l'outil de manipulation 8 est en matériau transparent tel que du verre.
De cette façon, lorsque l'outil 8 entre en contact avec les cales 5, 5', des contraintes s'exercent dans le matériau de l'outil 8 et sous éclairement ambiant des franges lumineuses apparaissent sur la face 83 de l'outil 8. L'apparition de ces franges indique que l'outil 8 est en contact avec les cales 5, 5'et que la face 20 du composant 2 est au même niveau que les faces 51 des cales. Ce contrôle de l'apparition des franges peut se faire visuellement comme cela est indiqué sur la figure 2b.
Le procédé de l'invention peut être mis en oeuvre avec des cales 5, 5'en matériau qui n'est pas absolument rigide. Ce matériau peut être par exemple du polymère.
Une méthode préférentielle de réalisation de ces cales est de déposer sur le substrat 1 une couche épaisse de matériau polymère 5 puis de pratiquer par gravure laser la cavité 50.
L'épaisseur de la couche 5 est comme indiqué précédemment légèrement inférieure à l'épaisseur du composant 2 et de la colle 7.
Par ailleurs, la face 20 de certains composants 2 peut comporter des éléments en saillie. C'est le cas par exemple des circuits MMIC qui peuvent comporter des conducteurs. Dans ces conditions, pour que le procédé qui précède soit applicable, il convient d'aplanir la face 20. Pour cela, on dépose une couche de polymère en phase liquide à chaud et on l'aplanit. Une méthode pour que le polymère pénètre dans tout interstice situé entre les éléments en saillie (conducteur) et le composant 2 est de placer une membrane souple, de faire le vide et de déplacer, en exerçant une légère pression, un outil plat non tranchant (rouleau) à la surface de la membrane. Cela permet de faire pénétrer le polymère liquide dans tous les orifices existants et d'obtenir une surface plane. On laisse ensuite le polymère refroidir et se solidifier.
Après collage du composant 2 à la face 10 du substrat, l'espace vide de la cavité 50 entourant le composant 2 est comblé avec du matériau polymère. Pour réaliser cette opération, on peut déposer un matériau polymère liquide à chaud. L'ensemble étant placé dans une enceinte à vide
<Desc/Clms Page number 4>
avec une membrane souple posée sur la face portant le polymère liquide. Pour cela, on peut utiliser un sac en matériau plastique dans lequel on place l'ensemble. Ensuite, comme pour la réalisation de la face plane du composant 2, alors que le polymère est encore liquide, on déplace à la surface de la membrane souple (ou du sac) un outil plat qui a pour effet de faire pénétrer le polymère liquide entre les parois de la cavité 50 et les parois du composant 2. Le matériau en excès à la surface du composant et des cales 5,5'est enlevé et une couche de matériau isolant 3 est ensuite déposée sur une surface plane ou quasi plane On peut aussi envisager de se limiter à uniformiser l'épaisseur du matériau polymère liquide et obtenir ainsi directement une couche 3 de matériau polymère au-dessus du composant 2 et des cales 5,5'.
Ensuite, on pratique dans la couche 3, des trous tels que 31 (figure 1) accédant aux plots de connexion 21 du composant 21.
Ces trous sont ensuite métallisés et des conducteurs métalliques 41 sont réalisés à la surface de la couche 3 pour réaliser les interconnexions nécessaires et notamment les connexions vers des circuits extérieurs non représentés.
Dans un exemple de réalisation préféré de l'invention, le substrat 1 est un circuit intégré silicium de grandes dimensions (1 cm2), par exemple un ASIC. Le composant 2 est un circuit intégré de petites dimensions de type différent, par exemple un circuit en AsGa de type MMIC.
La figure 3 représente un tel exemple de réalisation. Le circuit intégré 1 possède sur sa face supérieure une ou plusieurs couches d'isolant 11,12 portant des réseaux de connexion (appelé niveau de routage). Ces réseaux de connexion sont connectés d'une part au circuit 1 et conduisent d'autre part à des plots de connexion tels que 14 et 15. Le circuit intégré 2 est mis en place sur le circuit intégré 1 selon le procédé décrit précédemment. De plus, lors de la réalisation des trous 31 et de leur métallisation, on réalise également des trous tels que 54 traversant la couche 5 et atteignant les plots de connexion tels que 14. Ces trous sont également métallisés et les interconnexions nécessaires à ces trous sont réalisées sur la couche 3. Il est également de réaliser des trous ne traversant que l'une ou l'autre des couches 3 ou 5 tels que les trous 55 et 56 et permettant ainsi de réaliser plusieurs niveaux de connexion.

Claims (14)

REVENDICATIONS
1. Procédé de connexion d'un composant de circuit intégré (2) possédant des plots de connexion sur une première face (20), caractérisé en ce qu'il prévoit les étapes suivantes : - réalisation de cales (5, 5') à la surface (10) d'une pièce support (1), lesdites cales définissant entre elles un espace vide (50) ; - mise en place d'un composant (2) de circuit intégré dans l'espace vide (50) avec une face du composant opposée à la face (20) portant les plots de connexion destinés à être collés à la surface (10) de la pièce support (1), de la colle étant prévue entre le composant (2) et la pièce support (1) ; - la mise en place du composant se faisant avec un outil de manipulation (8) possédant une face plane (82) à laquelle est accolée la première face (20) du composant (2), la surface de ladite face plane (82) étant supérieure à la surface de l'espace vide (50) de telle façon que pour la mise en place du composant, la face plane (82) vienne faire pression sur le composant (2) et s'appuyer sur les cales (5, 5') ; l'épaisseur du composant et de la colle (7) étant, avant pression de la face plane (82) sur le composant, légèrement supérieure à l'épaisseur des cales.
2. Procédé selon la revendication 1, caractérisé en ce que la réalisation des cales se fait par réalisation d'une couche d'un matériau (5) et gravure dans cette couche d'une cavité (50) tenant lieu d'espace vide.
3. Procédé selon la revendication 2, caractérisé en ce que la couche de matériau (5) est une couche de matériau polymère et que la gravure est faite par gravure laser.
4. Procédé selon la revendication 1, caractérisé en ce qu'après collage du composant (2), à la pièce support (1), on réalise sur la première face (20) du composant et sur la face supérieure des cales (51), une couche d'un matériau isolant.
5. Procédé selon la revendication 1, caractérisé en ce que l'outil de manipulation (8) est en matériau transparent et possède des trous d'aspiration (81) débouchant sur la face plane (82) et reliés à au moins un
<Desc/Clms Page number 6>
canal d'aspiration d'air (80), la première face (20) du composant étant plaquée contre ces trous durant la phase de mise en place du composant (2) dans l'espace vide (50).
6. Procédé selon la revendication 5, caractérisé en ce que l'outil de manipulation est en verre.
7. Procédé selon l'une des revendications 1 ou 5, caractérisé en ce que durant la mise en place du composant et lors de la mise en contact de la face plane (82) de l'outil de manipulation avec les cales (5, 5'), l'outil étant éclairé, on détecte l'apparition de franges lumineuses.
8. Procédé selon la revendication 1, caractérisé en ce qu'avant la mise en place du composant (2) dans l'espace vide (50), la face (20) portant les plots de connexion est revêtue d'une couche d'un matériau polymère liquide qui est ensuite refroidie et solidifiée permettant d'obtenir une face (20) plane.
9. Procédé selon la revendication 8, caractérisé en ce que la face (20) portant les plots de connexion est revêtue d'une couche d'un matériau polymère liquide à chaud recouverte d'une membrane souple et que l'ensemble étant sous vide un outil plat est déplacé uniformément à la surface de la membrane pour permettre au polymère de pénétrer dans toutes les cavités de la surface (20) et pour obtenir une surface (20) plane.
10. Procédé selon la revendication 4, caractérisé en ce qu'après collage du composant (2) sur la pièce support (1) on dépose une couche d'un matériau polymère liquide à chaud, puis en atmosphère sous vide, on exerce une pression sur l'ensemble de la couche de matériau polymère pour qu'il pénètre dans les éventuels espaces libres existant entre les parois du composant (2) et les parois de l'espace vide (50).
11. Procédé selon la revendication 10, caractérisé en ce qu'une couche d'isolant (3) est ensuite déposée sur les faces supérieures (20, 51) du composant (2) et des cales (5, 5').
12. Procédé selon la revendication 10, caractérisé en ce que du matériau polymère liquide en excès et conservé sur les faces supérieures (20, 51) du composant (2) et des cales (5, 5') pour constituer sur ces faces une couche de matériau isolant (3).
13. Procédé selon la revendication 4, caractérisé en ce qu'on réalise des premiers trous (31,32) dans la couche de matériau isolant
<Desc/Clms Page number 7>
jusqu'à atteindre les plots de connexion (21, 22) du composant, puis on métallise ces trous et on réalise des conducteurs d'interconnexion sur la face supérieure de la couche de matériau isolant.
14. Procédé selon l'une des revendications 1 ou 9, caractérisé en ce que la pièce support (1) est un circuit intégré de plus grandes dimensions que celles du composant (2), le composant (2) étant collé sur la face (10) du circuit intégré portant des plots de connexion et en ce que, lors de la réalisation des premiers trous (31,32) et de leur métallisation, on réalise également des deuxièmes trous traversant la couche de matériau isolant (3) et/ou la couche (5) (ou cales 5,5') jusqu'à atteindre les plots de connexion dudit circuit intégré (1) et en ce qu'on les métallise également.
FR0017231A 2000-12-28 2000-12-28 Procede d'assemblage d'un composant tel qu'un circuit integre sur un substrat Expired - Fee Related FR2819080B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR0017231A FR2819080B1 (fr) 2000-12-28 2000-12-28 Procede d'assemblage d'un composant tel qu'un circuit integre sur un substrat

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0017231A FR2819080B1 (fr) 2000-12-28 2000-12-28 Procede d'assemblage d'un composant tel qu'un circuit integre sur un substrat

Publications (2)

Publication Number Publication Date
FR2819080A1 true FR2819080A1 (fr) 2002-07-05
FR2819080B1 FR2819080B1 (fr) 2004-02-06

Family

ID=8858351

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0017231A Expired - Fee Related FR2819080B1 (fr) 2000-12-28 2000-12-28 Procede d'assemblage d'un composant tel qu'un circuit integre sur un substrat

Country Status (1)

Country Link
FR (1) FR2819080B1 (fr)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2138205A (en) * 1983-04-13 1984-10-17 Philips Electronic Associated Methods of manufacturing a microwave circuit
EP0149317A2 (fr) * 1984-01-13 1985-07-24 Stc Plc Recouvrement de circuits imprimés
JPH05152387A (ja) * 1991-11-28 1993-06-18 Fujitsu Ltd 圧着用ボンデイングヘツドの調整方法
EP0771029A2 (fr) * 1995-10-24 1997-05-02 Oki Electric Industry Co., Ltd. Dispositif semi-conducteur présentant une structure améliorée pour éviter les craquements et procédé de fabrication
WO1998015974A1 (fr) * 1996-10-10 1998-04-16 Samsung Electronics Co., Ltd. Procede de montage du cristal d'un instrument a semi-conducteurs
US5745984A (en) * 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module
JPH10308431A (ja) * 1997-05-07 1998-11-17 Nec Corp 半導体素子搭載装置
JP2000294602A (ja) * 1999-04-01 2000-10-20 Nec Corp フリップチップボンダー

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2138205A (en) * 1983-04-13 1984-10-17 Philips Electronic Associated Methods of manufacturing a microwave circuit
EP0149317A2 (fr) * 1984-01-13 1985-07-24 Stc Plc Recouvrement de circuits imprimés
JPH05152387A (ja) * 1991-11-28 1993-06-18 Fujitsu Ltd 圧着用ボンデイングヘツドの調整方法
US5745984A (en) * 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module
EP0771029A2 (fr) * 1995-10-24 1997-05-02 Oki Electric Industry Co., Ltd. Dispositif semi-conducteur présentant une structure améliorée pour éviter les craquements et procédé de fabrication
WO1998015974A1 (fr) * 1996-10-10 1998-04-16 Samsung Electronics Co., Ltd. Procede de montage du cristal d'un instrument a semi-conducteurs
US6261492B1 (en) * 1996-10-10 2001-07-17 Samsung Electronics Co., Ltd. Method for fitting a semiconductor chip
JPH10308431A (ja) * 1997-05-07 1998-11-17 Nec Corp 半導体素子搭載装置
JP2000294602A (ja) * 1999-04-01 2000-10-20 Nec Corp フリップチップボンダー

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 017, no. 538 (E - 1440) 28 September 1993 (1993-09-28) *
PATENT ABSTRACTS OF JAPAN vol. 1999, no. 02 26 February 1999 (1999-02-26) *
PATENT ABSTRACTS OF JAPAN vol. 2000, no. 13 5 February 2001 (2001-02-05) *

Also Published As

Publication number Publication date
FR2819080B1 (fr) 2004-02-06

Similar Documents

Publication Publication Date Title
EP2863420B1 (fr) Procédé amélioré d&#39;assemblage par collage direct entre deux éléments, chaque élément comprenant des portions de métal et de matériaux diélectriques
EP2279524B1 (fr) Procede de realisation d&#39;un dispositif optique a composants optoelectroniques integres
EP0584349B1 (fr) Procede d&#39;interconnexion en trois dimensions de boitiers de composants electroniques, et dispositif obtenu par ce procede
FR2917234A1 (fr) Dispositif multi composants integres dans une matrice semi-conductrice.
EP3089211A1 (fr) Composant electronique resistant a l&#39;humidite et procede d&#39;encapsulation d&#39;un circuit electronique pour former un tel composant
FR3007403A1 (fr) Procede de realisation d&#39;un dispositif microelectronique mecaniquement autonome
FR3053526A1 (fr) Procede de fabrication collective de dispositifs electroniques et dispositif electronique
EP0593330A1 (fr) Procédé d&#39;interconnexion 3D de boîtiers de composants électroniques, et composant 3D en résultant
EP0664633B1 (fr) Dispositif de production de signaux acoustiques, transmissibles par voie téléphonique
FR2990297A1 (fr) Empilement de structures semi-conductrices et procede de fabrication correspondant
EP1657749B1 (fr) Boîtier microélectronique multiplans avec blindage interne
FR2729768A1 (fr) Techniques d&#39;encapsulage des fibres optiques
FR2819080A1 (fr) Procede d&#39;assemblage d&#39;un composant tel qu&#39;un circuit integre sur un substrat
FR3098646A1 (fr) Composant electronique resistant a l&#39;humidite et procede de realisation d&#39;un tel composant
EP2040291B1 (fr) Procédé de collage de puces sur un substrat de contrainte et procédé de mise sous contrainte d&#39;un circuit de lecture semi-conducteur
FR3024591A1 (fr) Procede de fabrication d’un panneau photovoltaique
FR3050862A1 (fr) Dispositif electronique a puces electroniques et dissipateur de la chaleur
EP1824779A1 (fr) Dispositif et procede de fermeture hermetique d&#39;une cavite d&#39;un compose electronique
FR2819100A1 (fr) Procede d&#39;empilage de circuits integres
EP2250670B1 (fr) Procédé de connexion électrique pour un composant muni d&#39;inserts avec cales compensatrices
FR2694139A1 (fr) Substrat d&#39;interconnexion pour composants électroniques et son procédé de fabrication.
EP3232471A1 (fr) Système électronique pourvu d&#39;une pluralité de fonctions électroniques interconnectées
FR3136588A1 (fr) Boîtier, par exemple boîtier optique, de circuit integre
FR2843485A1 (fr) Procede de fabrication d&#39;un module de circuits integres et module correspondant
FR2706222A1 (fr) Assemblage haute densité, haute fiabilité de circuits intégrés et son procédé de réalisation.

Legal Events

Date Code Title Description
ST Notification of lapse