FR2816758A1 - Copper metallization for transistor connections and interconnections involves electrolytic deposition of diffusion barriers and layers of copper and copper alloys - Google Patents

Copper metallization for transistor connections and interconnections involves electrolytic deposition of diffusion barriers and layers of copper and copper alloys Download PDF

Info

Publication number
FR2816758A1
FR2816758A1 FR0014629A FR0014629A FR2816758A1 FR 2816758 A1 FR2816758 A1 FR 2816758A1 FR 0014629 A FR0014629 A FR 0014629A FR 0014629 A FR0014629 A FR 0014629A FR 2816758 A1 FR2816758 A1 FR 2816758A1
Authority
FR
France
Prior art keywords
layer
copper
followed
annealing
cleaning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0014629A
Other languages
French (fr)
Other versions
FR2816758B3 (en
Inventor
Lionel Girardie
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to FR0014629A priority Critical patent/FR2816758B3/en
Publication of FR2816758A1 publication Critical patent/FR2816758A1/en
Application granted granted Critical
Publication of FR2816758B3 publication Critical patent/FR2816758B3/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Copper metallization involves electrolytic deposition of copper (Cu) diffusion barrier and copper (Cu) and Cu alloy layers, cleaning, depositing further copper layers and a protection layer, abrasion and planarization, depositing a Cu alloy layer, etching and depositing a further diffusion barrier. Copper metallization involves: (a) etching a single or double damascene structure on a substrate surface, cleaning the walls of the structure, depositing a Cu diffusion barrier layer (2) of a metallic material (M) that is insoluble in Cu or an alloy of M and metals M1 and/or M2 that are at least partially soluble in M and Cu by an autocatalytic electrochemical process, and cleaning; (b) electrochemically depositing a Cu layer (3) of thickness less than 200 nm on (2), then annealing at 200-800 degrees C in H2, N2 or Ar for 1-240 minutes and cleaning; (c) electrochemically depositing a Cu and M3 alloy layer of thickness below 100 nm on layer (3) followed by annealing; (d) electrochemically depositing a Cu layer (5) of thickness less than 200 nm on layer (4), followed by annealing and cleaning; (e) electrochemically depositing a copper layer (6) of thickness 300 nm employing two different current phases, the first phase taking place in a low conductivity electrolytic bath at a current density of 0.5-5 mA/square cm between the cathode or substrate and a CuP anode for 5-20 seconds creating an equilibrium potential, and the second phase involving modification of the electrochemical equilibrium by applying a reverse periodic current for plating Cu according to Tafel kinetics at a current density of 20-50% of the Tafel current limit which modifies the potential, annealing at 15-105 degrees C for 30-180 seconds, and cleaning surface (6); (f) electrochemically depositing a Cu layer (7) on layer (6) by employing first and second current phases that are the same as those in stage (e), followed by annealing at 250-600 degrees C in H2, N2 or Ar for 1-240 minutes; (g) electrochemically depositing a protection layer (8) of thickness below 5 nm on layers (6) and (7), followed by annealing at 15-100 degrees C for 30-180 seconds; (h) abrasion and planarization of the top of the electrochemically deposited layers (6) and (7) and protection layer (8) by chemical mechanical polishing at an increased selectivity with respect to layer (2) by using a chemical solution dispersed on an appropriate fabric and not containing a hydrosol phase; (i) electrochemically depositing a Cu and M3 alloy layer (9) of thickness below 200 nm on layers (6) and (7), followed by annealing; (j) partial electrolytic etching of layer (9) at an increased selectivity with respect to layer (2), to a thickness of 100 nm, to form a new layer (10), followed by annealing at 200-500 degrees C in H2 or N2 or Ar or O2 or in vacuum for 1-240 minutes; (k) dry or wet etching of layer (2) on the horizontal plane at an increased selectivity with respect to layer (10), followed by cleaning and preparing the surface of layer (10); and (l) electrochemically depositing a copper diffusion barrier layer (11) of thickness below 10 nm and comprising a metal M4 that is insoluble in Cu, or a binary or ternary alloy of M4 and metals M1 and/or M2, followed by annealing at 200-800 degrees C in H2 or N2 or Ar or O2 or in vacuum, for 1-240 minutes, followed by cleaning layer (11).

Description

<Desc/Clms Page number 1> <Desc / Clms Page number 1>

Figure img00010001
Figure img00010001

Description DOMAINE DE L'INVENTION
La présente invention concerne une innovation de la technologie de la métallisation par le Cuivre qui peut être utilisée pour les interconnections des transistors dans la fabrication des circuits intégrés, l'interconnexion des portes logiques par module et peut être étendue à la production de tout type de dispositifs intégrés tels que les têtes de lecture de dispositifs de stockage de données, de disques durs et optiques, d'écrans à cristaux liquides, de dispositifs d'optique intégré ou d'analyse biologique. Description FIELD OF THE INVENTION
The present invention relates to an innovation in copper metallization technology which can be used for the interconnections of transistors in the manufacture of integrated circuits, the interconnection of logic gates by module and can be extended to the production of any type of integrated devices such as the read heads of data storage devices, hard and optical disks, liquid crystal displays, integrated optics or biological analysis devices.

SUPPORT DE L'INVENTION
La métallisation par le Cuivre utilisée jusqu'à présent est basée sur la constitution d'une microstructure damascène, laquelle est gravée dans un matériau isolant les connections des transistors par niveau de métallisation. La métallisation par le Cuivre requiert l'utilisation de barrière de diffusion du Cuivre dans le silicium et les isolants, laquelle barrière de diffusion est déposée par plusieurs techniques telles que la pulvérisation, le dépôt en phase vapeur. Les matériaux choisis sont le Tantale (Ta), le Nitrure de Titane, le Nitrure de Tungstène ou des alliages de Tantale comme le TaSiN. Sur cette couche mince, une couche catalytique de Cuivre est déposé par plusieurs techniques mais essentiellement basées sur la pulvérisation ou les dépôts en phase vapeur. L'adhésion de ces différentes couches le long des parois verticales de la microstructure damascène devient de plus en plus faible de part la limitation des développement de ces techniques et en raison des besoins en intégration de plus en plus élevés qui exigent de graver de plus en plus fin des structure de type damascène. Ces techniques de l'état de l'art demandent de contrôler certains effets parasites au processus de dépôt par électrolyse du Cuivre dans un bain d'électrolytes : ces effets sont donc des défauts engendrés par le choix des étapes de couches minces. Ces défauts peuvent être une surdéposition d'un matériau en une zone occasionnant ultérieurement des défauts dans l'électrodéposition du Cuivre. Le Cuivre devenant un métal de choix pour sa conductivité et pour sa plus forte résistance à l'électromigration, les différentes couches minces doivent permettre de préserver à la fois une faible résistivité des zones de conductions et par conséquent garder de façon intrinsèque les paramètres du Cuivre déposé dans une structure damascène et un contrôle fin de la croissance des grains de métal déposé doit opérer. Or les techniques de l'état de l'art occasionnent une hausse de la résistivité des zones de conduction par le choix des matériaux, le choix des techniques de dépôt, les défauts engendrés de ces même techniques et une résistance à l'électromigration du Cuivre qui ne correspond pas aux besoins en relation avec des densités de courant de plus en plus élevés. SUPPORT OF THE INVENTION
The metallization by copper used until now is based on the constitution of a damascene microstructure, which is etched in a material insulating the connections of the transistors by metallization level. Copper metallization requires the use of a copper diffusion barrier in silicon and insulators, which diffusion barrier is deposited by several techniques such as sputtering, vapor deposition. The materials chosen are Tantalum (Ta), Titanium Nitride, Tungsten Nitride or Tantalum alloys such as TaSiN. On this thin layer, a copper catalytic layer is deposited by several techniques but essentially based on spraying or vapor phase deposits. The adhesion of these different layers along the vertical walls of the damascene microstructure becomes increasingly weak due to the limitation of the development of these techniques and because of the increasingly high integration needs which require to engrave more and more finer damascene type structures. These state-of-the-art techniques require controlling certain parasitic effects on the copper electrolysis deposition process in an electrolyte bath: these effects are therefore defects caused by the choice of thin film steps. These defects can be an overdeposition of a material in a zone subsequently causing defects in the electroplating of copper. Copper becoming a metal of choice for its conductivity and for its higher resistance to electromigration, the different thin layers must make it possible to preserve both a low resistivity of the conduction areas and therefore intrinsically keep the parameters of the Copper deposited in a damascene structure and a fine control of the growth of the grains of deposited metal must operate. However, the techniques of the state of the art cause an increase in the resistivity of the conduction zones by the choice of materials, the choice of deposition techniques, the defects caused by these same techniques and resistance to the electromigration of copper. which does not correspond to the needs in connection with increasingly high current densities.

La présente invention a pour objet de présenter une technique de métallisation permettant à la  The object of the present invention is to present a metallization technique allowing the

<Desc/Clms Page number 2> <Desc / Clms Page number 2>

Figure img00020001

fois de suivre l'évolution de l'intégration et donc de déposer le Cuivre sur des structures damascène de plus en plus étroites tout en offrant des connections cuivrées répondant aux exigences de conductivité et de résistance à l'électromigration.
Figure img00020001

time to follow the evolution of the integration and therefore to deposit the Copper on increasingly narrow damascene structures while offering copper connections meeting the requirements of conductivity and resistance to electromigration.

DETAIL DE L'INVENTION
La présente invention présente une technique de métallisation par le Cuivre dans une microstructure damascène. L'invention est basée sur le dépôt contrôlé de couches minces par voie électrolytique uniquement. DETAIL OF THE INVENTION
The present invention presents a technique of metallization with copper in a damascene microstructure. The invention is based on the controlled deposition of thin layers by electrolytic means only.

En annexes allant de 1 à 5, une présentation d'une structure damascène remplie par les différents dépôts de couches minces selon le mode opératoire faisant l'objet de la présente invention. In appendices ranging from 1 to 5, a presentation of a damascene structure filled with the various deposits of thin layers according to the operating mode which is the subject of the present invention.

- La figure n l présente la structure damascène remplie par les dépôts des couches minces permettant la métallisation au Cuivre à savoir une couche de barrière de diffusion (2), d'une couche de Cuivre (3), d'une couche d'alliage à base de Cuivre (4), d'une couche de Cuivre (5) suivie d'une électrodéposition du Cuivre (6) et (7) complétée par une couche de protection du Cuivre électrodéposé (8).  - Figure nl shows the damascene structure filled with deposits of thin layers allowing metallization with Copper, namely a diffusion barrier layer (2), a layer of Copper (3), a layer of alloy with Copper base (4), a layer of Copper (5) followed by an electroplating of Copper (6) and (7) supplemented by a protective layer of Electroplated Copper (8).

- La figure n 2 présente la structure damascène remplie après une étape de gravure sélective ou de planarisation par différent types de technique CMP (traduit de l'anglais polissage mécano-chimique) du Cuivre electrodéposé en excès.  - Figure 2 shows the damascene structure filled after a selective etching or planarization step using different types of CMP technique (translated from chemical mechanical polishing) of excess electrodeposited copper.

- La figure n 3 présente la structure damascène remplie après une étape de dépôt sélectif d'un alliage de Cuivre (9) à la surface de la structure damascène remplie par les couches (2), (3), (4), (5), (6), (7).  - Figure 3 shows the damascene structure filled after a step of selective deposition of a copper alloy (9) on the surface of the damascene structure filled with the layers (2), (3), (4), (5 ), (6), (7).

- La figure no4 présente la structure damascène remplie après une étape de gravure et de planarisation de la couche faisant office de barrière de diffusion à la surface des couches isolantes sur le plan horizontal (2) et de la gravure sélective partielle de l'alliage de Cuivre (9) formant ainsi une nouvelle couche (10), sur lequel est déposé une couche mince ayant pour objet d'être une nouvelle barrière de diffusion (11) à caractéristiques spécifiques tels que l'adhésion de cette couche à la fois à l'alliage en Cuivre dessous et aux couches à base de
Silicium et de Carbone au-dessus et qui possède des propriétés spécifiques en terme de conductivité, de dureté et de stabilité électrochimique. - Figure 4 shows the damascene structure filled after a step of etching and planarization of the layer acting as a diffusion barrier on the surface of the insulating layers on the horizontal plane (2) and of the partial selective etching of the alloy of Copper (9) thus forming a new layer (10), on which is deposited a thin layer intended to be a new diffusion barrier (11) with specific characteristics such as the adhesion of this layer both to the '' Copper alloy underneath and layers based on
Silicon and Carbon above and which has specific properties in terms of conductivity, hardness and electrochemical stability.

La technique de métallisation par le Cuivre de la présente invention est basée sur un procédé se composant d'un cycle d'étapes, lequel cycle se définit par :
Gravure d'une structure damascène simple (1) ou double à la surface d'un substrat, - Nettoyage à l'intérieur de la structure damascène ainsi formée et préparation des surfaces de parois de la structure damascène, - Dépôt d'une couche de barrière de diffusion du Cuivre (2) composée d'un matériau de au caractère métallique Me n'ayant pas de solubilité solide et liquide avec le Cuivre ou The copper metallization technique of the present invention is based on a process consisting of a cycle of steps, which cycle is defined by:
Etching of a single (1) or double damascene structure on the surface of a substrate, - Cleaning inside the damascene structure thus formed and preparation of the wall surfaces of the damascene structure, - Deposition of a layer of Copper diffusion barrier (2) composed of a material having a metallic character Me having no solid and liquid solubility with copper or

<Desc/Clms Page number 3> <Desc / Clms Page number 3>

Figure img00030001

d'un alliage binaire ou ternaire entre Me et un métal Mel, Me2 ayant une solubilité ou une solubilité partielle avec Me et Cu par une technique électrochimique dite auto catalytique [I] dans une cellule électrochimique (I) suivi d'un recuit à une température TI suivi d'un nettoyage de la surface de (2) dans et sur la structure damascène,
Figure img00030002

- Dépôt d'une couche de Cuivre (3) d'une épaisseur inférieure à 200 nm sur la couche (2) par une technique électrochimique dite auto catalytique [II] dans une cellule électrochimique (II) suivi d'un recuit à une température comprise entre 200OC et 800OC sous atmosphère d'Hydrogène (H2) ou d'Azote (N2) ou d'Argon (Ar) pendant un intervalle de temps allant de 1 minute à 240 minutes et d'un nettoyage de la surface de (3) dans et sur la structure damascène, - Dépôt d'une couche (4) d'une épaisseur inférieure à 100 nm comportant un alliage binaire de Cuivre et d'un métal Me3 sur la couche (3) par une technique électrochimique dite auto catalytique [III] dans une cellule électrochimique (II) suivi d'un recuit dans une gamme de température TIII, - Dépôt d'une couche d'une épaisseur inférieure à 200 nm de Cuivre (5) sur la couche (4) par une technique électrochimique dite auto catalytique [II] dans une cellule électrochimique (II) suivi d'un recuit dans une gamme de température TII et d'un nettoyage de la surface (5), - Dépôt d'une couche d'une épaisseur inférieure à 300 nm de Cuivre (6) sur la couche (5) par une technique d'électrodéposition dans une cellule électrochimique (III) de forme compatible avec le bain chimique d'électrolytes de résistivité comparable à celle du substrat en employant deux phases de courant potentiel à savoir que la première phase consiste à une immersion du substrat comportant la structure damascène dans le dit bain d'électrolytes de faible conductivité de la cellule (III) où passe un faible courant compris de densité comprise entre 0,5 mA/cm et 5 niA/cm2 entre la cathode soit le substrat et l'anode en CuP pendant un temps variant entre 5 secondes et 20 s créant un potentiel à l'équilibre et la seconde phase consiste à modifier l'équilibre électrochimique par l'application d'un courant périodique et renverse pour plaquer le Cu selon une cinétique de Tafel dans une zone de densité de courant variant entre 25 % et 50 % du courant limite de Tafel ce qui modifie le potentiel et laquelle deuxième phase précède un recuit à une température comprise entre 15 C et 105OC pendant un intervalle de temps allant de 30 secondes à 180 secondes et d'un nettoyage de la surface (6), - Dépôt d'une couche de Cuivre (7) complétant la couche (6) par une technique d'électrodéposition dans une cellule électrochimique (III) de forme compatible avec le bain chimique d'électrolytes de résistivité comparable à celle du substrat en employant deux phases de courant potentiel à savoir que la première phase consiste à une immersion du substrat comportant la structure damascène dans le dit bain d'électrolytes de faible conductivité de la cellule (III) où passe un faible courant compris de densité
Figure img00030001

of a binary or ternary alloy between Me and a metal Mel, Me2 having a solubility or partial solubility with Me and Cu by an electrochemical technique called self-catalytic [I] in an electrochemical cell (I) followed by annealing at a temperature TI followed by a cleaning of the surface of (2) in and on the damascene structure,
Figure img00030002

- Deposition of a layer of Copper (3) with a thickness less than 200 nm on the layer (2) by an electrochemical technique called auto catalytic [II] in an electrochemical cell (II) followed by annealing at a temperature between 200OC and 800OC under an atmosphere of Hydrogen (H2) or Nitrogen (N2) or Argon (Ar) for a time interval ranging from 1 minute to 240 minutes and a cleaning of the surface of (3 ) in and on the damascene structure, - Deposition of a layer (4) with a thickness less than 100 nm comprising a binary alloy of copper and a metal Me3 on the layer (3) by an electrochemical technique called self-catalytic [III] in an electrochemical cell (II) followed by annealing in a temperature range TIII, - Deposition of a layer with a thickness less than 200 nm of Copper (5) on the layer (4) by a technique electrochemical called auto catalytic [II] in an electrochemical cell (II) followed by annealing in a range d e TII temperature and a cleaning of the surface (5), - Deposition of a layer with a thickness of less than 300 nm of Copper (6) on the layer (5) by an electrodeposition technique in an electrochemical cell (III) of a shape compatible with the chemical electrolyte bath of resistivity comparable to that of the substrate by using two phases of potential current, namely that the first phase consists in immersion of the substrate comprising the damascene structure in said electrolyte bath of low conductivity of the cell (III) through which a low current comprised of density between 0.5 mA / cm and 5 niA / cm2 passes between the cathode or the substrate and the CuP anode for a time varying between 5 seconds and 20 s creating a potential at equilibrium and the second phase consists in modifying the electrochemical equilibrium by the application of a periodic current and reverses to plate the Cu according to Tafel kinetics in an area of current density nt varying between 25% and 50% of the limit current of Tafel which modifies the potential and which second phase precedes an annealing at a temperature between 15 C and 105OC for a time interval ranging from 30 seconds to 180 seconds and a cleaning of the surface (6), - Deposition of a layer of Copper (7) completing the layer (6) by an electrodeposition technique in an electrochemical cell (III) of a shape compatible with the chemical bath of resistivity electrolytes comparable to that of the substrate by using two phases of potential current, namely that the first phase consists in immersing the substrate comprising the damascene structure in the said bath of electrolytes of low conductivity of the cell (III) through which a low current passes density

<Desc/Clms Page number 4> <Desc / Clms Page number 4>

Figure img00040001

comprise entre 0, 5mA/cm2 et 5 niA/cm2 entre la cathode soit le substrat et l'anode en CuP pendant un temps variant entre 5 s et 20 s créant un potentiel à l'équilibre et la seconde phase consiste à modifier l'équilibre électrochimique par l'application d'un courant périodique et renverse pour plaquer le Cu selon une cinétique de Tafel dans une zone de densité de courant variant entre 25 % et 50 % du courant limite de Tafel ce qui modifie le potentiel et laquelle deuxième phase précède un recuit à une température comprise entre 250OC et 600OC sous atmosphère d'Hydrogène (H2) ou d'Azote (N2) ou d'Argon (Ar) pendant un intervalle de temps allant de 1 minute à 240 minutes, - Dépôt d'une couche (8) d'une épaisseur inférieure à 5 nm de protection des couches de
Cu (6) et (7) par une technique dite de substitution par voie électrolytique suivi d'un recuit à température comprise entre 15 C et 100OC pendant un intervalle de temps allant de 30 secondes à 180 secondes,
Abrasion et planansation du sommet des couches électrodéposées (6), (7) et de la couche (8) de protection par un procédé de polissage mécano-chimique de sélectivité élevée par rapport à la couche (2) et ne comportant pas de phase d'hydrosol dans la solution chimique dispersée sur un tissu adéquate précédent un nettoyage et une préparation de surface des couches (6), (7), - Dépôt d'une couche (9) d'une épaisseur inférieure à 200 nm d'un alliage d'un alliage de
Cuivre et d'un métal Me3 sur les couches (6), (7) par une technique électrochimique dite auto catalytique dans une cellule électrochimique (II) suivi d'un recuit à une température TIII,
Gravure partielle sur une épaisseur inférieure à 100 nm par voie électrolytique de sélectivité élevée par rapport à (2) de la surface de la couche (9) pour former une
Figure img00040002

nouvelle couche (10)) suivi d'un recuit à une température comprise entre 200OC et 500OC sous atmosphère d'Hydrogène (Hz) ou d'Azote (N2) ou d'Argon (Ar) ou d'oxygène (02) ou sous vide pendant un intervalle de temps allant de 1 minute à 240 minutes,
Gravure sèche ou humide de sélectivité élevée par rapport à (10) de la couche (2) déposé sur le plan horizontal et précédent un nettoyage et une préparation de surface de la couche (10), - Dépôt d'une couche (11) d'une épaisseur inférieure à 10 nm de barrière de diffusion du
Cuivre composée d'un matériau au caractère métallique Me4 n'ayant pas de solubilité solide et liquide avec le Cuivre choisi parmi le Thallium (tel), le Manganèse (Mn) ou d'un alliage binaire ou ternaire avec un ou des métaux Mel et Me2 ayant une solubilité partielle le Cu par une technique électrochimique dite auto catalytique [IV] dans une cellule électrochimique (IV) suivi d'un recuit à une température comprise entre 200OC et 800OC sous atmosphère d'Hydrogène (H2) ou d'Azote (N2) ou d'Argon (Ar) ou d'oxygène (02) ou sous vide pendant un intervalle de temps allant de 1 minute à 240
Figure img00040001

between 0.5mA / cm2 and 5 niA / cm2 between the cathode or the substrate and the CuP anode for a time varying between 5 s and 20 s creating a potential at equilibrium and the second phase consists in modifying the electrochemical balance by the application of a periodic current and reverses to plate the Cu according to Tafel kinetics in a zone of current density varying between 25% and 50% of the limit current of Tafel which modifies the potential and which second phase precedes annealing at a temperature between 250OC and 600OC under an atmosphere of Hydrogen (H2) or Nitrogen (N2) or Argon (Ar) for a time interval ranging from 1 minute to 240 minutes, - Deposit of a layer (8) with a thickness of less than 5 nm for protecting the layers of
Cu (6) and (7) by a so-called electrolytic substitution technique followed by annealing at a temperature of between 15 ° C. and 100 ° C. for a time interval ranging from 30 seconds to 180 seconds,
Abrasion and planing of the top of the electrodeposited layers (6), (7) and of the protective layer (8) by a chemical mechanical polishing process of high selectivity with respect to the layer (2) and not comprising phase d hydrosol in the chemical solution dispersed on a suitable fabric preceding cleaning and surface preparation of the layers (6), (7), - Deposition of a layer (9) with a thickness less than 200 nm of an alloy of an alloy of
Copper and a metal Me3 on the layers (6), (7) by an electrochemical technique called self-catalytic in an electrochemical cell (II) followed by annealing at a temperature TIII,
Partial etching to a thickness of less than 100 nm by electrolytic means of high selectivity with respect to (2) of the surface of the layer (9) to form a
Figure img00040002

new layer (10)) followed by annealing at a temperature between 200OC and 500OC under an atmosphere of Hydrogen (Hz) or Nitrogen (N2) or Argon (Ar) or oxygen (02) or under empty for a time interval ranging from 1 minute to 240 minutes,
Dry or wet etching of high selectivity with respect to (10) of the layer (2) deposited on the horizontal plane and preceding a cleaning and surface preparation of the layer (10), - Deposition of a layer (11) d '' a thickness of less than 10 nm of diffusion barrier of the
Copper composed of a material with a metallic character Me4 having no solid and liquid solubility with the Copper chosen from Thallium (such), Manganese (Mn) or a binary or ternary alloy with one or more Mel metals and Me2 having partial solubility Cu by an electrochemical technique called auto catalytic [IV] in an electrochemical cell (IV) followed by annealing at a temperature between 200OC and 800OC under an atmosphere of Hydrogen (H2) or Nitrogen ( N2) or Argon (Ar) or oxygen (02) or under vacuum for a time interval ranging from 1 minute to 240

<Desc/Clms Page number 5> <Desc / Clms Page number 5>

Figure img00050001

. : J minutes et d'un nettoyage de la surface de (11).
Figure img00050001

. : J minutes and a cleaning of the surface of (11).

Le procédé, caractérisé en ce qu'il consiste à déposer une couche mince d'une épaisseur inférieure à 30 nm (nanomètre) d'un métal tel que le Technétium (Tc) par une technique de pulvérisation ou de dépôt physique ou chimique en phase vapeur pour former la couche (2).  The method, characterized in that it consists in depositing a thin layer with a thickness less than 30 nm (nanometer) of a metal such as Technetium (Tc) by a technique of spraying or physical or chemical phase deposition steam to form the layer (2).

Le procédé, caractérisé en ce qu'il consiste préférentiellement à déposer une couche mince (2) d'une épaisseur inférieure à 25 nm d'un métal Me lequel Me peut être choisi parmi le Rhodium (Rh), le Ruthénium (Ru), le Rhénium (Re), l'Osmium (Os) par une technique électrochimique dite auto catalytique [I] dans une cellule électrochimique (I) ou d'un alliage binaire ou ternaire d'une épaisseur inférieure à 25 nm comportant Me et un métal Mel choisi parmi le Sélénium (Se), le Scandium (Sc), le Silicium (Si), l'Etain (Sn), le Terbium (Tb), le Téllurium (Te) le Titane (Ti), l'Yttrium (Y), le Zirconium (Zr) et un métal Me2 choisi parmi l'Azote (N), le Rhodium (Rh), le Ruthénium (Ru), le Rhénium (Re), l'Osmium (Os), le Tungstène (W).  The method, characterized in that it preferably consists in depositing a thin layer (2) with a thickness less than 25 nm of a metal Me which Me can be chosen from Rhodium (Rh), Ruthenium (Ru), Rhenium (Re), Osmium (Os) by an electrochemical technique called auto catalytic [I] in an electrochemical cell (I) or of a binary or ternary alloy with a thickness less than 25 nm comprising Me and a metal Mel chosen from Selenium (Se), Scandium (Sc), Silicon (Si), Tin (Sn), Terbium (Tb), Tellurium (Te) Titanium (Ti), Yttrium (Y ), Zirconium (Zr) and a metal Me2 chosen from Nitrogen (N), Rhodium (Rh), Ruthenium (Ru), Rhenium (Re), Osmium (Os), Tungsten (W) .

Procédé caractérisé en ce qu'il consiste à une codéposition pour former la couche (4) comportant un alliage de Cu et d'un métal Me3 lequel peut être choisi parmi le Gallium (Ga), le Cadmium (Cd), le Rubidium (Rb), le Zirconium (Zr), l'Europium (Eu), le Néodimium (Nd), le Holmium (Ho) mais préférentiellement le Ga par un procédé électrochimique dans un bain d'électrolytes dans un but de former une couche de Cu : Ga en sous-potentiel avec une solubilité du Ga dans Cu inférieure à 10%.  Process characterized in that it consists of a codeposition to form the layer (4) comprising an alloy of Cu and of a metal Me3 which can be chosen from Gallium (Ga), Cadmium (Cd), Rubidium (Rb ), Zirconium (Zr), Europium (Eu), Neodimium (Nd), Holmium (Ho) but preferably Ga by an electrochemical process in an electrolyte bath in order to form a layer of Cu: Ga under potential with a solubility of Ga in Cu less than 10%.

Procédé caractérisé en ce qu'un nettoyage de la surface (5) et de la surface (6) consiste à une dispersion d'une solution aqueuse laquelle solution aqueuse est une combinaison d'un acide hydroxyle poly carboxylique tel que l'acide citrique, l'acide gluconique, l'acide mésoxalique et d'une substance organique sulfurée et azotée telle que le Sulfazole ou le Sulfathiazole et d'une substance de forte mouillabilité y telle que le Diisopropyle ether ou le Diisopropylamine à une température supérieure à 30 C suivi d'un rinçage avec de l'eau dé-ionisée et un composé tel que le AMPSO (3- [ (1, 1-diméthyle-2- hydroxyethyle) amino] 2-hydroxypropanesulfonique acide) ou le AMP (2-amino-2-méthyle-1- propanol) et le Mannitol et l'acide 2,3 Pyrazine bi carboxylique à une température supérieure à 30 C suivi d'un séchage selon la technique présentée dans les brevets référencés FR9916085 et FR9916095 du même auteur.  Method characterized in that a cleaning of the surface (5) and of the surface (6) consists in a dispersion of an aqueous solution which aqueous solution is a combination of a polycarboxylic hydroxy acid such as citric acid, gluconic acid, mesoxalic acid and a sulfurized and nitrogenous organic substance such as Sulfazole or Sulfathiazole and a substance of high wettability y such as Diisopropyl ether or Diisopropylamine at a temperature above 30 C followed rinsing with deionized water and a compound such as AMPSO (3- [(1, 1-dimethyl-2-hydroxyethyl) amino] 2-hydroxypropanesulfonic acid) or AMP (2-amino-2 -methyl-1-propanol) and Mannitol and 2,3 Pyrazine bi carboxylic acid at a temperature above 30 C followed by drying according to the technique presented in the patents referenced FR9916085 and FR9916095 by the same author.

Procédé caractérisé en ce que la technique dite de substitution par voie électrolytique sur la surface (7) pour former une couche (8) consiste à une dispersion d'une solution aqueuse laquelle solution aqueuse est une combinaison d'un agent anti-corrosion tel que le 1- (p-tolyl)-4-méthylimidazole et de sels solubles dans l'eau dé-ionisée tels que le  Process characterized in that the so-called electrolytic substitution technique on the surface (7) to form a layer (8) consists in a dispersion of an aqueous solution which aqueous solution is a combination of an anti-corrosion agent such as 1- (p-tolyl) -4-methylimidazole and of salts soluble in deionized water such as

<Desc/Clms Page number 6> <Desc / Clms Page number 6>

Figure img00060001

tétrachlorure de platiné (PtCI4), le chlorure de palladium (PdCl2) et d'une substance organique à chaîne aliphatique de viscosité élevée par rapport à sa température de grande solubilité telle que la Glycine éthyle ester, la Galégine, la Valine et d'un agent anti oxydation tel que l'hydroquinone, l'hydrazine, sulfate de sodium et d'un agent chélateur tel que l'éther couronne (18ec6) à une température supérieure à 30 C suivi d'un séchage selon la technique présentée dans les brevets référencés FR9916085 et FR9916095 du même auteur précédant une dispersion d'une seconde solution aqueuse laquelle solution aqueuse est une combinaison d'un agent anti-corrosion tel que le 1- (p-tolyl)-4-méthylimidazole, d'un acide poly carboxylique tel que l'acide citrique, l'acide gluconique, l'acide mésoxalique et d'une substance organique sulfurée et azotée telle que le Sulfazole ou le Sulfathiazole et d'une substance de forte mouillabilité y telle que le Diisopropyle ether ou le Diisopropylamine et de sels soluble dans l'eau dé-ionisée tels que le phosphate de manganèse ammonium (NH) MnPO4), le iodate de calcium (CaO), l'iodure de Zinc (ZnIz) et le sulfate de calcium (CaSO4) à une température supérieure à 30 C suivi d'un séchage selon la technique présentée dans les brevets référencés FR9916085 et FR9916095 du même auteur.
Figure img00060001

platinum tetrachloride (PtCI4), palladium chloride (PdCl2) and an organic substance with an aliphatic chain of high viscosity compared to its high solubility temperature such as Glycine ethyl ester, Galégine, Valine and a anti-oxidation agent such as hydroquinone, hydrazine, sodium sulfate and a chelating agent such as crown ether (18ec6) at a temperature above 30 C followed by drying according to the technique presented in the patents referenced FR9916085 and FR9916095 by the same author preceding a dispersion of a second aqueous solution which aqueous solution is a combination of an anti-corrosion agent such as 1- (p-tolyl) -4-methylimidazole, of a poly carboxylic acid such as citric acid, gluconic acid, mesoxalic acid and a sulfurized and nitrogenous organic substance such as Sulfazole or Sulfathiazole and a substance of high wettability y such as Diisopropyl ether or Diisopropylamine and salts soluble in deionized water such as manganese ammonium phosphate (NH) MnPO4), calcium iodate (CaO), Zinc iodide (ZnIz) and calcium sulfate (CaSO4 ) at a temperature above 30 C followed by drying according to the technique presented in the patents referenced FR9916085 and FR9916095 by the same author.

Un exemple d'application de ce procédé de métallisation par le Cuivre est donné en annexe (5/5) pour métalliser les connexions et les interconnections de transistors dans la fabrication de circuits intégrés.  An example of application of this copper metallization process is given in annex (5/5) for metallizing the connections and interconnections of transistors in the manufacture of integrated circuits.

La présente invention propose donc une technique par étapes successives basée sur l'utilisation de traitement par voie humide alors que l'état de l'art propose des techniques différentes de dépôt de couches minces ayant des interactions néfastes à l'étape ultérieure. Par ailleurs les procédés mis enjeu dans cette invention comme les procédés de dépôt auto catalytique des couches de Rh, de Cu et d'alliage de Cu : Ga et de Tl et le procédé d'électroplaquage du cuivre dans une cellule électrochimique spécifique au bain d'électrolytes et aux caractéristiques de variation d'un courant périodique et renverse passant entre la cathode et l'anode immergée sont l'objet d'autres brevets du même auteur. Cette invention permet de métalliser les connexions entre transistors par le cuivre quelque soit le niveau de finesse de gravure c'est à dire que la densité de courant de plus en plus élevée qui passe dans les connexions des circuits intégrés et la réduction des dimensions des structures et donc de la damascène demandent aux technologues de proposer des solutions qui augmentent l'énergie d'activation à l'électromigration du Cu, de se rapprocher des paramètres intrinsèques du Cu. Or la présente invention propose des solutions pour y parvenir quelque soit la finesse de gravure car la technique de l'invention est basée sur l'utilisation sur le même équipement d'élaboration de différents bains d'électrolytes de telle façon que les tranches de silicium ne sortent pas avec des couches de cuivre contaminant, que les grains de Cu déposé sont contrôlés puisque le dépôt se fait par étapes entre lesquelles s'intercalent à la fois des recuits à basse température et des nettoyages qui ont une action gravant les grains de Cu qui croissent à la température ambiante et comme les tranches passent  The present invention therefore proposes a technique in successive stages based on the use of wet treatment whereas the state of the art proposes different techniques for depositing thin layers having harmful interactions in the subsequent stage. In addition, the processes involved in this invention such as the processes of auto catalytic deposition of the layers of Rh, Cu and Cu: Ga and Tl alloy and the process of electroplating copper in an electrochemical cell specific to the bath. electrolytes and with characteristics of variation of a periodic and reverse current passing between the cathode and the submerged anode are the subject of other patents of the same author. This invention makes it possible to metallize the connections between transistors by copper whatever the level of fineness of etching, that is to say that the increasingly high current density which passes through the connections of the integrated circuits and the reduction in the dimensions of the structures. and therefore damascene ask technologists to propose solutions that increase the activation energy for electromigration of Cu, to approach the intrinsic parameters of Cu. However, the present invention proposes solutions to achieve this whatever the fineness of etching because the technique of the invention is based on the use on the same equipment of preparation of different electrolyte baths in such a way as the silicon wafers. do not come out with contaminating copper layers, only the deposited Cu grains are controlled since the deposition takes place in stages between which are inserted both low temperature annealing and cleanings which have an etching action on the Cu grains which grow at room temperature and as the slices pass

<Desc/Clms Page number 7> <Desc / Clms Page number 7>

Figure img00070001

, toujours dans un bain d'électrolytes ceci permet de modifier la structure et la finesse des grains de Cu. Par ailleurs les dépôts auto catalytiques se font en milieu basique alors que l'électroplaquage se fait en milieu très acide. Un autre avantage de la présente invention est la définition de nouvelles couches minces servant de barrière de diffusion alors que l'état de l'art ne propose que du Ta ou du TiN, lesquels sont déposés par en phase vapeur ce qui augmente les coûts et ne résout pas le problème de forte résistivité des couches de barrière de diffusion. Or le Rh ou le Ru sont des matériaux dont il est possible de déposer par un procédé auto catalytique et donc d'avoir des grains de Rh ou de Ru nettement plus fins et contrôlés que par PVD (de l'anglais physical vapor deposition) ou CVD (de l'anglais chemical vapor deposition) ou ALCVD (de l'anglais atomic layer chemical vapor deposition). Par ailleurs le degré d'uniformité des couches déposées selon le procédé de dépôt auto catalytique de l'invention est maîtrisé et par conséquent la couverture des parois verticales de la structure damascène est assurée par le processus même de dépôt auto catalytique. Comme l'invention propose toujours un procédé électrochimique, les dépôts d'ensemencement précédant l'électroplaquage du Cu se font par une technique auto catalytique ce qui a l'avantage du faible coût, de l'intégrer facilement sur une machine comportant différentes cellules ou bain électrochimiques et par ailleurs de contrôler les grains de cuivre, l'uniformité, l'oxydation, la croissance des grains, la symétrie de dépôt entre les quatre parois verticales de la damascène, d'éviter par conséquent le phénomène de corrosion d'Ostwald et donc un électroplaquage ne créant pas de défauts tels que des zones de vide comme il est souvent observé sur des damascènes de largeur inférieures à 100 nm soit une finesse de gravure des transistors de 0, 1 um. L'alliage de Cu : Ga rendu possible par l'utilisation uniquement de procédés électrochimiques auto catalytiques permet d'augmenter l'énergie d'activation de l'électromigration pour atteindre 2,1 eV sans que la résistivité n'augmente pas de plus de 5% et le Gallium reste un métal plus facile à déposer y compris en sous potentiel du fait de ses propriétés et forme un oxyde stable Go203 protégeant le Cu en surface et offre la possibilité d'utiliser directement cette couche d'oxyde comme couche d'adhésion après une préparation de surface adéquate pour déposer ultérieurement des verres fluorés (SiOF) ou des gels (Nanogel, Xerogel) servant d'isolant entre les zones de connexions. La présente invention propose aussi des dépôts successifs et intermittents de Cu pour augmenter la densité de Cu et donc réduire la taille des grains, augmenter la nucléation, de contrôler les impuretés déposées avec le Cu et donc de les graver et de laminer par couche nucléophiles les impuretés telles que le soufre, l'oxygène de telle façon à ce que le métal ainsi formé ait une résistance à l'électromigration augmentée sensiblement et une résistivité inférieure à 1,9 J. cm'. L'invention propose l'utilisation de couches protectrices du Cu avant les étapes de planarisation ou de gravure sélective de façon à protéger le cuivre et éviter la corrosion. La présente invention propose une technique à faible coût d'exploitation et permettant de maîtriser les processus d'intégration en fonction de l'évolution des finesses de gravure selon la loi de Moore.
Figure img00070001

, still in an electrolyte bath, this makes it possible to modify the structure and the fineness of the Cu grains. Furthermore, the auto-catalytic deposits are made in basic medium while electroplating is done in very acidic medium. Another advantage of the present invention is the definition of new thin layers serving as a diffusion barrier when the state of the art only offers Ta or TiN, which are deposited by vapor phase which increases costs and does not solve the problem of high resistivity of the diffusion barrier layers. However Rh or Ru are materials which it is possible to deposit by an auto catalytic process and therefore to have Rh or Ru grains clearly finer and controlled than by PVD (from the physical vapor deposition) or CVD (from the English chemical vapor deposition) or ALCVD (from the English atomic layer chemical vapor deposition). Furthermore, the degree of uniformity of the layers deposited according to the self-catalytic deposition process of the invention is controlled and consequently the coverage of the vertical walls of the damascene structure is ensured by the very process of self-catalytic deposition. As the invention always proposes an electrochemical process, the seeding deposits preceding the electroplating of Cu are carried out by an auto catalytic technique which has the advantage of low cost, of easily integrating it on a machine comprising different cells or electrochemical bath and moreover to control the copper grains, uniformity, oxidation, grain growth, symmetry of deposit between the four vertical walls of damascene, consequently avoiding the phenomenon of Ostwald corrosion and therefore an electroplating not creating defects such as void zones as is often observed on damascenes of width less than 100 nm, ie a fineness of etching of the transistors of 0.1 µm. The Cu: Ga alloy made possible by the use of electrochemical auto-catalytic methods only makes it possible to increase the activation energy of electromigration to reach 2.1 eV without the resistivity increasing by more than 5% and Gallium remains a metal easier to deposit including under potential because of its properties and forms a stable oxide Go203 protecting the Cu on the surface and offers the possibility of directly using this oxide layer as a layer of adhesion after a suitable surface preparation for subsequently depositing fluorinated glasses (SiOF) or gels (Nanogel, Xerogel) serving as insulation between the connection areas. The present invention also proposes successive and intermittent deposits of Cu to increase the density of Cu and therefore reduce the size of the grains, increase the nucleation, control the impurities deposited with the Cu and therefore etch and laminate them by nucleophilic layer. impurities such as sulfur, oxygen so that the metal thus formed has a substantially increased resistance to electromigration and a resistivity less than 1.9 J. cm '. The invention proposes the use of protective layers of Cu before the planarization or selective etching steps so as to protect the copper and avoid corrosion. The present invention proposes a technique with low operating cost and making it possible to control the integration processes as a function of the evolution of the etching fineness according to Moore's law.

Claims (2)

REVENDICATIONS 1-Procédé caractérisé en ce qu'il consiste en un cycle d'étapes de métallisation par le Cuivre pour les connections et interconnections de transistors et pour les connections de dispositifs électroniques intégrés par module, lequel cycle se définit par : Gravure d'une structure damascène simple (1) ou double à la surface d'un substrat, ai Orm Nettoyage de la structure ainsi formée et préparation des surfaces de parois de la structure damascène, - Dépôt d'une couche de barrière de diffusion du Cuivre (2) composée d'un matériau de au caractère métallique Me n'ayant pas de solubilité solide et liquide avec le Cuivre ou d'un alliage binaire ou ternaire entre Me et un métal Mel, Me2 ayant une solubilité ou une solubilité partielle avec Me et Cu par une technique électrochimique dite auto catalytique [1] dans une cellule électrochimique (I) suivi d'un recuit à une température TI et d'un nettoyage de la surface de (2) dans et sur la structure damascène, - Dépôt d'une couche de Cuivre (3) d'une épaisseur inférieure à 200 nm sur la couche (2) par une technique électrochimique dite auto catalytique [II] dans une cellule électrochimique (II) suivi d'un recuit à une température comprise entre 200OC et 800OC sous atmosphère d'Hydrogène (H2) ou d'Azote (N2) ou d'Argon (Ar) pendant un intervalle de temps allant de 1 minute à 240 minutes et d'un nettoyage de la surface de (3) dans et sur la structure damascène, - Dépôt d'une couche (4) d'une épaisseur inférieure à 100 nm comportant un alliage binaire de Cuivre et d'un métal Me3 sur la couche (3) par une technique électrochimique dite auto catalytique [III] dans une cellule électrochimique (II) suivi d'un recuit dans une gamme de température TIII, Dépôt d'une couche d'une épaisseur inférieure à 200 nm de Cuivre (5) sur la couche (4) par une technique électrochimique dite auto catalytique [II] dans une cellule électrochimique (II) suivi d'un recuit dans une gamme de température TII et d'un nettoyage de la surface (5), - Dépôt d'une couche d'une épaisseur inférieure à 300 nm de Cuivre (6) sur la couche (5) par une technique d'électrodéposition dans une cellule électrochimique (III) de forme compatible avec le bain chimique d'électrolytes de résistivité comparable à celle du substrat en employant deux phases de courant potentiel à savoir que la première phase consiste à une immersion du substrat comportant la structure damascène dans le dit bain d'électrolytes de faible conductivité de la cellule (III) où passe un faible courant de densité comprise entre 0,CLAIMS 1-Process characterized in that it consists of a cycle of steps of metallization by Copper for the connections and interconnections of transistors and for the connections of electronic devices integrated by module, which cycle is defined by: Etching of a single (1) or double damascene structure on the surface of a substrate, ai Orm Cleaning of the structure thus formed and preparation of the wall surfaces of the damascene structure, - Deposition of a layer of copper diffusion barrier (2) composed of a material with a metallic character Me having no solid and liquid solubility with Copper or a binary or ternary alloy between Me and a metal Mel, Me2 having a solubility or partial solubility with Me and Cu by an electrochemical technique called auto catalytic [1] in an electrochemical cell (I) followed by annealing at a temperature TI and a cleaning of the surface of (2) in and on the damask structure Last Supper, - Deposition of a layer of Copper (3) with a thickness of less than 200 nm on the layer (2) by an electrochemical technique called self-catalytic [II] in an electrochemical cell (II) followed by annealing at a temperature between 200OC and 800OC under an atmosphere of Hydrogen (H2) or Nitrogen (N2) or Argon (Ar) for a time interval ranging from 1 minute to 240 minutes and a cleaning of the surface of (3) in and on the damascene structure, - Deposition of a layer (4) of a thickness less than 100 nm comprising a binary alloy of copper and a metal Me3 on the layer (3) by a so-called electrochemical technique self-catalytic [III] in an electrochemical cell (II) followed by annealing in a temperature range TIII, Deposition of a layer with a thickness less than 200 nm of Copper (5) on the layer (4) by a so-called self-catalytic electrochemical technique [II] in an electrochemical cell (II) followed by annealing in a ga same of TII temperature and of a cleaning of the surface (5), - Deposition of a layer with a thickness less than 300 nm of Copper (6) on the layer (5) by an electrodeposition technique in a cell electrochemical (III) of a shape compatible with the chemical electrolyte bath of resistivity comparable to that of the substrate by using two phases of potential current, namely that the first phase consists in immersion of the substrate comprising the damascene structure in said bath electrolytes of low conductivity of the cell (III) through which a low current of density between 0 passes, 5 mA/cm2 et 5 mA/cm2 entre la cathode soit le substrat et l'anode en CuP pendant un temps variant entre 5 s et 20 s créant un potentiel à l'équilibre et la seconde phase consiste à modifier l'équilibre électrochimique par l'application d'un courant périodique et renverse pour plaquer le Cu selon une cinétique de Tafel dans une zone de densité de courant variant entre 25 % et 50 % du courant limite de Tafel ce qui modifie le potentiel, laquelle deuxième 5 mA / cm2 and 5 mA / cm2 between the cathode or the substrate and the CuP anode for a time varying between 5 s and 20 s creating an equilibrium potential and the second phase consists in modifying the electrochemical equilibrium by the application of a periodic and reverse current to plate the Cu according to Tafel kinetics in an area of current density varying between 25% and 50% of the limit current of Tafel which modifies the potential, which second <Desc/Clms Page number 9> <Desc / Clms Page number 9>
Figure img00090001
Figure img00090001
 phase précède un recuit à une température comprise entre 15 C et 105OC pendant un intervalle de temps allant de 30 secondes à 180 secondes et d'un nettoyage de la surface (6), - Dépôt d'une couche de Cuivre (7) complétant la couche (6) par une technique d'électrodéposition dans une cellule électrochimique (III) de forme compatible avec le bain chimique d'électrolytes de résistivité comparable à celle du substrat en employant deux phases de courant potentiel à savoir que la première phase consiste à une immersion du substrat comportant la structure damascène dans le dit bain d'électrolytes de faible conductivité de la cellule (III) où passe un faible courant de densité comprise entre 0, phase precedes an annealing at a temperature between 15 ° C. and 105 ° C. for a time interval ranging from 30 seconds to 180 seconds and a cleaning of the surface (6), - Deposition of a layer of Copper (7) completing the layer (6) by an electrodeposition technique in an electrochemical cell (III) of a shape compatible with the chemical bath of electrolytes of resistivity comparable to that of the substrate by using two phases of potential current, namely that the first phase consists of a immersion of the substrate comprising the damascene structure in said bath of electrolytes of low conductivity of the cell (III) through which a low current of density between 0 passes, 5 mA/cnr'et 5 mAlcm2 entre la cathode soit le substrat et l'anode en CuP pendant un temps variant entre 5 secondes et 20 secondes créant un potentiel à l'équilibre et la seconde phase consiste à modifier l'équilibre électrochimique par l'application d'un courant périodique et renverse pour plaquer le Cu selon une cinétique de Tafel dans une zone de densité de courant variant entre 25 % et 50 % du courant limite de Tafel ce qui modifie le potentiel, laquelle deuxième phase précède un recuit à 5 mA / cnr 'and 5 mAlcm2 between the cathode or the substrate and the CuP anode for a time varying between 5 seconds and 20 seconds creating a potential for equilibrium and the second phase consists in modifying the electrochemical equilibrium by l application of a periodic and reverse current to plate the Cu according to Tafel kinetics in a zone of current density varying between 25% and 50% of the limit current of Tafel which modifies the potential, which second phase precedes an annealing at
Figure img00090002
Figure img00090002
 une température comprise entre 250OC et 600OC sous atmosphère d'Hydrogène (H2) ou d'Azote (N2) ou d'Argon (Ar) pendant un intervalle de temps allant de 1 minute à 240 minutes, - Dépôt d'une couche (8) d'une épaisseur inférieure à 5 nm de protection des couches de Cu (6) et (7) par une technique dite de substitution par voie électrolytique suivi d'un recuit à température comprise entre 15 C et 100OC pendant un intervalle de temps allant de 30 secondes à 180 secondes,  a temperature between 250OC and 600OC under an atmosphere of Hydrogen (H2) or Nitrogen (N2) or Argon (Ar) for a time interval ranging from 1 minute to 240 minutes, - Deposition of a layer (8 ) of a thickness of less than 5 nm of protection of the Cu layers (6) and (7) by a technique called substitution by electrolytic means followed by annealing at a temperature between 15 C and 100OC for a time interval ranging from 30 seconds to 180 seconds,
Figure img00090003
Figure img00090003
 Abrasion et planarisation du sommet des couches électrodéposées (6), (7) et de la couche (8) de protection par un procédé de polissage mécano-chimique de sélectivité élevée par rapport à la couche (2) et ne comportant pas de phase d'hydrosol dans la solution chimique dispersée sur un tissu adéquate précédent un nettoyage et une préparation de surface des couches (6), (7), - Dépôt d'une couche (9) d'une épaisseur inférieure à 200 nm d'un alliage d'un alliage de Abrasion and planarization of the top of the electrodeposited layers (6), (7) and of the protective layer (8) by a chemical mechanical polishing process of high selectivity with respect to the layer (2) and not comprising phase d hydrosol in the chemical solution dispersed on a suitable fabric preceding cleaning and surface preparation of the layers (6), (7), - Deposition of a layer (9) with a thickness less than 200 nm of an alloy of an alloy of Cuivre et d'un métal Me3 sur les couches (6), (7) par une technique électrochimique dite auto catalytique [III] dans une cellule électrochimique (II) suivi d'un recuit à une température Till, Copper and a metal Me3 on the layers (6), (7) by an electrochemical technique called auto catalytic [III] in an electrochemical cell (II) followed by annealing at a temperature Till, Gravure partielle sur une épaisseur inférieure à 100 nm par voie électrolytique de sélectivité élevée par rapport à (2) de la surface de la couche (9) pour former une nouvelle couche (10) suivi d'un recuit à une température comprise entre 200OC et 500OC sous atmosphère d'Hydrogène (Hz) ou d'Azote (N2) ou d'Argon (Ar) ou d'oxygène (02) ou sous vide pendant un intervalle de temps allant de 1 minute à 240 minutes,Partial etching on a thickness of less than 100 nm by electrolytic method of high selectivity with respect to (2) of the surface of the layer (9) to form a new layer (10) followed by annealing at a temperature between 200OC and 500OC under an atmosphere of Hydrogen (Hz) or Nitrogen (N2) or Argon (Ar) or oxygen (02) or under vacuum for a time interval ranging from 1 minute to 240 minutes, Gravure sèche ou humide de sélectivité élevée par rapport à (10) de la couche (2) déposé sur le plan horizontal et précédent un nettoyage et une préparation de surface de la couche (10), Dry or wet etching of high selectivity with respect to (10) of the layer (2) deposited on the horizontal plane and preceding cleaning and surface preparation of the layer (10), <Desc/Clms Page number 10> <Desc / Clms Page number 10>
Figure img00100001
Figure img00100001
 Dépôt d'une couche (11) d'une épaisseur inférieure à 10 nm de barrière de diffusion du Cuivre composée d'un matériau au caractère métallique Me4 n'ayant pas de solubilité solide et liquide avec le Cuivre choisi parmi le Thallium (Tl), le Manganèse (Mn) ou d'un alliage binaire ou ternaire avec un ou des métaux Mel et Me2 ayant une solubilité partielle le Cu par une technique électrochimique dite auto catalytique [IV] dans une cellule électrochimique (IV) suivi d'un recuit à une température comprise entre 200OC et 800OC sous atmosphère d'Hydrogène (H2) ou d'Azote (N2) ou d'Argon (Ar) ou d'oxygène (02) ou sous vide pendant un intervalle de temps allant de 1 minute à 240 minutes et d'un nettoyage de la surface de (11)  Deposition of a layer (11) with a thickness of less than 10 nm of copper diffusion barrier composed of a material with a metallic character Me4 having no solid and liquid solubility with the Copper chosen from Thallium (Tl) , Manganese (Mn) or a binary or ternary alloy with one or more metals Mel and Me2 having partial solubility Cu by an electrochemical technique called auto catalytic [IV] in an electrochemical cell (IV) followed by annealing at a temperature between 200OC and 800OC under an atmosphere of Hydrogen (H2) or Nitrogen (N2) or Argon (Ar) or oxygen (02) or under vacuum for a time interval ranging from 1 minute to 240 minutes and a cleaning of the surface of (11) 2-Procédé selon la revendication n l caractérisé en ce qu'il consiste à déposer une couche mince d'une épaisseur inférieure à 30 nm (nanomètre) d'un métal tel que le Technétium (Tc) par une technique de pulvérisation ou de dépôt physique ou chimique en phase vapeur pour former la couche (2). 2-A method according to claim nl characterized in that it consists in depositing a thin layer with a thickness less than 30 nm (nanometer) of a metal such as Technetium (Tc) by a technique of spraying or physical deposition or chemical vapor phase to form the layer (2). 3-Procédé selon la revendication n l caractérisé en ce qu'il consiste préférentiellement à déposer une couche mince (2) d'une épaisseur inférieure à 25 nm d'un métal Me lequel Me peut être choisi parmi le Rhodium (Rh), le Ruthénium (Ru), le Rhénium (Re), l'Osmium (Os) par une technique électrochimique dite auto catalytique [I] dans une cellule électrochimique (I) ou d'un alliage binaire ou ternaire d'une épaisseur inférieure à 25 nm comportant Me et un métal Mel choisi parmi le Sélénium (Se), le Scandium (Sc), le Silicium (Si), l'Etain (Sn), le Terbium (Tb), le Téllurium (Te) le Titane (Ti), l'Yttrium (Y), le Zirconium (Zr) et un métal Me2 choisi parmi l'Azote (N), le Rhodium (Rh), le Ruthénium (Ru), le Rhénium (Re), l'Osmium (Os), le Tungstène (W).  3-A method according to claim nl characterized in that it preferably consists of depositing a thin layer (2) of a thickness less than 25 nm of a metal Me which Me can be chosen from Rhodium (Rh), Ruthenium (Ru), Rhenium (Re), Osmium (Os) by an electrochemical technique called auto catalytic [I] in an electrochemical cell (I) or of a binary or ternary alloy with a thickness less than 25 nm comprising Me and a metal Mel chosen from Selenium (Se), Scandium (Sc), Silicon (Si), Tin (Sn), Terbium (Tb), Tellurium (Te) Titanium (Ti), l '' Yttrium (Y), Zirconium (Zr) and a metal Me2 chosen from Nitrogen (N), Rhodium (Rh), Ruthenium (Ru), Rhenium (Re), Osmium (Os), Tungsten (W). 4-Procédé selon la revendication n l caractérisé en ce qu'il consiste à une codéposition pour former la couche (4) comportant un alliage de Cu et d'un métal Me3 lequel peut être choisi parmi le Gallium (Ga), le Cadmium (Cd), le Rubidium (Rb), le Zirconium (Zr), l'Europium (Eu), le Néodimium (Nd), le Holmium (Ho) mais préférentiellement le Ga par un procédé électrochimique dans un bain d'électrolytes dans un but de former une couche de Cu : Ga en sous-potentiel avec une solubilité du Ga dans Cu inférieure à 10%.  4-A method according to claim nl characterized in that it consists of a codeposition to form the layer (4) comprising an alloy of Cu and a metal Me3 which can be chosen from Gallium (Ga), Cadmium (Cd ), Rubidium (Rb), Zirconium (Zr), Europium (Eu), Neodimium (Nd), Holmium (Ho) but preferably Ga by an electrochemical process in an electrolyte bath for the purpose of forming a layer of Cu: Ga in sub-potential with a solubility of Ga in Cu of less than 10%. 5-Procédé selon la revendication n l caractérisé en ce qu'un nettoyage de la surface (5) et de la surface (6) consiste à une dispersion d'une solution aqueuse laquelle solution aqueuse est une combinaison d'un acide hydroxyle poly carboxylique tel que l'acide citrique, l'acide gluconique, l'acide mésoxalique et d'une substance organique sulfurée et azotée telle que le Sulfazole ou le Sulfatmazole et d'une substance de forte mouillabilité y telle que le Diisopropyle ether ou le Diisopropylamine à une température supérieure à 30 C suivi d'un rinçage avec de l'eau dé-ionisée et un composé tel que le AMPSO (3-[ (1, 1-  5-A method according to claim nl characterized in that a cleaning of the surface (5) and the surface (6) consists of a dispersion of an aqueous solution which aqueous solution is a combination of a polycarboxylic hydroxyl acid such that citric acid, gluconic acid, mesoxalic acid and a sulfurized and nitrogenous organic substance such as Sulfazole or Sulfatmazole and a substance of high wettability y such as Diisopropyl ether or Diisopropylamine to a temperature above 30 C followed by rinsing with deionized water and a compound such as AMPSO (3- [(1, 1- <Desc/Clms Page number 11> <Desc / Clms Page number 11>
Figure img00110001
Figure img00110001
 diméthyle-2-hydroxyethyle) amino]2- hydroxypropanesulfonique acide) ou le AMP (2amino-2-méthyle-l-propanol) et le Mannitol et l'acide 2, 3 Pyrazin bi carboxylique à une température supérieure à 30 C suivi d'un séchage.  dimethyl-2-hydroxyethyl) amino] 2-hydroxypropanesulfonic acid) or AMP (2 amino-2-methyl-l-propanol) and Mannitol and 2, 3 Pyrazin bi carboxylic acid at a temperature above 30 C followed by drying. 6-Procédé selon la revendication n l caractérisé en ce que la technique dite de substitution par voie électrolytique sur la surface (7) pour former une couche (8) consiste à une dispersion d'une solution aqueuse laquelle solution aqueuse est une combinaison d'un agent anti-corrosion tel que le 1- (p-tolyl)-4-méthylimidazole et de sels solubles dans l'eau dé-ionisée tels que le tétrachlorure de platine (PtCI4), le chlorure de palladium (PdCl2) et d'une substance organique à chaîne aliphatique de viscosité élevée par rapport à sa température de grande solubilité telle que la Glycine éthyle ester, la Galégine, la Valine et d'un agent anti oxydation tel que l'hydroquinone, l'hydrazine, sulfate de sodium et d'un agent chélateur tel que l'éther couronne (18ec6) à une température supérieure à 30 C suivi d'un séchage précédant une dispersion d'une seconde solution aqueuse laquelle solution  6-A method according to claim nl characterized in that the so-called electrolytic substitution technique on the surface (7) to form a layer (8) consists of a dispersion of an aqueous solution which aqueous solution is a combination of a anti-corrosion agent such as 1- (p-tolyl) -4-methylimidazole and of salts soluble in deionized water such as platinum tetrachloride (PtCI4), palladium chloride (PdCl2) and a organic substance with aliphatic chain of high viscosity compared to its temperature of high solubility such as Glycine ethyl ester, Galégine, Valine and an anti-oxidation agent such as hydroquinone, hydrazine, sodium sulfate and d '' a chelating agent such as crown ether (18ec6) at a temperature above 30 C followed by drying before a dispersion of a second aqueous solution which solution
Figure img00110002
Figure img00110002
 aqueuse est une combinaison d'un agent anti-corrosion tel que le 1- (p-tolyl)-4- méthylimidazole, d'un acide poly carboxylique tel que l'acide citrique, l'acide gluconique, l'acide mésoxalique et d'une substance organique sulfurée et azotée telle que le Sulfazole ou le Sulfathiazole et d'une substance de forte mouillabilité y telle que le Diisopropyle ether ou le Diisopropylamine et de sels soluble dans l'eau dé-ionisée tels que le phosphate de manganèse ammonium (NH4MnPO4), le iodate de calcium (CaCz), l'iodure de Zinc (zani2) et le sulfate de calcium (CaSO4) à une température supérieure à 30 C suivi d'un séchage. aqueous is a combination of an anti-corrosion agent such as 1- (p-tolyl) -4- methylimidazole, a polycarboxylic acid such as citric acid, gluconic acid, mesoxalic acid and d '' a sulfurized and nitrogenous organic substance such as Sulfazole or Sulfathiazole and a substance of high wettability y such as Diisopropyl ether or Diisopropylamine and salts soluble in deionized water such as manganese ammonium phosphate ( NH4MnPO4), calcium iodate (CaCz), Zinc iodide (zani2) and calcium sulfate (CaSO4) at a temperature above 30 C followed by drying.
FR0014629A 2000-11-14 2000-11-14 COPPER METALLIZATION TECHNIQUE FOR TRANSISTOR CONNECTIONS AND INTERCONNECTIONS Expired - Fee Related FR2816758B3 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR0014629A FR2816758B3 (en) 2000-11-14 2000-11-14 COPPER METALLIZATION TECHNIQUE FOR TRANSISTOR CONNECTIONS AND INTERCONNECTIONS

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0014629A FR2816758B3 (en) 2000-11-14 2000-11-14 COPPER METALLIZATION TECHNIQUE FOR TRANSISTOR CONNECTIONS AND INTERCONNECTIONS

Publications (2)

Publication Number Publication Date
FR2816758A1 true FR2816758A1 (en) 2002-05-17
FR2816758B3 FR2816758B3 (en) 2003-04-04

Family

ID=8856423

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0014629A Expired - Fee Related FR2816758B3 (en) 2000-11-14 2000-11-14 COPPER METALLIZATION TECHNIQUE FOR TRANSISTOR CONNECTIONS AND INTERCONNECTIONS

Country Status (1)

Country Link
FR (1) FR2816758B3 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1376685A2 (en) * 2002-06-28 2004-01-02 Texas Instruments Incorporated Localized doping and/or alloying of metallization for increased interconnect performance
EP1553625A1 (en) * 2004-01-12 2005-07-13 Infineon Technologies AG Method for fabrication of a contact structure
WO2006020566A1 (en) * 2004-08-09 2006-02-23 Blue29, Llc Methods for forming a barrier layer with periodic concentrations of elements and structures resulting therefrom and systems and method affecting profiles of solutions dispensed across microelectronic topographies during electroless plating processes
US20130240484A1 (en) * 2012-03-19 2013-09-19 Lam Research Corporation Electroless copper alloy capping
US8586133B2 (en) 2003-06-16 2013-11-19 Lam Research Corporation Method for strengthening adhesion between dielectric layers formed adjacent to metal layers
CN114774893A (en) * 2022-03-16 2022-07-22 湖南理工学院 Cu/CuO @ SiNWs photoelectric composite material and preparation method thereof

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1376685A2 (en) * 2002-06-28 2004-01-02 Texas Instruments Incorporated Localized doping and/or alloying of metallization for increased interconnect performance
EP1376685A3 (en) * 2002-06-28 2004-12-22 Texas Instruments Incorporated Localized doping and/or alloying of metallization for increased interconnect performance
US7074709B2 (en) 2002-06-28 2006-07-11 Texas Instruments Incorporated Localized doping and/or alloying of metallization for increased interconnect performance
US8586133B2 (en) 2003-06-16 2013-11-19 Lam Research Corporation Method for strengthening adhesion between dielectric layers formed adjacent to metal layers
EP1553625A1 (en) * 2004-01-12 2005-07-13 Infineon Technologies AG Method for fabrication of a contact structure
US7176128B2 (en) 2004-01-12 2007-02-13 Infineon Technologies Ag Method for fabrication of a contact structure
US7714441B2 (en) 2004-08-09 2010-05-11 Lam Research Barrier layer configurations and methods for processing microelectronic topographies having barrier layers
US7884033B2 (en) 2004-08-09 2011-02-08 Lam Research Method of depositing fluids within a microelectric topography processing chamber
US7897507B2 (en) 2004-08-09 2011-03-01 Lam Research Corporation Barrier layer configurations and methods for processing microelectronic topographies having barrier layers
US8143161B2 (en) 2004-08-09 2012-03-27 Lam Research Corporation Method for passivating hardware of a microelectronic topography processing chamber
US8502381B2 (en) 2004-08-09 2013-08-06 Lam Research Corporation Barrier layer configurations and methods for processing microelectronic topographies having barrier layers
WO2006020566A1 (en) * 2004-08-09 2006-02-23 Blue29, Llc Methods for forming a barrier layer with periodic concentrations of elements and structures resulting therefrom and systems and method affecting profiles of solutions dispensed across microelectronic topographies during electroless plating processes
US20130240484A1 (en) * 2012-03-19 2013-09-19 Lam Research Corporation Electroless copper alloy capping
CN114774893A (en) * 2022-03-16 2022-07-22 湖南理工学院 Cu/CuO @ SiNWs photoelectric composite material and preparation method thereof
CN114774893B (en) * 2022-03-16 2023-09-29 湖南理工学院 Cu/CuO@SiNWs photoelectric composite material and preparation method thereof

Also Published As

Publication number Publication date
FR2816758B3 (en) 2003-04-04

Similar Documents

Publication Publication Date Title
EP1937875B1 (en) Electroplating composition for coating a substrate surface with a metal
US7190079B2 (en) Selective capping of copper wiring
US6515368B1 (en) Semiconductor device with copper-filled via includes a copper-zinc/alloy film for reduced electromigration of copper
TWI225901B (en) Copper-plating solution, plating method and plating apparatus
US7851357B2 (en) Method of forming electrodeposited contacts
EP1927129B1 (en) Electroplating method for coating a substrate surface with a metal
US20080296768A1 (en) Copper nucleation in interconnects having ruthenium layers
EP2279290B1 (en) Electroplating composition and process for coating a semiconductor substrate using said composition
US20100239767A1 (en) Apparatus for Applying a Plating Solution for Electroless Deposition
EP1778896A1 (en) Method of barrier layer surface treatment to enable direct copper plating on barrier metal
US20050274622A1 (en) Plating chemistry and method of single-step electroplating of copper on a barrier metal
EP2898121B1 (en) Electrolyte and method for electrodepositing copper onto a barrier layer
TW201027668A (en) Process for through silicon via filling
US6630741B1 (en) Method of reducing electromigration by ordering zinc-doping in an electroplated copper-zinc interconnect and a semiconductor device thereby formed
KR20150138087A (en) Method for electrochemically depositing metal on a reactive metal film
US6660633B1 (en) Method of reducing electromigration in a copper line by electroplating an interim copper-zinc alloy thin film on a copper surface and a semiconductor device thereby formed
FR2816758A1 (en) Copper metallization for transistor connections and interconnections involves electrolytic deposition of diffusion barriers and layers of copper and copper alloys
KR20150138086A (en) Method for electrochemically depositing metal on a reactive metal film
CN1965110A (en) Method of barrier layer surface treatment to enable direct copper plating on barrier metal
US6717236B1 (en) Method of reducing electromigration by forming an electroplated copper-zinc interconnect and a semiconductor device thereby formed
FR3112559A1 (en) Electrolyte and deposition of a copper barrier layer in a Damascene process
JP2001181895A (en) Process window for electrochemical deposition of structure having high aspect ratio
FR3092590A1 (en) Electroplating of a cobalt or copper alloy, and use in microelectronics
FR3079241A1 (en) COBALT ELECTRODEPOSITION PROCESS
EP2244287B1 (en) A pre-treatment method to increase copper island density and to improve adhesion for Cu on barrier layers

Legal Events

Date Code Title Description
ST Notification of lapse