FR2816758A1 - Technique de metallisation par le cuivre pour les connexions et interconnexions des transistors - Google Patents

Technique de metallisation par le cuivre pour les connexions et interconnexions des transistors Download PDF

Info

Publication number
FR2816758A1
FR2816758A1 FR0014629A FR0014629A FR2816758A1 FR 2816758 A1 FR2816758 A1 FR 2816758A1 FR 0014629 A FR0014629 A FR 0014629A FR 0014629 A FR0014629 A FR 0014629A FR 2816758 A1 FR2816758 A1 FR 2816758A1
Authority
FR
France
Prior art keywords
layer
copper
followed
annealing
cleaning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0014629A
Other languages
English (en)
Other versions
FR2816758B3 (fr
Inventor
Lionel Girardie
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to FR0014629A priority Critical patent/FR2816758B3/fr
Publication of FR2816758A1 publication Critical patent/FR2816758A1/fr
Application granted granted Critical
Publication of FR2816758B3 publication Critical patent/FR2816758B3/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Technique de métallisation par le Cuivre pour les connexions et interconnections des transistors. Procédé de métallisation par le Cuivre caractérisé en ce qu'il consiste en un cycle d'étapes basé sur l'utilisation préférentielle de techniques par voie électrolytique pour déposer différentes couches minces faisant office de barrière de diffusion tel qu'un alliage à base de Rh, sur laquelle est déposé différentes couches de Cu et d'un alliage de Cu : Ga par une méthode auto catalytique et de nettoyage adéquate pour limiter la croissance des grains avant d'électroplaquer sous une cinétique de Tafel le Cu avec un courant périodique renverse dans la structure damascène sur laquelle après un procédé approprié d'abrasion électrochimique permet de retirer seulement le cuivre au-dessus de la damascène, laquelle abrasion planarisation précède un dépôt d'un alliage de Cu : Ga et laquelle couche sera partiellement et sélectivement gravée précédant un recuit pour former une couche supérieure d'oxyde de Ga2 O3 protégeant le Cu tout en augmentant la résistance à l'électromigration et avant de retirer la couche à base de Rh à la surface du substrat et former ainsi à la surface de l'ensemble de la structure une couche de barrière de diffusion vers les couches diélectriques supérieures à base de T1 par un procédé auto catalytique.

Description

<Desc/Clms Page number 1>
Figure img00010001
Description DOMAINE DE L'INVENTION
La présente invention concerne une innovation de la technologie de la métallisation par le Cuivre qui peut être utilisée pour les interconnections des transistors dans la fabrication des circuits intégrés, l'interconnexion des portes logiques par module et peut être étendue à la production de tout type de dispositifs intégrés tels que les têtes de lecture de dispositifs de stockage de données, de disques durs et optiques, d'écrans à cristaux liquides, de dispositifs d'optique intégré ou d'analyse biologique.
SUPPORT DE L'INVENTION
La métallisation par le Cuivre utilisée jusqu'à présent est basée sur la constitution d'une microstructure damascène, laquelle est gravée dans un matériau isolant les connections des transistors par niveau de métallisation. La métallisation par le Cuivre requiert l'utilisation de barrière de diffusion du Cuivre dans le silicium et les isolants, laquelle barrière de diffusion est déposée par plusieurs techniques telles que la pulvérisation, le dépôt en phase vapeur. Les matériaux choisis sont le Tantale (Ta), le Nitrure de Titane, le Nitrure de Tungstène ou des alliages de Tantale comme le TaSiN. Sur cette couche mince, une couche catalytique de Cuivre est déposé par plusieurs techniques mais essentiellement basées sur la pulvérisation ou les dépôts en phase vapeur. L'adhésion de ces différentes couches le long des parois verticales de la microstructure damascène devient de plus en plus faible de part la limitation des développement de ces techniques et en raison des besoins en intégration de plus en plus élevés qui exigent de graver de plus en plus fin des structure de type damascène. Ces techniques de l'état de l'art demandent de contrôler certains effets parasites au processus de dépôt par électrolyse du Cuivre dans un bain d'électrolytes : ces effets sont donc des défauts engendrés par le choix des étapes de couches minces. Ces défauts peuvent être une surdéposition d'un matériau en une zone occasionnant ultérieurement des défauts dans l'électrodéposition du Cuivre. Le Cuivre devenant un métal de choix pour sa conductivité et pour sa plus forte résistance à l'électromigration, les différentes couches minces doivent permettre de préserver à la fois une faible résistivité des zones de conductions et par conséquent garder de façon intrinsèque les paramètres du Cuivre déposé dans une structure damascène et un contrôle fin de la croissance des grains de métal déposé doit opérer. Or les techniques de l'état de l'art occasionnent une hausse de la résistivité des zones de conduction par le choix des matériaux, le choix des techniques de dépôt, les défauts engendrés de ces même techniques et une résistance à l'électromigration du Cuivre qui ne correspond pas aux besoins en relation avec des densités de courant de plus en plus élevés.
La présente invention a pour objet de présenter une technique de métallisation permettant à la
<Desc/Clms Page number 2>
Figure img00020001

fois de suivre l'évolution de l'intégration et donc de déposer le Cuivre sur des structures damascène de plus en plus étroites tout en offrant des connections cuivrées répondant aux exigences de conductivité et de résistance à l'électromigration.
DETAIL DE L'INVENTION
La présente invention présente une technique de métallisation par le Cuivre dans une microstructure damascène. L'invention est basée sur le dépôt contrôlé de couches minces par voie électrolytique uniquement.
En annexes allant de 1 à 5, une présentation d'une structure damascène remplie par les différents dépôts de couches minces selon le mode opératoire faisant l'objet de la présente invention.
- La figure n l présente la structure damascène remplie par les dépôts des couches minces permettant la métallisation au Cuivre à savoir une couche de barrière de diffusion (2), d'une couche de Cuivre (3), d'une couche d'alliage à base de Cuivre (4), d'une couche de Cuivre (5) suivie d'une électrodéposition du Cuivre (6) et (7) complétée par une couche de protection du Cuivre électrodéposé (8).
- La figure n 2 présente la structure damascène remplie après une étape de gravure sélective ou de planarisation par différent types de technique CMP (traduit de l'anglais polissage mécano-chimique) du Cuivre electrodéposé en excès.
- La figure n 3 présente la structure damascène remplie après une étape de dépôt sélectif d'un alliage de Cuivre (9) à la surface de la structure damascène remplie par les couches (2), (3), (4), (5), (6), (7).
- La figure no4 présente la structure damascène remplie après une étape de gravure et de planarisation de la couche faisant office de barrière de diffusion à la surface des couches isolantes sur le plan horizontal (2) et de la gravure sélective partielle de l'alliage de Cuivre (9) formant ainsi une nouvelle couche (10), sur lequel est déposé une couche mince ayant pour objet d'être une nouvelle barrière de diffusion (11) à caractéristiques spécifiques tels que l'adhésion de cette couche à la fois à l'alliage en Cuivre dessous et aux couches à base de
Silicium et de Carbone au-dessus et qui possède des propriétés spécifiques en terme de conductivité, de dureté et de stabilité électrochimique.
La technique de métallisation par le Cuivre de la présente invention est basée sur un procédé se composant d'un cycle d'étapes, lequel cycle se définit par :
Gravure d'une structure damascène simple (1) ou double à la surface d'un substrat, - Nettoyage à l'intérieur de la structure damascène ainsi formée et préparation des surfaces de parois de la structure damascène, - Dépôt d'une couche de barrière de diffusion du Cuivre (2) composée d'un matériau de au caractère métallique Me n'ayant pas de solubilité solide et liquide avec le Cuivre ou
<Desc/Clms Page number 3>
Figure img00030001

d'un alliage binaire ou ternaire entre Me et un métal Mel, Me2 ayant une solubilité ou une solubilité partielle avec Me et Cu par une technique électrochimique dite auto catalytique [I] dans une cellule électrochimique (I) suivi d'un recuit à une température TI suivi d'un nettoyage de la surface de (2) dans et sur la structure damascène,
Figure img00030002

- Dépôt d'une couche de Cuivre (3) d'une épaisseur inférieure à 200 nm sur la couche (2) par une technique électrochimique dite auto catalytique [II] dans une cellule électrochimique (II) suivi d'un recuit à une température comprise entre 200OC et 800OC sous atmosphère d'Hydrogène (H2) ou d'Azote (N2) ou d'Argon (Ar) pendant un intervalle de temps allant de 1 minute à 240 minutes et d'un nettoyage de la surface de (3) dans et sur la structure damascène, - Dépôt d'une couche (4) d'une épaisseur inférieure à 100 nm comportant un alliage binaire de Cuivre et d'un métal Me3 sur la couche (3) par une technique électrochimique dite auto catalytique [III] dans une cellule électrochimique (II) suivi d'un recuit dans une gamme de température TIII, - Dépôt d'une couche d'une épaisseur inférieure à 200 nm de Cuivre (5) sur la couche (4) par une technique électrochimique dite auto catalytique [II] dans une cellule électrochimique (II) suivi d'un recuit dans une gamme de température TII et d'un nettoyage de la surface (5), - Dépôt d'une couche d'une épaisseur inférieure à 300 nm de Cuivre (6) sur la couche (5) par une technique d'électrodéposition dans une cellule électrochimique (III) de forme compatible avec le bain chimique d'électrolytes de résistivité comparable à celle du substrat en employant deux phases de courant potentiel à savoir que la première phase consiste à une immersion du substrat comportant la structure damascène dans le dit bain d'électrolytes de faible conductivité de la cellule (III) où passe un faible courant compris de densité comprise entre 0,5 mA/cm et 5 niA/cm2 entre la cathode soit le substrat et l'anode en CuP pendant un temps variant entre 5 secondes et 20 s créant un potentiel à l'équilibre et la seconde phase consiste à modifier l'équilibre électrochimique par l'application d'un courant périodique et renverse pour plaquer le Cu selon une cinétique de Tafel dans une zone de densité de courant variant entre 25 % et 50 % du courant limite de Tafel ce qui modifie le potentiel et laquelle deuxième phase précède un recuit à une température comprise entre 15 C et 105OC pendant un intervalle de temps allant de 30 secondes à 180 secondes et d'un nettoyage de la surface (6), - Dépôt d'une couche de Cuivre (7) complétant la couche (6) par une technique d'électrodéposition dans une cellule électrochimique (III) de forme compatible avec le bain chimique d'électrolytes de résistivité comparable à celle du substrat en employant deux phases de courant potentiel à savoir que la première phase consiste à une immersion du substrat comportant la structure damascène dans le dit bain d'électrolytes de faible conductivité de la cellule (III) où passe un faible courant compris de densité
<Desc/Clms Page number 4>
Figure img00040001

comprise entre 0, 5mA/cm2 et 5 niA/cm2 entre la cathode soit le substrat et l'anode en CuP pendant un temps variant entre 5 s et 20 s créant un potentiel à l'équilibre et la seconde phase consiste à modifier l'équilibre électrochimique par l'application d'un courant périodique et renverse pour plaquer le Cu selon une cinétique de Tafel dans une zone de densité de courant variant entre 25 % et 50 % du courant limite de Tafel ce qui modifie le potentiel et laquelle deuxième phase précède un recuit à une température comprise entre 250OC et 600OC sous atmosphère d'Hydrogène (H2) ou d'Azote (N2) ou d'Argon (Ar) pendant un intervalle de temps allant de 1 minute à 240 minutes, - Dépôt d'une couche (8) d'une épaisseur inférieure à 5 nm de protection des couches de
Cu (6) et (7) par une technique dite de substitution par voie électrolytique suivi d'un recuit à température comprise entre 15 C et 100OC pendant un intervalle de temps allant de 30 secondes à 180 secondes,
Abrasion et planansation du sommet des couches électrodéposées (6), (7) et de la couche (8) de protection par un procédé de polissage mécano-chimique de sélectivité élevée par rapport à la couche (2) et ne comportant pas de phase d'hydrosol dans la solution chimique dispersée sur un tissu adéquate précédent un nettoyage et une préparation de surface des couches (6), (7), - Dépôt d'une couche (9) d'une épaisseur inférieure à 200 nm d'un alliage d'un alliage de
Cuivre et d'un métal Me3 sur les couches (6), (7) par une technique électrochimique dite auto catalytique dans une cellule électrochimique (II) suivi d'un recuit à une température TIII,
Gravure partielle sur une épaisseur inférieure à 100 nm par voie électrolytique de sélectivité élevée par rapport à (2) de la surface de la couche (9) pour former une
Figure img00040002

nouvelle couche (10)) suivi d'un recuit à une température comprise entre 200OC et 500OC sous atmosphère d'Hydrogène (Hz) ou d'Azote (N2) ou d'Argon (Ar) ou d'oxygène (02) ou sous vide pendant un intervalle de temps allant de 1 minute à 240 minutes,
Gravure sèche ou humide de sélectivité élevée par rapport à (10) de la couche (2) déposé sur le plan horizontal et précédent un nettoyage et une préparation de surface de la couche (10), - Dépôt d'une couche (11) d'une épaisseur inférieure à 10 nm de barrière de diffusion du
Cuivre composée d'un matériau au caractère métallique Me4 n'ayant pas de solubilité solide et liquide avec le Cuivre choisi parmi le Thallium (tel), le Manganèse (Mn) ou d'un alliage binaire ou ternaire avec un ou des métaux Mel et Me2 ayant une solubilité partielle le Cu par une technique électrochimique dite auto catalytique [IV] dans une cellule électrochimique (IV) suivi d'un recuit à une température comprise entre 200OC et 800OC sous atmosphère d'Hydrogène (H2) ou d'Azote (N2) ou d'Argon (Ar) ou d'oxygène (02) ou sous vide pendant un intervalle de temps allant de 1 minute à 240
<Desc/Clms Page number 5>
Figure img00050001

. : J minutes et d'un nettoyage de la surface de (11).
Le procédé, caractérisé en ce qu'il consiste à déposer une couche mince d'une épaisseur inférieure à 30 nm (nanomètre) d'un métal tel que le Technétium (Tc) par une technique de pulvérisation ou de dépôt physique ou chimique en phase vapeur pour former la couche (2).
Le procédé, caractérisé en ce qu'il consiste préférentiellement à déposer une couche mince (2) d'une épaisseur inférieure à 25 nm d'un métal Me lequel Me peut être choisi parmi le Rhodium (Rh), le Ruthénium (Ru), le Rhénium (Re), l'Osmium (Os) par une technique électrochimique dite auto catalytique [I] dans une cellule électrochimique (I) ou d'un alliage binaire ou ternaire d'une épaisseur inférieure à 25 nm comportant Me et un métal Mel choisi parmi le Sélénium (Se), le Scandium (Sc), le Silicium (Si), l'Etain (Sn), le Terbium (Tb), le Téllurium (Te) le Titane (Ti), l'Yttrium (Y), le Zirconium (Zr) et un métal Me2 choisi parmi l'Azote (N), le Rhodium (Rh), le Ruthénium (Ru), le Rhénium (Re), l'Osmium (Os), le Tungstène (W).
Procédé caractérisé en ce qu'il consiste à une codéposition pour former la couche (4) comportant un alliage de Cu et d'un métal Me3 lequel peut être choisi parmi le Gallium (Ga), le Cadmium (Cd), le Rubidium (Rb), le Zirconium (Zr), l'Europium (Eu), le Néodimium (Nd), le Holmium (Ho) mais préférentiellement le Ga par un procédé électrochimique dans un bain d'électrolytes dans un but de former une couche de Cu : Ga en sous-potentiel avec une solubilité du Ga dans Cu inférieure à 10%.
Procédé caractérisé en ce qu'un nettoyage de la surface (5) et de la surface (6) consiste à une dispersion d'une solution aqueuse laquelle solution aqueuse est une combinaison d'un acide hydroxyle poly carboxylique tel que l'acide citrique, l'acide gluconique, l'acide mésoxalique et d'une substance organique sulfurée et azotée telle que le Sulfazole ou le Sulfathiazole et d'une substance de forte mouillabilité y telle que le Diisopropyle ether ou le Diisopropylamine à une température supérieure à 30 C suivi d'un rinçage avec de l'eau dé-ionisée et un composé tel que le AMPSO (3- [ (1, 1-diméthyle-2- hydroxyethyle) amino] 2-hydroxypropanesulfonique acide) ou le AMP (2-amino-2-méthyle-1- propanol) et le Mannitol et l'acide 2,3 Pyrazine bi carboxylique à une température supérieure à 30 C suivi d'un séchage selon la technique présentée dans les brevets référencés FR9916085 et FR9916095 du même auteur.
Procédé caractérisé en ce que la technique dite de substitution par voie électrolytique sur la surface (7) pour former une couche (8) consiste à une dispersion d'une solution aqueuse laquelle solution aqueuse est une combinaison d'un agent anti-corrosion tel que le 1- (p-tolyl)-4-méthylimidazole et de sels solubles dans l'eau dé-ionisée tels que le
<Desc/Clms Page number 6>
Figure img00060001

tétrachlorure de platiné (PtCI4), le chlorure de palladium (PdCl2) et d'une substance organique à chaîne aliphatique de viscosité élevée par rapport à sa température de grande solubilité telle que la Glycine éthyle ester, la Galégine, la Valine et d'un agent anti oxydation tel que l'hydroquinone, l'hydrazine, sulfate de sodium et d'un agent chélateur tel que l'éther couronne (18ec6) à une température supérieure à 30 C suivi d'un séchage selon la technique présentée dans les brevets référencés FR9916085 et FR9916095 du même auteur précédant une dispersion d'une seconde solution aqueuse laquelle solution aqueuse est une combinaison d'un agent anti-corrosion tel que le 1- (p-tolyl)-4-méthylimidazole, d'un acide poly carboxylique tel que l'acide citrique, l'acide gluconique, l'acide mésoxalique et d'une substance organique sulfurée et azotée telle que le Sulfazole ou le Sulfathiazole et d'une substance de forte mouillabilité y telle que le Diisopropyle ether ou le Diisopropylamine et de sels soluble dans l'eau dé-ionisée tels que le phosphate de manganèse ammonium (NH) MnPO4), le iodate de calcium (CaO), l'iodure de Zinc (ZnIz) et le sulfate de calcium (CaSO4) à une température supérieure à 30 C suivi d'un séchage selon la technique présentée dans les brevets référencés FR9916085 et FR9916095 du même auteur.
Un exemple d'application de ce procédé de métallisation par le Cuivre est donné en annexe (5/5) pour métalliser les connexions et les interconnections de transistors dans la fabrication de circuits intégrés.
La présente invention propose donc une technique par étapes successives basée sur l'utilisation de traitement par voie humide alors que l'état de l'art propose des techniques différentes de dépôt de couches minces ayant des interactions néfastes à l'étape ultérieure. Par ailleurs les procédés mis enjeu dans cette invention comme les procédés de dépôt auto catalytique des couches de Rh, de Cu et d'alliage de Cu : Ga et de Tl et le procédé d'électroplaquage du cuivre dans une cellule électrochimique spécifique au bain d'électrolytes et aux caractéristiques de variation d'un courant périodique et renverse passant entre la cathode et l'anode immergée sont l'objet d'autres brevets du même auteur. Cette invention permet de métalliser les connexions entre transistors par le cuivre quelque soit le niveau de finesse de gravure c'est à dire que la densité de courant de plus en plus élevée qui passe dans les connexions des circuits intégrés et la réduction des dimensions des structures et donc de la damascène demandent aux technologues de proposer des solutions qui augmentent l'énergie d'activation à l'électromigration du Cu, de se rapprocher des paramètres intrinsèques du Cu. Or la présente invention propose des solutions pour y parvenir quelque soit la finesse de gravure car la technique de l'invention est basée sur l'utilisation sur le même équipement d'élaboration de différents bains d'électrolytes de telle façon que les tranches de silicium ne sortent pas avec des couches de cuivre contaminant, que les grains de Cu déposé sont contrôlés puisque le dépôt se fait par étapes entre lesquelles s'intercalent à la fois des recuits à basse température et des nettoyages qui ont une action gravant les grains de Cu qui croissent à la température ambiante et comme les tranches passent
<Desc/Clms Page number 7>
Figure img00070001

, toujours dans un bain d'électrolytes ceci permet de modifier la structure et la finesse des grains de Cu. Par ailleurs les dépôts auto catalytiques se font en milieu basique alors que l'électroplaquage se fait en milieu très acide. Un autre avantage de la présente invention est la définition de nouvelles couches minces servant de barrière de diffusion alors que l'état de l'art ne propose que du Ta ou du TiN, lesquels sont déposés par en phase vapeur ce qui augmente les coûts et ne résout pas le problème de forte résistivité des couches de barrière de diffusion. Or le Rh ou le Ru sont des matériaux dont il est possible de déposer par un procédé auto catalytique et donc d'avoir des grains de Rh ou de Ru nettement plus fins et contrôlés que par PVD (de l'anglais physical vapor deposition) ou CVD (de l'anglais chemical vapor deposition) ou ALCVD (de l'anglais atomic layer chemical vapor deposition). Par ailleurs le degré d'uniformité des couches déposées selon le procédé de dépôt auto catalytique de l'invention est maîtrisé et par conséquent la couverture des parois verticales de la structure damascène est assurée par le processus même de dépôt auto catalytique. Comme l'invention propose toujours un procédé électrochimique, les dépôts d'ensemencement précédant l'électroplaquage du Cu se font par une technique auto catalytique ce qui a l'avantage du faible coût, de l'intégrer facilement sur une machine comportant différentes cellules ou bain électrochimiques et par ailleurs de contrôler les grains de cuivre, l'uniformité, l'oxydation, la croissance des grains, la symétrie de dépôt entre les quatre parois verticales de la damascène, d'éviter par conséquent le phénomène de corrosion d'Ostwald et donc un électroplaquage ne créant pas de défauts tels que des zones de vide comme il est souvent observé sur des damascènes de largeur inférieures à 100 nm soit une finesse de gravure des transistors de 0, 1 um. L'alliage de Cu : Ga rendu possible par l'utilisation uniquement de procédés électrochimiques auto catalytiques permet d'augmenter l'énergie d'activation de l'électromigration pour atteindre 2,1 eV sans que la résistivité n'augmente pas de plus de 5% et le Gallium reste un métal plus facile à déposer y compris en sous potentiel du fait de ses propriétés et forme un oxyde stable Go203 protégeant le Cu en surface et offre la possibilité d'utiliser directement cette couche d'oxyde comme couche d'adhésion après une préparation de surface adéquate pour déposer ultérieurement des verres fluorés (SiOF) ou des gels (Nanogel, Xerogel) servant d'isolant entre les zones de connexions. La présente invention propose aussi des dépôts successifs et intermittents de Cu pour augmenter la densité de Cu et donc réduire la taille des grains, augmenter la nucléation, de contrôler les impuretés déposées avec le Cu et donc de les graver et de laminer par couche nucléophiles les impuretés telles que le soufre, l'oxygène de telle façon à ce que le métal ainsi formé ait une résistance à l'électromigration augmentée sensiblement et une résistivité inférieure à 1,9 J. cm'. L'invention propose l'utilisation de couches protectrices du Cu avant les étapes de planarisation ou de gravure sélective de façon à protéger le cuivre et éviter la corrosion. La présente invention propose une technique à faible coût d'exploitation et permettant de maîtriser les processus d'intégration en fonction de l'évolution des finesses de gravure selon la loi de Moore.

Claims (2)

    REVENDICATIONS 1-Procédé caractérisé en ce qu'il consiste en un cycle d'étapes de métallisation par le Cuivre pour les connections et interconnections de transistors et pour les connections de dispositifs électroniques intégrés par module, lequel cycle se définit par : Gravure d'une structure damascène simple (1) ou double à la surface d'un substrat, ai Orm Nettoyage de la structure ainsi formée et préparation des surfaces de parois de la structure damascène, - Dépôt d'une couche de barrière de diffusion du Cuivre (2) composée d'un matériau de au caractère métallique Me n'ayant pas de solubilité solide et liquide avec le Cuivre ou d'un alliage binaire ou ternaire entre Me et un métal Mel, Me2 ayant une solubilité ou une solubilité partielle avec Me et Cu par une technique électrochimique dite auto catalytique [1] dans une cellule électrochimique (I) suivi d'un recuit à une température TI et d'un nettoyage de la surface de (2) dans et sur la structure damascène, - Dépôt d'une couche de Cuivre (3) d'une épaisseur inférieure à 200 nm sur la couche (2) par une technique électrochimique dite auto catalytique [II] dans une cellule électrochimique (II) suivi d'un recuit à une température comprise entre 200OC et 800OC sous atmosphère d'Hydrogène (H2) ou d'Azote (N2) ou d'Argon (Ar) pendant un intervalle de temps allant de 1 minute à 240 minutes et d'un nettoyage de la surface de (3) dans et sur la structure damascène, - Dépôt d'une couche (4) d'une épaisseur inférieure à 100 nm comportant un alliage binaire de Cuivre et d'un métal Me3 sur la couche (3) par une technique électrochimique dite auto catalytique [III] dans une cellule électrochimique (II) suivi d'un recuit dans une gamme de température TIII, Dépôt d'une couche d'une épaisseur inférieure à 200 nm de Cuivre (5) sur la couche (4) par une technique électrochimique dite auto catalytique [II] dans une cellule électrochimique (II) suivi d'un recuit dans une gamme de température TII et d'un nettoyage de la surface (5), - Dépôt d'une couche d'une épaisseur inférieure à 300 nm de Cuivre (6) sur la couche (5) par une technique d'électrodéposition dans une cellule électrochimique (III) de forme compatible avec le bain chimique d'électrolytes de résistivité comparable à celle du substrat en employant deux phases de courant potentiel à savoir que la première phase consiste à une immersion du substrat comportant la structure damascène dans le dit bain d'électrolytes de faible conductivité de la cellule (III) où passe un faible courant de densité comprise entre 0,
  1. 5 mA/cm2 et 5 mA/cm2 entre la cathode soit le substrat et l'anode en CuP pendant un temps variant entre 5 s et 20 s créant un potentiel à l'équilibre et la seconde phase consiste à modifier l'équilibre électrochimique par l'application d'un courant périodique et renverse pour plaquer le Cu selon une cinétique de Tafel dans une zone de densité de courant variant entre 25 % et 50 % du courant limite de Tafel ce qui modifie le potentiel, laquelle deuxième
    <Desc/Clms Page number 9>
    Figure img00090001
    phase précède un recuit à une température comprise entre 15 C et 105OC pendant un intervalle de temps allant de 30 secondes à 180 secondes et d'un nettoyage de la surface (6), - Dépôt d'une couche de Cuivre (7) complétant la couche (6) par une technique d'électrodéposition dans une cellule électrochimique (III) de forme compatible avec le bain chimique d'électrolytes de résistivité comparable à celle du substrat en employant deux phases de courant potentiel à savoir que la première phase consiste à une immersion du substrat comportant la structure damascène dans le dit bain d'électrolytes de faible conductivité de la cellule (III) où passe un faible courant de densité comprise entre 0,
  2. 5 mA/cnr'et 5 mAlcm2 entre la cathode soit le substrat et l'anode en CuP pendant un temps variant entre 5 secondes et 20 secondes créant un potentiel à l'équilibre et la seconde phase consiste à modifier l'équilibre électrochimique par l'application d'un courant périodique et renverse pour plaquer le Cu selon une cinétique de Tafel dans une zone de densité de courant variant entre 25 % et 50 % du courant limite de Tafel ce qui modifie le potentiel, laquelle deuxième phase précède un recuit à
    Figure img00090002
    une température comprise entre 250OC et 600OC sous atmosphère d'Hydrogène (H2) ou d'Azote (N2) ou d'Argon (Ar) pendant un intervalle de temps allant de 1 minute à 240 minutes, - Dépôt d'une couche (8) d'une épaisseur inférieure à 5 nm de protection des couches de Cu (6) et (7) par une technique dite de substitution par voie électrolytique suivi d'un recuit à température comprise entre 15 C et 100OC pendant un intervalle de temps allant de 30 secondes à 180 secondes,
    Figure img00090003
    Abrasion et planarisation du sommet des couches électrodéposées (6), (7) et de la couche (8) de protection par un procédé de polissage mécano-chimique de sélectivité élevée par rapport à la couche (2) et ne comportant pas de phase d'hydrosol dans la solution chimique dispersée sur un tissu adéquate précédent un nettoyage et une préparation de surface des couches (6), (7), - Dépôt d'une couche (9) d'une épaisseur inférieure à 200 nm d'un alliage d'un alliage de
    Cuivre et d'un métal Me3 sur les couches (6), (7) par une technique électrochimique dite auto catalytique [III] dans une cellule électrochimique (II) suivi d'un recuit à une température Till,
    Gravure partielle sur une épaisseur inférieure à 100 nm par voie électrolytique de sélectivité élevée par rapport à (2) de la surface de la couche (9) pour former une nouvelle couche (10) suivi d'un recuit à une température comprise entre 200OC et 500OC sous atmosphère d'Hydrogène (Hz) ou d'Azote (N2) ou d'Argon (Ar) ou d'oxygène (02) ou sous vide pendant un intervalle de temps allant de 1 minute à 240 minutes,
    Gravure sèche ou humide de sélectivité élevée par rapport à (10) de la couche (2) déposé sur le plan horizontal et précédent un nettoyage et une préparation de surface de la couche (10),
    <Desc/Clms Page number 10>
    Figure img00100001
    Dépôt d'une couche (11) d'une épaisseur inférieure à 10 nm de barrière de diffusion du Cuivre composée d'un matériau au caractère métallique Me4 n'ayant pas de solubilité solide et liquide avec le Cuivre choisi parmi le Thallium (Tl), le Manganèse (Mn) ou d'un alliage binaire ou ternaire avec un ou des métaux Mel et Me2 ayant une solubilité partielle le Cu par une technique électrochimique dite auto catalytique [IV] dans une cellule électrochimique (IV) suivi d'un recuit à une température comprise entre 200OC et 800OC sous atmosphère d'Hydrogène (H2) ou d'Azote (N2) ou d'Argon (Ar) ou d'oxygène (02) ou sous vide pendant un intervalle de temps allant de 1 minute à 240 minutes et d'un nettoyage de la surface de (11)
    2-Procédé selon la revendication n l caractérisé en ce qu'il consiste à déposer une couche mince d'une épaisseur inférieure à 30 nm (nanomètre) d'un métal tel que le Technétium (Tc) par une technique de pulvérisation ou de dépôt physique ou chimique en phase vapeur pour former la couche (2).
    3-Procédé selon la revendication n l caractérisé en ce qu'il consiste préférentiellement à déposer une couche mince (2) d'une épaisseur inférieure à 25 nm d'un métal Me lequel Me peut être choisi parmi le Rhodium (Rh), le Ruthénium (Ru), le Rhénium (Re), l'Osmium (Os) par une technique électrochimique dite auto catalytique [I] dans une cellule électrochimique (I) ou d'un alliage binaire ou ternaire d'une épaisseur inférieure à 25 nm comportant Me et un métal Mel choisi parmi le Sélénium (Se), le Scandium (Sc), le Silicium (Si), l'Etain (Sn), le Terbium (Tb), le Téllurium (Te) le Titane (Ti), l'Yttrium (Y), le Zirconium (Zr) et un métal Me2 choisi parmi l'Azote (N), le Rhodium (Rh), le Ruthénium (Ru), le Rhénium (Re), l'Osmium (Os), le Tungstène (W).
    4-Procédé selon la revendication n l caractérisé en ce qu'il consiste à une codéposition pour former la couche (4) comportant un alliage de Cu et d'un métal Me3 lequel peut être choisi parmi le Gallium (Ga), le Cadmium (Cd), le Rubidium (Rb), le Zirconium (Zr), l'Europium (Eu), le Néodimium (Nd), le Holmium (Ho) mais préférentiellement le Ga par un procédé électrochimique dans un bain d'électrolytes dans un but de former une couche de Cu : Ga en sous-potentiel avec une solubilité du Ga dans Cu inférieure à 10%.
    5-Procédé selon la revendication n l caractérisé en ce qu'un nettoyage de la surface (5) et de la surface (6) consiste à une dispersion d'une solution aqueuse laquelle solution aqueuse est une combinaison d'un acide hydroxyle poly carboxylique tel que l'acide citrique, l'acide gluconique, l'acide mésoxalique et d'une substance organique sulfurée et azotée telle que le Sulfazole ou le Sulfatmazole et d'une substance de forte mouillabilité y telle que le Diisopropyle ether ou le Diisopropylamine à une température supérieure à 30 C suivi d'un rinçage avec de l'eau dé-ionisée et un composé tel que le AMPSO (3-[ (1, 1-
    <Desc/Clms Page number 11>
    Figure img00110001
    diméthyle-2-hydroxyethyle) amino]2- hydroxypropanesulfonique acide) ou le AMP (2amino-2-méthyle-l-propanol) et le Mannitol et l'acide 2, 3 Pyrazin bi carboxylique à une température supérieure à 30 C suivi d'un séchage.
    6-Procédé selon la revendication n l caractérisé en ce que la technique dite de substitution par voie électrolytique sur la surface (7) pour former une couche (8) consiste à une dispersion d'une solution aqueuse laquelle solution aqueuse est une combinaison d'un agent anti-corrosion tel que le 1- (p-tolyl)-4-méthylimidazole et de sels solubles dans l'eau dé-ionisée tels que le tétrachlorure de platine (PtCI4), le chlorure de palladium (PdCl2) et d'une substance organique à chaîne aliphatique de viscosité élevée par rapport à sa température de grande solubilité telle que la Glycine éthyle ester, la Galégine, la Valine et d'un agent anti oxydation tel que l'hydroquinone, l'hydrazine, sulfate de sodium et d'un agent chélateur tel que l'éther couronne (18ec6) à une température supérieure à 30 C suivi d'un séchage précédant une dispersion d'une seconde solution aqueuse laquelle solution
    Figure img00110002
    aqueuse est une combinaison d'un agent anti-corrosion tel que le 1- (p-tolyl)-4- méthylimidazole, d'un acide poly carboxylique tel que l'acide citrique, l'acide gluconique, l'acide mésoxalique et d'une substance organique sulfurée et azotée telle que le Sulfazole ou le Sulfathiazole et d'une substance de forte mouillabilité y telle que le Diisopropyle ether ou le Diisopropylamine et de sels soluble dans l'eau dé-ionisée tels que le phosphate de manganèse ammonium (NH4MnPO4), le iodate de calcium (CaCz), l'iodure de Zinc (zani2) et le sulfate de calcium (CaSO4) à une température supérieure à 30 C suivi d'un séchage.
FR0014629A 2000-11-14 2000-11-14 Technique de metallisation par le cuivre pour les connexions et interconnexions des transistors Expired - Fee Related FR2816758B3 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR0014629A FR2816758B3 (fr) 2000-11-14 2000-11-14 Technique de metallisation par le cuivre pour les connexions et interconnexions des transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0014629A FR2816758B3 (fr) 2000-11-14 2000-11-14 Technique de metallisation par le cuivre pour les connexions et interconnexions des transistors

Publications (2)

Publication Number Publication Date
FR2816758A1 true FR2816758A1 (fr) 2002-05-17
FR2816758B3 FR2816758B3 (fr) 2003-04-04

Family

ID=8856423

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0014629A Expired - Fee Related FR2816758B3 (fr) 2000-11-14 2000-11-14 Technique de metallisation par le cuivre pour les connexions et interconnexions des transistors

Country Status (1)

Country Link
FR (1) FR2816758B3 (fr)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1376685A2 (fr) * 2002-06-28 2004-01-02 Texas Instruments Incorporated Dopage et/ou alliage localisé de la métallisation pour l'amélioration des performances d'une interconnexion
EP1553625A1 (fr) * 2004-01-12 2005-07-13 Infineon Technologies AG Procédé de fabrication d'une structure de contact
WO2006020566A1 (fr) * 2004-08-09 2006-02-23 Blue29, Llc Procede de formation d'une couche barriere presentant des concentrations periodiques d'elements et structures obtenues a partir d'une telle couche; systemes et procede de modification des profils de solutions dispersees a travers des topographies micro-electroniques pendant des processus de depot autocatalytique
US20130240484A1 (en) * 2012-03-19 2013-09-19 Lam Research Corporation Electroless copper alloy capping
US8586133B2 (en) 2003-06-16 2013-11-19 Lam Research Corporation Method for strengthening adhesion between dielectric layers formed adjacent to metal layers
CN114774893A (zh) * 2022-03-16 2022-07-22 湖南理工学院 Cu/CuO@ SiNWs光电复合材料及其制备方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1376685A2 (fr) * 2002-06-28 2004-01-02 Texas Instruments Incorporated Dopage et/ou alliage localisé de la métallisation pour l'amélioration des performances d'une interconnexion
EP1376685A3 (fr) * 2002-06-28 2004-12-22 Texas Instruments Incorporated Dopage et/ou alliage localisé de la métallisation pour l'amélioration des performances d'une interconnexion
US7074709B2 (en) 2002-06-28 2006-07-11 Texas Instruments Incorporated Localized doping and/or alloying of metallization for increased interconnect performance
US8586133B2 (en) 2003-06-16 2013-11-19 Lam Research Corporation Method for strengthening adhesion between dielectric layers formed adjacent to metal layers
EP1553625A1 (fr) * 2004-01-12 2005-07-13 Infineon Technologies AG Procédé de fabrication d'une structure de contact
US7176128B2 (en) 2004-01-12 2007-02-13 Infineon Technologies Ag Method for fabrication of a contact structure
US7714441B2 (en) 2004-08-09 2010-05-11 Lam Research Barrier layer configurations and methods for processing microelectronic topographies having barrier layers
US7884033B2 (en) 2004-08-09 2011-02-08 Lam Research Method of depositing fluids within a microelectric topography processing chamber
US7897507B2 (en) 2004-08-09 2011-03-01 Lam Research Corporation Barrier layer configurations and methods for processing microelectronic topographies having barrier layers
US8143161B2 (en) 2004-08-09 2012-03-27 Lam Research Corporation Method for passivating hardware of a microelectronic topography processing chamber
US8502381B2 (en) 2004-08-09 2013-08-06 Lam Research Corporation Barrier layer configurations and methods for processing microelectronic topographies having barrier layers
WO2006020566A1 (fr) * 2004-08-09 2006-02-23 Blue29, Llc Procede de formation d'une couche barriere presentant des concentrations periodiques d'elements et structures obtenues a partir d'une telle couche; systemes et procede de modification des profils de solutions dispersees a travers des topographies micro-electroniques pendant des processus de depot autocatalytique
US20130240484A1 (en) * 2012-03-19 2013-09-19 Lam Research Corporation Electroless copper alloy capping
CN114774893A (zh) * 2022-03-16 2022-07-22 湖南理工学院 Cu/CuO@ SiNWs光电复合材料及其制备方法
CN114774893B (zh) * 2022-03-16 2023-09-29 湖南理工学院 Cu/CuO@ SiNWs光电复合材料及其制备方法

Also Published As

Publication number Publication date
FR2816758B3 (fr) 2003-04-04

Similar Documents

Publication Publication Date Title
EP1937875B1 (fr) Composition d&#39;electrodeposition destinee au revetement d&#39;une surface d&#39;un substrat par un metal
US7190079B2 (en) Selective capping of copper wiring
US6515368B1 (en) Semiconductor device with copper-filled via includes a copper-zinc/alloy film for reduced electromigration of copper
TWI225901B (en) Copper-plating solution, plating method and plating apparatus
US7851357B2 (en) Method of forming electrodeposited contacts
EP1927129B1 (fr) Procede d&#39;electrodeposition destine au revetement d&#39;une surface d&#39;un substrat par un metal
US20080296768A1 (en) Copper nucleation in interconnects having ruthenium layers
EP2279290B1 (fr) COMPOSITION D&#39;éLECTRODEPOSITION ET PROCéDé DE REVÊTEMENT D&#39;UN SUBSTRAT SEMI-CONDUCTEUR UTILISANT LADITE COMPOSITION
US20100239767A1 (en) Apparatus for Applying a Plating Solution for Electroless Deposition
EP1778896A1 (fr) Procede de traitement de surface a couche barriere pour permettre le cuivrage direct sur un metal barriere
EP2898121B1 (fr) Electrolyte et procédé d&#39;électrodéposition de cuivre sur une couche barrière
TW201027668A (en) Process for through silicon via filling
US6630741B1 (en) Method of reducing electromigration by ordering zinc-doping in an electroplated copper-zinc interconnect and a semiconductor device thereby formed
KR20150138087A (ko) 반응성 금속 필름 상에 금속을 전기화학적으로 증착시키기 위한 방법
US6660633B1 (en) Method of reducing electromigration in a copper line by electroplating an interim copper-zinc alloy thin film on a copper surface and a semiconductor device thereby formed
FR2816758A1 (fr) Technique de metallisation par le cuivre pour les connexions et interconnexions des transistors
KR20150138086A (ko) 반응성 금속 필름 상에 금속을 전기화학적으로 증착시키기 위한 방법
CN1965110A (zh) 能够在阻挡金属上直接镀铜的阻挡层表面处理的方法
US6717236B1 (en) Method of reducing electromigration by forming an electroplated copper-zinc interconnect and a semiconductor device thereby formed
FR3112559A1 (fr) Electrolyte et dépôt d’une couche barrière au cuivre dans un procédé Damascène
Shingubara et al. TSV fabrication technology using direct electroplating of Cu on the electroless plated barrier metal
JP2001181895A (ja) 高アスペクト比構造の電気化学堆積のためのプロセスウインドウ
FR3092590A1 (fr) Electrodéposition d’un alliage de cobalt ou de cuivre, et utilisation en microélectronique
FR3079241A1 (fr) Procede d&#39;electrodeposition de cobalt
EP2244287B1 (fr) Procédé de prétraitement pour augmenter la densité d&#39;îlot de cuivre et pour améliorer l&#39;adhésion de cuivre sur les couches de barrière

Legal Events

Date Code Title Description
ST Notification of lapse