FR2815473A1 - Diac planar symetrique - Google Patents

Diac planar symetrique Download PDF

Info

Publication number
FR2815473A1
FR2815473A1 FR0013179A FR0013179A FR2815473A1 FR 2815473 A1 FR2815473 A1 FR 2815473A1 FR 0013179 A FR0013179 A FR 0013179A FR 0013179 A FR0013179 A FR 0013179A FR 2815473 A1 FR2815473 A1 FR 2815473A1
Authority
FR
France
Prior art keywords
region
type
epitaxial layer
substrate
diac
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0013179A
Other languages
English (en)
Other versions
FR2815473B1 (fr
Inventor
Gerard Ducreux
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to FR0013179A priority Critical patent/FR2815473B1/fr
Priority to US10/398,622 priority patent/US7190006B2/en
Priority to PCT/FR2001/003178 priority patent/WO2002031888A1/fr
Publication of FR2815473A1 publication Critical patent/FR2815473A1/fr
Application granted granted Critical
Publication of FR2815473B1 publication Critical patent/FR2815473B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/8611Planar PN junction diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/8618Diodes with bulk potential barrier, e.g. Camel diodes, Planar Doped Barrier diodes, Graded bandgap diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Light Receiving Elements (AREA)
  • Thyristors (AREA)

Abstract

L'invention concerne un diac comprenant un substrat (20) d'un premier type de conductivité à fort niveau de dopage, une couche épitaxiée (22) faiblement dopée du deuxième type de conductivité comprenant au voisinage du substrat (20) une partie plus fortement dopée (21), une région (24) fortement dopée du premier type de conductivité du côté de la face supérieure de la couche épitaxiée, une région (23) du deuxième type de conductivité plus dopée que la couche épitaxiée sous la région (24) du premier type de conductivité et ne débordant pas par rapport à celle-ci, un anneau d'arrêt de canal (25) du deuxième type de conductivité plus dopé que la couche épitaxiée, à l'extérieur de la première région, un mur (26) du premier type de conductivité à l'extérieur dudit anneau, rejoignant le substrat.

Description

<Desc/Clms Page number 1>
DIAC PLANER SYMÉTRIQUE
La présente invention vise de nouvelles structures de diacs permettant notamment de faciliter le montage de ces compo- sants.
Une structure de diacs classique est représentée en figure 1. La structure est formée à partir d'un substrat 1 d'un premier type de conductivité, ici le type P. De part et d'autre du substrat sont formées des régions fortement dopées de type opposé, ici le type N, respectivement 2 et 3. Pour obtenir une tension de claquage suffisamment élevée, on utilise la technologie dite mesa, qui consiste à graver des sillons à la frontière entre deux diacs formés dans une même plaquette. L'angle que forme le sillon à l'endroit où il coupe la jonction entre les régions P et N+ constitue un paramètre important de détermination de la tension de claquage à la périphérie du composant. Un autre paramètre important réside dans le choix du produit de passivation 4 formé dans les sillons.
Les faces supérieure et inférieure du diac sont recouvertes de métallisations Ml et M2. Classiquement, un diac est un dispositif de petite dimension, son épaisseur étant inférieure à 0,3 mm et sa surface étant de l'ordre de 0,5 mm X 0,5 mm.
<Desc/Clms Page number 2>
Des boîtiers spéciaux sont donc prévus pour ces diacs, par exemple des systèmes à pistons disposés de part et d'autre d'un tube de verre dans lequel est enfermée la puce.
Pour éviter les difficultés liées à la technologie mesa et au creusement de sillons, on a essayé de faire des diacs de type planar, par exemple tel que celui représenté en figure 2, également constitué à partir d'un substrat 1 de type P. Les faces supérieure et inférieure du substrat sont revêtues d'une couche de masquage, par exemple en oxyde de silicium, respectivement 11 et 12, munie d'une ouverture centrale à travers laquelle est formée une région diffusée de type N+, respectivement 13 et 14. Ces structures planar permettent d'obtenir des tensions de claquage satisfaisantes des périphéries de jonction mais posent des problèmes de montage. En effet, il devient difficile de souder la puce sur une plaquette métallique support car, au cas où la soudure déborde latéralement, il se crée un court-circuit entre l'une des régions N+ et le substrat P. On est donc obligé de prévoir des métallisations, constituées par exemple de billes d'argent 15 et 16, localisées sur les régions N+ 13 et 14, ce qui complique le montage et augmente son coût.
Ainsi, pour monter un diac de type planar tel que celui de la figure 2, il faut prévoir des boîtiers et des modes de montage très particuliers.
La figure 3 rappelle la caractéristique typique d'un diac. Un tel composant ne peut pas être assimilé à deux diodes Zener tête-bêche. En effet, l'existence, quand l'une des jonctions est en avalanche, d'une autre jonction en direct qui injecte dans le substrat produit un effet de type retournement. Ainsi, le diac claque quand la tension à ses bornes atteint une valeur VBO. La tension chute alors à une tension intermédiaire Vf tant que le courant est situé dans une certaine plage de valeurs. La tension aux bornes du diac remonte si le courant sort de cette plage. Dans l'exemple représenté en figure 3, la valeur de la tension VBO est de 32 volts, la valeur de la tension Vf est de 13 volts, le courant à l'instant du retournement est de l'ordre de 0, 3 A
<Desc/Clms Page number 3>
(c'est-à-dire que le diac présente de très faibles fuites), et le courant correspondant à la tension Vf est situé dans une plage de l'ordre de 10 à 100 milliampères.
Un diac, tel que ceux représentés en figures 1 et 2, a une caractéristique symétrique, comme cela est représenté en figure 3. La valeur de la tension VBO dépend essentiellement des niveaux de dopage au niveau des jonctions entre les régions N+ et le substrat P. La valeur de la tension directe Vf dépend essentiellement du niveau de dopage et de l'épaisseur du substrat 1, qui peut être considéré comme la base flottante d'un transistor dont l'émetteur et le collecteur correspondent aux régions N+. Cette base doit être telle que les porteurs injectés par la jonction en direct puissent la traverser. Il faut donc que la durée de vie des porteurs soit longue dans la base si sa largeur est grande, c'est-à-dire qu'elle soit faiblement dopée. Si la dimension de la base devient plus faible, il faut que la durée de vie des porteurs dans cette base soit réduite, par exemple par une diffusion métallique. Ce sont ces divers compromis qui fixent la tension Vf susmentionnée.
De façon générale, il est demandé aux fabricants de semiconducteurs de fournir des diacs ayant des valeurs de VBO et de Vf bien établies. Par exemple, on souhaitera un diac dont la tension VBO soit de 32 V : 12 %, dont la chute de tension de VBO à Vf soit de 10 V au minimum, et dont la dissymétrie soit inférieure à quelques pour-cent des valeurs considérées..
Un objet de la présente invention est de réaliser un tel diac qui soit facile à fabriquer, c'est-à-dire qui soit de type planar et non pas de type mesa, et qu'il soit possible de monter facilement sur une grille de connexion comportant une embase sur laquelle est soudée une face du composant.
Pour atteindre cet objet, la présente invention prévoit un diac comprenant un substrat d'un premier type de conductivité à fort niveau de dopage, une couche épitaxiée faiblement dopée du deuxième type de conductivité comprenant au voisinage du substrat une partie plus fortement dopée, une région fortement dopée du
<Desc/Clms Page number 4>
premier type de conductivité du côté de la face supérieure de la couche épitaxiée, une région du deuxième type de conductivité plus dopée que la couche épitaxiée sous la région du premier type de conductivité et ne débordant pas par rapport à celle-ci, un anneau d'arrêt de canal du deuxième type de conductivité plus dopé que la couche épitaxiée, à l'extérieur de la première région, un mur du premier type de conductivité à l'extérieur dudit anneau, rejoignant le substrat.
Selon un mode de réalisation de la présente invention, le premier type de conductivité est le type N.
Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 représente une structure de diac de type mesa selon l'art antérieur ; la figure 2 représente une structure de diac de type planar selon l'art intérieur ; la figure 3 représente la caractéristique courant/ tension d'un diac ; la figure 4 est une vue en coupe schématique d'une structure de diac selon la présente invention ; et la figure 5 représente un profil de diffusion d'un exemple de réalisation de diac selon l'invention.
Comme le représente la figure 4, la présente invention prévoit de former un diac sur une structure comprenant un substrat 20 fortement dopé d'un premier type de conductivité, qui sera considéré ci-après comme de type N. Sur ce substrat est formée une couche épitaxiée de type P comprenant une couche enterrée fortement dopée 21 suivie d'une couche faiblement dopée 22. Dans la couche épitaxiée 22 est formée une région 23 plus fortement dopée que la région 22, à travers un premier masque. Au-dessus de cette région 23 est formée, à travers un deuxième masque, une région 24 de type N débordant de tous côtés par rapport à la
<Desc/Clms Page number 5>
région 23 et plus fortement dopée que cette région 23. Ainsi, il subsiste une portion de région 23 dopée de type P sous la région 24 de type N. A la périphérie de la région 24, et de façon disjointe de celle-ci, est formé un anneau 25 de type P qui a une fonction d'anneau d'arrêt de canal. La périphérie du composant est occupée par un mur 26 fortement dopé de type N qui traverse la couche épitaxiée 22 et rejoint le substrat 20. Le mur 26 est externe à l'anneau 25 et en est disjoint. Ce mur 26 est formé immédiatement après la couche épitaxiée 22.
Une métallisation Ml est formée sur la face supérieure de la région N+ 24 et une métallisation M2 est formée sur la face inférieure du substrat N+ 20. Ainsi, on obtient un diac entre les métallisations Ml et M2. La région d'arrêt de canal 25 a pour rôle d'éviter que des courants de fuite circulent dans une région située sous la surface supérieure de la couche épitaxiée 22 depuis la métallisation Ml vers la métallisation M2 par l'intermédiaire du mur 26 et du substrat 20. Le mur 26 a pour rôle d'éviter que la jonction entre le substrat 20 et la couche épitaxiée 22 ne débouche sur l'extérieur du composant.
La première jonction du diac correspond à la jonction entre la région N+ 24 et la région P 23, et la deuxième jonction du diac correspond à la jonction entre la partie de couche épitaxiée 21 et le substrat 20. La structure de ce diac fait que la métallisation M2 peut être soudée sur une embase métallique faisant éventuellement partie d'une grille de connexion. En effet, même s'il se produit des débordements de soudure latéralement, ceux-ci, s'ils remontent sur les parois du diac, ne peuvent créer de courts-circuits puisque les parois latérales sont uniformément de type N+ comme la couche en contact avec la métallisation M2.
La tension d'avalanche positive (en prenant comme référence la métallisation M2) dépend du gradient de dopage entre la région P 23 et la région N+ 24. La tension de claquage négative (en prenant toujours comme référence la métallisation M2) dépend du gradient de dopage entre la partie 21 de la couche épitaxiée et le substrat N+ 20. Ces tensions de claquage peuvent être ren-
<Desc/Clms Page number 6>
dues égales en choisissant convenablement le profil de dopage des diverses couches.
La figure 5 illustre un exemple de profil de dopage d'un diac selon l'invention ayant une caractéristique telle que représentée en figure 3.
En figure 5, les abscisses correspondent à des distances verticales en micromètres, la valeur"0"correspondant à la face supérieure du substrat N+ sur lequel est développée la couche épitaxiée de type P. Le profil de cette couche épitaxiée correspond à ce qui est indiqué par la référence 41. Le niveau de dopage de cette couche remonte au niveau du substrat 20 du fait de la présence de la couche enterrée 21 et au niveau de la région 24 du fait de la présence de la région diffusée 23. Au cours de l'épitaxie, une région de type N+ du substrat 20 diffuse selon la courbe désignée par la référence 42. La courbe 44 correspond à la diffusion de type N+ 24 formée à partir de la face supérieure.
On a indiqué scus les abscisses, les références correspondant aux diverses régions. Ainsi, la couche 24 de type N+ s'étend à peu près à 5 gm sous la surface supérieure de la couche épitaxiée, et l'ensemble de la région 23 de type P et des couches 22
Figure img00060001

et 21 de type P s'étend jusqu'à sensiblement 14 um de la surface de la couche épitaxiée. Le niveau de dopage de la couche 21 de type P à la jonction avec le substrat 20 de type N+ et le niveau de dopage de la couche 23 de type P à l'interface avec la région 24 sont tous deux de l'ordre de 5. 1016 atcmes/cm3.
Bien entendu, le profil de dopage de la figure 5 ne constitue qu'un exemple et les divers niveaux de dopage pourront être optimisés en fonction des caractéristiques recherchées du diac.

Claims (2)

  1. REVENDICATIONS 1. Diac comprenant : un substrat (20) d'un premier type de conductivité à fort niveau de dopage, une couche épitaxiée (22) faiblement dopée du deuxième type de conductivité comprenant au voisinage du substrat (20) une partie plus fortement dopée (21), une région (24) fortement dopée du premier type de conducti- vité du côté de la face supérieure de la couche épitaxiée, une région (23) du deuxième type de conductivité plus dopée que la couche épitaxiée sous la région (24) du premier type de conductivité et ne débordant pas par rapport à celle-ci, un anneau d'arrêt de canal (25) du deuxième type de conductivité plus dopé que la couche épitaxiée, à l'extérieur de la première région, un mur (26) du premier type de conductivité à l'extérieur dudit anneau, rejoignant le substrat.
  2. 2. Diac selon la revendication 1, caractérisé en ce que le premier type de conductivité est le type N.
FR0013179A 2000-10-13 2000-10-13 Diac planar symetrique Expired - Fee Related FR2815473B1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR0013179A FR2815473B1 (fr) 2000-10-13 2000-10-13 Diac planar symetrique
US10/398,622 US7190006B2 (en) 2000-10-13 2001-10-12 Symmetrical planar diac
PCT/FR2001/003178 WO2002031888A1 (fr) 2000-10-13 2001-10-12 Diac planar symetrique

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0013179A FR2815473B1 (fr) 2000-10-13 2000-10-13 Diac planar symetrique

Publications (2)

Publication Number Publication Date
FR2815473A1 true FR2815473A1 (fr) 2002-04-19
FR2815473B1 FR2815473B1 (fr) 2003-03-21

Family

ID=8855349

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0013179A Expired - Fee Related FR2815473B1 (fr) 2000-10-13 2000-10-13 Diac planar symetrique

Country Status (3)

Country Link
US (1) US7190006B2 (fr)
FR (1) FR2815473B1 (fr)
WO (1) WO2002031888A1 (fr)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8004041B2 (en) * 2004-08-27 2011-08-23 Panasonic Corporation Semiconductor device for surge protection
CN100466169C (zh) * 2007-04-27 2009-03-04 济南晶恒有限责任公司 一种超薄双向触发管的制造方法
JP2009252889A (ja) * 2008-04-03 2009-10-29 Nec Electronics Corp サージ保護素子
FR2960097A1 (fr) * 2010-05-11 2011-11-18 St Microelectronics Tours Sas Composant de protection bidirectionnel
US8835975B1 (en) 2013-05-10 2014-09-16 Ixys Corporation Ultra-fast breakover diode

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4405932A (en) * 1979-12-26 1983-09-20 Hitachi, Ltd. Punch through reference diode
JPS6323359A (ja) * 1986-07-16 1988-01-30 Nec Kansai Ltd プレ−ナ型半導体装置
WO1997002606A1 (fr) * 1995-06-30 1997-01-23 Semtech Corporation Limiteur basse tension de surtension de claquage utilisant une structure de base double

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2625710A1 (de) 1976-06-09 1977-12-15 Standard Elektrik Lorenz Ag Diodenmatrix
US4967256A (en) * 1988-07-08 1990-10-30 Texas Instruments Incorporated Overvoltage protector

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4405932A (en) * 1979-12-26 1983-09-20 Hitachi, Ltd. Punch through reference diode
JPS6323359A (ja) * 1986-07-16 1988-01-30 Nec Kansai Ltd プレ−ナ型半導体装置
WO1997002606A1 (fr) * 1995-06-30 1997-01-23 Semtech Corporation Limiteur basse tension de surtension de claquage utilisant une structure de base double

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 012, no. 232 (E - 628) 30 June 1988 (1988-06-30) *

Also Published As

Publication number Publication date
WO2002031888A1 (fr) 2002-04-18
FR2815473B1 (fr) 2003-03-21
US20040021150A1 (en) 2004-02-05
US7190006B2 (en) 2007-03-13

Similar Documents

Publication Publication Date Title
EP0040125A1 (fr) Dispositif de protection contre les courants de fuite dans des circuits intégrés
FR2550013A1 (fr) Dispositif pour supprimer les surtensions a semi-conducteurs, dont la tension d&#39;amorcage peut etre predeterminee avec precision, et son procede de fabrication
FR2815472A1 (fr) Diac planar
FR2987698A1 (fr) Composant de puissance vertical
FR2815473A1 (fr) Diac planar symetrique
EP0521802B1 (fr) Diode à avalanche dans un circuit intégré bipolaire
EP0833394B1 (fr) Diode bidirectionnelle de protection, à retournement
FR2797524A1 (fr) Commutateur statique bidirectionnel sensible
JP3718223B2 (ja) 縦の溝を有する高電圧用の半導体デバイス
EP0881687A1 (fr) Contact sur une région de type P
FR2458907A1 (fr) Transistor a effet de champ a tension de seuil ajustable
KR100491851B1 (ko) 반도체장치 및 그 제조방법
US6313484B1 (en) Circuit-integrated light-receiving device
EP1076366A1 (fr) Commutateur bidirectionnel à performances en commutation améliorées
FR2818805A1 (fr) Commutateur statique bidirectionnel sensible
JP3357394B2 (ja) 両方向サージサプレッサ回路
EP0642176B1 (fr) Diode de shockley bidirectionnelle
JPH08508614A (ja) 半導体チップを支持する台座を具備したリードフレーム
FR2784801A1 (fr) Composant de puissance portant des interconnexions
FR2488046A1 (fr) Dispositif de puissance a commande par transistor dmos
FR2693035A1 (fr) Diode de protection pour composant semiconducteur vertical.
JP2005333147A (ja) 半導体装置およびその製造方法
FR2809227A1 (fr) Structure peripherique de composant vertical
JPS6248078A (ja) 半導体受光素子
FR2529389A1 (fr) Transistor de commutation de puissance a structure digitee

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20090630