FR2755786A1 - Dispositif d'attaque pour un dispositif d'affichage - Google Patents
Dispositif d'attaque pour un dispositif d'affichage Download PDFInfo
- Publication number
- FR2755786A1 FR2755786A1 FR9613770A FR9613770A FR2755786A1 FR 2755786 A1 FR2755786 A1 FR 2755786A1 FR 9613770 A FR9613770 A FR 9613770A FR 9613770 A FR9613770 A FR 9613770A FR 2755786 A1 FR2755786 A1 FR 2755786A1
- Authority
- FR
- France
- Prior art keywords
- circuit
- data
- signal
- video signals
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/12—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by switched stationary formation of lamps, photocells or light relays
- H04N3/127—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by switched stationary formation of lamps, photocells or light relays using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
L'invention concerne un dispositif d'attaque de données avec un circuit intégré unique comprenant: - un registre à décalage à m bits (21) fournissant m signaux d'horloge de verrouillage; - un circuit de verrouillage de données (22, 23), pour stocker et fournir en sortie au moins deux ensembles de trois signaux vidéo sur n bits de données (D(A), D(B), D(C)), correspondant au signal vidéo source; - un circuit de verrouillage de ligne (25, 26), pour verrouiller les signaux vidéo en réponse aux m signaux d'horloge de verrouillage et pour fournir en sortie le signal vidéo en réponse à un signal de chargement (LOAD); - un circuit convertisseur numérique/analogique (27, 28) et un circuit de sortie de données (29, 30) pour fournir en sortie des signaux analogiques. L'invention permet de diminuer la fréquence du dispositif d'attaque d'un facteur correspondant au nombre d'ensembles de trois signaux vidéo (D(A), D(B), D(C)).
Description
DISPOSITIF D'ATTAQUE POUR UN DISPOSITIF D'AFFICHAGE
La présente invention concerne un dispositif d'attaque ou de pilotage, et plus particulièrement un dispositif d'attaque pour les données, notamment vidéo d'un dispositif d'affichage à cristaux liquides.
La présente invention concerne un dispositif d'attaque ou de pilotage, et plus particulièrement un dispositif d'attaque pour les données, notamment vidéo d'un dispositif d'affichage à cristaux liquides.
En référence à la figure 1, un type de dispositif d'affichage général à cristaux liquides à matrice active comprend un substrat inférieur sur lequel sont disposés des lignes de grille Gl-Gn, des lignes de données D1-Dn, des transistors en couche mince pour la commutation des pixels, et des électrodes de pixel. Un substrat supérieur présente un filtre de couleur pour afficher les couleurs, et une électrode commune. Un panneau 1 comprend des cristaux liquides qui remplissent l'espace entre les substrats supérieur et inférieur, et un circuit d'attaque de grille 2, applique séquentiellement des signaux d'attaque aux lignes de grille respectives G1-Gn du panneau à cristaux liquides 1. Un circuit d'attaque de données 3 applique des données vidéo aux lignes de données respectives D1-Dn du panneau à cristaux liquides 1.
Dans un tel dispositif d'affichage à cristaux liquides, les panneaux à cristaux liquides 1 présentent une taille de plus en plus importante, et une résolution de plus en plus importante. Afin d'attaquer des dispositifs d'affichage à cristaux liquides de taille plus importante et présentant une résolution plus élevée, les fréquences d'attaque des circuits d'attaque respectifs 2 et 3 deviennent de plus en plus élevées.
Toutefois, il est difficile de développer un circuit intégré d'attaque qui soit capable d'attaquer directement le panneau d'affichage à de telles fréquences élevées. Même si on peut développer des circuits intégrés d'attaque susceptibles d'attaquer directement à des hautes fréquences, un pilotage direct n'est pas réalisable du fait des émissions et des interférences électromagnétiques à haute fréquence. Pour cette raison, comme représenté sur la figure 2, on prévoit des circuits d'attaque de données sur les deux côtés du panneau d'affichage à cristaux liquides, en séparant les lignes paires et impaires, de sorte à réduire de moitié leur fréquence d'attaque.
Dans le dispositif d'affichage à cristaux liquides de la figure 2, toutefois, du fait que le circuit d'attaque se trouve sur les deux côtés, la surface du panneau à cristaux liquides permettant réellement d'afficher des images devient plus petite, par rapport à la taille totale de ce type de dispositif d'affichage à cristaux liquides. Ceci limite la possibilité d'obtenir un écran de grande taille. Le circuit d'attaque de données d'un dispositif d'affichage à cristaux liquides classique de la figure 1 est maintenant discuté en référence à la figure 3.
Le circuit d'attaque de données d'un dispositif d'affichage à cristaux liquides classique comprend un registre à décalage de m bits 11 pour décaler une impulsion de source de départ SSP au moyen d'un signal d'impulsion d'horloge d'impulsion de source SCL et pour fournir en sortie un signal d'horloge de verrouillage. Un circuit de verrouillage de données 12 verrouille et fournit en sortie trois signaux DA(n),
DB(n), et DC(n) de données à afficher, par l'horloge de source SCL. Une logique de conversion de ligne 14 convertit la polarité pour chaque période horizontale, à partir d'un signal externe POL, pour l'inversion. Un circuit de verrouillage 13 à deux lignes de 3m x n bits verrouille, par lignes, toutes les données à afficher d'une ligne horizontale qui proviennent du circuit de verrouillage de données 12, à partir de la sortie d'horloge de verrouillage provenant du registre à décalage 11, en fonction d'un signal de charge externe, et de la sortie de la logique de conversion de ligne 14. Un convertisseur numérique / analogique 15 sélectionne et fournit une tension parmi 2n niveaux, formée à partir d'une tension de référence externe, afin de convertir les données fournies par le circuit de verrouillage de ligne 13 en un signal analogique susceptible d'être appliqué aux cristaux liquides. Un circuit de sortie de données 16 amplifie le signal de sortie provenant du convertisseur numérique / analogique 15 à une tension stable, présentant des capacités d'attaque suffisantes, et une faible déviation de sortie. Le signal amplifié est fourni aux cristaux liquides.
DB(n), et DC(n) de données à afficher, par l'horloge de source SCL. Une logique de conversion de ligne 14 convertit la polarité pour chaque période horizontale, à partir d'un signal externe POL, pour l'inversion. Un circuit de verrouillage 13 à deux lignes de 3m x n bits verrouille, par lignes, toutes les données à afficher d'une ligne horizontale qui proviennent du circuit de verrouillage de données 12, à partir de la sortie d'horloge de verrouillage provenant du registre à décalage 11, en fonction d'un signal de charge externe, et de la sortie de la logique de conversion de ligne 14. Un convertisseur numérique / analogique 15 sélectionne et fournit une tension parmi 2n niveaux, formée à partir d'une tension de référence externe, afin de convertir les données fournies par le circuit de verrouillage de ligne 13 en un signal analogique susceptible d'être appliqué aux cristaux liquides. Un circuit de sortie de données 16 amplifie le signal de sortie provenant du convertisseur numérique / analogique 15 à une tension stable, présentant des capacités d'attaque suffisantes, et une faible déviation de sortie. Le signal amplifié est fourni aux cristaux liquides.
Le mode de fonctionnement du circuit d'attaque de données classique est décrit ci-dessous en référence à la figure 4. D'abord, le registre à décalage 11 reçoit l'horloge source SCL et l'impulsion de source de départ de source SSP, et fournit m horloges de verrouillage SRO1, SR02, SR03 ..., et SROm (m=64) séquentiellement au circuit de verrouillage de ligne 13. L'horloge de source SCL est un signal d'horloge de fréquence d'environ 65MHz en mode XGA.
Le circuit de verrouillage de données 12 verrouille les signaux DA(n), DB(n), et DC(n) des données d'affichage à n-bits sur les fronts descendant de l'horloge de source SCL, et fournit le résultat temporairement mémorisé au circuit de verrouillage de ligne 13. Le circuit de verrouillage de ligne 13 verrouille les données d'affichage sur n-bits temporairement mémorisées sur le front descendant de l'horloge de source à une première partie de verrouillage de ligne 1 3a à l'aide des horloges de verrouillage SRO1, SR02, SR03,..., et SROm fournies par le registre à décalage 11. Après avoir verrouillé ou stocké une ligne horizontale de données à afficher, cette ligne de données est verrouillée ou stockée dans la seconde partie du circuit de verrouillage de ligne 13b, en une seule fois, par un signal de chargement externe LOAD. Simultanément, la ligne suivante de données est verrouillée ou stockée dans la première partie 13a du circuit de verrouillage de ligne, à l'aide des horloges de verrouillage SRO1, SR02, SR03,..., et SROm, fournies par le registre à décalage 11, de la même façon qu'au-dessus. Ces opérations se répètent.
Les données de ligne verrouillées ou stockées par le circuit de verrouillage de ligne 13 sont fournies au convertisseur numérique / analogique 15. Le convertisseur numérique / analogique 15 choisit et fournit en sortie, à partir des 2n niveaux formés par une tension de référence externe Vrep dans un décodeur interne, une tension correspondant aux données de ligne reçues en provenance du circuit de verrouillage de ligne 13. Dans ce cas, la logique de conversion de ligne 14 convertit la polarité pour chaque ligne à partir du signal POL externe pour faciliter l'inversion.
Le signal analogique choisi et sélectionné est fourni par le convertisseur analogique 15 et appliqué sur le dispositif à cristaux liquides, et affiché sous forme d'une tension stable présentant des capacités d'attaque suffisantes et une faible déviation de sortie. Le circuit d'attaque classique présente toutefois les inconvénients suivants.
Avec la tendance à des écrans plus grands, et des résolutions plus élevées, l'obstacle le plus ardu dans l'application des dispositifs d'affichage à cristaux liquides aux ordinateurs portatifs à cristaux liquides et à leurs écrans, est la fréquence de fonctionnement (65 MHz pour XGA, et 107 MHz pour EWS) en corrélation avec la résolution. La fréquence de fonctionnement d'un circuit intégré d'attaque de données classique est de 55 MHz pour une tension d'attaque de 5V (40MHz pour une tension de 3,3 V). En conséquence, le circuit d'attaque ne peut pas être piloté directement.
Même si on développe un circuit intégré d'attaque susceptible d'être piloté directement, les interférences électromagnétiques liées à de hautes fréquences apparaissent, ce qui rend une attaque directe impossible.
On peut prévoir, dans le circuit d'attaque de données classiques, une mémoire de ligne externe, afin de diviser la fréquence par 2, en prévoyant une attaque séparée en 2, ou une attaque par plusieurs circuits intégrés. Dans ce cas, toutefois, le coût ainsi que le poids du produit augmente, du fait de la mémoire de ligne. En conséquence, la consommation de l'énergie et le volume augmentent aussi.
La présente invention a été réalisée au vu des circonstances décrites plus haut, et a pour objet de résoudre les problèmes et inconvénients de l'art antérieur.
Un autre objet de la présente invention est de fournir un dispositif d'attaque de données pour un dispositif d'affichage à cristaux liquides, dans lequel la fréquence d'attaque principale est réduite, ce qui permet de régler le problème provoqué par un fonctionnement à haute fréquence.
D'autres objets et avantages de l'invention apparaîtront à la lecture de la description qui suit, ou seront évidents au vu de la description, ou pourront être enseignés par la mise en oeuvre de l'invention. Les objets et avantages de l'invention peuvent être réalisés et obtenus grâce aux caractéristiques et aux combinaisons qui sont particulièrement suggérées dans les revendications annexées.
Pour réaliser les objets de la présente invention, I'invention propose un dispositif d'attaque de données comprenant: - un premier circuit de génération de signal, pour générer de façon externe un signal
de départ; - un second circuit de génération de signal, pour générer de façon externe un premier
signal d'horloge, - un troisième circuit de génération de signal, pour générer de façon externe un
signal de chargement, - des moyens pour générer de façon externe un signal vidéo source présentant une
fréquence; et - un circuit intégré unique comprenant:
- un circuit de registre à m bits destiné à recevoir le signal de départ et le
premier signal d'horloge et à fournir un signal d'horloge de verrouillage,
m étant un entier;
- un circuit de verrouillage de données, pour stocker et fournir en sortie au
moins deux ensembles de trois signaux vidéo correspondant au signal
vidéo source, le circuit de verrouillage de données recevant tous les
signaux vidéo simultanément, chacun des signaux vidéo présentant n bits
de données, n étant un entier;
- un circuit de verrouillage de ligne, pour verrouiller les signaux vidéo
provenant du circuit de verrouillage de données en réponse au signal
d'horloge de verrouillage provenant du registre à décalage, le circuit de
verrouillage de données stockant et fournissant en sortie le signal vidéo
en réponse au signal de chargement du troisième circuit de génération de
signal;
- un circuit convertisseur numérique / analogique pour convertir le signal
vidéo provenant du circuit de verrouillage de ligne en un signal
analogique; et
- un circuit de sortie de données pour fournir en sortie les signaux
analogiques provenant du circuit convertisseur numérique /analogique
la fréquence du premier signal d'horloge étant, par rapport à la fréquence du
signal vidéo source, réduite d'un facteur correspondant au nombre d'ensembles
de trois signaux vidéo.
de départ; - un second circuit de génération de signal, pour générer de façon externe un premier
signal d'horloge, - un troisième circuit de génération de signal, pour générer de façon externe un
signal de chargement, - des moyens pour générer de façon externe un signal vidéo source présentant une
fréquence; et - un circuit intégré unique comprenant:
- un circuit de registre à m bits destiné à recevoir le signal de départ et le
premier signal d'horloge et à fournir un signal d'horloge de verrouillage,
m étant un entier;
- un circuit de verrouillage de données, pour stocker et fournir en sortie au
moins deux ensembles de trois signaux vidéo correspondant au signal
vidéo source, le circuit de verrouillage de données recevant tous les
signaux vidéo simultanément, chacun des signaux vidéo présentant n bits
de données, n étant un entier;
- un circuit de verrouillage de ligne, pour verrouiller les signaux vidéo
provenant du circuit de verrouillage de données en réponse au signal
d'horloge de verrouillage provenant du registre à décalage, le circuit de
verrouillage de données stockant et fournissant en sortie le signal vidéo
en réponse au signal de chargement du troisième circuit de génération de
signal;
- un circuit convertisseur numérique / analogique pour convertir le signal
vidéo provenant du circuit de verrouillage de ligne en un signal
analogique; et
- un circuit de sortie de données pour fournir en sortie les signaux
analogiques provenant du circuit convertisseur numérique /analogique
la fréquence du premier signal d'horloge étant, par rapport à la fréquence du
signal vidéo source, réduite d'un facteur correspondant au nombre d'ensembles
de trois signaux vidéo.
Dans un mode de réalisation, le circuit de registre à m bits comprend un registre à décalage.
On peut en outre prévoir: - un quatrième circuit de génération de signal pour générer de façon externe un
signal de polarité, et - un circuit d inversion de polarité pour inverser la polarité des signaux vidéo
provenant du circuit de verrouillage de données.
signal de polarité, et - un circuit d inversion de polarité pour inverser la polarité des signaux vidéo
provenant du circuit de verrouillage de données.
Le circuit de registre à décalage à m bits, le circuit de verrouillage de données, le circuit de verrouillage de ligne, le circuit convertisseur numérique / analogique, le circuit de sortie de données et le circuit d'inversion de polarité sont de préférence compris dans un seul circuit intégré.
On peut prévoir qu'au moins deux ensembles de signaux vidéo correspondent aux pixels pairs et impairs.
Le circuit de verrouillage de données peut alors comprendre au moins deux circuits distincts de verrouillage de données.
Le circuit de verrouillage de ligne comprend de préférence au moins deux circuits distincts de verrouillage de ligne de 3m x n bits.
Le circuit convertisseur numérique / analogique comprend avantageusement au moins deux convertisseurs numérique /analogique, et les circuits de verrouillage de ligne chacun au moins deux mémoires de ligne.
On peut aussi prévoir que le circuit de verrouillage de données comprend au moins trois circuits distincts de verrouillage de données, chacun des circuits distincts de verrouillage de données stockant et fournissant en sortie trois signaux vidéo, chacun des signaux vidéo présentant n-bits de données, n étant un entier.
L'invention propose aussi un dispositif d'attaque de données pour dispositif d'affichage à cristaux liquides, comprenant: - un premier circuit de génération de signal, pour générer de façon externe un signal
de départ; - un second circuit de génération de signal, pour générer de façon externe un premier
signal d'horloge, - un troisième circuit de génération de signal, pour générer de façon externe un
signal de chargement, - un quatrième circuit de génération de signal pour générer de façon externe un
signal de polarité, et - un circuit intégré unique comprenant:
- un circuit de registre à m bits destiné à décaler le signal de départ en
fonction du premier signal d'horloge et à fournir un signal d'horloge de
verrouillage;
- un circuit de verrouillage de données, pour stocker et fournir en sortie au
moins deux ensembles de trois signaux vidéo, le circuit de verrouillage
de données recevant tous les signaux vidéo simultanément, chacun des
ensembles représentant un pixel du dispositif d'affichage à cristaux
liquides, chacun des signaux vidéo présentant n bits de données, n étant
un entier:
- un circuit de verrouillage de ligne de 3m x n bits, pour verrouiller les
signaux vidéo provenant du circuit de verrouillage de données en réponse
au signal d'horloge de verrouillage provenant du registre à décalage, le
circuit de verrouillage de données stockant et fournissant en sortie le
signal vidéo en réponse au signal de chargement du troisième circuit de
génération de signal;
- un circuit d'inversion de polarité pour inverser la polarité des signaux
vidéo provenant du circuit de verrouillage de données.
de départ; - un second circuit de génération de signal, pour générer de façon externe un premier
signal d'horloge, - un troisième circuit de génération de signal, pour générer de façon externe un
signal de chargement, - un quatrième circuit de génération de signal pour générer de façon externe un
signal de polarité, et - un circuit intégré unique comprenant:
- un circuit de registre à m bits destiné à décaler le signal de départ en
fonction du premier signal d'horloge et à fournir un signal d'horloge de
verrouillage;
- un circuit de verrouillage de données, pour stocker et fournir en sortie au
moins deux ensembles de trois signaux vidéo, le circuit de verrouillage
de données recevant tous les signaux vidéo simultanément, chacun des
ensembles représentant un pixel du dispositif d'affichage à cristaux
liquides, chacun des signaux vidéo présentant n bits de données, n étant
un entier:
- un circuit de verrouillage de ligne de 3m x n bits, pour verrouiller les
signaux vidéo provenant du circuit de verrouillage de données en réponse
au signal d'horloge de verrouillage provenant du registre à décalage, le
circuit de verrouillage de données stockant et fournissant en sortie le
signal vidéo en réponse au signal de chargement du troisième circuit de
génération de signal;
- un circuit d'inversion de polarité pour inverser la polarité des signaux
vidéo provenant du circuit de verrouillage de données.
- un circuit convertisseur numérique / analogique pour convertir le signal
vidéo provenant du circuit de verrouillage de ligne en un signal
analogique; et
- un circuit de sortie de données pour fournir en sortie les signaux
analogiques provenant du circuit convertisseur numérique /analogique
la fréquence d'attaque du dispositif d'attaque étant, réduite d'un facteur
correspondant au nombre d'ensembles de trois signaux vidéo.
vidéo provenant du circuit de verrouillage de ligne en un signal
analogique; et
- un circuit de sortie de données pour fournir en sortie les signaux
analogiques provenant du circuit convertisseur numérique /analogique
la fréquence d'attaque du dispositif d'attaque étant, réduite d'un facteur
correspondant au nombre d'ensembles de trois signaux vidéo.
Dans un mode de réalisation, le signal vidéo sur n bits est séparé en bits pairs et impairs.
Le circuit de verrouillage de données peut comprendre au moins deux circuits distincts de verrouillage de données; le circuit de verrouillage de ligne au moins deux circuits distincts de verrouillage de ligne de 3m x n bits; le circuit convertisseur
numérique /analogique au moins deux convertisseurs numérique /analogique; et les
circuits de verrouillage de ligne chacun au moins deux mémoires de ligne.
numérique /analogique au moins deux convertisseurs numérique /analogique; et les
circuits de verrouillage de ligne chacun au moins deux mémoires de ligne.
On peut aussi prévoir que le circuit de verrouillage de données comprend trois
circuits distincts de verrouillage de données, chacun des circuits distincts de
verrouillage de données stockant et fournissant en sortie trois signaux vidéo, chacun
des signaux vidéo présentant n-bits de données, n étant un entier.
circuits distincts de verrouillage de données, chacun des circuits distincts de
verrouillage de données stockant et fournissant en sortie trois signaux vidéo, chacun
des signaux vidéo présentant n-bits de données, n étant un entier.
Le dispositif peut comprendre en outre un second dispositif d'attaque de
données, les deux dispositifs d'attaque de données attaquant le dispositif d'affichage à
cristaux liquides de sorte à encore réduire par deux la fréquence d'attaque.
données, les deux dispositifs d'attaque de données attaquant le dispositif d'affichage à
cristaux liquides de sorte à encore réduire par deux la fréquence d'attaque.
Dans un mode de réalisation, les trois signaux vidéo représentent les valeurs R,
V, B de chaque pixel.
V, B de chaque pixel.
Enfin, I'invention a pour objet un dispositif d'attaque de données pour
dispositif d'affichage à cristaux liquides, comprenant:
- un premier circuit de génération de signal, pour générer de façon externe un signal
de départ; - un second circuit de génération de signal, pour générer de façon externe un premier
signal d'horloge, - un troisième circuit de génération de signal, pour générer de façon externe un
signal de chargement, - un quatrième circuit de génération de signal pour générer de façon externe un
signal de polarité, et - un circuit intégré unique comprenant:
- un circuit de registre destiné à décaler le signal de départ en fonction du
premier signal d'horloge et à fournir un signal d'horloge
d'échantillonnage;
- un circuit d'échantillonnage de données, pour échantillonner et fournir en
sortie au moins deux ensembles de trois signaux vidéo, le circuit de
verrouillage de données recevant tous les signaux vidéo simultanément,
chacun des ensembles représentant un pixel du dispositif d'affichage à
cristaux liquides;
- un circuit de verrouillage de ligne de 3m x n bits, pour verrouiller les
signaux vidéo provenant du circuit de d'échantillonnage en réponse au
signal d'horloge de verrouillage provenant du registre à décalage, le
circuit de verrouillage de données stockant et fournissant en sortie le
signal vidéo en réponse au signal de chargement du troisième circuit de
génération de signal;
- un circuit d'inversion de polarité pour inverser la polarité des signaux
vidéo provenant du circuit de verrouillage de données.
dispositif d'affichage à cristaux liquides, comprenant:
- un premier circuit de génération de signal, pour générer de façon externe un signal
de départ; - un second circuit de génération de signal, pour générer de façon externe un premier
signal d'horloge, - un troisième circuit de génération de signal, pour générer de façon externe un
signal de chargement, - un quatrième circuit de génération de signal pour générer de façon externe un
signal de polarité, et - un circuit intégré unique comprenant:
- un circuit de registre destiné à décaler le signal de départ en fonction du
premier signal d'horloge et à fournir un signal d'horloge
d'échantillonnage;
- un circuit d'échantillonnage de données, pour échantillonner et fournir en
sortie au moins deux ensembles de trois signaux vidéo, le circuit de
verrouillage de données recevant tous les signaux vidéo simultanément,
chacun des ensembles représentant un pixel du dispositif d'affichage à
cristaux liquides;
- un circuit de verrouillage de ligne de 3m x n bits, pour verrouiller les
signaux vidéo provenant du circuit de d'échantillonnage en réponse au
signal d'horloge de verrouillage provenant du registre à décalage, le
circuit de verrouillage de données stockant et fournissant en sortie le
signal vidéo en réponse au signal de chargement du troisième circuit de
génération de signal;
- un circuit d'inversion de polarité pour inverser la polarité des signaux
vidéo provenant du circuit de verrouillage de données.
- un circuit convertisseur numérique / analogique pour convertir le signal
vidéo provenant du circuit de verrouillage de ligne en un signal
analogique; et
- un circuit de sortie de données pour fournir en sortie les signaux
analogiques provenant du circuit convertisseur numérique /analogique
la fréquence d'attaque du dispositif d'attaque étant, réduite d'un facteur
correspondant au nombre d'ensembles de trois signaux vidéo.
vidéo provenant du circuit de verrouillage de ligne en un signal
analogique; et
- un circuit de sortie de données pour fournir en sortie les signaux
analogiques provenant du circuit convertisseur numérique /analogique
la fréquence d'attaque du dispositif d'attaque étant, réduite d'un facteur
correspondant au nombre d'ensembles de trois signaux vidéo.
Les dessins ci-joints qui constituent une partie de cette description, illustrent des modes de réalisation de l'invention, et servent, en liaison avec la description, à expliquer les objets, avantages et principes de l'invention.
Ces dessins montrent: - figure 1: un schéma bloc d'un dispositif d'affichage à cristaux liquides; - figure 2: un schéma bloc d'un dispositif d'affichage à cristaux liquides présentant
un circuit d'attaque double de l'art antérieur; - figure 3: un schéma bloc d'un dispositif d'affichage d'un circuit d'attaque de
données d'un dispositif d'affichage à cristaux liquides classique; - figure 4: un chronogramme du circuit d'attaque de la figure 3; - figure 5: un schéma bloc d'un premier mode de réalisation d'un dispositif d'attaque
de données pour un dispositif d'affichage à cristaux liquides selon la présente
invention; - figure 6: un schéma bloc d'un second mode de réalisation d'un dispositif d'attaque
de données pour un dispositif d'affichage à cristaux liquides selon la présente
invention; et - figure 7: un chronogramme du premier mode de réalisation du dispositif d'attaque
de données selon la présente invention.
un circuit d'attaque double de l'art antérieur; - figure 3: un schéma bloc d'un dispositif d'affichage d'un circuit d'attaque de
données d'un dispositif d'affichage à cristaux liquides classique; - figure 4: un chronogramme du circuit d'attaque de la figure 3; - figure 5: un schéma bloc d'un premier mode de réalisation d'un dispositif d'attaque
de données pour un dispositif d'affichage à cristaux liquides selon la présente
invention; - figure 6: un schéma bloc d'un second mode de réalisation d'un dispositif d'attaque
de données pour un dispositif d'affichage à cristaux liquides selon la présente
invention; et - figure 7: un chronogramme du premier mode de réalisation du dispositif d'attaque
de données selon la présente invention.
Référence est maintenant faite en détail aux modes de réalisation préférés de l'invention, dont des exemples sont illustrés dans les dessins joints. Dans la mesure du possible, les mêmes numéros de référence sont utilisés sur l'ensemble des dessins, pour identifier des éléments analogues ou identiques.
Un dispositif d'attaque de données pour un dispositif d'affichage à cristaux liquides selon la présente invention comprend un registre de décalage à m-bits permettant de décaler une impulsion de départ de source en fonction d'un signal d'horloge de source, et de fournir une horloge de verrouillage, constituée d'une pluralité de signaux d'horloge. Une pluralité de circuits de verrouillage de données verrouillent ou stockent et fournissent en sortie trois signaux de données d'affichage séparés en ensembles à n-bits, et N circuits de verrouillage de ligne de 3m x n bits verrouillent ou stockent toutes les données d'affichage d'une ligne horizontale provenant des circuits de verrouillage de données correspondants, sur la base de l'horloge de verrouillage provenant du registre à décalage, et verrouillent ou stockent et fournissent en sortie des données en fonction d'un signal de chargement externe.
Une logique de conversion de ligne convertit la polarité pour chaque période horizontale à partir d'un signal de polarité POL externe, et N convertisseurs numérique / analogique convertissent les données provenant des circuits de verrouillage de ligne respectifs en des signaux analogiques. N circuits de sortie de données amplifient les signaux provenant des convertisseur numérique / analogique respectifs, et appliquent des signaux amplifiés aux cristaux liquides.
La figure 5 est un schéma bloc de la structure d'un circuit intégré dans un premier mode de réalisation de la présente invention, dans lequel les données destinées à être appliquées aux parties paires et impaires des lignes de données sont séparées et traitées en parallèles. De ce fait, la fréquence de fonctionnement du dispositif d'attaque de données est divisé par 2. La figure 7 montre des formes d'ondes de ce circuit.
Comme représenté sur la figure 5, un registre à décalage à m bits 21 reçoit une horloge source SCL à une fréquence égale à la moitié de la fréquence de fonctionnement. Des impulsions de verrouillage SR01, SR02,... de la figure 7 sont produites par l'horloge source à partir de l'impulsion de départ de source SSP et de l'horloge source SCL . Les données séparées en données paires et impaires à l'extérieur du circuit intégré d'attaque sont verrouillées ou stockées dans des premier et second circuits de verrouillage de données 22 et 23. Trois signaux sur n-bits de données impaires et trois signaux sur n-bits de données paires verrouillés et fournis respectivement par les premier et second circuits de verrouillage de données 22 et 23 sont verrouillés par un premier circuit de verrouillage de ligne impair de 3m x n bits 25a et par un premier circuit de verrouillage de ligne pair de 3m x n bits 26a, sous l'effet de l'horloge de verrouillage fournie par le registre à décalage 21.
Une ligne horizontale de données d'affichage stockée ou verrouillée dans les premiers circuits de verrouillage de données de ligne 25a et 26a est verrouillée ou stockée dans les seconds circuits de verrouillage de données de ligne impair et pair 25b et 26b, en une seule opération, sous l'effet du signal LOAD. En même temps, les données de la ligne suivante sont séquentiellement verrouillées dans les premiers circuits de verrouillage de ligne 25a et 26a, sous l'effet de l'horloge de verrouillage fournie par le registre à décalage 21. Les données de ligne stockées dans les seconds circuits de verrouillage de ligne impair et pair 25b et 26 sélectionnent une tension correspondante parmi deux tensions de référence, au moyen des convertisseurs numérique / analogique 27 et 28. Dans ce cas, la logique de conversion de ligne 24 convertit la polarité des tensions, de sorte à faciliter l'inversion.
La tension de référence choisie est appliquée aux cristaux liquides sous forme d'une tension stable présentant une capacité d'attaque suffisante, et une faible déviation de sortie, par l'intermédiaire des circuits de sortie de données, 29 et 30.
Dans ce mode de réalisation, les données peuvent être verrouillées ou stockées dans les premier et second circuits de verrouillage 22 et 23 dans l'ordre d'arrivée. Les terminaux ou bornes de sortie des circuits de sortie de données 29 et 30 sont reliés aux lignes de données du panneau d'affichage à cristaux liquides en alternance.
En référence à la figure 6, à l'inverse du premier mode de réalisation dans lequel les données sont séparées en parties paire et impaire, le second mode de réalisation présente trois circuits de verrouillage de données 32, 33 et 34. Les données sont séparées de telle sorte que les données de la première ligote de données soient appliquées sur le premier circuit de verrouillage de ligne 32, les données de la seconde ligne de données soient appliquées sur le second circuit de verrouillage de ligne 33, et les données de la troisième ligne de données soient appliquées sur le troisième circuit de verrouillage de ligne 34. Les donnés des quatrième, cinquième et sixième lignes sont respectivement appliquées aux premier second et troisième circuit de verrouillage de ligne. Le registre à décalage 31 applique un tiers de la fréquence correspondant au cas d'une attaque non parallèle, de sorte à réduire la fréquence de fonctionnement du circuit intégré d'attaque de données d'un facteur 3.
Les autres opérations sont similaires à celles du premier mode de réalisation.
Toutefois, les terminaux ou bornes de sortie des circuits de sortie de données 42-44 sont reliés aux lignes de données du panneau d'affichage à cristaux liquides en alternance pat trois.
Dans les premier et seconds mode de réalisation, les dispositifs d'attaque de données ne sont prévus que sur un seul côté du panneau à cristaux liquides.
Toutefois, lorsque les circuits d'attaque présentent aussi la structure double représentée sur la figure 2, la fréquence d'attaque principale est encore réduite de moitié.
En conséquence, dans la présente invention, une pluralité d'éléments du dispositif d'attaque de données classique peuvent être disposés sur un seul circuit intégré et opèrent en parallèle, ce qui permet de réduire la fréquence d'horloge par rapport aux circuits classiques.
Le dispositif d'attaque du dispositif d'affichage à cristaux liquides de la présente invention présente les avantages suivants: la présente invention permet de réduire la fréquence d'attaque principale d'un facteur 2 ou d'un facteur 3 dans le dispositif d'attaque lui-même, ce qui élimine la nécessité d'une mémoire et d'un circuit externe. En conséquence, la présente invention est susceptible d'être utilisée pour un module protégé contre des émissions et des interférences électromagnétiques à haute fréquence, tout en permettant de diminuer le coût, le poids, le volume et la consommation. En outre, on peut obtenir une résolution XGA ou EWS dans une structure simple ou double d'ordinateur ou d'écrans portables.
La description qui précède des modes de réalisation préférés de l'invention est effectuée à des fins d'illustration et de description. Elle n'entend pas être exhaustive ni limiter l'invention à la forme précisément décrite, et des modifications et variations sont possibles, au vu des enseignements présentés ci-dessus, ou peuvent être déduites de la mise en oeuvre de l'invention. Les modes de réalisation ont été choisis et décrits afin d'expliquer les principes de l'invention et son application pratique, afin de permettre à l'homme du métier d'utiliser l'invention dans ses divers modes de réalisation, avec les différentes modifications qui sont appropriées à l'usage particulier qui est envisagé.
Claims (20)
1.- Un dispositif d'attaque de données comprenant: - un premier circuit de génération de signal, pour générer de façon externe un signal
de départ (SSP); - un second circuit de génération de signal, pour générer de façon externe un premier
signal d'horloge (SCL), - un troisième circuit de génération de signal, pour générer de façon externe un
signal de chargement (LOAD), - des moyens pour générer de façon externe un signal vidéo source présentant une
fréquence; et - un circuit intégré unique comprenant:
- un circuit de registre à m bits (21; 31) destiné à recevoir le signal de
départ (SSP) et le premier signal d'horloge (SCL) et à fournir un signal
d'horloge de verrouillage, m étant un entier;
- un circuit de verrouillage de données (22, 23; 32-34), pour stocker et
fournir en sortie au moins deux ensembles de trois signaux vidéo (D(A),
D(B), D(C)) correspondant au signal vidéo source, le circuit de
verrouillage de données recevant tous les signaux vidéo simultanément,
chacun des signaux vidéo présentant n bits de données, n étant un entier;
- un circuit de verrouillage de ligne (25, 26, 36-38), pour verrouiller les
signaux vidéo provenant du circuit de verrouillage de données en réponse
au signal d'horloge de verrouillage provenant du registre à décalage (21;
31), le circuit de verrouillage de données stockant et fournissant en sortie
le signal vidéo en réponse au signal de chargement (LOAD) du troisième
circuit de génération de signal;
- un circuit convertisseur numérique / analogique (27, 28, 39-41) pour
convertir le signal vidéo provenant du circuit de verrouillage de ligne en
un signal analogique; et
- un circuit de sortie de données (29, 30, 42-44) pour fournir en sortie les
signaux analogiques provenant du circuit convertisseur numérique
/analogique (27, 28; 39-41)
la fréquence du premier signal d'horloge étant, par rapport à la fréquence du
signal vidéo source, réduite d'un facteur correspondant au nombre d'ensembles
de trois signaux vidéo (D(A), D(B), D(C)).
2.- Un dispositif d'attaque de données selon la revendication 1, dans lequel le circuit de registre à m bits (21, 31) comprend un registre à décalage.
3.- Un dispositif d'attaque de données selon la revendication 1 ou 2, comprenant en outre: - un quatrième circuit de génération de signal pour générer de façon externe un
signal de polarité (POL), et - un circuit d'inversion de polarité (24; 35) pour inverser la polarité des signaux
vidéo provenant du circuit de verrouillage de données.
4.- Un dispositif d'attaque selon la revendication 2 ou 3, dans lequel le circuit de registre à décalage à m bits (21; 31), le circuit de verrouillage de données (22, 23; 32-34), le circuit de verrouillage de ligne (25, 26; 36-38), le circuit convertisseur numérique / analogique (27, 28; 39-41), le circuit de sortie de données (29, 30; 4244) et le circuit d'inversion de polarité (24, 35) sont compris dans un seul circuit intégré.
5.- Un dispositif d'attaque de données selon l'une des revendications 1 à 4, dans lequel au moins deux ensembles de signaux vidéo correspondent aux pixels pairs et impairs.
6.- Un dispositif d'attaque de données selon l'une des revendications 1 à 5, dans lequel le circuit de verrouillage de données comprend au moins deux circuits distincts de verrouillage de données (22, 23, 32-34).
7.- Un dispositif d'attaque de données selon l'une des revendications 1 à 6, dans lequel le circuit de verrouillage de ligne comprend au moins deux circuits distincts de verrouillage de ligne (25, 26, 36-38) de 3m x n bits.
8.- Un dispositif d'attaque de données selon l'une des revendications 1 à 7, dans lequel le circuit convertisseur numérique / analogique comprend au moins deux convertisseurs numérique / analogique (27, 28, 42-44).
9.- Un dispositif d'attaque de données selon l'une des revendications 1 à 8, dans lequel les circuits de verrouillage de ligne (25, 26, 36-38) comprennent chacun au moins deux mémoires de ligne (25a, 25b, 26a, 26b, 36a-38a, 36b-38b).
10.- Un dispositif d'attaque de données selon l'une des revendications 1 à 9, dans lequel le circuit de verrouillage de données comprend au moins trois circuits distincts de verrouillage de données (32-34), chacun des circuits distincts de verrouillage de données stockant et fournissant en sortie trois signaux vidéo, chacun des signaux vidéo présentant n-bits de données, n étant un entier.
11.- Un dispositif d'attaque de données pour dispositif d'affichage à cristaux liquides, comprenant: - un premier circuit de génération de signal, pour générer de façon externe un signal
de départ (SSP); - un second circuit de génération de signal, pour générer de façon externe un premier
signal d'horloge (SCL), - un troisième circuit de génération de signal, pour générer de façon externe un
signal de chargement (LOAD), - un quatrième circuit de génération de signal pour générer de façon externe un
signal de polarité (POL), et - un circuit intégré unique comprenant:
- un circuit de registre à m bits (21; 31) destiné à décaler le signal de
départ (SSP) en fonction du premier signal d'horloge (SCL) et à fournir
un signal d'horloge de verrouillage;
- un circuit de verrouillage de données (22, 23; 32-34), pour stocker et
fournir en sortie au moins deux ensembles de trois signaux vidéo (D(A),
D(B), D(C)), le circuit de verrouillage de données recevant tous les
signaux vidéo simultanément, chacun des ensembles représentant un
pixel du dispositif d'affichage à cristaux liquides, chacun des signaux
vidéo présentant n bits de données, n étant un entier;
- un circuit de verrouillage de ligne de 3m x n bits (25, 26, 36-38), pour
verrouiller les signaux vidéo provenant du circuit de verrouillage de
données en réponse au signal d'horloge de verrouillage provenant du
registre à décalage (21; 31), le circuit de verrouillage de données
stockant et fournissant en sortie le signal vidéo en réponse au signal de
chargement (LOAD) du troisième circuit de génération de signal;
- un circuit d'inversion de polarité (24; 35) pour inverser la polarité des
signaux vidéo provenant du circuit de verrouillage de données.
D(C)).
correspondant au nombre d'ensembles de trois signaux vidéo (D(A), D(B),
la fréquence d'attaque du dispositif d'attaque étant, réduite d'un facteur
/analogique (27, 28; 39-41)
signaux analogiques provenant du circuit convertisseur numérique
- un circuit de sortie de données (29, 30, 42-44) pour fournir en sortie les
un signal analogique; et
convertir le signal vidéo provenant du circuit de verrouillage de ligne en
- un circuit convertisseur numérique / analogique (27, 28, 39-41) pour
12.- Un dispositif d'attaque de données selon la revendication 11, dans lequel le signal vidéo sur n bits est séparé en bits pairs et impairs.
13.- Un dispositif d'attaque de données selon la revendication 1 1 ou 12, dans lequel le circuit de verrouillage de données comprend au moins deux circuits distincts de verrouillage de données (22, 23, 32-34).
14.- Un dispositif d'attaque de données selon l'une des revendications 1 1 à 13, dans lequel le circuit de verrouillage de ligne comprend au moins deux circuits distincts de verrouillage de ligne (25, 26, 36-38) de 3m x n bits.
15.- Un dispositif d'attaque de données selon l'une des revendications 1 1 à 14, dans lequel le circuit convertisseur numérique / analogique comprend au moins deux convertisseurs numérique / analogique (27, 28, 42-44).
16.- Un dispositif d'attaque de données selon l'une des revendications 11 à 15, dans lequel les circuits de verrouillage de ligne (25, 26, 36-38) comprennent chacun au moins deux mémoires de ligne (25a, 25b, 26a, 26b, 36a-38a, 36b-38b).
17.- Un dispositif d'attaque de données selon l'une des revendications 11 à 16, dans lequel le circuit de verrouillage de données comprend trois circuits distincts de verrouillage de données (32-34), chacun des circuits distincts de verrouillage de données stockant et fournissant en sortie trois signaux vidéo, chacun des signaux vidéo présentant n-bits de données, n étant un entier.
18.- Un dispositif d'attaque de données selon l'une des revendications 1 1 à 17, comprenant en outre un second dispositif d'attaque de données, les deux dispositifs d'attaque de données attaquant le dispositif d'affichage à cristaux liquides de sorte à encore réduire par deux la fréquence d'attaque.
19.- Un dispositif d'attaque de données selon l'une des revendications 1 à 18, dans lequel les trois signaux vidéo représentent les valeurs R, V, B de chaque pixel.
20.- Un dispositif d'attaque de données pour dispositif d'affichage à cristaux liquides, comprenant: - un premier circuit de génération de signal, pour générer de façon externe un signal
de départ (SSP); - un second circuit de génération de signal, pour générer de façon externe un premier
signal d'horloge (SCL), - un troisième circuit de génération de signal, pour générer de façon externe un
signal de chargement (LOAD), - un quatrième circuit de génération de signal pour générer de façon externe un
signal de polarité (POL), et - un circuit intégré unique comprenant:
- un circuit de registre (21; 31) destiné à décaler le signal de départ (SSP)
en fonction du premier signal d'horloge (SCL) et à fournir un signal
d'horloge d'échantillonnage;
- un circuit d'échantillonnage de données (22, 23; 32-34), pour
échantillonner et fournir en sortie au moins deux ensembles de trois
signaux vidéo (D(A), D(B), D(C)), le circuit de verrouillage de données
recevant tous les signaux vidéo simultanément, chacun des ensembles
représentant un pixel du dispositif d'affichage à cristaux liquides;
- un circuit de verrouillage de ligne de 3m x n bits (25, 26. 36-38), pour
verrouiller les signaux vidéo provenant du circuit de d'échantillonnage en
réponse au signal d'horloge de verrouillage provenant du registre à
décalage (21; 31), le circuit de verrouillage de données stockant et
fournissant en sortie le signal vidéo en réponse au signal de chargement
(LOAD) du troisième circuit de génération de signal;
- un circuit d'inversion de polarité (24; 35) pour inverser la polarité des
signaux vidéo provenant du circuit de verrouillage de données.
D(C)).
correspondant au nombre d'ensembles de trois signaux vidéo (D(A), D(B),
la fréquence d'attaque du dispositif d'attaque étant, réduite -d'un facteur
/analogique (27, 28; 39-41)
signaux analogiques provenant du circuit convertisseur numérique
- un circuit de sortie de données (29, 30, 42-44) pour fournir en sortie les
un signal analogique; et
convertir le signal vidéo provenant du circuit de verrouillage de ligne en
- un circuit convertisseur numérique / analogique (27, 28. 39-41) pour
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9623401A GB2319131B (en) | 1996-11-08 | 1996-11-08 | Driver for a liquid crystal display |
| FR9613770A FR2755786B1 (fr) | 1996-11-08 | 1996-11-12 | Dispositif d'attaque pour un dispositif d'affichage |
| DE19647367A DE19647367B4 (de) | 1996-11-08 | 1996-11-15 | Datentreiber für eine Flüssigkristallanzeige |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9623401A GB2319131B (en) | 1996-11-08 | 1996-11-08 | Driver for a liquid crystal display |
| FR9613770A FR2755786B1 (fr) | 1996-11-08 | 1996-11-12 | Dispositif d'attaque pour un dispositif d'affichage |
| DE19647367A DE19647367B4 (de) | 1996-11-08 | 1996-11-15 | Datentreiber für eine Flüssigkristallanzeige |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2755786A1 true FR2755786A1 (fr) | 1998-05-15 |
| FR2755786B1 FR2755786B1 (fr) | 1999-01-08 |
Family
ID=27216833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9613770A Expired - Lifetime FR2755786B1 (fr) | 1996-11-08 | 1996-11-12 | Dispositif d'attaque pour un dispositif d'affichage |
Country Status (3)
| Country | Link |
|---|---|
| DE (1) | DE19647367B4 (fr) |
| FR (1) | FR2755786B1 (fr) |
| GB (1) | GB2319131B (fr) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0244978A2 (fr) * | 1986-04-25 | 1987-11-11 | Seiko Instruments Inc. | Interface, par exemple pour un dispositif de visualisation à cristal liquide |
| US4736137A (en) * | 1986-08-01 | 1988-04-05 | Hitachi, Ltd | Matrix display device |
| US5298912A (en) * | 1989-03-20 | 1994-03-29 | Hitachi, Ltd | Multi-tone display device |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57201295A (en) * | 1981-06-04 | 1982-12-09 | Sony Corp | Two-dimensional address device |
| US4745485A (en) * | 1985-01-28 | 1988-05-17 | Sanyo Electric Co., Ltd | Picture display device |
| GB8622717D0 (en) * | 1986-09-20 | 1986-10-29 | Emi Plc Thorn | Display device |
| EP0287055B1 (fr) * | 1987-04-15 | 1993-09-29 | Sharp Kabushiki Kaisha | Dispositif d'affichage à cristaux liquides |
| GB2205191A (en) * | 1987-05-29 | 1988-11-30 | Philips Electronic Associated | Active matrix display system |
| JP2638010B2 (ja) * | 1987-11-30 | 1997-08-06 | カシオ計算機株式会社 | 画像表示装置 |
| DE68923683T2 (de) * | 1988-11-05 | 1996-02-15 | Sharp Kk | Steuereinrichtung und -verfahren für eine Flüssigkristallanzeigetafel. |
| EP0391655B1 (fr) * | 1989-04-04 | 1995-06-14 | Sharp Kabushiki Kaisha | Dispositif de commande d'un appareil d'affichage matriciel à cristaux liquides |
| JP3582082B2 (ja) * | 1992-07-07 | 2004-10-27 | セイコーエプソン株式会社 | マトリクス型表示装置，マトリクス型表示制御装置及びマトリクス型表示駆動装置 |
| JP2626595B2 (ja) * | 1994-11-17 | 1997-07-02 | 日本電気株式会社 | アクティブマトリクス型液晶ディスプレイ一体型タブレット及びその駆動方法 |
| JPH08278769A (ja) * | 1995-04-05 | 1996-10-22 | Citizen Watch Co Ltd | マイクロコンピュータ |
-
1996
- 1996-11-08 GB GB9623401A patent/GB2319131B/en not_active Expired - Lifetime
- 1996-11-12 FR FR9613770A patent/FR2755786B1/fr not_active Expired - Lifetime
- 1996-11-15 DE DE19647367A patent/DE19647367B4/de not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0244978A2 (fr) * | 1986-04-25 | 1987-11-11 | Seiko Instruments Inc. | Interface, par exemple pour un dispositif de visualisation à cristal liquide |
| US4736137A (en) * | 1986-08-01 | 1988-04-05 | Hitachi, Ltd | Matrix display device |
| US5298912A (en) * | 1989-03-20 | 1994-03-29 | Hitachi, Ltd | Multi-tone display device |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2319131B (en) | 1998-12-23 |
| DE19647367B4 (de) | 2010-10-21 |
| FR2755786B1 (fr) | 1999-01-08 |
| GB9623401D0 (en) | 1997-01-08 |
| DE19647367A1 (de) | 1998-05-28 |
| GB2319131A (en) | 1998-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5856816A (en) | Data driver for liquid crystal display | |
| EP0586398B1 (fr) | Registre a decalage utilise comme balayeur de lignes de selection pour un afficheur a cristaux liquides | |
| EP0275140B1 (fr) | Méthode et dispositif de balayage de charges capacitives | |
| FR2834814A1 (fr) | Dispositif et procede pour piloter un afficheur a cristaux liquides | |
| WO2009104322A1 (fr) | Appareil d'affichage, procédé de commande d'appareil d'affichage et circuit de commande de ligne de signal de balayage | |
| FR2542119A1 (fr) | Procede pour commander un ecran d'affichage matriciel a cristaux liquides | |
| US20030147017A1 (en) | Display device with multiple row addressing | |
| FR2763731A1 (fr) | Panneau d'affichage a plasma et procede de commande de celui-ci | |
| FR2863761A1 (fr) | Circuit integre de commande de donnees, affichage comprenant un circuit integre et procede de commande de circuit integre | |
| FR2738377A1 (fr) | Dispositif d'affichage a panneau dans lequel le nombre d'impulsions de decharge d'entretien est ajuste en fonction de la quantite de donnees d'affichage, et procede d'excitation de ce dispositif | |
| EP3079142B1 (fr) | Procédé d'affichage d'images sur un écran matriciel | |
| FR2826768A1 (fr) | Procede de pilotage de dispositif d'affichage a plasma | |
| EP3550550A1 (fr) | Dispositif et procede d'affichage d'images avec une memorisation de donnees realisee dans les pixels | |
| EP0641475B1 (fr) | Procede d'affichage de differents niveaux de gris et systeme de mise en oeuvre de ce procede | |
| FR2611295A1 (fr) | Panneau a plasma a quatre electrodes par point elementaire d'image et procede de commande d'un tel panneau a plasma | |
| FR2784489A1 (fr) | Procede d'affichage de donnees sur un afficheur matriciel | |
| JPH11234692A (ja) | 平板ディスプレイ装置及びデータインターフェーシング方法 | |
| FR2863760A1 (fr) | Module de pilotage de donnees et dispositif d'affichage a cristal liquide le mettant en oeuvre | |
| WO1999046753A1 (fr) | Procede d'affichage de donnees sur afficheur matriciel avec ordre de balayage alterne en groupes adjacents de colonnes | |
| FR2755786A1 (fr) | Dispositif d'attaque pour un dispositif d'affichage | |
| FR2891941A1 (fr) | Circuit et procede d'attaque d'un dispositif d'affichage a cristaux liquides | |
| JP3044627B2 (ja) | 液晶パネルの駆動回路 | |
| EP0524842B1 (fr) | Dispositif temps réel de présentation d'images de type télévision sur un écran de visualisation | |
| JP3600409B2 (ja) | 情報処理装置および液晶表示装置 | |
| FR2618236A1 (fr) | Systeme calculateur pour convertir une image de resolution superieure en une image de resolution inferieure. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TP | Transmission of property | ||
| PLFP | Fee payment |
Year of fee payment: 20 |