FR2755786A1

FR2755786A1 - Data driver for liquid crystal display

Info

Publication number: FR2755786A1
Application number: FR9613770A
Authority: FR
Inventors: Hee Gyung Yoon
Original assignee: LG Electronics Inc
Current assignee: LG Electronics Inc
Priority date: 1996-11-08
Filing date: 1996-11-12
Publication date: 1998-05-15
Anticipated expiration: 2016-11-12
Also published as: FR2755786B1; GB9623401D0; DE19647367B4; GB2319131A; DE19647367A1; GB2319131B

Abstract

The driver includes three signal generation circuit for externally producing a start signal, clock signal, and a load signal respectively. A source video signal is also externally generated. A single integrated circuit includes an m-bit register circuit receiving the start signal corresponding to the clock signal and outputs a latch signal. A data latch circuit latches and outputs two sets of three video signals corresponding to the source signal, the circuit receiving all of the video signals simultaneously, each signal having n bits of data. - A line latch circuit latches the signals from the data latch circuit corresponding to the latch clock signal from the register, and stores and outputs the video signal according to the load signal. A D/A converter converts the video signal from the line latch to an analog signal, and a data output circuit outputs the analog signal where a frequency of the first clock signal is reduced by the number of sets of the three video signals as compared to a frequency of the source signal.

Description

DISPOSITIF D'ATTAQUE POUR UN DISPOSITIF D'AFFICHAGE
La présente invention concerne un dispositif d'attaque ou de pilotage, et plus particulièrement un dispositif d'attaque pour les données, notamment vidéo d'un dispositif d'affichage à cristaux liquides.ATTACKING DEVICE FOR A DISPLAY DEVICE
The present invention relates to an attack or control device, and more particularly to an attack device for data, in particular video, of a liquid crystal display device.

En référence à la figure 1, un type de dispositif d'affichage général à cristaux liquides à matrice active comprend un substrat inférieur sur lequel sont disposés des lignes de grille Gl-Gn, des lignes de données D1-Dn, des transistors en couche mince pour la commutation des pixels, et des électrodes de pixel. Un substrat supérieur présente un filtre de couleur pour afficher les couleurs, et une électrode commune. Un panneau 1 comprend des cristaux liquides qui remplissent l'espace entre les substrats supérieur et inférieur, et un circuit d'attaque de grille 2, applique séquentiellement des signaux d'attaque aux lignes de grille respectives G1-Gn du panneau à cristaux liquides 1. Un circuit d'attaque de données 3 applique des données vidéo aux lignes de données respectives D1-Dn du panneau à cristaux liquides 1. With reference to FIG. 1, a type of general active matrix liquid crystal display device comprises a lower substrate on which are disposed grid lines Gl-Gn, data lines D1-Dn, thin film transistors for switching pixels, and pixel electrodes. An upper substrate has a color filter for displaying colors, and a common electrode. A panel 1 comprises liquid crystals which fill the space between the upper and lower substrates, and a gate driver 2, sequentially applies drive signals to the respective gate lines G1-Gn of the liquid crystal board 1 A data driver 3 applies video data to the respective data lines D1-Dn of the liquid crystal panel 1.

Dans un tel dispositif d'affichage à cristaux liquides, les panneaux à cristaux liquides 1 présentent une taille de plus en plus importante, et une résolution de plus en plus importante. Afin d'attaquer des dispositifs d'affichage à cristaux liquides de taille plus importante et présentant une résolution plus élevée, les fréquences d'attaque des circuits d'attaque respectifs 2 et 3 deviennent de plus en plus élevées. In such a liquid crystal display device, the liquid crystal panels 1 have an increasingly large size, and an increasingly large resolution. In order to attack larger liquid crystal display devices with higher resolution, the driving frequencies of the respective driving circuits 2 and 3 become higher and higher.

Toutefois, il est difficile de développer un circuit intégré d'attaque qui soit capable d'attaquer directement le panneau d'affichage à de telles fréquences élevées. Même si on peut développer des circuits intégrés d'attaque susceptibles d'attaquer directement à des hautes fréquences, un pilotage direct n'est pas réalisable du fait des émissions et des interférences électromagnétiques à haute fréquence. Pour cette raison, comme représenté sur la figure 2, on prévoit des circuits d'attaque de données sur les deux côtés du panneau d'affichage à cristaux liquides, en séparant les lignes paires et impaires, de sorte à réduire de moitié leur fréquence d'attaque.However, it is difficult to develop an integrated driver which is capable of directly driving the display panel at such high frequencies. Even if it is possible to develop integrated attack circuits capable of directly attacking at high frequencies, direct control is not feasible due to high frequency electromagnetic interference and emissions. For this reason, as shown in FIG. 2, data drivers are provided on both sides of the liquid crystal display panel, separating the even and odd lines, so as to halve their frequency d 'attack.

Dans le dispositif d'affichage à cristaux liquides de la figure 2, toutefois, du fait que le circuit d'attaque se trouve sur les deux côtés, la surface du panneau à cristaux liquides permettant réellement d'afficher des images devient plus petite, par rapport à la taille totale de ce type de dispositif d'affichage à cristaux liquides. Ceci limite la possibilité d'obtenir un écran de grande taille. Le circuit d'attaque de données d'un dispositif d'affichage à cristaux liquides classique de la figure 1 est maintenant discuté en référence à la figure 3. In the liquid crystal display device of Figure 2, however, because the driver is on both sides, the area of the liquid crystal panel actually used to display images becomes smaller, for example. compared to the total size of this type of liquid crystal display device. This limits the possibility of obtaining a large screen. The data driver of a conventional liquid crystal display device of Figure 1 is now discussed with reference to Figure 3.

Le circuit d'attaque de données d'un dispositif d'affichage à cristaux liquides classique comprend un registre à décalage de m bits 11 pour décaler une impulsion de source de départ SSP au moyen d'un signal d'impulsion d'horloge d'impulsion de source SCL et pour fournir en sortie un signal d'horloge de verrouillage. Un circuit de verrouillage de données 12 verrouille et fournit en sortie trois signaux DA(n),
DB(n), et DC(n) de données à afficher, par l'horloge de source SCL. Une logique de conversion de ligne 14 convertit la polarité pour chaque période horizontale, à partir d'un signal externe POL, pour l'inversion. Un circuit de verrouillage 13 à deux lignes de 3m x n bits verrouille, par lignes, toutes les données à afficher d'une ligne horizontale qui proviennent du circuit de verrouillage de données 12, à partir de la sortie d'horloge de verrouillage provenant du registre à décalage 11, en fonction d'un signal de charge externe, et de la sortie de la logique de conversion de ligne 14. Un convertisseur numérique / analogique 15 sélectionne et fournit une tension parmi 2n niveaux, formée à partir d'une tension de référence externe, afin de convertir les données fournies par le circuit de verrouillage de ligne 13 en un signal analogique susceptible d'être appliqué aux cristaux liquides. Un circuit de sortie de données 16 amplifie le signal de sortie provenant du convertisseur numérique / analogique 15 à une tension stable, présentant des capacités d'attaque suffisantes, et une faible déviation de sortie. Le signal amplifié est fourni aux cristaux liquides.The data driver of a conventional liquid crystal display device includes an m bit shift register 11 for shifting an SSP start source pulse by means of a clock pulse signal. SCL source pulse and for outputting a latch clock signal. A data locking circuit 12 locks and outputs three DA signals (n),
DB (n), and DC (n) of data to be displayed, by the SCL source clock. Line conversion logic 14 converts the polarity for each horizontal period, from an external signal POL, for inversion. A locking circuit 13 with two lines of 3m xn bits locks, by lines, all the data to be displayed of a horizontal line which come from the data locking circuit 12, from the locking clock output coming from the register shift 11, as a function of an external load signal, and of the output of the line conversion logic 14. A digital / analog converter 15 selects and supplies a voltage from 2n levels, formed from a voltage of external reference, in order to convert the data supplied by the line locking circuit 13 into an analog signal capable of being applied to liquid crystals. A data output circuit 16 amplifies the output signal from the digital / analog converter 15 to a stable voltage, having sufficient drive capabilities, and a low output deflection. The amplified signal is supplied to the liquid crystals.

Le mode de fonctionnement du circuit d'attaque de données classique est décrit ci-dessous en référence à la figure 4. D'abord, le registre à décalage 11 reçoit l'horloge source SCL et l'impulsion de source de départ de source SSP, et fournit m horloges de verrouillage SRO1, SR02, SR03 ..., et SROm (m=64) séquentiellement au circuit de verrouillage de ligne 13. L'horloge de source SCL est un signal d'horloge de fréquence d'environ 65MHz en mode XGA. The operating mode of the conventional data driver is described below with reference to FIG. 4. First, the shift register 11 receives the source clock SCL and the source source pulse SSP , and provides m locking clocks SRO1, SR02, SR03 ..., and SROm (m = 64) sequentially to line locking circuit 13. The source clock SCL is a clock signal with a frequency of approximately 65MHz in XGA mode.

Le circuit de verrouillage de données 12 verrouille les signaux DA(n), DB(n), et DC(n) des données d'affichage à n-bits sur les fronts descendant de l'horloge de source SCL, et fournit le résultat temporairement mémorisé au circuit de verrouillage de ligne 13. Le circuit de verrouillage de ligne 13 verrouille les données d'affichage sur n-bits temporairement mémorisées sur le front descendant de l'horloge de source à une première partie de verrouillage de ligne 1 3a à l'aide des horloges de verrouillage SRO1, SR02, SR03,..., et SROm fournies par le registre à décalage 11. Après avoir verrouillé ou stocké une ligne horizontale de données à afficher, cette ligne de données est verrouillée ou stockée dans la seconde partie du circuit de verrouillage de ligne 13b, en une seule fois, par un signal de chargement externe LOAD. Simultanément, la ligne suivante de données est verrouillée ou stockée dans la première partie 13a du circuit de verrouillage de ligne, à l'aide des horloges de verrouillage SRO1, SR02, SR03,..., et SROm, fournies par le registre à décalage 11, de la même façon qu'au-dessus. Ces opérations se répètent. The data latch circuit 12 locks the signals DA (n), DB (n), and DC (n) of the n-bit display data on the falling edges of the source clock SCL, and provides the result temporarily stored in line latch circuit 13. Line latch circuit 13 locks display data on n-bits temporarily stored on the falling edge of the source clock to a first line latch portion 1 3a to using the locking clocks SRO1, SR02, SR03, ..., and SROm provided by the shift register 11. After having locked or stored a horizontal line of data to be displayed, this data line is locked or stored in the second part of the line locking circuit 13b, all at once, by an external LOAD loading signal. Simultaneously, the next line of data is locked or stored in the first part 13a of the line locking circuit, using the locking clocks SRO1, SR02, SR03, ..., and SROm, provided by the shift register. 11, in the same way as above. These operations are repeated.

Les données de ligne verrouillées ou stockées par le circuit de verrouillage de ligne 13 sont fournies au convertisseur numérique / analogique 15. Le convertisseur numérique / analogique 15 choisit et fournit en sortie, à partir des 2n niveaux formés par une tension de référence externe Vrep dans un décodeur interne, une tension correspondant aux données de ligne reçues en provenance du circuit de verrouillage de ligne 13. Dans ce cas, la logique de conversion de ligne 14 convertit la polarité pour chaque ligne à partir du signal POL externe pour faciliter l'inversion. The line data locked or stored by the line locking circuit 13 is supplied to the digital / analog converter 15. The digital / analog converter 15 chooses and outputs, from the 2n levels formed by an external reference voltage Vrep in an internal decoder, a voltage corresponding to the line data received from the line locking circuit 13. In this case, the line conversion logic 14 converts the polarity for each line from the external POL signal to facilitate inversion .

Le signal analogique choisi et sélectionné est fourni par le convertisseur analogique 15 et appliqué sur le dispositif à cristaux liquides, et affiché sous forme d'une tension stable présentant des capacités d'attaque suffisantes et une faible déviation de sortie. Le circuit d'attaque classique présente toutefois les inconvénients suivants. The selected and selected analog signal is supplied by the analog converter 15 and applied to the liquid crystal device, and displayed in the form of a stable voltage having sufficient attack capacities and a low output deflection. The conventional driver circuit, however, has the following drawbacks.

Avec la tendance à des écrans plus grands, et des résolutions plus élevées, l'obstacle le plus ardu dans l'application des dispositifs d'affichage à cristaux liquides aux ordinateurs portatifs à cristaux liquides et à leurs écrans, est la fréquence de fonctionnement (65 MHz pour XGA, et 107 MHz pour EWS) en corrélation avec la résolution. La fréquence de fonctionnement d'un circuit intégré d'attaque de données classique est de 55 MHz pour une tension d'attaque de 5V (40MHz pour une tension de 3,3 V). En conséquence, le circuit d'attaque ne peut pas être piloté directement. With the trend towards larger screens, and higher resolutions, the most difficult obstacle in applying liquid crystal displays to liquid crystal notebooks and their screens is the operating frequency ( 65 MHz for XGA, and 107 MHz for EWS) correlated with the resolution. The operating frequency of a conventional data attack integrated circuit is 55 MHz for a drive voltage of 5V (40MHz for a voltage of 3.3 V). As a result, the driver cannot be driven directly.

Même si on développe un circuit intégré d'attaque susceptible d'être piloté directement, les interférences électromagnétiques liées à de hautes fréquences apparaissent, ce qui rend une attaque directe impossible.Even if an integrated attack circuit capable of being directly piloted is developed, electromagnetic interference linked to high frequencies appears, which makes direct attack impossible.

On peut prévoir, dans le circuit d'attaque de données classiques, une mémoire de ligne externe, afin de diviser la fréquence par 2, en prévoyant une attaque séparée en 2, ou une attaque par plusieurs circuits intégrés. Dans ce cas, toutefois, le coût ainsi que le poids du produit augmente, du fait de la mémoire de ligne. En conséquence, la consommation de l'énergie et le volume augmentent aussi. One can provide, in the conventional data attack circuit, an external line memory, in order to divide the frequency by 2, by providing for a separate attack in 2, or an attack by several integrated circuits. In this case, however, the cost as well as the weight of the product increases, due to the line memory. As a result, energy consumption and volume also increase.

La présente invention a été réalisée au vu des circonstances décrites plus haut, et a pour objet de résoudre les problèmes et inconvénients de l'art antérieur. The present invention has been made in view of the circumstances described above, and its object is to solve the problems and drawbacks of the prior art.

Un autre objet de la présente invention est de fournir un dispositif d'attaque de données pour un dispositif d'affichage à cristaux liquides, dans lequel la fréquence d'attaque principale est réduite, ce qui permet de régler le problème provoqué par un fonctionnement à haute fréquence. Another object of the present invention is to provide a data attack device for a liquid crystal display device, in which the main attack frequency is reduced, thereby solving the problem caused by operation at high frequency.

D'autres objets et avantages de l'invention apparaîtront à la lecture de la description qui suit, ou seront évidents au vu de la description, ou pourront être enseignés par la mise en oeuvre de l'invention. Les objets et avantages de l'invention peuvent être réalisés et obtenus grâce aux caractéristiques et aux combinaisons qui sont particulièrement suggérées dans les revendications annexées. Other objects and advantages of the invention will appear on reading the description which follows, or will be obvious in the light of the description, or may be taught by the implementation of the invention. The objects and advantages of the invention can be achieved and obtained thanks to the characteristics and combinations which are particularly suggested in the appended claims.

Pour réaliser les objets de la présente invention, I'invention propose un dispositif d'attaque de données comprenant: - un premier circuit de génération de signal, pour générer de façon externe un signal
de départ; - un second circuit de génération de signal, pour générer de façon externe un premier
signal d'horloge, - un troisième circuit de génération de signal, pour générer de façon externe un
signal de chargement, - des moyens pour générer de façon externe un signal vidéo source présentant une
fréquence; et - un circuit intégré unique comprenant:
- un circuit de registre à m bits destiné à recevoir le signal de départ et le
premier signal d'horloge et à fournir un signal d'horloge de verrouillage,
m étant un entier;
- un circuit de verrouillage de données, pour stocker et fournir en sortie au
moins deux ensembles de trois signaux vidéo correspondant au signal
vidéo source, le circuit de verrouillage de données recevant tous les
signaux vidéo simultanément, chacun des signaux vidéo présentant n bits
de données, n étant un entier;
- un circuit de verrouillage de ligne, pour verrouiller les signaux vidéo
provenant du circuit de verrouillage de données en réponse au signal
d'horloge de verrouillage provenant du registre à décalage, le circuit de
verrouillage de données stockant et fournissant en sortie le signal vidéo
en réponse au signal de chargement du troisième circuit de génération de
signal;
- un circuit convertisseur numérique / analogique pour convertir le signal
vidéo provenant du circuit de verrouillage de ligne en un signal
analogique; et
- un circuit de sortie de données pour fournir en sortie les signaux
analogiques provenant du circuit convertisseur numérique /analogique
la fréquence du premier signal d'horloge étant, par rapport à la fréquence du
signal vidéo source, réduite d'un facteur correspondant au nombre d'ensembles
de trois signaux vidéo.To achieve the objects of the present invention, the invention provides a data attack device comprising: - a first signal generation circuit, for externally generating a signal
of departure; - a second signal generation circuit, for externally generating a first
clock signal, - a third signal generation circuit, for externally generating a
loading signal, - means for externally generating a source video signal having a
frequency; and - a single integrated circuit comprising:
- an m-bit register circuit intended to receive the start signal and the
first clock signal and to provide a lock clock signal,
m being an integer;
- a data locking circuit, to store and provide output to
minus two sets of three video signals corresponding to the signal
source video, the data lock circuit receiving all
video signals simultaneously, each of the video signals having n bits
of data, n being an integer;
- a line locking circuit, to lock the video signals
from the data latch circuit in response to the signal
lock clock from the shift register, the
data lock storing and outputting the video signal
in response to the loading signal of the third generation circuit of
signal;
- a digital / analog converter circuit to convert the signal
video from line lock circuit in one signal
analog; and
- a data output circuit for outputting the signals
analog from digital to analog converter circuit
the frequency of the first clock signal being, with respect to the frequency of the
source video signal, reduced by a factor corresponding to the number of sets
of three video signals.

Dans un mode de réalisation, le circuit de registre à m bits comprend un registre à décalage. In one embodiment, the m-bit register circuit includes a shift register.

On peut en outre prévoir: - un quatrième circuit de génération de signal pour générer de façon externe un
signal de polarité, et - un circuit d inversion de polarité pour inverser la polarité des signaux vidéo
provenant du circuit de verrouillage de données.We can also provide: - a fourth signal generation circuit for externally generating a
polarity signal, and - a reverse polarity circuit to reverse the polarity of the video signals
from the data lockout circuit.

Le circuit de registre à décalage à m bits, le circuit de verrouillage de données, le circuit de verrouillage de ligne, le circuit convertisseur numérique / analogique, le circuit de sortie de données et le circuit d'inversion de polarité sont de préférence compris dans un seul circuit intégré. The m bit shift register circuit, the data latch circuit, the line latch circuit, the digital to analog converter circuit, the data output circuit and the reverse polarity circuit are preferably included in a single integrated circuit.

On peut prévoir qu'au moins deux ensembles de signaux vidéo correspondent aux pixels pairs et impairs. It can be expected that at least two sets of video signals correspond to the even and odd pixels.

Le circuit de verrouillage de données peut alors comprendre au moins deux circuits distincts de verrouillage de données. The data locking circuit can then comprise at least two separate data locking circuits.

Le circuit de verrouillage de ligne comprend de préférence au moins deux circuits distincts de verrouillage de ligne de 3m x n bits. The line locking circuit preferably comprises at least two separate 3m x n bit line locking circuits.

Le circuit convertisseur numérique / analogique comprend avantageusement au moins deux convertisseurs numérique /analogique, et les circuits de verrouillage de ligne chacun au moins deux mémoires de ligne. The digital / analog converter circuit advantageously comprises at least two digital / analog converters, and the line locking circuits each at least two line memories.

On peut aussi prévoir que le circuit de verrouillage de données comprend au moins trois circuits distincts de verrouillage de données, chacun des circuits distincts de verrouillage de données stockant et fournissant en sortie trois signaux vidéo, chacun des signaux vidéo présentant n-bits de données, n étant un entier. It is also possible to provide that the data locking circuit comprises at least three distinct data locking circuits, each of the data locking circuits which store and output three video signals, each of the video signals having n-bits of data, n being an integer.

L'invention propose aussi un dispositif d'attaque de données pour dispositif d'affichage à cristaux liquides, comprenant: - un premier circuit de génération de signal, pour générer de façon externe un signal
de départ; - un second circuit de génération de signal, pour générer de façon externe un premier
signal d'horloge, - un troisième circuit de génération de signal, pour générer de façon externe un
signal de chargement, - un quatrième circuit de génération de signal pour générer de façon externe un
signal de polarité, et - un circuit intégré unique comprenant:
- un circuit de registre à m bits destiné à décaler le signal de départ en
fonction du premier signal d'horloge et à fournir un signal d'horloge de
verrouillage;
- un circuit de verrouillage de données, pour stocker et fournir en sortie au
moins deux ensembles de trois signaux vidéo, le circuit de verrouillage
de données recevant tous les signaux vidéo simultanément, chacun des
ensembles représentant un pixel du dispositif d'affichage à cristaux
liquides, chacun des signaux vidéo présentant n bits de données, n étant
un entier:
- un circuit de verrouillage de ligne de 3m x n bits, pour verrouiller les
signaux vidéo provenant du circuit de verrouillage de données en réponse
au signal d'horloge de verrouillage provenant du registre à décalage, le
circuit de verrouillage de données stockant et fournissant en sortie le
signal vidéo en réponse au signal de chargement du troisième circuit de
génération de signal;
- un circuit d'inversion de polarité pour inverser la polarité des signaux
vidéo provenant du circuit de verrouillage de données.The invention also provides a data attack device for a liquid crystal display device, comprising: - a first signal generation circuit, for externally generating a signal
of departure; - a second signal generation circuit, for externally generating a first
clock signal, - a third signal generation circuit, for externally generating a
loading signal, - a fourth signal generation circuit for externally generating a
polarity signal, and - a single integrated circuit comprising:
- an m-bit register circuit intended to shift the start signal by
function of the first clock signal and to provide a clock signal of
locking;
- a data locking circuit, to store and provide output to
minus two sets of three video signals the latch circuit
receiving all video signals simultaneously, each of
sets representing a pixel of the crystal display device
liquids, each of the video signals having n data bits, n being
an integer:
- a line locking circuit of 3m xn bits, to lock the
video signals from the data latch circuit in response
to the latch clock signal from the shift register, the
data lock circuit storing and outputting the
video signal in response to the third circuit load signal
signal generation;
- a reverse polarity circuit to reverse the polarity of the signals
video from the data lockout circuit.

- un circuit convertisseur numérique / analogique pour convertir le signal
vidéo provenant du circuit de verrouillage de ligne en un signal
analogique; et
- un circuit de sortie de données pour fournir en sortie les signaux
analogiques provenant du circuit convertisseur numérique /analogique
la fréquence d'attaque du dispositif d'attaque étant, réduite d'un facteur
correspondant au nombre d'ensembles de trois signaux vidéo.- a digital / analog converter circuit to convert the signal
video from line lock circuit in one signal
analog; and
- a data output circuit for outputting the signals
analog from digital to analog converter circuit
the attack frequency of the attack device being reduced by a factor
corresponding to the number of sets of three video signals.

Dans un mode de réalisation, le signal vidéo sur n bits est séparé en bits pairs et impairs. In one embodiment, the n-bit video signal is separated into even and odd bits.

Le circuit de verrouillage de données peut comprendre au moins deux circuits distincts de verrouillage de données; le circuit de verrouillage de ligne au moins deux circuits distincts de verrouillage de ligne de 3m x n bits; le circuit convertisseur
numérique /analogique au moins deux convertisseurs numérique /analogique; et les
circuits de verrouillage de ligne chacun au moins deux mémoires de ligne.The data locking circuit can include at least two separate data locking circuits; the line latch circuit at least two separate 3m xn bit line latch circuits; the converter circuit
digital / analog at least two digital / analog converters; and the
line locking circuits each at least two line memories.

On peut aussi prévoir que le circuit de verrouillage de données comprend trois
circuits distincts de verrouillage de données, chacun des circuits distincts de
verrouillage de données stockant et fournissant en sortie trois signaux vidéo, chacun
des signaux vidéo présentant n-bits de données, n étant un entier.It can also be provided that the data locking circuit comprises three
separate data lock circuits, each separate
data latch storing and outputting three video signals, each
video signals having n-bits of data, n being an integer.

Le dispositif peut comprendre en outre un second dispositif d'attaque de
données, les deux dispositifs d'attaque de données attaquant le dispositif d'affichage à
cristaux liquides de sorte à encore réduire par deux la fréquence d'attaque.The device may further comprise a second attack device for
data, the two data attackers attacking the display device at
liquid crystal so as to further reduce the attack frequency by half.

Dans un mode de réalisation, les trois signaux vidéo représentent les valeurs R,
V, B de chaque pixel.In one embodiment, the three video signals represent the values R,
V, B of each pixel.

Enfin, I'invention a pour objet un dispositif d'attaque de données pour
dispositif d'affichage à cristaux liquides, comprenant:
- un premier circuit de génération de signal, pour générer de façon externe un signal
de départ; - un second circuit de génération de signal, pour générer de façon externe un premier
signal d'horloge, - un troisième circuit de génération de signal, pour générer de façon externe un
signal de chargement, - un quatrième circuit de génération de signal pour générer de façon externe un
signal de polarité, et - un circuit intégré unique comprenant:
- un circuit de registre destiné à décaler le signal de départ en fonction du
premier signal d'horloge et à fournir un signal d'horloge
d'échantillonnage;
- un circuit d'échantillonnage de données, pour échantillonner et fournir en
sortie au moins deux ensembles de trois signaux vidéo, le circuit de
verrouillage de données recevant tous les signaux vidéo simultanément,
chacun des ensembles représentant un pixel du dispositif d'affichage à
cristaux liquides;
- un circuit de verrouillage de ligne de 3m x n bits, pour verrouiller les
signaux vidéo provenant du circuit de d'échantillonnage en réponse au
signal d'horloge de verrouillage provenant du registre à décalage, le
circuit de verrouillage de données stockant et fournissant en sortie le
signal vidéo en réponse au signal de chargement du troisième circuit de
génération de signal;
- un circuit d'inversion de polarité pour inverser la polarité des signaux
vidéo provenant du circuit de verrouillage de données.Finally, the invention relates to a data attack device for
liquid crystal display device, comprising:
- a first signal generation circuit, for externally generating a signal
of departure; - a second signal generation circuit, for externally generating a first
clock signal, - a third signal generation circuit, for externally generating a
loading signal, - a fourth signal generation circuit for externally generating a
polarity signal, and - a single integrated circuit comprising:
- a register circuit intended to shift the start signal as a function of the
first clock signal and to provide a clock signal
sampling;
- a data sampling circuit, for sampling and supplying
output of at least two sets of three video signals, the circuit
data lock receiving all video signals simultaneously,
each of the sets representing a pixel of the display device to
liquid crystals;
- a line locking circuit of 3m xn bits, to lock the
video signals from the sampling circuit in response to the
lock clock signal from the shift register, the
data lock circuit storing and outputting the
video signal in response to the third circuit load signal
signal generation;
- a reverse polarity circuit to reverse the polarity of the signals
video from the data lockout circuit.

Les dessins ci-joints qui constituent une partie de cette description, illustrent des modes de réalisation de l'invention, et servent, en liaison avec la description, à expliquer les objets, avantages et principes de l'invention. The accompanying drawings which constitute part of this description illustrate embodiments of the invention, and serve, in conjunction with the description, to explain the objects, advantages and principles of the invention.

Ces dessins montrent: - figure 1: un schéma bloc d'un dispositif d'affichage à cristaux liquides; - figure 2: un schéma bloc d'un dispositif d'affichage à cristaux liquides présentant
un circuit d'attaque double de l'art antérieur; - figure 3: un schéma bloc d'un dispositif d'affichage d'un circuit d'attaque de
données d'un dispositif d'affichage à cristaux liquides classique; - figure 4: un chronogramme du circuit d'attaque de la figure 3; - figure 5: un schéma bloc d'un premier mode de réalisation d'un dispositif d'attaque
de données pour un dispositif d'affichage à cristaux liquides selon la présente
invention; - figure 6: un schéma bloc d'un second mode de réalisation d'un dispositif d'attaque
de données pour un dispositif d'affichage à cristaux liquides selon la présente
invention; et - figure 7: un chronogramme du premier mode de réalisation du dispositif d'attaque
de données selon la présente invention.These drawings show: - Figure 1: a block diagram of a liquid crystal display device; - Figure 2: a block diagram of a liquid crystal display device having
a dual drive circuit of the prior art; - Figure 3: a block diagram of a display device of a drive circuit of
data from a conventional liquid crystal display device; - Figure 4: a timing diagram of the drive circuit of Figure 3; - Figure 5: a block diagram of a first embodiment of an attack device
data for a liquid crystal display device according to the present
invention; - Figure 6: a block diagram of a second embodiment of an attack device
data for a liquid crystal display device according to the present
invention; and - Figure 7: a timing diagram of the first embodiment of the attack device
according to the present invention.

Référence est maintenant faite en détail aux modes de réalisation préférés de l'invention, dont des exemples sont illustrés dans les dessins joints. Dans la mesure du possible, les mêmes numéros de référence sont utilisés sur l'ensemble des dessins, pour identifier des éléments analogues ou identiques. Reference is now made in detail to the preferred embodiments of the invention, examples of which are illustrated in the accompanying drawings. As far as possible, the same reference numbers are used throughout the drawings, to identify similar or identical elements.

Un dispositif d'attaque de données pour un dispositif d'affichage à cristaux liquides selon la présente invention comprend un registre de décalage à m-bits permettant de décaler une impulsion de départ de source en fonction d'un signal d'horloge de source, et de fournir une horloge de verrouillage, constituée d'une pluralité de signaux d'horloge. Une pluralité de circuits de verrouillage de données verrouillent ou stockent et fournissent en sortie trois signaux de données d'affichage séparés en ensembles à n-bits, et N circuits de verrouillage de ligne de 3m x n bits verrouillent ou stockent toutes les données d'affichage d'une ligne horizontale provenant des circuits de verrouillage de données correspondants, sur la base de l'horloge de verrouillage provenant du registre à décalage, et verrouillent ou stockent et fournissent en sortie des données en fonction d'un signal de chargement externe. A data driver for a liquid crystal display device according to the present invention comprises an m-bit shift register making it possible to shift a source start pulse as a function of a source clock signal, and providing a latch clock, consisting of a plurality of clock signals. A plurality of data latch circuits latch or store and output three display data signals separated into n-bit sets, and N 3m xn bit line latch circuits latch or store all display data a horizontal line from the corresponding data latch circuits, based on the latch clock from the shift register, and latch or store and output data based on an external load signal.

Une logique de conversion de ligne convertit la polarité pour chaque période horizontale à partir d'un signal de polarité POL externe, et N convertisseurs numérique / analogique convertissent les données provenant des circuits de verrouillage de ligne respectifs en des signaux analogiques. N circuits de sortie de données amplifient les signaux provenant des convertisseur numérique / analogique respectifs, et appliquent des signaux amplifiés aux cristaux liquides.Line conversion logic converts polarity for each horizontal period from an external POL polarity signal, and N digital to analog converters convert data from the respective line latch circuits to analog signals. N data output circuits amplify the signals from the respective digital to analog converters, and apply amplified signals to the liquid crystal.

La figure 5 est un schéma bloc de la structure d'un circuit intégré dans un premier mode de réalisation de la présente invention, dans lequel les données destinées à être appliquées aux parties paires et impaires des lignes de données sont séparées et traitées en parallèles. De ce fait, la fréquence de fonctionnement du dispositif d'attaque de données est divisé par 2. La figure 7 montre des formes d'ondes de ce circuit. FIG. 5 is a block diagram of the structure of an integrated circuit in a first embodiment of the present invention, in which the data intended to be applied to the even and odd parts of the data lines are separated and processed in parallel. Therefore, the operating frequency of the data attack device is divided by 2. Figure 7 shows waveforms of this circuit.

Comme représenté sur la figure 5, un registre à décalage à m bits 21 reçoit une horloge source SCL à une fréquence égale à la moitié de la fréquence de fonctionnement. Des impulsions de verrouillage SR01, SR02,... de la figure 7 sont produites par l'horloge source à partir de l'impulsion de départ de source SSP et de l'horloge source SCL . Les données séparées en données paires et impaires à l'extérieur du circuit intégré d'attaque sont verrouillées ou stockées dans des premier et second circuits de verrouillage de données 22 et 23. Trois signaux sur n-bits de données impaires et trois signaux sur n-bits de données paires verrouillés et fournis respectivement par les premier et second circuits de verrouillage de données 22 et 23 sont verrouillés par un premier circuit de verrouillage de ligne impair de 3m x n bits 25a et par un premier circuit de verrouillage de ligne pair de 3m x n bits 26a, sous l'effet de l'horloge de verrouillage fournie par le registre à décalage 21. As shown in Figure 5, an m-bit shift register 21 receives a source clock SCL at a frequency equal to half the operating frequency. Lock pulses SR01, SR02, ... of Figure 7 are produced by the source clock from the source start pulse SSP and the source clock SCL. The data separated into even and odd data outside the integrated driving circuit is locked or stored in first and second data locking circuits 22 and 23. Three signals on n-bits of odd data and three signals on n - even data bits locked and supplied respectively by the first and second data locking circuits 22 and 23 are locked by a first odd line locking circuit of 3m xn bits 25a and by a first even line locking circuit of 3m xn bits 26a, under the effect of the locking clock provided by the shift register 21.

Une ligne horizontale de données d'affichage stockée ou verrouillée dans les premiers circuits de verrouillage de données de ligne 25a et 26a est verrouillée ou stockée dans les seconds circuits de verrouillage de données de ligne impair et pair 25b et 26b, en une seule opération, sous l'effet du signal LOAD. En même temps, les données de la ligne suivante sont séquentiellement verrouillées dans les premiers circuits de verrouillage de ligne 25a et 26a, sous l'effet de l'horloge de verrouillage fournie par le registre à décalage 21. Les données de ligne stockées dans les seconds circuits de verrouillage de ligne impair et pair 25b et 26 sélectionnent une tension correspondante parmi deux tensions de référence, au moyen des convertisseurs numérique / analogique 27 et 28. Dans ce cas, la logique de conversion de ligne 24 convertit la polarité des tensions, de sorte à faciliter l'inversion. A horizontal line of display data stored or locked in the first line data locking circuits 25a and 26a is locked or stored in the second odd and even line data locking circuits 25b and 26b, in a single operation, under the effect of the LOAD signal. At the same time, the data of the next line are sequentially locked in the first line locking circuits 25a and 26a, under the effect of the locking clock provided by the shift register 21. The line data stored in the second odd and even line locking circuits 25b and 26 select a corresponding voltage from two reference voltages, by means of the digital / analog converters 27 and 28. In this case, the line conversion logic 24 converts the polarity of the voltages, so as to facilitate the reversal.

La tension de référence choisie est appliquée aux cristaux liquides sous forme d'une tension stable présentant une capacité d'attaque suffisante, et une faible déviation de sortie, par l'intermédiaire des circuits de sortie de données, 29 et 30. The reference voltage chosen is applied to the liquid crystals in the form of a stable voltage having a sufficient attack capacity, and a low output deflection, via the data output circuits, 29 and 30.

Dans ce mode de réalisation, les données peuvent être verrouillées ou stockées dans les premier et second circuits de verrouillage 22 et 23 dans l'ordre d'arrivée. Les terminaux ou bornes de sortie des circuits de sortie de données 29 et 30 sont reliés aux lignes de données du panneau d'affichage à cristaux liquides en alternance.In this embodiment, the data can be locked or stored in the first and second locking circuits 22 and 23 in the order of arrival. The output terminals or terminals of the data output circuits 29 and 30 are connected to the data lines of the liquid crystal display panel alternately.

En référence à la figure 6, à l'inverse du premier mode de réalisation dans lequel les données sont séparées en parties paire et impaire, le second mode de réalisation présente trois circuits de verrouillage de données 32, 33 et 34. Les données sont séparées de telle sorte que les données de la première ligote de données soient appliquées sur le premier circuit de verrouillage de ligne 32, les données de la seconde ligne de données soient appliquées sur le second circuit de verrouillage de ligne 33, et les données de la troisième ligne de données soient appliquées sur le troisième circuit de verrouillage de ligne 34. Les donnés des quatrième, cinquième et sixième lignes sont respectivement appliquées aux premier second et troisième circuit de verrouillage de ligne. Le registre à décalage 31 applique un tiers de la fréquence correspondant au cas d'une attaque non parallèle, de sorte à réduire la fréquence de fonctionnement du circuit intégré d'attaque de données d'un facteur 3. Referring to Figure 6, unlike the first embodiment in which the data is separated into even and odd parts, the second embodiment has three data locking circuits 32, 33 and 34. The data is separated such that the data from the first data tie is applied to the first line lock circuit 32, the data from the second data line is applied to the second line lock circuit 33, and the data from the third data line are applied to the third line latch circuit 34. The data of the fourth, fifth and sixth lines are respectively applied to the first second and third line latch circuit. The shift register 31 applies a third of the frequency corresponding to the case of a non-parallel attack, so as to reduce the operating frequency of the integrated data attack circuit by a factor of 3.

Les autres opérations sont similaires à celles du premier mode de réalisation.The other operations are similar to those of the first embodiment.

Toutefois, les terminaux ou bornes de sortie des circuits de sortie de données 42-44 sont reliés aux lignes de données du panneau d'affichage à cristaux liquides en alternance pat trois.However, the output terminals or terminals of the data output circuits 42-44 are connected to the data lines of the liquid crystal display panel alternately by three.

Dans les premier et seconds mode de réalisation, les dispositifs d'attaque de données ne sont prévus que sur un seul côté du panneau à cristaux liquides. In the first and second embodiments, the data attack devices are provided only on one side of the liquid crystal panel.

Toutefois, lorsque les circuits d'attaque présentent aussi la structure double représentée sur la figure 2, la fréquence d'attaque principale est encore réduite de moitié.However, when the drive circuits also have the double structure shown in FIG. 2, the main drive frequency is further reduced by half.

En conséquence, dans la présente invention, une pluralité d'éléments du dispositif d'attaque de données classique peuvent être disposés sur un seul circuit intégré et opèrent en parallèle, ce qui permet de réduire la fréquence d'horloge par rapport aux circuits classiques. Consequently, in the present invention, a plurality of elements of the conventional data attack device can be arranged on a single integrated circuit and operate in parallel, which makes it possible to reduce the clock frequency compared to conventional circuits.

Le dispositif d'attaque du dispositif d'affichage à cristaux liquides de la présente invention présente les avantages suivants: la présente invention permet de réduire la fréquence d'attaque principale d'un facteur 2 ou d'un facteur 3 dans le dispositif d'attaque lui-même, ce qui élimine la nécessité d'une mémoire et d'un circuit externe. En conséquence, la présente invention est susceptible d'être utilisée pour un module protégé contre des émissions et des interférences électromagnétiques à haute fréquence, tout en permettant de diminuer le coût, le poids, le volume et la consommation. En outre, on peut obtenir une résolution XGA ou EWS dans une structure simple ou double d'ordinateur ou d'écrans portables. The driving device of the liquid crystal display device of the present invention has the following advantages: the present invention makes it possible to reduce the main driving frequency by a factor of 2 or by a factor of 3 in the device of attack itself, eliminating the need for memory and an external circuit. Consequently, the present invention can be used for a module protected against high frequency electromagnetic emissions and interference, while making it possible to reduce the cost, the weight, the volume and the consumption. In addition, an XGA or EWS resolution can be obtained in a single or double structure of a computer or portable screens.

La description qui précède des modes de réalisation préférés de l'invention est effectuée à des fins d'illustration et de description. Elle n'entend pas être exhaustive ni limiter l'invention à la forme précisément décrite, et des modifications et variations sont possibles, au vu des enseignements présentés ci-dessus, ou peuvent être déduites de la mise en oeuvre de l'invention. Les modes de réalisation ont été choisis et décrits afin d'expliquer les principes de l'invention et son application pratique, afin de permettre à l'homme du métier d'utiliser l'invention dans ses divers modes de réalisation, avec les différentes modifications qui sont appropriées à l'usage particulier qui est envisagé. The foregoing description of preferred embodiments of the invention is given for purposes of illustration and description. It does not intend to be exhaustive nor limit the invention to the form precisely described, and modifications and variations are possible, in view of the lessons presented above, or can be deduced from the implementation of the invention. The embodiments were chosen and described in order to explain the principles of the invention and its practical application, in order to allow a person skilled in the art to use the invention in its various embodiments, with the different modifications. which are appropriate for the particular use which is envisaged.

Claims

REVENDICATIONS

1.- Un dispositif d'attaque de données comprenant: - un premier circuit de génération de signal, pour générer de façon externe un signal 1.- A data attack device comprising: - a first signal generation circuit, for externally generating a signal

de départ (SSP); - un second circuit de génération de signal, pour générer de façon externe un premier departure (SSP); - a second signal generation circuit, for externally generating a first

signal d'horloge (SCL), - un troisième circuit de génération de signal, pour générer de façon externe un clock signal (SCL), - a third signal generation circuit, for externally generating a

signal de chargement (LOAD), - des moyens pour générer de façon externe un signal vidéo source présentant une loading signal (LOAD), - means for externally generating a source video signal having a

fréquence; et - un circuit intégré unique comprenant: frequency; and - a single integrated circuit comprising:

- un circuit de registre à m bits (21; 31) destiné à recevoir le signal de - an m bit register circuit (21; 31) intended to receive the signal

départ (SSP) et le premier signal d'horloge (SCL) et à fournir un signal start (SSP) and first clock signal (SCL) and to provide a signal

d'horloge de verrouillage, m étant un entier; lock clock, m being an integer;

- un circuit de verrouillage de données (22, 23; 32-34), pour stocker et - a data locking circuit (22, 23; 32-34), for storing and

fournir en sortie au moins deux ensembles de trois signaux vidéo (D(A), output at least two sets of three video signals (D (A),

D(B), D(C)) correspondant au signal vidéo source, le circuit de D (B), D (C)) corresponding to the source video signal, the

verrouillage de données recevant tous les signaux vidéo simultanément, data lock receiving all video signals simultaneously,

chacun des signaux vidéo présentant n bits de données, n étant un entier; each of the video signals having n data bits, n being an integer;

- un circuit de verrouillage de ligne (25, 26, 36-38), pour verrouiller les - a line locking circuit (25, 26, 36-38), to lock the

signaux vidéo provenant du circuit de verrouillage de données en réponse video signals from the data latch circuit in response

au signal d'horloge de verrouillage provenant du registre à décalage (21; to the latch clock signal from the shift register (21;

31), le circuit de verrouillage de données stockant et fournissant en sortie 31), the data locking circuit storing and outputting

le signal vidéo en réponse au signal de chargement (LOAD) du troisième the video signal in response to the LOAD signal from the third

circuit de génération de signal; signal generation circuit;

- un circuit convertisseur numérique / analogique (27, 28, 39-41) pour - a digital / analog converter circuit (27, 28, 39-41) for

convertir le signal vidéo provenant du circuit de verrouillage de ligne en convert the video signal from the line lock circuit to

un signal analogique; et an analog signal; and

- un circuit de sortie de données (29, 30, 42-44) pour fournir en sortie les - a data output circuit (29, 30, 42-44) for outputting the

signaux analogiques provenant du circuit convertisseur numérique analog signals from the digital converter circuit

/analogique (27, 28; 39-41) / analog (27, 28; 39-41)

la fréquence du premier signal d'horloge étant, par rapport à la fréquence du the frequency of the first clock signal being, with respect to the frequency of the

signal vidéo source, réduite d'un facteur correspondant au nombre d'ensembles source video signal, reduced by a factor corresponding to the number of sets

de trois signaux vidéo (D(A), D(B), D(C)). three video signals (D (A), D (B), D (C)).

2.- Un dispositif d'attaque de données selon la revendication 1, dans lequel le circuit de registre à m bits (21, 31) comprend un registre à décalage. 2. A data attack device according to claim 1, in which the m bit register circuit (21, 31) comprises a shift register.

3.- Un dispositif d'attaque de données selon la revendication 1 ou 2, comprenant en outre: - un quatrième circuit de génération de signal pour générer de façon externe un 3. A data attack device according to claim 1 or 2, further comprising: - a fourth signal generation circuit for externally generating a

signal de polarité (POL), et - un circuit d'inversion de polarité (24; 35) pour inverser la polarité des signaux polarity signal (POL), and - a reverse polarity circuit (24; 35) for reversing the polarity of the signals

vidéo provenant du circuit de verrouillage de données. video from the data lockout circuit.

4.- Un dispositif d'attaque selon la revendication 2 ou 3, dans lequel le circuit de registre à décalage à m bits (21; 31), le circuit de verrouillage de données (22, 23; 32-34), le circuit de verrouillage de ligne (25, 26; 36-38), le circuit convertisseur numérique / analogique (27, 28; 39-41), le circuit de sortie de données (29, 30; 4244) et le circuit d'inversion de polarité (24, 35) sont compris dans un seul circuit intégré. 4. A driving device according to claim 2 or 3, in which the m bit shift register circuit (21; 31), the data locking circuit (22, 23; 32-34), the circuit line lock (25, 26; 36-38), the digital-to-analog converter circuit (27, 28; 39-41), the data output circuit (29, 30; 4244) and the reverse circuit polarity (24, 35) are included in a single integrated circuit.

5.- Un dispositif d'attaque de données selon l'une des revendications 1 à 4, dans lequel au moins deux ensembles de signaux vidéo correspondent aux pixels pairs et impairs. 5. A data attack device according to one of claims 1 to 4, in which at least two sets of video signals correspond to the even and odd pixels.

6.- Un dispositif d'attaque de données selon l'une des revendications 1 à 5, dans lequel le circuit de verrouillage de données comprend au moins deux circuits distincts de verrouillage de données (22, 23, 32-34). 6. A data attack device according to one of claims 1 to 5, in which the data locking circuit comprises at least two separate data locking circuits (22, 23, 32-34).

7.- Un dispositif d'attaque de données selon l'une des revendications 1 à 6, dans lequel le circuit de verrouillage de ligne comprend au moins deux circuits distincts de verrouillage de ligne (25, 26, 36-38) de 3m x n bits. 7.- A data attack device according to one of claims 1 to 6, in which the line locking circuit comprises at least two separate line locking circuits (25, 26, 36-38) of 3m xn bits.

8.- Un dispositif d'attaque de données selon l'une des revendications 1 à 7, dans lequel le circuit convertisseur numérique / analogique comprend au moins deux convertisseurs numérique / analogique (27, 28, 42-44). 8. A data attack device according to one of claims 1 to 7, in which the digital / analog converter circuit comprises at least two digital / analog converters (27, 28, 42-44).

9.- Un dispositif d'attaque de données selon l'une des revendications 1 à 8, dans lequel les circuits de verrouillage de ligne (25, 26, 36-38) comprennent chacun au moins deux mémoires de ligne (25a, 25b, 26a, 26b, 36a-38a, 36b-38b). 9. A data attack device according to one of claims 1 to 8, in which the line locking circuits (25, 26, 36-38) each comprise at least two line memories (25a, 25b, 26a, 26b, 36a-38a, 36b-38b).

10.- Un dispositif d'attaque de données selon l'une des revendications 1 à 9, dans lequel le circuit de verrouillage de données comprend au moins trois circuits distincts de verrouillage de données (32-34), chacun des circuits distincts de verrouillage de données stockant et fournissant en sortie trois signaux vidéo, chacun des signaux vidéo présentant n-bits de données, n étant un entier. 10. A data attack device according to one of claims 1 to 9, in which the data locking circuit comprises at least three separate data locking circuits (32-34), each of the separate locking circuits. data store and output three video signals, each of the video signals having n-bits of data, n being an integer.

11.- Un dispositif d'attaque de données pour dispositif d'affichage à cristaux liquides, comprenant: - un premier circuit de génération de signal, pour générer de façon externe un signal 11.- A data attack device for a liquid crystal display device, comprising: - a first signal generation circuit, for externally generating a signal

signal de chargement (LOAD), - un quatrième circuit de génération de signal pour générer de façon externe un loading signal (LOAD), - a fourth signal generation circuit for externally generating a

signal de polarité (POL), et - un circuit intégré unique comprenant: polarity signal (POL), and - a single integrated circuit comprising:

- un circuit de registre à m bits (21; 31) destiné à décaler le signal de - an m-bit register circuit (21; 31) intended to shift the signal

départ (SSP) en fonction du premier signal d'horloge (SCL) et à fournir start (SSP) as a function of the first clock signal (SCL) and to be supplied

un signal d'horloge de verrouillage; a lock clock signal;

D(B), D(C)), le circuit de verrouillage de données recevant tous les D (B), D (C)), the data latch circuit receiving all

signaux vidéo simultanément, chacun des ensembles représentant un video signals simultaneously, each of the sets representing a

pixel du dispositif d'affichage à cristaux liquides, chacun des signaux pixel of the liquid crystal display, each of the signals

vidéo présentant n bits de données, n étant un entier; video having n bits of data, n being an integer;

- un circuit de verrouillage de ligne de 3m x n bits (25, 26, 36-38), pour - a line locking circuit of 3m x n bits (25, 26, 36-38), for

verrouiller les signaux vidéo provenant du circuit de verrouillage de lock video signals from the interlock circuit

données en réponse au signal d'horloge de verrouillage provenant du data in response to the latch clock signal from the

registre à décalage (21; 31), le circuit de verrouillage de données shift register (21; 31), the data latch circuit

stockant et fournissant en sortie le signal vidéo en réponse au signal de storing and outputting the video signal in response to the signal

chargement (LOAD) du troisième circuit de génération de signal; loading (LOAD) of the third signal generation circuit;

- un circuit d'inversion de polarité (24; 35) pour inverser la polarité des - a reverse polarity circuit (24; 35) to reverse the polarity of the

signaux vidéo provenant du circuit de verrouillage de données. video signals from the data latch circuit.

D(C)). D (C)).

correspondant au nombre d'ensembles de trois signaux vidéo (D(A), D(B), corresponding to the number of sets of three video signals (D (A), D (B),

la fréquence d'attaque du dispositif d'attaque étant, réduite d'un facteur the attack frequency of the attack device being reduced by a factor

/analogique (27, 28; 39-41) / analog (27, 28; 39-41)

un signal analogique; et an analog signal; and

12.- Un dispositif d'attaque de données selon la revendication 11, dans lequel le signal vidéo sur n bits est séparé en bits pairs et impairs. 12. A data attack device according to claim 11, in which the video signal on n bits is separated into even and odd bits.

13.- Un dispositif d'attaque de données selon la revendication 1 1 ou 12, dans lequel le circuit de verrouillage de données comprend au moins deux circuits distincts de verrouillage de données (22, 23, 32-34). 13.- A data attack device according to claim 1 1 or 12, wherein the data locking circuit comprises at least two separate data locking circuits (22, 23, 32-34).

14.- Un dispositif d'attaque de données selon l'une des revendications 1 1 à 13, dans lequel le circuit de verrouillage de ligne comprend au moins deux circuits distincts de verrouillage de ligne (25, 26, 36-38) de 3m x n bits. 14.- A data attack device according to one of claims 1 1 to 13, in which the line locking circuit comprises at least two separate line locking circuits (25, 26, 36-38) of 3m xn bits.

15.- Un dispositif d'attaque de données selon l'une des revendications 1 1 à 14, dans lequel le circuit convertisseur numérique / analogique comprend au moins deux convertisseurs numérique / analogique (27, 28, 42-44). 15.- A data attack device according to one of claims 1 1 to 14, wherein the digital / analog converter circuit comprises at least two digital / analog converters (27, 28, 42-44).

16.- Un dispositif d'attaque de données selon l'une des revendications 11 à 15, dans lequel les circuits de verrouillage de ligne (25, 26, 36-38) comprennent chacun au moins deux mémoires de ligne (25a, 25b, 26a, 26b, 36a-38a, 36b-38b). 16. A data attack device according to one of claims 11 to 15, in which the line locking circuits (25, 26, 36-38) each comprise at least two line memories (25a, 25b, 26a, 26b, 36a-38a, 36b-38b).

17.- Un dispositif d'attaque de données selon l'une des revendications 11 à 16, dans lequel le circuit de verrouillage de données comprend trois circuits distincts de verrouillage de données (32-34), chacun des circuits distincts de verrouillage de données stockant et fournissant en sortie trois signaux vidéo, chacun des signaux vidéo présentant n-bits de données, n étant un entier. 17. A data attack device according to one of claims 11 to 16, in which the data locking circuit comprises three separate data locking circuits (32-34), each of the separate data locking circuits storing and outputting three video signals, each of the video signals having n-bits of data, n being an integer.

18.- Un dispositif d'attaque de données selon l'une des revendications 1 1 à 17, comprenant en outre un second dispositif d'attaque de données, les deux dispositifs d'attaque de données attaquant le dispositif d'affichage à cristaux liquides de sorte à encore réduire par deux la fréquence d'attaque. 18. A data attack device according to one of claims 1 1 to 17, further comprising a second data attack device, the two data attack devices attacking the liquid crystal display device. so as to further reduce the attack frequency by two.

19.- Un dispositif d'attaque de données selon l'une des revendications 1 à 18, dans lequel les trois signaux vidéo représentent les valeurs R, V, B de chaque pixel. 19. A data attack device according to one of claims 1 to 18, in which the three video signals represent the values R, G, B of each pixel.

20.- Un dispositif d'attaque de données pour dispositif d'affichage à cristaux liquides, comprenant: - un premier circuit de génération de signal, pour générer de façon externe un signal 20.- A data attack device for a liquid crystal display device, comprising: - a first signal generation circuit, for externally generating a signal

- un circuit de registre (21; 31) destiné à décaler le signal de départ (SSP) - a register circuit (21; 31) intended to offset the start signal (SSP)

en fonction du premier signal d'horloge (SCL) et à fournir un signal based on the first clock signal (SCL) and to provide a signal

d'horloge d'échantillonnage; sampling clock;

- un circuit d'échantillonnage de données (22, 23; 32-34), pour - a data sampling circuit (22, 23; 32-34), for

échantillonner et fournir en sortie au moins deux ensembles de trois sample and output at least two sets of three

signaux vidéo (D(A), D(B), D(C)), le circuit de verrouillage de données video signals (D (A), D (B), D (C)), the data lock circuit

recevant tous les signaux vidéo simultanément, chacun des ensembles receiving all video signals simultaneously, each of the sets

représentant un pixel du dispositif d'affichage à cristaux liquides; representing a pixel of the liquid crystal display device;

- un circuit de verrouillage de ligne de 3m x n bits (25, 26. 36-38), pour - a line locking circuit of 3m x n bits (25, 26. 36-38), for

verrouiller les signaux vidéo provenant du circuit de d'échantillonnage en lock the video signals from the sampling circuit in

réponse au signal d'horloge de verrouillage provenant du registre à response to the lock clock signal from the register at

décalage (21; 31), le circuit de verrouillage de données stockant et offset (21; 31), the data latch circuit storing and

fournissant en sortie le signal vidéo en réponse au signal de chargement outputting the video signal in response to the loading signal

(LOAD) du troisième circuit de génération de signal; (LOAD) of the third signal generation circuit;

D(C)). D (C)).

la fréquence d'attaque du dispositif d'attaque étant, réduite -d'un facteur the attack frequency of the attack device being reduced by a factor

/analogique (27, 28; 39-41) / analog (27, 28; 39-41)

un signal analogique; et an analog signal; and

- un circuit convertisseur numérique / analogique (27, 28. 39-41) pour - a digital / analog converter circuit (27, 28. 39-41) for