FR2736211A1 - Procede de fabrication de dispositifs a semi-conducteur a haute resistance, pour couches d'arret de courant - Google Patents
Procede de fabrication de dispositifs a semi-conducteur a haute resistance, pour couches d'arret de courant Download PDFInfo
- Publication number
- FR2736211A1 FR2736211A1 FR9605448A FR9605448A FR2736211A1 FR 2736211 A1 FR2736211 A1 FR 2736211A1 FR 9605448 A FR9605448 A FR 9605448A FR 9605448 A FR9605448 A FR 9605448A FR 2736211 A1 FR2736211 A1 FR 2736211A1
- Authority
- FR
- France
- Prior art keywords
- layer
- semiconductor
- region
- laser
- rib
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S2304/00—Special growth methods for semiconductor lasers
- H01S2304/04—MOCVD or MOVPE
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
- H01S5/0265—Intensity modulators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/2054—Methods of obtaining the confinement
- H01S5/2077—Methods of obtaining the confinement using lateral bandgap control during growth, e.g. selective growth, mask induced
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
- H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
- H01S5/221—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials containing aluminium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
- H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
- H01S5/2226—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties semiconductors with a specific doping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/3235—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers
- H01S5/32391—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers based on In(Ga)(As)P
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
- H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/34306—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000nm, e.g. InP based 1300 and 1500nm lasers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
- H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/3434—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer comprising at least both As and P as V-compounds
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Nanotechnology (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biophysics (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Geometry (AREA)
- Semiconductor Lasers (AREA)
Abstract
L'invention concerne un procédé de fabrication d'un dispositif à semi-conducteur. Le procédé est caractérisé en ce qu'il comprend les opérations de: former un premier film isolant (7) en forme de bande sur une couche semi-conductrice; utiliser le premier film isolant comme un masque (7), attaquer la couche semi-conductrice pour former une structure de nervure (30) en forme de bande, comprenant une portion de la couche semi-conductrice laissée en dessous du premier film isolant (7); utiliser le premier film isolant (7) comme un masque, établir par croissance une couche à haute résistance (4) comprenant de l'InAlAs ou InAlGaAs en contact avec les deux côtés de la structure de nervure (30), ladite couche (4) ayant une concentration en donneur peu profond NSD , une concentration en accepteur peu profond NSA et une concentration en donneur profond NDD selon des relations NSA > NSD et NSA - NSD < NDD ; après enlèvement de la première couche isolante (7), former un second film isolant (9) recouvrant toute la surface de la couche (4); et former une électrode de surface (5) sur la couche semi-conductrice à la surface de la structure de nervure (30). L'invention est utilisable pour la fabrication de dispositifs à semi-conducteur.
Description
1 2736211
La présente invention concerne des procédés de fabrication de dispositifs à semi-conducteur comprenant des couches à haute résistance établies par croissance par dépôt chimique en phase vapeur métallo- organique (appelés ci-après MOCVD) pour des couches d'arrêt de courant. L'invention concerne également les dispositifs à semi- conducteur
fabriqués selon ces procédés.
Une description sera donnée d'un procédé de l'état de
la technique pour fabriquer un dispositif laser semi-
conducteur comprenant des couches en InAlAs à haute résistance, établies par croissance par MOCVD sur les deux côtés d'une structure nervurée. Les figures 6(a)-6(d) sont des vues en coupe pour expliquer le procédé de l'état de la technique. Initialement, comme cela est illustré sur la figure 6(a), une couche de placage inférieure 1 en InP du type n, une couche active 2 en InGaAsP non dopée et une couche de placage supérieure 3 en InP du type p sont successivement déposées par croissance sur le substrat 100 en InP du type n, par MOCVD. Ensuite, du SiN est déposé sur toute la surface de la couche de placage supérieure 3 en InP du type p et on établit un dessin par photolithographie et par technique d'attaque chimique pour former un film 7 en SiN en forme de ruban tel que montré sur la figure 6(b). La direction du ruban ou bande est perpendiculaire à la section transversale
de la figure.
A l'étape de la figure 6(c), en utilisant le film 7 en SiN comme masque, les couches semi-conductrices établies sur le substrat 100 sont attaquées à l'acide pour former la structure nervurée 30 en forme de bande comprenant des portions des couches semi-conductrices. Etant donné que l'attaque à l'acide ne s'effectue pas seulement dans la direction perpendiculaire à la surface du substrat, mais également dans la direction horizontale, les deux surfaces latérales de la structure nervurée 30 juste en dessous du film 7 en SiN sont disposées à l'intérieur des deux
extrémités du film 7 en SiN.
2 2736211
A l'étape selon la figure 6(d), en utilisant le film 7 en SiN comme un masque, une couche 4 en InAlAs à haute résistance et une couche 21 en InP du type n sont sélectivement établies par croissance de façon à remplir les espaces aux deux côtés de la structure nervurée 30, lesquels espaces sont formés par l'attaque à l'acide décrite plus haut des couches semi-conductrices. La couche 4 en InAlAs et à haute résistance sert de couche d'arrêt de courant pour concentrer du courant pour la structure nervurée 30, et la couche 21 en InP du type n supprime l'injection de trous dans la couche 4 en InAlAs à haute résistance. Etant donné que la température de croissance pour la couche 4 en InAlAs à haute résistance est relativement faible, ces couches adhèrent étroitement aux portions de la surface arrière du film 7 en
SiN exposées sur les deux côtés de la structure nervurée 30.
La couche 4 en InAlAs à haute résistance est établie par croissance de façon que la concentration en donneurs NSD peu profonde, la concentration en accepteurs NSA peu profonde et la concentration en donneurs NDD profonde inclues dans cette couche 4 ont des relations de NSA > NSD et NSA - NSD < NDD. Lorsqu'une couche en InAlAs non dopée est établie par croissance par MOCVD, en établissant la température de croissance à environ 500 C qui est inférieure à la température de croissance ordinaire de 600 - 700 C, la concentration en carbone (C) qui est intégrée à la couche de croissance est augmentée. Ce C est une impureté qui sert d'accepteur peu profond dans InAlAs. De ce fait, la NSA décrit ci-dessus peut être rendue plus importante que la concentration NSD du donneur peu profonde comprenant des impuretés résiduelles telles que du Si. En plus, étant donné que l'oxygène servant de donneur profond est intégrée à la couche InAlAs non dopée et la concentration de l'oxygène est suffisamment plus grande que NSA et NSD, les relations de NSA - NSD < NDD sont établies. De ce fait, dans la couche 4 en InAlAs à haute résistance, le donneur peu profond est compensé par l'accepteur peu profond comprenant principalement du carbone, et l'accepteur peu profond ayant
3 2736211
une concentration supérieure à la concentration du donneur peu profond est compensé par le donneur profond comprenant principalement de l'oxygène, grâce à quoi une résistivité
élevée dépassant 5 x 104 Q x cm est obtenue.
L'impureté contenue dans la couche 4 en InAlAs à haute résistance et servant d'accepteur peu profond n'est pas limitée au carbone. Par exemple, du beryllium ou magnésium peut être utilisé. Lorsque de l'oxygène servant de donneurs profonds est en outre dopé, la concentration en donneur profond NDD est augmentée et la gamme de la concentration d'accepteur peu profond NSA qui satisfait à NSA - NSD < NDD est augmentée, de façon que le contrôle de la NSA est facilité. De plus, lorsque du InAlGaAs est établi par croissance dans les mêmes conditions de croissance que celles pour l'InAlAs, une couche à haute résistance similaire est produite. Entretemps, un procédé pour doper par Fe qui sert d'accepteur peu profond pour compenser le donneur peu profond est connu. Cependant, dans un dispositif laser comprenant une telle couche en InAlAs dopée par Fe, à haute résistance, des atomes Fe dans la couche InAlAs dopée par Fe sont diffusés dans des couches semi-conductrices adjacentes, particulièrement la couche active, et des caractéristiques électriques et optiques de la couche active sont dégradées,
en réduisant ainsi la fiabilité du dispositif laser.
Contrairement à la couche en InAlAs dopée par Fe, étant donné que la couche 4 en InAlAs à haute résistance dans lequel le donneur peu profond est compensé par l'accepteur peu profond comprenant du carbone, ne contient pas d'impureté susceptible de diffuser, telle que du Fe, le problème décrit ci-dessus ne
peut pas se présenter.
Après enlèvement du film 7 en SiN par attaque chimique, une couche 23 en InP du type p et une couche de contact 8 en InGaAs du type p sont établies par croissance sur toute la surface de la structure, comme cela est montré sur la figure 6(e). Finalement, une surface d'électrode (électrode côté p) comprenant AuZn/Au est produite sur la surface de la couche
4 2736211
de contact 8 en InGaAs du type p et une électrode arrière (électrode côté n) 6 comprenant AuGe/Au est produite sur la face arrière du substrat 100 en InP du type n pour compléter le laser semi-conducteur ayant la couche 4 en InAlAs à haute résistance sur les deux côtés de la structure nervurée 30.
Selon le procédé de l'état de la technique sus-
mentionné de fabrication d'un dispositif laser semi-
conducteur, lorsque le film 7 en SiN est enlevé par attaque chimique après la croissance sélective de la couche 4 en InAlAs à haute résistance et de la couche 21 en InP du type n, la surface de la couche 4 en InAlAs à haute résistance qui était en contact avec la surface arrière du film 7 en SiN à l'extérieur de chaque côté de la structure nervurée est exposé au réactif d'attaque et, après l'attaque, la surface de la couche à haute résistance 4 est exposée à l'air. Etant donné que la couche 4 en InAlAs à haute résistance contient un élément Al facilement oxydable, la surface de la couche 4 en InAlAs exposée à l'air après l'enlèvement du film 7 en SiN est facilement oxydée, et les films d'oxyde de surface montrés par xxx sur la figure 6(e) sont produits. Lorsque la couche 23 en InP du type p et la couche de contact 8 en InGaAs du type n sont établies par croissance sur la face de la couche 4 en InAlAs à haute résistance, les films d'oxyde de surface affectent défavorablement la qualité cristalline de ces couches. De ce fait, il est difficile d'établir par croissance une couche semi-conductrice ayant une bonne qualité cristalline sur la couche 4 en InAlAs à haute résistance. Supplémentairement, comme cela est montré sur la figure 6(e), la surface de la couche établie par croissance n'est pas uniforme et la surface non uniforme occasionne des contacts ohmiques imparfaits entre la couche de contact 8 en InGaAs du type p et l'électrode de surface 5 (électrode côté P). Comme cela a été décrit plus haut, étant donné que la
qualité cristalline de la couche 23 en InP établie par post-
croissance ou reformée et la couche de contact 8 et la couche ohmique entre l'électrode de surface 5 et la couche de
2736211
contact 8 ne sont pas satisfaisantes, un dispositif laser semi- conducteur avec des caractéristiques satisfaisantes ne
peut pas être obtenu.
C'est un objectif de la présente invention de proposer un procédé de fabrication d'un dispositif laser semi- conducteur comprenant une couche en InAlAs à haute résistance établie par croissance par MOCVD sur les deux côtés de la structure nervurée, lequel procédé prévoit une couche de contact comprenant un semi-conducteur d'une qualité cristalline satisfaisante et une électrode de surface établissant un contact ohmique satisfaisant avec la couche de contact. D'autres objectifs et avantages de l'invention
apparaîtront de la description détaillée qui suit. Une
description détaillée et des modes de réalisation spécifiques
décrits sont prévus seulement à titre d'illustration parce que de divers ajouts et modifications se trouvant à l'intérieur du cadre de l'invention peuvent apparaître à
l'homme du métier à l'occasion de la description détaillée.
Selon un premier aspect de la présente invention, un procédé pour fabriquer un dispositif à semi-conducteur comprend la formation d'un premier film isolant en forme de bande sur une couche semi-conductrice; l'utilisation du premier film isolant comme un masque, l'attaque chimique de la couche semi-conductrice jusqu'à une profondeur prédéterminée pour former une structure nervurée en forme de bande comprenant une portion de la couche semi-conductrice laissée sous le premier film isolant; l'utilisation du premier film isolant comme masque, l'établissement par croissance d'une couche à haute résistance comprenant InAlAs ou InAlGaAs en contact avec les deux côtés de la structure nervurée, par MOCVD, la couche à haute résistance ayant une concentration NSD peu profonde en donneurs, une concentration d'accepteur NSA peu profond et une concentration de donneur NDD profond selon les relations NSA > NSD et NSA - NSD < NDD; après l'enlèvement du premier film isolant, la formation d'un second film isolant recouvrant la surface entière de la
6 2736211
couche à haute résistance; et la formation d'une électrode de surface sur la couche semi-conductrice à la surface de la structure nervurée. Selon ce procédé, étant donné qu'aucune couche semi-conductrice n'est établie par reformation sur la couche à haute résistance, le problème décrit plus haut du procédé de l'état de la technique qui réside dans le fait que la qualité cristalline de la couche semi-conductrice établie par croissance sur la surface oxydée de la couche à haute résistance est dégradée, est évité. Supplémentairement, étant donné que l'électrode de surface n'est pas produite sur la couche de contact qui est établie par réformation sur la surface oxydée de la couche à haute résistance comme dans le procédé selon l'état de la technique, mais produite directement sur la surface de la nervure, un contact ohmique
satisfaisant entre l'électrode de surface et le semi-
conducteur constituant la nervure est facilement obtenu, si bien que les caractéristiques du dispositif à semi-conducteur
sont améliorées.
Selon un second aspect de la présente invention, selon le procédé décrit plus haut de fabrication d'un dispositif à semi-conducteur, la couche semi-conductrice comprend une couche de base semi-conductrice et une couche de contact disposée sur la couche de base semi-conductrice comprenant un semi-conducteur qui établit un contact ohmique avec l'électrode de surface; la structure nervurée est fabriquée, en utilisant le premier film isolant sur la couche de contact comme un masque, par attaque à sec, anisotropiquement, de la couche de contact et, subséquemment, en utilisant le premier film isolant et une portion de la couche de contact laissée sous le film isolant en tant que masques, en attaquant à l'acide sélectivement la couche de base semi- conductrice jusqu'à une profondeur prédéterminée pour former une partie de base nervurée en forme de bande comprenant une portion de la couche de base semi-conductrice et dont les deux surfaces latérales sont situées à l'intérieur des deux extrémités de la couche de contact, en produisant ainsi une structure nervurée en forme de bande comprenant la couche de contact et
7 2736211
la partie de base nervurée; et la couche à haute résistance est établie par croissance de façon que la surface de la couche à haute résistance vienne en contact des portions de la face arrière de la couche de contact exposée sur les deux côtés de la partie de base nervurée. Ainsi, un contact ohmique satisfaisant est établi entre l'électrode de surface et la couche de contact. Supplémentairement, étant donné que la largeur de la couche de contact laissée sous le premier film isolant est plus large que la largeur de la partie de base nervurée, la zone de contact de la couche de contact et de l'électrode de surface est augmentée, de façon que la résistance de contact soit réduite. Il en résulte que les caractéristiques du dispositif semi-conducteur sont améliorées. Selon un troisième aspect de la présente invention, selon le procédé décrit ci-dessus de fabrication d'un dispositif semi- conducteur, la couche semi-conductrice comprend un substrat semi- conducteur d'un premier type de
conductivité, une couche de placage inférieure semi-
conductrice d'un premier type de conductivité ayant une bande interdite, une couche active semi-conductrice non dopée ayant une bande interdite plus étroite que la bande interdite de la couche de placage inférieure, une couche de placage supérieure semi-conductrice d'un second type de conductivité opposé au premier type de conductivité, ayant une bande interdite plus large que la bande interdite de la couche active, et une couche de contact semi-conductrice d'un second type de conductivité, ces couches semi-conductrices étant
établies par croissance successivement sur le substrat semi-
conducteur; et l'attaque de la couche semi-conductrice est accomplie jusqu'à ce que la couche de placage inférieure ou
le substrat semi-conducteur soit exposée.
Selon un quatrième aspect de la présente invention, selon le procédé décrit ci-dessus de fabrication d'un
dispositif à semi-conducteur, la couche de base semi-
conductrice comprend un substrat semi-conducteur d'un premier
type de conductivité, une couche de placage inférieure semi-
8 2736211
conductrice d'un premier type de conductivité, ayant une bande interdite, et une couche active semi-conductrice non dopée ayant une bande interdite plus étroite que la bande interdite de la couche de placage inférieure, et une couche de placage supérieure, semi-conductrice, d'un second type de conductivité opposé au premier type de conductivité et ayant une bande interdite plus large que la bande interdite de la couche active, ces couches semi-conductrices étant établies
successivement par croissance sur le susbtrat semi-
conducteur; la couche de contact comprend un semi-conducteur du second type de conductivité; et l'attaque de la couche de base semi-conductrice est exécutée jusqu'à ce que la couche de placage inférieure ou le substrat semi-conducteur soit exposée. Selon un cinquième aspect de la présente invention, le procédé décrit ci-dessus de fabrication d'un dispositif à semi-conducteur comprend en outre les étapes de former une paire de films isolants sur le substrat semi-conducteur, prendre en sandwich une première région du substrat o le laser semi- conducteur est fabriqué ultérieurement; d'utiliser les films isolants comme masques, établir sélectivement par croissance la couche de placage inférieure, la couche active, la couche de placage supérieure et la couche de contact sur la première région et sur une région comprenant une seconde région du substrat, adjacente à la région laser, o un modulateur de lumière est fabriqué ultérieurement, ces couches semi-conductrices établies par croissance étant plus épaisses dans la première région que dans la seconde région; de former la nervure en forme de bande s'étendant sur la première région et la seconde région de former une première électrode de surface pour un laser semi-conducteur et une seconde électrode de surface pour un modulateur de lumière sur la nervure en forme de bande opposée à la première région et la seconde région, respectivement, ces électrodes étant séparées électriquement l'une de l'autre; et après la formation des électrodes de surface, de former une électrode arrière sur la surface
9 2736211
arrière du substrat semi-conducteur, en complétant ainsi un laser semiconducteur intégré et un modulateur de lumière comprenant la couche active continue dans laquelle la couche active inclue dans le laser semiconducteur produit la lumière laser et la couche active inclue dans le modulateur de lumière absorbe la lumière laser en raison à l'effet de Stark de confinement de quanta. Egalement dans ce procédé,
étant donné que les électrodes de surface pour le laser semi-
conducteur et le modulateur de lumière sont en contact direct avec la couche de contact comme la couche la plus supérieure dans la nervure, un contact ohmique satisfaisant est fait entre les électrodes de surface et la couche de surface, si bien que les caractéristiques du dispositif à semi-conducteur
sont améliorées.
Selon un sixième aspect de la présente invention, un procédé de fabrication d'un dispositif à semi-conducteur comprend les opérations de former un film isolant en forme de bande sur une surface d'une couche semi-conductrice; utiliser le film isolant comme un masque, attaquer à sec la couche semi-conductrice jusqu'à une profondeur prédéterminée pour former une nervure en forme de bande comprenant une portion de la couche semi-conductrice laissée sous le film isolant; utiliser le film isolant comme un masque, établir par croissance, sélectivement, une couche à haute résistance comprenant InAlAs ou InAlGaAs venant en contact avec les deux surfaces latérales de la nervure, par MOCVD, la couche à haute résistance ayant une concentration en donneurs NSD peu profonde, une concentration en accepteurs NSA peu profonde et une concentration en donneure NDD peu profonde, selon les relations de NSA > NSD et NSA - NSD < NDD, et, subséquemment, d'établir par croissance une couche de recouvrement sur la surface entière de la couche à haute résistance, la couche de recouvrement comprenant un semi-conducteur qui est plus dur à combiner avec de l'oxygène que le semi-conducteur de la couche à haute résistance; après enlèvement du film isolant, établir par croissance une couche de contact comprenant un semi-conducteur qui fait un contact ohmique avec une
2736211
électrode de surface qui est latéralement produite, sur la nervure et sur la couche de recouvrement; et de produire une
électrode de surface sur la surface de la couche de contact.
Selon ce procédé, étant donné que la surface de la couche à haute résistance est recouverte de la couche de recouvrement, elle n'est pas exposée à l'air et oxydée. En plus, étant donné que la surface de la couche de contact est à peine oxydée, la couche de contact établie par croissance sur la
couche de revêtement a une qualité cristalline satisfaisante.
Ainsi, un contact ohmique satisfaisant est obtenu entre la couche de contact et l'électrode de surface, si bien que les caractéristiques du dispositif à semi-conducteur sont améliorées. Selon un septième aspect de la présente invention, dans le procédé décrit ci-dessus de fabrication d'un dispositif à semi-conducteur, la structure nervurée est produite en
attaquant à sec, anisotropiquement, la couche semi-
conductrice jusqu'à une profondeur prédéterminée en utilisant le film isolant comme un masque, et, subséquemment, en attaquant à l'acide la couche semi-conductrice sur les deux côtés de la nervure de façon que les deux côtés de la nervure soient disposés à l'intérieur des deux extrémités du film isolant. Selon ce procédé, on évite que la couche à haute résistance établie par croissance sur les deux côtés de la nervure adhère à la portion périphérique de la surface du film isolant, exposée à l'air et oxydée. De ce fait, la qualité cristalline de la couche de contact est davantage améliorée, si bien que le contact ohmique entre la couche de contact et l'électrode de surface soit encore davantage
amélioré.
Selon un huitième aspect de la présente invention, dans le procédé décrit ci-dessus de la fabrication d'un dispositif à semi-conducteur, la couche semi-conductrice comprend un substrat semi-conducteur d'un premier type de conductivité, une couche de placage inférieure semi-conductrice d'un premier type de conductivité ayant une bande interdite, une couche active semi-conductrice non dopée ayant une bande il 2736211 interdite plus étroite que la bande interdite de la couche de
placage inférieure, et une couche de placage supérieure semi-
conductrice d'un second type de conductivité opposé au premier type de conductivité et ayant une bande interdite plus large que la bande interdite de la couche active, ces couches semi-conductrice étant établies successivement par croissance sur le substrat semi- conducteur; la couche de contact comprend un semi-conducteur du second type de
conductivité; et l'attaque chimique de la couche semi-
conductrice est exécutée jusqu'à ce que la couche de placage
inférieure ou le substrat semi-conducteur soit exposé.
Selon un neuvième aspect de la présente invention, dans le procédé décrit ci-dessus de fabrication d'un dispositif & semi-conducteur, la couche de revêtement comprend une couche de revêtement inférieure d'un premier type de conductivité, établie par croissance sur la surface de la couche à haute résistance et une couche de revêtement supérieure d'un second type de conductivité établie par croissance sur la couche de revêtement inférieure. La couche de revêtement inférieure supprime l'injection de porteurs de la couche de contact dans la couche à haute résistance. Supplémentairement, étant donné que la couche de contact et la couche de revêtement
supérieure sont du même type de conductivité, une jonction p-
n n'est pas produite à l'interface entre celles-ci, si bien qu'un courant de fuite à l'interface soit évité. De ce fait, les caractéristiques du dispositif à semi-conducteur sont
davantages améliorées.
Selon un dixième aspect de la présente invention, le procédé décrit cidessus de fabrication d'un dispositif à semi-conducteur comprend en outre les opérations de former une paire de films isolants sur le substrat semi-conducteur, de prendre en sandwich une première région du substrat o un laser semi-conducteur est fabriqué ultérieurement; d'utiliser les films isolants comme des masques, d'établir sélectivement par croissance la couche de placage inférieure, la couche active et la couche de placage supérieure, sur la première région et sur une région comprenant une seconde
12 2736211
région du substrat, adjacente à la première région, o un modulateur de lumière sera fabriqué ultérieurement, ces couches semi-conductrices établies par croissance étant plus épaisses dans la première région que dans la seconde région; de former la nervure en forme de bande s'étendant sur la première région et la seconde région; de former une première électrode de surface pour un laser semi-conducteur et une seconde électrode de surface pour un modulateur de lumière sur la nervure en forme de bande, opposée à la première région et la seconde région, respectivement, ces électrodes étant électriquement séparées l'une de l'autre, et, après formation des électrodes de surface, de former une électrode arrière sur la face arrière du substrat semi- conducteur, de façon à compléter le laser semi-conducteur intégré et le modulateur de lumière comprenant la couche active continue
dans laquelle la couche active comprise dans le laser semi-
conducteur produit de la lumière laser et la couche active comprise dans le modulateur de lumière absorbe la lumière
laser due à l'effet de Stark de confinement de quanta.
Egalement selon ce procédé, étant donné que la surface de la couche à haute résistance est recouverte de la couche de recouvrement, elle n'est pas exposée à l'air et oxydée. De plus, étant donné que la surface de la couche de recouvrement est à peine oxydée, la couche de contact établie sur la couche de revêtement ou recouvrement présente une qualité cristalline satisfaisante. De ce fait, un contact ohmique satisfaisant est établi entre la couche de contact et les première et seconde électrodes de surface si bien que des caractéristiques du dispositif semi-conducteur sont
améliorées.
Selon un onzième aspect de la présente invention, un procédé de fabrication d'un dispositif à semi-conducteur comprend les opérations d'établir par croissance une couche chapeau sur une couche de base semiconductrice, la couche de
chapeau comprenant un semi-conducteur différent du semi-
conducteur de la couche de base; de former un film isolant en forme de bande sur la couche de chapeau; d'utiliser le
13 2736211
film isolant comme un masque, attaquer à sec, anisotropiquement, la couche de chapeau et, subséquemment, utiliser le film isolant et la couche de chapeau laissés sous le film isolant comme des masques, attaquer sélectivement à l'acide la couche de base semi- conductrice pour former une partie de base nervurée en forme de bande comprenant une portion de la couche de base semi-conductrice et ayant deux surfaces latérales positionnées à l'intérieur des deux extrémités de la couche de chapeau, en produisant ainsi une structure nervurée en forme de bande comprenant la couche de chapeau et la partie de base nervurée; utiliser le film isolant comme un masque, établir par croissance une couche à haute résistance comprenant InAlAs ou InAlFaAs, par MOCVD, mettre en contact les deux surfaces latérales de la partie de base nervurée et mettre en contact des portions de la surface arrière de la couche de chapeau exposée aux deux côtés de la partie de base nervurée, la couche à haute résistance ayant une concentration en donneurs NSD peu profonds, une concentration en accepteurs NSA peu profonds et une concentration en donneurs NDD profonds selon des rapports de NSA > NSD et NSA - NSD < NDD, et, subséquemment, établir par croissance une couche de revêtement sur toute la surface de la couche à haute résistance, la couche de revêtement comprenant un semiconducteur qui est plus difficile à combiner avec de l'oxygène que le semi-conducteur de la couche à haute résistance; après enlèvement du film isolant, établir par croissance une couche de contact comprenant un semi-conducteur qui fait un contact ohmique avec une électrode de surface qui est latéralement produite, sur la nervure et sur la couche de revêtement; et de produire une
électrode de surface sur la surface de la couche de contact.
Selon ce procédé, étant donné que la surface de la couche à hauterésistance est recouverte d'une couche de revêtement et de la couche de chapeau, elle n'est pas exposé à l'air et oxydé. En outre, étant donné que la couche de contact et la couche de chapeau sont peu oxydées, la couche de contact établie par croissance sur la couche de revêtement et la
14 2736211
couche de chapeau ont une qualité cristalline satisfaisante.
De ce fait, un contact ohmique satisfaisant est obtenu entre la couche de contact et la surface latérale, si bien que les caractéristiques du dispositif à semi-conducteur sont améliorées. Selon un douxième aspect de la présente invention, dans le cadre du procédé décrit ci- dessus de fabrication d'un
dispositif à semi-conducteur, la couche de base semi-
conductrice comprend un substrat semi-conducteur d'un premier
type de conductivité, une couche de placage inférieure semi-
conductrice d'un premier type de conductivité ayant une bande interdite, une couche active semi-conductrice non dopée ayant une bande interdite plus étroite que la bande interdite de la couche de placage inférieure, et une couche de placage supérieure semi-conductrice d'un second type de conductivité opposé au premier type de conductivité et ayant une bande interdite plus large que la bande interdite de la couche active, ces couches de base semi-conductrices étant
successivement établies par croissance sur le substrat semi-
conducteur; la couche de contact comprenant un semi-
conducteur d'un second type de conductivité; la couche de chapeau comprenant un semi-conducteur d'un second type de conductivité; et la couche de base semi-conductrice est attaquée jusqu'à ce que la couche de placage inférieure ou le
substrat conducteur soit expose.
Selon un treizième aspect de la présente invention, dans le procédé décrit ci-dessus de fabrication de dispositif semi-conducteur, la couche de revêtement comprend une couche de revêtement inférieure d'un premier type de conductivité établie par croissance sur la surface de la couche à haute résistance et une couche de revêtement supérieure d'un second type de conductivité établie par croissance sur la couche de revêtement inférieure. La couche de revêtement inférieure supprime l'injection de porteurs depuis la couche de contact dans la couche à haute résistance. Supplémentairement, étant donné que la couche de contact et la couche de revêtement supérieure sont du même type de conductivité, une jonction
2736211
p-n n'est pas produite à l'interface entre celle-ci, si bien qu'un courant de fuite à l'interface soit empêché. De ce fait, les caractéristiques de la couche semi-conductrice sont
davantages améliorées.
Selon un quatorzième aspect de la présente invention, le procédé décrit ci-dessus de fabrication d'un dispositif semi-conducteur comprend en outre les opérations de former une paire de films isolants sur le substrat semi-conducteur, de prendre en sandwich une première région du substrat o un laser semi-conducteur sera formé ultérieurement; d'utiliser les films isolants comme des masques, d'établir sélectivement par croissance la couche de placage inférieure, la couche active, la couche de placage supérieure et la couche de chapeau sur la première région et une région comprenant une seconde région du substrat, adjacente à la première région, o un modulateur de lumière sera fabriqué ultérieurement, ces couches semi-conductrices établies par croissance étant plus épaisses dans la première région que dans la seconde région; de former la nervure en forme de bande s'étendant sur la première région et la seconde région; de former une première électrode de surface pour un laser semi-conducteur et une seconde électrode de surface pour un modulateur de lumière sur la nervure en forme de bande opposée à la première région et la seconde région, respectivement, ces électrodes étant électriquement séparées l'une de l'autre; et, après formation des électrodes de surface, de former une électrode arrière sur la face arrière du substrat semi-conducteur pour compléter ainsi un laser semi-conducteur intégré et un modulateur de lumière comprenant la couche active continue
dans laquelle la couche active comprise dans le laser semi-
conducteur produit de la lumière laser et la couche active comprise dans le modulateur de lumière absorbe la lumière du
laser due à l'effet de Stark de confinement de quanta.
Egalement selon ce procédé, étant donné que la surface de la couche à haute résistance est recouverte de la couche de revêtement et de la couche de chapeau, elle n'est pas exposée à l'air et oxydée. En outre, étant donné que la couche de
16 2736211
revêtement et la couche de chapeau sont peu oxydées, la couche de contact établie par croissance sur la couche de revêtement et la couche de chapeau ont une qualité cristalline satisfaisante. De ce fait, un contact ohmique satisfaisant est obtenu entre la couche de contact et les première et seconde électrodes de surface, si bien que les caractéristiques du dispositif semi-conducteur sont améliorées. Selon un quinzième aspect de la présente inventin, un dispositif semi-conducteur est fabriqué selon le procédé comprenant les opérations de former un premier film isolant en forme de bande sur une couche semi-conductrice; utiliser le premier film isolant comme un masque, attaquer chimiquement la couche semi-conductrice jusqu'à une profondeur prédéterminée pour former une structure nervurée
en forme de bande comprenant une portion de la couche semi-
conductrice laissée sous le premier film isolant; utiliser le premier film isolant comme un masque, et d'établir par croissance une couche à haute résistance comprenant InAlAs ou InAlGaAs contactant les deux côtés de la structure nervurée, par MOCVD, la couche à haute résistance ayant une concentration en donneurs NSD peu profonds, une concentration en accepteurs NSA peu profonds et une concentration en
donneurs NDD profonds selon les relations NSA > NSD et NSA -
NSD < NDD; après enlèvement de la première couche isolante, de former un second film isolant recouvrant toute la surface de la couche à haute résistance; et de former une électrode de surface sur la couche semiconductrice à la surface de la structure nervurée et une électrode arrière sur la face arrière de la couche semi-conductrice. Etant donné qu'aucune couche semi-conductrice n'est établie par réformation sur la couche à haute résistance, le problème décrit plus haut du procédé de l'état de la technique selon lequel la qualité cristalline de la couche semi-conductrice établie par croissance sur la surface oxydée de la couche à haute résistance est dégradée, est évité. Supplémentairement, étant donné que l'électrode de surface n'est pas produite sur la
17 2736211
couche de contact qui est établie par réformation sur la surface oxydée de la couche à haute résistance mais produite directement sur la surface de la nervure, un contact ohmique satisfaisant est obtenu facilement entre l'électrode de surface et le semi-conducteur constituant la nervure, si bien que les caractéristiques du dispositif à semi- conducteur sont améliorées. Selon un seizième aspect de la présente invention, dans le dispositif semi-conducteur décrit ci-dessus, la couche semi-conductrice comprend un substrat semi-conducteur d'un premier type de conductivité, une couche de placage inférieure semi-conductrice d'un premier type de conductivité, ayant une bande interdite, une couche active semiconductrice non dopée comprenant une structure à puits quantique unique ou multiple dans laquelle la couche à puits comprend un semi-conducteur ayant une bande interdite plus étroite que la bande interdite de la couche de placage inférieure, une couche de placage supérieure semi- conductrice d'un second type de conductivité opposée au premier type de conductivité et ayant une bande interdite plus large que la bande interdite de la couche à puits, et une couche de contact semi- conductrice d'un second type de conductivité, et ces couches sont successivement et sélectivement établies par croissance sur une première région du substrat o un laser semi-conducteur sera fabriqué (appelé ci- après région laser) et sur une seconde région du substrat, adjacente à la première région, o un modulateur laser est fabriqué (appelé ci-après région de modulateur), avec la région laser étant
mis entre une paire de masques isolants; ces couches semi-
conductrices établies par croissance étant plus épaisses dans la région laser que dans la région de modulateur; la nervure en forme de bande est formée de façon à s'étendre sur la région de laser et la région de modulateur; et la couche active dans la couche laser produit une lumière laser; la couche active dans la région de modulateur absorbe la lumière laser due à l'effet de Stark de confinement de quanta; l'électrode de surface comprend une première électrode de
18 2736211
surface pour un laser semi-conducteur et une seconde électrode de surface pour un modulateur de lumière, qui sont produites sur la nervure en forme de bande, à opposées ou face à la région laser et la région de modulateur, respectivement, ces électrodes étant électriquement séparées l'une de l'autre; une électrode arrière est produite sur la surface arrière du substrat semi-conducteur sur la région laser et la région de modulateur; un laser semi-conducteur est fabriqué sur la région laser et un modulateur de lumière est fabriqué sur la région de modulateur, et la couche active est continue sur le dispositif laser et le modulateur de lumière. Etant donné que les électrodes de surface du dispositif laser et du modulateur de lumière sont en contact direct avec la couche de contact, comme couche la plus supérieure dans la nervure, un contact ohmique satisfaisant est établi entre les électrodes de surface et la couche de contact, de façon que les caractéristiques du dispositif à
semi-conducteur soient améliorées.
Selon un dix-septième aspect de la présente invention, dans le dispositif à semi-conducteur décrit ci-dessus, la
couche semi-conductrice comprend une couche de base semi-
conductrice et une couche de contact disposée sur la couche de base semiconductrice et comprenant un semi-conducteur qui établit un contact ohmique avec l'électrode de surface; la structure nervurée comprend une portion de la couche de contact et une partie de base nervurée, et la structure nervurée est fabriquée selon le procédé comprenant les opérations de former le premier film isolant en forme de bande sur la couche de contact semi-conductrice, d'utiliser le premier film isolant comme un masque, d'attaquer à sec, anisotropiquement, la couche de contact et, subséquemment, d'utiliser le premier film isolant et une portion de la couche de contact laissés en dessous du film isolant en tant que masques, d'attaquer à l'acide sélectivement la couche de base semi-conductrice jusqu'à une profondeur prédéterminée pour former la partie de base de nervure comprenant une portion de la couche de base semi-conductrice et ayant les
19 2736211
deux surfaces latérales disposées à l'intérieur des deux extrémités de la couche de contact; et la couche à haute résistance est sélectivement établie par croissance de façon que la surface de la couche à haute résistance vienne en contact avec des portions de la face arrière de la couche de contact exposées sur les deux côtés de la partie de base de nervure. De ce fait, un contact ohmique satisfaisant est fait
entre l'électrode de surface et la couche de contact.
Supplémentairement, étant donné que la largeur de la couche de contact laissée sous le premier film isolant est plus large que la largeur de la partie de base de nervure, la zone de contact de la couche de contact et de l'électrode de surface est augmentée si bien que la résistance de contact soit réduite. Il en résulte que les caractéristiques du
dispositif à semi-conducteur sont améliorées.
Selon un dix-huitième aspect de la présente invention, dans le dispositif semi-conducteur décrit ci-dessus, la
couche de base semi-conductrice comprenant un substrat semi-
conducteur d'un premier type de conductivité, une couche de placage inférieure d'un premier type de conductivité, ayant une bande interdite, une couche active semi-conductrice non dopée, comprenant une structure unique ou à puits quantique
multiple, dans laquelle la couche à puits comprend un semi-
conducteur ayant une bande interdite plus étroite que la bande interdite de la couche de placage inférieure, et une couche de placage supérieure semi-conductrice d'un second type de conductivité opposé au premier type de conductivité et ayant une bande interdite plus large que la bande interdite de la couche à puits, et ces couches sont successivement et sélectivement établies par croissance sur une première région du substrat o un laser semi-conducteur est fabriqué (appelé ci- après région laser) et sur une seconde région du substrat, adjacente à la région laser, o un modulateur de lumière est fabriqué (appelé ci- après région de modulateur), avec la région laser étant placée entre une paire de masques isolants; et la couche de contact comprend un semi- conducteur d'un second type de conductivité qui est
2736211
établi par croissance subséquemment à la couche de placage supérieure; la couche de placage inférieure, la couche active, la couche de placage supérieure et la couche de contact sont plus épaisses dans la région laser que dans la région de modulateur; la nervure en forme de bande est formée de façon à s'étendre sur la région laser et la seconde région de modulateur; la couche active dans la région laser produit une lumière laser; la couche active dans la région de modulateur absorbe la lumière laser en raison de l'effet de Stark de confinement de quanta; l'électrode de surface comprend une première électrode de surface pour un laser semi-conducteur et une seconde électrode de surface pour un modulateur de lumière disposée sur la nervure en forme de base opposée à la région laser et la région de modulateur, respectivement, ces électrodes étant électriquement séparées l'une de l'autre; une électrode arrière est disposée sur la surface arrière du substrat semi-conducteur sur la région laser et la région de modulateur; un laser semi-conducteur est fabriqué sur la région laser et un modulateur de lumière est fabriqué sur la région de modulateur; et la couche active est continue sur le laser semi-conducteur et le modulateur de la lumière. Egalement dans ce dispositif, étant donné que les électrodes de surface du laser semi-conducteur et du modulateur de lumière sont en contact direct avec la couche de contact en tant que couche la plus supérieure dans la nervure, un contact ohmique satisfaisant est établi entre
les électrodes de surface et la couche de contact.
Supplémentairement, étant donné que la largeur de la couche de contact laissée sous le premier film isolant est plus large que la largeur de la partie de base de nervure, la zone de contact de la couche de contact et l'électrode surface est
augmentée de façon que la résistance de contact soit réduite.
Il en résulte que les caractéristiques du dispositif à semi-
conducteur sont améliorées.
Selon un dix-neuvième aspect de la présente invention, un dispositif semi-conducteur est fabriqué selon le procédé comprenant les opérations de former un film isolant en forme
21 2736211
de bande sur une surface d'une couche semi-conductrice; d'utiliser le film isolant comme un masque, d'attaque à sec anisotropiquement la couche semi-conductrice jusqu'à une profondeur prédéterminée pour former une nervure en forme de bande comportant une portion de la couche semiconductrice laissée sous le film isolant; utiliser le film isolant comme un masque, d'établir sélectivement par croissance une couche à haute résistance comprenant InAlAs ou InAlGaAs venant en contact avec les deux surfaces latérales de la nervure, par MOCVD, la couche à haute résistance ayant une concentration en donneurs NSD peu profonds, une concentration en accepteurs NSA peu profonds et une concentration en donneurs NDD profonds selon des relations de NSA > NSD et NSA - NSD < NDD, et d'établir, subséquemment, par croissance une couche de revêtement sur toute la surface de la couche à haute
résistance, la couche de revêtement comprenant un semi-
conducteur qui est plus difficile à combiner avec l'oxygène que le semiconducteur de la couche à haute résistance; après enlèvement de la couche isolant, d'établir par
croissance une couche de contact comprenant un semi-
conducteur qui établit un contact ohmique avec une électrode de surface qui sera produite plus tard, sur la nervure et sur la couche de revêtement; et de produire une électrode de surface sur la surface de la couche de contact et une
électrode arrière sur la face arrière de la couche semi-
conductrice. Dans ce dispositif, étant donné que la surface de la couche à haute résistance est recouverte de la couche de revêtement, elle n'est pas exposée à l'air et oxydée. De plus, étant donné que la surface de la couche de revêtement est peu oxydée, la couche de contact établie par croissance sur la couche de revêtement a une qualité cristalline satisfaisante. De ce fait, un contact ohmique satisfaisant est obtenu entre la couche de contact et l'électrode de
surface, si bien que les caractéristiques du dispositif semi-
conducteur sont améliorées.
Selon un vingtième aspect de la présente invention, dans le dispositif à semi-conducteur décrit ci-dessus, la
22 2736211
couche semi-conductrice comprenant un substrat semi-
conducteur d'un premier type de conductivité, une couche de placage inférieure d'un premier type de conductivité, ayant une bande interdite, une couche active semi-conductrice non dopée comprenant une structure unique ou multiple à puits
quantiques dans laquelle la couche à puits comprend un semi-
conducteur ayant une bande interdite plus étroite que la bande interdite de la couche de placage inférieure, et une couche de placage supérieure semi-conductrice d'un second type de conductivité opposé au premier type de conductivité ayant une bande interdite plus large que la bande interdite de la couche à puits, et ses couches sont successivement et sélectivement établies par croissance sur une première région du substrat o un laser semi-conducteur est fabriqué (appelé ci-après région laser) et sur une seconde région du substrat, adjacente à la région laser, o un modulateur de lumière est fabriqué (appelé ci-après région de modulateur), avec la région laser étant placée entre une paire de masques isolants; ces couches semi-conductrices établies par croissance étant plus épaisses dans la région laser que dans la région de modulateur; la nervure en forme de bande s'étendant sur la région laser et sur la région de modulateur; la couche active dans la région laser produit de la lumière laser; la couche active dans la région de modulateur absorbant la lumière laser due à l'effet de Stark de confinement de quanta; l'électrode de surface comprend
une première électrode de surface pour un laser semi-
conducteur et une seconde électrode de surface pour un modulateur de lumière disposée sur la nervure en forme de bande opposée à la région laser et la région de modulateur, respectivement, ces électrodes étant électriquement séparées l'une de l'autre; une électrode arrière est disposée sur la face arrière du substrat semi-conducteur sur la région laser et la région de modulateur; un laser semi-conducteur est fabriqué sur la région laser et un modulateur de lumière est fabriqué sur la région de modulateur; et la couche active est continue sur le laser semiconducteur et le modulateur de
23 2736211
lumière. Egalement selon ce dispositif, étant donné que la surface de la couche à haute résistance est recouverte de la couche de revêtement, elle n'est pas exposée à l'air et oxydée. De plus, étant donné que la surface de la couche de revêtement est peu oxydée, la couche de contact établie par croissance sur la couche de revêtement a une qualité cristalline satisfaisante. De ce fait, un contact ohmique satisfaisant est obtenu entre la couche de contact et les première et seconde électrodes de surface, si bien que les caractéristiques du dispositif à semi-conducteur sont améliorées. Selon un vingt-et- unième aspect de la présente invention, un dispositif à semi- conducteur est fabriqué selon le procédé comprenant les opérations d'établir par croissance
une couche de chapeau sur une couche de base semi-
conductrice, la couche de chapeau comprenant un semi-
conducteur différent du semi-conducteur de la couche de base; de former un film isolant en forme de bande sur la couche de chapeau; d'utiliser le film isolant comme un masque, d'attaquer à sec, anisotropiquement, la couche de chapeau, et, subséquemment, d'utiliser le film isolant et la couche de chapeau laissées sous le film isolant en tant que masques, d'attaquer à l'acide sélectivement la couche de base semi-conductrice pour former une partie de base de nervure en forme de bande comprenant une portion de la couche de base semi-conductrice ayant ses deux surfaces latérales disposées à l'intérieur des deux extrémités de la couche de chapeau, de façon à former une structure nervurée en forme de bande comprenant la couche de chapeau et la partie de base de nervure; d'utiliser le film isolant comme un masque, d'établir par croissance une couche à haute résistance comprenant InAlAs ou InAlGaAs, par MOCVD, de contacter les deux surfaces latérales de la partie de base de nervure et de contacter des portions de la face arrière de la couche de chapeau exposées aux deux côtés de la partie de base de nervure, la couche à haute résistance ayant une concentration en donneurs NSD peu profonds, une concentration en accepteurs
24 2736211
NSA peu profonds et une concentration en donneurs NDD profonds selon les relations NSA > NSD et NSA - NSD < NDD, et, subséquemment, d'établir par croissance une couche de revêtement sur toute la surface de la couche à haute résistance, la couche de revêtement comprenant un semi- conducteur qui est plus difficile à combiner avec l'oxygène que le semi- conducteur de la couche à haute résistance; après enlèvement du film isolant, d'établir par croissance une couche de contact comprenant un semi-conducteur qui établit un contact ohmique avec une électrode de surface qui est latéralement produite, sur la nervure et sur la couche de revêtement; et de produire une électrode de surface sur la surface de la couche de contact et une électrode arrière sur
la surface arrière de la couche de base semi-conductrice.
Dans ce dispositif, étant donné que la surface de la couche à haute résistance est recouverte de la couche de revêtement et de la couche de chapeau, elle n'est pas exposée à l'air et oxydée. De plus, étant donné que la couche de contact et la couche de chapeau sont peu oxydées, la couche de contact établie par croissance sur la couche de revêtement et la
couche de chapeau ont une qualité cristalline satisfaisante.
De ce fait, un contact ohmique satisfaisant est obtenu entre la couche de contact et l'électrode de surface si bien que les caractéristiques du dispositif à semi-conducteur soient
améliorées.
Selon un vingt-deuxième de la présente invention, dans le dispositif semi-conducteur décrit ci-dessus, la couche de base semi-conductrice comprend un substrat semi-conducteur d'un premier type de conductivité, une couche de placage inférieure d'un premier type de conductivité ayant une bande interdite, une couche active semi-conductrice non dopée comprenant une structure de puits quantique unique ou
multiple dans laquelle la couche à puits comprend un semi-
conducteur ayant une bande interdite plus étroite que la bande interdite de la couche de placage inférieure, et une couche de placage supérieure semi-conductrice d'un second type de conductivité opposé au premier type de conductivité
2736211
et ayant une bande interdite plus large que la bande interdite de la couche à puits, et ces couches sont successivement et sélectivement établies par croissance sur une première région du substrat o un laser semi-conducteur est fabriqué (appelé ci-après région de laser) et sur une seconde région du substrat, adjacente à la région laser o un modulateur de lumière est fabriqué (appelé ci-après région de modulateur), avec la région laser étant disposée entre une paire de masques isolants; la couche de chapeau comprenant un semi-conducteur d'un second type de conductivité qui est établi par croissance, subséquemment, à la couche de placage supérieure; la couche de placage inférieure, la couche active, la couche de placage supérieure et la couche de chapeau sont plus épaisses dans la région de laser que dans la région de modulateur; la nervure en forme de bande est formée pour s'étendre sur la région laser et la région de modulateur; la couche active dans la région laser produit de la lumière laser; la couche active dans la région de modulateur absorbe la lumière laser due à l'effet de Stark de confinement de quanta; l'électrode de surface comprend une première surface d'électrode pour un laser semi-conducteur et une seconde surface d'électrode pour un modulateur de lumière, qui sont disposées sur la nervure en forme de bande opposée à la région laser et la région de modulateur, respectivement, ces électrodes étant électriquement séparées l'une de l'autre; une électrode arrière est formée sur la face arrière du substrat semi-conducteur sur la région laser
et la région de modulateur; un dispositif laser à semi-
conducteur est fabriqué sur la région laser du substrat et un modulateur de lumière est fabriqué sur la région de modulateur du substrat; et la couche active est continue sur le dispositif laser et le modulateur de lumière. Egalement dans ce dispositif, étant donné que la surface de la couche à haute résistance est recouverte de la couche de revêtement et la couche de chapeau, elle n'est pas exposée à l'air et oxydée. De plus, étant donné que la couche de revêtement et la couche de chapeau sont peu oxydées, la couche de contact
26 2736211
établie par croissance sur la couche de revêtement et la
couche de chapeau ont une qualité cristalline satisfaisante.
De ce fait, un contact ohmique satisfaisant est obtenu entre la couche de contact et les première et seconde électrodes de surfaces si bien que les caractéristiques du dispositif à
semi-conducteur sont améliorées.
L'invention sera mieux comprise et d'autres buts, caractéristiques, détails et avantages de celle-ci
apparaîtront plus clairement dans la description explicative
qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant plusieurs modes de réalisation de l'invention et dans lesquels: - les figures l(a)-l(d) sont des vues en coupe illustrant les étapes d'un procédé de fabrication d'un dispositif laser à semi-conducteur selon un premier mode de réalisation de la présente invention; - les figures 2(a)-2(e) sont des vues en coupe illustrant les étapes ou opérations d'un procédé de fabrication d'un dispositif laser à semi-conducteur selon un second mode de réalisation de la présente invention; - les figures 3(a)-3(d) sont des vues en coupeillustrant les étapes d'un procédé de fabricaion d'un dispositif laser à semi-conducteur selon un troisième mode de réalisation de la présente invention; - les figures 4(a)-4(c) sont des vues en coupe illustrant les étapes de processus d'un procédé de fabrication d'un dispositif laser à semi-conducteur selon un quatrième mode de réalisation de la présente invention; - les figures 5(a)-5(c) sont des diagrammes pour
expliquer un procédé de fabrication d'un laser semi-
conducteur intégré et d'un modulateur de lumière selon un cinquième mode de réalisation de la présente invention sur lesquels la figure 5(a) est une vue de dessus montrant une étape de processus d'un procédé de fabrication, la figure (b) est une vue en coupe montrant un dispositif complet et
27 2736211
la figure 5(c) est une vue en coupe le long de la ligne 5c-5c sur la figure 5(b); et - les figures 6(a)-6(e) sont des vues en coupe illustrant des étapes d'un procédé de fabrication d'un dispositif laser semi-conducteur selon l'état de la technique. [Mode de réalisation 1] Les figures l(a)-l(b) sont des vues en coupe illustrant des étapes de processus d'un procédé de fabrication d'un dispositif laser à semi-conducteur comprenant une couche en InAlAs à haute résistance établie par croissance par MOCVD sur les deux côtés d'une structure de nervure ou nervurée, et un dispositif laser à semi- conducteur fabriqué selon ce procédé (figure l(d)), selon un premier mode de réalisation de la présente invention. Sur ces figures, le numéro de référence 1 désigne une couche de placage inférieure en InP du type n, le numéro 2 désigne une couche active en InGaAsP, le numéro 3 désigne une couche de placage supérieure en InP du type p, le numéro 4 désigne une couche en InAlAs à haute résistance, le numéro 5 désigne une électrode de surface, c'est-à-dire une électrode du côté p, comprenant AuZn/Au, le numéro 6 désigne une électrode arrière, c'est-à- dire une électrode côté n, comprenant AuGe/Au, le numéro 7 désigne un premier film isolant comprenant du SiN, le numéro 8 désigne une couche de contact en InGaAs du type p, le numéro 9 désigne un second film isolant comprenant du SiO2, le numéro désigne une structure nervurée, et le numéro 100 désigne
un substrat en InP du type n.
Initialement, on a successivement établi par croissance sur le substrat 100 en InP du type n une couche de placage inférieure en InP du type n ayant une épaisseur de plusieurs microns et une concentration en dopants de 1 x 1018 cm-3, une couche active 2 en InGaAsP non dopée ayant une épaisseur de - 100 nm, une couche de placage supérieure 3 en InP du type p ayant une épaisseur de 1 Mm et une concentration en dopants de 5 x 1017 1 x 1018 cm-3, et une couche de contact 8 en InGaAs du type p ayant une épaisseur de 0,1 Mm et une
28 2736211
concentration en dopants de 1 x 10-18 cm-3. Ces couches sont établies par croissance par MOCVD, et S (sulfure) et Zn (zinc) sont utilisées comme dopants du type n et comme dopant du type p, respectivement. La composition de l'InGaAsP pour la couche active 2 est sélectionnée de façon que la longueur d'onde d'émission soit dans une gamme de 1,3 - 1,6 Mm et la constante de réseau soit approximativement égale à la constante de réseau de l'InP. Bien que la couche active 2 comprenne une couche unique en InGaAsP d'une composition uniforme, il peut comprendre une couche à puits quantique unique ou multiple. Dans ce cas, de l'InGaAsP est utilisé pour la couche à puits et InGaAsP, InGaP ou INP est utilisé pour la couche d'arrêt. La couche de contact 8 en InGaAs a
une composition qui est adaptée, quant au réseau, à InP.
Puis, un film en SiN d'une épaissuer de 100 - 200 nm est déposé sur toute la surface de la couche de contact 8 en InGaAs du type p et on établit un motif par photolithographie et technique d'attaque chimique pour produire un film en SiN en forme de bande (premier film isolant) 7, comme cela est montré sur la figure l(a). La direction de la bande est
perpendiculaire à la section transversale sur la figure.
Puis, comme cela est illustré sur la figure l(b), en utilisant le film 7 en SiN en forme de bande comme un masque, les couches semi-conductrices sur le substrat en InP sont attaquées chimiquement par attaque à sec anisotropique, comme par attaque à ions réactifs (RIE), en formant ainsi une structure de nervure 30 comprenant des portions de la couche semiconductrice laissée en dessous du film 7 en SiN. La profondeur d'attaque est autour de 4 pm. Comme gaz d'attaque, un mélange de C2H6 et H2 est utilisé. De l'attaque anisotropique résulte que la largeur du film 7 en SiN est approximativement égale à la largeur de la structure nervurée
ou de nervure 30.
A l'étape de la figure l(c), en utilisant le film 7 en SiN comme un masque, une couche 4 en InAlAs à haute résistance est sélectivement établie par croissance par MOCVD, de façon à remplir les espaces aux deux côtés de la
29 2736211
structure de nervure 30, lesquels espaces sont formés par
l'attaque à sec décrite ci-dessus des couches semi-
conductrices. La couche 4 en InAlAs à haute résistance sert de couche d'arrêt de courant pour concentrer le courant sur la structure de nervure 30. Pendant le MOCVD, la couche 4 en
InAlAs n'est pas établie par croissance sur le film 7 en SiN.
Comme cela a été décrit ci-dessus, étant donné que la couche 4 en InAlAs à haute résistance est établie par croissance à environ 500 C, ce qui est inférieur à la température de croissance ordinaire de 600 - 700 C, la concentration en carbone (C) qui est intégrée à la couche de croissance et sert d'accepteur peu profond est augmentée. Le donneur peu profond comprenant des impuretés résiduelles telles que Si, est compensé par l'accepteur peu profond, et l'accepteur peu profond ayant une concentration supérieure à la concentration du donneur peu profond est compensé par le donneur profond, si bien qu'une résistivité élevée dépassant x 104 n x cm est obtenue. Ceci signifie que dans la couche en InAlAs à haute résistance, la concentration en donneur peu profond NSD, la concentration en accepteur NSA peu profond et la concentration en donneur NDD profond ont des relations NSA > NSD et NSA - NSD < NDD. Dans la couche en InAlAs à haute résistance, une impureté qui est susceptible de diffuser et sert d'accepteur profond, tel que Fe, n'est pas utilisée pour compenser le donneur peu profond, une dégradation des caractéristiques de laser en raison d'une diffusion de Fe dans la couche active est évitée. Il en résulte qu'un dispositif laser à semi-conducteur hautement
fiable est réalisé.
* Après enlèvement du film 7 en SiN, un film 9 en SiO2 (second film isolant) est formé sur la surface de la couche 4 en InAlAs à haute résistance. Ensuite, comme cela est illustré sur la figure l(d), une électrode de surface (électrode côté p) 5 comprenant AuZn(100- 200nm)/Au(2pm) est formée sur une région comprenant la surface de la couche de contact 8 en InGaAs du type p et une électrode arrière (électrode côté n) 6 comprenant AuGe(100-200nm)/Au(lpm) est
2736211
formée sur la face arrière du substrat 100 en InP. Les couches en Au et l'électrode de surface 5 et l'électrode
arrière 6 sont produites par électrodéposition.
Comme résultat, un dispositif laser à semi-conducteur montré sur la figure l(d) dans lequel la couche 4 en InAlAs à haute résistance est établie par croissance par MOCVD sur les deux côtés de la structure de nervure 30 comprenant la couche de placage inférieure 1, la couche active 2, la couche de placage supérieure 3 et la couche de contact 8, et l'électrode de surface 5 venant en contact avec la couche de
contact 8, est fabriqué.
Dans ce premier mode de réalisation de l'invention, après la croissance sélective de la couche 4 en InAlAs à haute résistance, lorsque le film 7 en SiN est enlevé par attaque, la surface de la couche 4 en InAlAs à haute résistance est exposée à l'air et oxydée. Cependant, contrairement au procédé selon l'état de la technique, étant donné qu'aucune couche semi-conductrice telle qu'une couche de contact est établie par réformation sur la surface oxydée de la couche 4 en InAlAs à haute résistance, une dégradation non souhaitée de la qualité cristalline de la couche établie
par croissance est évitée.
En outre, dans ce premier mode de réalisation de l'invention, l'électrode de surface 5 vient en contact avec la couche de contact 8 en InGaAs du type p mais ne vient pas en contact avec la couche 4 en InAlAs à haute résistance parce que le film 9 en SiO2 est interposé entre l'électrode 5 et la couche à haute résistance 4. Etant donné que la couche de contact 8 en InGaAs ne comprend pas d'éléments oxydables, tels que Al, la surface de la couche de contact 8 n'est pas oxydée après enlèvement du film 7 en SiN. De ce fait, un contact ohmique satisfaisant entre la couche de contact 8 et l'électrode de surface 5 est réalisé. Il en résulte que les caractéristiques du dispositif laser à semi- conducteur sont
améliorées, d'une façon significative.
L'impureté contenue dans la couche 4 en InAlAs à haute résistance et servant d'accepteur peu profond n'est pas
31 2736211
limitée au carbone. Par exemple, du beryllium ou magnésium dopés peuvent être utilisés. Lorsque l'oxygène servant de donneur profond est également dopé, la concentration en donneur NDD profond est augmentée et la gamme de la concentration d'accepteur NSA peu profond qui satisfait à NSA - NSD < NDD, est augmentée, grâce à quoi le contrôle de
la NSA est facilité.
De plus, lorsque InAlGaAs est établi par croissance dans les mêmes conditions de croissance que celles pour
InAlAs, une couche à haute résistance similaire est produite.
[Mode de réalisation 2] Les figures 2(a)-2(e) sont des vues en coupe illustrant les étapes d'un procédé de fabrication d'un dispositif laser à semi-conducteur comprenant une couche en InAlAs à haute résistance établie par croissance par MOCVD sur les deux côtés de la structure de nervure et un dispositif laser à semi-conducteur complété (figure l(d)) selon un second mode de réalisation de la présente invention. Sur la figure, les mêmes numéros de référence que sur les figures l(a)-l(d) désignent les mêmes ou des parties correspondantes. Le numéro de référence 301 désigne une base de la structure de nervure 30. Initialement, comme dans le premier mode de réalisation décrit plus haut, on a établi par croissance successivement sur toute la surface du substrat 100 en InP du type n, une couche de placage inférieure 1 en InP du type n ayant une épaisseur de plusieurs microns et une concentration en dopants de 1 x 1018 cm-3, une couche active 2 en InGaAsP non dopée ayant une épaisseur de 10 - 100 nm, une couche de placage supérieure 3 en InP du type p ayant une épaisseur de 1 Mm et une concentration en dopants de 5 x 1017 - 1 x 1018 cm-3, et une couche de contact 8 en InGaAs du type p ayant une épaisseur de 0,1 pm et une concentration en dopants de 1 x 1018 cm-3. Ces couches sont établies par croissance par MOCVD. La composition d'InGaAsP pour la couche active 2 est sélectionnée de façon que la longueur d'onde d'émission se trouve dans la gamme de 1, 3 - 1,6 Mm et la constante de
32 2736211
réseau est approximativement égale à la constante de réseau d'InP. La couche active 2 peut comprendre une couche à puits
quantique comme décrit dans le premier mode de réalisation.
Puis, un film 100 en SiN d'une épaisseur de 200 nm est déposé sur toute la surface de la couche de contact 8 en InGaAs du type p et un motif est établi par photolighographie et attaque chimique pour former un film 7 en SiN en forme de bande (premier film isolant) comme cela est montré sur la figure 2(a). La direction de la bande est perpendiculaire à
la section transversale de la figure.
Ensuite, comme cela est illustré sur la figure 2(b), en utilisant le film 7 en SiN comme un masque, la couche de contact 8 en InGaAs du type p est sélectivement attaquée par
un réactif d'attaque à sec anisotropique, tel que du RIE.
A l'étape de la figure 2(c), en utilisant le film 7 en SiN et la couche de contact 8 en InGaAs sous le film 7 en SiN à titre de masques, la couche de placage supérieure 3 en InP, la couche active 2 en InGaAsP et la couche de placage inférieure 1 en InP sont sélectivement attaquées à l'acide pour former une base de nervure 301 comprenant des portions des couches semi-conductrices sous la couche de contact 8 en InGaAs. La profondeur d'attaque est d'environ 4 pm. De
préférence, un réactif d'attaque à base de HCl est utilisé.
Etant donné que cette attaque à l'acide est une attaque isotropique, l'attaque se fait non seulement dans la direction perpendiculaire à la surface du substrat mais également dans la direction horizontale de façon que la largeur de la base de nervure 301 soit inférieure à la largeur du film 7 en SiN, c'est-à-dire la largeur de la
couche de contact 8 en InGaAs.
A l'étape de la figure 2(d), en utilisant le film 7 en SiN comme un masque, une couche 4 en InAlAs à haute résistance est sélectivement établie par croissance par MOCVD de façon à remplir les espaces aux deux côtés de la base de nervure 30, lesquels espaces sont formés par l'attaque à l'acide décrite ci-dessus des couches semi-conductrices. La couche 4 en InAlAs à haute résistance sert de couche d'arrêt
33 2736211
de courant pour concentrer le courant dans la structure de nervure 30. Pendant l'opération de MOCVD, la couche 4 en
InAlAs ne croît pas sur le film 7 en SIN.
Comme cela a été décrit ci-dessus, la couche 4 en InAlAs à haute résistance est établie par croissance a une température relativement faible d'environ 500 C et la concentration en donneur peu profond, la concentration en accepteur peu profond NSA qui comprend principalement du carbone, et la concentration en donneur profond NDD ont des relations de NSA > NSD et NSA - NSD < NDD, grâce à quoi une haute résistivité dépassant 5 x 104 n cm est réalisée. En outre, comme résultat de la faible température de croissance, la couche de haute résistance 4 adhère intimement à la face arrière de la couche de contact 8 en InGaAs exposée aux deux
côtés de la base de nervure 301.
Après enlèvement du film 7 en SiN, un film 9 en SiO2 (deuxième film isolant) est formé sur la surface de la couche 4 en InAlAs à haute résistance. Ensuite, comme cela est montré sur la figure 2(e), une électrode de surface 5 (électrode côté p) comprenant AuZn(100200nm)/Au(2pm) est formée sur une région incluant la surface de la couche de contact 8 en InGaAs du type p, et une électrode arrière 6 (électrode côté n) comprenant AuGe(100-200nm)/Au(lpm) est formée sur la face arrière du substrat 100 en InP. Les couches en Au et l'électrode de surface 5 et l'électrode
arrière 6 sont produites par électrodéposition.
Il en résulte qu'un dispositif laser à semi-conducteur montré sur la figure 2(e) dans lequel la couche 4 en InAlAs à haute résistance est établie par croissance par MOCVD sur les deux côtés de la base de nervure 301 comprenant la couche de placage inférieure 1, la couche active 2 et la couche de placage supérieure 3, et l'électrode de surface 5 vient en
contact avec la couche de contact 8, est fabriqué.
Dans ce second mode de réalisation aussi, lorsque le film 7 en SiN est enlevé par attaque, la surface de la couche
4 en InAlAs à haute résistance est exposée à l'air et oxydée.
Cependant, étant donné qu'aucune couche semi-conductrice
34 2736211
telle qu'une couche de contact n'est établie par réformation sur la couche 4 en InAlAs à haute résistance, la dégradation non souhaitée de la qualité cristalline de la couche établie par post-croissance est évitée. En outre, l'électrode de surface 5 vient en contact avec la couche de contact 8 en InGaAs du type p mais ne vient pas en contact avec la couche 4 en InAlAs à haute résistance parce que le film 9 en SiO2 est interposé entre l'électrode 5 et la couche 4 à haute résistance. Etant donné que la couche de contact 8 en InGaAs ne comprend pas d'éléments oxydables, tels que A1, la surface de la couche de contact 8 n'est pas oxydée après enlèvement du film 7 en SiN. De ce fait, un contact ohmique satisfaisant entre la couche de contact 8 et l'électrode de surface 5 est réalisé. Il en résulte que les caractéristiques électriques du dispositif laser à semi-conducteur sont améliorées, de
façon significative.
De plus, dans ce second mode de réalisation de l'invention, la largeur de la couche de contact 8 en InGaAs du type p peut être plus large que la largeur de la base de la nervure 301 déterminée par la performance souhaitée du dispositif laser à semi-conducteur, si bien que l'aire de contact de la couche de contact 8 et de l'électrode de surface 5 est augmentée et la résistance de contact est réduite. Il en résulte que les caractéristiques du dispositif
laser à semi-conducteur sont davatange améliorées.
L'impureté contenue dans la couche 4 en InAlAs à haute résistance et servant d'accepteur peu profond n'est pas limitée au carbone. Par exemple, du beryllium ou magnésium dopé peut être utilisé. Lorsque l'oxygène servant de donneur profond est dopé davantage, la concentration en donneur NDD profond est augmentée et la gamme de la concentration d'accepteur NSA peu profond qui satisfait à NSA - NSD < NDD
est augmentée, si bien que le contrôle de NSA est facilité.
En outre, lorsque InAlGaAs est établi par croissance dans les mêmes conditions de croissance que celles de InAlAs,
une couche à haute résistance similaire est produite.
[Mode de réalisation 3]
2736211
Les figures 3(a)-3(d) sont des vues en coupe illustrant des étapes d'un procédé de fabrication d'un dispositif laser à semi-conducteur comprenant une couche en InAlAs à haute résistance établie par croissance par MOCVD sur les deux côtés d'une structure de la nervure et un dispositif laser à semi-conducteur complété (figure 3(d)) selon un troisième mode de réalisation de la présente invention. Sur les figures, les mêmes numéros de référence que sur les figures l(a)-l(d) et 2(a)- 2(e) désignent les mêmes ou les parties correspondantes. Les numéros de référence 11 et 13 désignent respectivement une couche de revêtement inférieure en InP du type n et une couche de revêtement supérieure en InP du type p.
Une description sera donnée du procédé de fabrication.
Initialement, on a établi par croissance successivement sur toute la surface du substrat 100 en InP du type n une couche de placage inférieure n en InP du type n ayant une épaisseur de plusieurs microns et une concentration en dopants de 1 x 1018 cm-3, une couche active 2 en InGaAsP non dopé ayant une épaisseur de 10 - 100 nm et une couche de placage supérieure 3 en InP du type p ayant une épaisseur de
1 pm et une concentration en dopants de 5x1017-lxlOl8cm-3.
Ces couches sont établies par croissance par MOCVD. La composition d'InGaAsP pour la couche active 2 est sélectionée de façon que la longueur d'onde d'émission soit dans la gamme de 1,3 - 1,6 pm et la constante de réseau soit approximativement égale à la constante de réseau d'InP. La couche active 2 peut comprendre une couche à puits quantiques comme décrit dans le premier mode de réalisation. Puis, un film 100 en SiN d'une épaisseur de 200 nm est déposée sur toute la surface de la couche de placage supérieure 3 en InP du type p et un dessin ou motif est établi par photolithographie et par attaque pour former un film 7 en SiN en forme de bande (premier film isolant) comme cela est montré sur la figure 2(a). La direction de bande est
perpendiculaire à la section transversale de la figure.
36 2736211
Ensuite, comme cela est montré sur la figure 3(a), en
utilisant le film 7 en SiN comme un masque, les couches semi-
conductrices sur le substrat en InP sont attaquées par attaque à sec anisotropique, telles que RIE. La profondeur d'attaque est d'environ 4 Mm. Comme résultat de l'attaque anisotropique, la largeur du film 7 en SiN est
d'approximativement égale à la largeur des couches semi-
conductrices sous le film 7 en SiN.
En utilisant le film 7 en SIN comme un masque, les couches semiconductrices 1 à 3 sont légèrement attaquées à l'acide sur les deux côtés en une épaisseur ne dépassant pas 0,1 pm sur chaque côté. Etant donné que l'attaque à l'acide
est une attaque isotropique, les deux côtés des couches semi-
conductrices sous le film 7 en SiN sont en retrait à partir de deux extrémités du film 7 en SiN de l'épaisseur de la portion attaquée. De l'attaque résulte qu'une structure de nervure 30 comprenant les couches semi-conductrices 1 à 3 est fabriquée. A cette étape de la figure 3(c), en utilisant le film 7 en SiN comme un masque, une couche 4 en InAlAs à haute résistance, une couche de revêtement inférieure 11 en InP du type n et une couche de revêtement supérieure 13 en InP du type p sont successivement établies par croissance par MOCVD de façon à remplir les espaces aux deux côtés de la nervure
30, lesquels espaces sont formés par l'attaque décrite ci-
dessus des couches semi-conductrices. La couche 4 à haute résistance et les couches de revêtement inférieure et supérieure 11 et 13 ne sont pas établies par croissance sur le film 7 en SiN. La couche 4 en InAlAs à haute résistance sert de couche d'arrêt de courant pour concentrer le courant à la nervure 30. En outre, les couches de revêtement inférieure et supérieure 11 et 13 en InP évitent que la surface de la couche 4 en InAlAs à haute résistance soit exposée à l'air et oxydée. En outre, la couche de revêtement inférieure 11 est du type n pour supprimer l'injection de
trous dans la couche 4 en InAlAs à haute résistance.
Supplémentairement, la couche de revêtement supérieure 13 est
37 2736211
du type p pour éviter qu'une jonction p-n soit produite entre la couche de recouvrement supérieure 13 et une couche de contact en InGaAs du type p qui est formée ultérieurement sur la couche de recouvrement 13 et qu'un courant de fuite s'écoule à travers la jonction p-n. Comme cela a été décrit pour le premier mode de réalisation de l'invention, la couche 4 en InAlAs à haute résistance est établie par croissance à une température relativement faible de 500 C, et la concentration en donneur NSD peu profond, la concentration en accepteur peu profond NSA et la concentration en donneur
profond NDD présentent des relations de NSA > NSD et NSA -
NSD < NDD, si bien qu'une résistivité élevée dépassant 5 x
104 Q x cm soit réalisée.
A l'étape de la figure 3(d), après enlèvement du film 7 en SiN, une couche de contact 8 en InGaAs du type p est établie par croissance sur la couche de placage supérieure 3 en InP du type p et sur la couche de recouvrement 13 supérieure en InP du type p. La couche de contact 8 en InGaAs
a une composition qui est adaptée, quant au réseau à InP.
Ensuite, un film 9 en SiO2 est formé sur les portions de la couche de contact 8, sauf une portion opposée à la nervure 30. Ensuite, une électrode de surface 5 (électrode côté p) comprenant AuZn(100200nm)/Au(2pm) est formée sur une région incluant la surface exposée de la couche de contact 8 en InGaAs du type p, et une électrode arrière 6 (électrode côté n) comprenant AuGe(100-200mm)/Au(lpm) est formée sur la face arrière du substrat 100 en InP. Les couches en Au et ces
électrodes 5 et 6 sont formées par électrodéposition.
Il en résulte que le dispositif laser à semi-conducteur montré sur la figure 3(d) incluant la couche 4 en InAlAs à haute résistance, la couche de revêtement supérieure 13 et la couche de revêtement inférieure 11 qui sont établies par croissance par MOCVD sur les deux côtés de la nervure 30 comprenant la couche de placage inférieure 1, la couche
active 2 et la couche de placaque supérieure 3, est fabriqué.
Dans ce troisième mode de réalisation, bien que la couche 4 en InAlAs à haute résistance contienne un métal Al
38 2736211
facilement oxydable, étant donné que la surface de cette couche 4 est recouverte des couches 13 et 11 en InP supérieure et inférieure, qui sont établies par croissance subséquemment à la couche à haute résistance 4, la surface de la couche 4 à haute résistance n'est pas exposée à l'air et oxydée lorsque le film 7 en SiN est enlevé par attaque. En outre, étant donné que les couches de revêtement en InP ne contiennent pas d'Al, la surface de la couche de recouvrement
supérieure n'est pas oxydée même si elle est exposée à l'air.
De ce fait, la couche de contact 8 en InGaAs établie par croissance sur la couche de revêtement présente une qualité cristalline satisfaisante. Il en résulte qu'un contact ohmique satisfaisant est réalisé entre la couche de contact 8
et l'électrode de surface 5.
Dans ce troisième mode de réalisation, après la formation de la structure de nervure 30 par attaque à sec anisotropique des couches semi-conductrices sur le substrat en InP en utilisant le masque 7 en SiN, la nervure 30 est soumise à une attaque à l'acide isotropique sur les deux côtés, si bien que les deux côtés de la nervure 30 soient positionnés à l'intérieur des deux extrémités du film 7 en SiN. Quand la nervure 30 est formée par l'attaque à sec anisotropique seule, les deux côtés de la nervure sont alignés avec les deux extrémités du film 7 en SiN; en d'autres termes, la largeur de la nervure 30 est la même que la largeur du film 7 en SiN. Dans ce cas, lorsque les couches 4 à haute résistance et les couches de revêtement 11 et 13 sont établies par croissance sur les deux côtés de la nervure à une épaisseur équivalent à la hauteur de la nervure 30, ces couches adhèrent facilement aux deux portions d'extrémité de la surface du film 7 en SiN, et des portions des couches à haute résistance 4 adhérant à la surface du film en SiN sont exposées à l'air lorsque le film en SiN est enlevé. D'autre part, dans ce troisième mode de réalisation de l'invention, étant donné que les deux côtés de la nervure 30 sont situés à l'intérieur des deux extrémités du film 7 en SiN, l'adhésion non désirée des couches établies par croissance aux deux
39 2736211
portions d'extrémité de la surface du film 7 en SiN est évitée. Cependant, dans ce troisième mode de réalisation, étant donné que la couche 4 en InAlAs à haute résistance croît, des portions de contact de la surface arrière du film 7 en SIN qui font saillie au-delà des deux côtés de la nervure 30, après que le film 7 en SiN ait été enlevé par attaque, les portions de la couche 4 à haute résistance qui était en contact avec la face arrière du film 7 en SiN, sont exposées à l'air et oxydées. Cependant, étant donné que la
largeur de la portion du film 7 en SiN faisant saillie au-
delà de chaque côté de la nervure 30 est équivalente à l'épaisseur de la portion latérale attaquée à l'acide de la nervure, c'est-à-dire elle est inférieure à 0,1 pm, la largeur de la portion de la couche 4 en InAlAs à haute résistance exposée après l'enlèvement du film 7 en SiN est inférieure à 0,1 pm. Une telle portion étroite de la couche 4 à haute résistance n'affecte pas défavorablement la qualité cristalline de la couche de contact 8 en InGaAs du type p
établie par croissance sur la couche à haute résistance 4. L'impureté contenue dans la couche 4 en InAlAs à haute résistance et
servant d'accepteur peu profond n'est pas limitée au carbone. Par exemple, du beryllium ou magnésium dopé peut être utilisé. Lorsque l'oxygène servant de donneur profond est davantage dopé, la concentration en donneur profond NDD est augmentée et la gamme de la concentration en accepteur peu profond NSA qui satisfait à NSA - NSA < NDD est
augmentée, si bien que le contrôle de NSA soit facilité.
De plus, lorsque InAlGaAs est établi par croissance dans les mêmes conditions de croissance que celles pour
InAlAs, une couche à haute résistance similaire est réalisée.
[Mode de réalisation 4] Les figures 4(a)-4(c) sont des vues en coupe illustrant les étapes d'un procédé de fabrication d'un dispositif laser à semi-conducteur comprenant une couche en InAlAs à haute résistance établie par croissance par MOCVD sur les deux
côtés d'une structure de nervure et un dispositif laser semi-
conducteur complet (figure 4(d)) selon un quatrième mode de
2736211
la présente invention. Sur les figures, les mêmes numéros de
référence que sur les figures l(a)-l(d), 2(a)-2(e) et 3(a)-
3(d) désignent les mêmes ou les parties correspondantes. Le numéro de référence 18 désigne une couche de chapeau en InGaAs du type p. Initialement, on a établi par croissance sur toute la surface du substrat 100 en InP du type p une couche de placage inférieure 1 en InP du type n ayant une épaisseur de quelques microns et une concentration en dopants de 1 x 1018 cm-3, une couche active 2 en InGaAsP non dopée ayant une épaisseur de 10 - 100 nm, une couche de placage 3 supérieure en InP du type P ayant une épaisseur de 1 Mm et une concentration en dopants de 5 x 1017 - 1 x 1018 cm-3, et une couche de chapeau 18 en InGaAs du type p ayant une épaisseur
de 0,1 pm et une concentration en dopants de 1 x 1018 cm-3.
Ces couches sont établies par croissance par MOCVD. La composition de l'InGaAsP pour la couche active 2 est choisie de façon que la longueur d'onde d'émission se trouve dans une gamme de 1,3 - 1,6 pm et la constante de réseau soit
d'approximativement égale à la constante de réseau de l'InP.
La couche active peut comprendre une couche à puits quantiques telle que décrite ci-dessus. Supplémentairement, la couche de chapeau 18 en InGaAs a une composition qui est
adaptée, quant au réseau, à InP.
Puis, un film 100 en SiN d'une épaisseur de 200 nm est déposée sur toute la surface de la couche de chapeau 18 en InGaAs du type p et un motif est formé par photolithographie et attaque pour former un film 7 en SiN en forme de bande (premier film isolant). La direction de bande est
perpendiculaire à la section transversale de la figure.
Ensuite, en utilisant le film 7 en SiN comme un masque, seulement la couche de chapeau 18 en InGaAs du type p est
attaquée par attaque à sec anisotropique, telle que du RIE.
La largeur de la couche de chapeau 18 après l'attaque à sec
est la même que la largeur du film 7 en SiN.
A l'étape de la figure 4(a), en utilisant le film 7 en SiN et la couche de chapeau 18 en InGaAs sous le film 7 en
41 2736211
SiN en tant que masques, la couche de placage supérieure 3 en InP, la couche active 2 en InGaAsP et la couche de placage inférieure 1 en InP sont sélectivement attaquées à l'acide pour former une base de nervure 301 comprenant des portions des couches semi-conductrices 1 à 3 sous la couche de chapeau 18 en InGaAs. La profondeur d'attaque est d'environ 4 Mm. De préférence, un réactif d'attaque à base de HC1 est utilisé pour l'attaque à l'acide. Etant donné que l'attaque à l'acide est isotropique, l'attaque n'est pas seulement conduite dans la direction perpendiculaire à la surface du substrat mais également dans la direction horizontale de façon que la largeur de la base de nervure 301 devienne plus étroite que la largeur du film 7 en SiN, c'est-à-dire la largeur de la
couche de chapeau 18 en InGaAs.
Ci-après, comme cela est illustré sur la figure 4(b), en utilisant le film en SiN comme un masque, une couche 4 en InAlAs à haute résistance est établie par croissance selon MOCVD jusqu'à une profondeur équivalent à la hauteur de la base de la nervure 301 et, subséquemment, une couche de revêtement inférieure 11 en InP du type et une couche de revêtement supérieure 13 en InP du type p sont établies par croissance sur la couche à haute résistance 4 de façon à remplir les espaces aux deux côtés de la base de nervure 301, lesquels espaces sont formés en attaquant à l'acide, comme décrit ci-dessus, les couches semi- conductrices. La couche à forte résistance 4 sert de couche d'arrêt de courant. Les couches de revêtement inférieure et supérieure 11 et 13 évitent que la surface de la couche 4 en InAlAs à haute
résistance ne soit exposée à l'air et oxydée.
Supplémentairement, la couche de revêtement inférieure 11 supprime l'injection de trous dans la couche à haute résistance 4, et la couche de revêtement supérieure 13 évite la création d'un courant de fuite entre la couche de revêtement supérieure 13 et la couche de contact en InGaAs du type p qui est établie postérieurement par reformation sur la couche de revêtement 13. Comme cela est décrit lors du premier mode de réalisation de l'invention, la couche 4 en
42 2736211
InAlAs à haute résistance est établie par croissance à une température relativement faible d'environ 500 C, et la concentration en donneur peu profond NSD, la concentration en accepteur peu profond NSA et la concentration en donneur profond NDD présentent des relations de NSA > NSD et NSA - NSD < NDD, grâce à quoi une résistivité élevée dépassant x 104 Q cm est réalisée. En plus, il résulte de la faible température de croissance, que la couche à haute résistance 4 adhère intimement à la face arrière de la couche de chapeau 18 en InGaAs exposée aux deux côtés de la base de nervure 301. A l'étape de la figure 4(c), après enlèvement du film 7 en SiN, une couche de contact 8 en InGaAs du type p est établie par croissance sur la couche de chapeau 18 en InGaAs du type p et sur la couche de recouvrement supérieure 13 en InP du type p. La couche de contact 8 en InGaAs a une composition qui est adaptée, quant au réseau, à InP. Ensuite, un film 9 en SiO2 est formé sur des portions de la couche de
contact 8 à l'exception d'une portion opposée à la nervure.
Puis, une électrode de surface 5 (électrode côté p) comprenant AuZn(100200nm)/Au(2pm) est formée sur une région comprenant la surface exposée de la couche de contact 8 en InGaAs du type p, et une électrode arrière 6 (électrode côté n) comprenant AuGe(100-200nm)/Au(lpm) est formée sur la face arrière du substrat 100 en InP. Les couches en Au et ces
électrodes 5 et 6 sont formées par électrodéposition.
Il en résulte qu'un dispositif laser à semi-conducteur montré sur la figure 4(c) comprenant la couche 4 en InAlAs à haute résistance, la couche de recouvrement supérieure 13 et la couche de recouvrement inférieure 11 qui sont établies par croissance selon MOCVD sur les deux côtés de la nervure 30 comprenant la base des nervures 301 et la couche de chapeau
18 est fabriqué.
Dans ce quatrième mode de réalisation de l'inventino, bien que la couche 4 en InAlAs à haute résistance contient un métal Al facilement oxydable, étant donné que la surface de cette couche 4 est recouverte de couches supérieure et
43 2736211
inférieure 13 et 11 en InP et la couche de chapeau 18 qui sont établies par croissance subséquemment à la couche 4 à haute résistance, la surface de la couche 4 à haute résistance n'est pas exposée à l'air et oxydée quand le film 7 en SiN est enlevé par attaque. De plus, étant donné que la couche de recouvrement en InP et la couche de chapeau 18 ne contiennent pas d'Al, ces couches ne sont pas oxydées mêmes lorsqu'elles sont exposées à l'air. De ce fait, la couche de contact 8 en InGaAs établie par croissance sur la couche de revêtement supérieure et sur la couche de chapeau présente une qualité cristalline satisfaisante. Il en résulte qu'un contact ohmique satisfaisant est réalisé entre la couche de
contact 8 et l'électrode de surface 5.
L'impureté contenue dans la couche 4 en InAlAs à haute résistance servant d'accepteur peu profond n'est pas limitée au carbone. Par exemple, du beryllium ou magnésium dopé peut être utilisé. Lorsque l'oxygène servant de donneur profond est dopé davantage, la concentration en donneur profond NDD est augmenté et la gamme de la concentration d'accepteur peu profond NSA qui satisfait à NSA - NSD < NDD est augmentée, si
bien que le contrôle de NSA est facilité.
De plus, lorsque InAlGaAs est établi par croissance dans les mêmes conditions que celles pour InAlAs, une couche
à haute résistance similaire est réalisée.
[Mode de réalisation 5] Les figures 5(a)-5(c) sont des diagrammes pour
expliquer un procédé de fabrication d'un dispositif à semi-
conducteur comprenant un laser semi-conducteur et un modulateur de lumière, qui sont intégrés au même substrat (appelé ci- après laser semi-conducteur intégré et modulateur de lumière) et des couches en InAlAs à haute résistance établies par croissance sur les deux côtés de la structure à nervure par MOCVD, selon un cinquième mode de réalisation de l'invention. Plus spécifiquement, la figure 5(a) est une vue de dessus illustrant une étape de la croissance des couches
semi-conductrices comme constituant du dispositif à semi-
conducteur, la figure 5(b) est une vue en coupe du dispositif
44 2736211
à semi-conducteur le long de la ligne longitudinale de la structure nervurée, et la figure 5(c) est une vue en coupe le long d'une ligne 5c5c sur la figure 5(b). Sur ces figures, les mêmes numéros de référence que sur les figures l(a)-l(d) désignent les mêmes ou les parties correspondantes. Le numéro de référence 10 désigne un film isolant, tel que du SiO2, le numéro 12 désigne une couche active à puits quantiques multiple (appelé ci-après MQW), le numéro 211 désigne un laser semiconducteur, le numéro 212 désigne un modulateur de lumière, le numéro 51 désigne une électrode de surface (électrode côté p) du laser semi-conducteur, le numéro 52 désigne une électrode de surface (électrode côté p) du modulateur de lumière, le numéro 201 désigne une région du substrat 100 o le laser semi-conducteur est fabriqué (appelé ci-après région laser), et le numéro 202 désigne une région du substrat 100 ou le modulateur de lumière est fabriqué
(appelé ci-après région de modulateur de lumière).
Initialement, comme cela est illustré sur la figure (a), une paire de films isolants 10, tel que du SiO2, est formée sur la surface du substrat 100 en InP du type p, en prenant en sandwich la région de laser 201. La région de modulateur de lumière 202 est adjacente à la région de laser 201. En utilisant les films isolants 10 à titre de masques, une couche de placage inférieure 1 en InP du type n, une couche active MQW 12, une couche de placage supérieure 3 en InP du type p et une couche de contact 8 en InGaAs du type p sont successivement établies par croissance sur toute la surface du substrat 100 en InP. La couche de placage inférieure 1, la couche de placage supérieure 3 et la couche de contact 8 sont identiques à celles montrées à l'occasion du premier mode de réalisation de l'invention. La couche active MQW 12 comprend une pluralité de puits quantiques, et la couche à puits comprend InGaAsP et la couche d'arrêt comprend InGaAsP, InGaP ou InP. Etant donné que les couches semi-conductrices décrites ci-dessus ne sont pas établies par
croissance sur les films isolants 10, ces couches semi-
conductrices sont plus épaisses dans la région de laser 201
2736211
que dans l'autre région comprenant la région de modulateur de lumière 202. Par conséquent, la largeur de chaque puits quantique inclus dans la couche active MQW 12 est plus large dans la région laser 201 que dans la région de modulateur de lumière 202. Ensuite, comme dans le premier mode de réalisation de l'invention, une structure à nervure et des électrodes sont fabriquées. Plus spécifiquement, un film en SiN en forme de bande (premier film isolant) est formé sur la couche de contact 8 en InGaAs du type p sur la région laser 201 et la région de modulateur de lumière 202. En utilisant le film en SiN comme un masque, les couches semi-conductrices sur le substrat 100 en InP sont attaquées par attaque à sec anisotropique, telles que du RIE en formant une nervure en
forme de bande 30 comprenant des portions des couches semi-
conductrices en dessous du film en SiN. La profondeur d'attaque est d'environ 4 pm. Etant donné que l'attaque à sec est anisotropique, la largeur du film 7 en SiN est approximativement égale à la largeur de la nervure 30. La nervure 30 s'étend au-dessus de la région de laser 201 et la région de modulateur de lumière 202. En outre, en utilisant le film en SiN comme un masque, une couche 4 en InAlAs à haute résistance est sélectivement établie par croissance selon MOCVD de façon à remplir les espaces sur les deux côtés de la nervure 30, lesquels espaces sont formés par l'attaque décrite ci-dessus des couches semi-conductrices. Comme cela est décrit à l'occasion du premier mode de réalisation de l'invention, la couche 4 en InAlAs à haute résistance est établie par croissance à une température relativement faible d'environ 500 C, et la concentration en donneur peu profond NSD, la concentration en accepteur peu profond NSA et la concentration en donneur profond NDD ont des relations de NSA > NSD et NSA - NSD < NDD, si bien qu'une résistivité élevée
dépassant 5 x 104 Q cm est réalisée.
Après enlèvement du film en SiN, un film 9 en SiO2 (second film isolant) est formé sur la surface de la couche 4 en InAlAs à haute résistance. Cependant, la surface de la
46 2736211
couche de contat 8 en InGaAs du type p devrait être exposée.
Après, des électrodes de surface électriquement espacées 51 et 52 (électrodes côté p) sont formées sur la couche de contact 8 dans la région laser 201 et la région de modulateur de lumière 202, respectivement. Ces électrodes de surface comprennent AuZn(100- 200nm)/Au(2pm). Ensuite, une électrode
arrière 6 (électrode côté n) comprenant AuGe(100-
nm)/Au(lpm) est formée sur la face arrière du substrat 100 en InP. De cette manière, un laser semi-conducteur intégré et un modulateur de lumière montré sur les figures 5(b) et 5(c)
est complété.
Dans ce dispositif à semi-conducteur, comme cela est montré sur les figures 5(b) et 5(c), le laser semi-conducteur 211 et le modulateur de lumière 200 sont intégrés au substrat 100 et comprennent la couche active 12 MQW continue, et la couche 4 en InAlAs à haute résistance est déposée sur les deux côtés de la structure de nervure comprenant la couche active 12. Dans ce dispositif, étant donné que la largeur du puits quantique dans la couche active MQW 12 est plus large dans le laser semi-conducteur 211 que dans le modulateur de lumière 212, la différence d'énergie entre le niveau de base de la bande de conduction et le niveau de base de la bande interdite dans le puits quantique est plus faible dans le laser semi-conducteur 211 que dans le modulateur de lumière 212. De ce fait, lorsqu'aucune tension de polarisation n'est appliquée au modulateur de lumière 212, la lumière laser ammenée à osciller dans le laser semi-conducteur 211 et transférée au modulateur de lumière 212 n'est pas absorbée dans la couche active 12 du modulateur de lumière 212 mais passe à travers la couche active 12. D'autre part, lorsqu'une tension de polarisation inverse est appliquée au modulateur de lumière 212, de la lumière de laser amenée à osciller dans le laser semi-conducteur 211 est absorbée dans la couche active 12 du modulateur de lumière en raison de l'effet de Stark de confinement de quanta (SCSE). De cette manière, la lumière laser émise par le laser semi- conducteur 21 amenée à fonctionner en mode DC est modulée par changement de la
47 2736211
tension de polarisation appliquée au modulateur de lumière 212. Dans ce cinquième mode de réalisation de l'invention, après la croissance sélective de la couche 4 en InAlAs à haute résistance, lorsque le film SiN est enlevé par attaque, la surface de la couche 4 en InAlAs à haute résistance est exposée à l'air et oxydée. Cependant, étant donné qu'aucune couche semi-conductrice telle qu'une couche de contact, n'est établie par réformation sur la surface oxydée de la couche 4 en InAlAs à haute résistance, une dégradation non souhaitée
de la qualité cristalline de la couche établie par post-
croissance est évitée. De plus, la couche de contact 8 en InGaAs ne contient pas d'éléments oxydables tels que A1, la surface de la couche de contact 8 n'est pas oxydée après enlèvement du film en SiN. De ce fait, un contact ohmique satisfaisant entre la couche de contact 8 et l'électrode de surface 51 (52) est réalisé. Il en résulte que les
caractéristiques électriques du dispositif laser à semi-
conducteur sont améliorées, de façon significative.
L'impureté contenue dans la couche 4 en InAlAs à haute résistance et servant d'accepteur peu profond n'est pas limitée au carbone. Par exemple du beryllium ou magnésium dopé peut être utilisé. Lorsque l'oxygène servant de donneur profond est dopée davantage, la concentration en donneur profond NDD est augmentée et la gamme de la concentration en accepteur peu profond NSA qui satisfait à NSA - NSD < NDD,
est augmentée, si bien que le contrôle de NSA est facilité.
De plus, lorsque l'InAlGAs est établi par croissance dans les mêmes conditions de croissance que celles pour
InAlAs, une couche à haute résistance similaire est réalisée.
Bien que dans le cinquième mode de réalisation les étapes de processus après la formation de la nervure en forme de bande sont identiques à celles décrites dans le premier mode de réalisation, les étapes peuvent être identiques à celles décrites dans n'importe lequel des modes de
réalisation 2, 3 et 4.
48 2736211
Claims (35)
1. Procédé de fabrication d'un dispositif à semi-
conducteur (figures l(a)-l(d)) caractérisé en ce qu'il comprend les opérations de: former un premier film isolant (7) en forme de bande sur une couche semi-conductrice; utiliser le premier film isolant comme un masque (7), attaquer la couche semi-conductrice jusqu'à une profondeur prédéterminée pour former une structure de nervure (30) en
forme de bande, comprenant une portion de la couche semi-
conductrice laissée en dessous du premier film isolant (7); utiliser le premier film isolant (7) comme un masque, établir par croissance une couche à haute résistance (4) comprenant de l'InAlAs ou InAlGaAs venant en contact avec les deux côtés de la structure de nervure (30), selon MOCVD, ladite couche à haute résistance (4) ayant une concentration en donneur peu profond NSD, une concentration en accepteur peu profond NSA et une concentration en donneur profond NDD selon des relations NSA > NSD et NSA - NSD < NDD; après enlèvement de la première couche isolante (7), former un second film isolant (9) recouvrant toute la surface de la couche à haute résistance (4); et
former une électrode de surface (5) sur la couche semi-
conductrice à la surface de la structure de nervure (30).
2. Procédé selon la revendication 1, caractérisé en ce qu'il comprend l'opération de former la structure de nervure précitée (30) par attaque à sec, de façon anisotropique, de
la couche semi-conductrice.
3. Procédé selon la revendication 1, (figures 2(a)-
2(e)), caractérisé en ce que la couche semi-conductrice précitée comprend une couche de base semi-conductrice et une
couche de contact (8) disposée sur la couche de base semi-
conductrice et comprenant un semi-conducteur qui établit un contact ohmique avec l'électrode de surface (5); et ledit procédé comprend les opérations de:
49 2736211
former le premier film isolant (7) en forme de bande sur la couche de contact semi-conductrice (8); utiliser le premier film isolant (7) comme un masque, attaquer à sec, de façon anisotropique, la couche de contact (8) et, subséquemment, utiliser le premier film isolant (7) et une portion de la couche de contact (8) laissée sous le film isolant (7), à titre de masques, attaquer à l'acide sélectivement la couche de base semi-conductrice jusqu'à une profondeur prédéterminée pour former une partie de base de nervure (301) en forme de bande comprenant une portion de la couche de base semi-conductrice et dont les deux surfaces latérales sont disposées à l'intérieur des deux extrémités de la couche de contact (8), de façon à former une structure de nervure en forme de bande (30) comprenant la couche de contact (8) et la partie de base de nervure (301); et établir par croissance la couche à haute résistance (4) précitée de façon que la surface de la couche à haute résistance (4) vienne en contact avec des portions de la face arrière de la couche de contact (8) exposée aux deux côtés de
la partie de base de la nervure (301).
4. Procédé selon la revendication 1, caractérisé en ce que la couche semi-conductrice précitée comprend un substrat semi-conducteur (100) d'un premier type de conductivité, une couche de placage inférieure (1), semi-conductrice, d'un premier type de conductivité ayant une bande interdite, une couche active semi-conductrice (2) non dopée ayant une bande interdite plus étroite que la bande interdite de la première
couche de placage (1), une seconde couche de placage semi-
conductrice (3) d'un second type de conductivité opposé au premier type de conductivité et ayant une bande interdite plus large que la bande interdite de la couche active (2), et une couche de contact semiconductrice (8) d'un second type de conductivité, ces couches semiconductrices étant établies par croissance successivement sur le substrat semi-conducteur (100); et ledit procédé comprend les opérations de:
2736211
former le premier film isolant (7) en forme de bande sur la couche de contact (8); et utiliser le premier film isolant (7) comme un masque, attaquer ces couches semi-conductrices jusqu'à ce que la couche de placage inférieure (1) ou le substrat semi-
conducteur (100) soit exposé.
5. Procédé selon la revendicaiton 3, caractérisé en ce que, la couche de base semi-conductrice précitée comprenant un substrat semi-conducteur (100) d'un premier type de conductivité, une couche de placage semiconductrice (1) d'un premier type de conductivité ayant une bande interdite, une couche active semi-conductrice (2) non dopée ayant une bande interdite plus étroite que la bande interdite de la couche de placage inférieure (1), et une couche de placage supérieure semiconductrice (3) d'un second type de conductivité opposé au premier type de conductivité et ayant une bande interdite plus large que la bande interdite de la couche active (2), ces couches semi-conductrices étant successivement établies par croissance sur le substrat semi-conducteur 100, et la couche de contact (8) précitée comprenant un semi- conducteur d'un deuxième type de conductivité, ledit procédé comprend l'opération d'attaquer ces couches de base semi-conductrices jusqu'à ce que la couche de placage inférieure (1) ou le
substrat semi-conducteur (100) soit exposé.
6. Procédé selon la revendication 4, caractérisé en ce que la couche active précitée (2) comprend une structure à
puits quantique unique ou multiple.
7. Procédé selon la revendication 4, caractérisé en ce que la couche active (2) est une couche produisant une lumière laser, et le dispositif semi-conducteur est un dispositif laser à semi- conducteur comprenant la couche active.
8. Procédé selon la revendication 6, caractérisé en ce que la couche active (2) précitée est une couche absorbant de la lumière due à l'effet de Stark de confinement de quanta et le dispositif à semi-conducteur précité est un modulateur de
lumière comprenant la couche active.
51 2736211
9. Procédé selon la revendication 6 (figures 5(a)-5(c)) caractérisé en ce qu'il comprend les opérations de: former une paire de films isolants (10) sur le substrat semi-conducteur (100), prendre en sandwich une première région (201) du substrat (100) o un laser semi-conducteur doit être fabriqué ultérieurement; utiliser les films isolants (10) en tant que masque, établir par croissance sélectivement la couche de placage inférieure (1), la couche active (2), la couche de placage supérieure (3) et la couche de contact (8) sur la première région (201) et sur une seconde région (202) du susbtrat (100), adjacente à la première région (201), o un modulateur de la lumière doit être fabriqué ultérieurement, ces couches semi-conductrices établies par croissance étant plus épaisses dans la première région (201) que dans la seconde région
(202);
former la nervure en forme de bande précitée s'étendant sur la première région (201) et la seconde région (202); former une première électrode de surface (51) pour un laser semi-conducteur et une seconde électrode de surface (52) pour un modulateur de lumière sur la nervure en forme de bande opposée à la première région (201) et la seconde région (202), respectivement, ces électrodes (51 et 52) étant électriquement séparées l'une de l'autre; et après la formation des électrodes de surface (51, 52) former une électrode arrière (6) sur la face arrière du substrat semi-conducteur (100), pour fabriquer ainsi un laser semi- conducteur (211) et un modulateur de lumière (212) intrégés, comprenant la couche active continue (12) dans
laquelle la couche active incluse dans le laser semi-
conducteur (211) produit une lumière laser et la couche active incluse dans le modulateur de la lumière (212) absorbe la lumière laser due à l'effet de Stark de confinement de quanta.
10. Procédé de fabrication d'un dispositif à semi-
conducteur (figure 3(a)-3(d)), caractérisé en ce qu'il comprend les étapes de:
52 2736211
former un film isolant (7) en forme de bande sur une surface d'une couche semi-conductrice; utiliser le film isolant (7) comme un masque, attaquer à sec, de façon anisotropique, la couche semi-conductrice jusqu'à une profondeur prédéterminée pour former une nervure en forme de bande (30) comprenant une portion de la couche semi-conductrice laissée sous le film isolant; utiliser le film isolant (7) comme un masque, réaliser par croissance, de façon sélective, une ocuche à haute résistance (4) comprenant de l'InAlAs ou InAlGaAs venant en contact avec les deux surfaces latérales de la nervure (30), selon MOCVD, ladite couche à haute résistance (4) ayant une concentration en donneur peu profond NSD, une concentration en accepteur peu profond NSA et une concentration en donneur profond NDD selon les relations NSA > NSD et NSA - NSD < NDD, et, subséquemment, établir par croissance une couche de recouvrement (11, 13) sur toute la surface de la couche à haute résistance (4), ladite couche de revêtement (11, 13) comprenant un semi- conducteur qui est plus difficile à combiner avec de l'oxygène que le semi-conducteur de la couche à haute résistance (4); après enlèvement du film isolant (7), établir par
croissance une couche de contact (8) comprenant un semi-
conducteur qui établit un contact ohmique avec une électrode de surface (5) qui sera produite ultérieurement, sur la nervure (30) et sur la couche de revêtement (11, 13); et produire une électrode de surface (5) sur la surface de
la couche de contact (8).
11. Procédé selon la revendication 10, caractérisé en ce qu'il comprend en outre les opérations de former la nervure en forme de bande (30) précitée en attaquant à sec, de façon anisotropique, la couche semi-conductrice jusqu'à une profondeur prédéterminée en utilisant le film isolant (7) comme un masque, et, subséquemment, d'attaquer à l'acide la couche semi-conductrice sur les deux côtés de la nervure (30) de façon que les deux côtés de la nervure soient situés à
l'intérieur de deux extrémités du film isolant (7).
53 2736211
12. Procédé selon la revendication 10, caractérisé en ce que, la couche semi-conductrice précitée comprenant un substrat semi-conducteur (100) d'un premier type de
conductivité, une couche de placage inférieure semi-
conductrice (1) d'un premier type de conductivité ayant une bande interdite, une couche active semi-conductrice (2) non dopée ayant une bande interdite plus étroite que la bande interdite de la couche de placage inférieure (1), et une couche de placage supérieure semiconductrice (3) d'un second type de conductivité opposé au premier type de conductivité et ayant une bande interdite plus large que la bande
interdite de la couche active (2), ces couches semi-
conductrices étant successivement établies par croissance sur le substration semi-conducteur (100) et la couche de contact précitée (8) comprenant un semi-conducteur d'un premier type de conductivité, ledit procédé comprend l'opération d'attaquer ces couches semi- conductrices jusqu'à ce que la
couche de placage inférieure (1) ou le substrat semi-
conducteur (100) soit exposé.
13. Procédé selon la revendication 12, caractérisé en ce que le substrat semi-conducteur précité (100), la couche de placage inférieure précitée (1), la couche de placage supérieure précitée (3) et la couche de revêtement précitée (11, 13) comprennent de l'InP et la couche de contact (8)
précitée comprend de l'InGaAs.
14. Procédé selon la revendication 13, caractérisé en ce que la couche de revêtement précité (11, 12) comprend une couche de revêtement ou de recouvrement (11) inférieure en InP d'un premier type de comductivité, établie par croissance sur la surface de la couche à haute résistance (4) et une couche de revêtement supérieure (13) en InP d'un second type de conductivité, établie par croissance sur la couche de
revêtement inférieure (11).
15. Procédé selon la revendication 13, caractérisé en ce que la couche active précitée (2) comprend une structure à
puits quantique unique ou multiple.
54 2736211
16. Procédé selon la revendication 12, caractérisé en ce que la couche active précitée (2) est une couche
produisant une lumière laser et le dispositif à semi-
conducteur précité est un dispositif laser à semi-conducteur comprenant la couche active.
17. Procédé selon la revendication 15, caractérisé en ce que la couche active précitée (2) est une couche absorbant de la lumière due à l'effet de Stark de confinement de quanta, et le dispositif à semi-conducteur précité est un
modulateur de lumière comprenant la couche active.
18. Procédé selon la revendication 15 (figures 5(a)-
(c)) caractérisé en ce qu'il comprend les opérations de: former une paire de films isolants (10) sur le substrat semi-conducteur (100), prendre en sandwich une première région (210) du substrat o un laser semi-conducteur doit être fabriqué ultérieurement; utiliser les films isolants (10) en tant que masques, établir par croissance, sélectivement, la couche de placage inférieure (1), la couche active (2) et la couche de placage supérieure (3), sur la première région (201) et une seconde région (202) du substrat, adjacente à la première région (201), o un modulateur de lumière est fabriqué ultérieurement, ces couches semi-conductrices établies par croissance étant plus épaisses dans la première région (201) que dans la seconde région (202); former la nervure précitée en forme de bande s'étendant sur la première région (201) et la seconde région (202); former une première électrode de surface (51) pour un laser semi-conducteur et une seconde électrode de surface (52) pour un modulateur de lumière sur la nervure en forme de bande opposée à la première région (201) et la seconde région (202), respectivement, ces électrodes (51, 52) étant électriquement séparées l'une de l'autre; et après la formation des électrodes de surfaces, former une électrode arrière (6) sur la face arrière du substrat
semi-conducteur (100), de façon à fabriquer un laser semi-
conducteur (201) et un modulateur de lumière intégrés
2736211
comprenant la couche active continue (12) dans laquelle la couche active incluse dans le laser semi-conducteur (211) produit de la lumière laser et la couche active incluse dans le modulateur de lumière (212) absorbe de la lumière laser en raison de l'effet de Stark de confinement de quanta.
19. Procédé de fabrication d'un dispositif à semi-
conducteur (figures 4(a)-4(c)), caractérisé en ce qu'il comprend les opérations de: établir par croissance une couche de chapeau (18) sur une couche de base semi-conductrice, la couche de chapeau
(18) comprenant un semi-conducteur différent du semi-
conducteur de la couche de base; former un film isolant en forme de bande (7) sur la couche de chapeau (18); utiliser le film isolant (7) comme un masque, attaquer à sec, de façon anisotropique, la couche de chapeau (18) et, subséquemment, utiliser le film isolant (7) et la couche de chapeau (18) laissée en dessous du film isolant (7), en tant que masques, attaquer à l'acide, de façon sélective, la couche de base semi-conductrice pour former une partie de base de la nervure (301) en forme de bande comprenant une portion de la couche de base semi- conductrice et ayant deux surfaces latérales disposées à l'intérieur des deux extrémités de la couche de chapeau (18), de façon à former une structure de la nervure en forme de bande (30) comprenant la couche de chapeau (18) et la partie de base de la nervure
(301);
utiliser le film isolant (7) comme un masque, établir par croissance une couche à haute résistance (4) comprenant de l'InAlAs ou InAlGaAs, selon MOCVD, mettre en contact les deux surfaces latérales de la partie de base de la nervure (301) et mettre en contact les portions de la face arrière de la couche de chapeau (18) exposées sur les deux côtés de la partie de base de la nervure (301), ladite couche (4) à haute résistance ayant une concentration en donneur peu profond NSD, une concentration en accepteur peu profond NSA et une concentration en donneur profond NDD selon les relations NSA
56 2736211
> NSD et NSA - NSD < NDD, et subséquemment établir par croissance une couche de revêtement (11, 13) sur toute la surface de la couche à haute résistance (4), ladite couche de revêtement (11, 13) comprenant un semiconducteur qui est plus difficile à combiner avec de l'oxygène que le semi- conducteur de la couche à haute résistance (4); après enlèvement du film isolant (7), établir par
croissance une couche de contact (8) comprenant un semi-
conducteur qui établit un contact ohmique avec une électrode de surface (5) qui sera fabriquée plus tard, sur la nervure (30) et sur la couche de revêtement (11, 13); et produire une électrode de surface (5) sur la surface de
la couche de contact (18).
20. Procédé selon la revendication 19, caractérisé en ce que, la couche de base semi-conductrice précitée comprenant un substrat semi-conducteur (100) d'un premier
type de conductivité, une couche de placage inférieure semi-
conductrice (1) d'un premier type de conductivité, ayant une bande interdite, une couche active semi-conductrice (2) non dopée ayant une bande interdite plus étroite que la bande interdite de la couche de placage inférieure (1), et une couche de placage supérieure semiconductrice (3) d'un second type de conductivité opposé au premier type de conductivité et comprenant une bande interdite plus large que la bande
interdite de la couche active (2), ces couches de base semi-
conductrices étant successivement établies par croissance sur le susbtrat semi-conducteur (100), ladite couche de contact comprenant un semi-conducteur d'un second type de conductivité et ladite couche de chapeau (18) comprenant un semi-conducteur d'un second type de conductivité; le procédé comprend l'opération d'attaquer ces couches de base semi-conductrices jusqu'à ce que la couche de placage
inférieure (1) ou le semi-conducteur (100) soit exposé.
21. Procédé selon la revendication 20, caractérisé en ce que le substrat semi-conducteur précité (100), la couche de placage inférieure précitée (1), la couche de placage supérieure précitée (3) et la couche de revêtement précitée
57 2736211
(11, 13) comprennent de l'InP, et la couche de contact précitée (8) et la couche de revêtement précitée (18)
comprennent de l'InGaAs.
22. Procédé selon la revendication 21, caractérisé en ce que la couche de revêtement précitée (11, 13) comprend une couche de revêtement inférieure (11) en InP d'un premier type de conductivité établie par croissance sur la surface de la couche à haute résistance (4) et une couche de revêtement supérieure (13) en InP d'un second type de conductivité et établie par croissance sur la couche de revêtement inférieure (11).
23. Procédé selon la revendication 20, caractérisé en ce que la couche active précitée (2) comprend une structure à
puits quantique unique ou multiple.
24. Procédé selon la revendication 20, caractérisé en ce que la couche active précitée (2) est une couche
produisant de la lumière laser, et le dispositif à semi-
conducteur précité est un dispositif laser à semi-conducteur
comprenant la couche active.
25. Procédé selon la revendication 23, caractérisé en ce que la couche active précitée (2) est une couche absorbant la lumière due à l'effet de Stark de confinement de quanta, et le dispositif à semi-conducteur précité est un modulateur
de lumière comprenant la couche active.
26. Procédé selon la revendication 23 (figures 5(a)-
(c)), caractérisé en ce qu'il comprend les opérations de: former une paire de films isolants (10) sur le substrat semi-conducteur (100), prendre en sandwich une première région (201) du substrat (100) o un laser semi-conducteur doit être fabriqué ultérieurement; utiliser les films isolants (10) en tant que masques, établir par croissance, sélectivement, la couche de placage inférieure (1), la couche active (12), la couche de placage supérieure (3) et la couche de chapeau (18) sur la première région (201) et sur une seconde région (202) du substrat (100), adjacente à la première région (201), o un modulateur de lumière doit être fabriqué ultérieurement, ces couches
58 2736211
semi-conductrices établies par croissance étant plus épaisses dans la première région (201) que dans la seconde région
(202);
former la nervure en forme de bande précitée s'étendant sur la première région (201) et sur la seconde région (202); former une première électrode de surface (51) pour un laser semi-conducteur et une seconde électrode de surface (52) pour un modulateur de lumière sur la nervure en forme de bande opposée ou en face de la première région (201) et la seconde région (202), respectivement, ces électrodes (51, 52) étant électriquement séparées l'une de l'autre; et après la formation des électrodes de surface (51, 52) former une électrode arrière (6) sur la face arrière du substrat semi-conducteur (100), de façon à fabriquer un laser semi-conducteur (211) et un modulateur de lumière (212) intégrés comprenant la couche active continue (12) dans
laquelle la couche active incluse dans le laser semi-
conducteur (211) produit de la lumière laser et la couche active incluse dans le modulateur de lumière (212) absorbe la lumière laser due à l'effet de Stark de confinement de quanta.
27. Dispositif semi- conducteur (figure l(d)), fabriqué selon le procédé comprenant les opérations de: former un premier film isolant (7) en forme de bande sur une couche semi-conductrice; utiliser le premier film isolant comme un maque (7), attaquer la couche semi-conductrice jusqu'à une profondeur prédéterminée pour former une structure de nervure en forme
de bande (30) comprenant une portion de la couche semi-
conductrice laissée sous le premier film isolant (7); utiliser le premier film isolant (7) comme un masque, établir par croissance une couche à haute résistance (4) comprenant InAlAs ou InAlGaAs en contact avec les deux côtés de la structure de nervure (30), selon MOCVD, ladite couche à haute résistance (4) ayant une concentration en donneur peu profond NSD, une concentration en accepteur peu profond NSA
59 2736211
et une concentration en donneur profond NDD selon les relations NSA > NSD et NSA - NSD < NDD; après enlèvement du premier film isolant (7), former un second film isolant (9) recouvrant la surface entière de la couche & haute résistance (4); et
former une électrode de surface (5) sur la couche semi-
conductrice à la surface de la structure de la nervure (30).
28. Dispositif semi-conducteur selon la revendication 27, caractérisé en ce que la structure de nervure (30) est formée par attaque à sec, de façon anisotropique, de la
couche semi-conductrice.
29. Dispositif semi-conducteur selon la revendication 28 (figures 5(a)5(c)), caractérisé en ce qu'il comprend: la couche semi-conductrice précitée comprenant un substrat semi-conducteur (100) d'un premier type de
conductivité, une couche de placage inférieure semi-
conductrice (1) d'un premier type de conductivité et ayant une bande interdite, une couche active semi-conductrice (12) non dopée comprenant une structure à puits quantique unique
ou multiple dans laquelle la couche à puits comprend un semi-
conducteur ayant une bande interdite plus étroite que la bande interdite de la couche de placage inférieure (1), une couche de placage supérieure semi-conductrice (3) d'un second type de conductivité opposé au premier type de conductivité et ayant une bande interdite plus large que la bande interdite de la couche à puits, et une couche de contact semi- conductrice (8) d'un second type de conductivité, ces couches étant établies par croissance, successivement et sélectivement sur une première région (201) du substrat (100) o un laser semi-conducteur (211) est fabriqué et sur une seconde région (202) du substrat (100) adjacente à la région laser (201) et sur laquelle un modulateur de lumière (212) est réalisé, avec ladite région laser (201) étant placée entre une paire de films isolants (100) servant de masque pour la croissance sélective;
2736211
ces couches semi-conductrices établies par croissance étant plus épaisses dans la région laser (201) que dans la région de modulateur (202); la nervure en forme de bande précitée s'étendant sur la région laser (201) et la région de modulateur (202); la couche active précitée (12) dans la région laser (201) produisant de la lumière laser; la couche active précitée (12) dans la région de modulateur (212) absorbant la lumière laser due & l'effet de Stark de confinement de quanta; l'électrode de surface précitée comprenant une première électrode de surface (51) pour un laser semi-conducteur (211) et une seconde électrode de surface (52) pour un modulateur de lumière (212) réalisée sur la nervure en forme de bande, opposée ou face à la région laser (201) et la région de modulateur (202), respectivement, ces électrodes (51, 52) étant électriquement séparées l'une de l'autre; une électrode arrière (6) formée sur la surface arrière du susbtrat semi- conducteur (100) sur la région laser (201) et la région de modulateur (202); et un dispositif laser semi-conducteur (211) fabriqué sur la région laser (201) du substrat et un modulateur de lumière (212) fabriqué sur la région de modulateur (202) du substrat, o la couche active (12) est continue sur le dispositif laser
(211) et le modulateur de lumière (212).
30. Dispositif semi-conducteur selon la revendication 27 (figures 2(a)2(e)), caractérisé en ce qu'il comprend: la couche semi-conductrice précitée comprenant une couche de base semi-conductrice et une couche de contact (8) disposée sur la couche de base semi-conductrice et comprenant un semi-conducteur qui établit un contact ohmique avec l'électrode de surface (5); la structure de nervure précitée (30) comprenant une portion de la couche de contact (8) et une partie de base de nervure (301), et ladite structure de nervure (30) étant fabriquée selon un procédé comprenant les opérations de former le premier film isolant (7) en forme de bande sur la
61 2736211
couche de contact semi-conductrice (8), d'utiliser le premier film isolant (7) comme un masque, d'attaquer à sec, de façon anisotropique, la couche de contact (8), et, subséquemment, d'utiliser le premier film isolant (7) et une portion de la couche de contact (8) laissée sous le film isolant (7), en tant que masques, d'attaquer à l'acide, sélectivement, la couche de base semi-conductrice jusqu'à une profondeur prédéterminée pour former la partie de base de nervure (301) comprenant une portion de la couche de base semi-conductrice et ayant deux surfaces latérales disposées à l'intérieur des deux extrémités de la couche de contact (8); et la couche à haute résistance précitée (4) étant sélectivement établie par croissance de façon que la surface de la couche à haute résistance (4) vienne en contact avec des portions de la surface arrière de la couche de contact (8) exposée aux deux côtés de la partie de partie de base de
nervure (301).
31. Dispositif semi-conducteur selon la revendication (figures 5(a)5(c)), caractérisé en ce qu'il comprend: la couche de base semiconductrice précitée comprenant un substrat semi-conducteur (100) d'unpremier type de conductivité, une couche de placage inférieure (1) d'un premier type de conductivité et ayant une bande interdite, une couche active semi-conductrice (12) non dopée, comprenant une structure à puits quantique unique ou multiple dans laquelle la couche à puits comprend un semi-conducteur ayant une bande interdite plus étroite que la bande interdite de la couche de placage inférieure (1), une couche de placage supérieure (3) d'un second type de conductivité, opposée au premier type de conductivité et ayant une bande interdite plus large que la bande interdite de la couche à puits, ces couches étant successivement et sélectivement établies par croissance sur une première région (201) du substrat (100) dans laquelle un laser semi- conducteur (211) est réalisé et une seconde région (202) du substrat (100) adjacente à la première région et dans laquelle un modulateur de lumière (212) est fabriqué, avec ladite région laser (201) étant
62 2736211
placée entre une paire de films isolants (10) servant de masques pour la croissance sélective;
la couche de contact précitée (8) comprenant un semi-
conducteur d'un second type de conductivité et étant établie par croissance, subséquemment à la couche de placage supérieure (3); la couche de placage inférieure précitée (1), la couche active (12), la couche de placage supérieure (3) et la couche de contact (8) étant plus épaisses dans la région laser (201) que dans la région de modulateur (202); la nervure en forme de bande précitée s'étendant sur la région laser (201) et la région de modulateur (202); ladite couche active (12) dans la région laser (201) produisant de la lumière laser; ladite couche active (12) dans la région de modulateur (202) absorbant la lumière laser due & l'effet de Stark de confinement de quanta; l'électrode de surface précitée comprenant une première électrode de surface (51) pour un laser semi-conducteur (211) et une seconde électrode de surface (52) pour un modulateur de lumière (212) disposé sur la nervure en forme de bande opposée ou face à la région laser (201) et la région de modulateur (202), respectivement, ces électrodes (51 et 52) étant électriquement séparées l'une de l'autre; une électrode arrière (6) formée sur la face arrière du substrat semiconducteur (100) sur la région laser (201) et la région de modulateur (202); un dispositif laser à semi-conducteur (211) réalisé sur la région laser (201) du substrat et un modulateur de lumière (212) réalisé sur la région de modulateur (202) du substrat, o la couche active (12) est continue sur le dispositif laser
(211) et le modulateur de lumière (212).
32. Dispositif à semi-conducteur (figures 3(a)-3(d)) fabriqué selon le procédé comprenant les opérations de: former un film isolant (7) en forme de bande sur une surface d'une couche semi-conductrice;
63 2736211
utiliser le film isolant (7) comme un masque, attaquer à sec, de façon anisotropique, la couche semi-conductrice jusqu'à une profondeur prédéterminée pour former une nervure en forme de bande (30), comprenant une portion de la couche semi-conductrice placée sous le film isolant; utiliser le film isolant (7) comme un masque, établir par croissance, sélectivement, une couche à haute résistance (4) comprenant de l'InAlAs ou InAlGaAs contactant les deux surfaces latérales de la nervure (30), selon MOCVD, ladite couche (4) à haute résistance ayant une concentration en donneur peu profond NSD, une concentration en accepteur peu profond NSA et une concentration en donneur profond NDD, selon les relations NSA > NSD et NSA - NSD < NDD, et d'établir par croissance, subséquemment, une couche de revêtement (11, 13) sur la surface entière de la couche à haute résistance (4), ladite couche de revêtement (11, 13) comprenant un semi-conducteur qui est plus difficile à combiner avec l'oxygène que le semi-conducteur de la couche à haute résistance (4); après l'enlèvement du film isolant (7), d'établir par
croissance une couche de contact (8) comprenant un semi-
conducteur qui établit un contact ohmique avec une électrode de surface (5) qui sera produite ultérieurement, sur la nervure (30) et sur la couche de revêtement (11, 13); et produire une électrode de surface (5) sur la surface de la couche de contact (8) et une électrode arrière (6) sur la
face arrière de la couche semi-conductrice.
33. Dispositif semi-conducteur selon la revendication 32 (figures 5(a)5(c)) caractérisé en ce qu'il comprend: la couche semi- conductrice précitée comprenant un substrat semi-conducteur (100) d'un premier type de
conductivité, une couche de placage inférieure semi-
conductrice (1) d'un premier type de conductivité et ayant une bande interdite, une couche active semi-conductrice (12) non dopée comprenant une structure à puits quantique unique
ou multiple dans laquelle la couche à puits comprend un semi-
conducteur ayant une bande interdite plus étroite que la
64 2736211
bande interdite de la couche de placage inférieure (1), et une couche de placage supérieure semi-conductrice (3) d'un second type de conductivité, opposée au premier type de conductivité et ayant une bande interdite plus large que la bande interdite de la couche à puits, ces couches étant successivement et sélectivement établies par croissance sur une première région (201) du substrat (100) dans laquelle un laser semi- conducteur (211) est fabriqué et sur une seconde région (202) du substrat (100), adjacente à la première région (201) et dans laquelle un modulateur de lumière (212) est fabriqué, avec ladite région laser (201) disposée entre une paire de films isolants (10) servant de masques pour la croissance sélective; ces couches semi-conductrices établies par croissance étant plus épaisses dans la région laser (201) que dans la région de modulateur (202); la nervure en forme de bande précitée s'étendant sur la région de laser (201) et la région de modulateur (202); ladite couche active (12) dans la région laser (201) produisant de la lumière laser; ladite couche active (12) dans la région de modulateur (202) absorbant la lumière laser due à l'effet de Stark de confinement de quanta; ladite électrode de surface comprenant une première électrode de surface (51) pour un laser semi-conducteur (211) et une seconde électrode de surface (52) pour un modulateur de lumière (212) disposé sur la nervure en forme de bande opposée à la région laser (201) et la région de modulateur (202), respectivement, ces électrodes (51, 52) étant électriquement séparées l'une de l'autre; et une électrode arrière (6) formée sur la surface arrière du susbtrat semi-conducteur (100) sur la région laser (201) et la région de modulateur (202); un dispositif laser semi-conducteur (211) fabriqué sur la région laser (201) du substrat et un modulateur de lumière (212) fabriqué sur la région de modulateur (202) du substrat,
2736211
la couche active (12) étant continue sur le dispositif laser
(211) et le modulateur de lumière (212).
34. Dispositif à semi-conducteur (figures 4(a)-4(d)) fabriqué selon le procédé comprenant les opérations de: établir par croissance une couche de chapeau (18) sur une couche de base semi-conductrice, ladite couche de chapeau
(18) comprenant un semi-conducteur différent du semi-
conducteur de la couche de base; former un film isolant en forme de bande (7) sur la couche de chapeau (18); utiliser le film isolant (7) comme un masque, attaquer à sec, de façon anistropique, la couche de chapeau (18), et subséquemment, utiliser le film isolant (7) et la couche de chapeau (18) laissées sous le film isolant (17) en tant que masques, attaquer à l'acide sélectivement la couche de base semi- conductrice pour former une partie de base de nervure en forme de bande (301) comprenant une portion de la couche de base semi-conductrice et dont les deux surfaces de côté sont disposées à l'intérieur des deux extrémités de la couche de chapeau (18), pour former ainsi une structure de nervure en forme de bande (30) comprenant la couche de chapeau (18) et la partie de base de la nervure (301); utiliser le film isolant (7) comme un masque, établir par croissance une couche à forte résistance (4) comprenant d'InAlAs ou InAlGaAs, selon MOCVD, établir un contact avec les deux surfaces de côté de la partie de base de nervure (301) et établir des contacts avec des portions de la surface arrière de la couche de chapeau (18) exposée sur les deux côtés de la partie de base de nervure (301), la couche (4) à haute résistance ayant une concentration en donneur peu profond NSD, une concentration en accepteur peu profond NSA et une concentration en donneur profond NDD, selon les relations NSA > NSD et NSA - NSD < NDD, et subséquemment établir, par croissance, une couche de revêtement (11, 13) sur la surface entière de la couche à haute résistance (4),
ladite couche de revêtement (11, 13) comprenant un semi-
66 2736211
conducteur qui est plus difficile à combiner avec l'oxygène que le semiconducteur de la couche à haute résistance (4); après enlèvement du film isolant (7), établir par
croissance une couche de contact (8) comprenant un semi-
conducteur qui établit un contact ohmique avec une électrode de surface (5) qui sera produite ultérieurement, sur la nervure (30) et sur la couche de revêtement (11, 13); et produire une électrode de surface (5) sur la surface de la couche de contact (18) et une électrode arrière (6) sur la
face arrière de la couche de nase semi-conductrice.
35. Dispositif semi-conducteur selon la revendication 34 (figures 5(a)5(c)), caractérisé en ce qu'il comprend: la couche de base semiconductrice précitée comprenant un substrat semi-conducteur (100) d'un premier type de
conductivité, une couche de placage inférieure semi-
conductrice (1) d'un premier type de conductivité ayant une bande interdite, une couche active semi-conductrice non dopée (12) comprenant une structure à puits quantique unique ou
multiple dans laquelle la couche à puits comprend un semi-
conducteur ayant une bande interdite plus étroite que la bande interdite de la couche de placage inférieure (1), une couche de placage supérieure semi-conductrice (3) d'un second type de conductivité opposée au premier type de conductivité et ayant une bande interdite plus large que la bande interdite de la couche à puits, ces couches étant sélectivement établies par croissance sur une première région
(201) du substrat (100) dans laquelle le laser semi-
conducteur (211) est fabriqué et sur une seconde région (202) du susbtrat (100), adjacente à la première région (201), dans laquelle un modulateur de lumière (212) est fabriqué, avec ladite région laser (201) étant disposée entre une paire de films isolants (10) servant de masques pour la croissance sélective;
la couche de chapeau précitée (18) comprenant un semi-
conducteur d'un second type de conductivité et étant établie par croissance, subséquemment à la couche de placage supérieure (3);
67 2736211
ladite couche de placage inférieure (1), la couche active (12), la couche de placage supérieure (3) et la couche de chapeau (18) étant plus épaisses dans la région laser (201) que dans la région de modulateur (202); ladite nervure en forme de bande s'étendant sur la région laser (201) de la région de modulateur (202); ladite couche active (12) dans la région laser (201) produisant de la lumière laser; ladite couche active (12) dans la région de modulateur (202) absorbant la lumière laser due à l'effet Stark de confinement de quanta; ladite électrode de surface comprenant une première électrode de surface (51) pour un laser semi-conducteur (211) et une seconde électrode de surface (52) pour un modulateur de lumière (212) disposée sur la nervure en forme de bande opposée ou face à la région laser (201) et la région de modulateur (202), respectivement, ces électrodes (51, 52) étant électriquement séparées l'une de l'autre; et une électrode arrière (6) formée sur la surface arrière du susbtrat semi-conducteur (100) sur la région laser (201) et la région de modulateur (202); un dispositif laser semi-conducteur (211) fabriqué sur la région laser (201) du substrat et un modulateur de lumière (212) fabriqué sur la région de modulateur (202) du substrat, la couche active (12) étant continue sur le dispositif laser
(211) et le modulateur de lumière (212).
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7160900A JPH0918079A (ja) | 1995-06-27 | 1995-06-27 | 半導体装置の製造方法,及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2736211A1 true FR2736211A1 (fr) | 1997-01-03 |
FR2736211B1 FR2736211B1 (fr) | 2001-03-30 |
Family
ID=15724786
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR9605448A Expired - Fee Related FR2736211B1 (fr) | 1995-06-27 | 1996-04-30 | Procede de fabrication de dispositifs a semi-conducteur a haute resistance, pour couches d'arret de courant |
Country Status (4)
Country | Link |
---|---|
US (1) | US5804840A (fr) |
JP (1) | JPH0918079A (fr) |
DE (1) | DE19625599A1 (fr) |
FR (1) | FR2736211B1 (fr) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19964471B4 (de) * | 1999-03-31 | 2013-02-21 | Osram Ag | Leuchtdiode und Verfahren zur Herstellung einer Mehrzahl von Leuchtdioden |
DE19914718B4 (de) * | 1999-03-31 | 2006-04-13 | Siemens Ag | Verfahren zum gleichzeitigen Herstellen einer Mehrzahl von Leuchtdiodenelementen mit integrierten Kontakten |
US6731585B2 (en) * | 2000-03-03 | 2004-05-04 | Matsushita Electric Industrial Co., Ltd. | Optical pick-up head with semiconductor laser |
US6664605B1 (en) * | 2000-03-31 | 2003-12-16 | Triquint Technology Holding Co. | Dopant diffusion blocking for optoelectronic devices using InAlAs and/or InGaAlAs |
EP1225670B1 (fr) * | 2001-01-18 | 2008-10-22 | Avago Technologies Fiber IP (Singapore) Pte. Ltd. | Dispositif semi-conducteur avec structure à confinement de courant |
JP2002228994A (ja) * | 2001-01-30 | 2002-08-14 | Furukawa Electric Co Ltd:The | 半導体光素子及びその作製方法 |
CN1307756C (zh) * | 2001-03-30 | 2007-03-28 | 阿吉尔***光电子学监护股份有限公司 | 光电子器件 |
JP2003060309A (ja) * | 2001-08-21 | 2003-02-28 | Sumitomo Electric Ind Ltd | 半導体レーザ |
JP2003060311A (ja) * | 2001-08-21 | 2003-02-28 | Nippon Telegr & Teleph Corp <Ntt> | 半導体光素子及びその製造方法 |
US6891202B2 (en) * | 2001-12-14 | 2005-05-10 | Infinera Corporation | Oxygen-doped Al-containing current blocking layers in active semiconductor devices |
EP1458071A1 (fr) * | 2003-03-12 | 2004-09-15 | Agilent Technologies, Inc. - a Delaware corporation - | Dispositif laser à semiconducteur |
US7180648B2 (en) * | 2005-06-13 | 2007-02-20 | Massachusetts Institute Of Technology | Electro-absorption modulator device and methods for fabricating the same |
JP4792854B2 (ja) * | 2005-07-25 | 2011-10-12 | 三菱電機株式会社 | 半導体光素子及びその製造方法 |
JP5146690B2 (ja) | 2009-09-09 | 2013-02-20 | 信越化学工業株式会社 | 室温硬化性フルオロポリエーテル系ゴム組成物及びその硬化物 |
JP2013149665A (ja) * | 2012-01-17 | 2013-08-01 | Sumitomo Electric Ind Ltd | 量子カスケード半導体レーザ |
JP2014154797A (ja) * | 2013-02-13 | 2014-08-25 | Furukawa Electric Co Ltd:The | 半導体光装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61290790A (ja) * | 1985-06-18 | 1986-12-20 | Fujitsu Ltd | 発光素子の製造方法 |
EP0314372A2 (fr) * | 1987-10-29 | 1989-05-03 | AT&T Corp. | Région de confinement de courant et de blocage pour dispositifs à semi-conducteurs |
JPH04127490A (ja) * | 1990-09-18 | 1992-04-28 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH06177487A (ja) * | 1992-12-08 | 1994-06-24 | Nippon Telegr & Teleph Corp <Ntt> | 高抵抗埋込層の製造方法 |
JPH06196797A (ja) * | 1991-06-17 | 1994-07-15 | Nippon Telegr & Teleph Corp <Ntt> | 光変調器集積化光源素子およびその製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5518087A (en) * | 1978-07-26 | 1980-02-07 | Matsushita Electric Ind Co Ltd | Semiconductor laser device and manufacture thereof |
DE3929312A1 (de) * | 1989-09-04 | 1991-03-07 | Standard Elektrik Lorenz Ag | Halbleiterlaser |
-
1995
- 1995-06-27 JP JP7160900A patent/JPH0918079A/ja active Pending
-
1996
- 1996-04-19 US US08/634,948 patent/US5804840A/en not_active Expired - Fee Related
- 1996-04-30 FR FR9605448A patent/FR2736211B1/fr not_active Expired - Fee Related
- 1996-06-26 DE DE19625599A patent/DE19625599A1/de not_active Withdrawn
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61290790A (ja) * | 1985-06-18 | 1986-12-20 | Fujitsu Ltd | 発光素子の製造方法 |
EP0314372A2 (fr) * | 1987-10-29 | 1989-05-03 | AT&T Corp. | Région de confinement de courant et de blocage pour dispositifs à semi-conducteurs |
JPH04127490A (ja) * | 1990-09-18 | 1992-04-28 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH06196797A (ja) * | 1991-06-17 | 1994-07-15 | Nippon Telegr & Teleph Corp <Ntt> | 光変調器集積化光源素子およびその製造方法 |
JPH06177487A (ja) * | 1992-12-08 | 1994-06-24 | Nippon Telegr & Teleph Corp <Ntt> | 高抵抗埋込層の製造方法 |
Non-Patent Citations (6)
Title |
---|
MURRELL D L ET AL: "IMPROVEMENT OF THE HIGH-TEMPERATURE PERFORMANCE OF 1.3 M BURIED HETEROSTRUCTURE LASERS BY THE USE OF AN ALLNAS LAYER TO LIMIT CURRENT LEAKAGE", SEMICONDUCTOR SCIENCE AND TECHNOLOGY,GB,INSTITUTE OF PHYSICS. LONDON, vol. 8, no. 8, 1 August 1993 (1993-08-01), pages 1662 - 1665, XP000417390, ISSN: 0268-1242 * |
PATENT ABSTRACTS OF JAPAN vol. 011, no. 154 (E - 508) 19 May 1987 (1987-05-19) * |
PATENT ABSTRACTS OF JAPAN vol. 016, no. 389 (E - 1250) 19 August 1992 (1992-08-19) * |
PATENT ABSTRACTS OF JAPAN vol. 018, no. 509 (E - 1610) 26 September 1994 (1994-09-26) * |
PATENT ABSTRACTS OF JAPAN vol. 018, no. 545 (E - 1617) 18 October 1994 (1994-10-18) * |
TAKASHI NISHIMURA: "ALL-MOVPE TECHNOLOGY GROWS 1.3 M LASER DIODES ON P-INP SUBSTRATE", JEE JOURNAL OF ELECTRONIC ENGINEERING,JP,DEMPA PUBLICATIONS INC. TOKYO, vol. 30, no. 313, 1 January 1993 (1993-01-01), pages 84 - 87, XP000330940, ISSN: 0385-4507 * |
Also Published As
Publication number | Publication date |
---|---|
JPH0918079A (ja) | 1997-01-17 |
FR2736211B1 (fr) | 2001-03-30 |
DE19625599A1 (de) | 1997-01-02 |
US5804840A (en) | 1998-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR2736211A1 (fr) | Procede de fabrication de dispositifs a semi-conducteur a haute resistance, pour couches d'arret de courant | |
FR2695261A1 (fr) | Laser émetteur en surface et son procédé de fabrication. | |
EP0236189B1 (fr) | Structure semi-conductrice monolithique d'un transistor bipolaire à hétérojonction et d'un laser | |
JP2011082563A (ja) | 半導体およびその製造方法 | |
JP3970530B2 (ja) | 半導体装置およびその製造方法 | |
US7504664B2 (en) | Semiconductor optical device having an improved current blocking layer and manufacturing method thereof | |
US8233515B2 (en) | Optical waveguide integrated semiconductor optical device | |
US7741654B2 (en) | Group III nitride semiconductor optical device | |
EP0045678B1 (fr) | Source laser à jonction semiconductrice utilisant des diodes Schottky, et procédé de fabrication | |
FR2737609A1 (fr) | Dispositif semiconducteur du type photodiode et son procede de fabrication | |
EP0752743B1 (fr) | Dispositif laser à structure enterrée pour circuit photonique intégré et procédé de fabrication | |
FR2743945A1 (fr) | Laser a semi-conducteur et procede de fabrication d'un tel laser | |
EP0188147A1 (fr) | Procédé de fabrication d'un laser à semiconducteur à ruban enterré | |
US6470038B2 (en) | Compound semiconductor light emitting device and process for producing the same | |
FR2731302A1 (fr) | Laser a semi-conducteur et procede de fabrication de celui-ci | |
JP2005235798A (ja) | 発光ダイオード用エピタキシャルウェハ及び発光ダイオード | |
US5770471A (en) | Method of making semiconductor laser with aluminum-free etch stopping layer | |
FR2716036A1 (fr) | Couche semi-conductrice composée de haute résistance et procédé pour sa croissance cristalline. | |
FR2743197A1 (fr) | Dispositif a semi-conducteur a structure mesa et procede de fabrication d'un tel dispositif | |
FR2742592A1 (fr) | Dispositif laser a semi-conducteurs et procede pour sa fabrication | |
FR2724068A1 (fr) | Dispositif laser a semi-conducteur et procede de fabrication du dispositif laser a semi-conducteur | |
JP2685720B2 (ja) | 半導体レーザ及びその製造方法 | |
FR2724488A1 (fr) | Methode de dopage par du beryllium, element optique semi-conducteur, et methode de fabrication de l'element optique semi-conducteur | |
JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
FR2485823A1 (fr) | Laser semi-conducteur |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ST | Notification of lapse |
Effective date: 20061230 |