FR2704991A1 - Circuit de protection contre les décharges électrostatiques à déclenchement dynamique. - Google Patents
Circuit de protection contre les décharges électrostatiques à déclenchement dynamique. Download PDFInfo
- Publication number
- FR2704991A1 FR2704991A1 FR9405303A FR9405303A FR2704991A1 FR 2704991 A1 FR2704991 A1 FR 2704991A1 FR 9405303 A FR9405303 A FR 9405303A FR 9405303 A FR9405303 A FR 9405303A FR 2704991 A1 FR2704991 A1 FR 2704991A1
- Authority
- FR
- France
- Prior art keywords
- bus
- diode
- transistor
- field effect
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
- H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
Abstract
L'invention concerne un circuit de protection contre des décharges électrostatiques qui comprend: un bus (17) relié à au moins une pastille de signal; un shunt (47) susceptible d'amener un courant du bus à un plan de masse (41); un moyen de déclenchement qui inclut une chaîne (51) de transistors à effet de champ (51a à 51g), couplée entre pastille et plan de masse, un nœud (53) entre deux des transistors, un inverseur à résistance de charge (59) et à transistor à effet de champ (57) reliés en série entre le bus et ledit plan de masse, une grille (55) dudit transistor de déclenchement étant reliée au nœud, un nœud (61) de sortie dudit inverseur entre ladite résistance de charge et ledit transistor de déclenchement, et un inverseur CMOS (65, 67) à entrée (63) reliée audit nœud de sortie dudit inverseur et à sortie (69) reliée à l'élément de shunt.
Description
La présente invention concerne un système électrique de sécurité qui
utilise un circuit de protection sur microplaquette afin d'empêcher tout dommaqe à la microplaquette. L'invention concerne en particulier un moyen de déclenchement sensible à une condition de décharge électrostatique pour activer le circuit de protection pendant un événement de décharge électrostatique et pour maintenir le circuit de protection dans un état hors fonction dans des
conditions normales.
Pendant un événement de décharge électrostatique à deux bornes, une forte impulsion de courant est injectée dans une liaison électrique ou une pastille de signal d'un circuit intégré et elle est extraite d'une autre pastille, toutes les autres pastilles étant flottantes. Les courants maximaux injectés par des impulsions typiques de courant provenant de tels événements dépassent un ampère. Pour qu'un circuit intégré survive sans dommage à un tel événement, il faut qu'il existe, entre une pastille et une autre pastille quelconque, un trajet de shunt robuste à faible impédance pour le courant. Pour éviter une interférence avec le fonctionnement normal d'un circuit intégré, un circuit de protection contre une décharge électrostatique présente deux états, l'un actif ou en fonction, et l'autre inactif ou hors fonction. Le circuit de protection doit rester hors fonction dans des conditions normales de fonctionnement et se mettre rapidement en fonction dans le cas d'un événement de décharge électrostatique. Il doit conduire effectivement le courant vers le trajet prévu pour le shunt lorsqu'il est actif, mais il ne doit pas interférer avec le fonctionnement normal quand il est dans son état hors fonction. En particulier, le circuit de protection couplé à une pastille de signal ne doit pas ajouter à la pastille une charge résistante ou capacitive excessive, et il ne doit pas ajouter un niveau excessif de bruit aux signaux appliqués à la pastille de signal, ni présenter de fuite sensible quand il est hors fonction. Certaines applications fonctionnelles d'un circuit intégré exigent des liaisons directes entre des pastilles de bornes d'entrée ou de sortie, ou E/S, et un ou plusieurs bus externes. Ces bus peuvent porter des signaux actifs, même lorsqu'aucune énergie n'est appliquée au circuit intégré. Un circuit de protection contre les décharges électrostatiques ne doit pas interférer avec le fonctionnement de ces bus dans ces conditions. Les pastilles E/S reliées directement ne doivent pas prélever un courant excessif lorsqu'un signal de bus est passé au niveau haut et que l'alimentation n'est pas appliquée au circuit intégré. Puisque les bus peuvent porter des signaux actifs, même lorsqu'aucune alimentation n'est appliquée à un circuit intégré dont une ou plusieurs pastilles E/S sont reliées directement au bus, le circuit de protection doit maintenir une tension
élevée de déclenchement en l'absence d'alimentation.
Par conséquent, les circuits de protection contre les décharges électrostatiques doivent présenter une tension de déclenchement qui est indépendante de la tension d'alimentation. Des dispositifs classiques de shunt, par exemple des redresseurs commandés au silicium, ou SCR, et des transistors à effet de champ, ou FET, sont déclenchés par une décharge destructive à avalanche, ou par une tension de perçage qui dépasse un certain seuil fixe de tension. Dans de nombreux processus de circuits intégrés, ces dispositifs exigent, pour une protection fiable, une résistance en série entre le dispositif de shunt et l'excitateur de transistor à effet de champ n de la pastille E/S. En variante, un couplage capacitif pourrait être utilisé pour abaisser la tension de déclenchement de tels dispositifs de shunt dans des conditions transitoires, mais il serait très difficile de satisfaire, avec un couplage capacitif, à l'exigence notée ci-dessus d'une faible fuite lorsqu'aucune alimentation n'est
appliquée tandis que les signaux sont actifs.
Un but de la présente invention est de réaliser un circuit de protection contre les décharges électrostatiques pour des pastilles de bornes E/S d'un circuit intégré à déclenchement indépendant de l'alimentation, qui réponde à l'exigence de faibles fuites, qui ne présente pas d'exigence de résistance en série, qui soit spécialement adapté à des situations dans lesquelles il faut une protection en cas de signaux actifs lorsqu'aucune alimentation n'est appliquée. Un autre but de la présente invention est de réaliser un circuit de protection contre les décharges électrostatiques de ce type qui soit de plus adaptable à une utilisation pour des signaux qui ne présentent pas d'exigence de signaux actifs en l'absence d'alimentation, d'une manière telle qu'une liaison par diode allant du signal vers l'alimentation positive
soit tolérable.
Ces buts sont atteints selon la présente invention grâce à un circuit de protection contre des décharges électrostatiques caractérisé en ce qu'il comprend: un bus relié par diode à au moins une pastille de signal d'un circuit intégré, une anode d'une diode étant reliée à la pastille du signal et une cathode de la diode étant reliée audit bus, ledit bus étant aussi couplé à une alimentation en tension positive, un élément de shunt susceptible d'amener, lorsqu'il est actif, un courant dudit bus à un plan de masse (41) dudit circuit intégré, ledit élément de shunt étant activé par une tension de déclenchement qui lui est appliquée, un moyen de déclenchement sensible à une tension de pastille à masse, entre ladite pastille de signal et ledit plan de masse, pour appliquer ladite tension de déclenchement chaque fois que ladite tension de pastille à masse dépasse un seuil caractéristique d'un événement de décharge électrostatique, ledit moyen de déclenchement incluant une chaîne de transistors à effet de champ à liaison de diode, couplée entre ladite pastille de signal et ledit plan de masse, un noeud se trouvant entre deux desdits transistors à effet de champ à liaison de diode, un inverseur à charge résistante, comprenant une résistance de charge et un transistor à effet de champ de déclenchement à canal n reliés en série entre ledit bus et ledit plan de masse, une grille dudit transistor à effet de champ de déclenchement étant reliée audit noeud de ladite chaîne desdits transistors à effet de champ à liaison de diode, un noeud de sortie dudit inverseur de charge résistante se trouvant entre ladite résistance de charge et ledit transistor à effet de champ de déclenchement, et un inverseur CMOS dont une entrée est reliée audit noeud de sortie dudit inverseur à charge résistante et dont une sortie est reliée audit élément
de shunt.
De préférence, ladite pastille de signal est reliée par diode audit bus à travers une jonction base-émetteur d'un transistor pnp un émetteur dudit transistor étant relié à ladite pastille de signal et
une base dudit transistor étant reliée audit bus.
Dans ce cas, ledit bus peut en particulier être relié directement à ladite alimentation; mais il peut aussi être relié par diode à ladite alimentation, une anode d'une diode étant reliée à l'alimentation et une cathode de la diode étant reliée audit bus: ledit bus pouvant être relié par diode à ladite alimentation à travers une jonction base- émetteur d'un autre transistor pnp, un émetteur dudit transistor étant relié à ladite alimentation et une base dudit
transistor étant reliée audit bus.
Dans le cas de la modalité préférée exposée plus haut, ladite chaîne de transistors à effet de champ reliés par diode peut être reliée à un deuxième bus et à la masse, ledit deuxième bus étant aussi relié par diode à ladite pastille de signal par l'intermédiaire d'une jonction base-émetteur d'un autre transistor pnp (81), un émetteur dudit transistor étant relié à ladite pastille de signal et une base du transistor étant reliée audit deuxième bus, ledit deuxième bus étant aussi relié par diode à une alimentation, une anode d'une diode étant reliée à ladite alimentation et une cathode de la diode étant
reliée audit deuxième bus.
Dans ce cas, ledit deuxième bus peut être relié par diodes à ladite alimentation à travers une jonction base-émetteur d'un troisième transistor pnp, un émetteur dudit transistor étant relié à ladite alimentation et une base du transistor étant reliée
audit deuxième bus.
Ledit moyen de déclenchement peut inclure en outre un condensateur survolteur relié entre ledit bus
et un deuxième noeud de ladite chaîne.
Le circuit peut comprendre en outre un transistor à effet de champ de rétroaction dont une grille est reliée à ladite sortie dudit inverseur CMOS, un drain est relié à ladite entrée dudit inverseur CMOS et une
source est reliée audit plan de masse.
D'autres modes de réalisation utilisent des bus séparés pour les éléments de déclenchement et pour l'élément de shunt, ou utilisent comme bus la liqne reliée à la borne d'alimentation. Ce dernier mode de réalisation ne peut pas être utilisé dans le cas de
signaux actifs alors qu'aucune tension appliquée.
Les buts et avantages de la présente invention
ressortiront mieux de la description détaillée qui
suit de modes de réalisation préférés de l'invention en liaison avec les dessins annexés dans lesquels: la Fig. 1 est un schéma de circuit d'un circuit intégré représentant des liaisons de pastilles à un circuit de protection contre des décharges
électrostatiques selon la présente invention.
La Fig. 2 est un schéma de circuit d'un circuit de protection contre les décharges électrostatiques selon la présente invention destiné au circuit intégré
de la Fig. 1.
La Fig. 3 est un schéma de circuit d'une variante de mode de réalisation d'un circuit de protection contres les décharges électrostatiques selon la
présente invention.
La Fig. 4 est un schéma de circuit d'une variante de liaisons de pastilles à un circuit de protection contre les décharges électrostatiques selon la
présente invention.
En se référant à la Fig. 1, un circuit intégré comprend une pastille d'alimentation 11 reliée à une ligne 13 d'alimentation en tension qui est elle-même reliée par diode, à travers la jonction base-émetteur d'un transistor pnp 15, à un bus 17 de protection contre les décharges électrostatiques. L'émetteur du transistor 15 est relié à la ligne 13 tandis que la base du transistor 15 est reliée au bus 17. Le collecteur du transistor 15 est relié à un plan de masse 41. On désigne par un plan de masse non seulement la masse du substrat mais aussi un noeud quelconque du circuit tel qu'il existe trajet de diode
allant de ce noeud à toutes les pastilles de signaux.
Il s'agit du trajet de retour d'un courant de décharge électrostatique. Typiquement, le plan de masse 41 serait relié à la masse du substrat dans un processus à substrat de type p. Le circuit intégré comprend aussi des pastilles 21, 23 de signaux d'entrée/de sortie etc. reliées par des lignes respectives de signaux 22, 24, etc. à des récepteurs d'entrée 31, 33, etc. Des transistors abaisseurs à effet de champ à canal N 35, 37 etc. couplent les lignes de signaux 22, 24 etc. à une ligne de masse 39 "sale" isolée de la masse "propre" prévue pour les circuits 43 du noyau du circuit intégré. On notera que les transistors à effet de champ 35, 37, etc. font partie du circuit de commande de sortie, et non du circuit de protection
contre les décharges électrostatiques.
Les pastilles 21, 23 de signaux E/S sont reliées par diodes au bus 17 de protection contre les décharges électrostatiques par l'intermédiaire de jonctions base-émetteur de transistors respectifs pnp , 27 etc. Les émetteurs des transistors 25, 27 etc. sont reliés à des lignes respectives de signaux 22, 24, etc. tandis que les bases des transistors 25, 27 etc. sont reliées au bus 17. Les collecteurs de transistors 25, 27, etc. sont reliés au plan de masse 41. Il faut noter que les pastilles de signaux 21, 23 etc. ne comportent, dans ce mode de réalisation aucune liaison par diodes à la borne 11 d'alimentation, afin d'empêcher de charger un bus externe quelconque relié aux pastilles de signaux 21, 23 lorsque l'alimentation n'est pas appliquée. Alors que les transistors pnp 15, , 27 etc. constituent la liaison préférée par diodes entre les pastilles 11, 21, 23 etc. et le bus 17 de protection contre les décharges électrostatiques, il faut aussi noter que la liaison par diodes pourrait être réalisée par une diode quelconque (bipolaire) à fort courant, l'anode de chaque diode étant reliée à la pastille de signal respectif ou à la pastille d'alimentation et la cathode de chaque diode étant reliée au bus 17. Le courant de collecteur dans les transistors pnp 15, 25, 27 etc. ajoute un trajet additionnel de shunt vers le plan de masse 41, mais l'absence d'un tel trajet additionnel dans des diodes simples ne constitue pas une gêne significative pour le fonctionnement du circuit de protection. A part ces trajets des collecteurs à la masse, les pastilles n'exigent aucun dispositif local de shunt ou aucune résistance en série. La réalisation du shunt principal du courant est effectué, pendant un événement de décharge électrostatique, par un circuit de shunt à distance 45 relié entre le bus 17 de protection contre
les décharges électrostatiques et le plan de masse 41.
Le circuit de protection 45 contre les décharges électrostatiques est représenté en détails à la Fig. 2. Un fort transistor à effet de champ de shunt MOS à canal n 47 comprend un drain relié au bus 17 de protection contre les décharges électrostatiques et une source reliée au plan de masse 41. La grille 49 du transistor à effet de champ 47 de shunt reçoit du circuit de protection une tension de déclenchement qui excite le transistor à effet de champ 47 de shunt de façon qu'il conduise un courant sensible vers la masse dans le cas d'un événement de décharge électrostatique. Le transistor à effet de champ 47 de shunt devrait typiquement être réalisé de manière à conduire au moins 1 A lorsqu'il est actif. Le transistor à effet de champ 47 de shunt, à la différence de nombreux éléments précédents de shunt, fonctionne dans le mode normal de conduction en
l'absence de décharge destructive de jonction.
Cependant, le type particulier d'éléments de shunt utilisés dans le circuit de protection est moins important pour l'invention que le mécanisme de
déclenchement qui excite l'élément 47 de shunt.
Une chaîne 51 de transistors à effet de champ n, 51a à 51g, à liaison de diode est reliée entre le bus 17 et la masse 41. La grille et le drain de chaque transistor à effet de champ n 51 a à 51g de la chaîne 51 sont reliés ensemble à la source du transistor à
effet de champ n qui est immédiatement le plus élevé.
Un noeud 53 entre deux des transistors à effet de champ n 51e et 51f est reliée à la grille 55 d'un transistor à effet de champ 57 à canal n "de déclenchement". Ce transistor à effet de champ 57 de déclenchement fait partie d'un inverseur à charge résistante qui inclut également une résistance de charge 59. La résistance 59 est reliée entre le bus 17 et un noeud de sortie 61 de l'inverseur. Une résistance d'environ 10 kn est typique. Le transistor à effet de champ de déclenchement est relié entre le noeud de sortie 61 et la masse 41. Une entrée 63 d'un deuxième inverseur est reliée au noeud de sortie 61 de l'inverseur à charge résistante et sa sortie 69 amène la tension de déclenchement à la grille 49 de
l'élément 47 de shunt à transistor à effet de champ n.
L'inverseur est de préférence un inverseur CMOS à transistors CMOS à canal p et à canal n 65 et 67, reliés en série entre le bus 17 et la masse 41. Les deux inverseurs doivent être alimentés par le bus 17 de protection contres les décharges électrostatiques pour des applications de signaux actifs quand aucune
alimentation n'est appliquée.
Le déclenchement de l'élément de shunt 4? indépendant de la tension d'alimentation VDD de la ligne 13 d'alimentation est réalisé par la chaîne 51 de transistors à effet de champ n 51a à 51g à liaison de diode, qui agissent comme diviseurs de tension, avec une tension minimale pour commencer la conduction. La chaîne 51 ne conduit pas de façon significative avant que la tension entre le bus 17 de protection contre les décharges électrostatiques et le plan de masse 41 ne dépasse la somme des tensions individuelles de seuil des transistors à effet de champ 51a à 51g de la chaîne. Puisque la chaîne 51 agit comme diviseur résistant de tension, la tension entre le bus et la masse, ou tension de "seuil", nécessaire pour activer le transistor à effet de champ de déclenchement 57 dépend du nombre de transistors à effet de champ situés sur le côté masse du noeud 53 par rapport au nombre total de transistors à effet de champ de la chaîne. Une tension typique de seuil est
d'environ 7V.
Pendant un événement de décharge électrostatique, une quantité de courant rapidement croissante est injectée dans une pastille de signal. Il n'existe pas de trajet à faible impédance entre la pastille et la masse avant que le circuit de protection contre les
décharges électrostatiques ne se mette en fonction.
Par conséquent, le courant injecté charge rapidement la capacité de pastille et produit une tension de pastille qui augmente au-delà de celle qui se trouve sur le bus 17 de protection contre les décharges électrostatiques. Le courant passe par la jonction émetteur-base du transistor pnp 25, 27 etc. qui correspond à la pastille E/S de chargement 21, 23 vers le bus 17, en élevant la tension entre le bus et la masse au-delà de la tension de seuil nécessaire pour mettre en fonction la chaîne 51 des transistors à effet de champ 51a à 51g à liaison de diode. Lorsque la tension croissante au noeud 53 appliquée à la grille 55 du transistor à effet de champ de déclenchement 57 devient suffisamment grande, le transistor à effet de champ 57 de déclenchement se met en fonction, en abaissant la tension du noeud inverseur 61 jusqu'à ce que le transistor à effet de champ 47 de shunt se mette en fonction. Puisque le temps de mise en fonction des inverseurs est fini, la tension de pastille dépasse la tension de seuil d'une certaine quantité avant que le transistor à effet de champ 47 de shunt ne parvienne à une conduction totale. Puis, la tension est à nouveau abaissée au fur et à mesure que le courant injecté est shunté à partir du bus 17 de protection contre les décharges électrostatiques vers le plan de masse 41 à travers le transistor à effet de champ 47 de shunt. Lorsque la tension entre le bus et la masse est abaissée, la chaîne 51 de transistors à effet de champ 51a à 51g à liaison de diode passe hors fonction en piégeant la charge au noeud 53. Le transistor à effet de champ de déclenchement 57 reste en fonction de sorte que le transistor à effet de champ 47 de shunt continue à prélever du courant du bus 17 vers la masse 41 jusqu'à ce que la charge piégée ait fui suffisamment pour mettre hors fonction le transistor à effet de champ de déclenchement 57. La tension de pastille de signal
passe par un excès de tension avant d'être ramenée au-
dessous du seuil des circuits de décharge électrostatique. La tension sur le bus de protection contre les décharges électrostatiques et la tension de pastille de signal diffèrent de la valeur de la chute de tension à travers la jonction base-émetteur du
transistor pnp.
Le mode de réalisation représenté aux Fig. 1 et 2 partage un bus 17 de protection contre les décharges électrostatiques et un transistor à effet de champ 47 entre plusieurs pastilles E/S 21, 23 etc. En variante, chaque pastille 21, 23 etc. pourrait
posséder son propre élément de shunt.
Une autre variante consiste à prévoir un condensateur survolteur facultatif 71 pour le circuit de protection contre les décharges électrostatiques, comme représenté à la Fig. 2, afin d'accélérer le temps de mise en fonction et de réduire le dépassement de tension sur la pastille affectée. Le condensateur survolteur 71 est relié entre le bus 17 de protection contre les décharges électrostatiques et un noeud 73 situé entre deux des transistors à effet de champ 51d et 51e, à liaison de diode, de la chaîne 51. Ce deuxième noeud 73 doit être compris entre le premier noeud 53 qui est relié à la grille 55 du transistor à effet de déclenchement 57 et le bus 17, au moins l'un des transistors à effet de champ relié en diodes, 51e, se trouvant entre les deux noeuds 53 et 73. Un condensateur survolteur typique de 10 fF réduit le dépassement de tension de la pastille de signal, mais augmente aussi le courant prélevé par le circuit de
protection sur des transistors de signaux de-bas-à-
haut sur la pastille en cas d'absence d'alimentation.
Une autre variante consiste à prévoir un transistor à effet de champ à rétroaction 75 facultatif relié entre la sortie 69 d'inverseur et l'entrée 63 d'inverseur. Le drain du dispositif 75 à canal n est relié à l'entrée 63 d'inverseur, sa source est reliée au plan de masse 41 et sa grille est reliée à la sortie 39 d'inverseur. Ceci constitue un circuit régénérateur pour l'inverseur, qui forme essentiellement un sas, qui aide à abaisser l'entrée 63 d'inverseur dès que la tension de la sortie 69 d'inverseur appliquée à la grille 49 du transistor à effet de champ 47 est suffisamment élevée pour mettre en fonction le transistor à effet de champ 47 de shunt, de sorte que le transistor à effet de champ 47
de shunt peut se mettre en fonction plus rapidement.
Le circuit régénérateur constitué par le transistor à effet de champ de rétroaction 75 ajoute le fonctionnement dynamique du circuit de protection contre les décharges électrostatiques sans exiger de capter une charge sur la grille 55 du transistor à effet de champ de déclenchement 57. La chaîne de transistors à effet de champ 51a à 51g à liaison de diode est encore utilisée comme mécanisme de déclenchement dans le circuit de protection contre les décharges électrostatiques, mais elle n'est plus nécessaire pour maintenir en fonction l'élément de shunt 47. Par conséquent, on pourrait maintenant introduire, comme autre option, un trajet résistant allant depuis la grille 55 de transistor à effet de champ de déclenchement jusqu'au plan de masse 41 afin
que le circuit ne possède pas de noeud flottant 53.
Par exemple, le circuit pourrait comprendre un transistor à effet de champ 51f ou 51g à diode unique entre le noeud 53 et le plan de masse 41, ou bien les grilles des transistors à effet de champ 51f et 51g pourraient être reliées l'une et l'autre au noeud 53, ou bien une résistance pourrait remplacer les deux
transistors à effet de champ 51f et 51g.
En se référant à la Fig. 3, une autre variante de circuit divise le bus 17 de protection contre les décharges électrostatiques de la Fig. 2 en bus séparés 77 et 79 de déclenchement et de shunt, respectivement, chacun comprenant des liaisons 81 et 83 à diodes séparées vers les pastilles de signaux 25 etc. Chaque bus 77 et 79 est aussi relié par diode à une alimentation, d'une manière semblable à la liaison affectée par l'intermédiaire du transistor pnp 15 du bus 17 vers la ligne d'alimentation 13 à la Fig. 1. La chaîne de transistors à effet de champ 51 à liaison de diode est reliée entre le bus 77 de déclenchement et la masse 41, tandis que le transistor à effet de champ 47 de shunt est relié entre le bus 79 de shunt et le plan de masse 41. Les éléments inverseurs 57, 59, 65 et 67 peuvent être reliés à l'un ou l'autre des bus 77 et 79. La division du bus 17 de décharge électrostatique de la Fig. 2 permet une optimisation séparée des liaisons de diodes 81 et 83 depuis la pastille 85 de signal vers les deux bus 77 et 79. Par exemple, l'élément de shunt 47 doit être couplé à la pastille E/S 85 par un grand pnp 83 à faible résistance, le gain de courant étant maintenu à un courant d'émetteur aussi élevé que possible. Dans le cas d'un bus unique (Fig. 2), cette exigence domine le choix des liaisons par diode 25, 27 etc. Cependant, pour minimiser les fuites, le circuit de déclenchement bénéficierait d'une liaison à gain faible, qui pourrait résulter d'un transistor pnp beaucoup plus petit 81 ou d'un transistor à effet de champ à liaison
de diode.
En se référant à la Fig. 4, selon un autre mode de réalisation, les pastilles de signaux E/S 21 d'un circuit intégré qui ne sont pas reliées à des bus externes qui sont actifs lorsque l'alimentation n'est pas appliquée au circuit intégré peuvent être reliées par diodes à la ligne d'alimentation 13 par l'intermédiaire d'une jonction base-émetteur d'un transistor pnp 25. Ceci est équivalent à une liaison directe de la borne 11 d'alimentation au bus 17 de protection contre les décharges électrostatiques de la Fig. 2, au lieu d'une liaison indirecte par l'intermédiaire d'un transistor pnp 15. Un déclenchement du circuit de protection 45 est ensuite directement lié à la tension VDD fournie par la borne d'alimentation 11. La chaîne 51 de transistors à effet de champ à liaison de diode de la Fig. 2 continue à réaliser un fonctionnement dynamique de l'élément de shunt relié entre la ligne 13 d'alimentation et la masse, par une capture de la charge ou par le fonctionnement en sas du transistor à effet de champ de rétroaction 75 dès lors que la ligne d'alimentation a été rabaissée pendant un événement de décharge électrostatique. La mise en shunt du courant continue donc pendant tout l'événement de décharge électrostatique jusqu'à ce que la charge piégée fuie hors de la chaîne à liaison de diodes des transistors à effet de champ 51. Ce mode de réalisation est utile en tant que supplément de conductance de noyau en vue d'une protection normale d'un circuit de noyau 43 qui
n'est pas très robuste.
Claims (9)
1. Circuit de protection contre des décharges électrostatiques caractérisé en ce qu'il comprend: un bus (13; 17; 79) relié par diode à au moins une pastille (21; 23; 85) de signal d'un circuit intégré, une anode d'une diode (25; 27; 83) étant reliée à la pastille du signal et une cathode de la diode étant reliée audit bus, ledit bus étant aussi couplé à une alimentation en tension positive (11), un élément de shunt (47) susceptible d'amener, lorsqu'il est actif, un courant dudit bus à un plan de masse (41) dudit circuit intégré, ledit élément de shunt étant activé par une tension de déclenchement qui lui est appliquée, un moyen de déclenchement sensible à une tension de pastille à masse, entre ladite pastille de signal et ledit plan de masse, pour appliquer ladite tension de déclenchement chaque fois que ladite tension de pastille à masse dépasse un seuil caractéristique d'un événement de décharge électrostatique, ledit moyen de déclenchement incluant une chaîne (51) de transistors à effet de champ (51a à 51g) à liaison de diode, couplée entre ladite pastille de signal et ledit plan de masse, un noeud (53) se trouvant entre deux desdits transistors à effet de champ (51e, 51f) à liaison de diode, un inverseur à charge résistante, comprenant une résistance de charge (59) et un transistor à effet de champ (57) de déclenchement à canal n reliés en série entre ledit bus et ledit plan de masse, une grille (55) dudit transistor à effet de champ de déclenchement étant reliée audit noeud de ladite chaîne desdits transistors à effet de champ à liaison de diode, un noeud (61) de sortie dudit inverseur de charge résistante se trouvant entre ladite résistance de charge et ledit transistor à effet de champ de déclenchement, et un inverseur CMOS (65, 67) dont une entrée (63) est reliée audit noeud de sortie dudit inverseur à charge résistante et dont une sortie (69) est reliée
audit élément de shunt.
2. Circuit selon la revendication 1, caractérisé en ce que ladite pastille (21; 23; 85) de signal est reliée par diode audit bus (13; 17; 79) à travers une jonction base-émetteur d'un transistor pnp (25; 27; 83) un émetteur dudit transistor étant relié à ladite pastille de signal et une base dudit transistor étant
reliée audit bus.
3. Circuit selon la revendication 2, caractérisé en ce que ledit bus est relié directement à ladite
alimentation (11).
4. Circuit selon la revendication 2, caractérisé en ce que ledit bus (17) est relié par diode à ladite alimentation (11), une anode d'une diode (15) étant reliée à l'alimentation et une cathode de la diode
étant reliée audit bus.
5. Circuit selon la revendication 4, caractérisé en ce que ledit bus (17) est relié par diode à ladite alimentation (11) à travers une jonction base-émetteur d'un autre transistor pnp (15), un émetteur dudit transistor étant relié à ladite alimentation et une
base dudit transistor étant reliée audit bus.
6. Circuit selon la revendication 2, caractérisé en ce que ladite chaîne (51) de transistors à effet de champ (51a à 51g) reliés par diode, est reliée à un deuxième bus (77) et à la masse (41), ledit deuxième bus étant aussi relié par diode à ladite pastille (85) de signal par l'intermédiaire d'une jonction base-émetteur d'un autre transistor pnp (81), un émetteur dudit transistor étant relié à ladite pastille de signal et une base du transistor étant reliée audit deuxième bus, ledit deuxième bus (77) étant aussi relié par diode à une alimentation (11), une anode d'une diode (15) étant reliée à ladite alimentation et une cathode
de la diode étant reliée audit deuxième bus.
7. Circuit selon la revendication 6, caractérisé en ce que ledit deuxième bus (77) est relié par diodes à
ladite alimentation (11) à travers une jonction base-
émetteur d'un troisième transistor pnp (15), un émetteur dudit transistor étant relié à ladite alimentation et une base du transistor étant reliée
audit deuxième bus.
8. Circuit selon la revendication 1, caractérisé en ce que ledit moyen de déclenchement inclut en outre un condensateur survolteur (71) relié entre ledit bus
(17) et un deuxième noeud (73) de ladite chaîne (51).
9. Circuit selon la revendication 1, caractérisé en ce que il comprend en outre un transistor à effet de champ de rétroaction (75) dont une grille est reliée à ladite sortie (69) dudit inverseur CMOS (65, 67), un drain est relié à ladite entrée (63) dudit inverseur CMOS et une source est reliée audit plan de masse (41).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/057,277 US5311391A (en) | 1993-05-04 | 1993-05-04 | Electrostatic discharge protection circuit with dynamic triggering |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2704991A1 true FR2704991A1 (fr) | 1994-11-10 |
| FR2704991B1 FR2704991B1 (fr) | 1998-11-06 |
Family
ID=22009608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9405303A Expired - Fee Related FR2704991B1 (fr) | 1993-05-04 | 1994-05-02 | Circuit de protection contre les decharges electrostatiques a declenchement dynamique. |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5311391A (fr) |
| JP (1) | JPH06334443A (fr) |
| DE (1) | DE4402095C2 (fr) |
| FR (1) | FR2704991B1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001078148A1 (fr) | 2000-04-10 | 2001-10-18 | Motorola, Inc. | Circuit de protection contre la decharge electrostatique (esd) |
Families Citing this family (68)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5530612A (en) * | 1994-03-28 | 1996-06-25 | Intel Corporation | Electrostatic discharge protection circuits using biased and terminated PNP transistor chains |
| US5617283A (en) * | 1994-07-01 | 1997-04-01 | Digital Equipment Corporation | Self-referencing modulation circuit for CMOS integrated circuit electrostatic discharge protection clamps |
| US5508649A (en) * | 1994-07-21 | 1996-04-16 | National Semiconductor Corporation | Voltage level triggered ESD protection circuit |
| US5550699A (en) * | 1994-08-15 | 1996-08-27 | Hewlett-Packard Co. | Hot plug tolerant ESD protection for an IC |
| US5598313A (en) * | 1994-12-23 | 1997-01-28 | International Business Machines Corporation | Electrostatic discharge suppression circuit for integrated circuit chips |
| US5610790A (en) * | 1995-01-20 | 1997-03-11 | Xilinx, Inc. | Method and structure for providing ESD protection for silicon on insulator integrated circuits |
| US5548135A (en) * | 1995-05-12 | 1996-08-20 | David Sarnoff Research Center, Inc. | Electrostatic discharge protection for an array of macro cells |
| US5745323A (en) * | 1995-06-30 | 1998-04-28 | Analog Devices, Inc. | Electrostatic discharge protection circuit for protecting CMOS transistors on integrated circuit processes |
| US5751507A (en) * | 1995-08-15 | 1998-05-12 | Cypress Semiconductor Corporation | KSD protection apparatus having floating EDS bus and semiconductor structure |
| US5751525A (en) * | 1996-01-05 | 1998-05-12 | Analog Devices, Inc. | EOS/ESD Protection circuit for an integrated circuit with operating/test voltages exceeding power supply rail voltages |
| US5719737A (en) * | 1996-03-21 | 1998-02-17 | Intel Corporation | Voltage-tolerant electrostatic discharge protection device for integrated circuit power supplies |
| US5917689A (en) * | 1996-09-12 | 1999-06-29 | Analog Devices, Inc. | General purpose EOS/ESD protection circuit for bipolar-CMOS and CMOS integrated circuits |
| US5838146A (en) * | 1996-11-12 | 1998-11-17 | Analog Devices, Inc. | Method and apparatus for providing ESD/EOS protection for IC power supply pins |
| EP0845847A1 (fr) * | 1996-11-29 | 1998-06-03 | STMicroelectronics S.r.l. | Dispositif de protection des bornes d'un circuit intégré MOS contre des décharges électrostatiques |
| US5822166A (en) * | 1996-12-05 | 1998-10-13 | Intel Corporation | DC power bus voltage transient suppression circuit |
| US5825601A (en) * | 1997-06-16 | 1998-10-20 | Lsi Logic Corporation | Power supply ESD protection circuit |
| US6046897A (en) * | 1997-09-29 | 2000-04-04 | Motorola, Inc. | Segmented bus architecture (SBA) for electrostatic discharge (ESD) protection |
| US5903419A (en) * | 1997-09-29 | 1999-05-11 | Motorola, Inc. | Circuit for electrostatic discharge (ESD) protection |
| US6369994B1 (en) | 1998-07-31 | 2002-04-09 | International Business Machines Corporation | Method and apparatus for handling an ESD event on an SOI integrated circuit |
| US6069782A (en) * | 1998-08-26 | 2000-05-30 | Integrated Device Technology, Inc. | ESD damage protection using a clamp circuit |
| US6144542A (en) * | 1998-12-15 | 2000-11-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | ESD bus lines in CMOS IC's for whole-chip ESD protection |
| US6249410B1 (en) | 1999-08-23 | 2001-06-19 | Taiwan Semiconductor Manufacturing Company | ESD protection circuit without overstress gate-driven effect |
| US6556398B1 (en) * | 1999-10-05 | 2003-04-29 | Winbond Electronics Corporation | Voltage tolerance ESD protection circuit |
| US6522511B1 (en) * | 2000-06-15 | 2003-02-18 | Sigmatel, Inc. | High speed electrostatic discharge protection circuit |
| US6912109B1 (en) | 2000-06-26 | 2005-06-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Power-rail ESD clamp circuits with well-triggered PMOS |
| US6646840B1 (en) | 2000-08-03 | 2003-11-11 | Fairchild Semiconductor Corporation | Internally triggered electrostatic device clamp with stand-off voltage |
| US6850397B2 (en) | 2000-11-06 | 2005-02-01 | Sarnoff Corporation | Silicon controlled rectifier electrostatic discharge protection device for power supply lines with powerdown mode of operation |
| DE60130028T2 (de) * | 2000-11-06 | 2008-06-26 | Sarnoff Corp. | Schutzvorrichtung gegen elektrostatische Entladung mit gesteuertem Siliziumgleichrichter mit externem On-Chip-Triggern und kompakten inneren Abmessungen für schnelles Triggern |
| JP2002232243A (ja) * | 2001-02-01 | 2002-08-16 | Hitachi Ltd | 半導体集積回路装置 |
| US6639771B2 (en) | 2001-03-12 | 2003-10-28 | Pericom Semiconductor Corp. | Internet ESD-shunt diode protected by delayed external MOSFET switch |
| US7589944B2 (en) * | 2001-03-16 | 2009-09-15 | Sofics Bvba | Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies |
| US6724603B2 (en) * | 2002-08-09 | 2004-04-20 | Motorola, Inc. | Electrostatic discharge protection circuitry and method of operation |
| US6867957B1 (en) | 2002-10-09 | 2005-03-15 | Pericom Semiconductor Corp. | Stacked-NMOS-triggered SCR device for ESD-protection |
| DE10255130B4 (de) * | 2002-11-26 | 2007-03-22 | Infineon Technologies Ag | Schaltungsanordnung zum Schutz integrierter Schaltungen vor elektrostatischen Entladungen mit parallelem Strompfad |
| US20040105201A1 (en) * | 2002-12-02 | 2004-06-03 | Taiwan Semiconductor Manufacturing Company | Scheme for eliminating the channel unexpected turn-on during ESD zapping |
| US7583484B2 (en) * | 2003-08-20 | 2009-09-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Circuit and method for ESD protection |
| JP3810401B2 (ja) | 2003-10-08 | 2006-08-16 | 沖電気工業株式会社 | 半導体装置 |
| US6970336B2 (en) * | 2003-10-10 | 2005-11-29 | Freescale Semiconductor, Inc. | Electrostatic discharge protection circuit and method of operation |
| US7193883B2 (en) * | 2004-06-17 | 2007-03-20 | Infineon Technologies Ag | Input return path based on Vddq/Vssq |
| US7372679B1 (en) * | 2004-06-18 | 2008-05-13 | Xilinx, Inc. | Method and apparatus for RC triggered electrostatic discharge power clamp with hysteresis |
| US7196890B2 (en) * | 2004-11-12 | 2007-03-27 | Texas Instruments Incorporated | Electrostatic discharge protection power rail clamp with feedback-enhanced triggering and conditioning circuitry |
| US7242561B2 (en) * | 2005-01-12 | 2007-07-10 | Silicon Integrated System Corp. | ESD protection unit with ability to enhance trigger-on speed of low voltage triggered PNP |
| US7446990B2 (en) * | 2005-02-11 | 2008-11-04 | Freescale Semiconductor, Inc. | I/O cell ESD system |
| US7301741B2 (en) * | 2005-05-17 | 2007-11-27 | Freescale Semiconductor, Inc. | Integrated circuit with multiple independent gate field effect transistor (MIGFET) rail clamp circuit |
| US20070047364A1 (en) * | 2005-08-31 | 2007-03-01 | International Business Machines Corporation | Methods and apparatus for varying a supply voltage or reference voltage using independent control of diode voltage in asymmetrical double-gate devices |
| US7593202B2 (en) * | 2005-11-01 | 2009-09-22 | Freescale Semiconductor, Inc. | Electrostatic discharge (ESD) protection circuit for multiple power domain integrated circuit |
| US8129788B1 (en) | 2006-01-24 | 2012-03-06 | Cypress Semiconductor Corporation | Capacitor triggered silicon controlled rectifier |
| US7808117B2 (en) * | 2006-05-16 | 2010-10-05 | Freescale Semiconductor, Inc. | Integrated circuit having pads and input/output (I/O) cells |
| US7589945B2 (en) * | 2006-08-31 | 2009-09-15 | Freescale Semiconductor, Inc. | Distributed electrostatic discharge protection circuit with varying clamp size |
| US7777998B2 (en) | 2007-09-10 | 2010-08-17 | Freescale Semiconductor, Inc. | Electrostatic discharge circuit and method therefor |
| US7817387B2 (en) * | 2008-01-09 | 2010-10-19 | Freescale Semiconductor, Inc. | MIGFET circuit with ESD protection |
| US7787227B1 (en) * | 2008-04-24 | 2010-08-31 | Atheros Communications, Inc. | Apparatus and method for electrostatic discharge protection of a transmit integrated circuit |
| JP5273604B2 (ja) * | 2008-08-22 | 2013-08-28 | 株式会社メガチップス | Ｅｓｄ保護回路 |
| GB2464538A (en) * | 2008-10-17 | 2010-04-28 | Cambridge Silicon Radio Ltd | An ESD protection circuit for a transmitter output |
| US8072722B1 (en) | 2009-06-16 | 2011-12-06 | Qualcomm Atheros, Inc. | Electrostatic discharge protection circuit |
| US8335064B2 (en) | 2010-06-30 | 2012-12-18 | Infineon Technologies Ag | ESD clamp adjustment |
| TW201316007A (zh) * | 2011-10-03 | 2013-04-16 | Fitipower Integrated Tech Inc | 靜電偵測電路 |
| US9523720B2 (en) * | 2013-03-15 | 2016-12-20 | Infineon Technologies Ag | Multiple current sensor device, a multiple current shunt device and a method for providing a sensor signal |
| JP6143690B2 (ja) | 2014-03-12 | 2017-06-07 | 株式会社東芝 | 出力回路 |
| JP2016167516A (ja) | 2015-03-09 | 2016-09-15 | 株式会社東芝 | 静電気保護回路 |
| US9831666B2 (en) | 2015-05-15 | 2017-11-28 | Analog Devices, Inc. | Apparatus and methods for electrostatic discharge protection of radio frequency interfaces |
| US10067554B2 (en) | 2016-05-26 | 2018-09-04 | Silicon Laboratories Inc. | VCONN pull-down circuits and related methods for USB type-C connections |
| US9800233B1 (en) * | 2016-05-26 | 2017-10-24 | Silicon Laboratories Inc. | Voltage clamp circuits and related methods |
| CN107546729B (zh) * | 2016-06-24 | 2022-01-14 | 恩智浦有限公司 | 浪涌保护电路 |
| CN108075460B (zh) | 2016-11-15 | 2021-10-29 | 恩智浦有限公司 | 具有反馈控制的浪涌保护电路 |
| WO2018119569A1 (fr) * | 2016-12-26 | 2018-07-05 | Texas Instruments Incorporated | Cellule de décharge électrostatique à déclenchement dynamique |
| US10879232B2 (en) * | 2017-10-13 | 2020-12-29 | Taiwan Semiconductor Manufacturing Company Ltd. | Circuit, system and method for electrostatic discharge (ESD) protection |
| US11579645B2 (en) * | 2019-06-21 | 2023-02-14 | Wolfspeed, Inc. | Device design for short-circuitry protection circuitry within transistors |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0166581A2 (fr) * | 1984-06-29 | 1986-01-02 | AT&T Corp. | Circuit "CMOS" de protection contre les surtensions |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS577969A (en) * | 1980-06-18 | 1982-01-16 | Toshiba Corp | Semiconductor integrated circuit |
| US4763184A (en) * | 1985-04-30 | 1988-08-09 | Waferscale Integration, Inc. | Input circuit for protecting against damage caused by electrostatic discharge |
| US5012317A (en) * | 1986-04-11 | 1991-04-30 | Texas Instruments Incorporated | Electrostatic discharge protection circuit |
| GB8621839D0 (en) * | 1986-09-10 | 1986-10-15 | British Aerospace | Electrostatic discharge protection circuit |
| JPH0758734B2 (ja) * | 1987-02-23 | 1995-06-21 | 株式会社東芝 | 絶縁ゲ−ト型セミカスタム集積回路 |
| US5060037A (en) * | 1987-04-03 | 1991-10-22 | Texas Instruments Incorporated | Output buffer with enhanced electrostatic discharge protection |
| US4870530A (en) * | 1988-06-27 | 1989-09-26 | Advanced Micro Devices, Inc. | Electrostatic discharge protection circuitry for any two external pins of an I.C. package |
| US4996626A (en) * | 1988-10-14 | 1991-02-26 | National Semiconductor Corp. | Resistorless electrostatic discharge protection device for high speed integrated circuits |
| JPH0766958B2 (ja) * | 1989-03-20 | 1995-07-19 | 株式会社東芝 | 静電保護回路 |
| US4930036A (en) * | 1989-07-13 | 1990-05-29 | Northern Telecom Limited | Electrostatic discharge protection circuit for an integrated circuit |
| US5086365A (en) * | 1990-05-08 | 1992-02-04 | Integrated Device Technology, Inc. | Electostatic discharge protection circuit |
| US5028819A (en) * | 1990-06-08 | 1991-07-02 | Zilog, Inc. | High CMOS open-drain output buffer |
| US5237395A (en) * | 1991-05-28 | 1993-08-17 | Western Digital Corporation | Power rail ESD protection circuit |
| US5345356A (en) * | 1992-06-05 | 1994-09-06 | At&T Bell Laboratories | ESD protection of output buffers |
-
1993
- 1993-05-04 US US08/057,277 patent/US5311391A/en not_active Expired - Lifetime
-
1994
- 1994-01-25 DE DE4402095A patent/DE4402095C2/de not_active Expired - Fee Related
- 1994-05-02 FR FR9405303A patent/FR2704991B1/fr not_active Expired - Fee Related
- 1994-05-06 JP JP6117597A patent/JPH06334443A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0166581A2 (fr) * | 1984-06-29 | 1986-01-02 | AT&T Corp. | Circuit "CMOS" de protection contre les surtensions |
Non-Patent Citations (1)
| Title |
|---|
| MACK W D ET AL: "New ESD protection schemes for BiCMOS processes with application to cellular radio designs", 1992 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (CAT. NO.92CH3139-3), SAN DIEGO, CA, USA, 10-13 MAY 1992, vol. 6, 10 May 1992 (1992-05-10), ISBN 0-7803-0593-0, 1992, NEW YORK, NY, USA, IEEE, USA, pages 2699 - 2702 vol.6, XP002042176 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001078148A1 (fr) | 2000-04-10 | 2001-10-18 | Motorola, Inc. | Circuit de protection contre la decharge electrostatique (esd) |
| US6385021B1 (en) | 2000-04-10 | 2002-05-07 | Motorola, Inc. | Electrostatic discharge (ESD) protection circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06334443A (ja) | 1994-12-02 |
| DE4402095C2 (de) | 1996-02-29 |
| DE4402095A1 (de) | 1994-11-10 |
| FR2704991B1 (fr) | 1998-11-06 |
| US5311391A (en) | 1994-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2704991A1 (fr) | Circuit de protection contre les décharges électrostatiques à déclenchement dynamique. | |
| FR2631167A1 (fr) | Circuit integre comportant une protection contre les decharges electrostatiques | |
| EP0579561B1 (fr) | Circuit de protection d'un composant de puissance contre des surtensions directes | |
| FR3107627A1 (fr) | Circuit de contrôle d'une photodiode SPAD | |
| EP0316211B1 (fr) | Circuit intégré protégé contre des décharges électrostatiques, avec seuil de protection variable | |
| US6728086B2 (en) | Power-rail electrostatic discharge protection circuit with a dual trigger design | |
| FR2533369A1 (fr) | Circuit de protection pour dispositifs a circuit integre et structure de semi-conducteur pour proteger un circuit integre | |
| FR2567340A1 (fr) | Relais a semi-conducteur protege contre les surcharges de courant | |
| EP2355152A1 (fr) | Circuit intégré muni d'une protection contre des décharges électrostatiques | |
| FR2517886A1 (fr) | Circuit limitateur-transducteur de signaux en alternatif codes en forme binaire, servant d'etage d'entree d'un circuit integre igfet | |
| FR3016999A1 (fr) | Dispositif electronique, en particulier pour la protection contre les decharges electrostatiques | |
| EP0664564B1 (fr) | Circuit intégré incorporant une protection contre les décharges électrostatistiques | |
| EP0128828A1 (fr) | Dispositif photosensible à l'état solide | |
| FR2475779A1 (fr) | Circuit et procede d'alimentation de secours pour polariser les lignes binaires d'une memoire statique a semi-conducteur | |
| FR2747246A1 (fr) | Circuit de protection contre de l'electricite statique dans un circuit isole d'une polarisation du substrat | |
| FR3072481B1 (fr) | Dispositif de generation d'un signal aleatoire | |
| FR2624655A1 (fr) | Structure de protection d'un acces a un circuit integre | |
| EP3806162B1 (fr) | Extinction d'une spad | |
| FR2955699A1 (fr) | Structure de protection d'un circuit integre contre des decharges electrostatiques | |
| FR2572600A1 (fr) | Stabilisateur electronique de tension, utilisable en particulier dans l'automobile, avec protection contre les surtensions transitoires de polarite opposee a celle du generateur | |
| EP0098191B1 (fr) | Dispositif photosensible assurant un effet anti-éblouissement | |
| WO2010130950A1 (fr) | Capteur d'image integre a tres grande sensibilite | |
| EP0881682B1 (fr) | Dispositif de protection contre des surtensions d'un transistor MOS de puissance intégré | |
| EP1931030B1 (fr) | Préamplificateur de courant et comparateur de courant associé | |
| EP2246886A1 (fr) | Circuit intégré muni d'une protection de grande surface contre les décharges électrostatiques |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |