FR2680603A1 - Dispositif a semi-conducteur a protection contre les tensions electrostatiques. - Google Patents
Dispositif a semi-conducteur a protection contre les tensions electrostatiques. Download PDFInfo
- Publication number
- FR2680603A1 FR2680603A1 FR9210147A FR9210147A FR2680603A1 FR 2680603 A1 FR2680603 A1 FR 2680603A1 FR 9210147 A FR9210147 A FR 9210147A FR 9210147 A FR9210147 A FR 9210147A FR 2680603 A1 FR2680603 A1 FR 2680603A1
- Authority
- FR
- France
- Prior art keywords
- voltage
- line
- ground
- semiconductor device
- voltage source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000009792 diffusion process Methods 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 1
- 230000006378 damage Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Dispositif à semi-conducteur utilisant un transistor NMOS (45) relié en une ligne de source de tension (Vcc) et une ligne de tension à la masse (Vss), en parallèle avec un circuit interne (41), de façon à décharger une tension électrostatique à la masse par l'intermédiaire du transistor NMOS. Le transistor NMOS (45) est conçu de façon à effectuer une opération de rupture à une tension inférieure à celle d'un transistor du circuit interne (41), de sorte que, lorsque la tension de la ligne de source de tension est augmentée par la tension électrostatique, le transistor NMOS fonctionne en premier. En conséquence, même si la tension électrostatique est transférée via la ligne de source de tension, le circuit interne (41) n'est pas affecté par la tension électrostatique.
Description
DISPOSITIF A SEMI-CONDUCTEUR A PROTECTION
CONTRE LES TENSIONS ELECTROSTATIQUES
La présente invention se rapporte à un dispositif à semi-conducteur à protection contre les tensions électrostatiques. Lorsqu'une tension électrostatique est appliquée par l'intermédiaire d'une ligne de source de tension à un dispositif semi-conducteur dont un fil de sortie est mis à la masse, un puits P à flottement électrique est mis en condition de polarisation directe, faisant chuter la tension En conséquence, la tension électrostatique est déchargée en raison de la rupture inverse entre le puits P et la région de diffusion de type N formant la source et le drain d'un transistor NMOS De ce fait, étant donné que le courant de fuite est accru entre la ligne de source de tension et la ligne de tension à la masse, il est
impossible de faire fonctionner le dispositif à semi-
conducteur. On se réfère à la figure 1 qui illustre un dispositif à semi-conducteur classique comportant une ligne de source de tension 1 et une ligne de tension à la masse 3 qui s'étendent parallèlement l'une à l'autre Lorsqu'une tension électrostatique fournie par l'intermédiaire de la ligne de source de tension 1 augmente rapidement, il peut se produire une destruction du dispositif à semi-conducteur étant donné qu'il n'existe pas de passage pour décharger la tension électrostatique chargée sur la ligne de source de
tension 1.
La présente invention a pour objet de fournir un dispositif à semiconducteur à protection contre les
tensions électrostatiques.
Selon un aspect de la présente invention, il est prévu un transistor MOS pour guider une tension électrostatique entre la ligne de source de tension et la ligne de tension
à la masse d'un dispositif à semi-conducteur.
Afin de permettre une meilleure compréhension de l'invention et d'illustrer la manière dont celle-ci peut être mise en oeuvre, l'invention va maintenant être décrite, à titre d'exemple, en référence aux dessins schématiques annexés, sur lesquels: La figure 1 illustre de façon schématique l'agencement d'un dispositif à semi-conducteur classique; La figure 2 illustre de façon schématique l'agencement d'un dispositif à semi-conducteur selon un mode de réalisation de la présente invention; La figure 3 illustre de façon schématique l'agencement d'un dispositif à semi-conducteur selon un autre mode de réalisation de la présente invention; et La figure 4 illustre un circuit équivalent aux
dispositifs des figures 2 et 3.
En référence à la figure 2, une ligne de source de tension 5 et une ligne de tension à la masse 7 s'étendent
parallèlement l'une à l'autre dans une première direction.
En dessous de la ligne de source de tension 5 et de la ligne de tension à la masse 7 s'étend, dans une seconde direction perpendiculaire à la première direction, une région de diffusion 9 de type n, qui est au contact de la ligne de source de tension 5 et de la ligne de tension à la masse 7, respectivement, par l'intermédiaire de première et seconde régions de contact 13 et 15 En outre, une ligne en silicium polycristallin 11 s'étend sur la région de diffusion 9 et la ligne de tension à la masse 7, et elle est mise en contact avec la ligne de tension à la masse 7
par l'intermédiaire d'une troisième région de contact 17.
La région de diffusion 9 forme le drain et la source d'un transistor NMOS et la ligne polycristalline 11 en constitue
la grille.
Dans un autre mode de réalisation de la présente invention, tel qu'illustré sur la figure 3, de première et seconde régions de diffusion de type n, 25 et 27, respectivement, sont formées en dessous d'une ligne de source de tension 21 et d'une ligne de tension à la masse 23, qui sont parallèles l'une à l'autre dans une première direction La première région de diffusion 25 est mise en contact avec la ligne de source de tension 21 par l'intermédiaire de première et seconde régions de contact 31 et 33, tandis que la seconde région de diffusion 27 est mise en contact avec la ligne de tension à la masse 23 par l'intermédiaire de troisième et quatrième régions de contact 35 et 37 Une couche conductrice 29 est formée sur les régions de diffusion 25, 27 et la ligne de tension à la masse 23 et mise en contact avec la ligne de tension à la masse 23 par l'intermédiaire d'une cinquième région de contact 39 Les première et seconde régions de diffusion 25 et 27 forment respectivement le drain et la source d'un transistor NMOS, et la couche conductrice 29 en constitue
la grille.
On se réfère à la figure 4 qui illustre un circuit équivalent aux dispositifs des figures 2 et 3 comportant un circuit interne 41 et un transistor NMOS 45 reliés entre eux en parallèle entre la ligne de source de tension et la ligne de tension à la masse Une extrémité de la ligne de tension à la masse est également reliée à un plot d'entrée/sortie 43 Le transistor NMOS 45 est conçu pour effectuer une décharge disruptive à une tension inférieure à celle du transistor du circuit interne 41 Autrement dit, lorsqu'une tension supérieure à une tension donnée est appliquée à la ligne de source de tension par une tension électrostatique, le transistor NMOS 45 fonctionne plus vite que le transistor du circuit interne 41 étant donné que la tension de rupture du transistor NMOS 45 est inférieure à celle du transistor du circuit interne 41 En conséquence, la tension électrostatique est déchargée à la masse par l'intermédiaire du transistor NMOS 45, si bien que le circuit interne est protégé contre les effets indésirables
de la tension électrostatique.
Comme indiqué ci-dessus, le dispositif de l'invention fait appel à un transistor NMOS relié entre la ligne de source de tension et la ligne de tension à la masse, en parallèle avec le circuit interne, de façon à décharger la
tension électrostatique à la masse par son intermédiaire.
En conséquence, même si la tension électrostatique est transférée via la ligne de source de tension en service, le circuit interne n'en est pas affecté, ce qui permet
d'assurer le fonctionnement stable du dispositif à semi-
conducteur. Bien que la présente invention ait été illustrée et décrite de façon spécifique en référence à un mode de réalisation préféré, l'homme de l'art se rendra compte que des modifications de détails peuvent y être apportées sans pour autant sortir du cadre et de l'esprit de l'invention.
Claims (5)
1 Dispositif à semi-conducteur à protection contre les tensions électrostatiques, comportant un circuit interne ( 41) relié entre une ligne de source de tension (Vcc) et une ligne de tension à la masse (Vss), ledit dispositif à semi-conducteur étant caractérisé en ce qu'il comprend: un moyen de guidage de la tension électrostatique ( 45) relié entre ladite ligne de source de tension et ladite ligne de tension à la masse en parallèle avec ledit circuit interne ( 41), qui fonctionne plus vite que ledit circuit interne ( 41) lorsqu'une tension supérieure à une tension
donnée est fournie à ladite ligne de source de tension.
2 Dispositif à semi-conducteur selon la revendication 1, caractérisé en ce que le moyen de guidage de tension électrostatique comprend un transistor NMOS ( 45), un canal dudit transistor NMOS étant formé entre ladite ligne de source de tension (Vcc) et ladite ligne de tension à la masse (Vss), une grille dudit transistor NMOS ( 45) étant
reliée à ladite ligne de tension à la masse (Vss).
3 Dispositif à semi-conducteur selon la revendication 2, caractérisé en ce que le transistor NMOS a une tension de rupture inférieure à celle d'un transistor dudit circuit
interne ( 41).
4 Dispositif à semi-conducteur à protection contre les tensions électrostatiques, comportant un circuit interne relié entre une ligne de source de tension et une
ligne de tension à la masse, ledit dispositif à semi-
conducteur étant caractérisé en ce qu'il comprend: de première et seconde régions de diffusion d'un type de conduction donné ( 9; 25, 27) formées en dessous de ladite ligne de source de tension ( 5; 21) et de ladite ligne de tension à la masse ( 7; 23), respectivement, et mises au contact de ladite ligne de source de tension et de ladite ligne de tension à la masse, respectivement, par l'intermédiaire d'au moins une région de contact ( 13, 11; 31, 33, 35, 37) formée dans chacune desdites lignes de source de tension et ligne de tension à la masse, ladite ligne de source de tension et ladite ligne de tension à la masse s'étendant en parallèle l'une à l'autre dans une direction donnée; et une couche conductrice ( 11; 29) qui s'étend sur lesdites première et seconde régions de diffusion et ladite ligne de tension à la masse, et qui est mise en contact avec ladite ligne de tension à la masse par l'intermédiaire d'une région de contact ( 17; 39) formée dans ladite ligne
de tension à la masse.
Dispositif à semi-conducteur selon la revendication 4, caractérisé en ce que ledit type de conduction donné de
ladite région de diffusion est le type n.
6 Dispositif à semi-conducteur selon la revendication 4, caractérisé en ce que ladite couche conductrice est
réalisée en silicium polycristallin.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910014408A KR930005184A (ko) | 1991-08-21 | 1991-08-21 | 정전기 전압 방지용 반도체 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2680603A1 true FR2680603A1 (fr) | 1993-02-26 |
Family
ID=19318850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9210147A Pending FR2680603A1 (fr) | 1991-08-21 | 1992-08-20 | Dispositif a semi-conducteur a protection contre les tensions electrostatiques. |
Country Status (6)
| Country | Link |
|---|---|
| KR (1) | KR930005184A (fr) |
| DE (1) | DE4223466A1 (fr) |
| FR (1) | FR2680603A1 (fr) |
| GB (1) | GB2258947A (fr) |
| IT (1) | IT1256405B (fr) |
| TW (1) | TW200601B (fr) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100471396B1 (ko) * | 2001-05-17 | 2005-02-21 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터 액정표시장치의 제조방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6010767A (ja) * | 1983-06-30 | 1985-01-19 | Fujitsu Ltd | 半導体装置 |
| JPS6143468A (ja) * | 1984-08-07 | 1986-03-03 | Mitsubishi Electric Corp | 保護回路 |
| JPS61137359A (ja) * | 1984-12-10 | 1986-06-25 | Nec Corp | 保護回路を備えた半導体装置 |
| EP0276850A2 (fr) * | 1987-01-28 | 1988-08-03 | Kabushiki Kaisha Toshiba | Circuit intégré semi-conducteur avec une structure contre l'effet de verrouillage |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4602267A (en) * | 1981-02-17 | 1986-07-22 | Fujitsu Limited | Protection element for semiconductor device |
| JPS60246665A (ja) * | 1984-05-22 | 1985-12-06 | Nec Corp | 入力保護装置 |
| JPH0616558B2 (ja) * | 1987-01-28 | 1994-03-02 | 三菱電機株式会社 | 半導体装置の入力保護装置 |
| JPS63305545A (ja) * | 1987-06-05 | 1988-12-13 | Hitachi Ltd | 半導体集積回路装置 |
| JPH01140757A (ja) * | 1987-11-27 | 1989-06-01 | Nec Corp | 半導体入力保護装置 |
-
1991
- 1991-08-21 KR KR1019910014408A patent/KR930005184A/ko not_active IP Right Cessation
-
1992
- 1992-07-09 TW TW081105428A patent/TW200601B/zh active
- 1992-07-16 DE DE4223466A patent/DE4223466A1/de not_active Withdrawn
- 1992-08-18 IT ITMI922000A patent/IT1256405B/it active IP Right Grant
- 1992-08-20 FR FR9210147A patent/FR2680603A1/fr active Pending
- 1992-08-20 GB GB9217737A patent/GB2258947A/en not_active Withdrawn
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6010767A (ja) * | 1983-06-30 | 1985-01-19 | Fujitsu Ltd | 半導体装置 |
| JPS6143468A (ja) * | 1984-08-07 | 1986-03-03 | Mitsubishi Electric Corp | 保護回路 |
| JPS61137359A (ja) * | 1984-12-10 | 1986-06-25 | Nec Corp | 保護回路を備えた半導体装置 |
| EP0276850A2 (fr) * | 1987-01-28 | 1988-08-03 | Kabushiki Kaisha Toshiba | Circuit intégré semi-conducteur avec une structure contre l'effet de verrouillage |
Non-Patent Citations (3)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 10, no. 201 (E-419)(2257) 15 Juillet 1986 & JP-A-61 043 468 ( MITSUBISHI ) 3 Mars 1986 * |
| PATENT ABSTRACTS OF JAPAN vol. 10, no. 332 (E-453)(2388) 12 Novembre 1986 & JP-A-61 137 359 ( NEC ) 25 Juin 1986 * |
| PATENT ABSTRACTS OF JAPAN vol. 9, no. 123 (E-317)(1846) 28 Mai 1985 & JP-A-60 010 767 ( FUJITSU ) 19 Janvier 1985 * |
Also Published As
| Publication number | Publication date |
|---|---|
| ITMI922000A0 (it) | 1992-08-18 |
| ITMI922000A1 (it) | 1994-02-18 |
| GB2258947A (en) | 1993-02-24 |
| DE4223466A1 (de) | 1993-02-25 |
| GB9217737D0 (en) | 1992-09-30 |
| KR930005184A (ko) | 1993-03-23 |
| TW200601B (fr) | 1993-02-21 |
| IT1256405B (it) | 1995-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2499315A1 (fr) | Dispositif semiconducteur de protection utilisant des diodes zener dos a dos | |
| FR2533369A1 (fr) | Circuit de protection pour dispositifs a circuit integre et structure de semi-conducteur pour proteger un circuit integre | |
| FR2800908A1 (fr) | Circuit integre a semiconducteur du type silicium sur isolant permettant d'eliminer les effets de corps flottant et son procede de fabrication | |
| FR2503456A1 (fr) | Dispositif de protection pour circuits integres | |
| FR2815430A1 (fr) | Affichage a cristaux liquides pour cablage de resistance equivalente | |
| FR2730107A1 (fr) | Tampon de sortie de circuit integre tolerant aux surtensions | |
| FR2723260A1 (fr) | Thyristor a trois bornes avec caracteristiques commandees par une seule gachette mos | |
| FR3016999A1 (fr) | Dispositif electronique, en particulier pour la protection contre les decharges electrostatiques | |
| FR2982416A1 (fr) | Dispositif electronique de protection contre les decharges electrostatiques | |
| FR2587563A1 (fr) | Dispositif a onde acoustique de surface | |
| EP0664564B1 (fr) | Circuit intégré incorporant une protection contre les décharges électrostatistiques | |
| FR2487582A1 (fr) | Dispositif semi-conducteur du type metal-oxyde semi-conducteur | |
| FR2624655A1 (fr) | Structure de protection d'un acces a un circuit integre | |
| FR2741999A1 (fr) | Dispositif integrant un transistor bipolaire dit a grille isolee et son circuit de commande | |
| FR2746964A1 (fr) | Circuit de protection et dispositif du type semiconducteur sur isolant comportant un tel circuit | |
| EP1638146A2 (fr) | Circuit électronique à double alimentation et à moyens de protection contre les claquages, et moyens de protection correspondants | |
| EP2947689B1 (fr) | Inverseur cmos photonique | |
| FR2668855A1 (fr) | Dispositif a semiconducteurs comportant deux groupes de transistors elementaires disposes face a face. | |
| FR2680603A1 (fr) | Dispositif a semi-conducteur a protection contre les tensions electrostatiques. | |
| FR2499325A1 (fr) | Circuit de protection pour dispositifs a circuits integres | |
| FR2458907A1 (fr) | Transistor a effet de champ a tension de seuil ajustable | |
| EP0518790A1 (fr) | Composant de protection bidirectionnel | |
| EP0697734A1 (fr) | Circuit de protection contre les décharges électrostatiques | |
| FR2904473A1 (fr) | Dispositif de protection d'un circuit integre contre les decharges electrostatiques | |
| EP3163622B1 (fr) | Cellule logique photosensible a illumination par la face avant |