FR2639762A1 - Procede de fabrication de transistors a effet de champ asymetriques et transistors correspondants - Google Patents

Procede de fabrication de transistors a effet de champ asymetriques et transistors correspondants Download PDF

Info

Publication number
FR2639762A1
FR2639762A1 FR8915725A FR8915725A FR2639762A1 FR 2639762 A1 FR2639762 A1 FR 2639762A1 FR 8915725 A FR8915725 A FR 8915725A FR 8915725 A FR8915725 A FR 8915725A FR 2639762 A1 FR2639762 A1 FR 2639762A1
Authority
FR
France
Prior art keywords
source
substrate
gate electrode
drain
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8915725A
Other languages
English (en)
Other versions
FR2639762B1 (fr
Inventor
Minoru Noda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of FR2639762A1 publication Critical patent/FR2639762A1/fr
Application granted granted Critical
Publication of FR2639762B1 publication Critical patent/FR2639762B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0891—Source or drain regions of field-effect devices of field-effect transistors with Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H01L29/66878—Processes wherein the final gate is made before the formation, e.g. activation anneal, of the source and drain regions in the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66924—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Un procédé de fabrication d'un transistor à effet de champ comprend la formation d'une couche active 3 dans un substrat 1, la formation d'un matériau de grille remplissant la fonction d'un masque d'implantation, l'implantation d'ions pour former une région de source 41, le dépôt d'un masque d'attaque sur la région de source et sur une partie du matériau de grille, et l'enlèvement du matériau non masqué pour définir une électrode de grille 2. Il comprend également le dépôt d'un second masque d'attaque du côté opposé à la région de source, et l'implantation d'impuretés pour former une région de drain 42. Les régions de source et de drain sont dopées de façon asymétrique et l'électrode de grille est disposée de façon asymétrique par rapport aux régions de source et de drain, avec un processus assurant l'auto-alignement.

Description

PROCEDE DE FABRICATION DE TRANSISTORS A EFFET DE CHAMP
ASYMETRIQUES ET TRANSISTORS CORRESPONDANTS
La présente invention concerne un procédé de fabrication de transis-
tors à effet de champ asymétriques, ainsi que des transistors à effet de
champ asymétriques fabriqués conformément au procédé.
Des transistors à effet de champ employant des semiconducteurs com-
posés, tels que l'arsénure de gallium (GaAs) et le phosphure d'indium (InP)
sont utiles en tant que transistors de haute fréquence, du fait que les mo-
bilités des électrons dans ces semiconducteurs sont relativement élevées. Un
transistor à effet de champ auto-aligné de type classique, dans lequel l'élec-
trode de grille est disposée symétriquement entre la source et le drain, du type qui est décrit dans la demande de brevet japonaise publiée 62166571, est représenté en coupe sur la figure 7. L'électrode de grille 2 est placée
sur la surface d'un substrat semiconducteur 1, au-dessus d'une couche acti-
ve 3 du substrat. La couche active 3 a généralement une conductivité relati-
vement élevée, et dans des modes de réalisation préférés, le substrat 1 a
une résistivité élevée et il peut être semi-isolant. La couche active 3 in-
terconnecte les régions de source et de drain 4a et 4b. Dans le processus auto-aligné, l'électrode de grille 2 est utilisée à titre de masque pour l'implantation ionique. Il en résulte que les côtés de l'électrode de grille 2 sont alignés avec les interfaces entre la couche active 3 et les régions de source et de drain 4a et 4b. L'électrode de grille 2 consiste généralement
en un matériau capable de résister à la chaleur, tel qu'un métal réfractai-
re ou un alliage contenant un métal réfractaire.
La structure de transistor à effet de champ de la figure 7 a une ré-
sistance grille-source relativement faible et est capable de faire circuler
un courant élevé, du fait que l'électrode de grille 2 est directement adja-
cente aux régions de source et de drain. Cependant, lorsqu'on réduit la tail-
le du transistor à effet de champ de la figure 7, il peut être affecté défa-
vorablement par ce qu'on appelle les effets de canal court. Ces effets ré-
sultent de l'augmentation du champ électrique à l'intérieur de la couche ac-
tive 3 lorsqu'on applique à un dispositif ayant une longueur de canal ré-
duite les mêmes tensions qu'à des dispositifs ayant de plus grandes longueurs
de canal. Le champ électrique intense conduit à une saturation de la vites-
se des électrons qui se déplacent entre les régions de source et de drain,
ce qui limite la transconductance et la réponse en fréquence du dispositif.
Le fait que l'électrode de grille 2 soit placée en position adjacente à la région de drain 4b limite également la tension de claquage de drain a une valeur défavorablement faible. La faible tension de claquage de drain limite l'utilité du transistor à effet de champ dans des circuits intégrés linéaires,
et en tant qu'élément de circuit linéaire.
Une autre structure de transistor à effet de champ auto-aligné du type représenté sur la figure 8 est également décrite dans la demande de brevet japonaise publiée 62-166571. Les éléments de la structure de la figure 8 sont identiques à ceux de la structure de la figure 7, à l'exception du fait que l'électrode de grille 2 est espacée de façon symétrique par rapport à
chacune des régions de source et de drain 4a et 4b. La structure de la fi-
gure 8 est produite par un processus auto-aligné, par l'inclusion de masques d'implantation ionique en position adjacente à l'électrode de grille 2, de façon que les régions de source et de drain soient espacées par rapport à l'électrode de grille. Cet espacement atténue l'effet de canal court, à cause du grand espacement entre la grille et la source et entre la grille et le
drain. La séparation de l'électrode de grille par rapport aux réglons de sour-
ce et de drain 4a et 4b augmente la tension de claquage de drain, mais aug-
mente défavorablement la résistance grille-source et réduit le courant que
peut faire circuler le dispositif.
Pour résoudre ces problèmes, 11 a été proposé une structure de transis-
tor à effet de champ comprenant une électrode de grille qui est disposée de façon asymétrique par rapport aux régions de source et de drain. La figure 9 représente une structure proposée de ce type. Dans cette structure, un
sillon est formé dans la région active 3, et l'électrode de grille 2 est dis-
posée de façon asymétrique à l'intérieur du sillon. Ce transistor à effet de
champ à électrode de grille disposée de façon asymétrique présente un incon-
vénient qui consiste en ce qu'il ne correspond pas à une structure auto-
alignée. Cependant, la distance relativement faible entre l'électrode de grille 2 et la région de source 4a procure une résistance grille-source de valeur réduite, avec la possibilité de faire circuler un courant relativement élevé. L'espacement relativement grand entre l'électrode de grille 2 et la région de drain 4b augmente la tension de claquage de drain. Il en résulte que la transconductance du transistor à effet de champ est améliorée par rapport aux structures à grille symétrique de la figure 7. Il est cependant difficile de produire de façon reproductible des structures de transistor à effet de champ uniformes telles que celle de la figure 9, en l'absence d'une
technique de fabrication de grille de type auto-aligné.
Un procédé de fabrication d'un transistor à effet de champ avec une électrode de grille disposée de façon asymétrique et une longueur de grille relativement faible, est décrit dans la demande de brevet japonaise publiée 62-86870, et ce procédé est illustré par les figures 10(a) à 10(f). Comme le montre la figure 10(a), une couche active 22 est formée à la surface d'un substrat semi-isolant 21. Lorsque le substrat 21 consiste en GaAs, la couche active 22 est formée de façon caractéristique par implantation ionique de silicium. On dépose successivement sur la couche active 22 un matériau de grille 23, tel qu'un siliciure de métal réfractaire, et une couche isolante 28, par exemple en dioxyde de silicium. On forme avec le matériau de grille 23 et la couche isolante 28 une structure d'électrode de grille désirée, ayant
une longueur qui correspond à l'espacement des régions de drain et de sour-
ce. On définit la longueur de grille par des techniques de photolithogra-
phie classiques, pour produire la structure de la figure 10(b).
On dépose un masque 29, consistant par exemple en une résine photo-
sensible, de façon qu'il recouvre une partie de la couche active 22 dans la-
quelle la région de source sera formée sur un côté du matériau de grille 23,
et sur une partie de la surface supérieure de la couche isolante 28. On don-
ne au masque 29 la configuration désirée, par des techniques classiques, en
laissant à nu une partie de la couche isolante 28, comme le montre la figu-
re 10(c). On enlève la partie à nu de la couche isolante 28, par exemple par attaque, après quoi on enlève le masque 29. On implante ensuite des ions de dopant dans le substrat 21, une seconde fois, avec une énergie plus élevée, et avec une dose plus élevée que celle employée pour produire la couche
active 22. Cette étape d'implantation ionique, qui est habituellement sui-
vie par une opération de recuit, produit la structure qui est représentée sur
la figure 10(d).
La structure asymétrique de l'électrode de grille par rapport aux régions de source et de drain 24 et 25 est achevée par l'enlèvement de la
partie du matériau de grille 23 qui n'est pas protégée par la couche isolan-
te 28. Le matériau de grille en excès est enlevé par attaque par voie sèche ou humide, pour produire la structure de la figure 10(e). On enlève ensuite
le masque correspondant à la couche isolante 28, et on dépose des électro-
des de source et de drain 26 et 27 sur les régions respectives de source et de drain 24 et 25. La structure de dispositif terminée, qui est représentée
schématiquement sur la figure 10(f), comprend l'électrode de grille 23 dis-
posée de façon asymétrique. Du fait que l'électrode de grille est adjacente
à l'interface de la région de source 24 avec la couche active 22, la résis-
tance grille-source est relativement faible. L'espacement entre l'électrode
de grille 23 et la région de drain 25 améliore l'aptitude à fournir un cou-
rant élevé et améliore la tension de claquage grille-drain du transistor à effet de champ. Cependant, l'espacement précis entre l'électrode de grille 23 et la région de drain 25 est déterminé par l'attaque de la paroi latérale de 1'électrode de grille 23,q1 est un processu diffilA à mattriser. I1n est donc difficile de reproduire uniformément la structure de la figure 10(f). De
plus, l'exposition à un plasma d'une partie de la couche active 22 adjacen-
te à l'électrode de grille 23, et de la totalité de la région de drain 25,
lorsque la partie non masquée du matériau de grille est soumise à une at-
taque par voie sèche, endommage le transistor à effet de champ et dégrade
ses performances.
Dans les structures de transistor à effet de champ des figures 7-9 et
(f), la formation des régions de source et de drain est accomplie slmul-
tanément, par Implantation ionique. Il en résulte que ces régions sont géné-
ralement symétriques en ce qui concerne leurs profondeurs et leurs concen-
trations de dopant. Une autre structure de transistor à effet de champ qui vise à atténuer des effets de canal court utilise des régions de source et de drain dopées de façon asymétrique. Une telle structure est représentée en coupe sur la figure 11, qui est tirée de la figure 4 du document de Kimura et col., "Asymmetrical Implantation Self-Alignment Technique For GaAs MESFETs", Japanese Journal of Applied Physics, Volume 27, numéro 7, juillet 1988, pages L1340 à L1 343. La structure auto- alignée de la figure il comprend une région de source 4a qui est plus profonde et plus fortement dopée que la région de drain 4b. On obtient ce résultat en accomplissant trois étapes d'implantation ionique au cours de la fabrication du transistor à effet de champ, au lieu des deux étapes d'implantation qui sont employées
dans la fabrication des structures décrites ci-dessus.
On fabrique la structure de la figure Il en masquant une électrode
de grille 2 qui est placée sur une couche active 3, formée dans un substrat 1.
On masque l'électrode de grille 2 et le substrat avec un matériau de masque d'implantation ionique, tel que le germanium. On ouvre une ouverture dans
le masque d'implantation ionique, près de l'électrode de grille, en utili-
sant un masque de résine photosensible. Ensuite, on implante des ions à tra-
vers l'ouverture et dans toutes les zones adjacentes dans lesquelles le mas-
que d'implantation a été enlevé, par l'attaque des parois latérales du mas-
que au cours de la formation de l'ouverture. On dope ensuite la région de
drain au cours d'une autre étape d'implantation ionique.
Le procédé de fabrication du transistor à effet de champ dopé de fa-
çon asymétrique qui est décrit par Kimura et col. exige l'attaque du masque
d'implantation ionique au-dessous d'un masque de résine photosensible. L'en-
lèvement complet du masque d'implantation ionique par attaque des parois latérales, au-dessous du masque de résine photosensible, est essentielle pour
obtenir l'auto-alignement de la région de source et de l'électrode de grille.
Une attaque insuffisante des parois latérales peut conduire à un profil de dopage non uniforme et indésirable dans le substrat. Une attaque excessive
peut entraîner un endommagement de l'électrode de grille. Il est donc dif-
ficile de maîtriser le traitement et d'obtenir des résultats reproductibles
de façon uniforme.
Il est donc souhaitable de procurer un procédé pour fabriquer de fa-
çon auto-alignée des structures de transistor à effet de champ comportant les éléments avantageux des structures de l'art antérieur, mais qui soit exempt d'étapes difficiles à maîtriser et qui affectent les caractéristiques
des dispositifs terminés. Il est en outre souhaitable de procurer de nouvel-
les structures de dispositif à transistor à effet de champ, fabriquées par
le nouveau procédé.
Un but de l'invention est de procurer un procédé de fabrication d'un transistor à effet de champ présentant une tension de claquage de drain éle- vée, la possibilité de faire circuler un courant élevé, une faible résistance grille-source, et des éléments auto-alignés, que l'on puisse utiliser pour
fabriquer des transistors à effet de champ avec une bonne reproductibilité.
Un but supplémentaire de l'invention est de procurer des transistors à
effet de champ fabriqués conformément au nouveau procédé.
Conformément à l'invention, on forme une couche active sur la surfa-
ce d'un substrat semiconducteur. On forme un matériau de grille sur une par-
tie de la surface du substrat, à titre de masque pour l'implantation ionique.
On implante des ions de dopant dans la partie non masquée du substrat, pour former une région de source. On dépose un premier masque d'attaque sur la région de source et sur une partie du matériau de grille, pour les protéger
pendant l'enlèvement du matériau de grille non masqué, pour définir une élec-
trode de grille. On dépose un second masque d'attaque sur la surface à nu du
substrat qui est adjacente à l'électrode de grille, du côté opposé à la ré-
gion de source. On forme une région de drain dans une position adjacente à l'électrode de grille dans le substrat, en implantant des atomes de dopant,
en utilisant comme masques d'implantation ionique les premier et second mas-
ques d'attaque. Après avoir enlevé les premier et second masques d'attaque,
on dépose des électrodes de source et de drain sur le substrat, respective-
ment dans les régions de source et de drain.
Il est préférable que la région de source contienne une concentration d'atomes de dopant plus élevée que celle de la région de drain. Les étapes d'implantation ionique combinées avec les étapes de masquage font en sorte que l'électrode de grille soit espacée par rapport à la région de drain. On
peut également espacer l'électrode de grille par rapport à la région de sour-
ce en Incluant temporairement une couche d'espacement sur le substrat, en
position adjacente au matériau de grille, avant de former la région de sour-
ce. On enlève la couche d'espacement après que la région de source a été formée par implantation ionique. En employant un troisième masque d'attaque sur le substrat, après la formation de la région de drain, on peut déposer sur l'électrode de grille une couche de contact à faible résistance ayant
une aire plus élevée que celle de l'électrode de grille, dans le but de ré-
duire la résistance de grille.
Des transistors à effet de champ fabriqués conformément à l'invention comprennent un substrat ayant une surface, des régions de source et de drain formées à la surface du substrat, et une couche active du même type de conductivité que les régions de source et de drain, dans le substrat, et qui interconnecte ces régions, et dans ces transistors, une électrode de grille qui est formée sur la couche active est espacée par rapport aux interfaces de la couche active avec les régions de source et de drain, et la région de source a une concentration de dopage plus élevée que la région de drain. Il est préférable que l'électrode de grille soit située plus loin de la région de drain que de la région de source. L'électrode de grille peut comprendre un matériau semiconducteur placé sur ou dans la couche active, et formant une
jonction redresseuse avec cette dernière. Selon une variante, un isolant élec-
trique peut être placé entre la couche active et l'électrode de grille, en
particulier lorsque le substrat consiste en InP.
Le procédé et les transistors à effet de champ conformes à l'inven-
tion sont auto-alignés et ils procurent une résistance grille-source réduite,
et une tension de claquage de drain accrue, avec la possibilité de faire cir-
culer un courant élevé. Le procédé de fabrication de transistors à effet de
champ ne comporte pas une étape d'attaque d'électrode de grille ou de mas-
que d'implantation ionique, de nature critique, définissant les caractéristiques
des transistors à effet de champ. L'invention permet donc de reproduire uni-
formément des transistors à effet de champ ayant des structures et des carac-
téristiques désirées.
L'invention sera mieux comprise à la lecture de la description qui va
suivre de modes de réalisation donnés à titre d'exemples non limitatifs. La
suite de la description se réfère aux dessins annexés dans lesquels:
les figures l(a)à l(d) sont des coupes qui illustrent les principales étapes d'un procédé de fabrication d'un transistor à effet de champ conforme à un mode de réalisation de l'invention; les figures 2(a) à 2(d) sont des coupes qui illustrent les principales étapes d'un procédé de fabrication d'un transistor à effet de champ conforme à un autre mode de réalisation de l'invention les figures 3(a) à 3(d) sont des coupes qui illustrent les principales étapes d'un procédé de fabrication d'un transistor à effet de champ conforme à
encore un autre mode de réalisation de l'invention.
Les figures 4, 5 et 6 sont des coupes de structures de transistors à effet de champ conformes à des modes de réalisation de l'invention. Les figures 7, 8, 9 et 1l1 sont des coupes de structures de transistors à effet
de champ.
Les figures 10(a) à 10(f) sont des coupes qui illustrent des étapes d'un
procédé connu pour fabriquer des transistors à effet de champ.
Un procédé pour fabriquer un transistor à effet de champ conforme à l'invention est représenté sur les figures l(a) à l(d). On dépose sur un
substrat en GaAs semi-isolant une couche isolante de protection (non repré-
sentée) consistant par exemple en SiO, SiON ou SiN, jusqu'à une épaisseur de plusieurs dizaines de nanomètres. En comparaison, le substrat en GaAs 1 a de façon caractéristique une épaisseur d'environ 600 micromètres. Lorsque la couche de protection est en place, on implante dans le substrat 1 des ions silicium ayant des énergies d'environ 30 à 50 keV, et une dose d'environ 12 - 6 x 10i2 cm. On fait suivre l'implantation par un recuit pour activer les
ions implantés. On enlève ensuite la couche isolante de protection, par exem-
ple par attaque. L'étape d'implantation ionique produit une couche active 3
à l'intérieur du volume du substrat et à sa surface.
On forme un matériau de grille 2', par exemple un métal réfractaire ou un alliage de métaux réfractaires tel WN, WAI, WSi ou W, sur une partie de la surface du substrat sur laquelle la couche active est présente. On dépose le matériau de grille par pulvérisation cathodique ou par un procédé de dépôt chimique en phase vapeur (CVD), jusqu'à une épaisseur d'environ 0,2 à 0,5 micromètre. Le matériau de grille recouvre seulement une partie de la surface du substrat 1, et on obtient ceci par dépôt sélectif, par attaque ou par la technique de décollement. En utilisant le matériau de grille 2' à titre de masque d'implantation Ionique, on Implante des ions silicium ou sélénium dans la partie non masquée du substrat 1, à des énergies d'environ 13.-2
à 100 keV, et avec une dose dépassant environ 1 x 1013 cm. Cette im-
plantation d'ions de dopant forme dans le substrat 1 une région de source
41 ayant une concentration de dopant relativement élevée. De préférence lm-
médiatement après cette seconde étape d'implantation Ionique, on recuit le
263976?
substrat à environ 800 C dans une ambiance d'arsine, si le substrat 1 est en GaAs, pour activer les ions implantés. La structure résultante est
représentée sur la figure l(a).
On définit une électrode de grille 2 dans le matériau de grille 2', en
s appliquant un masque d'attaque 5, consistant par exemple en une résine pho-
tosensible, sur la région de source 41 et une partie du matériau de grille 2'.
La partie du matériau de grille 2' qui n'est pas protégée par le masque 5 est enlevée par attaque, de préférence par attaque par voie sèche, telle que l'attaque ionique réactive (ou RIE), ou l'attaque par résonance cyclotron d'électrons (ou ECR). Une fois que l'électrode de grille 2 a été définie, on dépose un masque 6, consistant de préférence en une couche isolante, telle que SiN, SiO2, SiO, ou SiON, sur la totalité de la surface du substrat 1,
y compris sur la partie restante du masque 5, comme le montre la figure l(b).
Comme le montre la figure l(c), la partie du masque 6 qui se trouve face à la couche active 3, du côté du drain, par rapport à l'électrode de grille 2, c'est-à-dire le côté opposé à la région de source 41, est enlevée par attaque par voie sèche. On utilise de préférence une technique d'attaque par voie sèche anisotrope, telle que la technique RIE ou ECR, employant un gaz qui contient du fluor, tel que CF6, NF3, ou SF6, avec de l'oxygène. Une
partie 6' de la couche isolante 6 est laissée en place dans une position ad-
jacente et contiguë à l'électrode de grille 2, sur la couche active 3, c'est-
à-dire au niveau de la paroi latérale de l'électrode de grille 2. Eneffectuant une attaque dans des conditions définies, on réduit la largeur transversale
de la partie de couche non métallique 6', sur le côté de l'électrode de gril-
le 2,à une dimension désirée s'étendant à partir de l'électrode de grille 2, en direction opposée à la région de source 41. Cette dimension et la largeur
de l'électrode de grille 2 déterminent la longueur de canal dans le disposi-
tif à transistor à effet de champ final, ainsi que l'espacement entre la région de drain et l'électrode de grille 2. En utilisant à titre de masques d'implantation la seconde partie de masque d'attaque 6' et le masque 5, on
implante dans le substrat des ions silicium ou sélénium, à des énergies d'en-
13 2 viron 50 keV, avec une dose inférieure à 1 x 1013 cm, pour former une
région de drain 42 ayant une concentration de dopant relativement faible.
La région de source 41 et la région de drain 42 ont une concentration de do-
pant plus élevée que la région active 3. Cependant, la concentration de do-
pant dans la région de drain 42 est faible par rapport à la concentration de dopant de la région de source 41. Les concentrations de dopant différentes signifient que la région de drain 42 est moins profonde que la région de
source 41, comme il est indiqué sur la figure l(c).
Après la troisième étape d'implantation ionique, on enlève les parties restantes des premier et second masques d'attaque 5 et 6'. Ici encore, on recuit la structure à 800 C pendant plusieurs minutes ou plusieurs dizaines de minutes dans de l'arsine, si le substrat est en GaAs, pour activer les
ions implantés. Il est préférable que l'opération de recuit visant à faire dis-
paraître le dommage qui résulte de l'implantation de la région de source 41
soit effectuée au stade de fabrication qui est représenté sur la figure l(a).
On peut cependant reporter cette étape de recuit et l'accomplir en même
temps que l'opération de recuit de la région de drain 42. L'ambiance d'ar-
sine procure une surpression d'arsenic qui est nécessaire lorsque le substrat 1 est en GaAs, pour éviter une perte d'arsenic à partir du substrat pendant
le recuit.
Le transistor à effet de champ terminé est représenté sur la figure l(d), sur laquelle une électrode de source 7 et une électrode de drain 8 ont été déposées respectivement sur la région de source 41 et sur la région de
drain 42. Ces électrodes consistent de façon caractéristique en couches mul-
tiples de métaux ou d'alliages, telles que des couches or/germanium/nlckel/
or ou germanium/nickel/or.
Le procédé décrit ci-dessus assure l'alignement automatique en ce qui concerne la région de source 41, du fait que le matériau de grille 2' est employé à titre de masque d'implantation ionique. Il est préférable qu'il existe un léger décalage entre l'électrode de grille 2 et l'interface entre la
couche active 3 et la région de source 41. Le décalage est de préférence In-
férieur A 0,2 micromètre. On peut obtenir ce décalage en employant le pro-
cédé de fabrication qui est décrit cl-après en relation avec les figures 2(a) à 2(d). Le procédé des figures l(a) à l(d) assure l'alignement automatique en ce qui concerne la régionde drain 42, du fait que la seconde partie de masquage 6' est employée à titre de masque d'implantation Ionique. Comme
le montre la figure l(d), l'espacement entre l'électrode de grille 2 et l'in-
terface entre la région de drain 42 et la couche active 3 est très supérieur à 0,2 micromètre. L'invention permet de définir aisément cette séparation
avec une précision supérieure à celle qu'on obtient dans les procédés connus.
Il en résulte qu'on peut fabriquer de façon reproductible un transistor à ef-
fet de champ avec une électrode de grille disposée de façon asymétrique et des régions de source et de drain dopées de façon asymétrique, avec une faible résistance grille-source, une tension de claquage de drain élevée et la pos- sibilité de fournir un courant élevé. La possibilité de fournir un courant
élevé permet d'utiliser le transistor à effet de champ dans des circuits ana-
logiques, c'est-à-dire linéaires, et des circuits intégrés.
En considérant la figure 2((a), on note qu'on accomplit les étapes qui
ont été décrites pour la structure de la figure l(a), jusqu'à la première éta-
pe d'implantation ionique. Du fait que ces étapes ont déjà été décrites, il
n'est pas nécessaire de les décrire une seconde fois. Avant l'étape d'implan-
tation ionique qui produit la région de source 41, on dépose une couche d'es-
pacement 12, telle qu'une couche de SiO, SiN, SiON, ou SiO2, avec une épais-
seur inférieure à environ 0,5 micromètre, sur la surface à nu du substrat 1
et sur le matériau de grille 2'. On accomplit ensuite la première étape d'im-
plantation ionique qu'on a déjà décriteen relation avec la figure l(a), pour
produire la région de source 41. Immédiatement après, on enlève la couche iso-
lante 12, par exemple par attaque, et on effectue l'opération de recuit de la couche implantée
Les étapes de traitement suivantes qui sont représentées par les figu-
res 2(b) à 2(d) sont les mêmes que celles qui ont déjà été décrites en rela-
tion avec les figures l(b) à l(d). Cependant, la structure produite est légè- rement différente de celle de la figure l(d), du fait que la présence
tempo-
raire de la couche d'espacement 12 fait en sorte que l'électrode de grille 2 soit espacée par rapport à l'interface entre la couche active 3 et la région
de source 41. Les structures des figures l(d) et 2(d) procurent les mêmes avan-
tages d'auto-alignement, de possibilité de fournir un courant élevé et de ten-
sion de claquage de drain élevée.
Les figures 3(a) à 3(d) montrent des coupes qui illustrent un autre pro-
cédé de fabrication d'un transistor à effet de champ conforme à l'invention.
Les étapes de procédé qui sont employées sur les figures l(a) à l(c) sont éga-
lement employées dans le procédé qui est illustré par la figure 3(a). Au sta-
de de traitement qui est représenté sur la figure 3(a), toutes les étapes né-
cessaires pour produire la structure de la figure l(c) ont déjà été accomplies.
En plus de ces étapes, on a déposé sur le substrat, pour former un masque 9, un matériau de masquage tel qu'une résine photosensible, ayant une viscosité relativement faible. Le masque 9 comporte une surface opposée au substrat 1
qui est relativement plane, comme le montre la figure 3(a).
On accomplit une étape d'attaque par voie sèche, comme le montre la figure 3(b), pour enlever une partie du masque 9 et le masque 5 sous- jacent, ainsi que la partie de masque 6' contre l'électrode de grille 2, pour laisser
un masque 10 présentant une ouverture. Cette étape d'attaque ouvre une ou-
verture qui met à nu l'électrode de grille 2, mais dont l'étendue est supérieu-
re à celle de l'électrode. On effectue de préférence l'attaque par attaque io-
nique en utilisant un mélange de gaz qui comprend un gaz contenant du fluor, tel que CF4, en combinaison avec de l'oxygène. On sélectionne de préférence les conditions d'attaque de façon que la couche 9, la résine photosensible 5
et la partie de masque 6' soient attaquées à des vitesses pratiquement égales.
Le masque 10 comportant une ouverture, qui est représenté sur la figu-
re 3(b), est employé comme le montre la figure 3(c) pour déposer un contact à faible résistance sur l'électrode de grille à nu 2 et sur la partie à nu
adjacente du masque 5 et de la partie de masque 6'. Le contact à faible résis-
tance 13 comprend de façon caractéristique plusieurs couches de métal, comme des couches de titane/or, titane/molybdène/or, ou titane/platine/or. Le métal en excès qui est déposé au cours de cette étape est enlevé par la technique de
décollement, c'est-à-dire par dissolution du masque 10 comportant une ouver-
* ture et du masque 5. La partie 6' du second masque d'attaque n'est générale-
ment pas enlevéependant cette étape de dissolution. Enfin, on dépose des élec-
trodes de source et de drain lia et Ilb sur les régions respectives de source et de drain 41 et 42. Simultanément, on dépose les métaux des électrodes sur la surface supérieure du contact à faible résistance 13, sur l'électrode de
grille 2. Ce contact 13 remplit la fonction d'un masque pour le dépôt des élec-
trodes de drain et de source. Les électrodes de drain et de source lia et ilb consistent de façon caractéristique en plusieurs couches de métal, comme par exemple des couches du type or/germanlum/nlckel/or ou or/nickel/or. L'ajout
du contact à faible résistance 13 sur l'électrode de grille 2 réduit la résis-
tance de grille et améliore les performances en haute fréquence du transistor
à effet de champ. Comme le montre la figure 3(d), la partie de masque d'at-
taque 6' est finalement enlevée de la structure du dispositif par attaque chi-
mique. Cependant, on peut facultativement laisser en place cette partie 6',
pour réduire le courant de fuite dans le dispositif.
La structure de la figure 3(d) comprend la caractéristique d'auto-
alignement, ce qui fait que l'électrode de grille 2 est auto-alignée avec
l'interface entre la région de source 41 et la couche active 3. En incorpo-
rant les étapes de procédé des figures 2(a) et 2(b), c'est-à-dire en incluant la couche d'espacement temporaire 12, on peut faire en sorte que l'interface
entre la région de source et la couche active soit espacée de façon reproduc-
tible du côté de l'électrode de grille 2.
Les dispositifs représentés et décrits ci-dessus sont des transistors
à effet de champ à barrière de Schottky avec un métal (structure métal-
semiconducteur), dans lesquels une barrière de Schottky est formée entre l'élec-
trode de grille 2 et la couche active 3. On peut cependant appliquer large-
ment l'invention à d'autres structures de transistors à effet de champ, comme
celles qui sont représentées sur les figures 4, 5 et 6.
En considérant la figure 4, on voit une coupe schématique d'un tran-
sistor à effet de champ à jonction. Les éléments de ce dispositif sont les mêmes que ceux décrits en relation avec la figure l(d), et ils portent les
mêmes références numériques, à l'exception de la couche 51. La couche 51 con-
siste en un matériau semiconducteur ayant un type de conductivité opposé à celui de la couche active 3, et il forme une jonction redresseuse avec cette dernière. Dans un mode de réalisation préféré, la couche active 3 est de type n, ce qui fait que la couche 51 qui est intercalée entre l'électrode grille 2
et la couche active 3 est de type p. On peut fabriquer la structure de la fi-
gure 4 par l'un quelconque des procédés qui ont été décrits en relation avec les figures l(a)-3(d), en ajoutant une étape dans laquelle une couche dopée
à partir de laquelle sera formé l'élément 51, est déposée après l'implanta-
tion de la couche active 3, et avant le dépôt du matériau de grille 2'. La
structure particulière qui est représentée sur la figure 4, comme les struc-
tures qui sont représentées sur les figures 5 et 6, utilisent une grille qui est
espacée de la région de source 41. Cet espacement est garanti lorsqu'on in-
corpore dans le processus de fabrication le procédé qu'on a décrit en relation avec les figures 2(a) à 2(d). On peut déposer la couche 51 par n'importe quel
processus classique, tel que le dépôt chimique en phase vapeur (CVD), le dé-
pôt chimique en phase vapeur organométallique (MOCVD), ou le dépôt épitaxial
par jet moléculaire (MBE).
La figure 5 montre une coupe schématique d'une variante de la structure
de transistor à effet de champ à jonction qui est représentée sur la figure 4.
Sur la figure 5, une région de semiconducteur 61 d'un type de conductivité op-
posé à celui de la couche active 3 est formée à l'intérieur de la couche ac-
tive 3, au lieu d'être formée sur la surface du susbtrat 1, comme dans le cas de la couche 51 de la figure 4. On peut former la région de semiconducteur dopé 61 par diffusion d'impuretés de dopage dans la couche active 3 ou, plus préférablement, par une opération d'implantation ionique accomplie juste avant le dépôt du matériau de grille 2'. Le traitement est par ailleurs le même que celui décrit pour le dispositif de la figure 4. Les structures des figures 4 et 5 sont particulièrement applicables à des transistors à effet de champ à
l'arséniure de gallium.
La figure 6 représente encore une autre structure de transistor à effet de champ. En plus des éléments du transistor à effet de champ de la figure 1(d), la structure de la figure 6 comprend une couche électriquement isolante 71 qui est intercalée entre la couche active 3 et une électrode de grille 2 sur la surface du substrat 1. Cette structure de transistor à effet de champ MIS est particulièrement utile pour des matériaux tels que InP, dans lesquels la préparation de jonctions redresseuses est quelquefois difficile. On peut préparer la structure de la figure 6 par les procédés qui ont été employés
pour préparer la structure de la figure 4, à l'exception du fait qu'une cou-
che isolante, telle que SIO2 ou SiN ou une couche d'alliages III-V tels que AlGaAs, etc., ayant une bande Interdite supérieure à celle de GaAsest déposée sur la surface du substrat 1, après la formation de la couche active 3 et avant le dépôt du matériau de grille 2'. Comme la couche 51 de la figure 4,
la couche 71 est protégée par l'électrode grille 2 au cours d'étapes de trai-
tement ultérieures.
Comme les structures des figures l(d), 2(d) et 3(d), les structures des figures 4 à 6 procurent d'lmportants avantages de performances par rapport aux transistors à effet de champ de l'art antérieur. L'invention procure des transistors à effet de champ qu'on peut fabriquer de façon reproductible avec des longueurs de grille précises, des électrodes de grille disposées de façon asymétrique et espacées conjointement des régions de source et de drain, des réglons de source et de drain dopées de façon asymétrique, des tensions de
claquage de drain élevées, et de meilleures performances en haute fréquence.
Il va de soi que de nombreuses modifications peuvent être apportées au dispositif et au procédé décrits et représentés, sans sortir du cadre de
l' invention.

Claims (10)

REVENDICATIONS
1. Procédé de fabrication d'un transistor à effet de champ, caracté-
risé en ce qu'il comprend les opérations suivantes:
on forme une couche active (3) d'un premier type de conductivité sur une sur-
face d'un substrat semiconducteur (1); on forme une couche de matériau de grille (2') sur une partie de la surface du substrat (1); on implante des impuretés de dopage dans la partie du substrat (1) qui n'est pas masquée par la couche de matériau de grille (2'), pour former une région de source (41); on dépose un premier masque d'attaque (5) sur le substrat (1) , sur la région de source (41) et sur une partie du matériau de grille (2') et on enlève le matériau de grille non masqué, pour definir une électrode de grille (2); on dépose un second masque d'attaque (6) sur la surfce à nu du substrat (1) qui est adjacente à l'électrode de grille (2), du côté opposé à la région de source (41); on implante des impuretés de dopage dans la partie du substrat (1) qui n'est pas masquée par les premier et second masques d'attaque (5, 6), pour former une région de drain (42); et on enlève le premier masque d'attaque restant (5) et on forme des électrodes de source et de drain (7, 8), respectivement sur les régions de source et de
drain (41, 42).
2. Procédé selon la revendication 1, caractérisé en ce qu'il comprend l'implantation d'impuretés de dopage avec une concentration plus élevée dans
la région de source (41) que dans la région de drain (42).
3. Procédé selon la revendication 1, caractérisé en ce qu'il comprend la formation de l'électrode de grille (2) de façon qu'elle soit espacée par
rapport à la région de source (41).
4. Procédé selon la revendication 1, caractérisé en ce qu'il comprend la formation de l'électrode de grille (2) de façon qu'elle soit espacée par rapport aux régions de source (41) et de drain (42), et de façon que cette électrode de grille (2) soit plus proche de la région de source (41) que de
la région de drain (42).
5. Procédé selon la revendication 1, caractérisé en ce qu'il comprend les opérations suivantes, accomplies après la formation de la région de drain (42) et avant l'enlèvement du premier masque d'attaque (5): on dépose un
troisième masque (9, 10) sur le substrat (1) et sur les premier et second mas-
ques d'attaque (5, 6); on ouvre dans le troisième masque (9, 10) une ouver-
ture qui est située au-dessus de l'électrode de grille (2) et qui a une éten- due supérieure à l'électrode de grille; on dépose une couche de contact à résistance relativement faible (13) sur l'électrode de grille (2) à travers
l'ouverture dans le troisième masque (9, 10); et on enlève le troisième mas-
que (9, 10).
6. Procédé selon la revendication 5, caractérisé en ce qu'il comprend le dépôt des électrodes de source et de drain (lia, llb) en utilisant à titre
de masque la couche de contact à résistance relativement faible (13).
7. Transistor à effet de champ, caractérisé en ce qu'il comprend: un substrat (1) ayant une surface, une région de source (41) d'un premier type
de conductivité, avec une concentration de dopant élevée, disposée à la sur-
face du substrat (1), une région de drain (42) du premier type de conductivi-
té, avec une concentration de dopant élevée, disposée à la surface du substrat (1), une couche active (3) du premier type de conductivité, disposée à la surface du substrat (1) et reliant les régions de source et de drain (41, 42), une électrode de source (7) placée sur la surface de la région de source (41), une électrode de drain (8) placée sur la surface de la région de drain (42), et une électrode de grille (2) placée sur la surface de la couche active (3);
et dans lequel l'électrode de grille (2) est espacée par rapport à l'interfa-
ce de la couche active (3) avec la région de source (41), et la région de sour-
ce (41) contient une concentration de dopant plus élevée que celle de la ré-
gion de drain (42).
8. Transistor à effet de champ selon la revendication 7, caractérisé en ce que l'électrode de grille (2) est espacée par rapport à l'interface de
la couche active (3) avec la région de drain (42).
9. Transistor à effet de champ selon la revendication 8, caractérisé en ce que l'espacement de l'électrode de grille (2) par rapport à la région de
drain (42) est supérieur à son espacement par rapport à la région de sour-
ce (41).
10. Transistor à effet de champ selon la revendication 7, caractérisé en ce que le substrat (1) consiste en GaAs semi-isolant ou en InP,
FR898915725A 1988-11-29 1989-11-29 Procede de fabrication de transistors a effet de champ asymetriques et transistors correspondants Expired - Fee Related FR2639762B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63302531A JPH0748503B2 (ja) 1988-11-29 1988-11-29 電界効果トランジスタの製造方法

Publications (2)

Publication Number Publication Date
FR2639762A1 true FR2639762A1 (fr) 1990-06-01
FR2639762B1 FR2639762B1 (fr) 1992-03-27

Family

ID=17910086

Family Applications (1)

Application Number Title Priority Date Filing Date
FR898915725A Expired - Fee Related FR2639762B1 (fr) 1988-11-29 1989-11-29 Procede de fabrication de transistors a effet de champ asymetriques et transistors correspondants

Country Status (4)

Country Link
US (1) US5036017A (fr)
JP (1) JPH0748503B2 (fr)
DE (1) DE3939319C2 (fr)
FR (1) FR2639762B1 (fr)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2661278A1 (fr) * 1990-04-19 1991-10-25 Mitsubishi Electric Corp Transistor a effet de champ et procede de fabrication.
EP0501275A2 (fr) * 1991-03-01 1992-09-02 Motorola, Inc. Méthode de fabrication de MESFETs symétriques et asymétriques
EP0553006A2 (fr) * 1992-01-24 1993-07-28 Thomson-Csf Semiconducteurs Specifiques Procédé de réalisation d'un transistor
FR2758207A1 (fr) * 1997-01-07 1998-07-10 Fujitsu Ltd Procede de fabrication d'un dispositif a semiconducteur composite haute vitesse presentant une capacite et une resistance parasites minimisees et un hemt, un mesfet et un hbt selon ce procede

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1239707B (it) * 1990-03-15 1993-11-15 St Microelectrics Srl Processo per la realizzazione di una cella di memoria rom a bassa capacita' di drain
US5291042A (en) * 1991-04-26 1994-03-01 Sumitomo Electric Industries, Ltd. Multi-stage amplifier device and method for producing the same
US5151374A (en) * 1991-07-24 1992-09-29 Industrial Technology Research Institute Method of forming a thin film field effect transistor having a drain channel junction that is spaced from the gate electrode
US7071060B1 (en) * 1996-02-28 2006-07-04 Sandisk Corporation EEPROM with split gate source side infection with sidewall spacers
EP0575688B1 (fr) * 1992-06-26 1998-05-27 STMicroelectronics S.r.l. Programmation des cellules LDD-ROM
US6208001B1 (en) * 1994-05-19 2001-03-27 The United States Of America As Represented By The Secretary Of The Navy Gallium arsenide semiconductor devices fabricated with insulator layer
JPH08139103A (ja) * 1994-11-04 1996-05-31 Toyota Motor Corp 電界効果トランジスタおよびその製造方法
US5856943A (en) * 1996-03-18 1999-01-05 Integrated Memory Technologies, Inc. Scalable flash EEPROM memory cell and array
US5912843A (en) * 1996-03-18 1999-06-15 Integrated Memory Technologies, Inc. Scalable flash EEPROM memory cell, method of manufacturing and operation thereof
US5790452A (en) * 1996-05-02 1998-08-04 Integrated Device Technology, Inc. Memory cell having asymmetrical source/drain pass transistors and method for operating same
US5672531A (en) * 1996-07-17 1997-09-30 Advanced Micro Devices, Inc. Method for fabrication of a non-symmetrical transistor
US5874340A (en) * 1996-07-17 1999-02-23 Advanced Micro Devices, Inc. Method for fabrication of a non-symmetrical transistor with sequentially formed gate electrode sidewalls
US5893739A (en) * 1996-10-01 1999-04-13 Advanced Micro Devices, Inc. Asymmetrical P-channel transistor having a boron migration barrier and a selectively formed sidewall spacer
US5783458A (en) * 1996-10-01 1998-07-21 Advanced Micro Devices, Inc. Asymmetrical p-channel transistor having nitrided oxide patterned to allow select formation of a grown sidewall spacer
US5909622A (en) * 1996-10-01 1999-06-01 Advanced Micro Devices, Inc. Asymmetrical p-channel transistor formed by nitrided oxide and large tilt angle LDD implant
US5985724A (en) * 1996-10-01 1999-11-16 Advanced Micro Devices, Inc. Method for forming asymmetrical p-channel transistor having nitrided oxide patterned to selectively form a sidewall spacer
US5930592A (en) * 1996-10-01 1999-07-27 Advanced Micro Devices, Inc. Asymmetrical n-channel transistor having LDD implant only in the drain region
US5963809A (en) * 1997-06-26 1999-10-05 Advanced Micro Devices, Inc. Asymmetrical MOSFET with gate pattern after source/drain formation
US5918128A (en) * 1998-06-08 1999-06-29 Advanced Micro Devices, Inc. Reduced channel length for a high performance CMOS transistor
US6351036B1 (en) * 1998-08-20 2002-02-26 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with a barrier film and process for making same
US6121093A (en) * 1998-09-30 2000-09-19 Intel Corporation Method of making asymmetrical transistor structures
US6465887B1 (en) * 2000-05-03 2002-10-15 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with diffusion barrier and process for making same
US6406950B1 (en) 2000-12-07 2002-06-18 Advanced Micro Devices, Inc. Definition of small damascene metal gates using reverse through approach
US6967363B1 (en) * 2003-10-01 2005-11-22 Advanced Micro Devices, Inc. Lateral diode with multiple spacers
JP5200399B2 (ja) * 2007-03-26 2013-06-05 富士通セミコンダクター株式会社 Ｍｏｓトランジスタの製造方法
US7939852B2 (en) * 2008-07-21 2011-05-10 Globalfoundries Inc. Transistor device having asymmetric embedded strain elements and related manufacturing method
JP2018125518A (ja) * 2017-02-03 2018-08-09 ソニーセミコンダクタソリューションズ株式会社 トランジスタ、製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0152615A2 (fr) * 1983-12-26 1985-08-28 Kabushiki Kaisha Toshiba Transistor à effet de champ à barrière Schottky et procédé de sa fabrication
JPS62166571A (ja) * 1986-01-20 1987-07-23 Fujitsu Ltd 半導体装置の製造方法
JPH06245184A (ja) * 1992-12-25 1994-09-02 Sony Corp ビデオ信号再生装置
JPH06286870A (ja) * 1993-04-07 1994-10-11 Mitsubishi Heavy Ind Ltd ベンド管の摩耗防止装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2000093C2 (de) * 1970-01-02 1982-04-01 6000 Frankfurt Licentia Patent-Verwaltungs-Gmbh Feldeffekttransistor
US4225875A (en) * 1978-04-19 1980-09-30 Rca Corporation Short channel MOS devices and the method of manufacturing same
JPS6070768A (ja) * 1983-09-27 1985-04-22 Toshiba Corp 電界効果トランジスタの製造方法
US4532698A (en) * 1984-06-22 1985-08-06 International Business Machines Corporation Method of making ultrashort FET using oblique angle metal deposition and ion implantation
JPS6180869A (ja) * 1984-09-27 1986-04-24 Nec Corp 半導体装置の製造方法
JPS6182482A (ja) * 1984-09-29 1986-04-26 Toshiba Corp ＧａＡｓ電界効果トランジスタの製造方法
JPS61108175A (ja) * 1984-11-01 1986-05-26 Toshiba Corp 半導体装置及び製造方法
EP0186058B1 (fr) * 1984-12-21 1989-06-28 Siemens Aktiengesellschaft Transistor à effet de champ ayant une tension de claquage élevée et son procédé de fabrication
JPS6286870A (ja) * 1985-10-14 1987-04-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US4956308A (en) * 1987-01-20 1990-09-11 Itt Corporation Method of making self-aligned field-effect transistor
US4701422A (en) * 1986-04-07 1987-10-20 Rockwell International Corporation Method of adjusting threshold voltage subsequent to fabrication of transistor
JPS63155671A (ja) * 1986-12-18 1988-06-28 Nec Corp 半導体装置の製造方法
JPH0748502B2 (ja) * 1988-05-13 1995-05-24 三菱電機株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0152615A2 (fr) * 1983-12-26 1985-08-28 Kabushiki Kaisha Toshiba Transistor à effet de champ à barrière Schottky et procédé de sa fabrication
JPS62166571A (ja) * 1986-01-20 1987-07-23 Fujitsu Ltd 半導体装置の製造方法
JPH06245184A (ja) * 1992-12-25 1994-09-02 Sony Corp ビデオ信号再生装置
JPH06286870A (ja) * 1993-04-07 1994-10-11 Mitsubishi Heavy Ind Ltd ベンド管の摩耗防止装置

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JAPANESE JOURNAL OF APPLIED PHYSICS vol. 27, no. 7, juillet 1988, pages L1340-L1343; T. KIMURA et al.: "Asymmetric Implantation Self-alignment Technique for GaAs MESFETs" *
PATENT ABSTRACTS OF JAPAN vol. 11, no. 227 (E-526)(2674), 23 juillet 1987; & JP - A - 6245184 (MATSUSHITA) 27.02.1987 *
PATENT ABSTRACTS OF JAPAN vol. 11, no. 288 (E-542)(2735), 17 septembre 1987; & JP - A - 6286870 (MATSUSHITA) 21.04.1987 *
PATENT ABSTRACTS OF JAPAN vol. 12, no. 7 (E-571)(2854), 9 janvier 1988; & JP - A - 62166571 (SANYO) 23.07.1987 *

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5510280A (en) * 1990-04-19 1996-04-23 Mitsubishi Denki Kabushiki Kaisha Method of making an asymmetrical MESFET having a single sidewall spacer
US5296398A (en) * 1990-04-19 1994-03-22 Mitsubishi Denki Kabushiki Kaisha Method of making field effect transistor
US5344788A (en) * 1990-04-19 1994-09-06 Mitsubishi Denki Kabushiki Kaisha Method of making field effect transistor
FR2661278A1 (fr) * 1990-04-19 1991-10-25 Mitsubishi Electric Corp Transistor a effet de champ et procede de fabrication.
EP0501275A2 (fr) * 1991-03-01 1992-09-02 Motorola, Inc. Méthode de fabrication de MESFETs symétriques et asymétriques
EP0501275A3 (en) * 1991-03-01 1992-11-19 Motorola, Inc. Method of making symmetrical and asymmetrical mesfets
EP0553006A2 (fr) * 1992-01-24 1993-07-28 Thomson-Csf Semiconducteurs Specifiques Procédé de réalisation d'un transistor
FR2686734A1 (fr) * 1992-01-24 1993-07-30 Thomson Composants Microondes Procede de realisation d'un transistor.
EP0553006A3 (fr) * 1992-01-24 1993-08-11 Thomson-Csf Semiconducteurs Specifiques Procédé de réalisation d'un transistor
US5336627A (en) * 1992-01-24 1994-08-09 Thomson-Csf Semiconducteurs Specifiques Method for the manufacture of a transistor having differentiated access regions
FR2758207A1 (fr) * 1997-01-07 1998-07-10 Fujitsu Ltd Procede de fabrication d'un dispositif a semiconducteur composite haute vitesse presentant une capacite et une resistance parasites minimisees et un hemt, un mesfet et un hbt selon ce procede
US5939737A (en) * 1997-01-07 1999-08-17 Fujitsu Limited High-speed compound semiconductor device having a minimized parasitic capacitance and resistance
US6586319B1 (en) 1997-01-07 2003-07-01 Fujitsu Limited High-speed compound semiconductor device having a minimized parasitic capacitance and resistance

Also Published As

Publication number Publication date
JPH02148738A (ja) 1990-06-07
FR2639762B1 (fr) 1992-03-27
US5036017A (en) 1991-07-30
DE3939319A1 (de) 1990-05-31
DE3939319C2 (de) 1993-12-16
JPH0748503B2 (ja) 1995-05-24

Similar Documents

Publication Publication Date Title
FR2639762A1 (fr) Procede de fabrication de transistors a effet de champ asymetriques et transistors correspondants
EP0005720B1 (fr) Procédé de fabrication de transistors à effet de champ et à porte isolée à canal efficace très court
FR2530867A1 (fr) Dispositifs mos a barriere de schottky et leur procede de fabrication
EP0013342B1 (fr) Procédé de fabrication de transistors à effet de champ auto-alignés du type métal-semi-conducteur
JPH07335674A (ja) Ｉｉｉ−ｖ族半導体ゲート構造およびその製造方法
FR2662854A1 (fr) Structure de trou de connexion isolee pour des dispositifs a semiconducteurs et procede de fabrication.
JP2677401B2 (ja) 自己整列ゲートｆｅｔの製造方法
FR2533749A1 (fr) Procedure de fabrication d'un dispositif a semiconducteurs du type multicouches, par introduction selective d'une impurete a partir d'un masque
US5112766A (en) Method of manufacturing field effect transistors
FR2632775A1 (fr) Transistor a effet de champ et procede de fabrication
FR2515425A1 (fr) Procede de definition d'elements de taille inferieure au micron dans des dispositifs semi-conducteurs
EP0690506B1 (fr) Procédé de réalisation d'un dispositif semiconducteur comprenant au moins deux transistors à effet de champ ayant des tensions de pincement différentes
US5888859A (en) Method of fabricating semiconductor device
FR3040538A1 (fr) Transistor mos et son procede de fabrication
US6187665B1 (en) Process for deuterium passivation and hot carrier immunity
FR2606212A1 (fr) Procede de fabrication d'un composant bicmos
FR2525814A1 (fr) Procede de formation d'une couche protectrice dans une structure a semi-conducteurs
FR2481005A1 (fr) Procede de fabrication de transistors a effet de champ a canal court
FR2653935A1 (fr) Transistor a effet de champ a jonction ayant une structure place et procede de fabrication.
EP0197838B1 (fr) Procédé de réalisation d'un transistor à effet de champ à métallisation de grille autoalignée
FR2871294A1 (fr) Procede de realisation d'un transistor dmos de taille reduite, et transistor dmos en resultant
US6674151B1 (en) Deuterium passivated semiconductor device having enhanced immunity to hot carrier effects
EP0065464B1 (fr) Procédé de fabrication de circuits intégrés de type MOS
FR2700064A1 (fr) Dispositif à semiconducteurs à grille isolée et procédé de fabrication.
FR2764119A1 (fr) Transistor bipolaire a grille isolee et procede pour sa fabrication

Legal Events

Date Code Title Description
D6 Patent endorsed licences of rights
ST Notification of lapse