FR2619268A1 - Convertisseur analogique-numerique a sous-gammes comportant un circuit d'isolation entre un noeud de soustraction et un codeur de bits de moindre poids - Google Patents

Abstract

L'invention concerne les convertisseurs analogique-numérique de haute précision. Un convertisseur analogique-numérique à sous-gammes à 12 bits, fonctionnant à 10 MHz, comporte un codeur instantané de bits de fort poids 17 qui convertit un signal analogique échantillonné en un mot de 7 bits qui est reconverti en un signal analogique par un convertisseur numérique-analogique à 7 bits 36, ayant une précision de 14 bits. Le résultat est soustrait du signal analogique d'entrée pour produire un signal de résidu au moyen d'un amplificateur rapide 300 comportant des premier et second étages d'entrée différentiels multiplexés. L'amplificateur rapide est conçu de façon à éviter des retards qui pourraient résulter d'une condition de surcharge initiale à l'entrée de l'amplificateur. Application aux convertiseurs analogique-numérique rapides de haute précision.

Description

La présente invention concerne un convertisseur analogique-numérique à

sous-gammes, rapide et de haute précision, et elle porte plus particulièrement sur des techniques visant à améliorer la précision de signaux de résidu et à empêcher qu'un amplificateur de signal de ré-

sidu soit attaqué par des signaux de niveau excessif.

Un type de convertisseur analogique-numérique (CAN) qu'on appelle un CAN à sous-gammes est l'un des

trois types courants de CAN rapides. Les CAN du type à ap-

proximations successives ont une structure simple et peu-

vent être très précis, mais ils ont des temps de conver-

sion très longs, à cause de la nature série des processus

de conversion qui sont accomplis à l'intérieur. Par exem-

ple, pour un convertisseur analogique-numérique à approxi-

mations successives ayant une résolution de 12 bits, on a de façon caractéristique des temps de conversion d'environ 0,6 microseconde à 1 microseconde. A l'autre extrême, des CAN du type "convertisseur instantané" ont des temps de

conversion très courts n'exigeant qu'un cycle de fonction-

nement. La vitesse élevée est cependant obtenue au prix d'une complexité de circuit considérablement accrue. Des convertisseurs instantanés avec une résolution de 8 bits

et des cadences de conversion s'élevant jusqu'à 100 méga-

hertz représentent la limite de la technologie actuelle

des circuits intégrés. Des CAN du type à sous-gammes pro-

curent un compromis intermédiaire entre des codeurs instan-

tanés et des CAN à approximations successives. On considère

que l'état actuel de la technique pour des CAN à sous-

gammes est représenté par un convertisseur analogique-nu-

mérique à sous-gammes, à 12 bits et 10 mégahertz, du type CAV-1210, fabriqué par Analog Devices Corporation. Des

convertisseurs analogique -numérique à sous-gammes utili-

sent de façon caractéristique un circuit échantillonneur-

bloqueur ou un circuit de poursuite-blocage qui produit une

tension d'échantillon qui est codée par un codeur instanta-

né de bitsde plus fort poids (ou MSB) pour produire un mot de MSB. Le mot de MSB est enregistré temporairement

dans un registre. Le signal d'entrée analogique échantil-

lonné est également transmis vers l'avant par un circuit de retard, vers un noeud de sommation (qu'on peut égale- ment appeler un noeud de soustraction). Le mot de MSB est

ensuite appliqué à l'entrée d'un convertisseur numérique-

analogique de haute précision, pour produire une représen-

tation analogique très précise du mot de MSB, qui est en-

suite soustraite du signal d'entrée analogique transmis

vers l'avant, pour produire un signal de résidu. Le si-

gnal de résidu est amplifié et est appliqué à un codeur instantané de bitsde moindre poids (ou LSB). Le mot de LSB

et le mot de MSB sont combinés par un circuit de correc-

tion d'erreur numérique pourproduire le motdeaortienumérique désiré.

Les CAN à sous-gammes les plus perfection-

nés dont on dispose actuellement souffrent d'un certain nombre de défauts. Ils sont très coûteux, c'est-à-dire qu'ils codtent environ 15000 F pour un dispositif à 12 bits et 10 mégahertz. Ils ont de façon caractéristique de très grandes dimensions et exigent une carte de circuit imprimé de 225 cm2. Leur précision est susceptible d'être inférieure à leur résolution de 12 bits, et leur fiabilité

à des vitesses qui approchent de la limite de leurs spéci-

fications de 10 mégahertz peut être défavorablement faible.

Un nombre relativement grand de potentiomètres externes,

qu'on doit régler individuellement pour obtenir une conver-

sion raisonnablement précise, augmentent le coût et les

inconvénients des CAN à sous-gammes dont on dispose actuel-

lement. Des réglages des potentiomètres externes à une température pour obtenir un fonctionnement satisfaisant à une température peuvent ne pas procurer un fonctionnement

satisfaisant à d'autres températures.

Il est donc clair qu'il existe un besoin non sa-

tisfait portant sur une amélioration considérable de l'état

actuel de la technique pour les convertisseurs analogi-

que-numérique à sous-gammes. La façon de procéder pour réaliser cette amélioration n'est cependant pas apparue clairement. Il existe de nombreux perfectionnements qui pourraient influer sur les performances globales d'un convertisseur analogique-numérique à sous-gammes, parmi lesquels des perfectionnements portant sur le circuit échantillonneur- bloqueur ou de poursuite-blocage, des perfectionnements concernant les codeurs instantanés qui sont utilisés, différentes combinaisons de "largeurs" pour les signaux de sortie des codeurs instantanés de MSB et

des codeurs instantanés de LSB, des perfectionnements vi-

sant à empêcher l'application de signaux d'attaque exces-

sifs aux amplificateurs de résidus, et l'introduction de

différentes techniques et perfectionnements dans le cir-

cuit de correction d'erreur numérique, pour reconstituer le mot de MSB et le mot de LSB, afin de produire un mot de

sortie numérique ayant la résolution et la précision dési-

rées. Les circuits échantillonneurs-bloqueurs qui sont nécessaires dans des convertisseurs analogique-numérique à sous-gammes doivent être très précis. De tels circuits

échantillonneurs-bloqueurs (ou de poursuite-blocage) com-

prennent de façon caractéristique un pont d'échantillonna-

ge constitué par des diodes de commutation qui est isolé

du signal d'entrée analogique par un circuit amplificateur-

séparateur d'entrée à boucle ouverte de haute précision. Un condensateur d'échantillonnage est connecté à la sortie du

pont d'échantillonnage à diodes, qui est activé sous l'ef-

fet d'un"ordre d'échantillonnage", et dont le signal est

appliqué en tant que signal d'entrée à un second amplifica-

teur-séparateur rapide. L'impédance de sortie d'un circuit

échantillonneur-bloqueur du type utilisé dans des convertis-

seurs analogique-numérique à sous-gammes, tels que le cir-

cuit de poursuite-blocage HTS0010 fabriqué par Analog Devi-

ces Corporation, a une valeur caractéristique, d'environ ohms.Le gain du circuit de poursuite-blocage est réglé

au moyen d'un potentiomètre externe.

L'invention a donc pour but de procurer un con-

vertisseur analogique-numérique à sous-gammes rapide et de

haute précision.

Un autre but de l'invention est de réduire le

coût et la complexité d'un circuit d'amplificateur de ré-

sidu ayant des fonctions de validation et d'invalidation,

dans un convertisseur analogique-numérique à sous-gammes.

Un autre but de l'invention est de procurer une

technique perfectionnée pour éviter l'application d'un si-

gnal d'attaque de niveau excessif à l'amplificateur de ré-

sidu d'un convertisseur analogique-numérique à sous-gammes

rapide et de haute précision, et pour éviter ainsi des re-

tards qui sont associés à la récupération de l'amplifica-

teur de résidu après une condition de surcharge en entrée.

Brièvement, et conformément à l'un de ses modes

de réalisation, l'invention procure un convertisseur ana-

logique-numérique à sous-gammes rapide, de haute précision et ayant une résolution élevée, qui comprend un codeur ou un convertisseur analogiquerapide instantané de bitsde

plus fort poids(MSB), dont les signaux de sortie sont ap-

pliqués aux entrées d'un convertisseur numérique-analogi-

que ayant une précision supérieure à la résolution du mot numérique qui doit résulter de la conversion du signal d'entrée analogique, un amplificateur de résidu ayant des

premier et second étages d'entrée différentiels multiple-

xés, qui fonctionne sous la dépendance de signaux de com-

mande de validation d'amplificateur, le premier étage

d'entrée différentiel multiplexé recevant le signal d'en-

trée analogique du codeur instantané de MSB et le signal

de sortie du convertisseur numérique-analogique, les en-

trées du second étage d'entrée différentiel multiplexé

étant connectées à la masse et à la sortie de l'amplifica-

teur de résidu, et un codeur ou convertisseur analogique-

numérique instantané de bits de moindre poids (LSB). Dans

le mode de réalisation de l'invention qui est décrit, cha-

cun des codeurs comprenant le codeur instantané de MSB et le codeur instantané de LSB produit des signaux de sortie à 7 bits qui sont mémorisés dans un circuit de correction d'erreur numérique. Les 7 bits de moindre poids et les 7 bits de plus fort poids que produisent respectivement le codeur instantané de LSB et le codeur instantané de MSB, sont additionnés ensemble pour produire un mot de sortie à

12 bits représentant le signal d'entrée analogique du con-

vertisseur analogique-numérique à sous-gammes. Les étages d'entrée différentiels multiplexés empêchent l'application d'un signal d'attaque de niveau excessif à l'amplificateur de résidu, et permettent une transmission directe vers l'avant de la tension d'entrée analogique, ce qui évite

des erreurs associées à un circuit de retard de transmis-

sion vers l'avant de convertisseurs analogique-numérique à sous-gammes antérieurs, et ils peuvent être réalisés sur une puce de circuit monolithique beaucoup plus aisément que le circuit de commutation d'amplificateur de résidu à

transistors à effet de champ qui est représenté sur la fi-

gure 1 et est revendiqué dans la demande de brevet connexe

des E.U.A. n 768 947.

L'invention sera mieux comprise à la lecture de

la description qui va suivre de modes de réalisation, don-

nés à titre d'exemples non limitatifs. La suite de la des-

cription se réfère aux dessins annexés dans lesquels:

la figure 1 est un schéma synoptique d'un con-

vertisseur analogique-numérique à sous-gammes de la pré-

sente invention; la figure 2 est un diagramme qui représente les

diverses formes d'ondes qui apparaissent pendant le fonc-

tionnement du circuit de la figure 1;

la figure 3 est un schéma de circuit d'une par-

tie du convertisseur analogique-numérique à sous-gammes de la figure 1;

la figure 4 est un schéma synoptique d'un-ampli-

ficateur différentiel d'entrée multiplexé qu'on peut uti-

liser à la place du circuit qui est entouré par la ligne en traits mixtes 300 sur la figure 1; et la figure 4A est un schéma détaillé du circuit

représenté sur la figure 4.

Sur la figure 1; la référence 1 désigne un con-

vertisseur analogique-numérique (CAN) à 12 bits "modulai-

re" à sous-gammes, qui est capable de fonctionner de façon très précise à une cadence de 10 mégahertz. Le CAN à 12 bits 1 comprend un circuit échantillonneur-bloqueur 3 qui échantillonne un signal d'entrée analogique 2 et applique

de façon précise le signal d'entrée analogique échantil-

lonné pour produire une tension de sortie "échantillonnée" stable sur le conducteur 15. Cette tension de sortie échantillonnée est appliquée à l'entrée analogique d'un codeur instantané à 7 bits (c'est-à-dire un convertisseur

analogique-numérique à 7 bits) 17.

On appelle ci-après le codeur instantané 17 "co-

deur instantané de MSB" 17. Il produit un signal de sortie numérique à 7 bits, sous l'effet d'un signal d'activation de MSB qu'un circuit de définition de caractéristiques temporelles 75 applique sur un conducteur 77. Le signal de sortie numérique à 7 bits du codeur instantané de MSB 17 est appliqué à un convertisseur numérique-analogique (CNA)

à 7 bits, 36, ayant une précision de 14 bits.

Le signal analogique de haute précision que le CNA 36 produit sur le noeud 38 est soustrait de la tension échantillonnée qui est produite sur le conducteur 15, et le résultat est amplifié par un amplificateur opérationnel à large bande 43, pour produire un signal analogique 46 qui est appliqué à l'entrée analogique d'un second codeur instantané 48, qu'on appelle ci-après codeur instantané de

LSB 48.

Le signal de sortie à 7 bits que produit le co-

deur instantané de MSB 17 et le signal de sortie à 7 bits que produit le codeur instantané de LSB 48 sont appliqués à des entrées appropriées d'un circuit de correction d'er- reur numérique 61, qui combine les deux signaux de sortie à 7 bits pour produire un signal de sortie numérique à 12 bits, 72, qui représente de façon précise la valeur du

signal d'entrée analogique échantillonné.

Le circuit échantillonneur-bloqueur 3 comprend un amplificateurséparateur d'entrée 4, dont le signal de sortie est appliqué à un circuit de commutation à pont de diodes classique 5. L'amplificateur-séparateur d'entrée 4 peut être n'importe quel circuit amplificateur-séparateur rapide fonctionnant en boucle ouverte, d'un type approprié

tel que le circuit HA-5033, fabriqué par Harris Semicon-

ductor, Inc. Le circuit de commutation à pont de diodes 5 connecte quatre diodes à porteurs chauds 5A, 5B, 5C et 5D (voir la figure 4) entre les conducteurs 6, 9, 7 et 11, de la manière représentée. Un signal d'activation de porte d'échantillonneur-bloqueur est appliqué par le conducteur

16 à l'entrée d'un circuit amplificateur-séparateur et in-

verseur, 8, dont les sorties inverseuse et non inverseuse

sont respectivement connectées aux conducteurs 9 et 11.

Le noeud de sortie 7 du circuit de commutation à

pont de diodes 5 est connecté à une borne d'un condensa-

teur d'échantillonnage 6 d'une valeur de 40 picofarads, dont l'autre borne est connectée à la masse. Le conducteur

7 du circuit de pont de diodes de commutation 5 est con-

necté à l'entrée non inverseuse d'un amplificateur opéra-

tionnel 2'qui est un amplificateur très précis, à gain élevé et à grande largeur de bande, dont la sortie est connectée au conducteur 15. Le conducteur 15 est connecté par une résistance de rétroaction 14 à l'entrée inverseuse de l'amplificateur opérationnel 2'.Cette entrée inverseuse

est également connectée à la masse par une résistance 13.

Le circuit échantillonneur-bloqueur 3 comprend la combinaison d'un amplificateur à boucle fermée 2'et de la structure de pont de diodes de commutation classique 5. On utilise habituellement des amplificateursséparateurs à boucle ouverte, au lieu d'amplificateurs opérationnels à

boucle fermée, pour isoler le condensateur d'échantillonna-

ge de la sortie d'un circuit échantillonneur-bloqueur, s'il est nécessaire d'effectuer un échantillonnage très précis d'un signal d'entrée analogique. Ceci vient du fait qu'on

ne disposait pas antérieurement d'un amplificateur opéra-

tionnel à haute impédance d'entrée suffisamment précis,

stable et rapide, et ayant une largeur de bande suffisam-

ment grande.

Le codeur instantané de MSB 17 comprend deux circuits codeurs instantanés à 6 bits 21 et 22, et chacun d'eux peut être un codeur instantané Siemens SDA5200. Les entrées analogiques de chacun des codeurs instantanés à 6

bits 21 sont connectées par le conducteur 20 à des résis-

tances de 10 ohms 18 et 19. La borne opposée de la résis-

tance 19 est connectée à la masse, et la borne opposée de

la résistance 18 est connectée au conducteur 15.

L'entrée de référence positive du codeur instan-

tané à 6 bits 21 est connectée par le conducteur 24 à la

sortie d'un amplificateur opérationnel ordinaire 25. L'en-

trée positive de l'amplificateur opérationnel 25 est con-

nectée à une borne de chacune des résistances 26 et 27. La

borne opposée de la résistance 27 est connectée à la mas-

se. La borne opposée de la résistance 26 est connectée à

une tension de référence de 10 volts présente sur le con-

ducteur 34, qui est produite par un circuit de référence

de 10 volts 35. L'entrée négative de l'amplificateir opé-

rationnel 25 est connectée au conducteur 24. L'entrée de référence négative du circuit codeur instantané à 6 bits

21 est connectée par le conducteur 30 à l'entrée de ten-

sion de référence positive du codeur instantané à 6 bits 22. L'entrée de référence négative du codeur instantané à 6 bits 22 est connectée par le conducteur 31A à la sortie d'un amplificateur opérationnel ordinaire 31, dont l'entrée positive est connectée à la masse. L'entrée négative de

l'amplificateur opérationnel 31 est connectée par la ré-

sistance 33 au conducteur de sortie 31A. L'amplificateur opérationnel 25 réduit à environ +0,625 volt la tension de référence de 10 volts que le circuit de référence de 10

volts 35 produit sur le conducteur 34, et la tension ré-

duite est appliquée à l'entrée de référence positive du codeur instantané à 6 bits 21. L'amplificateur opérationnel 31 inverse cette tension de référence de +0,625 volt, pour produire une tension de référence d'environ -0,625 volt qui est appliquée à l'entrée de référence négative du codeur

instantané à 6 bits 22. L'entrée négative de l'amplifica-

teur opérationnel 31 est également connectée au conducteur

24 par la résistance 32.

Une résistance de réglage d'erreur 28 est con-

nectée entre le conducteur 24 et le conducteur 30. Une se-

conde résistance de réglage d'erreur 29 est connectée en-

tre les conducteurs 30 et 31A. Le but des résistances de

réglage d'erreur 28 et 29, qui sont utilisées en combinai-

son avec les résistances 26, 27, 32 et 33, est de superpo-

ser un signal d'erreur positif sur les niveaux de tension de référence de sortie que produisent les amplificateurs opérationnels 25 et 31, et sur le conducteur 30, dans le but d'éviter la nécessité pour le circuit de correction d'erreur numérique 75 de traiter des nombres négatifs. On

décrira ceci ultérieurement de façon plus détaillée.

La sortie du CNA à 7 bits 36,' dont le circuit est représenté sur la figure 3, est connectée par le noeud

de soustraction 38 et la résistance de 200 ohms 37 au con-

ducteur de sortie d'échantillonneur-bloqueur 15. Le noeud de soustraction 38 est également connecté au drain du transistor à effet de champ MOS (ou MOSFET) 39. La grille

du MOSFET 39 est connectée à la sortie de l'amplificateur-

séparateur inverseur 41, dont l'entrée est connectée à la grille du transistor à effet de champ MOS 40. La source du MOSFET 40 est connectée à la masse. Le drain du MOSFET 40

est connecté à la source du MOSFET 39 et au conducteur 42.

Le conducteur 42 est connecté à l'entrée positive de l'am-

plificateur opérationnel à large bande 43, dont la sortie

est connectée au conducteur 46. L'entrée négative de l'am-

plificateur opérationnel 43 est connectée par la résistan-

ce de rétroaction 45 au conducteur 46, et elle est égale-

ment connectée à la masse par la résistance 44. L'amplifi-

cateur 43 produit un gain de 32.

L'entrée de l'amplificateur-séparateur inverseur 41 est connectée de façon à recevoir le signal Validation

Amplificateur 76, qui est produit par le circuit de défi-

nition de caractéristiques 'temporelles 75. Le signal Vali-

dation Amplificateur 76 est représenté par la forme d'onde

76 sur la figure 2. Le signal Activation Echantillonneur-

Bloqueur qui est produit sur le conducteur 16 est repré-

senté par la forme d'onde 16 sur la figure 2. Le signal Activation MSB qui est appliqué aux entrées d'activation

des codeurs instantanés à 6 bits 21 et 22, et que le cir-

cuit de définition de caractéristiques temporelles 75 fait apparaître sur le conducteur 77 sous l'effet de l'ordre de conversion 78, est représenté par la forme d'onde 77 sur la figure 2. Le signal de sortie de l'un, caractéristique, des sept conducteurs 23, qui est produit par le codeur instantané de MSB 17, est représenté par la forme d'onde

Données MSB 23 sur la figure 2.

Le signal de sortie amplifié 46 que produit l'amplificateur opérationnel 43 est appliqué aux entrées analogiques de codeurs instantanés à 6 bits 51 et 52 du codeur instantané de LSB 48, au moyen de la résistance 49 et du conducteur 50. Les codeurs instantanés à 6 bits 51 1 1 et 52 sont identiques aux codeurs instantanés à 6 bits 21

et 22 décrits précédemment, et ils sont connectés exacte-

ment de la même manière. De façon similaire, les amplifi-

cateurs opérationnels 53 et 55 produisent des tensions de référence d'environ +0,625 volt et d'environ -0,625 volt sur l'entrée de référence positive du codeur instantané à 6 bits 51 et sur l'entrée de référence négative du codeur

instantané 52, pratiquement comme dans le codeur instan-

tané de MSB 17. L'entrée de référence négative du codeur

instantané 52 est connectée par le conducteur 81 à l'en-

trée de référence positive du codeur instantané 52. Une résistance de réglage d'erreur 82 est connectée entre le conducteur de sortie 80 de l'amplificateur opérationnel 53 et le conducteur 81. Une résistance de réglage d'erreur 83 est connectée entre le conducteur 81 et la sortie de

l'amplificateur opérationnel 55. Les résistances de régla-

ge 82 et 83 et les résistances 57, 58, 59 et 60 sont ré-

glées dans le but d'ajuster de façon précise les tensions sur les conducteurs 80, 81 et 84, pour produire uniquement des "1" sur la sortie à 7 bits 56, lorsqu'une tension de +0,625 volt est appliquée au conducteur 50, pour produire uniquement des "0" lorsqu'une tension de -0, 625 volt est appliquée au conducteur 50, et pour produire une tension intermédiaire appropriée, avec un bit -à l'état "1" et les

autres à l'état "0", lorsqu'une tension de 0 volt est ap-

pliquée au conducteur 50.

Le signal d'activation de LSB que le circuit de définition de caractéristiques temporelles 75 produit sur le conducteur 73 sous l'effet de l'ordre de conversion 78,

est appliqué aux entrées d'activation des circuits co-

deurs instantanés 51 et 52. Le signal Données LSB 56 sur la figure 2 montre une forme d'onde caractéristique sur l'un des conducteurs du bus de LSB 56 qui apparaît à la

sortie du codeur instantané de LSB 48 sous l'effet du si-

gnal Validation LSB sur le conducteur 73.

Sur la figure 1, le circuit de correction d'er-

reur numérique 61 comprend un réseau de bascules à 7 bits 62, dont les entrées sont connectées aux sept conducteurs de MSB respectifs 23. Les sorties du réseau de bascules à 7 bits 62 sont connectées par sept conducteurs 63 aux 7 bits de plus fort poids d'un réseau de basculesà 14 bits 65. Les conducteurs 56, qui sont connectés aux sorties du codeur instantané de LSB 48, sont également connectés aux

7 bits de moindre poids du réseau de basculesà 14 bits 65.

Les 7 bits de sortie de moindre poids correspondants, 69,

du réseau de basculesà 14 bits 65 sont appliqués aux 7 en-

trées de bitsde moindre poids d'un additionneur binaire à 12 bits. Les 7 bits de plus fort poids 70 du réseau de bascules à 14 bits 65 sont respectivement appliqués à une entrée de chacune des 7 paires d'entrées de bits de plus fort poids de l'additionneur à 12 bits 71. Les 2 bits de plus fort poids du bus 69 et les 2 bits de moindre poids du bus 70 sont donc "en chevauchement", c'est-à-dire qu'ils sont connectés aux entrées des deux mêmes bits (c'est-à-dire les bits 6 et 7) du circuit additionneur à

12 bits 71.

Le signal Activation LSB sur le conducteur 73 est retardé de 30 nanosecondes par l'élément de retard 64, pour produire un signal Activation Registre retardé sur le conducteur 67, qui est appliqué à l'entrée d'activation du

réseau de bascules à 14 bits 65. Le signal Activation Re-

gistre sur le conducteur 67 est à nouveau retardé de 44 nanosecondes par le circuit de retard 68, pour produire le

signal Données Valides sur le conducteur 74, qui est repré-

senté par la forme d'onde 74 sur la figure 2. Le signal Activation Registre est représenté par la forme d'onde 67 sur la figure 2, et on l'utilise dans le but d'enregistrer des données dans le réseau de bascules à 14 bits 65. Les

données qui sont produites sur un conducteur caractéristi-

* que du bus de sortie numérique à 12 bits 72 sont représen-

tées par la forme d'onde Données de Sortie 72 sur la figu-

re 2. Le signal Validation Amplificateur 76 qui est pro-

duit sous l'effet de l'Ordre de Conversion 78 est indiqué

par la forme d'onde 76 sur la figure 2.

Brièvement, l'Ordre de Conversion 78 commande au circuit de définition de caractéristiques temporelles 75

de produire l'impulsion Activation Echantillonneur-Blo-

queur 16, comme l'indiquent les formes d'ondes 78 et 16

sur la figure 2. La valeur de la tension d'entrée analogi-

que 2 qui doit être convertie est bloquée de façon très précise sur le conducteur 15, comme le montre la forme

d'onde Sortie Echantillonneur-Bloqueur 15 sur la figure 2.

Au bout d'un retard d'environ 38 nanosecondes, le codeur instantané de MSB 17 produit sur divers conducteurs du bus de MSB 23 des impulsions telles que des impulsions 84 de la

forme d'onde 23. Les 7 bits 23 que produit le codeur ins-

tantané de MSB à 7 bits 17 sont finalement utilisés pour produire les 7 bits de plus fort poids du signal de sortie

binaire à 12 bits qui est produit sur le bus de sortie 72.

Simultanément, le niveau de signal analogique échantillon-

né présent sur le conducteur 15 est transmis vers l'avant,

par la résistance de 200 ohms 37, vers le noeud de sous-

traction 38. Les 7 bits de mot de MSB 23 sont chargés tem-

porairement dans le réseau de bascules à 7 bits 62 du cir-

cuit de correction d'erreur numérique 61, et ils sont éga-

lement appliqués aux entrées du CNA à 7 bits 36 qui a une précision de 14 bits, comme mentionné précédemment. Le CNA à 7 bits 36 est tout a fait similaire à un dispositif Burr-Brown Modèle DAC63; sa configuration est représentée

en détail sur la figure 3, qu'on décrira ultérieurement.

Le signal de sortie analogique du CNA à 7 bits 36 est re-

présenté par la forme d'onde CNA 38 sur la figure 2.

On peut voir que les deux signaux analogiques comprenant la forme d'onde de sortie 38 du CNA à 7 bits 36, qui est un signal analogique représentant de façon

très exacte les 7 bits qui sont émis par le codeur instan-

tané de MSB 17, et une version reproduite extrêmement pré-

cise de la tension échantillonnée d'origine sur le conduc-

teur 15, sont appliques au noeud de soustraction 38. Il y aura habituellement une différence de tension entre ces

deux signaux. Cette différence detension est ce qu'on ap-

pelle le signal de différence ou "résidu".

Conformément à l'invention, le résidu ou signal de différence est très précis, du fait que le CNA 36 a une précision de 14 bits, et la tension échantillonnée 15

qui est dirigée vers l'avant, vers le conducteur de sous- traction 38, est très précise. On peut donc voir que le résidu est une

représentation analogique très précise, à

faible amplitude, des 5 bits de moindre poids de la re-

présentation de sortie numérique à 12 bits désirée pour

le signal d'entrée analogique d'origine 2.

Des MOSFET à canal N 39 et 40 isolent l'entrée de l'amplificateur à large bande 43 par rapport au noeud

de soustraction 38, par le blocage du MOSFET 39 et le dé-

blocage du MOSFET 40, ce qui a pour effet de connecter

l'entrée positive de l'amplificateur 43 à la masse, jus-

qu'à ce que la conversion précitée qui est effectuée par

le CNA à 7 bits 36 soit terminée. Ceci évite qu'une dif-

férence quelconque qui est produite sur le noeud de sous-

traction 38 pendant le processus d'échantillonnage-blocage n'applique un signal d'entrée excessif, avec un risque de saturation, à l'amplificateur opérationnel à large bande 43.

Il est hautement souhaitable d'éviter la satura-

tion de l'amplificateur opérationnel à large bande 43. Il en est ainsi du fait que le temps de récupération après surcharge de l'amplificateur opérationnel 43 devrait être incorporé dans le temps de conversion analogique-numérique

global du CAN 1.

Selon une caractéristique supplémentaire de la présente invention, l'élimination du circuit de retard de

transmission vers l'avant qui est utilisé dans le conver-

tisseur A/N Modèle CAV-1210 fabriqué par Analog Devices

Corporation, procure l'avantage d'augmenter considérable-

ment la précision et la fiabilité globale du convertisseur

analogique-numérique à 12 bits et 10 mégahertz de la pré-

sente invention, et de réduire considérablement son coût, premièrement en évitant toute distorsion susceptible

d'affecter la valeur de la tension analogique échantillon-

née sur le conducteur 15, lorsque la tension analogique échantillonnée est transmise vers l'avant en direction du noeud de soustraction 38, et secondement en évitant le coCt élevé du circuit de retard de transmission vers

l'avant. Comme mentionné précédemment, la plupart des con-

vertisseurs analogique-numérique rapides et de haute pré-

cision, du type à sous-gammes, utilisent une ligne à re-

tard de transmission vers l'avant entre la sortie du cir-

cuit échantillonneur-bloqueur et le noeud de soustraction

pour éviter l'application d'une tension excessive au cir-

cuit amplificateur de résidu.

Le signal Validation Amplificateur 76 débloque le MOSFET 39 et bloque le MOSFET 40 après que le CNA à 7

bits 36 a achevé sa conversion, ce qui a pour effet d'ap-

pliquer le signal de résidu à l'entrée non inverseuse de l'amplificateur à large bande 43. L'amplificateur à large

bande 43 amplifie ensuite le résidu ou le signal de diffé-

rence, avec un facteur de gain de 16. Le signal de sortie résultant 46 est représenté par la forme d'onde 46 sur la

figure 2. Le signal Validation Amplificateur 76 est repré-

senté par la forme d'onde 76 sur la figure 2.

Après une attente de 30 nenosecondes pour la stabi-

lisation du signal de sortie 46 de l'amplificateur à large

bande, le circuit de définition de caractéristiques tempo-

relles 75 produit le signal d'activation de LSB 73, ce qui commande au codeur instantané de LSB 48 de convertir en un mot de LSB à 7 bits, sur le bus 56, le signal de résidu amplifié très précis. Ce mot de LSB à 7 bits est chargé dans les 7 bits de moindre poids du réseau de bascules à 14 bits 65. Le mot de MSB à 7 bits qui est enregistré dans le réseau de bascules 62 est également chargé dans les 7

bits de plus fort poids du réseair de bascules 65.

L'additionneur à 12 bits 71 additionne ensuite simplement ensemble le mot de MSB à 7 bits et le mot de LSB à 7 bits, pour produire un mot de sortie précis à 12

bits sur le bus 72.

On règle les résistances 26, 27, 28, 29, 32 et 33 pour ajouter +39 millivolts aux signaux de sortie des amplificateurs opérationnels 25 et 31 du codeur instantané

de MSB 17. Sinon, la tension précitée de +0,625 volt se-

rait appliquée à l'entrée de référence positive du codeur

instantané 21, et la tension de -0,625 volt serait appli-

quée à l'entrée de référence négative du codeur instantané 22. Cette addition de tension d'erreur est accomplie, par ajustement par laser des résistances 28 et 29 précitées,

pour faire en sorte que toute erreur introduite par le co-

deur instantané de MSB 17 tombe dans une gamme de tension positive, plutôt que dans une gamme négative, afin que l'erreur positive puisse être annulée par une opération d'addition qui est accomplie par l'additionneur à 12 bits 71. Les résistances 26 et 27 sont ajustées par laser pour produire une tension égale à la somme de +0,625 volt et de +0, 039 volt sur l'entrée de tension de référence positive du codeur instantané à 6 bits 21. Les résistances 32 et 33

sont ajustées par laser pour faire en sorte que l'amplifi-

cateur opérationnel 31 produise une tension égale à la somme de -0,625 volt et de +0,039 volt sur l'entrée de tension de référence négative du codeur instantané à 6 bits 27. Les résistances 28 et 29 sont ajustées par laser pour produire la tension nécessaire sur le conducteur 30, pour que les sorties numériques du codeur instantané à 6 bits 21 et du codeur instantané à 6 bits 22 produisent les signaux de sortie numériques appropriés, comprenant une erreur de +0,039 volt, lorsque des tensions de +0,625 volt, -0,625 volt et 0 volt sont appliquées à leur entrée 20.

Les résistances 57, 58, 59, 60, 82 et 83 du co-

deur instantané de LSB 48 sont réglées de façon que des

signaux de sortie numériques corrects de codeur instanta-

né de LSB soient obtenus lorsque des tensions de +0,625 volt, 0 volt et 0,625 volt sont appliquées au conducteur 46. Dans ces conditions, l'amplificateur opérationnel 53

applique environ +0,625 volt à l'entrée de référence po-

sitive du codeur instantané 51 et l'amplificateur opéra-

tionnel 55 applique environ -0,625 volt à l'entrée de ré-

férence négative du codeur instantané 52. On expliquera ultérieurement la raison pour laquelle on effectue ces réglages. Après avoir expliqué la structure fondamentale

qui est représentée sur la figure 1, et après avoir mon-

tré sur la figure 2 les principales formes d'ondes qui

apparaissent dans cette structure, on va décrire le fonc-

tionnement d'ensemble du convertisseur analogique-numéri-

que 1. Le signal d'entrée analogique 2 est appliqué ini-

tialement à l'entrée du circuit échantillonneur-bloqueur 3, qui produit le signal échantillonné sur le conducteur , en une durée de 33 nanosecondes. L'utilisation du

circuit échantillonneur-bloqueur, au lieu de l'applica-

tion directe du signal d'entrée analogique au conducteur , réduit à environ 25 picosecondes la gigue d'ouverture du CAN 1. On utilise le circuit de commutation à pont de

diodes 5 pour réaliser l'élément de commutation d'échan-

tillonnage nécessaire, du fait qu'il apparaît offrir la meilleure solution aux exigences contradictoires d'une précision extrêmement élevée et d'une vitesse extrêmement élevée qui est nécessaire pour parvenir à la cadence de

conversion de 10 mégahertz du CAN 1. En employant l'am-

plificateur opérationnel de haute stabilité 2' décrit pré-

cédemment, qui présente une précision et une vitesse ex-

trêmement élevées, et en ajustant les résistances 13 et 14 pour obtenir un gain exactement égal à 1, on obtient une impédance de sortie très faible, d'environ 0,25 ohm pour l'amplificateur opérationnel 2I, ce qui lui permet d'attaquer la résistance de transmission vers l'avant 37, d'une valeur de 200 ohms,.et le réseau de résistances

d'entrée 18, 19 du codeur instantané de MSB, avec une ré-

sistance combinée faible, d'environ 100 ohms, et avec une erreur négligeable due à la charge qui est appliquée à

l'amplificateur opérationnel 2'.

Du fait que le condensateur d'échantillonnage

6 ne se trouve pas dans la voie de rétroaction de l'am-

plificateur, l'amplificateur de sortie à boucle fermée 2'

doit se stabiliser seulement dans les limites de préci-

sion correspondant à 7 bits, avant l'activation du codeur instantané de MSB. Le circuit de correction numérique 61 est capable de corriger l'erreur de stabilisation accrue, à condition que l'amplificateur de sortie à boucle fermée 2' se soit stabilisé dans les limites correspondant à une précision de 12 bits au moment de l'activation du codeur

instantané de LSB 48. On peut donc tolérer une durée sup-

plémentaire de 60 nanosecondes pour permettre à l'ampli-

ficateur à boucle fermée 2'de se stabiliser dans les li-

mites correspondant à la précision de 12 bits. D'une ma-

nière similaire, des effets dus à la fuite de courant du condensateur d'échantillonnage 6 ne créent qu'une erreur de décalage qui peut être corrigée par le circuit de correction d'erreur numérique 61, mais n'introduisent pas

une erreur de linéarité.

Après l'expiration de la "durée d'acquisition" initiale ou de la durée d'échantillonnage du signal d'entrée analogique, de 33 nanosecondes, on laisse s'écouler une durée supplémentaire de 18 nanosecondes avant que le signal Activation MSB 77 n'active le codeur

instantané de MSB 17. Le codeur instantané de MSB 17 éta-

blit les 7 bits de plus fort poids à l'entrée de l'addi-

tionneur à 12 bits 71; en d'autres termes, le codeur ins- tantané dé MSB 17 détermine l'approximation "grossière" initiale du signal d'entrée. Les deux codeurs instantanés à 6 bits 21 et 22 qui ont été décrits sont utilisés pour

procurer la résolution, la précision et la dynamique né-

cessaires pour réaliser un "assemblage" satisfaisant du

mot de sortie numérique à 12 bits final.

Comme décrit précédemment, l'approximation

"grossière" initiale du signal d'entrée analogique échan-

tillonné 15 est reconvertie en un signal analogique très précis qui est soustrait du signal d'entrée analogique

échantillonné qui a été transmis vers l'avant. Comme re-

présenté sur la figure 3, le CNA à 7 bits est compatible ECL (logique à couplage d'émetteurs), et il procure une précision de 14 bits., avec un temps de stabilisation de 25 nanosecondes. La commutation du circuit de commutation

et de transmission sélective à MOSFET 39, 40, sous l'ef-

fet du signal Validation Amplificateur 76, a pour but d'éviter une surcharge de l'amplificateur à large bande

43 pendant le temps au cours duquel le circuit échantil-

lonneur-bloqueur 3 traite un nouveau signal analogique

alors que le codeur instantané de MSB 17 conserve tou-

jours des données provenant de l'échantillon précédent.

Conformément à l'invention, on obtient deux avantages im-

portants par l'isolation de l'entrée de l'amplificateur à

large bande 43 vis-à-vis du noeud de soustraction 38 jus-

qu'à ce que: 1) la conversion effectuée par le CNA 36 soit terminée, et 2) l'acquisition des données par le

circuit échantillonneur-bloqueur 3 soit terminée. Le pre-

mier avantage consiste en ce que la tension échantillon-

née sur le conducteur 15 est transmise directement vers

l'avant, sans distorsion ni retard, vers le noeud de sous-

traction 38, ce qui fait que sa précision est exactement

égale à celle du signal analogique échantillonné 15-lui-

même. Le second avantage consiste en ce que la seule ten-

sion qui est jamais appliquée à l'entrée de l'amplifica- teur à large bande 43 est la tension de résidu, ce qui fait que l'amplificateur à large bande 43 n'est jamais

attaqué par un signal excessif, et ne se sature donc ja-

mais. Ceci évite la nécessité d'ajouter une durée de sta-

bilisation supplémentaire au processus de conversion, comme il serait par ailleurs nécessaire pour permettre la

récupération de l'amplificateur à large bande 43, à par-

tir d'une surcharge en entrée dans les conditions les

plus défavorables.

Après avoir été multiplié par un gain de 16 par l'amplificateur à large bande 43, le signal de résidu est appliqué à l'entrée analogique du codeur instantané de LSB 48, qui est identique au codeur de MSB 17, dans le

but d'améliorer les conditions de fabrication du disposi-

tif, à l'exception du fait que le réseau d'entrée résistif 18, 19 du codeur instantané de MSB 17 n'est pas utilisé

pour le codeur de LSB. Ceci a pour but de permettre d'uti-

liser la même tension de référence, sans avoir à doubler

le gain de l'amplificateur 43. Le fait de faire fonction-

ner l'amplificateur 43 au gain le plus faible qui est ad-

missible permet à cet amplificateur d'avoir une plus grande largeur de bande, et lui permet donc d'avoir une durée de stabilisation faible, de 25 nanosecondes. Ceci est important pour obtenir la durée de conversion globale faible du CAN 1. Apres que les données présentes dans chacun des codeurs de MSB et de LSB ont été mémorisées dans le réseau de bascules à 14 bits 65 du circuit de correction d'erreur numérique 61, les deux mots à 7 bits de MSB et de LSB, avec les 2 bits médians de chacun en

"chevauchement", forment ensemble le mot à 12 bits final.

Le circuit de définition de caractéristiques

temporelles 75 fournit les signaux de définition de carac-

téristiques temporelles conformément aux formes d'onde qui sont représentées sur la figure 2- Plus précisément, le déclenchement du processus de conversion s'effectue en

faisant passer l'Ordre de Converseion 78 à un niveau haut.

Simultanément, le signal Activation Echantillonneur-Blo-

queur 16 est placé à un niveau haut pour placer le circuit échantillonneur-bloqueur 3 dans un mode "blocage". Au bout

d'un retard de 18 nanosecondes, pour permettre la stabili-

sation du circuit échantillonneur-bloqueur, une impulsion

de 8 nanosecondes du signal Activation MSB 77 est pro-

duite pour appliquer la tension échantillonnée 15 au co-

deur instantané de MSB 17. Une durée de retard de 22 nano-

secondes est observée pour permettre aux données mémori-

sées de devenir disponibles pour attaquer le CNA à 7 bits

36. Approximativement au moment auquel les nouvelles don-

nées numériques sont présentées aux entrées du CNA 36, le signal Validation Amplificateur 76 permet ia commutation

de l'amplificateur à large bande 43 vers son mode actif.

Lorsque le signal de sortie de l'amplificateur 43 s'est

stabilisé, une autre impulsion d'activation de 8 nanose-

condes, 86, est générée sur le conducteur 73, pour mémori-

ser le signal de sortie du codeur instantané de LSB 48, et pour transférer vers le réseau de bascules à 14 bits le mot de LSB qui est présent sur le conducteur 56. Dès que les données de MSB 23 et les données de LSB 56 ont été

enregistrées sous forme numérique dans le réseau de bascu-

les à 14 bits 65, le circuit échantillonneur-bloqueur 3 est ramené dans le mode d'échantillonnage. L'impulsion

présente sur le conducteur 67 provient du signal d'impul-

sions d'activation de codeur de LSB 73, et elle est retar-

dée de 30 nanosecondes pour charger le réseau de bascules à 14 bits 65. L'impulsion Données Valides finale 74 est ensuite générée pour indiquer que les données présentes sur le bus 72, qui constituent le mot de sortie numérique à 12 bits représentatif du signal d'entrée analogique

échantillonné, sont stables.

Comme mentionné précédemment, les résistances 26, 27, 28, 29, 32 et 33 sont ajustées par laser pendant la fabrication pour ajouter 39 millivolts aux signaux de sortie de chacun des amplificateurs opérationnels 25 et

31, et au signal présent sur le conducteur 30. On sélec-

tionne la valeur de 39 millivolts sur la base de la dé-

termination de l'erreur positive maximale possible qui est susceptible de se produire dans le codeur instantané de MSB 17, et de la détermination de l'erreur négative

maximale qui est susceptible d'être produite par le co-

deur instantané de MSB 17; et on additionne les deux en-

semble. L'addition de cette tension d'erreur totale aux

entrées de référence positive et négative du codeur ins-

tantané de MSB 17 fait passer de force dans une plage de tension d'erreur positive, qui sera représentée par une quantité numérique positive, toute erreur susceptible d'être introduite par le codeur instantané de MSB 17, et cette erreur pourra alors être corrigée par le circuit de correction d'erreur numérique 61 sans que celui-ci ait à traiter des nombres négatifs, ce qui augmenterait considérablement la complexité du circuit de correction

d'erreur numérique 61.

Le problème de la correction d'erreur numérique portant sur des erreurs qui peuvent tomber dans une plage de tension positive ou négative, est un problème qu'on

rencontre de façon générale dans la conception de conver-

tisseurs analogique-numérique à sous-gammes. A la con-

naissance de l'inventeur, le problème n'a jamais été ré-

solu de la manière proposée ci-dessus.

L'analyse du CAN à sous-gammes 1 de la figure 1 montre que le mot de sortie numérique 72 ne contient

que deux termes d'erreur, à savoir l'erreur qui est in-

troduite par le convertisseur numérique-analogique 36,

et l'erreur qui est introduite par le codeur de LSB 48.

Les erreurs qui sont introduites dans le codeur instan-

tané de MSB 17 n'apparaissent pas dans le signal de sor-

tie final, de même que de petites erreurs d'échantillon- nage ou des erreurs dues à la fuite du condensateur d'échantillonnage 6, à condition que l'amplificateur à boucle fermée du circuit échantillonneur-bloqueur soit stabilisé dans les limites de la précision de 12 bits au moment o l'Impulsion d'Activation de LSB est produite sur le conducteur 73. On considère qu'il s'agit là d'un résultat surprenant qui a conduit à la simplification du

circuit de correction d'erreur numérique, par l'intro-

duction délibérée d'une erreur dans le codeur instantané de MSB 17, entraînant à son tour une simplification du circuit de correction d'erreur numérique en n'ajoutant

absolument aucune erreur au mot numérique à 12 bits fi-

nal que produit le CAN 1.

Comme mentionné ci-dessus, le CNA à 7 bits 7 a une précision de 14 bits. Habituellement, la plupart des CNA disponibles dans le commerce ont une précision approximativement égale à leur résolution. Cependant,

ceux qui sont utilisés dans des convertisseurs analogi-

que-numérique à sous-gammes doivent avoir une précision très supérieure à leur résolution. Le dispositif DAC 63 de Burr-Brown Corporation, mentionné précédemment, est un CNA du commerce qu'on pourrait utiliser. Le CNA à 7

bits 36 qui est utilisé dans le mode de réalisation ac-

tuellement préféré de l'invention diffère quelque peu

du dispositif DAC63 de Burr-Brown, et il est donc repré-

senté sur la figure 3 avec un niveau de détail approprié,

pour faire en sorte que la description soit complète et

pour permettre à l'homme de l'art de mettre en oeuvre

l'invention sans expérimentation excessive. Sur la figu-

re 3, le module CNA/amplificateur qui est désigné par la référence 47 comprend le circuit de tension de référence

de 10 volts 35, qui comporte un amplificateur opération-

nel, une diode zener et une paire d'étages de sortie à

charge d'émetteur, dont l'un fournit un courant de réfé-

rence de 1,5 milliampère à un amplificateur de commande

88 du CNA à 7 bits 36. L'inverseir de validation de l'am-

plificateur est un étage en logique à couplage d'émet-

teurs, dont une entrée est connectée au conducteur Vali-

dation Amplificateur 76 et dont l'autre entrée revoit une tension de référence de -1,3 volt. La sortie inverseuse

et la sortie non inverseuse sont respectivement connec-

tées aux électrodes de grille des MOSFET 39 et 40.

Le circuit décrit ci-dessus, comprenant l'in-

verseur 41, les MOSFET 39 et 40 et l'amplificateur à lar-

ge bande 43, qui se trouvent à l'intérieur d'un cadre en traits mixtes 300 sur la figure 1, peut être remplacé par

un amplificateur d'entrée différentiel multiplexé simi-

* laire à celui qui est commercialisé par la Demanderesse

sous la dénomination "amplificateur SWOP" (pour "switcha-

ble input operational amplifier", c'est-à-dire amplifica-

teur opérationnel à entrées commutables), avec des résis-

tances de rétroaction. En considérant la figure 4, on note que la référence 350 désigne un amplificateur SWOP

qui comprend des premier et second étages d'entrée diffé-

rentiels 351 et 352 pouvant être sélectionnés, et un éta-

ge de sortie 353 qui peut être connecté sélectivement à l'un ou l'autre des étages d'entrée 351 et 352. Un noeud

de sortie de l'étage de sortie 353 est connecté au conduc-

teur 46. L'entrée inverseuse de l'étage d'entrée diffé-

rentiel 351 est connectée par une résistance de rétroac-

tion RF1 au conducteur de sortie 46, et par une résistan-

ce RIN1 au conducteur de sortie d'échantillonneur-blo-

queur 15. L'entrée non inverseuse de l'étage d'entrée différentiel 351 est connectée par la résistance 341 à la

fois à la masse et au conducteur de sortie de convertis-

seur numérique-analogique 38. L'entrée non inverseuse de

l'étage d'entrée différentiel 352 est connectée à la mas-

se. L'entrée inverseuse de l'étage d'entrée différentiel 352 est connectée à la masse par la résistance RIN2 et au conducteur de sortie 46 par la résistance de rétroaction 2'2 La résistance de sommation 37 de la figure 1 est

donc omise, ce qui fait que la différence de tension en-

tre le conducteur de sortie d'échantillonneur-bloqueur 15

et le conducteur de sortie de CNA 38 n'est plus dévelop-

pée aux bornes d'une résistance, mais est appliquée à la place aux entrées différentielles de l'étage d'entrée 351, pouvant être sélectionné, de l'amplificateur SWOP 350. Bien que l'homme de l'art puisse réaliser

l'amplificateur SWOP 350 (voir l'article d'Anderson (co-

inventeur) intitulé "Multiplexed Inputs on Op Amp Simpli-

fy a Variety of Circuits", EDN, 12 janvier 1984, pages

257-264), la figure 4A montre un schéma détaillé du cir-

cuit qui est utilisé précisément dans le mode de réalisa-

tion présent de l'invention. On pourra également se réfé-

rer au brevet des E.U.A. n 4 591 740, délivré le 27 mai

1986 et cédé à la Demanderesse. Le tableau suivant indi-

que les valeurs des résistances les plus importantes qui

sont représentées dans le circuit de la figure 4A.

TABLEAU

Résistance Valeur en ohms

341 200

RIN1 200

RFl 3200

RIN2 200

RF2 3200

En considérant toujours la figure 4A, on note

que le circuit de définition de caractéristiques tempo-

relles 75 produit deux signaux de validation d'amplifica-

teur 76A et 76B qui sont des signaux logiques complémen-

taires, au lieu du signal de validation d'amplificateur unique 76 qui est représenté sur la figure 1. Le signal Validation Amplificateur 76 dans le diagramme séquentiel de la figure 2 peut représenter le signal de validation

d'amplificateur 76A pour le mode de réalisation de l'in-

vention qui est représenté sur la figure 4A. Le circuit 302 sur la figure 4A est un circuit de sélection de canal

différentiel, et il comprend deux transistors PNP à cou-

plage d'émetteurs 303 et 304, dont les émetteurs sont connectés à une source de courant 305. Les collecteurs des transistors 303 et 304 sont respectivement connectés par des résistances 306 et 307 à l'anode de l'une des diodes 308, dont la cathode est connectée à l'anode de l'autre, la cathode de cette dernière étant elle-même

connectée à -V^c.

L'étage d'entrée différentiel 351, pouvant être sélectionné, comprend des transistors NPN à couplage d'émetteurs 310 et 311, dont les émetteurs sont connectés

au collecteur d'un transistor NPN de sélection 312.

L'émetteur du transistor de sélection 312 est connecté par le conducteur 317 à une source de courant 321. La

base du transistor de sélection 312 est connectée au col-

lecteur du transistor 304. Les bases des transistors à couplage d'émetteurs 303 et 304 du circuit de sélection 302 sont respectivement connectées aux conducteurs de

validation d'amplificateur 76A et 76B.

L'étage d'entrée différentiel 352 pouvant être sélectionné comprend des transistors NPN à couplage

d'émetteurs 323 et 324, dont les émetteurs sont connec-

* tés au collecteur du transistor NPN de sélection 322.

L'émetteur du transistor de sélection 322 est connecté

par le conducteur 317 à l'émetteur du transistor de sé-

lection 312, et à la source de courant 321. La base du transistor de sélection 322 est connectée au collecteur

du transistor 303.

La base du transistor 310 est connectée au con-

ducteur de sortie de CNA 38, et elle est également con- nectée à la masse par la résistance 341. L'entrée ou la base du transistor 311 est connectée par la résistance

RIN1 au conducteur de sortie de circuit échantillonneur-

bloqueur 15, et elle est connectée par la résistance de

rétroaction RF1 au conducteur de sortie 46.

L'entrée ou la base du transistor 323 est con-

nectée à la masse, et l'entrée du transistor 324 est con-

nectée à la masse par la résistance RIN2, et au conduc-

teur 46 par la résistance de rétroaction RF2.

On peut considérer que le circuit de sortie ou de charge, qui est utilisé en commun par les deux étages d'entrée 353 de l'amplificateur SWOP 350, comprend une source à courant constant 315, qui est connectée par des conducteurs 313 aux collecteurs de transistors respectifs 310 et 323. La source de courant 316 est connectée par le conducteur 314 aux collecteurs des transistors 311 et

324. Les sources à courant constant 315 et 316 se compor-

tent donc comme des dispositifs de charge à haute impé-

dance pour les transistors 310 et 311. Le conducteur 313 est connecté à l'émetteur du transistor PNP cascode 326, dont la base est connectée à un conducteur de tension de polarisation VB, qui peut appliquer une valeur de tension

de +2,5 volts. Le collecteur du transistor 326 est con-

necté par le conducteur 340 à la base d'un transistor NPN à charge d'émetteur 30, dont l'émetteur est connecté au conducteur 46 et à la source à courant constant 331. Le conducteur 340 est également connecté à la masse par le condensateur de compensation Cc, et il est connecté au

collecteur du transistor NPN 332.

Le conducteur 314 est connecté à l'émetteur du transistor PNP cascode 327, dont la base est connectée à VB. Le collecteur du transistor cascode 327 est connecté à la base du transistor 332 et au collecteur du transis-

tor NPN 333. L'émetteur du transistor 333 est connecté à -Vcc par la résistance 335. La base du transistor 333 est connectée à la base du transistor NPN 334, dont l'émetteur est connecté à -Vcc par la résistance 336. Le collecteur et la base du transistor 334 sont connectés à l'émetteur du transistor 332. Les transistors 332, 333 et 334 forment ainsi un miroir de courant classique, dont l'entrée est connectée au collecteur du transistor 327 et

dont la sortie est connectée au conducteur 340.

On peut comprendre le fonctionnement du circuit en supposant que le courant qui circule dans la source à courant constant 321 est égal à 3 milliampères, et que le

courant que fournit chacune des sources à courant cons-

tant 315 et 316 est de 4 milliampères. Dans ces condi-

tions, si les bases des transistors d'entrée 310 et 311

sont à des tensions identiques, un courant de 1,5 milli-

ampère circule dans chacun des transistors 310 et 311, et un courant de 2, 5 milliampères circule dans chacun des

transistors 313 et 314, et dans les émetteurs et les col-

lecteurs des transistors cascodes 326 et 327, et ce cou-

rant entre dans les collecteurs des transistors miroirs de courant respectifs 333 et 334, en supposant également

que le transistor de sélection 312 est à l'état conduc-

teur et que le transistor de sélection 322 est bloqué.

Toute différence, positive ou négative, entre les ten-

sions des conducteurs 15 et 38 produit alors un déséqui-

libre correspondant dans le niveau du courant qui circule dans les transistors 310 et 311, et donc dans le niveau du courant qui entre dans les collecteurs des transistors

333 et 332. Cette condition provoque un changement cor-

respondant de la tension sur la conducteur 340, et donc

sur le conducteur de sortie 46, ce qui produit une ver-

sion amplifiée de la différence de tension qui est appli-

quée entre le conducteur de poursuite et blocage 15 et le

conducteur de sortie de CNA 38. Si la connexion de rétro-

action est interrompue, le gain en boucle ouverte est très élevé, et l'amplificateur 300 est très précis du

fait de cette valeur élevée de gain en boucle ouverte.

Le gàin en boucle fermée du circuit amplifica-

teur SWOP 350 représenté sur la figure 4A est égal à Ri /RIN1, lorsque l'étage d'entrée différentiel 351 est sélectionné, et il est égal à F2/RIN2 lorsque l'étage d'entrée différentiel 352 est sélectionné. Le gain en boucle ouverte de ce circuit est très élevé, et il est égal au paramètre gm du transistor 310 multiplié par

l'impédance sur le conducteur 340. Lorsque l'étage d'en-

trée différentiel 351 est sélectionné, le résidu ou la différence entre la tension du conducteur de sortie de l'amplificateur de poursuite et blocage 15 et la tension

sur le conducteur de sortie de convertisseur numérique-

analogique 38, est amplifié pour produire un signal de résidu amplifié correspondant sur le conducteur de sortie 46.

Le fonctionnement du circuit est ensuite analo-

gue à celui qui correspond à la condition de la figure 1 lorsque le MOSFET 39 est conducteur et le MOSFET 40 est

bloqué. Lorsque l'étage d'entrée différentiel 352 est sé-

lectionné, le transistor NPN de sélection 322 est conduc-

teur, le transistor de sélection 312 est bloqué, les tran-

sistors 310 et 311 sont bloqués et la rétroaction par R2 maintient le conducteur 46 à une tension très proche de la tension de la masse qui est appliquée à la base du transistor 323. Ceci maintient le circuit amplificateur SWOP dans une condition "équilibrée" pendant que l'étage

d'entrée différentiel 352 est sélectionné et que la sor-

tie du convertisseur numérique-analogique 36 subit un changement pendant son opération de conversion. (Sinon, la différence entre le conducteur de sortie de CNA 38 et

le conducteur de sortie de poursuite et blocage 15 dépas-

serait la tension admissible pour l'amplificateur.) En-

suite, lorsque l'étage d'entrée différentiel 351 est sé-

lectionné, tous les courants sont équilibrés dans tout l'amplificateur, ce qui fait que a tension de différence qui est appliquée entre les conducteurs 38 et 15 part d'une condition équilibrée au lieu d'une condition de signal d'attaque excessif, ce qui évite tout retard ou

toute discordance thermique qui pourrait apparaître lors-

que l'amplificateur de résidu tente de retourner à une condition normale à partir d'une condition de signal d'attaque excessif. L'amplificateur de la figure 4A est très rapide, et il offre l'avantage qui consiste en ce qu'il est capable d'accepter toutes les conditions les plus défavorables sans soumettre l'un quelconque des

transistors à un niveau d'attaque excessif ou à une con-

dition de saturation. On peut aisément réaliser ce cir-

cuit dans une puce de circuit intégré monolithique, et il évite la nécessité d'utiliser des MOSFET discrets 39

et 4Q, qui sont utilisés dans une réalisation de l'inven-

tion sous forme de circuit intégré hybride qui est décri-

te dans une demande connexe.

Le convertisseur analogique-numérique à sous-

gammes 1 décrit ci-dessus procure les avantages consis-

tant en ce qu'il évite les erreurs dues à des circuits

de retard qui transmettent vers l'avant le signal analo-

gique échantillonné, en direction du noeud de soustrac-

tion, dans les CAN à sous-gammes de l'art antérieur, ce qui a pour effet d'améliorer la précision et la linéarité

globales du convertisseur analogique-numérique à sous-

gammes de l'invention. L'utilisation de l'amplificateur

avec des étages d'entrée différentiels multiplexés auto-

rise la transmission directe décrite du signal analogique échantillonné, vers le noeud de soustraction, dans une réalisation sous forme de circuit intégré monolithique,

et permet donc d'éliminer l'erreur qui est due aux élé-

ments de retard de transmission vers l'avant.

Il va de soi que de nombreuses modifications peuvent être apportées au dispositif décrit et représen-

té, sans sôrtir du cadre de l'invention.

Claims (6)

REVENDICATIONS

1. Convertisseur analogique-numérique à sous-

gammes à X bits, X étant un nombre entier, caractérisé en ce qu'il comprend, en combinaison: (a) des moyens (3) destinés à produire un premier signal analogique;

(b) des premiers moyens de conversion analogique-numéri-

que (17) destinés à produire un premier mot binaire à Y bits représentatif du premier signal analogique, Y étant un nombre entier qui est inférieur à X; (c) des moyens de conversion numérique-analogique (36) qui reçoivent le

premier mot binaire à Y bits pour produire un second si-

gnal analogique, les moyens de conversion numérique-ana-

logique (36) ayant une précision d'au moins X bits, et une différence entre le premier signal analogique et le second signal analogique représentant de façon précise les X - Y bits de moindre poids d'un équivalent binaire à X bits du premier signal analogique; (d) des moyens (300) destinés à amplifier la différence avec un facteur

prédéterminé pour produire un signal de différence am-

plifié, les moyens d'amplification comprenant: (i) un premier circuit d'entrée différentiel (351) pouvant être sélectionné, qui comporte une première entrée connectée de façon à recevoir le premier signal analogique, et une seconde entrée connectée de façon à recevoir le second

signal analogique, (ii) un second circuit d'entrée diffé-

rentiel (352) pouvant être sélectionné, qui comporte une troisième entrée connectée à un conducteur de tension de référence et une quatrième entrée, (iii) un circuit de

sortie (353) qui est connecté aux premier et second cir-

cuits d'entrée différentiels pouvant être commutés (351,

352), pour produire le premier signal de différence am-

plifié lorsque le premier circuit d'entrée différentiel pouvant être sélectionné (351) est sélectionné, et pour produire un niveau de signal de sortie intermédiaire lorsque le second circuit d'entrée différentiel pouvant être sélectionné (352) est sélectionné, et (iv) des moyens de sélection (302) qui fonctionnent sous la dépendance

d'un signal de validation d'amplificateur pour: (1) con-

necter fonctionnellement le premier circuit d'entrée dif-

férentiel pouvant être sélectionné (351) au circuit de sortie (353) et déconnecter le second circuit d'entrée différentiel pouvant être sélectionné (352) du circuit de sortie (353), sous l'effet d'un premier niveau du signal

d'entrée d'amplificateur, et (2) connecter fonctionnelle-

ment le second circuit d'entrée différentiel pouvant

être sélectionné (352) au circuit de sortie (353) et dé-

connecter le premier circuit d'entrée différentiel pou-

vant être sélectionné (351) du circuit de sortie (353), sous l'effet d'un second niveau du signal de validation d'amplificateur; (e) des seconds moyens de conversion analogique-numérique (48), destines à produire un premier

mot binaire à Z bits, représentatif du signal de diffé-

rence amplifié, Z étant un nombre entier inférieur à X; et (f) des moyens (61) destinés à combiner le mot binaire à Y bits et le mot binaire à Z bits pour produire un mot

binaire à X bits qui représente de façon précise le pre-

mier signal analogique.

2. Convertisseur analogique-numérique à sous-

gammes à X bits selon la revendication 1, caractérisé en ce qu'il comprend des moyens de rétroaction (1' RF2)

qui sont destinés à renvoyer le signal de différence am-

plifié vers la première entrée et vers la quatrième en-

trée.

3. Convertisseur analogique-numérique à sous-

gammes à X bits selon la revendication 1, caractérisé

en ce que le premier circuit d'entrée différentiel pou-

vant être sélectionné (351) comprend des premier et se-

cond transistors (310, 311) dont les émetteurs sont con-

nectés ensemble, un troisième transistor (312) dont le

collecteur est connecté aux émetteurs des premier et se-

cond transistors (310, 311) et dont l'émetteur est con-

necté à une première source de courant (321), et dont la base est connectée aux moyens de sélection (302), la base du premier transistor (310) étant connectée de façon à recevoir le second signal analogique, la base du second transistor (311) étant connectée.de façon à recevoir le premier signal analogique, et les collecteurs des premier et second transistors (310, 311) étant connectés aux

moyens d'amplification (353), et en ce que le second cir-

cuit d'entrée différentiel pouvant être sélectionné (352) comprend des quatrième et cinquième transistors (323, 324) dont les émetteurs sont connectés ensemble et

au collecteur d'un sixième transistor (322), dont l'émet-

teur est connecté à l'émetteur du troisième transistor

(312) et dont la base est connectée aux moyens de sélec-

tion (302), les collecteurs des quatrième et cinquième transistors (323, 324) étant respectivement connectés aux collecteurs des premier et second transistors (310, 311), la base du quatrième transistor (323) étant connectée à

un conducteur de tension de référence, la base du cin-

quième transistor (324) étant connectée par la quatrième entrée et une première résistance de rétroaction (RF2)

de façon à recevoir le niveau de signal de sortie inter-

médiaire, et la base du second transistor (311) étant connectée par la seconde entrée et une seconde résistance

de rétroaction (RF1) de façon à recevoir le premier si-

gnal analogique.

4. Convertisseur analogique-numérique à -

sous-gammes à X bits selon la revendication 3, caractérisé en ce que les moyens de sélection (302) comprennent des septième et huitième transistors (303, 304) dont les émetteurs sont connectés à une seconde source de courant

(305) et dont les bases sont connectées de façon à rece-

voir respectivement le signal de validation d'amplifica-

teur et un complément logique du signal de validation

26 19268

d'amplificateur, et des premier et second dispositifs de charge (306, 307) qui sont respectivement connectés aux collecteurs des septième et huitième transistors (303,

304), les collecteurs des septième et huitième transis-

tors étant respectivement connectés aux bases des troi-

sième et sixième transistors (312., 322).

5. Convertisseur analogique-numérique à sous-

gammes à X bits selon la revendication 4, caractérisé en ce que le circuit de sortie (353) comprend une troisième source de courant (315) qui est connectée aux collecteurs

des premier et quatrième transistors (310, 323), une qua-

trième source de courant (316) qui est connectée aux col-

lecteurs des second et cinquième transistors (311, 324), un transistor à charge d'émetteur dont la base (330) est

connectée aux collecteurs des premier et quatrième tran-

sistors, et dont l'émetteur est connecté de façon à pro-

duire le signal de différence amplifié, et un circuit miroir de courant ayant un conducteur d'entrée connecté aux collecteurs des second et cinquième transistors

(311, 324), et un conducteur de sortie connecté aux col-

lecteurs des premier et quatrième transistors (310, 323).

6. Convertisseur analogique-numérique à sous-

gammes à X bits selon la revendication 5, caractérisé en ce qu'il comprend une première résistance (RIN1) qui est

connectée de façon à appliquer le premier signal analogi-

que à la base du second transistor (311), la seconde ré-

sistance de rétroaction (RF1) connectant la base du se-

cond transistor (311) à l'émetteur du transistor de sor-

tie à charge d'émetteur (330), une seconde résistance (RIN2) connectant la base du cinquième transistor (324) au conducteur de-tension de référence, et la première résistance de rétroaction (RF2) connectant la base du cinquième transistor (324) à l'émetteur du transistor de

sortie à charge d'émetteur (330).