FR2608319A1 - Dispositif de protection contre les surtensions, a jonction plane - Google Patents
Dispositif de protection contre les surtensions, a jonction plane Download PDFInfo
- Publication number
- FR2608319A1 FR2608319A1 FR8617565A FR8617565A FR2608319A1 FR 2608319 A1 FR2608319 A1 FR 2608319A1 FR 8617565 A FR8617565 A FR 8617565A FR 8617565 A FR8617565 A FR 8617565A FR 2608319 A1 FR2608319 A1 FR 2608319A1
- Authority
- FR
- France
- Prior art keywords
- junction
- substrate
- region
- type
- conductivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000003989 dielectric material Substances 0.000 claims abstract description 5
- 238000002955 isolation Methods 0.000 claims description 9
- 230000001681 protective effect Effects 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 230000035515 penetration Effects 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
L'INVENTION CONCERNE UNE DIODE DE PROTECTION A BASSE TENSION. POUR UNE DIODE DE PROTECTION CONTRE LES SURTENSIONS, IL EST RECOMMANDE D'AVOIR UNE JONCTION PLANE, POUR EVITER LES FUITES DANS LES PARTIES PERIPHERIQUES ARRONDIES D'UNE JONCTION DIFFUSEE. SELON L'INVENTION, LA JONCTION 10, FORMEE ENTRE UN SUBSTRAT 1 ET UNE REGION 11 DE TYPES DE CONDUCTIVITES OPPOSES, EST LIMITEE A UNE PARTIE PLANE DEFINIE PAR UN MUR D'ISOLEMENT 12 EN MATERIAU DIELECTRIQUE. LE MUR D'ISOLEMENT 12 EST CREE DANS LE SUBSTRAT 1 AVANT QUE LA REGION 11 NE SOIT DIFFUSEE OU IMPLANTEE A L'INTERIEUR DU MUR. APPLICATION AUX DIODES DE PROTECTION A BASSE TENSION 5-10 V.
Description
DISPOSITIF DE PROTECTION CONTRE LES
SURTENSIONS, A JONCTION PLANE
La présente invention concerne un dispositif semiconducteur de protection contre les surtensions, à jonction plane. Il s'agit d'un dispositif de type diode zéner ou a avalanche, plus spécialement destiné à la protection en basse tension, par exemple aux environs de 5 - 6 Volts, 5 Volts étant une tension très utilisée avec les circuits logiques.
SURTENSIONS, A JONCTION PLANE
La présente invention concerne un dispositif semiconducteur de protection contre les surtensions, à jonction plane. Il s'agit d'un dispositif de type diode zéner ou a avalanche, plus spécialement destiné à la protection en basse tension, par exemple aux environs de 5 - 6 Volts, 5 Volts étant une tension très utilisée avec les circuits logiques.
Les diodes de protection sont basées sur l'utilisation du claquage d'une jonction plane : à cette tension de claquage VBR correspond pour un courant crête I une tension d'écrêtage VCL. Pour qu'une diode de
pp protection soit efficace, il faut que la jonction de la diode supporte le courant crête pendant une durée suffisante sans être détruite, et qu'elle ait donc une certaine fiabilité. Or une jonction supporte d'autant mieux une surtension qu'elle est plane. En effet les parties arrondies dans une jonction diffusée provoquent un effet de pointe qui diminue la tenue en tension de la région diffusée dans un substrat.
pp protection soit efficace, il faut que la jonction de la diode supporte le courant crête pendant une durée suffisante sans être détruite, et qu'elle ait donc une certaine fiabilité. Or une jonction supporte d'autant mieux une surtension qu'elle est plane. En effet les parties arrondies dans une jonction diffusée provoquent un effet de pointe qui diminue la tenue en tension de la région diffusée dans un substrat.
Selon l'invention, un dispositif de protection contre les surtensions comporte une jonction plane, définie entre un substrat, d'un premier type de conductivité, et une région d'un second type de conductivité, cette région et la jonction étant entourées par un mur de matériau diélectrique, de sorte que les parties circulaires ou sphériques de la jonction sont supprimées.
La région de second type de conductivité et le mur d'isolement sont diffusés ou implantés dans le substrat, ce qui donne au dispositif de protection une structure plane.
De façon plus précise l'invention concerne un dispositif semiconducteur de protection contre les surtensions, de type diode comportant une jonction formée entre un substrat, d'un premier type de conductivité, et une région d'un second type de conductivité, ce dispositif étant caractérisé en ce que la jonction est plane et délimitée à l'intérieur d'un mur d'isolement, qui l'entoure complètement.
L'invention sera mieux comprise par la description d'un exemple de réalisation, cette description s'appuyant sur les figures en annexe qui représentent:
- figure 1 : schéma en coupe d'un dispositif de protection à structure mesa, selon l'art connu
- figure 2 : schéma en coupe d'un dispositif de protection à basse tension, à jonction, selon l'art connu
- figure 3 : schéma en coupe d'un dispositif de protection à basse tension, à jonction plane, selon l'invention.
- figure 1 : schéma en coupe d'un dispositif de protection à structure mesa, selon l'art connu
- figure 2 : schéma en coupe d'un dispositif de protection à basse tension, à jonction, selon l'art connu
- figure 3 : schéma en coupe d'un dispositif de protection à basse tension, à jonction plane, selon l'invention.
La figure 1 représente le schéma d'un dispositif de protection à structure mesa, plus particulièrement destiné à la protection contre les surtensions de valeur relativement élevées, par exemple de l'ordre de 30 Volts. Différentes structures peuvent être proposées, mais elles se ramènent à peu près toutes à la réalisation d'une jonction formée entre un substrat 1, d'un premier type de conductivité, par exemple de type n, et une couche 2, épitaxiée ou diffusée, d'un second type de conductivité, qui est donc de type p. Une telle diode, après réalisation de la jonction, est attaquée par voie chimique pour former une mésa, de telle façon que la jonction 3 soit plane, et qu'il n'y ait pas de zone de matériau semiconducteur sur son périmètre, en surface de la pastille dans laquelle la diode est fabriquée.La diode de protection est achevée en déposant deux métallisations 4 et 5, d'anode et de cathode, l'une des métallisations étant déposée sur la face arrière du substrat et l'autre métallisation sur le plateau de la mesa.
Cette structure bien connue est efficace, mais elle nécessite la gravure d'une mesa, sur 20 ou 30 microns par exemple, et cette gravure est toujours une opération de fabrication qui complique et rend plus coûteuse la fabrication des diodes de protection.
Pour une diode de protection sous une basse tension, par exemple 6 Volts, il faudrait graver sur l'épaisseur de l'ordre de 1 à 1,5 microns : ce n'est pas une opération intéressante et dans ce cas on préfère réaliser une diode conformément à la figure 2 qui représente le schéma en coupe d'une diode de protection selon l'art connu, pour une basse tension.
Une telle diode est réalisée à partir d'une rondelle de matériau semiconducteur, qui constitue le substrat 1 d'un premier type de conductivité, le type n par exemple, dans laquelle sont diffusées une pluralité de régions 6, d'un second type de conductivité. La diode comportera, dans son état achevé deux métallisations de prise de contact, 4 et 5 qui sont déposées l'une sur le substrat, l'autre sur la région diffusée dans le substrat.Quelque soit le procédé de diffusion utilisé une région diffusée 6 comporte toujours une jonction plane dans sa partie 7, qui correspond au front de diffusion depuis la surface de la pastille du substrat vers l'intérieur du substrat Mais cette région diffusée 6 comporte en outre d'une part une jonction 8, qui peut être carrée, rectangulaire ou circulaire selon la forme de la fenêtre de diffusion, et une jonction 9 qui a des caractéristiques sphériques, et qui correspond à la diffusion latérale à l'intérieur du substrat 1. Les jonctions 8 et 9 présentent donc une courbure, et il est connu que les courbures de jonction se détruisent par emballement thermique dû à la différentielle de l'intensité par rapport au temps dans la courbure, lorsque la jonction est traversée par un fort courant.De plus, des courants de fuite importants sont dûs à l'effet de pointe que présente une jonction courbe telle que 8 ou 9, par rapport à une jonction plane telle que 7.
Selon l'invention un moindre courant de fuite et par conséquent une diminution ou même une suppression de l'emballement thermique est dû à une meilleure tenue en surtension d'une jonction plane.
Celle-ci est représentée en figure 3 qui donne le schéma d'une diode de protection à basse tension selon l'invention. Une jonction plane 10, ne comportant pas de partie ayant une courbure, est réalisée entre un substrat 1, d'un premier type de conductivité, et une région 11, d'un second type de conductivité. Cette jonction 10 est plane et ne comporte aucune partie en courbure, parce qu'elle est réalisée à l'intérieur d'un mur d'isolement 12, préalablement réalisé dans l'épaisseur du substrat 1.
Pour réaliser une diode de protection selon l'invention, un mur d'isolement 12 en matériau diélectrique est d'abord défini dans l'épaisseur d'un substrat 1. Pour cela, et au moyen de techniques qui sont connues, on dépose à la surface du substrat un masque qui permet de n'oxyder localement que la partie correspondante au mur 12 : si le substrat est en silicium, le mur 12 obtenu par oxydation est donc en silice Lorsque le mur d'isolement 12 est réalisé on crée alors dans la plaquette qui, jusqu'à ce point de fabrication est homogène sur toute son épaisseur, une région 11 dont le type de conductivité est opposé à celui du substrat. Cette région 11 peut être faite à partir d'un prédépôt d'impuretés réalisé soit par implantation ionique soit par source solide, suivi d'une redistribution.Toutefois la diffusion des impuretés doit prendre en compte que l'épaisseur de la région 11 soit inférieure à l'épaisseur du mur d'isolement 12, de telle façon que la jonction 10 soit toujours limitée par l'épaisseur du mur d'isolement 12, et qu'elle ne déborde en dessous du mur dans le substrat, où se créeraient alors des zones arrondies.
Dans le cas d'une diode de protection à basse tension, les sillons ont de l'ordre de 2 à 3 microns de profondeur, jusque 5 microns dans le cas de certaines diodes de protections renforcées. Du point de vue de la tenue en tension, il est préférable d'avoir un mur d'isolement en oxyde thermique, comme c'est le cas pour la diode de protection selon l'invention, plutôt qu'un verre qui est déposé sur le flanc d'une mesa tel que représenté sur la figure 1. En outre les flancs du mur 12 sont droits tandis que la mesa, obtenue par gravure chimique, a toujours une forme courbe telle que représenté en figure 1 : ceci est préférable pour les fuites à travers le matériau diélectrique en contact avec la jonction 10.
La réalisation d'un mur d'isolement 12 peut être faite de différentes façons et on peut envisager de procéder à une gravure sur deux ou trois microns d'épaisseur, dans le substrat, puis remplir ce fossé ainsi créé par des matériaux différents tels que le nitrure de silicium par exemple.
La diode de protection selon l'invention est plus particulièrement destinée à la protection des circuits logiques ou des dispositifs électroniques nécessitant une protection contre les surtensions d'origine extérieure
Claims (6)
1. Dispositif semiconducteur de protection contre les surtensions, de type diode comportant une jonction (10) formée entre un substrat (1), d'un premier type de conductivlté, et une région (11) d'un second type de conductivité, ce dispositif étant caractérisé en ce que la jonction (10) est plane et délimitée à l'intérieur d'un mur d'lsolement (12), qui l'entoure complètement.
2. Dispositif de protection selon la revendication 1, caractérisé en ce que le mur d'isolement (12) est en matériau diélectrique, ne formant pas de jonction avec le matériau du substrat (1).
3. Dispositif de protection selon la revendication 1, caractérisé en ce que l'épaisseur du mur d'isolement (12), par rapport à l'épaisseur du substrat (1), est supérieure à l'épaisseur de pénétration de la région (11) formant jonction (10) avec le substrat (1).
4. Dispositif de protection selon la revendication 1, caractérisé en ce que le mur d'isolement (12) est réalisé dans le substrat (1) avant la région (11) de conductivité de type opposé à celle du substrat (1).
5. Dispositif de protection selon la revendication 1, caractérisé en ce que le substrat (1) étant en silicium, le mur d'isolement (12) est obtenu par oxydation thermique.
6. Dispositif de protection selon la revendication 1, caractérisé en ce que la région (11) formant jonction (10) est diffusée ou implantée à l'intérieur du mur d'isolement (12).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8617565A FR2608319B1 (fr) | 1986-12-16 | 1986-12-16 | Dispositif de protection contre les surtensions, a jonction plane |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8617565A FR2608319B1 (fr) | 1986-12-16 | 1986-12-16 | Dispositif de protection contre les surtensions, a jonction plane |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2608319A1 true FR2608319A1 (fr) | 1988-06-17 |
| FR2608319B1 FR2608319B1 (fr) | 1989-04-14 |
Family
ID=9341935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8617565A Expired FR2608319B1 (fr) | 1986-12-16 | 1986-12-16 | Dispositif de protection contre les surtensions, a jonction plane |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2608319B1 (fr) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4042949A (en) * | 1974-05-08 | 1977-08-16 | Motorola, Inc. | Semiconductor devices |
| DE2916114A1 (de) * | 1978-04-21 | 1979-10-31 | Hitachi Ltd | Halbleitervorrichtung |
| JPS5922368A (ja) * | 1982-07-28 | 1984-02-04 | Hitachi Ltd | ツエナ−ダイオ−ドおよびその製造方法 |
| JPS6097659A (ja) * | 1983-11-01 | 1985-05-31 | Matsushita Electronics Corp | 半導体集積回路 |
| EP0159129A1 (fr) * | 1984-03-12 | 1985-10-23 | Motorola, Inc. | Diode Zener à bruit faible et procédé |
| JPS6115376A (ja) * | 1984-07-02 | 1986-01-23 | Toshiba Corp | 基準電圧ダイオ−ド |
| JPS6189666A (ja) * | 1984-10-09 | 1986-05-07 | Fujitsu Ltd | 半導体装置 |
-
1986
- 1986-12-16 FR FR8617565A patent/FR2608319B1/fr not_active Expired
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4042949A (en) * | 1974-05-08 | 1977-08-16 | Motorola, Inc. | Semiconductor devices |
| DE2916114A1 (de) * | 1978-04-21 | 1979-10-31 | Hitachi Ltd | Halbleitervorrichtung |
| JPS5922368A (ja) * | 1982-07-28 | 1984-02-04 | Hitachi Ltd | ツエナ−ダイオ−ドおよびその製造方法 |
| JPS6097659A (ja) * | 1983-11-01 | 1985-05-31 | Matsushita Electronics Corp | 半導体集積回路 |
| EP0159129A1 (fr) * | 1984-03-12 | 1985-10-23 | Motorola, Inc. | Diode Zener à bruit faible et procédé |
| JPS6115376A (ja) * | 1984-07-02 | 1986-01-23 | Toshiba Corp | 基準電圧ダイオ−ド |
| JPS6189666A (ja) * | 1984-10-09 | 1986-05-07 | Fujitsu Ltd | 半導体装置 |
Non-Patent Citations (5)
| Title |
|---|
| IEEE ELECTRON DEVICE LETTERS, vol. EDL-6, no. 9, septembre 1985, pages 465-467, IEEE, New York, US; S.AHMAD et al.: "A proposed planar junction structure with near-ideal breakdown characteristics" * |
| PATENT ABSTRACTS OF JAPAN, vol. 10, no. 164 (E-410)[2220], 11 juin 1986; & JP-A-61 15 376 (TOSHIBA K.K.) 23-01-1986 * |
| PATENT ABSTRACTS OF JAPAN, vol. 10, no. 263 (E-435)[2319], 9 septembre 1986; & JP-A-61 89 666 (FUJITSU LTD.) 07-05-1986 * |
| PATENT ABSTRACTS OF JAPAN, vol. 8, no. 107 (E-245)[1544], 19 mai 1984; & JP-A-59 22 368 (HITACHI SEISAKUSHO K.K.) 04-02-1984 * |
| PATENT ABSTRACTS OF JAPAN, vol. 9, no. 248 (E-347)[1971], 4 octobre 1985; & JP-A-60 97 659 (MATSUSHITA DENSHI KOGYO K.K.) 31-05-1985 * |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2608319B1 (fr) | 1989-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0038238B1 (fr) | Procédé de fabrication d'un dispositif semiconducteur à grille profonde accessible par la surface | |
| EP0022388B1 (fr) | Procédé de fabrication d'un transistor à effet de champ du type DMOS à fonctionnement vertical | |
| EP0057126A2 (fr) | Procédé de fabrication d'une structure de transistors | |
| FR2550013A1 (fr) | Dispositif pour supprimer les surtensions a semi-conducteurs, dont la tension d'amorcage peut etre predeterminee avec precision, et son procede de fabrication | |
| FR2465316A1 (fr) | Dispositifs semi-conducteurs pourvus d'elements semi-conducteurs complementaires et procede de fabrication d'un dispositif semi-conducteur compose | |
| EP0004292A2 (fr) | Procédé de fabrication d'un transistor bipolaire de type MESA présentant des régions d'émetteur et de base auto-alignées | |
| EP0624943B1 (fr) | Composant limiteur de courant série | |
| EP1240672B1 (fr) | Production de composants unipolaires | |
| EP0503731B1 (fr) | Procédé de réalisation d'un transistor à haute mobilité électronique intégré | |
| FR2850791A1 (fr) | Composant unipolaire vertical | |
| FR2608319A1 (fr) | Dispositif de protection contre les surtensions, a jonction plane | |
| FR2864345A1 (fr) | Realisation de la peripherie d'une diode schottky a tranchees mos | |
| FR2579023A1 (fr) | Composant semiconducteur a tenue en tension amelioree par sillons peripheriques multiples | |
| EP0577531B1 (fr) | Diode de protection pour composant semiconducteur vertical | |
| EP0018862B1 (fr) | Diode à avalanche de type planar à tension de claquage comprise entre 4 et 8 volts et procédé de fabrication | |
| EP0230840B1 (fr) | Transistor à base perméable et procédés de fabrication | |
| FR2776830A1 (fr) | Cellule memoire electriquement programmable | |
| EP0096625B1 (fr) | Structure de doigt d'émetteur dans un transistor de commutation et procédé de fabrication | |
| EP0164292B1 (fr) | Thyristor blocable à gachette d'anode | |
| EP0015835B1 (fr) | Dispositif semiconducteur de commutation à fréquence élevée et procédé pour sa fabrication | |
| FR2634064A1 (fr) | Composant electronique a couche de conductivite thermique elevee | |
| EP1098364B1 (fr) | Procédé de fabrication de composants de puissance verticaux | |
| EP0037764B1 (fr) | Structure de dispositif à semiconducteur à anneau de garde, et à fonctionnement unipolaire | |
| FR2557367A1 (fr) | Structure semiconductrice a tenue en tension elevee avec sillon peripherique implante et son procede de fabrication | |
| EP0004238A1 (fr) | Circuit intégré et son procédé de fabrication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |