FR2604019A1 - Dispositif d'affichage video couleur pour systeme d'ordinateur, et procede de conversion de signaux video couleur a cet effet - Google Patents

Dispositif d'affichage video couleur pour systeme d'ordinateur, et procede de conversion de signaux video couleur a cet effet Download PDF

Info

Publication number
FR2604019A1
FR2604019A1 FR8712552A FR8712552A FR2604019A1 FR 2604019 A1 FR2604019 A1 FR 2604019A1 FR 8712552 A FR8712552 A FR 8712552A FR 8712552 A FR8712552 A FR 8712552A FR 2604019 A1 FR2604019 A1 FR 2604019A1
Authority
FR
France
Prior art keywords
color
video
display
memory
colors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8712552A
Other languages
English (en)
Other versions
FR2604019B1 (fr
Inventor
Laurence A Thompson
Robin B Moore
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Computer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Computer Inc filed Critical Apple Computer Inc
Publication of FR2604019A1 publication Critical patent/FR2604019A1/fr
Application granted granted Critical
Publication of FR2604019B1 publication Critical patent/FR2604019B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/024Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using colour registers, e.g. to control background, foreground, surface filling
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/06Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using colour palettes, e.g. look-up tables

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Medicines That Contain Protein Lipid Enzymes And Other Medicines (AREA)

Abstract

Ce dispositif comprend : - une mémoire 60, 61, 62 pour mémoriser une pluralité de palettes de couleurs, chacune des palettes de couleurs mémorisant une pluralité de mots de couleur numériques dont chacun détermine la couleur d'un pixel de l'affichage, cette mémoire comprenant en outre une mappe de bits 62 permettant de mémoriser des champs de données vidéo 71 dont chacun détermine la sélection d'une couleur pour un nombre prédéterminé de pixels, cette mémoire mémorisant en outre un pointeur 70 pour chaque ligne de balayage de l'affichage ; - un circuit générateur de vidéo ; - des moyens de commande reliés à la mémoire et au circuit générateur vidéo, ces moyens de commande sélectionnant un pointeur respectif dans la mémoire pour chaque ligne de l'affichage, et chaque pointeur sélectionnant l'une des palettes de couleurs, qui est alors chargée dans le circuit générateur de vidéo. (CF DESSIN DANS BOPI)

Description

La présente invention concerne la production de signaux
vidéo couleur à partir de signaux numériques.
Dans le domaine des affichages numériques produits par ordinateur, il existe de nombreuses formes connues de tels affichages. Cependant, toutes ces formes nécessitent la conversion de signaux numériques produits par l'ordinateur en signaux vidéo compatibles_ avec un organe afficheur particulier. Un affichage à balayage de trame utilisant un écran de visualisation est devenu l'une des formes les plus répendues pour afficher les informations en sortie d'un ordinateur. Avec l'arrivée des ordinateurs individuels et des petits ordinateurs de bureau, plusieurs modes très courants de conversion des signaux numériques en signaux vidéo ont été reconnus comme normes pour l'utilisation avec les organes afficheurs en couleurs. Un tel mode consiste en la production d'un signal couleur composite tel que décrit dans le US-A-4 278 972. Un autre mode consiste à produire des signaux de commande parallèles pour des afficheurs rouge-vert-bleu (RVB). Les afficheurs RVB sont devenus de plus en plus répandus au fur et à mesure que leurs prix ont diminués, et surtout ils procurent une meilleure résolution des couleurs
par rapport aux afficheurs en mode composite.
L'arrivée des moniteurs RVB et la conversion RVB appropriée des signaux numériques a mené à différentes techniques pour encore améliorer la résolution des couleurs et la vitesse è laquelle les affichages peuvent être mis à jour. Compte tenu de certaines contraintes de conception qui sont inhérentes aux ordinateurs individuels et aux petits ordinateurs de bureau, comme la taille mémoire et la vitesse du processeur, ainsi que les limitations concernant les trames d'affichage et les pixels, on comprendra qu'il est difficile d'obtenir un
affichage graphique de très haute résolution.
Il existe donc un besoin d'un contrôleur graphique amélioré utilisable avec la génération actuelle des ordinateurs individuels et des ordinateurs de bureau, qui procure une très grande variété de couleurs et puisse mettre à jour l'information vidéo à une vitesse accrue. De tels contrôleurs seraient utilisés en liaison avec les moniteurs RVB actuels pour permettre un affichage vidéo avec une résolution améliorée. Un avantage que permettrait un tel contrôleur serait sa possibilité de permettre un mouvement plus rapide
d'un objet sur l'écran.
A cet effet, la présente invention décrit un procédé et un dispositif pour convertir une chaîne numérique de bits représentant un signal vidéo couleur en signaux de commande de
couleurs rouge, vert et bleu (RVB) pour un moniteur couleur.
Au cours des cycles mémoire de chargement, des signaux numériques représentant les informations graphiques sont chargés dans une mémoire. Au cours des cycles mémoire d'affichage, le contrôleur lit l'information graphique dans cette mémoire et la convertit en signaux vidéo appropriés pour
l'affichage sur l'écran.
Les couleurs disponibles pour l'affichage sont mémorisées dans la mémoire sous forme de palettes. Chaque palette comprend un nombre prédéterminé de couleurs. Pour chaque ligne de l'affichage, on choisit une palette particulière de sorte que les couleurs mémorisées dans la palette soient les seules couleurs disponibles pour la représentation à effectuer sur cette ligne particulière. L'information graphique, qui est découpée en champs de couleur, sélectionne les couleurs pour un nombre prédéterminé de pixels consécutifs. De la sorte, tous les pixels d'une ligne de balayage particulière choisissent les couleurs à partir d'une palette de couleurs présélectionnée, chaque couleur étant déterminée par des bits arrangées sous forme de champs de couleur rouge, verte et bleue. Cette technique de découpage des couleurs mettant en oeuvre des palettes et des champs de couleur permet de choisir un très grand nombre de couleurs avec un petit nombre de bits
de commande.
La présente invention propose également un mode "remplissage de couleur", dans lequel l'information de champ de couleur n'a pas besoin d'être mise à jour si la couleur du champ de couleur suivant ne change pas sur l'affichage. En outre, la présente invention enseigne une méthode pour fondre les couleurs des pixels de manière à permettre des variations de couleur qui ne sont pas dans la palette choisie. La présente invention propose également un plan d'interruption qui permet la mise à jour de la ligne précédente tout en restant dans le
mode d'affichage vidéo.
Outre le nouvel affichage vidéo, la présente invention est capable de permettre des affichages vidéo RVB et composites qui sont bien connus de la génération des ordinateurs APPLE II. La présente invention ne permet pas seulement ce mode vidéo de l'art antérieur, mais elle est capable d'améliorer la présentation du mode vidéo actuel en procurant des améliorations comme l'échelle de gris, les couleurs de
bords différentes, et un texte et un fond colorés.
Sur les dessins: - la figure 1 est une représentation graphique des cycles mémoire de vidéo pour une trame unique, selon la présente invention, - la figure 2 est un schéma par blocs du circuit de la présente invention, - la figure 3 est une mappe mémoire représentant les données correspondant aux palettes de couleurs, aux pointeurs et aux pixels qui sont utilisées dans la présente invention, ainsi que les informations binaires associées à chaque multiplet de données, - la figure 4 est une représentation visuelle d'une partie d'une ligne de balayage d'un affichage, et montre également les chaînes de pixels et de' bits correspondants à l'utilisation d'un mode "remplissage", - la figure 5 illustre la subdivision des couleurs d'une palette de couleurs pour permettre la fusion des couleurs de pixels adjacents, - la figure 6 montre un séquence de bits dans un registre texte/fond, et - la figure 7 montre une séquence de bits dans un registre
de couleur de bordure.
La présente invention décrit un procédé et un dispositif pour convertir des informations graphiques numériques en signaux vidéo utilisables par un moniteur RVB. Dans la
description qui va suivre, on donnera de nombreux détails
particuliers, comme par exemple le nombre particulier de bits, le nombre de couleurs, etc. pour permettre une compréhension complète de la présente invention. Il est cependant évident pour l'homme de l'art que la présente invention peut être mise en oeuvre sans ces détails particuliers. Inversement, des procédés et des configurations bien connues n'ont pas été
décrits pour ne pas obscurcir inutilement la description de la
présente invention.
La présente invention est habituellement réalisée sous forme d'une partie d'un système d'ordinateur, et plus particulièrement d'un ordinateur individuel ou d'un petit ordinateur de bureau. Du fait que la présente invention est facilement adaptable à la plupart de ces systèmes d'ordinateurs, on ne décrira que l'architecture générale de la présente invention. Cependant, on notera que l'homme du métier pourra aisément mettre en oeuvre l'invention par sa
connaissance des systèmes d'ordinateur de l'art antérieur.
En référence à la figure 1, on a illustré sous forme de mappe un cycle d'activité du bus pour une trame vidéo unique 10. Une ligne de la trame 10 a une longueur de 65 cycles mémoire de vidéo, avec une durée de 63,5 gs. Il existe donc cycles mémoire en 63,5 As. La moitié de ces 130 cycles, soit 65 cycles, sont réservés pour l'accès du microprocesseur à la mémoire. Les autres 65 cycles sont utilisés pour l'affichage vidéo et le rafraichissement, comme illustré figure 1. Les cycles de microprocesseur et les cycles de vidéo sont entrelacés, de sorte que les cycles de microprocesseur
alternent avec les cycles de vidéo.
Les 65 cycles mémoire de vidéo sont séparés en trois groupes. 40 cycles sont utilisés pour afficher l'image colorée 11, durée pendant laquelle l'image vidéo mémorisée est affichée, par exemple sur un écran de visualisation. Pendant la partie inactive de l'affichage, comme pendant le retour horizontal, on alloue au bus les 25 cycles restants pour une autre utilisation. 5 cycles sont utilisés pour le refraîchissement 12 de la mémoire vive RAM, et 9 cycles sont utilisés pour charger les palettes de couleurs, laissant 11 cycles mémoire utilisables pour d'autres opérations de mémoire. Le mappage vertical montre 262 lignes de balayage, dont 200 sont utilisées pour l'affichage de l'image colorée 11, 62 lignes étant réservées pour d'autres utilisations au cours du retour vertical. De la sorte, les régions 13 permettent de mapper les périodes de temps lorsque la mémoire est disponible pour d'autres opérations que l'affichage 11 de l'image colorée, le rafraîchissement 12 de la RAM ou le chargement 14 de la palette. Bien que, dans le mode de réalisation préféré, on ait indiqué un nombre particulier de lignes de balayage et de cycles mémoire pour une fonction particulière, ces nombres sont tout à fait arbitraires, et sont normalement définis par le concepteur qui souhaite configurer un système particulier. On notera que ces caractéristiques peuvent être modifiées sans sortir du cadre
de la présente invention.
En référence à la figure 2, on a illustré un schéma par blocs principaux du mode de réalisation préféré. Une RAM 20, comprenant un tampon 21 est relié à un bus de données 22. La RAM 20 comprend une paire de mémoires de 64 K x 8 bits divisée en deux sections logiques de 8 bits 23 et 24. Le bus de données 22 est un bus de 16 bits donnant un octet pair et un octet impair, ce qui donne un mot de 16 bits. Bien que la mémoire soit physiquement constitué de deux mémoires de 64 K x 8 bits, les sections 23 et 24 sont définies de façon purement logique, et les dénominations "principale" et
"auxiliaire" sont uniquement données à titre de référence.
La RAM 20 est adressée par une ligne d'adresse RA0-7 25, une ligne RAS 26 et une ligne CAS 27. Le bus de données 22 forme un chemin de 16 bits de large et, au cours d'un cycle mémoire de vidéo, la mémoire principale 23 et la mémoire auxiliaire 24
sont lues deux fois en utilisant un signal CAS en mode page.
Ces deux lectures d'une mémoire de largeur 16 bits donnent 32 bits par cycle mémoire. La RAM 20 est également adressée par le multiplexeur d'adresse de RAM 30. Le multiplexeur 30 fournit les positions d'adresses RA0-7, mais utilise les signaux RAS et CAS fournis sur les lignes 26 et 27. Bien qu'on ait montré une RAM particulière, on peut utiliser un très
grand nombre de types différents de composants de mémoire.
Le bus de données 22 est relié à un pipeline 31 de mode vidéo nouveau. Le pipeline 31 comprend une pluralité de registres à verrouillage, de multiplexeurs, de séquenceurs et de circuits à décalage exécutant différentes fonctions de manipulation des données pour convertir les données sur les lignes 22 en une donnée sur 12 bits sur la ligne 28 et une adresse sur 4 bits sur la ligne 29. Les 12 bits en parallèle de la donnée sur les lignes 28 servent à écrire les informations de signal RVB numérique dans la RAM 19 qui, dans le mode de réalisation préféré, est une RAM 16 x 12. Les 16 adresses de la RAM 19 sont sélectionnées par les 4 bits présents sur la ligne d'adresse 29. Une sortie de la RAM 19 sur 12 bits en parallèle est reliée au registre à verrouillage 18 à 24 bits, et la sortie du registre à verrouillage 18 est reliée, par le multiplexeur 17, de manière à fournir un signal
RVB sur 12 bits à des convertisseurs numérique/analogique 35.
Le signal RVB numérique est converti en un signal vidéo RVB analogique. En outre, le signal RVB analogique est traité pour
fournir un signal NTSC composite au moyen du circuit 36.
Une machine à états formant compteur vidéo 40 est reliée à un microprocesseur ou à d'autres lignes de commande 41, et une ligne de synchronisation vidéo 42 est reliée au circuit logique de synchronisation 43. La ligne de commande 41 est également reliée au circuit de synchronisation 43. Les lignes 41 et 42 fournissent les commandes nécessaires et les signaux de synchronisation permettant de conserver un cadencement approprié entre les différents circuits vidéo, le microprocesseur et les autres circuits du système. Le circuit de synchronisation 43 initialise le compteur vidéo 40, et fournit également le signal de synchronisation d'affichage sur la ligne 47. Le compteur vidéo 40 fournit le compte de chacun des 65 cycles mémoire de vidéo illustrés figure 1. Le compteur vidéo 40 active également le générateur d'adresse de RAM 45, commande le multiplexeur d'adresse de RAM 30, et commande
l'afficheur de visualisation.
Le multiplexeur 30 applique l'information d'adresse sur les lignes RAO-7, qui est également appliquée au circuit 46 de décodage d'adresse et de commutation logicielle. Le circuit 46 est relié au bus de données 22 qui entre dans le pipeline 31. Le circuit 46 est également relié de manière à fournir des
signaux de commande à un pipeline 38 de mode vidéo courant.
Le pipeline 38 de mode vidéo courant est formé de registres à verrouillage, de multiplexeurs et de circuits à décalage reçevant un signal RVB 8,4,2,1 et produisant un signal d'adresse sur 4 bits permettant d'accéder à l'un des 16 signaux de couleurs sur 12 bits mémorisés dans la ROM 44. La ROM 44 est, dans le mode de réalisation préféré, une ROM 16 x 12 dont la sortie est reliée au registre à verrouillage 18 puis au multiplexeur 18 dont la sortie est appliquée au convertisseur numérique/analogique 35. On notera que l'on peut utiliser, à la place de la ROM 44, d'autres composants de
mémoire, comme par exemple une RAM.
Une machine à états formant générateur de cadencement 37 reçoit du système un signal d'horloge et produit les signaux de cadencement nécessaires aux circuits vidéo. Le générateur de cadencement 37 produit également un signal à 8 MHz et un signal à 7 MHz qui est appliqué au multiplexeur 39. Le multiplexeur 39 sélectionne le signal à 7 MHz lorsque le mode vidéo courant est utilisé, et sélectionne le signal à 8 MHz lorsque le mode vidéo nouveau est utilisé. La sortie du multiplexeur 39 envoie des impulsions d'horloge sur les registres à verrouillage 78 et le multiplexeur 17 de manière à produire pour les convertisseurs numérique/analogique 35 un
signal RVB soit à 7 MHz, soit à 8 MHz.
Un circuit logique d'interruption 48 reçoit une requête d'interruption de ligne de balayage et produit des requêtes d'interruption appropriées pour le système. En outre, un circuit logique 49 d'interface horloge temps réel/microcircuit est relié au compteur vidéo 40 et au système, et il est utilisé pour transférer des informations entre le microprocesseur et le microcircuit d'horloge, et n'est pas
essentiel au fonctionnement du circuit vidéo.
Sur la figure 2, le domaine rectangulaire entouré par la ligne 16 représente les circuits qui sont intégrés en une puce de microcircuit unique. Bien que la présente invention puisse être mise en oeuvre de différentes façons, l'un des buts du mode de réalisation préféré est d'intégrer des circuits vidéo complexes sur une seule puce de semiconducteur. En outre, on notera que différents composants et circuits peuvent être utilisés pour mettre en oeuvre la présente invention sans
s'éloigner de l'objet de celle-ci.
La présente invention est capable de fonctionner dans plusieurs environnements de traitement graphique couleur, dont deux sont bien connus de la génération des ordinateurs personnels très répandus APPLE II. Le premier procédé utilise un signal vidéo composite NTSC couleur (chrominance) tel que décrit dans le US-A-4 278 972. Le second procédé est le mode vidéo bien connu RVB (rouge-vert-bleu) analogique. Cependant, l'un et l'autre de ces types de signaux vidéo sont produits à partir du signal RVB numérique sur 12 bits parallèles présent sur la ligne 32. De la sorte, c'est la production des signaux RVB numériques sur la ligne 32 qui fournit l'information vidéo numérique nécessaire. Le mode de réalisation préféré utilise un signal RVB numérique sur 12 bits en parallèle, mais le nombre de bits peut être modifié sans sortir du cadre de l'invention.
TRAITEMENT DES MODES VIDEO COURANTS
Un procédé pour produire un signal couleur spécial appelé "RVB 8,4,2,1" est décrit dans une demande de brevet intitulée "Method and Apparatus for Generating RGB Color Signals from Composite Digital Video Signals (Procédé et Dispositif pour Produire des Signaux Couleur RVB à partir de Signaux Vidéo Numériques Composites)", déposée le 7 octobre 1985 et
enregistrée sous le numéro 785220, au nom de la Demanderesse.
Ce signal RVB 8,4,2,1 courant est appliqué au pipeline 38 de mode vidéo courant de la figure 2. Le signal couleur RVB 8,4,2,1 sur 4 bits est utilisé pour adresser la ROM 44 qui mémorise 16 signaux prédéterminés sur 12 bits pour appliquer ceux-ci aux registres à verrouillage de données 38 sortant sur
la ligne 32.
Si l'on choisit d'afficher un texte, les informations de texte de chaque trame, qui sont produites par un générateur de caractères (non représenté) , sont mémorisées dans la RAM 20. Pendant la phase d'affichage, les données de texte sont appliquées au pipeline 38 et traitées pour produire un signal d'adresse de ROM sur 4 bits appliqué à la ROM 44. Si l'on désire afficher de l'information graphique, les informations correspondantes sont alors mémorisées dans la RAM et appliquées au pipeline 38 en utilisant des circuits bien connus, non représentés sur la figure 2. Le pipeline 38 est formé de circuits bien connus de la technique antérieure, qui convertissent les signaux vidéo RVB 8,4,2,1 en un signal sur 4 bits en parallèle permettant de sélectionner l'une des
couleurs mémorisées dans la ROM 44.
AMELIORATION DES MODES VIDEO COURANTS
En référence aux figures 2 et 6, on a représenté figure 6 un registre texte/fond 50 situé dans la RAM 20. Le registre 50 est un registre de 8 bits dans lequel les 4 bits de poids le plus fort 51 sélectionnent la couleur du texte, et les 4 bits
de poids le plus faible 52 sélectionnent la couleur du fond.
Les 8 bits du registre 50 sont appliqués au circuit 46 de décodage d'adresse et de commutation logicielle, de manière à transférer l'information au pipeline de commande 38. Chaque groupe de 4 bits choisit l'une des 16 couleurs mémorisées dans la ROM 44 pour le fond, et l'une des 16 couleurs mémorisées dans la ROM 44 pour le texte. Une fois que l'on a chargé le registre 50, il n'est pas nécessaire de le modifier, à moins que l'on n'ait besoin d'utiliser des couleurs différentes pour le fond ou pour le texte. Lors de la remise à zéro, la valeur
par défaut est le texte blanc sur un fond noir.
En référence aux figures 2 et 7, les 4 bits de poids le plus faible 56 d'un registre de couleur de bordure 54 situé dans la RAM 20 sélectionnent une couleur utilisée pour les bords de l'affichage. Le circuit 46 reçoit les bits 56 et produit des signaux de commande appropriés pour le pipeline 38 de manière à sélectionner l'une des 16 couleurs mémorisées dans la ROM 44. Lors de la remise à zéro, la valeur par défaut est le noir. Les 4 bits restants 57 sont réservés pour la commande de l'horloge système, et ne sont pas essentiels pour la gestion
des couleurs.
Le compteur vidéo 40 et le générateur d'adresse de RAM 45 conserve, par l'intermédiaire du multiplexeur 30 et du circuit 46, le compte des lignes et des pixels. Le compteur 40 compte chaque cycle vidéo de manière à conserver le compte des pixels, et le générateur d'adresse de RAM 45 conserve le
compte des lignes pour chaque ligne de l'affichage.
Ainsi, la présente invention est capable d'améliorer les modes couleur existants en choisissant 16 couleurs pour le texte et le fond, et en procurantant une couleur pour la
bordure de l'écran d'affichage.
TRAITEMENT DES NOUVEAUX MODES VIDEO
En référence aux figures 2 et 3, on a représenté sous forme d'une mémoire 63 une partie de la RAM 20 de la figure 2. La mémoire 63 est utilisée comme tampon d'affichage dans le nouveau mode vidéo de la présente invention. La mémoire 63 est divisée en trois segments 60 à 62 contenant trois types de données. Les segments 60 à 62 n'ont pas besoin d'être contigus. En outre, le terme "champ de couleur" est utilisé pour décrire un nombre prédéterminé de pixels commandés par chaque chaîne de 4 bits de l'octet 71. Plus simplement, dans le mode "320" il y a 320 champs de couleur pour une ligne de balayage donnée. Par exemple, s'il y a 320 pixels dans une ligne de balayage d'un affichage, alors chaque champ de couleur va commander la couleur d'un pixel. Cependant, s'il y a 640 pixels par ligne de balayage d'un affichage, alors chaque champ de couleur va commander deux pixels consécutifs de chaque ligne de balayage. L'option de sélection d'un nombre donné de pixels par champ de couleur est déterminé par le
système d'affichage utilisé.
il Le segment de palette de couleurs 60 mémorise une pluralité de palettes de couleurs qui fournissent l'information de couleur. Chaque "couleur" est une chaîne de bits, qui, lorsqu'elle est convertie en format RVB numérique, produit une couleur particulière sur l'afficheur. Le segment 60 du mode de réalisation préféré est capable de mémoriser 256 couleurs différentes organisées en 16 palettes, chaque palette comprenant 16 couleurs. Une palette de couleurs, ou un ensemble de 16 mots de couleurs, est chargée dans la RAM 19 pendant la durée du retour horizontal de chaque ligne de balayage. Chaque couleur est représentée par un mot 65 mémorisé dans le segment 60. Le mot de couleur 65 du mode de réalisation préféré comprend un octet impair 66 et un octet pair 67. Les quatre bits de poids le plus faible de l'octet 67 contiennent l'information de couleurs de bleu, les 4 bits de poids le plus fort de l'octet 67 contiennent l'information de couleurs de vert, et les 4 bits de poids le plus faible de l'octet 66 contiennent l'information de couleur de rouge. Les 4 bits de poids le plus fort de l'octet 66 sont réservés à l'usage du système et ne sont pas utilisés pour la détermination de la couleur. De la sorte, chaque mot de couleur est une chaîne de 12 bits mémorisés dans le segment 60
de palette de couleurs.
Une palette est chargée pendant les cycles de chargement de palette des cycles mémoire de vidéo. Dans le mode de réalisation préféré, on a choisi 4 bits pour chacun des signaux R, V et B, de sorte que l'on peut choisir en sortie, sur les lignes 32, 4096 couleurs. Les 16 couleurs d'une palette particulière sont chargées dans la RAM 19 sur les
lignes 28.
Le segment 61 est conçu comme segment formant pointeur et est chargé avec une information de pointeur à un moment quelconque des cycles mémoire de processeur. Chaque pointeur est formé d'un octet de pointeur 70. Le segment 61 est chargé avec un octet 70 pour chaque ligne de l'affichage. De la sorte, le mode de réalisation préféré comprend 200 octets de pointeur 70, bien que ce nombre puisse varier d'un système à l'autre. Pour chaque ligne de balayage de l'affichage, les 4 bits de poids le plus faible sélectionnent l'une des 16 palettes de couleurs dans le segment 60. Le bit 5 de l'octet est utilisé pour sélectionner le mode "remplissage", une valeur "1" pour cette position de bit indiquant la sélection du mode "remplissage". Le bit 6 de l'octet 70 est utilisé pour établir l'état d'interruption, et le bit 7 de l'octet 70 est utilisé pour établir le mode "pixel". Le bit 4 de l'octet 70 est réservé à l'usage du système. Les fonctions des bits 5,6
et 7 de l'octet 70 seront décrites plus loin.
Le segment de pixel 62 de la mémoire 60 contient
l'information de pixels sous un format de mappe de bits.
L'information de pixels pour une trame complète d'un affichage est chargé dans le segment 62. L'information graphique dans le segment 62 est mémorisée sous un format d'octets consécutifs formant une mappe de bits d'une trame de l'affichage. L'octet 71 illustre la répartition des informations graphiques mémorisées dans le segment 62. L'octet 71 est représenté en mode "320". Lorsque le mode "320" est choisi, le bit 7 de l'octet 70 du segment de pointeur 61 est mis à zéro. En mode "320", l'octet 71 est séparé en deux segments de 4 bits. Les 4 bits de poids le plus fort de l'octet 71 sont utilisés pour sélectionner l'une des 16 couleurs d'une palette prédéterminée qui a été chargée dans la RAM 19 pour le premier champ de couleur. Les 4 bits de poids le plus faible sont utilisés pour sélectionner l'une des 16 couleurs de la même palette pour le second champ de couleurs. L'octet suivant (non représenté) adjacent à l'octet 71 dans le segment de pixel formé en mappe linéaire 62 sélectionne les informations de couleur pour les deux ensembles suivants de champs de couleur à partir de la
palette chargée dans la RAM 19.
La sélection d'une couleur depuis la RAM 19 pour chaque champ de couleur continue durant une même ligne adressée 29 jusqu'à la fin de la ligne de balayage, moment auquel le multiplexeur 30 et le circuit 46 sélectionnent l'octet de pointeur suivant dans le segment 61, qui à son tour sélectionne l'une des 16 palettes de couleurs disponibles dans le segment de palette 60, et charge celle-ci dans la RAM 19 pour son utilisation dans la ligne de balayage suivante. Les données dans la mémoire 63 sont modifiées ou mises à jour à un instant quelconque par le processeur pendant les cycles
mémoire réservés à celui-ci.
En référence aux figures 2 et 4, on a illustré le fonctionnement du mode "remplissage". Dans cet exemple imaginaire, l'affichage 75 montre un objet 77 ayant une couleur désignée Y, sur un fond 76 ayant une couleur désignée X. On a représenté une ligne de balayage donnée 78, qui passe de la couleur X à la couleur Y, puis à nouveau à la couleur X. En fonctionnement normal, une instruction de couleur doit être donnée pour chaque champ de couleur, comme illustré dans la chaîne de champs de couleur 79. Sur la chaîne 79, chaque champ de couleur doit être lu, puis on doit accéder à chaque couleur par les champs de couleur. En d'autres termes, il faut, pour chaque pixel, lire une information de champ de couleur dans la
mémoire et accéder à sa couleur respective.
Cependant, lorsque l'on utilise le mode "remplissage de couleur" en positionnant le bit 5 de l'octet 70 de la figure 3 à "1", l'information de champ de couleur n'est nécessaire qu'aux points de transition 81, 82 et 83. Une chaîne de champs de couleur utilisée en mode "remplissage" est illustrée par la chaîne de champs de couleur 80. Dans ce cas, la couleur X est sélectionnée au point de transition 81. Si les champs de couleur suivants ne changent pas d'information de couleur, il n'est alors pas nécessaire d'accéder à la palette pour chaque champ de couleur, comme si l'on introduisait une nouvelle couleur. De la sorte, lorsque les champs de couleur sont lus et qu'aucun changement de champ de couleur n'est détecté par le pipeline 31, celui-ci va répéter l'adresse sur 4 bits appliquée à la RAM 19. Cette répétition de l'adresse de la RAM 19 est exécutée jusqu'à ce que l'on détecte une autre couleur au point de transition 82. Après que la nouvelle couleur Y ait été lue dans la palette mémorisée dans la RAM 19, les champs de couleur suivants seront remplis jusqu'à ce qu'une autre transition soit détectée au point de transition 83. Le mode "remplissage de couleur" réduit le nombre de cycles mémoire nécessaires pour afficherune couleur, car l'adresse de la RAM 19 n'a pas à être réinscrite tant que la couleur ne change
2 6 0 4019
pas. Le pipeline 31 n'a pas besoin d'inscrire une nouvelle adresse sur les lignes 29 avant que ne survienne une
transition, aux points 81, 82 et 83.
Dans le mode de réalisation préféré, le mode "remplissage" est sélectionné lorsque le bit 5 de l'octet 70 de la figure 3 est positionné à "1". Cependant, au lieu de comparer les mots de couleur précédents pour déterminer une transition de couleur, dans le mode de réalisation préféré on exécute le remplissage lorsque les bits du champ de couleur de l'octet 71 sont positionnés à zéro. De la sorte, au lieu d'effectuer la détermination d'une transition de champ de couleur, le pipeline 31 n'a besoin que de lire une valeur "0" dans le champ de couleur. Un composant, tel qu'un multiplexeur (non représenté), permet de transmettre un champ de couleur lorsque la valeur du champ de couleur de l'octet 71 n'est pas égale à zéro. Lorsque la valeur est égale à zéro, le multiplexeur bloque le champ de couleur de valeur zéro et fait recirculer le champ de couleur précédemment utilisé. Du fait que l'on utilise la couleur zéro pour signaler un remplissage, 15 couleurs seulement sont réellement disponibles lorsque l'on
fonctionne en mode "remplissage".
En référence à la figure 5, on a représenté un octet de pixel 90 en mode "640". L'octet de pixel 90 est équivalent à l'octet 71, sauf que l'octet 90 fonctionne en mode "640". Une palette 95 comprenant 16 couleurs est subdivisée en 4 segments de 4 couleurs chacun. Le segment 91 contient les couleurs 0 à 3, le segment 92 contient les couleurs 4 à 7, le segment 93 contient les couleurs A à B, et le segment 94 contient les couleurs C à F. En mode "640", chaque octet 90 contient les informations relatives à quatre champs de couleur, contre deux champs de couleur pour l'octet 71 en mode "320". En mode "320", 4 bits étaient alloués à chaque champ de couleur, ce qui permettait, pour chaque champ de couleur, de sélectionner une couleur parmi 16 dans une palette de couleurs. Cependant, en mode "640", deux bits seulement étaient alloués à chaque champ de couleur, ce qui permettait, pour chaque champ de couleur, de sélectionner une couleur parmi quatre. Ainsi, lorsqu'on se trouve en mode "640", les bits 2 et 3 de l'octet sont positionnés de manière à sélectionner automatiquement les couleurs 0 à 3 du segment 91. Les bits 0 et 1 sélectionnent les couleurs 4 à 7 pour le second champ de couleur, les bits 7 et 8 sélectionnent les couleurs 8 à B pour le troisième champ de couleur, et les bits 4 et 5 sélectionnent les couleurs C à F pour le quatrième champ de couleur. L'avantage du mode de mappage des palettes de couleurs en mode "640" sera compris lorsque l'on cherchera à fondre des
couleurs pour obtenir une résolution des couleurs plus élevée.
Fondre les couleurs consiste à donner deux couleurs différentes à deux pixels consécutifs d'un affichage, de manière que celui qui regarde l'écran perçoive une troisième couleur en raison de la proximité des deux pixels l'un par rapport à l'autre. Dans cet exemple, le mode "640" utilise cette technique pour produire une variation de couleur. Tandis qu'en mode "320" du mode de réalisation préféré, chaque champ de couleur commande la couleur de deux pixels, en mode "640",
chaque champ de couleur ne commande qu'un seul pixel.
En se référant à nouveau à la figure 3, le bit 6 de l'octet
produit une interruption lorsqu'il est positionné à 1.
Lorsque l'on fonctionne normalement (état d'interruption = 0), la mappe de bits des pixels du segment 62 est mise à jour à la fin de chaque trame d'affichage. Cependant, lorsque le bit d'état d'interruption est positionné à 1 pour une ligne de balayage particulière, la partie de mappe de bits des pixels contenant les informations graphiques des lignes précédentes va être mise à jour pendant la phase d'affichage. En utilisant le bit d'état d'interruption, le segment 62 n'a pas besoin d'être mis à jour complètement à la fin de chaque trame, il suffit au contraire de mettre à jour les lignes de balayage pendant l'affichage. De la sorte, en utilisant le bit d'état d'interruption de l'octet 70, une fois qu'un objet a été affiché sur l'écran il peut être mis à jour avant la fin de la trame, ce qui réserve plus de temps au processeur pour mettre
à jour l'affichage.
En référence aux figures 2 et 3, le pipeline 31 traite le nouveau mode vidéo en recevant, pour chaque palette, les 16 mots de couleur sur 12 bits depuis la mémoire 63 et en les inscrivant dans la RAM 19. Lorsque l'information de pixel est lue dans la mémoire 63, le pipeline 31 traite chaque série de 4 bits sur la ligne 29 de manière à adresser l'une des couleurs mémorisées dans la RAM 19. L'adresse de la RAM 19 est répétée si l'on détecte une valeur "0" pendant le mode "remplissage de couleur". Le pipeline 31 segmente également
l'accès à la RAM 19 lorsque l'on se trouve en mode "640".
Le cycle de cadencement de chaque cycle de ligne de balayage est commandé par le compteur vidéo 40 qui fournit le compte de cycles vidéo au pipeline 31 ainsi qu'au générateur d'adresse de RAM 45. Le générateur d'adresse de RAM 45 est activé pendant l'affichage de chaque ligne de balayage de manière à produire les adresses pour le segment 62. La nouvelle information de pointeur est chargée dans le circuit 46, qui commande alors le chargement de l'une des palettes dans la RAM 19, ainsi que la commande du positionnement des commutateurs pour le mode "remplissage de couleur", la sélection du mode
"pixel" et l'état des interruptions.

Claims (29)

REVENDICATIONS
1. Un système d'ordinateur comprenant un microprocesseur et produisant un affichage vidéo, caractérisé par un dispositif pour produire un signal vidéo pour cet affichage, comprenant: - une première mémoire (60) pour mémoriser une section ou palette(95), cette section mémorisant une pluralité de mots de commande de couleur (65) pour déterminer les couleurs pour le signal vidéo, - une seconde mémoire (62) pour mémoriser une pluralité de champs de données (71;90), chacun des champs de données procurant des informations graphiques pour un nombre prédéterminé de pixels par sélection des mots de commande de couleur, - des moyens de commande, reliés à la première et à la seconde mémoire pour adresser ces mémoires, ces moyens de commande sélectionnant les champs de données, et les champs de données déterminant la sélection du mot de commande de couleur, de manière à rendre disponible, à grande vitesse, un grand
nombre de couleurs.
2. Le dispositif de la revendication 1, comprenant en outre des moyens de comparaison reliés aux moyens de commande, les moyens de commande sélectionnant un mot de commande de couleur (65) précédemment utilisé lorsque le champ de données présente
une certaine valeur prédéterminée.
3. Le dispositif de la revendication 1, dans lequel les moyens de commande comprennent en outre un circuit de partitionnement pour subdiviser ladite section (95) en sous-sections (91-94), et subdiviser chaque champ de données (90) en groupes de bits, de sorte que chacun de ces groupes de bits sélectionne les mots de commande de couleur à partir
d'une sous-section différente.
4. Le dispositif de l'une des revendications 2 et 3,
comprenant en outre une pluralité de sections mémorisées dans la première mémoire, et comprenant également une troisième mémoire (61) pour mémoriser des données de pointeur (70) pour chacune des lignes d'affichage, de sorte que chaque pointeur sélectionne l'une des sections pour chaque ligne de l'affichage.
5. Le dispositif de la revendication 4, dans lequel les
trois mémoires (60,61,62) sont programmables.
6. Le dispositif de la revendication 5, dans lequel les moyens de commande comprennent en outre un premier compteur et un second compteur, le premier compteur conservant un compte de chaque ligne de l'affichage et le second compteur conservant un compte de chaque champ de pixel de chacune des
lignes de l'affichage.
7. Le dispositif de la revendication 6, dans lequel les champs de données sont mémorisés sous forme d'une mappe linéaire de bits, de sorte que cette mappe de bits représente
une transposition linéaire de chacun des pixels successifs.
8. Le dispositif de la revendication 7, dans lequel la première mémoire (60) comprend seize sections, et chacune des
sections contient seize mots de commande de couleur (65).
9. Le dispositif de la revendication 8, dans lequel chacun des mots de commande de couleur produit un signal vidéo RVB
codé numériquement.
10. Le dispositif de la revendication 9, comprenant en outre un convertisseur numérique/analogique (35) pour convertir le signal vidéo RVB codé numériquement en un signal vidéo RVB analogique.
11. Le dispositif de la revendication 10, comprenant en outre un circuit vidéo composite (36) pour convertir le signal
vidéo RVB analogique en un signal vidéo composite.
12. Le dispositif de la revendication 11, dans lequel le mot
de commande de couleur (65) a une longueur de douze bits.
13. Un système d'ordinateur comprenant un microprocesseur et produisant un affichage vidéo, caractérisé par un dispositif pour former un signal vidéo pour cet affichage, comprenant: - une mémoire (60,61,62) pour mémoriser une pluralité de palettes de couleurs (95), chacune des palettes de couleurs mémorisant une pluralité de mots de couleur numériques, chacun des mots de commande de couleur (65) déterminant la couleur d'un pixel de l'affichage, cette mémoire comprenant en outre une mappe de bits (62) permettant de mémoriser des champs de données vidéo (71;90), chacun de ces champs de données vidéo déterminant la sélection d'une couleur pour un nombre prédéterminé de pixels, cette mémoire mémorisant en outre un pointeur (70) pour chaque ligne de balayage de l'affichage, - un circuit générateur de vidéo, - des moyens de commande reliés à la mémoire et au circuit générateur vidéo, ces moyens de commande sélectionnant un pointeur respectif dans la mémoire pour chaque ligne de l'affichage, chaque pointeur sélectionnant l'une des palettes de couleurs et les moyens de commande chargeant cette palette de couleurs sélectionnée dans le circuit générateur de vidéo, les moyens de commande lisant les champs de données vidéo de chaque ligne de balayage de l'affichage, chacun des champs de données sélectionnant une couleur dans la palette de couleurs chargée dans le circuit générateur de vidéo, de manière à rendre disponible pour l'affichage un mode
graphique couleur amélioré.
14. Le dispositif de la revendication 13, dans lequel le circuit générateur de vidéo comprend en outre un circuit de partitionnement permettant de subdiviser chacune des palettes (95) en sous-sections (9194) et de subdiviser chacun des champs de données (90) en groupes de bits, de sorte que chacun de ces groupes de bits sélectionne des couleurs dans une
sous-section différente.
15. Le dispositif de la revendication 14, dans lequel le circuit générateur de vidéo comprend en outre des moyens de comparaison, le circuit générateur de vidéo répétant un mot de commande de couleur précédemment utilisé lorsque le champ de
données présente une certaine valeur prédéterminée.
16. Le dispositif de la revendication 15, dans lequel les moyens de commande comprennent en outre un compteur vidéo générateur d'adresse de mémoire, ce générateur d'adresse de mémoire recherchant un pointeur respectif pour chacune des lignes de balayage, et ce compteur vidéo conservant un compte
permettant de retrouver les champs de données vidéo.
17. Le dispositif de la revendication 16, dans lequel la mémoire mémorise 256 couleurs réparties en seize palettes de
seize couleurs chacune.
18. Le dispositif de la revendication 17, dans lequel chacun des mots de commande de couleur (65) est formé d'un signal vidéo RVB numériquement codé sur douze bits, tel que quatre bits soient assignés pour commander chacune des couleurs
rouge, verte et bleu de l'affichage.
19. Le dispositif de l'une des revendications 16 ou 18,
comprenant en outre un second circuit générateur de vidéo permettant de traiter une information de texte en donnant l'une des couleurs prédéterminée au texte lorsque ce texte est
affiché.
20. Le dispositif de la revendication 19, dans lequel le second circuit générateur de vidéo donne en outre une couleur
à un fond au texte affiché.
21. Le dispositif de la revendication 20, dans lequel le second circuit générateur de vidéo donne en outre une couleur
de bordure à la trame lorsque le texte est affiché.
22. Le dispositif de la revendication 21, comprenant en outre une ROM (44) reliée aux seconds moyens générateurs de vidéo pour mémoriser les mots de commande de couleur prédéterminés de manière à accéder à ceux-ci lorsque le second circuit générateur de vidéo est activé par les moyens de commande.
23. Le dispositif de la revendication 16, dans lequel la mémoire est mise à jour par le microprocesseur lorsqu'une
interruption est produite au cours d'un cycle d'affichage.
24. Un procédé de conversion d'un signal numérique d'ordinateur en un signal d'affichage vidéo, caractérisé en ce qu'il comprend les étapes de: - chargement dans une mémoire (60,61,62) de mots numériques (65) représentant des couleurs, - répartition de ces mots numériques en palettes (95), - sélection de l'une des palettes pour chaque ligne de l'affichage, - sélection, pour chaque pixel de la ligne sélectionnée, de l'une des couleurs dans la palette sélectionnée, de manière à individualiser la sélection des couleurs pour
chaque ligne de l'affichage.
25. Le procédé de la revendication 24, comprenant en outre l'étape de: chargement dans la mémoire de données graphiques, ces données graphiques étant formées de champ de données (71;90), chacun des champs de données sélectionnant l'une des couleurs dans la palette sélectionnée pour un nombre prédéterminé de pixels.
26. Le procédé de la revendication 25, comprenant en outre l'étape de: - chargement de données de pointeur (70) dans la mémoire, chacune de ces données de pointeur sélectionnant l'une des
palettes pour chaque ligne de l'affichage.
27. Le procédé de la revendication 24, comprenant en outre les étapes de: - partitionnement, pour chacune des lignes, de la palette choisie (95) en sections (91-94), et - groupement des bits du champ de données (90), de sorte que chaque groupement de bits sélectionne des couleurs dans une
section différente de la palette choisie.
28. Le procédé de la revendication 24, dans lequel une couleur précédente est répétée sur l'affichage lorsque le
champ de données présente une valeur prédéterminée.
29. Le procédé de la revendication 28, dans lequel la valeur
prédéterminée est zéro.
FR878712552A 1986-09-12 1987-09-10 Dispositif d'affichage video couleur pour systeme d'ordinateur, et procede de conversion de signaux video couleur a cet effet Expired - Fee Related FR2604019B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/906,753 US4823120A (en) 1986-09-12 1986-09-12 Enhanced video graphics controller

Publications (2)

Publication Number Publication Date
FR2604019A1 true FR2604019A1 (fr) 1988-03-18
FR2604019B1 FR2604019B1 (fr) 1991-04-12

Family

ID=25422924

Family Applications (1)

Application Number Title Priority Date Filing Date
FR878712552A Expired - Fee Related FR2604019B1 (fr) 1986-09-12 1987-09-10 Dispositif d'affichage video couleur pour systeme d'ordinateur, et procede de conversion de signaux video couleur a cet effet

Country Status (8)

Country Link
US (1) US4823120A (fr)
AU (1) AU590118B2 (fr)
BR (1) BR8704726A (fr)
CA (1) CA1281433C (fr)
FR (1) FR2604019B1 (fr)
GB (1) GB2195519B (fr)
HK (1) HK51891A (fr)
SG (1) SG36091G (fr)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH083698B2 (ja) * 1986-12-11 1996-01-17 ヤマハ株式会社 画像処理装置
AU586948B2 (en) * 1987-03-16 1989-07-27 Sharp Kabushiki Kaisha Image signal processor
EP0309884A3 (fr) * 1987-09-28 1991-04-10 Mitsubishi Denki Kabushiki Kaisha Dispositif d'affichage d'une image en couleur
US5148518A (en) * 1987-10-31 1992-09-15 Kabushiki Kaisha Toshiba Computer system with monochrome display unit capable of converting color code to gradation code
US5128658A (en) * 1988-06-27 1992-07-07 Digital Equipment Corporation Pixel data formatting
US5065143A (en) * 1988-09-26 1991-11-12 Apple Computer, Inc. Apparatus for converting an RGB signal into a composite video signal and its use in providing computer generated video overlays
US5193069A (en) * 1989-04-28 1993-03-09 Kabushiki Kaisha Toshiba Portable computer to which different types of flat display panels can be attached
JP3106466B2 (ja) * 1989-06-12 2000-11-06 株式会社日立製作所 液晶表示装置及び方法
US5227863A (en) * 1989-11-14 1993-07-13 Intelligent Resources Integrated Systems, Inc. Programmable digital video processing system
US5196834A (en) * 1989-12-19 1993-03-23 Analog Devices, Inc. Dynamic palette loading opcode system for pixel based display
US5124688A (en) * 1990-05-07 1992-06-23 Mass Microsystems Method and apparatus for converting digital YUV video signals to RGB video signals
WO1991019247A1 (fr) * 1990-06-04 1991-12-12 University Of Washington Systeme de traitement informatique d'images
US5309551A (en) * 1990-06-27 1994-05-03 Texas Instruments Incorporated Devices, systems and methods for palette pass-through mode
US5327156A (en) * 1990-11-09 1994-07-05 Fuji Photo Film Co., Ltd. Apparatus for processing signals representative of a computer graphics image and a real image including storing processed signals back into internal memory
JP3133779B2 (ja) * 1991-06-14 2001-02-13 キヤノン株式会社 画像処理装置
US5847700A (en) * 1991-06-14 1998-12-08 Silicon Graphics, Inc. Integrated apparatus for displaying a plurality of modes of color information on a computer output display
US5699087A (en) * 1991-06-24 1997-12-16 Texas Instruments Sequential access memories, systems and methods
US5574478A (en) * 1992-04-27 1996-11-12 Cirrus Logic, Inc. VGA color system for personal computers
US5424755A (en) * 1992-06-25 1995-06-13 Lucas; Bruce D. Digital signal video color compression method and apparatus
JPH08502836A (ja) * 1992-11-02 1996-03-26 ザ スリーディーオー カンパニー 水平ブランキング中clut(色検索表)を更新する方法および装置
US5838389A (en) * 1992-11-02 1998-11-17 The 3Do Company Apparatus and method for updating a CLUT during horizontal blanking
US5418895A (en) * 1992-11-25 1995-05-23 Eastman Kodak Company Method for displaying a high quality digital color image on a limited color display
CA2108730C (fr) * 1992-12-07 1999-10-12 James Corona Dispositif et methodes pour realiser un format universel de pixels et pour mettre les champs a l'echelle dans les pixels
GB2273856B (en) * 1992-12-22 1996-12-18 Advanced Risc Mach Ltd Pixel display palette
JP2817107B2 (ja) * 1992-12-28 1998-10-27 キヤノン株式会社 画像入力装置
US5652601A (en) * 1993-08-06 1997-07-29 Intel Corporation Method and apparatus for displaying a color converted image
US5751270A (en) * 1993-08-06 1998-05-12 Intel Corporation Method and apparatus for displaying an image using direct memory access
US5572232A (en) * 1993-08-06 1996-11-05 Intel Corporation Method and apparatus for displaying an image using subsystem interrogation
US5552803A (en) * 1993-08-06 1996-09-03 Intel Corporation Method and apparatus for displaying an image using system profiling
US5374957A (en) * 1993-11-24 1994-12-20 Xerox Corporation Decompression method and apparatus for split level image buffer
US5577193A (en) * 1994-09-28 1996-11-19 International Business Machines Corporation Multiple data registers and addressing technique therefore for block/flash writing main memory of a DRAM/VRAM
JP3176236B2 (ja) * 1994-11-30 2001-06-11 株式会社ソニー・コンピュータエンタテインメント 信号再生装置及び信号再生方法
US5757376A (en) * 1994-12-02 1998-05-26 Sony Corporation Method of producing image data and associated recording medium
US5949409A (en) * 1994-12-02 1999-09-07 Sony Corporation Image processing in which the image is divided into image areas with specific color lookup tables for enhanced color resolution
JP3647487B2 (ja) * 1994-12-02 2005-05-11 株式会社ソニー・コンピュータエンタテインメント テクスチャマッピング装置
JP3578498B2 (ja) * 1994-12-02 2004-10-20 株式会社ソニー・コンピュータエンタテインメント 画像情報処理装置
US5644333A (en) * 1994-12-12 1997-07-01 Auravision Corporation Color key detection scheme for multimedia systems
US6331856B1 (en) 1995-11-22 2001-12-18 Nintendo Co., Ltd. Video game system with coprocessor providing high speed efficient 3D graphics and digital audio signal processing
GB9606922D0 (en) * 1996-04-02 1996-06-05 Advanced Risc Mach Ltd Display palette programming
US5923407A (en) * 1997-12-22 1999-07-13 Eastman Kodak Company Technique for automatically activating and deactivating the availability of image borders as a function of time
US6195081B1 (en) 1998-01-16 2001-02-27 Dell Usa, L.P. Single-pass color quantization for graphic images
US7050064B2 (en) * 1999-11-24 2006-05-23 Nintendo Co., Ltd. Method and apparatus for displaying higher color resolution on a hand-held LCD device
JP3804003B2 (ja) * 2000-04-28 2006-08-02 パイオニア株式会社 画像処理装置および画像データ変換方法
JP4447200B2 (ja) * 2002-07-19 2010-04-07 Necエレクトロニクス株式会社 映像データ転送方法、表示制御回路及び液晶表示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4200867A (en) * 1978-04-03 1980-04-29 Hill Elmer D System and method for painting images by synthetic color signal generation and control
US4232311A (en) * 1979-03-20 1980-11-04 Chyron Corporation Color display apparatus
EP0073338A2 (fr) * 1981-08-12 1983-03-09 International Business Machines Corporation Couleur du bord programmable pour un appareil à T.R.C. ou un récepteur de télévision couleur
EP0189567A2 (fr) * 1984-12-28 1986-08-06 International Business Machines Corporation Système d'affichage en couleur

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IE37624B1 (en) * 1972-05-19 1977-08-31 Cit Alcatel Polychromatic graphic visual display assembly
US3961134A (en) * 1975-05-09 1976-06-01 Bell Telephone Laboratories, Incorporated Bi-level display system
GB1581440A (en) * 1976-06-21 1980-12-17 Texas Instruments Ltd Apparatus for displaying graphics symbols
US4180805A (en) * 1977-04-06 1979-12-25 Texas Instruments Incorporated System for displaying character and graphic information on a color video display with unique multiple memory arrangement
US4437092A (en) * 1981-08-12 1984-03-13 International Business Machines Corporation Color video display system having programmable border color
US4484187A (en) * 1982-06-25 1984-11-20 At&T Bell Laboratories Video overlay system having interactive color addressing
US4580134A (en) * 1982-11-16 1986-04-01 Real Time Design, Inc. Color video system using data compression and decompression
FR2579789B1 (fr) * 1985-04-01 1987-05-15 Sintra Circuit controleur de signaux video de co uleur pour systeme de visualisation haute resolution et systeme de visualisation comportant un tel circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4200867A (en) * 1978-04-03 1980-04-29 Hill Elmer D System and method for painting images by synthetic color signal generation and control
US4232311A (en) * 1979-03-20 1980-11-04 Chyron Corporation Color display apparatus
EP0073338A2 (fr) * 1981-08-12 1983-03-09 International Business Machines Corporation Couleur du bord programmable pour un appareil à T.R.C. ou un récepteur de télévision couleur
EP0189567A2 (fr) * 1984-12-28 1986-08-06 International Business Machines Corporation Système d'affichage en couleur

Also Published As

Publication number Publication date
GB2195519B (en) 1991-01-16
BR8704726A (pt) 1988-05-03
US4823120A (en) 1989-04-18
SG36091G (en) 1991-08-23
HK51891A (en) 1991-07-12
FR2604019B1 (fr) 1991-04-12
AU590118B2 (en) 1989-10-26
AU7831687A (en) 1988-03-17
GB8715200D0 (en) 1987-08-05
GB2195519A (en) 1988-04-07
CA1281433C (fr) 1991-03-12

Similar Documents

Publication Publication Date Title
FR2604019A1 (fr) Dispositif d'affichage video couleur pour systeme d'ordinateur, et procede de conversion de signaux video couleur a cet effet
FR2599873A1 (fr) Systeme d'affichage video
FR2566951A1 (fr) Procede et systeme pour l'affichage d'informations visuelles sur un ecran par balayage ligne par ligne et point par point de trames video
FR2544898A1 (fr) Dispositif d'affichage video sur ecran d'affichage par balayage d'une trame ligne par ligne et point par point
EP0575346A1 (fr) Procede et appareil permettant de produire des images graphiques
LU84342A1 (fr) Systeme tampon de lignes destine a visualiser plusieurs images dans un jeu video
JPS59501179A (ja) 相互作用の色番地を持つビデオ画像のオ−バ−レ−システム
FR2566949A1 (fr) Systeme d'affichage d'images video sur un ecran a balayage ligne par ligne et point par point
FR2686438A1 (fr) Circuiterie pour manipuler des flux de donnees.
FR2547968A1 (fr)
FR2633426A1 (fr) Procede et dispositif de commande de visualisation en couleur
FR2617307A1 (fr) Microcalculateur comportant des possibilites d'adressage perfectionnees
US11605198B2 (en) Systems and methods for generating dynamic real-time high-quality lighting for digital animation
FR2554948A1 (fr) Procedes et appareils de codage et d'affectation d'emplacements de memoire pour affichage d'images traitees numeriquement
FR2735253A1 (fr) Synchronisation de donnees entre plusieurs dispositifs de restitution asynchrones de donnees
EP0108674B1 (fr) Terminal graphique à mémoire de points muni d'un système d'écriture en mémoire d'image de signaux de texture d'image
JP3005499B2 (ja) 図形処理装置及び図形処理方法
EP0086677A1 (fr) Dispositif de saisie et de restitution en temps réel d'une image formée de trames successives de lignes de balayage
FR2556118A1 (fr) Circuit permettant d'augmenter le nombre des cellules images dans le balayage d'un dispositif de visualisation video du type a representation par bits
EP0197846B1 (fr) Circuit contrôleur de signaux vidéo de couleur pour système de visualisation haute résolution, et système de visualisation comportant un tel circuit
BE1001063A3 (fr) Systeme d'affichage numerique a balayage de trame.
EP0472463B1 (fr) Procédé de présentation d'images sur un écran matriciel et système pour la mise en oeuvre du procédé
FR2477745A1 (fr) Dispositif d'affichage graphique en couleurs
US6509901B1 (en) Image generating apparatus and a method thereof
EP0780796B1 (fr) procédé et systéme d'affichage d'images symboliques

Legal Events

Date Code Title Description
ST Notification of lapse