FR2585864A1 - Procede et structure pour dispositifs de visualisation a cristaux adresses par matrice a transistors a couche mince. - Google Patents

Procede et structure pour dispositifs de visualisation a cristaux adresses par matrice a transistors a couche mince. Download PDF

Info

Publication number
FR2585864A1
FR2585864A1 FR8611187A FR8611187A FR2585864A1 FR 2585864 A1 FR2585864 A1 FR 2585864A1 FR 8611187 A FR8611187 A FR 8611187A FR 8611187 A FR8611187 A FR 8611187A FR 2585864 A1 FR2585864 A1 FR 2585864A1
Authority
FR
France
Prior art keywords
layer
aluminum
pattern
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8611187A
Other languages
English (en)
Other versions
FR2585864B1 (fr
Inventor
Harold George Parks
William Weidman Piper
George Edward Possin
Donald Earl Castleberry
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of FR2585864A1 publication Critical patent/FR2585864A1/fr
Application granted granted Critical
Publication of FR2585864B1 publication Critical patent/FR2585864B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/103—Materials and properties semiconductor a-Si

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

UN ELEMENT DE COMMUTATION 50 A TRANSISTOR A EFFET DE CHAMP A COUCHE MINCE, PLUS PARTICULIEREMENT UTILE DANS LES DISPOSITIFS DE VISUALISATION A CRISTAUX LIQUIDES, EMPLOIE UN JEU DE MATERIAUX SPECIAUX POUR ASSURER LA COMPATIBILITE AVEC L'OXYDE D'ETAIN ET D'INDIUM D'UNE COUCHE D'ELECTRODES D'ELEMENTS D'IMAGE UTILISEE COMME MATERIAU CONDUCTEUR TRANSPARENT DANS DES DISPOSITIFS DE VISUALISATION A CRISTAUX LIQUIDES. CES MATERIAUX COMPRENNENT DU TITANE COMME MATERIAU POUR LES ELECTRODES DE GRILLE 14 ET DE L'ALUMINIUM COMME MATERIAU POUR AMELIORER LE CONTACT ELECTRIQUE ENTRE LES PASTILLES DE SOURCE ET DE DRAIN ET UNE COUCHE SOUS-JACENTE DE SILICIUM AMORPHE. LE DISPOSITIF ET LE PROCEDE DE LA PRESENTE INVENTION PERMETTENT D'OBTENIR UN MEILLEUR RENDEMENT DE FABRICATION ET UNE FIABILITE PLUS GRANDE DU DISPOSITIF. APPLICATION AUX DISPOSITIFS DE VISUALISATION A CRISTAUX LIQUIDES.

Description

La présente invention concerne généralement une structure et un procédé
pour la fabrication de transistors à
effet de champ à couche mince qu'on emploie dans des dispo-
sitifs de visualisation à cristaux liquides adressés par matrice. Plus particulièrement, la présente invention con- cerne l'utilisation de matériaux spécifiques dans le procédé de fabrication et la structure du transistor à effet de champ. Plus particulièrement encore, la présente invention
concerne la solution des problèmes de compatibilité de maté-
riaux entre des contacts en aluminium sur du silicium amorphe et l'oxyde d'étain et d'indium en tant que matériau
transparent d'électrode.
Un dispositif de visualisation à cristaux liquides comprend typiquement une paire de panneaux plats scellés de manière étanche à leurs bords extérieurs et renfermant une
certaine quantité de cristaux liquides. On divise typique-
ment en deux catégories les matériaux pour cristaux liqui-
des: les colorants dichroYques et un système "invité/hÈte" ou matériaux nématiques soumis à torsion. Les panneaux plats comprennent généralement un matériau transparent d'électrode qui est disposé sur leurs surfaces intérieures suivant des motifs prédéterminés. Il est fréquent qu'un panneau soit totalement recouvert d'une seule électrode transparente formant le "'plan de masse". Le panneau opposé comporte un
réseau d'électrodes transparentes qu'on appelera ici élec-
- 2 - trodes d'éléments d'image. Ainsi, une cellule typique dans un dispositif de visualisation à cristaux liquides comporte
un matériau pour cristaux liquides disposé entre une élec-
trode d'élément d'image et une électrode de masse formant, de fait, une structure semblable à un condensateur qui est
disposée entre des panneaux avant et arrière transparents.
Cependant, en général, la transparence n'est nécessaire que pour l'un des deux panneaux et pour les électrodes disposées dessus. En marche, l'orientation du matériau des cristaux liquides est affectée par les tensions appliquées aux bornes des électrodes de chaque côté du matériau constituant les cristaux liquides. Typiquement, la tension appliquée à l'électrode d'élément d'image provoque un changement des propriétés optiques du matériau constituant les cristaux liquides. Ce changement optique a pour effet d'afficher une information sur l'écran du dispositif de visualisation à cristaux liquides. Dans les montres numériques classiques et dans les tous nouveaux écrans de visualisation à cristaux liquides qu'on utilise dans certains récepteurs miniatures de télévision, l'effet visuel est typiquement produit par
des variations de la lumière réfléchie. Cependant, l'utili-
sation de panneaux avant et arrière transparents et d'élec-
trodes transparentes permet également de produire les effets
visuels par des effets de transmission. Ces effets de trans-
mission peuvent être facilités par des sources lumineuses alimentées séparément destinées au système de visualisation, dont les dispositifs du type à lampe fluorescente. On peut également utiliser des écrans de visualisation à cristaux
liquides pour produire des images en couleur grâce a l'in-
corporation de mosaïques de filtres en couleur qui sont
cadrées avec le réseau d'électrodes d'éléments d'image.
Certaines structures peuvent employer des filtres polari-
sants soit pour améliorer soit pour fournir l'effet visuel
désiré.
- 3 - On fait appel à des mécanismes électriques divers pour mettre en service et hors service, tour à tour, les
éléments individuels d'image dans un dispositif de visuali-
sation à cristaux liquides. Par exemple, on a employé à cet effet des dispositifs à varistor en oxyde métallique. Cepen-
dant, l'utilisation d'éléments de commutation en semi-con-
ducteur à couche mince est des plus appropriée dans le cas présent. En particulier, l'élément de commutation de la présente invention comporte un transistor à effet de champ à couche mince employant une couche de silicium amorphe. On
préfère de tels dispositifs dans les systèmes de visualisa-
tion à cristaux liquides à cause de leurs dimensions poten-
tiellement faibles, de leur faible consommation d'énergie, des vitesses de commutation, de la facilité de fabrication, et de la compatibilité avec les structures classiques de visualisation à cristaux liquides. Cependant, des procédés de fabrication pour certaines structures désirées d'éléments
de commutation en semi-conducteur se sont avérés incompa-
tibles avec l'emploi de certains matériaux qu'on utilise
dans les électrodes transparentes des systèmes de visuali-
sation à cristaux liquides. Plus particulièrement, on a
trouvé qu'il est souhaitable d'employer une couche d'alumi-
nium comme électrodes de source et de drain du transistor à effet de champ fabriqué avec du silicium amorphe car les matériaux classiques des électrodes, tels que le molybdène, ne se lient pas aussi bien au silicium amorphe et peuvent être plus difficiles à mettre sous forme de motif. Les recherches qu'on a entreprises ont montré qu'on obtient d'une manière plus fiable de bons contacts de la source et du drain avec du silicium intrinsèque lorsqu'on procède à la métallisation à l'aluminium. Malheureusement, des tentatives
de fabrication d'un réseau de visualisation à cristaux li-
quides ont révélé un problème de compatibilité entre maté-
riaux, c'est-à-dire entre l'aluminium et l'électrode d'élé-
ment d'image en oxyde d'étain et d'indium. Une détérioration - 4 - des électrodes en oxyde d'étain et d'indium s'est produite lorsque l'aluminium, l'oxyde d'étain et d'indium et les agents de gravure, le révélateur a base de réserve, ou d'autres solutions aqueuses se sont trouvés simultanément en contact. Le résultat obtenu est que la couche d'oxyde d'étain et d'indium a l'aspect d'un "fromage suisse". Par conséquent, le problème traité par la présente demande est d'obtenir un procédé offrant les avantages que présente l'aluminium pour le contact avec la source et le drain, tout en évitant les problèmes de compatibilité de matériaux, cela d'une manière simple, en employant le nombre le plus petit possible d'étapes de masquage. On souhaite que ce nombre d'étapes soit aussi faible que possible car, en général,
plus le procédé est complexe, plus la fiabilité du disposi-
tif obtenu est faible et moins le rendement est élevé.
Il existe beaucoup de documents qui traitent des transistors à effet de champ en silicium amorphe. Certains d'entre eux qui décrivent des transistors à effet de champ avec drain et source en aluminium traitent également des propriétés des dispositifs avec de simples suggestions quant a leur application à l'affichage. D'autres documents qui
décrivent des applications typiques à l'affichage ne spéci-
fient pas le matériau de la source et du drain, mais révè-
lent des sections en coupe qui montrent qu'on a rencontré des problèmes similaires de compatibilité entre l'oxyde d'étain et d'indium et les matériaux du drain et de la source. Le problème soulevé par les procédés impliqués dans ces dispositifs ainsi que dans d'autres, et qui est traité
ici, est que ceux-ci nécessitent un nombre d'étapes de mas-
quage aussi élevé que huit et donc imposent un environnement de traitement extrêmement propre pour obtenir des rendements de production élevés dans la fabrication des dispositifs de
visualisation à cristaux liquides. Les dimensions du dispo-
sitif de visualisation et sa complexité augmentant, les
problèmes de rendement deviennent plus importants.
- 5 - Parmi les articles parus dans ce domaine, on peut citer: "Application of Amorphous Silicon Field Effect
Transistors and Integrated Circuits" (Application des tran-
sistors à effet de champ en silicium amorphe et des circuits intégrés) de AJ Snell et ai., Applied Physics, Volume 26, pages 83-86 (1981); "Amorphous Silicon - Silicon Nitride
Thin Film Transistors" (Transistors à couche mince en ni-
trure de silicium-silicium amorphe) de MJ Powell, Applied Physics Letters, Volume 38, N 10 (Mai 1981); "Silicon TFT's for Flat Panel Displays" (Transistor à couche mince en silicium pour dispositif de visualisation à panneau plat) de
F. Morin et M. LeContellec, Hewlett Packard Journal; "Appli-
cation of Amorphous Silicon Field Effect Transistors in Addressable Liquid Crystal Display Panels", (Application des transistors à effet de champ en silicium amorphe dans des panneaux de visualisation à cristaux liquides adressables) de GJ Snell et al., Applied Physics, Volume 24, pages
357-362 (1981); "A TFT-Adressed Liquid Color Display" (Dis-
positif de visualisation en couleur à cristaux liquides adressé par transistor à effet de champ) de M. Sugatr et ai., Proceedings of the Third International Display Research Conference, SID and ITE, Paper, n 5. 3 (Octobre 1983) et
"Amorphous-Silicon Thin-Film Metal-Oxide-Semiconductor Tran-
sistors" (Transistors en semiconducteur-métal-oxyde à couche mince en silicium amorphe) de H. Hagama et M. Matsumura,
Applied Physics Letters, Volume 36, n 9, (Mai 1980).
Selon un mode de réalisation préféré de la pré-
sente invention, un procédé de fabrication de transistors à
effet de champ à couche mince comprend un processus multi-
étapes employant du titane comme matériau pour l'électrode de grille, de l'oxyde d'étain et d'indium comme matériau pour l'électrode d'éléments d'image, et de l'aluminium comme moyen permettant de lier les électrodes de source et de drain à une surface en silicium amorphe. Dans le procédé de la présente invention, une couche du motif de métallisation - 6 - de la grille est disposée sur un substrat isolant. Pour des raisons de compatibilité de matériaux, la couche de la grille comprend du titane. Un motif d'électrodes d'éléments d'image en oxyde d'étain et d'indium est alors disposé sur le substrat, opération qu'on fait suivre du dép6t d'une couche de nitrure de silicium, d'une couche de silicium amorphe et d'une couche d'aluminium. La couche d'aluminium est configurée de manière A former une structure à le qui comprend finalement les parties de source et de drain du transistor à effet de champ. Il est important de noter à ce stade que la couche d'aluminium est configurée avec une couche de nitrure de silicium en place au-dessus de la couche d'étain et d'indium, ce qui a pour effet de protéger l'électrode d'éléments d'image contre l'effet de "fromage
suisse" mentionné ci-dessus. Les couches de nitrure de sili-
cium et de silicium amorphe sont alors configurées également de manière A créer des les qui comprennent le- motif de source et de drain de l'aluminium, fournissant ainsi une structure dans laquelle chaque île formée comprend une couche de nitrure de silicium, de silicium amorphe, et d'aluminium. La métallisation de la source et du drain est
alors effectuée sur le substrat et cette couche est confi-
gurée de manière A fournir les contacts de source et de drain dans la connexion électrique avec l'aluminium et,
simultanément, la formation du motif des électrodes de sour-
ce et de drain se traduit par la création des lignes de source (données) et de drain. Les lignes de source ou de drain sont reliées de manière à être en contact électrique avec les électrodes individuelles d'éléments d'image, l'autre électrode de ces deux électrodes de transistor à effet de champ étant connectée aux lignes de données. Les électrodes de grille sont connectées aux lignes d'attaque de grille. Par conséquent, la présente invention a pour objet un procédé de fabrication de transistors à effet de champ à - 7 -
couche mince.
La présente invention a pour autre objet une structure et un procédé pour la fabrication de transistors a
effet de champ à couche mince en conjonction avec la fabri-
cation de dispositifs de visualisation à cristaux liquides.
La présente invention a encore pour objet un dis-
positif de visualisation à cristaux liquides à matrice ac-
tive qui présente un meilleur contact de la métallisation de
la source et du drain avec du silicium amorphe sous-jacent.
La présente invention a pour autre objet des maté-
riaux, structures et procédés présentant une compatibilité chimique, en particulier vis-à-vis des agents de gravure, afin de réduire la dégradation des électrodes d'éléments d'image dans des dispositifs de visualisation à cristaux
liquides.
Enfin, mais sans que cela soit limitatif, la pré-
sente invention a pour objet un procédé et une structure pour la fabrication de transistors à effet de champ à couche mince et de dispositifs de visualisation associés à cristaux
liquides, se traduisant par un meilleur rendement de fabri-
cation et des composants et dispositifs de visualisation
plus fiables.
La suite de la description de réfère aux figures
annexées qui représentent respectivement: Figure 1, un diagramme électrique illustrant le contexte dans lequel on emploie les transistors à effet de champ à couche mince de la présente invention; figure 2, une vue en élévation de côté, en coupe,
d'une partie d'une cellule d'éléments d'image pour un dispo-
sitif de visualisation à cristaux liquides, comprenant la structure de transistor à effet de champ de la présente invention; figure 3A, une vue en plan d'un transistor à effet de champ et d'une partie d'une électrode d'éléments d'image, selon la présente invention; - 8 - figure 3B, une vue en élévation de côté, en coupe,
illustrant plus particulièrement l'alignement de la struc-
ture du transistor à effet de champ avec des parties repré-
sentées dans la vue en plan de la figure 3A; et figures 4A-4J, des vues en élévation de côté, en coupe, illustrant la suite des étapes de la fabrication de
la structure du transistor à effet de champ et de la struc-
ture de visualisation à cristaux liquides de la présente invention. La figure 1 illustre, sous forme schématique, un circuit de visualisation à cristaux liquides adressé par matrice. Plus particulièrement, on a représenté un réseau N
x M d'électrodes 16 d'éléments d'image, ainsi que les élé-
ments associés de commutation 50 A transistor à effet de champ. Les électrodes de grille des éléments de commutation de la rangée i sont reliées à une ligne G. d'attaque de i grilles.D'une manière identique, l'électrode de source dans chaque colonne j est connectée A une ligne de données ou de sources S.. Dans la figure représentée, j va de 1 A M et i J
de 1 A N. Cependant, on remarquera que de nombreuses struc-
tures de transistor à effet de champ sont symétriques en ce qui concerne les propriétés de la source et du drain et que dans de nombreux cas les connexions de la source et du drain peuvent être inversées. Néanmoins, la figure 1 indique plus particulièrement que chaque électrode 16 d'éléments d'image est reliée au drain de son transistor A effet de champ de commutation associé. En fonctionnement, l'élément d'image de la ieme rangée et de la jème colonne est mis en service en appliquant simultanément des signaux appropriés à la ligne de grilles G. et à la ligne de données S.. Cela a
pour effet d'appliquer une tension aux électrodes 16 d'élé-
ments d'image qui agit pour modifier les propriétés optiques des matériaux constituant les cristaux liquides disposés entre l'électrode 16 et le plan de masse ou contre-électrode (non visible en figure 1). Les électrodes 16 d'éléments - 9 - d'image comprennent un matériau conducteur transparent tel que l'oxyde d'étain et d'indium. Cependant, le traitement des transistors à effet de champ en silicium amorphe, tel qu'il est pratiqué couramment, n'est pas compatible avec l'utilisation de certains agents de gravure pour l'alumi- nium, dont l'emploi est particulièrement recommandé pour
améliorer le contact électrique avec le silicium amorphe.
Par conséquent, on peut voir que certains composants de matériaux qui sont souhaitables dans des structures de transistor à effet de champ en silicium amorphe provoquent des difficultés de traitement et de fabrication toutes les fois qu'on emploie ces structures de transistor à effet de
champ dans des dispositifs de visualisation à cristaux li-
quides faisant appel à de l'oxyde d'étain et d'indium pour
constituer l'électrode d'éléments d'image.
La figure 2 illustre une partie d'un dispositif de
visualisation à cristaux liquides selon la présente inven-
tion. Plus particulièrement, la figure 2 représente le pan-
neau supérieur et le panneau inférieur d'un dispositif de visualisation à cristaux liquides. Plus particulièrement, on a également illustré dans la figure la relation physique entre la structure de transistor à effet de champ et une électrode d'éléments d'image. En figure 2, on a représenté le panneau supérieur 70 du dispositif de visualisation, qui
est typiquement constitué d'un matériau tel que le verre.
Disposée sur la surface inférieure du panneau 70, une fine couche d'un matériau tel que l'oxyde d'étain et d'indium 76 agit en contre-électrode transparente, ou électrode plane de masse. Les différences de potentiel électrique apparaissant
entre l'électrode 76 et l'électrode 16 produisent des varia-
tions optiques dans le matériau 60 des cristaux liquides qui
est disposé entre ces électrodes. Ce sont les effets opti-
ques produits par cette différence de potentiel qui provo-
quent l'affichage de l'information sur le dispositif à cris-
taux liquides. Le transistor à effet de champ 50 et l'élec-
- 10 -
trode 16 d'élément d'image sont disposés sur une couche isolante 12, ellemême placée sur le panneau inférieur du
dispositif de visualisation. Le revêtement 12 est typique-
ment constitué d'un matériau tel que le bioxyde de silicium.
Le panneau 10 est typiquement constitué d'un matériau tel que le verre. En général, le panneau 70, les électrodes de panneau 76, l'électrode 16 d'élément d'image, le revêtement
12 et le panneau 10 peuvent tous être constitués d'un maté-
riau transparent. Cela est particulièrement utile dans le cas des dispositifs de visualisation à cristaux liquides dans lesquels la lumière renvoyée est employée pour former l'image souhaitée. Cependant, il est seulement nécessaire que soit le panneau supérieur 70 soit le substrat inférieur , en même temps que le revêtement de l'électrode associée,
soit transparent.
Comme on l'a indiqué ci-dessus, les électrodes 16
sont disposées sur l'un des panneaux du dispositif de visua-
lisation. Il est également nécessaire de relier chaque élec-
trode 16 A son élément associé de commutation en semi-con-
ducteur. Dans la présente application, l'élément de commuta-
tion 50 en semi-conducteur comprend un transistor à effet de champ à base de silicium amorphe qui comporte une électrode
de grille 14 de préférence en titane. Au-dessus de l'élec-
trode 14, se trouve disposée une couche isolante 18 consti-
tuée typiquement d'un matériau tel que le nitrure de sili-
cium. Au-dessus de la couche isolante 18, se trouve une couche active de silicium amorphe 20. En général, il est souhaitable de disposer les électrodes de source et de drain en contact direct avec du silicium actif. Néanmoins, des matériaux tels que le molybdène qu'on emploie dans la couche de métallisation de la source et du drain peuvent ne pas former un bon contact électrique avec du silicium amorphe intrinseque. Par conséquent, il est souhaitable d'employer
un métal de contact intermédiaire afin de faciliter et amé-
liorer la liaison électrique avec le silicium amorphe. Dans
- 11 -
la présente invention, cela se traduit par l'utilisation de revêtements 22a et 22B en aluminium pour les électrodes de source et de drain 24a et 24b, respectivement. En même temps, on fabrique et dispose l'électrode de drain 24b et l'électrode de source 24a de manière à fournir un contact électrique avec l'électrode 16 d'éléments d'image, comme cela est représenté. Enfin, on place une couche de matériau de passivation 26, par exemple en nitrure de silicium, sur
le substrat inférieur du dispositif de visualisation.
On remarquera également en figure 2 que l'élec-
trode de grille 14, ainsi que les lignes associées d'attaque de la grille, sont en contact avec la couche 12, comme cela
est aussi le cas de la couche 16 d'oxyde d'étain et d'in-
dium. Si l'on doit déposer ces couches approximativement lorsde la même étape du processus de fabrication, les matériaux choisis pour constituer ces couches doivent présenter un certain degré de compatibilité. Cela est particulièrement vrai lorsqu'il s'agit des agents de gravure qu'on emploie
pour réaliser les motifs formes par les couches. Par consé-
quent, la structure et le procédé de la présente invention font appel à du titane pour constituer le matériau de l'électrode de grille et à de l'oxyde d'étain et d'indium pour le matériau formant l'électrode transparente d'éléments
d'image. Cependant, ces problèmes de compatibilité ne con-
cernent pas l'électrode de masse disposée sur le substrat
supérieur 70.
La figure 3A est une vue en plan de la structure physique d'un élément de commutation 50 et de son électrode
associée 16 d'éléments d'image au voisinage de l'inter-
section de la ligne Gi d'attaque de grilles et de la ligne S. d'attaque de données. Pour être complet, en figure 3B J on a illustré en coupe les structures correspondantes. En particulier, la figure 3A représente la présence d'une le isolante constituée principalement de la couche isolante 18 et de la couche 20 de silicium amorphe. Cette le assure
- 12 -
l'isolement entre la ligne de données S. et la ligne de J grilles Gi. On peut voir aussi que la ligne de données S. peut également servir directement d'électrode de source ] (ou d'électrode de drain dans une situation inverse) pour un transistor à effet de champ aà couche mince. On peut voir également que l'électrode de grille 14 est de préférence prévue comme une extension de la ligne G. d'attaque de i grilles. Les lignes d'attaque de grilles et les électrodes de grille sont de préférence fabriquées au cours de la même étape du procédé et comprennent le même matériau et, dans la présente invention, on emploie du titane pour assurer la
compatibilité avec l'électrode 16 en oxyde d'étain et d'in-
dium. Comme l'électrode de grille est fabriquée au début
du procédé, et est disposée sur le substrat isolant sous-ja-
cent, et étant donné que la couche isolante de la grille isole également des électrodes de grille et de source, on
décrit les structures de transistor à effet de champ repre-
sentées en figures 2 et 3B comme des transistors à effet de champ inversés. Cependant, cette expression ne s'applique qu'à leurs propriétés physiques et non à leurs propriétés électriques.
Bien qu'il puisse sembler que la structure repre-
sentée en figures 1, 2 et 3 soit facilement réalisable, on remarquera également qu'il y a des problèmes importants de
compatibilité entre matériaux et agents de gravure des maté-
riaux qui sont soulevés par la fabrication de la structure représentée. Le procédé de la présente invention fait appel a des matériaux et à des étapes qui permettent de surmonter ces problèmes de compatibilité, tout en se traduisant par un
processus de fabrication dans lequel les opérations de mas-
quage sont réduites au minimum. En général, il y a lieu d'éviter d'avoir à employer un grand nombre d'opérations de masquage a cause des problèmes de fiabilité des dispositifs et des rendements de production. Par conséquent, les figures
- 13 -
4A-4J illustrent les diverses étapes de la fabrication du
dispositif représenté en figures 1 à 3. Plus particulière-
ment, le procédé de fabrication illustré dans ces figures
concerne la production de dispositifs à éléments de commuta-
tion à transistor à effet de champ à base de silicium amorphe à couche mince qui sont compatibles avec l'emploi d'oxyde d'étain et d'indium comme matériau constituant les
électrodes transparentes.
Dans le procédé selon la présente invention, on nettoie un substrat isolant tel que le verre de manière à
obtenir une surface ayant la qualité convenable pour effec-
tuer le traitement. On forme alors la couche isolante 12, par exemple en oxyde de silicium, sur un côté du substrat 10 de manière à obtenir une surface stable pour les opérations ultérieures. Néanmoins, la couche 12 est facultative et peut
être omise.
La couche isolante 12 est typiquement constituée
d'une couche d'oxyde de silicium qu'on dépose par pulvéri-
sation suivant une épaisseur d'environ 120 nm.
On dépose alors du titane, le forme suivant le motif désiré et l'attaque par plasma de manière à obtenir les grilles des transistors et les lignes d'attaque des grilles. Le dépôt des lignes d'attaque des grilles sur le revêtement isolant 12 s'effectue généralement en faisant appel aux techniques classiques de masquage et de formation de motif. Par exemple, on peut déposer une couche de titane
par évaporation par faisceau électronique suivant une épais-
seur d'envrion 80nm. On revêt cette couche d'une réserve et l'expose au motif de masquage désiré. On attaque alors le substrat par plasma de manière à former les motifs des grilles. Dans un mode de réalisation préféré de la présente invention, l'attaque de la réserve par l'oxygène s'effectue à ce stade et a un double but, à savoir, le nettoyage de la réserve ainsi que l'exposition du métal de la grille à un environnement d'oxygène qui le durcit avant l'attaque au
- 14 -
plasma lors de la définition des îles.
La figure 4B illustre l'étape suivante du procédé de la présente invention. Dans cette étape, on dépose par pulvérisation le matériau 16 de l'électrode d'éléments d'image en oxyde d'étain et d'indium, et procède à une attaque à l'état humide. L'étape illustrée en figure 4B représente par conséquent la seconde étape de masquage
employée dans la présente invention. La formation des élec-
trodes d'éléments d'image s'effectue après la formation du motif de métallisation de la grille de manière à éviter l'exposition aux agents de gravure utilisés pour réaliser le motif du matériau de la grille. Le matériau de l'électrode 16 est de préférence déposé par pulvérisation d'oxyde
d'étain et d'indium suivant une épaisseur d'environ 90nm.
La figure 4C illustre l'étape suivante du procédé de la présente invention, laquelle concerne le dépôt de la couche isolante 18. Cette couche comprend de préférence du nitrure de silicium qu'on forme de préférence par dépôt par vapeur chimique amélioré par plasma suivant une épaisseur d'environ 150nm. Ensuite, on dépose d'une manière identique
une couche de silicium amorphe suivant une épaisseur d'envi-
ron 200nm. On trouvera une description générale du procédé de dépôt par vapeur chimique amélioré par plasma dans l'ar-
ticle intitulé "Plasma-promoted Deposition of Thin Inorganic Films" (Dépôt favorisé par plasma de pellicules minérales d'étain), de M. Rand dans J. Vac. Sci. Tech., Vol. 16, page 420 (1979). Bien que sensiblement moins souhaitable, il est également possible de former la couche de silicium amorphe par pulvérisation, puis hydrogénation. Un aspect important du procédé de la présente invention est qu'il y a lieu de déposer la couche suivante d'aluminium immédiatement après le dépôt du silicium amorphe dans le but d'obtenir un
contact fiable. Cela est très souhaitable à cause de l'oxy-
dation et de la contamination de la surface de silicium qui
pourraient alors se produire. S'agissant de l'aspect immé-
- 15 -
diat du dépôt de l'aluminium, on remarquera que ce dépôt a lieu avant tout autre traitement de surface. Par exemple, il est fâcheux de retarder le dépôt de l'aluminium de plus de 2 heures environ si la surface du substrat est exposée à l'air. Le maintien du substrat en atmosphère inerte prolongerait, évidemment, ce laps de temps. Néanmoins, étant donné que l'un des objets de la présente invention est d'assurer un bon contact avec le silicium amorphe, il est généralement préférable de déposer la couche d'aluminium dès que cela s'avère pratique sans traitement ultérieur de la surface. En figure 4D on a illustré le dépôt de la couche 20 de silicium
amorphe et en figure 4E l'évaporation par faisceau électro-
nique de la couche d'aluminium 22. On dépose typiquement l'aluminium suivant une épaisseur d'environ 50nm. On dépose
de préférence par plasma la couche de silicium amorphe sui-
vant une épaisseur d'environ 200nm. En figure 4E, on a
illustré la structure ainsi obtenue.
La figure 4F illustre l'étape suivante du procédé qui consiste à réaliser le motif de la couche d'aluminium 22 de manière que cette couche soit découpée dans la structure
désirée de l'île (plus complètement formée dans le traite-
ment ultérieur), ce qu'on a plus particulièrement représenté par les références 20 et 18 en figure 3A. La présence de la couche d'aluminium 22 satisfait les impératifs de contact, et comme elle est attaquée avec l'oxyde d'étain et d'indium recouvert par le niture de la grille, on n'observe aucune attaque de la couche 16 de l'électrode d'éléments d'image et
donc aucun "fromage suisse".
La figure 4G illustre l'étape suivante du procédé, dans laquelle on réalise les motifs des iles en silicium amorphe et en nitrure de silicium. Cette opération repréente la quatrième étape de masquage. Le masque employé peut être le même que celui utilisé dans la réalisation des Iles
d'aluminium. De manière à utiliser le même masque, on pro-
cède à une double exposition, au cours de laquelle le masque
- 16 -
est animé d'un mouvement de va-et-vient dans la même direc-
tion diagonale et cela deux fois de manière à assurer un plus grand enlèvement de l'aluminium. Cependant, en général,
il est préférable d'employer un masque séparé pour la réali-
sation du motif des parties en silicium et en nitrure de la structure de l'île. Le but de cette découpe de la couche
d'aluminium est d'éviter une gravure sous-jacente qui pour-
rait avoir pour origine des taux d'attaque différentiels de l'aluminium et des autres constituants de l'ile. L'agent de gravure par plasma qu'on emploie pour enlever les couches de nitrure de silicium et de silicium amorphe n'attaque pas la
couche d'oxyde d'étain et d'indium.
La figure 4H illustre l'étape suivante du procédé de la présente invention, au cours de laquelle on dépose sur le substrat une couche de molybdène. Par exemple, on peut déposer une couche de molybdène 24 ayant une épaisseur de
300nm. Comme représenté en figure 4I, on procède à l'obten-
tion du motif de cette couche en utilisant un agent de
gravure a l'état humide avec un mélange d'acides phospho-
rique, acétique et nitrique faible, avec aucune attaque de l'oxyde d'étain et d'indium. L'agent de gravure constitué des acides précédents enlève également la petite quantité d'aluminium du canal entre les pastilles de source et de drain. Le dépôt source-drain en molybdène forme un siliciure autour du bord de l'île qui se traduit par une fuite du drain, de la source et de la grille. Cependant, cela est éliminé en procédant à une attaque par plasma de la surface exposée du silicium (attaque du canal) et on dépose alors
sur le dispositif un nitrure à basse température pour assu-
rer la protection et la passivation de la surface exposée du
silicium (se reporter à la figure 4J).
D'après ce qui précède, on remarquera que le transistor à effet de champ à couche, mince et le dispositif de visualisation à cristaux liquides ainsi que le procédé de la présente invention résolvent le problème du contact des
- 17 -
électrodes avec le silicium amorphe tout en maintenant la compatibilité des compositions des matériaux pour assurer une fabrication simplifiée du dispositif. En particulier, on
voit qu'on peut fabriquer les parties essentielles du dispo-
sitif dans un procédé ne faisant appel qu'à cinq étapes de masquage. On voit également qu'on effectue les étapes du
procédé dans un ordre particulier avec des matériaux spéci-
fiés de manière à avoir l'assurance que la dégradation du matériau constituant les électrodes d'éléments d'image ne se
produit pas. On voit également que le dispositif et le pro-
cédé de la présente invention sont compatibles avec une grande variété de systèmes de visualisation à cristaux liquides et avec une vaste gamme de cristaux liquides. On remarquera également que la présente invention est facile à
fabriquer en utilisant des procédés de traitement relative-
ment classiques employant une intégration à très grande échelle de manière à permettre une production fiable et un rendement élevé des dispositifs sensibles de visualisation à
cristaux liquides de haute résolution.
- 18 -

Claims (16)

REVENDICATIONS
1. Structure de transistor à effet de champ à couche mince, inversée, plus particulièrement utile dans des dispositifs de visualisation à cristaux liquides à matrice active, caractérisée en ce qu'elle comprend: un substrat (10) présentant un revêtement isolant (12) sur son dessus; une électrode de grille (14) en titane déposée sur le revêtement isolant du substrat; une couche (18) d'isolation de grille disposée sur l'électrode de grille; une couche de silicium amorphe (20) disposée sur la couche d'isolation de grille, la couche de silicium
amorphe et la couche d'isolation de grille ayant une confi-
guration d'île; une couche d'aluminium (22) placée sur l'île mais
découpée à partir de ses bords, la couche d'aluminium com-
portant un interstice isolant, cet interstice étant situé au-dessus de l'électrode de grille de manière à définir une métallisation de la ligne de source du transistor à effet de champ disposée de manière à être en contact avec la couche d'aluminium sur un côté de l'interstice isolant et une métallisation de la ligne de drain en contact avec la couche d'aluminium sur l'autre côté de l'instertice isolant; et
une couche d'étain et d'indium (16) disposée sur le revête-
ment isolant de manière à former une électrode d'éléments d'image, cette électrode étant en contact électrique avec la métallisation de la ligne de source ou de la ligne de drain.
2. Structure de transistor à effet de champ selon la revendication 1, caractérisée en ce que la métallisation de la ligne de source et de la ligne de drain comprend du molybdène.
3. Structure de transistor à effet de champ selon la revendication 1, caractérisée en ce que le revêtement
- 19 -
isolant du substrat comprend du bioxyde de silicium.
4. Procédé de fabrication de transitors a effet de champ à couche mince dans des dispositifs de visualisation à cristaux liquides à matrice active, caractérisé en ce qu'il comprend les étapes consistant à: disposer un motif d'une couche de métallisation de
grille sur un substrat isolant, le métal de la grille com-
prenant du titane, le motif comportant des électrodes de grille; disposer un motif d'électrodes d'éléments d'image sur le substrat, le matériau des électrodes d'éléments d'image comprenant de l'oxyde d'étain et d'indium; disposer une couche de nitrure de silicium sur le substrat comprenant le motif du métal de la grille et le motif des électrodes d'éléments d'image; disposer une couche de silicium amorphe sur le nitrure de silicium; disposer une couche d'aluminium sur le silicium amorphe;
former un motif de la couche d'aluminium de ma-
nière à obtenir des îles d'aluminium en contact avec la couche de silicium amorphe, ces îles étant disposées sur les électrodes de grille; former un motif des couches de nitrure de silicium et de silicium amorphe de manière à obtenir des les ayant sensiblement la même grandeur que les îles d'aluminium, d'o il résulte que chaque île formée comprend une couche de nitrure de silicium, de silicium amorphe, et d'aluminium; disposer une couche de métallisation de la source et du drain sur le substrat; former un motif de la couche de métallisation de la source et du drain et de la couche d'aluminium de manière
a obtenir des dispositifs à transistor à effet de champ.
5. Procédé selon la revendication 4, caractérisé en ce que le motif de la couche de métallisation de la
- 20 -
grille est disposé par dépôt par vapeur et attaque par plasma.
6. Procédé selon la revendication 4, caractérisé
en ce que le motif d'électrodes d'éléments d'image est dis-
posé par dépôt par pulvérisation et attaque à l'état humide.
7. Procédé selon la revendication 4, caractérisé en ce que la couche de nitrure de silicium est disposée par
dépôt par vapeur chimique amélioré par plasma.
8. Procédé selon la revendication 4, caractérisé en ce que le silicium amorphe est disposé par dépôt par
vapeur chimique amélioré par plasma.
9. Procédé selon la revendication 4, caractérisé en ce que la couche d'aluminium est disposée par évaporation
par faisceau électronique.
10. Procédé selon la revendication 4, caractérisé en ce que la couche de métallisation de la source et du
drain est disposée par pulvérisation.
11. Procédé selon la revendication 4, caractérisé
en ce que la formation du motif de la couche de métallisa-
tion de la source et du drain comprend l'attaque dans une solution d'acide phosphique, d'acide acétique et d'acide
nitrique faible.
12. Procédé selon la revendication 4, caractérisé en ce qu'il comprend en outre la disposition d'une couche de
passivation de nitrure de silicium sur le substrat.
13. Procédé selon la revendication 12, caractérisé en ce que la couche de passivation de nitrure de silicium
est formée par dépôt par vapeur chimique amélioré par plasma.
14. Procédé selon la revendication 4, caractérisé en ce que la formation du motif d'îles en silicium et en
nitrure produit des îles sur lesquelles la couche d'alumi-
nium est découpée à partir des bords des îles.
15. Dispositif de visualisation a cristaux liquides à matrice active, caractérisé en ce qu'il comprend: une paire de substrats plats (10, 70), l'un au
- 21 -
moins d'entre eux étant transparent; une certaine quantité de matériau pour cristaux liquides disposée et renfermée entre les substrats; un réseau d'électrodes (16) d'éléments d'image en oxyde d'étain et d'indium disposées sur au moins l'un des substrats;
au moins une électrode plane de masse (76) dispo-
sée sur l'autre substrat, de sorte que le matériau des cris-
taux liquides est placé entre les électrodes d'éléments d'image et les électrodes planes de masse; un jeu de lignes de données (Sj) conductrices de l'électricité; un jeu de lignes de grilles (G.) conductrices de ii l'électricité;
un réseau d'éléments de commutation (50) en semi--
conducteur associés aux électrodes d'éléments d'image, chaque élément comportant une électrode de grille constituée de titane et reliée électriquement aux lignes de grilles, les éléments de commutation comportant également une couche de silicium amorphe disposée sur une couche d'isolation de grille et une couche d'aluminium placée sur la couche de silicium amorphe dans chaque élément de commutation, la couche d'aluminum présentant un interstice isolant qui est situé au-dessus de l'électrode de grille de manière à définir un transistor à effet de champ avec source et drain, les grilles des éléments de commutation étant reliées à l'une des lignes de grilles, et la source et le drain étant
connectés soit à l'une des lignes de données soit aux élec-
trodes d'éléments d'image par l'intermédiaire de la couche
d'aluminium.
16. Dispositif de visualisation selon la revendi-
cation 14, caractérisé en ce que les lignes de sources et
les lignes de données comprennent du molybdène.
FR8611187A 1985-08-02 1986-08-01 Procede et structure pour dispositifs de visualisation a cristaux adresses par matrice a transistors a couche mince. Expired - Fee Related FR2585864B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US76193985A 1985-08-02 1985-08-02

Publications (2)

Publication Number Publication Date
FR2585864A1 true FR2585864A1 (fr) 1987-02-06
FR2585864B1 FR2585864B1 (fr) 1991-10-25

Family

ID=25063667

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8611187A Expired - Fee Related FR2585864B1 (fr) 1985-08-02 1986-08-01 Procede et structure pour dispositifs de visualisation a cristaux adresses par matrice a transistors a couche mince.

Country Status (4)

Country Link
EP (1) EP0211402B1 (fr)
JP (1) JPS6270817A (fr)
DE (1) DE3636232A1 (fr)
FR (1) FR2585864B1 (fr)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4933296A (en) * 1985-08-02 1990-06-12 General Electric Company N+ amorphous silicon thin film transistors for matrix addressed liquid crystal displays
US4704783A (en) * 1986-05-05 1987-11-10 General Electric Company Method for passivating the back channel of amorphous silicon field effect transistors
US4774207A (en) * 1987-04-20 1988-09-27 General Electric Company Method for producing high yield electrical contacts to N+ amorphous silicon
JPH0690372B2 (ja) * 1987-08-26 1994-11-14 シャープ株式会社 液晶表示素子
US4778258A (en) * 1987-10-05 1988-10-18 General Electric Company Protective tab structure for use in the fabrication of matrix addressed thin film transistor liquid crystal displays
FR2631743A1 (fr) * 1988-05-23 1989-11-24 Gen Electric Structure a electrodes non coplanaires pour affichage matriciel a cristaux liquides a transistors en couches minces de silicium amorphe et procede de fabrication
US5618739A (en) * 1990-11-15 1997-04-08 Seiko Instruments Inc. Method of making light valve device using semiconductive composite substrate
US5347154A (en) * 1990-11-15 1994-09-13 Seiko Instruments Inc. Light valve device using semiconductive composite substrate
JPH05243579A (ja) * 1992-02-28 1993-09-21 Canon Inc 半導体装置
TW214603B (en) * 1992-05-13 1993-10-11 Seiko Electron Co Ltd Semiconductor device
US5633176A (en) * 1992-08-19 1997-05-27 Seiko Instruments Inc. Method of producing a semiconductor device for a light valve
JP3526058B2 (ja) 1992-08-19 2004-05-10 セイコーインスツルメンツ株式会社 光弁用半導体装置
JPH0798460A (ja) 1992-10-21 1995-04-11 Seiko Instr Inc 半導体装置及び光弁装置
JPH06188265A (ja) * 1992-12-22 1994-07-08 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
DE4310640C1 (de) * 1993-03-31 1994-05-11 Lueder Ernst Verfahren zur Herstellung einer Matrix aus a-Si:H-Dünnschichttransistoren
JP3106786B2 (ja) * 1993-08-26 2000-11-06 松下電器産業株式会社 半導体装置およびその製造方法
TW321731B (fr) * 1994-07-27 1997-12-01 Hitachi Ltd

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3806365A (en) * 1971-08-20 1974-04-23 Lee Corp Process for use in the manufacture of semiconductive devices
GB2090057A (en) * 1980-12-03 1982-06-30 Hitachi Ltd Test structures for semiconductor integrated circuits
EP0125666A2 (fr) * 1983-05-11 1984-11-21 Honeywell Inc. Procédé pour fabriquer des supports de base pour panneaux plats, transistors d'affichage et dispositifs d'affichage ainsi réalisés
EP0196915A2 (fr) * 1985-03-29 1986-10-08 Matsushita Electric Industrial Co., Ltd. Réseau de transistors à couches minces et son procédé de fabrication

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57128382A (en) * 1981-02-02 1982-08-09 Canon Kk Electrooptical display device
JPS59121876A (ja) * 1982-12-28 1984-07-14 Toshiba Corp 薄膜デバイス用ガラス基板
JPS59124162A (ja) * 1982-12-29 1984-07-18 Sharp Corp 薄膜トランジスタ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3806365A (en) * 1971-08-20 1974-04-23 Lee Corp Process for use in the manufacture of semiconductive devices
GB2090057A (en) * 1980-12-03 1982-06-30 Hitachi Ltd Test structures for semiconductor integrated circuits
EP0125666A2 (fr) * 1983-05-11 1984-11-21 Honeywell Inc. Procédé pour fabriquer des supports de base pour panneaux plats, transistors d'affichage et dispositifs d'affichage ainsi réalisés
EP0196915A2 (fr) * 1985-03-29 1986-10-08 Matsushita Electric Industrial Co., Ltd. Réseau de transistors à couches minces et son procédé de fabrication

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
FUJITSU SCIENTIFIC & TECHNICAL JOURNAL, vol. 21, no. 2, juin 1985, pages 204-210, Kawasaki, JP; S. KAWAI et al.: "A self-aligned amorphous-silicon TFT for LCD panels" *
JOURNAL OF THE ELECTROCHEMICAL SOCIETY, vol. 131, no. 10, octobre 1984, pages 2325-2335, Manchester, New Hampshire, US; T.P. CHOW et al.: "Plasma etching of refractory gates for VLSI applications" *

Also Published As

Publication number Publication date
FR2585864B1 (fr) 1991-10-25
DE3636232A1 (de) 1988-04-28
EP0211402A2 (fr) 1987-02-25
EP0211402B1 (fr) 1991-05-08
JPS6270817A (ja) 1987-04-01
EP0211402A3 (en) 1988-05-04

Similar Documents

Publication Publication Date Title
FR2585863A1 (fr) Procede et structure pour dispositifs de visualisation a cristaux liquides adresses par matrice et transistors a couche mince.
FR2585879A1 (fr) Depot et durcissement du titane de l'electrode de grille pour emploi dans des transistors inverses a effet de champ a couche mince
FR2585864A1 (fr) Procede et structure pour dispositifs de visualisation a cristaux adresses par matrice a transistors a couche mince.
EP0267824B1 (fr) Ecran de visualisation électrooptique à transistors de commande et procédé de réalisation
FR2621420A1 (fr) Structure a patte de protection pour emploi dans la fabrication de dispositifs de visualisation a cristaux liquides et transistors en couche mince adresses par matrice
FR2768239A1 (fr) Afficheur a cristaux liquides et procede de fabrication de celui-ci
FR2585167A1 (fr) Structures conductrices redondantes pour affichages a cristaux liquides commandes par des transistors a effet de champ en couche mince
FR2586859A1 (fr) Procede de fabrication d'un transistor de commande pour ecran plat de visualisation et element de commande realise selon ce procede
EP1419533A1 (fr) Matrice active de transistors en couches minces ou tft pour capteur optique ou ecran de visualisation
EP0200599B1 (fr) Procédé de réalisation d'éléments de commande non linéaire pour écran plat de visualisation électrooptique et écran plat réalisé selon ce procédé
FR2758006A1 (fr) Dispositif d'affichage a cristaux liquides et son procede de fabrication
FR2488013A1 (fr) Dispositif a matrice d'elements actifs
CA1261953A (fr) Procede de fabrication de circuits electroniques a base de transistors en couches minces et de condensateurs
JP2798066B2 (ja) 薄膜トランジスター、その製造方法および表示装置
JP2716266B2 (ja) 単結晶半導体層に集積された電極および駆動装置を含んだ液晶ディスプレイおよびその製造方法
FR2702882A1 (fr) Procédé de fabrication de transistors à couches minces étagés directs.
EP0564337B1 (fr) Ecran d'affichage à masque optique et procédé de réalisation de cet écran
US4855806A (en) Thin film transistor with aluminum contacts and nonaluminum metallization
US4889411A (en) Process and structure for thin film transistor with aluminum contacts and nonaluminum metallization in liquid crystal displays
EP0368733B1 (fr) Procédé de fabrication d'un écran d'affichage à matrice de transistors pourvus d'un masque optique
EP0266252B1 (fr) Ecran de visualisation électrooptique à transistors de commande et procédé de réalisation
JP3369644B2 (ja) 液晶表示装置用薄膜トランジスタの製造方法
WO1996031799A1 (fr) Procede de fabrication de matrice active tft pour ecran de systeme de projection
JP2505662B2 (ja) 薄膜トランジスタの製造方法
FR2532116A1 (fr) Transistor a couche mince et dispositif d'affichage a cristaux liquides utilisant ce transistor

Legal Events

Date Code Title Description
ST Notification of lapse