FR2555812A1 - Bloc de puces de circuits integres - Google Patents

Bloc de puces de circuits integres Download PDF

Info

Publication number
FR2555812A1
FR2555812A1 FR8418321A FR8418321A FR2555812A1 FR 2555812 A1 FR2555812 A1 FR 2555812A1 FR 8418321 A FR8418321 A FR 8418321A FR 8418321 A FR8418321 A FR 8418321A FR 2555812 A1 FR2555812 A1 FR 2555812A1
Authority
FR
France
Prior art keywords
layer
substrate
chips
holes
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8418321A
Other languages
English (en)
Other versions
FR2555812B1 (fr
Inventor
Toshihiko Watari
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP22580183A external-priority patent/JPS60117796A/ja
Priority claimed from JP2442584A external-priority patent/JPS60170294A/ja
Priority claimed from JP15983284A external-priority patent/JPS6136961A/ja
Application filed by NEC Corp filed Critical NEC Corp
Publication of FR2555812A1 publication Critical patent/FR2555812A1/fr
Application granted granted Critical
Publication of FR2555812B1 publication Critical patent/FR2555812B1/fr
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01094—Plutonium [Pu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

BLOC DE PUCES DE CIRCUITS INTEGRES COMPRENANT UN SUBSTRAT 1; UNE PLURALITE DE PUCES 2 DE CIRCUITS INTEGRES, CHAQUE PUCE COMPORTANT UNE PLURALITE DE FILS FLEXIBLES 6 SUR SON CORPS ET ETANT CONNECTEE ELECTRIQUEMENT ET MECANIQUEMENT AU SUBSTRAT VIA CES FILS; UNE PLURALITE DE PLAQUES RAYONNANT LA CHALEUR 9, CONSTITUEES CHACUNE D'UN BON CONDUCTEUR THERMIQUE ET RELIEES RIGIDEMENT AUX PUCES DE CIRCUITS INTEGRES DANS UNE RELATION UN-A-UN, PAR UNE PREMIERE COLLE 10 AYANT UNE IMPEDANCE THERMIQUE RELATIVEMENT FAIBLE; UNE COIFFE 4 RAYONNANT LA CHALEUR, CONSTITUEE D'UN BON CONDUCTEUR DE LA CHALEUR POUR RECOUVRIR UNE SURFACE DE MONTAGE DE PUCE DE SUBSTRAT ET MAINTENUE EN CONTACT AVEC LES PLAQUES RAYONNANT LA CHALEUR PAR L'INTERMEDIAIRE D'UNE SECONDE COLLE 3 AYANT UNE IMPEDANCE THERMIQUE RELATIVEMENT PLUS FAIBLE; UN RADIATEUR DE CHALEUR 5 MONTE RIGIDEMENT SUR LA COIFFE; ET UNE PLURALITE DE BORNES 8 FIXEES A UNE SURFACE DE NON-MONTAGE DE PUCE DU SUBSTRAT POUR L'ENTREE ET LA SORTIE DE SIGNAUX VIS-A-VIS DES PUCES ET LA FOURNITURE D'UNE TENSION AUX PUCES A PARTIR D'UNE SOURCE D'ALIMENTATION.

Description

1. La présente invention concerne un bloc de puces de circuits intégrés
comportant une pluralité de puces
de circuits intégrés.
Un bloc de puces de circuits intégrés classi-
que comportant de multiples puces montées sur un subs-
trat est décrit dans la figure 1 du brevet des Etats-
Unis d'Amérique n 4 396 936. Dans le bloc 10 ainsi dé-
crit, la chaleur dégagée par les puces de circuits in-
tégrés 16 est effectivement conduite vers un radiateur
42 par l'intermédiaire d'une pré-forme 14 qui est consti-
tuée de fibres de verre et d'un matériau plastique ther-
modurcissable, d'oi la dissipation de la chaleur vers l'ambiance. Les conditions de refroidissement de la puce
16 dans une telle structure de l'art antérieursont fonc-
tion des propriétés de conduction de la chaleur du
matériau plastique. Un problème soulevé par les maté-
riaux plastiques thermodurcissables est que leur con-
ductibilité thermique est supérieure à une valeur de
l'ordre de 0,005 W/pouce.degré centigrade,qui est in-
férieure à celle des matériaux minéraux, ce qui ne permet
255581Z
2.
pas le montage dans un bloc classique d'un nombre de pu-
ces de circuits intégrés produisant une chaleur considé-
rable. Par conséquent, la présente invention a pour objet un bloc de puces de circuits intégrés ne souf- frant pas des inconvénients du bloc de l'art antérieur
venant d'être mentionnés.
Selon un aspect de la présente invention, un
bloc de puces de circuits intégrés comprend: un subs-
trat, une pluralité de puces de circuits intégrés, cha-
que puce étant munie d'une pluralité de fils flexibles
sur son corps et connectée électriquement et mécanique-
ment au substrat via les fils; une pluralité de plaques
rayonnant la chaleur qui sont composées de bons conduc-
teurs sur le plan thermique et reliés rigidement aux puces de circuits intégrés suivant un rapport un-sur-un
par un premier matériau adhésif présentant une impedan-
ce thermique relativement faible; une coiffe rayonnant
la chaleur qui est constituée d'un bon conducteur thermi-
que afin de recouvrir une surface du substrat servant au
montage de puces et maintenue en contact avec les pla-
ques rayonnant la chaleur par l'intermédiaire d'un se-
cond matériau adhésif ayant une i'pédance thermique rela-
tivement faible; un radiateur monté rigidement sur la
coiffe rayonnant la chaleurset une pluralité de bor-
nes sur une surface du substrat ne servant pas au monta-
ge des puces pour l'entrée de signaux dans les puces et
la sortie des signaux à partir de celles-ci et la four-
niture d'une tension aux puces par une source d'alimen-
tation.
La présente invention sera bien comprise lors
de la description suivante faite en liaison avec les
dessins suivants dans lesquels: La figure 1 est une vue en coupe d'un mode de réalisation de la présente invention; La figure 2 est une vue en perspective, 3. partiellement à grande échelle,d'une section des couches en céramique de verre; La figure 3 est une vue partielle en coupe d'un substrat du mode de réalisation de l'invention; Les figures 4 et 5 sont, respectivement, une vue en plan et une vue en coupe d'une puce à circuits intégrés; et Les figures 6 à 8 sont des vues partielles en coupe qui illustrent une série d'étapes de montage de la puce
du présent mode de réalisation.
Dans les figures, les mêmes éléments structurels
comportent les mêmes numéros de référence.
En liaison avec la figure 1, un mode de réalisa-
tion de la présente invention comprend un substrat multi-
couches 1, une pluralité de puces 2 de circuits intégrés
du type à liaison automatique par bande, une colle conduc-
trice 3 ayant une faible impédance thermique, une coiffe 4 ayant une faible impédance thermique, un radiateur 5, une pluralité de fils flexibles 6, une pluralité de lamelles de liaison 7, une pluralité de bornes d'entrée et de sortie 8 pour l'entrée et la sortie de signaux visà-vis des puces
2, et la fourniture d'une tension aux puces par une sour-
ce d'alimentation (non représentée),une pluralité de pla-
ques 9 de rayonnement de la chaleur ayant une faible impé-
dance thermique et une colle 10.
En liaison avec les figures 2 et 3, le substrat 1 utilisé dans le mode de réalisation est constitué d'une section 100 formée d'une couche de céramique à base de verre et d'une section 200 formée d'une couche de cablage pour signaux.La section 100 comprend une, deux et trois feuilles brutes 101-103, une première et une seconde couche de câblage de distribution de puissance 104 et 105 qui sont déposées respectivement sur les feuilles 101 et 102, et un premier, second et troisième câblage à trous traversants
106-108 formés respectivement dans les feuilles 101-103.
En général, les céramiques de verre peuvent être frittées 4. dans l'air à des températures inférieures à 1400OC. Les premiers câblages 106 à trous traversants assurent la connexion électrique entre les bornes 8 et la couche de câblage 104,les câblages 107 la connexion électrique entre la couche de câblage 104 et la couche de câblage 105, et les câblages 108 la connexion électrique entre la couche de câblage 105 et la section 200, qui sera décrite ultérieurement. En figure 2, on a représenté la section dans l'état o elle se trouve avant l'application de la section 200 formant la couche de câblage de signal, une extrémité 111 de chaque câblage 108 étant exposée sur une
surface 110 de la section 100.
La section 200 comprend une première couche iso-
lante minérale 201 déposée sur la surface 110 de la sec-
tion 100,une première couche 202 de câblage de signal for-
mée sur la couche 201 par une technique des couches minoes,une
seconde couche d'isolation minérale 204 formée sur la cou-
che 202, et une seconde couche de câblage de signal 205 formée sur la couche 204 par une technique des couches minoes.La couche de câblage 202 et les extrémités 111 des câblages 108 sont interconnectées électriquement à des endroits
appropriés par des premiers câblages à trous d'interconnexion 203.
De même,les couches de câblage 202 et 205 sont intercon-
nectées électriquement à des endroits appropriés par des
seconds câblages à trous d'interconnexion 206.
On décrira ci-après un procédé de fabrication
de la section 100 qui constitue une partie du substrat 1.
On prépare des feuilles brutes 101-103 en céra-
mique de verre, non cuite, chaque feuille comprenant une
composition dans laquelle,en termes d'oxydes et de quan-
tité totale (100 %), l'oxyde d'aluminium est choisi dans la gamme comprise entre 40 et 60 % en poids, l'oxyde de plomb dans la gamme comprise entre 1 et 40 % en poids, l'oxyde de bore dans la gamme comprise entre 1 et 30 %-en poids, le bioxyde de silicium dans la gamme comprise entre 2 et 40 % en poids,un oxyde d'un élément du groupe II dans 5. la gamme comprise entre 0,01 et 25 % en poids, et un oxyde d'un élément du groupe IV (autre que le carbone, le silicium et le plomb) dans la gamme comprise entre
0,01 et 10 % en poids. On perfore les feuilles respecti-
ves 101-103 afin de former des trous traversants. Puis, par impression, on comprime une pâte conductrice dont le composant principal est du palladium avec de l'or oude
l'argent, pour qu'elle s'introduise dans les trous tra-
versants des feuilles respectives 101-103. On imprime la couche de câblage 104 sur la surface supérieure de la feuille 101. Imprimée sur la surface supérieure de la
feuille 102 se trouve la couche de câblage 105.
Ensuite, on empile en les alignant les feuil-
les 101-103, puis on les fait adhérer par compression.
L'empilage feuilleté est alors cuit à l'air à une tempé-
rature entre 700 C et 900 C. Il en résulte que les feuil-
les 101-103 forment une même pièce pour constituer la sec-
tion 100 de la couche en céramique à base de verre. En-
suite, on forme des lamelles 112 pour la fixation des bor-
nes 8 sur la face inférieure de la section 100 en pulvéri-
sant séquentiellement du titane et du palladium. La pâte
conductrice respective qui a été cuite fournit les cou-
ches de câblage 104 et 105 et les câblages 106-108 des trous traversants. On obtient les connexions électriques souhaitées entre les bornes 8, les couches de câblage
104 et 105, et les câblages 106-108.
Comme décrit précédemment, dans le mode de réalisation donné à titre d'exemple, la céramique à base
de verre qui peut être cuite à des températures relative-
ment lasses (inférieures à 1400 C) sert à former la section de la couche en céramique, Cela permet à son tour de réaliser des couches de câblage pour la distribution de puissance en métal de faible résistance, bas point
de fusion,dont le composant majeur, par exemple,est l'or-
palladium ou l'argent-palladium, ce qui permet de réduire beaucoup la chute de tension dans les câblages de 6. distribution de puissance. En outre, comme les couches
de câblage de la distribution de puissance sont consti-
tuées d'un métal qui ne s'oxyde pas facilement et est prin-
cipalement constitué d'or-palladium ou d'argent-palladium, on peut cuire les couches isolantes minérales dans l'air lors de la fabrication de la section de la couche de
câblage de signal, qui sera maintenant décrite.
La procédure de formation de la section 200
sur la section 100 commence avec l'impression par po-
lo choir sur la surface 110 de la section 100 d'une pâte
isolante, à base de verre d'alumine, qui peut être cui-
te dans l'air à une température comprise entre 700 et 900 C. De plus, on imprime la pâte conductrice sur les parties de la surface 110 qui fourniront les câblages
d'interconnexion par trou 203. Dans cet état, l'ensem-
ble est cuit à des températures comprises entre 700 C et 900 C de manière à former la couche isolante 201 qui incorpore les câblages 203. Alors, la couche de câblage 202 est appliquée sur la couche isolante 201 en faisant appel à une technique à couche mince. Plus spécifiquerment, on forme la couche 202 en pulvérisant du titane et du palladium pour déposer un film métallique de masse, puis en formant des câblages en or par photolithographie en faisant appel à une technique de revêtement. Une telle procédure associée à la couche de câblage 202 s'applique également à la couche de câblage 205; c'est-à-dire que la couche isolante 204 comportant les câblages 206 à trou d'interconnexion est déposée par impression d'une pâte isolante, à base de verre d'alumine, et de la pâte conductrice, puis cuisson de tout l'ensemble, que l'on
fait suivre du dépôt de la couche de câblage 205 en fai-
sant appel à une technique couche mince.
Bien que le nombre de couches de câblage pour la distribution de puissance et de couches de câblage de signal dans le mode de réalisation soit élevé, chacune de ces couches peut être unique. Le nombre 7. de chacune de ces couches peut être choisi de manière à
mettre en oeuvre toute condition particulière.
L'ét&pe suivante consiste à appliquer un maté-
riau de brasage or-étain aux lamelles 112 sur la surface inférieure de la section 100. Ensuite, les bornes d'entrée
ou de sortie 8 sont comprimées contre le matériau de bra-
sage et,simultanémenton chauffe tout l'ensemble à une
température de 200 à 300 C afin de faire fondre le maté-
riau de brasage, d'o il résulte l'adhérence des bornes 8
aux lamelles 112.
S'agissant de la procédure précédente, le maté-
riau de brasage or-étain est avantageux par rapport aux au-
tres matériaux de brasage, car son point de fusion est faible par inhérence,étant de l'ordre de 200 à 300 C, et que sa résistance de liaison est suffisante par rapport
à celle des matériaux de soudage tels que le plomb-étain.
De plus,comme la température de fusion du matériau de brasage peut être inférieure à 300 C,il ne peut y avoir endommagement thermique de la section 200 sur la section 100. Comme mentionné ci-dessus, étant donné que les bornes
8 sont fixées par adhérence aux lamelles 112 lors de l'éta-
pe finale de la procédure, les fines couches de câblage de signal peuvent être facilement formées sans qu'on
soit gêné par les bornes 8.
En liaison de nouveau avec la figure 1, chaque puce 2 de circuits intégrés est liée à sa plaque associée
9 par la colle 10. La plaque 9 adhère à son tour à la sur-
face intérieure de la coiffe 4 grace à la colle 3. Dans cette structure, la chaleur dégagée par les puces 2 est efficacement transférée à la coiffe 4 au moyen des colles
, des plaques 9 et des colles 3, Les colles 10 et 3 peu-
vent être une colle époxyde contenant une charge à l'ar-
gent et une soudure plomb-étain eutectique, toutes deux étant de bons conducteurs de la chaleur. S'agissant des
plaques 9, il est nécessaire que leur conductibilité ther-
mique soit excellente et que leur coefficient de dilatation 8. thermique soit équivalent à celui des puces 2, compte tenu du fait que les puces 2 et les plaques 9 sont rigidement
interconnectées par les colles 10. Dans le cas o le coef-
ficient de dilatation des plaques 9 serait très différent de celui des puces 2, les contraintes mécaniques pro- venant de la différence de température auraient un effet sur les puces 2 et,dans le pire des cas, il y aurait
rupture des puces. A cet égard, on peut réaliser des pla-
ques 9, dont les surfaces opposées sont revêtues de fines pellicules métalliques, en matériau à base de béryllium bien connu. Le béryllium a un coefficient de dilatation
de 7,5 x 10 6/ C, qui est sensiblement apparié au coef-
ficient de dilatationégal à 3,5 - 4,2 x 10-6/ Cdu sili-
cium, lequel est le matériau de base des puces 2.
Le radiateur 5, qui est monté rigidement sur la coiffe 4, comporte des ailettes de sorte que de l'air
peut être introduit par pompage parmi les ailettes de ma-
nière à refroidir le bloc. Il en résulte que la chaleur dé-
gagée par les puces peut être effectivement transférée au
radiateur 5, ce qui a pour effet de favoriser un refroidis-
sement effectif.
En liaison avec la figure 4, chaque puce 2 comporte une pluralité de fils flexibles 6 en forme de bande. Comme représenté en figures 1 et 5, la puce 2 est liée par fil au substrat 1 après cambrage des fils 6 de manière à éviter que les fils ne soient cisaillés par le déplacement vertical ou horizontal de la puce 2. Par consequent, on peut choisir le matériau de la coiffe 4 en ayant plus particulièrement comme critère de choix la
conductibilité thermique au lieu du coefficient de dilata-
tion thermique.
On décrira, en liaison avec les figures 6-8, un procédé de fixation des puces 2 sur le substrat 1 et la coiffe 4. Tout d'abord, comme représenté en figure 6, les fils 6 associés à la puce 2, sont rigidement connectés par liaison aux lamelles 7; puis, on applique la colle 10 à la surface supérieure de la puce 2. Ensuite, comme représenté en figure 7, on place un gabarit 11 de maintien de la plaque 9 de manière à ce qu'il soit opposé
au substrat 1, puis on le positionne pour amener la pla-
que 9 en contact avec la colle 10 sur la puce 2, opéra- tion qu'on fait suivre de l'application de la chaleur nécessaire pour provoquer la solidification de la colle 10. Apres liaison de la plaque 9 et de la puce 2, on enlève le gabarit 11. Ensuite, comme représenté en figure 8,
on place la coiffe 4 avec la colle 3 appliquée à sa surfa-
ce intérieure, de manière à ce qu'elle soit en-regard du
substrat 1 et,dans cet état, on applique séquentielle-
ment les températures nécessaires à la fusion puis à la solidification de la colle 3, de manière à connecter
rigidement la plaque 9 et la coiffe 4. Pour la solidifica-
tion de la colle 10, on choisit la température qui est supé-
rieure à la température appliquée à la colle 3 de manière que la fusion et la solidification de la colle 3 n'aient
pas d'effet sur la colle 10.
La présente invention n'est pas limitée aux exemples de réalisation qui viennent d'être décrits, elle
est au contraire susceptible de modifications et de va-
riantes qui apparaîtront à l'homme de l'art.
10.

Claims (4)

REVEND ICATIONS
1 - Bloc de puces de circuits intégrés, comprenant: - un substrat (1); une pluralité de puces (2) de circuits inté-
grés, chaque puce comportant une pluralité de fils fle-
xibles (6) sur son corps et étant connectée électrique-
ment et mécaniquement au substrat via ces fils;
- une pluralité de plaques rayonnant la cha-
leur (9), constituées chacune d'un bon conducteur ther-
mique et reliées rigidement aux puces de circuits inté-
grés dans une relation un-à-un, par une première colle (10) ayant une impédance thermique relativement faible;
- une coiffe (4) rayonnant la chaleur, cons-
tituée d'un bon conducteur de la chaleur pour recouvrir
une surface de montage de puce du substrat et mainte-
nue en contact avec les plaques rayonnant la chaleur par l'intermédiaire d'une seconde colle (3) ayant une impédance thermique relativement plus faible;
- un radiateur de chaleur (5) monté rigide-
ment sur la coiffe; et - une pluralité de bornes (8) fixées à une
surface de non-montage de puce du substrat pour l'en-
trée et la sortie de signaux vis-à-vis des puces et la fourniture d'une tension aux puces à partir d'une source d'alimentation.
2 - Bloc de puces selon la revendication 1, dans lequel le substrat (1) comprend: une section (100) d'une couche de céramique à base de verre, constituée d'une pluralité de câblages à trous traversants (106-108), et d'au moins une couche de c&blage pour la répartition de la puissance (104-105) qui est réalisée en matériau conducteur dont le composant principal est l'orpalladium ou l'argent-palladium, et une section d'une couche de câblage de signal (200) constituée d'au moins une couche isolante minérale (201) et d'une couche de câblage de signal 11.
(202) formée sur ladite couche isolante et connec-
tée électriquement aux câblages à trous traversants.
3 - Bloc de puces selon la revendication 1,
dans lequel le substrat est obtenu en suivant les éta-
pes de fabrication suivantes: une première étape de
formation des trous traversants dans au moins une feuil-
le brute, non cuite; une seconde étape de remplissage des
trous traversants avec une pâte conductrice dont le compo-
sant principal est l'or-palladium ou l'argent-palladium; une troisième étape d'impression de la pâte conductrice sur la feuille brute de manière à former la couche de câblage de distribution de puissance; une quatrième étape de formation de la section de la couche en céramique à base de verre par cuisson de l'ensemble obtenu après les première, seconde et troisième étapes; une cinquième étape de polissage d'au moins une surface de la section de la couche en céramique à base de verre; une sixième étape d'impression d'un matériau diélectrique à couche
épaisse sur la surface de la section de la couche en cé-
ramique à base de verre à l'exception d'une extrémité des
trous traversants qui est exposée à la surface de la sec-
tion de la couche en céramique à base de verre, et l'im-
pression de la pâte conductrice afin de former des câbla-
ges par trous d'interconnexion sur cette extrémité des trous traversants; une septième étape de cuisson de l'ensemble complet afin de former une couche isolante minérale après
les quatrième, cinquième et sixième étapes;et une huitiè-
me étape de formation d'une couche de câblage de signal
sur la couche isolante par une technique à couche mince.
4 - Bloc de puces selon la revendication 1, dans lequel on fait adhérer les bornes (8) au passage (1) par collage au moyen d'une colle métallique capable de se solidifier dans l'air à une température inférieure
à la température à laquelle on cuit le substrat.
FR8418321A 1983-11-30 1984-11-30 Bloc de puces de circuits integres Expired FR2555812B1 (fr)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP22580183A JPS60117796A (ja) 1983-11-30 1983-11-30 多層配線基板及びその製造方法
JP2442584A JPS60170294A (ja) 1984-02-14 1984-02-14 ピン付き多層配線基板の製造方法
JP15983284A JPS6136961A (ja) 1984-07-30 1984-07-30 マルチチツプ集積回路パツケ−ジ

Publications (2)

Publication Number Publication Date
FR2555812A1 true FR2555812A1 (fr) 1985-05-31
FR2555812B1 FR2555812B1 (fr) 1988-06-24

Family

ID=27284640

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8418321A Expired FR2555812B1 (fr) 1983-11-30 1984-11-30 Bloc de puces de circuits integres

Country Status (2)

Country Link
US (1) US4612601A (fr)
FR (1) FR2555812B1 (fr)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2591801A1 (fr) * 1985-12-17 1987-06-19 Inf Milit Spatiale Aeronaut Boitier d'encapsulation d'un circuit electronique
EP0258056A2 (fr) * 1986-08-27 1988-03-02 Nec Corporation Structure de circuit imprimé ayant des broches coaxiales
EP0350593A2 (fr) * 1988-07-13 1990-01-17 International Business Machines Corporation Ensemble électronique avec corps dissipateur de chaleur
EP0368743A2 (fr) * 1988-11-10 1990-05-16 Mcnc Empaquetage de puce à circuit intégré à haute performance et procédé pour sa fabrication
EP0488641A1 (fr) * 1990-11-27 1992-06-03 Nec Corporation Empaquetage pour un élément semiconducteur ou plusieurs éléments semiconducteurs
EP0490125A1 (fr) * 1990-11-20 1992-06-17 Sumitomo Electric Industries, Ltd. Procédé pour le montage d'éléments semiconducteurs
EP0532244A1 (fr) * 1991-09-13 1993-03-17 Fuji Electric Co. Ltd. Dispositif semi-conducteur
DE29512597U1 (de) * 1995-08-04 1995-10-19 MAN Roland Druckmaschinen AG, 63075 Offenbach Stellantrieb für eine Druckmaschine
EP0734066A1 (fr) * 1995-03-21 1996-09-25 Asulab S.A. Module électronique de puissance
EP0890986A2 (fr) * 1997-06-30 1999-01-13 Nec Corporation Dispositif de refroidissement pour module à multi-puce et procédé de fabriction
EP1443560A3 (fr) * 2003-01-30 2008-01-02 Endicott Interconnect Technologies, Inc. Boîtier électronique à multi-puces avec de support laminé et méthode de fabrication associée
US7665207B2 (en) 2003-01-30 2010-02-23 Endicott Interconnect Technologies, Inc. Method of making a multi-chip electronic package having laminate carrier

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0213426A1 (fr) * 1985-08-30 1987-03-11 Siemens Aktiengesellschaft Boîtier avec une partie de fond et une couverture extérieure pour un élément de circuit électrique
GB2201123B (en) * 1987-02-19 1990-11-14 Marconi Electronic Devices Electrical conductor arrangement
JPH0821450B2 (ja) * 1987-10-05 1996-03-04 日本電気株式会社 高速信号用コネクタ
JPH0519995Y2 (fr) * 1988-01-05 1993-05-25
JPH0677469B2 (ja) * 1988-12-28 1994-09-28 日本電気株式会社 多接点コネクタの案内構造
JPH0612795B2 (ja) * 1989-11-07 1994-02-16 株式会社日立製作所 マルチチップモジュールの冷却構造
US4987478A (en) * 1990-02-20 1991-01-22 Unisys Corporation Micro individual integrated circuit package
US5265670A (en) * 1990-04-27 1993-11-30 International Business Machines Corporation Convection transfer system
US5291371A (en) * 1990-04-27 1994-03-01 International Business Machines Corporation Thermal joint
JPH07114250B2 (ja) * 1990-04-27 1995-12-06 インターナショナル・ビジネス・マシーンズ・コーポレイション 熱伝達システム
US5097387A (en) * 1990-06-27 1992-03-17 Digital Equipment Corporation Circuit chip package employing low melting point solder for heat transfer
US5161087A (en) * 1990-10-15 1992-11-03 International Business Machines Corporation Pivotal heat sink assembly
US5175613A (en) * 1991-01-18 1992-12-29 Digital Equipment Corporation Package for EMI, ESD, thermal, and mechanical shock protection of circuit chips
EP0509825A3 (en) * 1991-04-16 1993-11-24 Nec Corp Package structure for semiconductor device
JP3018554B2 (ja) * 1991-04-25 2000-03-13 株式会社日立製作所 半導体モジュ−ル及びその製造方法
US5208732A (en) * 1991-05-29 1993-05-04 Texas Instruments, Incorporated Memory card with flexible conductor between substrate and metal cover
US5422190A (en) * 1993-01-22 1995-06-06 Ferro Corporation Via fill paste and method of using the same containing specific amounts of silver, gold and refractory oxides
US5527627A (en) * 1993-03-29 1996-06-18 Delco Electronics Corp. Ink composition for an ultra-thick thick film for thermal management of a hybrid circuit
US5395679A (en) * 1993-03-29 1995-03-07 Delco Electronics Corp. Ultra-thick thick films for thermal management and current carrying capabilities in hybrid circuits
US5396403A (en) * 1993-07-06 1995-03-07 Hewlett-Packard Company Heat sink assembly with thermally-conductive plate for a plurality of integrated circuits on a substrate
US5886408A (en) * 1994-09-08 1999-03-23 Fujitsu Limited Multi-chip semiconductor device
US5719745A (en) * 1995-07-12 1998-02-17 International Business Machines Corporation Extended surface cooling for chip stack applications
US5673177A (en) * 1995-08-01 1997-09-30 International Business Machines Corporation Heat sink structure with corrugated wound wire heat conductive elements
US5587882A (en) * 1995-08-30 1996-12-24 Hewlett-Packard Company Thermal interface for a heat sink and a plurality of integrated circuits mounted on a substrate
US5607538A (en) * 1995-09-07 1997-03-04 Ford Motor Company Method of manufacturing a circuit assembly
US6008988A (en) * 1995-12-20 1999-12-28 Intel Corporation Integrated circuit package with a heat spreader coupled to a pair of electrical devices
US6190945B1 (en) * 1998-05-21 2001-02-20 Micron Technology, Inc. Integrated heat sink
US6191944B1 (en) * 1998-11-05 2001-02-20 Electrovac, Fabrikation Elektrotechnischer Spezialartikel Gesellschaft M.B.H. Heat sink for electric and/or electronic devices
US6464513B1 (en) * 2000-01-05 2002-10-15 Micron Technology, Inc. Adapter for non-permanently connecting integrated circuit devices to multi-chip modules and method of using same
US7108746B2 (en) * 2001-05-18 2006-09-19 Integrated Materials, Inc. Silicon fixture with roughened surface supporting wafers in chemical vapor deposition
US20020170487A1 (en) * 2001-05-18 2002-11-21 Raanan Zehavi Pre-coated silicon fixtures used in a high temperature process
US7036573B2 (en) * 2002-02-08 2006-05-02 Intel Corporation Polymer with solder pre-coated fillers for thermal interface materials
US6926955B2 (en) * 2002-02-08 2005-08-09 Intel Corporation Phase change material containing fusible particles as thermally conductive filler
US7095615B2 (en) * 2003-11-13 2006-08-22 Honeywell International, Inc. Environmentally tuned circuit card assembly and method for manufacturing the same
US7310233B2 (en) * 2005-01-28 2007-12-18 Tyco Electronics Power Systems Apparatus and method for transferring heat from an electrical module
US20080001277A1 (en) * 2006-06-30 2008-01-03 Tsrong Yi Wen Semiconductor package system and method of improving heat dissipation of a semiconductor package
US7926173B2 (en) * 2007-07-05 2011-04-19 Occam Portfolio Llc Method of making a circuit assembly
US7535714B1 (en) * 2007-10-31 2009-05-19 International Business Machines Corporation Apparatus and method providing metallic thermal interface between metal capped module and heat sink
CN101547583B (zh) * 2008-03-26 2012-08-22 富准精密工业(深圳)有限公司 具保护装置的散热装置组合
GB2479491B (en) * 2008-12-29 2014-08-13 Hewlett Packard Development Co Systems and method of a carrier device for placement of thermal interface materials
US20100167471A1 (en) 2008-12-30 2010-07-01 Stmicroelectronics Asia Pacific Pte. Ltd. Reducing warpage for fan-out wafer level packaging
US8537552B2 (en) * 2009-09-25 2013-09-17 Raytheon Company Heat sink interface having three-dimensional tolerance compensation
US20110156239A1 (en) * 2009-12-29 2011-06-30 Stmicroelectronics Asia Pacific Pte Ltd. Method for manufacturing a fan-out embedded panel level package
US8502367B2 (en) 2010-09-29 2013-08-06 Stmicroelectronics Pte Ltd. Wafer-level packaging method using composite material as a base
TW201216038A (en) * 2010-10-14 2012-04-16 Hon Hai Prec Ind Co Ltd Radiation element and electronic device using same
US8467191B2 (en) * 2010-12-02 2013-06-18 Micron Technology, Inc. Assemblies including heat sink elements and methods of assembling
US8995131B2 (en) 2011-08-29 2015-03-31 Aerovironment, Inc. Heat transfer system for aircraft structures
US9756764B2 (en) * 2011-08-29 2017-09-05 Aerovironment, Inc. Thermal management system for an aircraft avionics bay
US9385060B1 (en) 2014-07-25 2016-07-05 Altera Corporation Integrated circuit package with enhanced thermal conduction

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2150923A1 (fr) * 1971-08-27 1973-04-13 Ibm
EP0042693A2 (fr) * 1980-06-21 1981-12-30 LUCAS INDUSTRIES public limited company Composant de puissance à semi-conducteur et procédé pour sa fabrication
EP0055578A2 (fr) * 1980-12-29 1982-07-07 Honeywell Information Systems Inc. Bloc fonctionnel pour circuit intégré

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3765970A (en) * 1971-06-24 1973-10-16 Rca Corp Method of making beam leads for semiconductor devices
US4322778A (en) * 1980-01-25 1982-03-30 International Business Machines Corp. High performance semiconductor package assembly
US4338621A (en) * 1980-02-04 1982-07-06 Burroughs Corporation Hermetic integrated circuit package for high density high power applications
US4330812A (en) * 1980-08-04 1982-05-18 The United States Of America As Represented By The Secretary Of The Navy Circuit board electronic component cooling structure with composite spacer
US4442450A (en) * 1981-03-30 1984-04-10 International Business Machines Corporation Cooling element for solder bonded semiconductor devices
US4498122A (en) * 1982-12-29 1985-02-05 At&T Bell Laboratories High-speed, high pin-out LSI chip package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2150923A1 (fr) * 1971-08-27 1973-04-13 Ibm
EP0042693A2 (fr) * 1980-06-21 1981-12-30 LUCAS INDUSTRIES public limited company Composant de puissance à semi-conducteur et procédé pour sa fabrication
EP0055578A2 (fr) * 1980-12-29 1982-07-07 Honeywell Information Systems Inc. Bloc fonctionnel pour circuit intégré

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 26, no. 3B, août 1983, page 1548, New York, US; H. ANDRES et al.: "Cooling system for semiconductor modules" *

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2591801A1 (fr) * 1985-12-17 1987-06-19 Inf Milit Spatiale Aeronaut Boitier d'encapsulation d'un circuit electronique
EP0228953A1 (fr) * 1985-12-17 1987-07-15 Thomson-Csf Boîtier d'encapsulation d'un circuit électronique
US4755910A (en) * 1985-12-17 1988-07-05 Cimsa Sintra Housing for encapsulating an electronic circuit
EP0258056A2 (fr) * 1986-08-27 1988-03-02 Nec Corporation Structure de circuit imprimé ayant des broches coaxiales
EP0258056A3 (en) * 1986-08-27 1988-09-07 Nec Corporation Integrated circuit package having coaxial pins
EP0350593A2 (fr) * 1988-07-13 1990-01-17 International Business Machines Corporation Ensemble électronique avec corps dissipateur de chaleur
EP0350593A3 (en) * 1988-07-13 1990-12-05 International Business Machines Corporation Electronic package with heat spreader member
EP0368743A2 (fr) * 1988-11-10 1990-05-16 Mcnc Empaquetage de puce à circuit intégré à haute performance et procédé pour sa fabrication
EP0368743A3 (fr) * 1988-11-10 1991-11-06 Mcnc Empaquetage de puce à circuit intégré à haute performance et procédé pour sa fabrication
EP0490125A1 (fr) * 1990-11-20 1992-06-17 Sumitomo Electric Industries, Ltd. Procédé pour le montage d'éléments semiconducteurs
US5244142A (en) * 1990-11-20 1993-09-14 Sumitomo Electric Industries, Ltd. Method of mounting semiconductor elements
US5348214A (en) * 1990-11-20 1994-09-20 Sumitomo Electric Industries, Ltd. Method of mounting semiconductor elements
EP0488641A1 (fr) * 1990-11-27 1992-06-03 Nec Corporation Empaquetage pour un élément semiconducteur ou plusieurs éléments semiconducteurs
US5455457A (en) * 1990-11-27 1995-10-03 Nec Corporation Package for semiconductor elements having thermal dissipation means
EP0532244A1 (fr) * 1991-09-13 1993-03-17 Fuji Electric Co. Ltd. Dispositif semi-conducteur
EP0734066A1 (fr) * 1995-03-21 1996-09-25 Asulab S.A. Module électronique de puissance
FR2732184A1 (fr) * 1995-03-21 1996-09-27 Asulab Sa Module electrique de puissance
DE29512597U1 (de) * 1995-08-04 1995-10-19 MAN Roland Druckmaschinen AG, 63075 Offenbach Stellantrieb für eine Druckmaschine
EP0890986A2 (fr) * 1997-06-30 1999-01-13 Nec Corporation Dispositif de refroidissement pour module à multi-puce et procédé de fabriction
EP0890986A3 (fr) * 1997-06-30 2000-06-07 Nec Corporation Dispositif de refroidissement pour module à multi-puce et procédé de fabriction
EP1443560A3 (fr) * 2003-01-30 2008-01-02 Endicott Interconnect Technologies, Inc. Boîtier électronique à multi-puces avec de support laminé et méthode de fabrication associée
US7665207B2 (en) 2003-01-30 2010-02-23 Endicott Interconnect Technologies, Inc. Method of making a multi-chip electronic package having laminate carrier

Also Published As

Publication number Publication date
FR2555812B1 (fr) 1988-06-24
US4612601A (en) 1986-09-16

Similar Documents

Publication Publication Date Title
FR2555812A1 (fr) Bloc de puces de circuits integres
EP0159208B1 (fr) Procédé de fabrication de circuits électroniques de puissance miniaturisés
US7504312B2 (en) Stacked electrical resistor pad for optical fiber attachment
EP0642699A1 (fr) Procede de fabrication d'un dispositif a semi-conducteurs comportant au moins une puce, et dispositif correspondant
US5176771A (en) Multilayer ceramic tape substrate having cavities formed in the upper layer thereof and method of fabricating the same by printing and delamination
FR2779867A1 (fr) Structure de montage et procede de montage d'un dispositif a semi-conducteur
EP0188838B1 (fr) Boîtier pour composant électronique
FR2538166A1 (fr) Microboitier d'encapsulation d'un composant electronique, muni d'une pluralite de connexions repliees
US5926084A (en) Electric fuse and method of making the same
JP4352687B2 (ja) 発光装置の製造方法
JPS60140790A (ja) 連結シ−ト
JP4206264B2 (ja) 光電変換装置の製造方法
FR2523397A1 (fr) Procede de montage de composants electroniques sur un support et produit realisable par le procede
JP3012875B2 (ja) チップ抵抗器の製造方法
JPS60140896A (ja) 配線基板
JPS6159660B2 (fr)
WO2004075304A1 (fr) Procede de realisation d’un module photovoltaique et module photovoltaique realise par ce procede
JP3279844B2 (ja) 半導体装置及びその製造方法
CA1316231C (fr) Resistance de puce
EP4062447B1 (fr) Cadre metallique conducteur pour module électronique de puissance et procede de fabrication associe
WO2018020189A2 (fr) Module électronique de puissance d'un aéronef et procédé de fabrication associé
JP3003179B2 (ja) ガラスセラミック基板と金属との接合方法
EP0840373A1 (fr) Procèdè de liaison d'un substrat de diamant à au moins un substrat métallique
EP0753990B1 (fr) Dispositif de connexion et procédé de connexion
JPH10289780A (ja) 連鎖形ヒーターユニット及びその製造方法

Legal Events

Date Code Title Description
ST Notification of lapse