FR2555381A1 - Systeme de production de signaux numeriques proportionnels a des parametres choisis d'un signal d'entree - Google Patents

Abstract

L'INVENTION CONCERNE UN SYSTEME DESTINE A PRODUIRE DES SIGNAUX NUMERIQUES PROPORTIONNELS A DES PARAMETRES CHOISIS D'UN SIGNAL D'ENTREE CONVERTI EN UN PREMIER SIGNAL MODULE VARIANT ENTRE DEUX NIVEAUX. LE SYSTEME COMPORTE DES MOYENS 56 POUR PRODUIRE DES IMPULSIONS D'HORLOGE A DES INTERVALLES D'HORLOGE DETERMINES, DES MOYENS A RETARD 59 POUR RECEVOIR LE PREMIER SIGNAL MODULE ET DELIVRER UN SECOND SIGNAL MODULE SENSIBLEMENT EGAL AU PREMIER ET RETARDE D'UN INTERVALLE D'HORLOGE ET DES MOYENS 52 POUR DELIVRER UN PREMIER SIGNAL NUMERIQUE CONTENANT DES IMPULSIONS DE SORTIE, A DES INTERVALLES QUI NE SONT PAS INFERIEURS AUXDITS INTERVALLES, LORSQUE LES PREMIER ET SECOND SIGNAUX MODULES SONT SIMULTANEMENT A DES NIVEAUX DETERMINES, AFIN QUE LE PREMIER SIGNAL NUMERIQUE PORTE UNE INFORMATION D'AMPLITUDE ET DE POLARITE CONCERNANT LE SIGNAL D'ENTREE. DOMAINE D'APPLICATION : MESURE DE L'ENERGIE ELECTRIQUE.

Description

L'invention concerne d'une manière générale des circuits destinés à

produire un ou plusieurs signaux proportionnels à la puissance ou à un autre paramètre de mesure choisi, et elle a trait plus particulièrement à un circuit perfectionné de mesure de puissance et

a un procédé qui utilise une modulation delta-moins-

sigma et un système de compensation de décalage.

Des instruments destinés à mesurer avec précision l'énergie électrique parcourant une ligne constituent une partie essentielle d'un système utilisateur

de l'énergie électrique. Le type le plus courant d'ins-

trument de mesure utilisé par l'industrie utilisatrice du courant électrique est actuellement le compteur à disque rotatif qui, dans sa forme fondamentale, est précis et fiable, mais qui ne donne qu'une information limitée à l'utilisateur en ce qui concerne l'usage de la puissance. En plus de la consommation totale d'énergie en kilowattsheures, les utilisateurs ont souvent besoin de mesurer d'autres paramètres pour déterminer convenablement le coût d'alimentation de certaines charges. Certaines charges hautement réactives, par exemple, sont plus coûteuses à alimenter car elles induisent un déphasage courant/tension connu sous le nom de facteur de puissance. Pour déterminer le facteur de puissance, on a conçu certaines mesures

normalisées de puissance. Deux mesures largement utili-

sées sont les VARS (volts-ampères réactifs) et Q. Il s'agit de deux mesures de puissance proportionnelles au produit du courant de ligne et de la tension, la tension étant en déphasage arrière, par rapport au courant, de 90 pour VARS et de 60 pour Q. En même temps que la consommation d'énergie globale, les valeurs de VARS et de Q permettent à l'utilisateur de mesurer le facteur de puissance pour lequel il est habituellement

pénalisé. Un autre paramètre intéressant pour les utili-

sateurs est la polarité ou sens de circulation de l'éner-

gie, car certaines applications consomment & la fois

de l'énergie et en restituent au réseau de distribution.

Il existe un besoin continuel, dans l'industrie utilisa-

trice du courant électrique, de systèmes de mesure capables de mesurer des paramètres tels que VARS, Q et la polarité, en plus de la consommation d'énergie totale. Divers systèmes électroniques de mesure ont été conçus ou proposés pour remplacer l'instrument de mesure à disque tournant. Des exemples de systèmes électroniques de mesure de l'art antérieur sont donnés dans les brevets des Etats - Unis d ' Amérique N 3 875 508, N 3 955 138 et N 4 182 983. Ces systèmes utilisent tous des modulateurs qui produisent un signal à modulation d'impulsions en largeur, proportionnel au courant ou à la tension, puis utilisent une division temporelle ou multiplication d'intervalles, qui déclenche ou inverse la polarité de l'autre signal pour obtenir un signal produit. Les impulsions du signal produit varient en amplitude par rapport à une valeur analogique (courant ou tension) et varient en largeur par rapport à l'autre valeur analogique. Un filtre passe-bas extrait la composante continue du signal produit, qui est proportionnelle à la consommation d'énergie. Il serait avantageux de disposer d'un système de mesure très précis, de type électronique, capable d'afficher en

conntinu des valeurs d'énergie, à la fois en kilowatts-

heures et en VARS ou Q. au coût le plus bas possible.

Il serait également avantageux qu'un tel système de mesure puisse mesurer séparément le débit net d'énergie dans chaque sens. Le système de mesure doit également êtra pratiquement exempt d'erreurs dues aux décalages de tension dans les éléments de circuits actifs. Le

système doit donc comprendre avantageusement un disposi-

tif de compensation de décalage qui puisse compenser économiquement les erreurs apparaissant dans des éléments

amplificateurs multiples.

L'invention a donc pour objet un système et un procédé de mesure destinés à mesurer la puissance électrique transportée par une ligne. Le système comprend des moyens destinés à contrôler des signaux de courant

et de tension présents sur la ligne. Un premier transduc-

teur de signal produit un premier signal analogique proportionnel à l'un des signaux de courant et de tension et un second transducteur de signal produit un second signal analogique proportionnel à l'autre des signaux de courant et de tension. Un modulateur module l'un des signaux analogiques afin de produire un premier signal modulé qui peut alterner entre deux niveaux à des premiers intervalles d'horloge prédéterminés de façon que le premier signal modulé présente un niveau moyen, sur tout intervalle suffisant, proportionnel à l'un, choisi, des signaux analogiques. Des premiers moyens de multiplication sont destinés à déclencher

l'autre des signaux analogiques en réponse à des change-

ments de niveau du premier signal modulé, multipliant les signaux analogiques entre eux pour donner un signal produit qui est proportionnel à la puissance transportée par la ligne. Un convertisseur convertit ensuite le signal produit en un premier signal de sortie qui, dans la forme préférée de réalisation, peut alterner

entre deux niveaux à des intervalles d'horloge de conver-

tisseur prédéterminés, d'une manière qui est proportion-

nelle au signal produit et à la puissance portée par

la ligne.

Le système préféré de mesure selon l'invention comprend un convertisseur qui mesure séparément la puissance à chaque polarité de la ligne et qui comprend des moyens numériques destinés à modifier la relation de phase entre les signaux analogiques afin de donner un signal produit proportionnel à une valeur de puissance à relation de phase choisie, telle que VARS ou Q. Le système comprend également un dispositif de compensation de décalage qui corrige les décalages de tension dans les divers amplificateurs opérationnels d'un système de mesure afin d'éliminer les erreurs de décalage et

de donner une haute précision. Le dispositif de compensa-

tion de décalage décrit corrige le décalage de tension entre les entrées de N éléments amplificateurs. Ce dispositif de compensation de décalage comprend N éléments

de mémorisation de décalage qui sont connectés respecti-

vement à une entrée de chacun des éléments amplificateurs afin de recevoir une tension de compensation qui réduit sensiblement l'erreur de décalage à l'autre entrée de l'élément amplificateur. Toute différence entre la tension de compensation et le décalage de tension de l'élément amplificateur est exprimée par une tension

d'erreur qui apparaît à l'autre entrée de l'amplificateur.

Le dispositif comprend un circuit d'annulation qui peut être connecté successivement à chacun des N éléments amplificateurs et à l'élément de mémorisation de décalage associé à chaque élément amplificateur afin que tous les éléments amplificateurs fassent l'objet, tour à

tour, d'une compensation de décalage. Le circuit d'annu-

lation est d'abord connecté à l'autre entrée de l'élément amplificateur choisi pendant une période de transfert

intermittente afin de déterminer la tension d'erreur.

Puis le circuit d'annulation est connecté à l'élément de mémorisation de décalage relié à la première entrée de l'élément amplificateur choisi pendant une période de charge intermittente qui suit la période de transfert. Le dispositif de compensation de décalage comprend des moyens destinés à établir séquentiellement les périodes de transfert et de charge pour chacun des N éléments amplificateurs afin d'éliminer sensiblement

les erreurs de décalage du système de mesure.

L'invention sera décrite plus en détail

en regard des dessins annexés à titre d'exemples nulle-

ment limitatifs et sur lesquels:-

- la figure 1 est un schéma simplifié d'un système de mesure de la puissance d'une ligne conforme à l'invention; - la figure 2 est un schéma du circuit de la première partie de modulation du système de mesure montré sur la figure 1; - la figure 3 est un schéma du circuit de la première partie de conversion de sortie du système de mesure montré sur la figure 1; - les figures 4A à 4G sont des diagrammes des temps montrant certains signaux internes et de sortie, choisis, produits pendant le fonctionnement du système de mesure représenté sur les figures 1 à 3; - les figures 5A à 5I sont des diagrammes des temps montrant divers signaux internes et de sortie produits par le convertisseur de la figure 3 pendant la mesure de signaux de polarités différentes; - la figure 6 est un schéma d'un circuit d'une autre forme de réalisation de modulateur pouvant être utilisés dans le système de mesure de puissance selon l'invention, introduisant un déphasage avant dans le signal de sortie modulé; - les figures 7A à 7G sont des diagrammes des temps montrant certains signaux internes et de sortie, choisis, produits par le modulateur de la figure 6; - la figure 8 est-un schéma simplifié d'un système de mesure selon l'invention qui comprend un appareil destiné à produire des mesures de VARS et de Q; - la figure 9 est un schéma d'un circuit de multiplicateur de signal qui peut être utilisé dans le système de mesure de la figure 8 et qui comprend un circuit numérique de réglage de phase permettant de produire des mesures de VARS et Q; - les figures 10A à 10H sont des diagrammes des temps montrant certains signaux internes et de sortie choisis, produits dans le multiplicateur de la figure 9; - la figure 11 est un schéma montrant d'autres détails du circuit de réglage de phase numérique de la figure 9; - les figures 12A à 12D sont des diagrammes des temps montrant un réglage de phase choisi d'un

signal modulé produit par le multiplicateur de la figu-

re 9; - la figure 13 est un schéma d'une forme de réalisation d'un dispositif - de compensation de décalage de tension utilisé dans le système selon l'invention - la figure 14 est un graphique montrant la variation de la tension d'erreur produite dans le dispositif de compensation de la figure 13; - la figure 15 est un schéma du circuit d'un dispositif de compensation de décalage de tension du type montré sur la figure 13, destiné à un système de mesure de puissance entière; - la figure 16 est un diagramme des temps montrant le fonctionnement du dispositif de compensation de décalage de la figure 15; - la figure 17 est un schéma d'une deuxième forme de réalisation du modulateur utilisé dans le système de mesure de puissance de la figure 1; - les figures 18A à 18E sont des diagrammes

des temps montrant divers signaux produits par le modula-

teur de la figure 17; - la figure 19 est un schéma du circuit du modulateur de la figure 17 comportant une variante de dispositifs de compensation de décalage de tension; - la figure 20 est un diagramme des temps

montrant les signaux de commande du dispositif de compen-

sation de décalage de tension de la figure 19; - la figure 21 est un schéma d'une autre forme de réalisation d'unmodulateur destiné à être utilisé avec le système de mesure de la figure 1, comportant un circuit de compensation de décalage de tension; - la figure 22 est un diagramme des temps

montrant les signaux de commande du dispositif de compen-

sation de décalage de la figure 21; - la figure 23 est un schéma d'une autre forme de réalisation de modulateur et d'un circuit associé de sortie à double polarité; et - les figures 24A à 24J sont des diagrammes

des temps montrant divers signaux produits par le modula-

teur de la figure 23 et le circuit de sortie associé.

La figure 1 représente schématiquement le système de mesure selon l'invention qui constitue un moyen permettant de mesurer la puissance électrique parcourant une ligne 10 d'énergie, d'une source 12 à une charge 14. Le courant de la ligne 10 est indiqué globalement en I et la tension-en VL. Le système comprend des moyens de contrôle et de conditionnement de signaux

tels que des transformateurs 16 et 18, destinés à contrô-

ler ou détecter respectivement VL et IL. Le transformateur 16, constituant le premier moyen à signaux, produit un premier signal analogique IA1 proportionnel à VL sur la ligne 20. Le transformateur 18, constituant le second moyen à signaux, produit un second signal analogique IA2 proportionnel à IL sur une ligne 22. Une résistance 24 de shuntage est connectée aux bornes de l'enroulement secondaire du transformateur 18 de façon à être parcourue par la plus grande partie du courant circulant sur la ligne 22. La résistance 24 de shuntage offre un trajet à faible impédance pour le passage du courant et elle peut être choisie de façon à déterminer la

plage globale du signal de courant IA2 de la ligne 22.

A2 Le système et le procédé de mesure selon l'invention travaillent en multipliant ensemble les premier et second signaux analogiques IA1 et IA2 portés

respectivement par les lignes 20 et 22, puis en conver-

tissant le signal du produit de la multiplication en une forme numérique convenable. D'une façon générale, ceci est effectué par modulation de l'un des signaux puis déclenchement, ou commutation, de l'autre des signaux pour donner un signal complexe ou produit ayant

une valeur moyenne proportionnelle à la puissance.

Il est évident à l'homme de l'art que le courant ou la tension pourrait être modulé, et que le signal modulé résultant pourrait être utilisé pour déclencher l'autre des deux signaux analogiques afin de donner le signal produit. Par conséquent, la désignation des premier et second signaux analogiques en tant que signaux de tension et de courant, respectivement, pourrait être inversée sans que le fonctionnement fondamental du

circuit de mesure montré sur la figure 1 soit modifié.

De façon similaire, les désignations des premier et second détecteurs de signaux pourraient être inversées

de la même manière.

Le système de mesure comporte un dispositif destiné à multiplier entre eux des signaux IA1 et IA2 afin de donner un signal produit qui est proportionnel à la puissance transportée sur la ligne. Pour réaliser la multiplication nécessaire, on applique d'abord le signal de tension IA1 à un premier circuit modulateur qui constitue un moyen modulateur destiné à convertir le signal analogique de tension IA1 en un premier signal

modulé qui peut alterner entre deux niveaux à des inter-

valles d'horloge prédéterminés. Conformément aux princi-

pes de la modulation delta-moins-sigma, le premier signal modulé de sortie présente un niveau moyen, sur tout intervalle suffisant, qui est proportionnel au premier signal analogique appliqué à l'entrée 32 du modulateur. Comme montré sur la figure 2, le signal analogique (tension) IA1 est appliqué à un noeud 36

de sommation par l'intermédiaire d'une impédance 38.

Le modulateur 30 comprend un élément de réaction destiné à produire un signal IF de réaction qui est également appliqué au noeud 36 de sommation. IF dépend du signal de sortie du modulateur, appelé le premier signal modulé, qui apparaît sur une ligne 34. L'une ou l'autre de deux sources de référence Vl+ et Vl- sont sont connectées

alternativement au noeud 36 de sommation par l'intermé-

diaire d'une impédance 40 en fonction du niveau du premier signal modulé. Le signal de réaction IF oscille entre les sources de référence positive et négative d'une manière qui équilibre, avec le temps, le premier signal analogique IA1. Les différences instantanées entre IF et le premier signal analogique donnent un signal de différence Idiff à la sortie du noeud 36 de sommation. La différence instantanée entre les signaux d'entrée et de réaction, à savoir Idiff, est intégrée

et mesurée par un circuit 42 de mesure du modulateur.

Le circuit 42 de mesure comprend un intégrateur actif comportant un condensateur 44 en tant qu'élément de

réaction d'un amplificateur opérationnel 46 à inversion.

Le signal apparaissant à la sortie 48 de l'amplificateur présente une pente croissante ou descendante suivant la polarité de Idiff. Le signal intégré en 48 est comparé à un niveau de seuil du modulateur par un comparateur

qui passe au niveau haut lorsque le signal est supé-

rieur au niveau de seuil du modulateur et à un niveau bas lorsque le signal est inférieur au niveau de seuil

du modulateur.

Le signal de sortie du comparateur 50 est

appliqué à l'entrée D d'un circuit bistable 52 du modula-

teur. La sortie Q du circuit bistable 52 donne le premier signal modulé. Le circuit bistable 52 change uniquement à des premiers intervalles d'horloge prédéterminés qui dépendent d'une horloge extérieure. Une horloge convenant à cet effet est constituée par un oscillateur classique 54 et par un circuit diviseur de fréquence

56, montrés sur les figures 1 et 2. Pour plus de simpli-

cité, l'intervalle de temps entre les impulsions produites par le diviseur de fréquence 56 est appelé premier signal d'horloge. Le circuit bistable 52 comporte une sortie Q ainsi qu'une sortie Q. la sortie Q étant l'inverse de la sortie Q. Les deux sorties Q et Q sont utilisées pour commander le signal de réaction IF en agissant sur deux commutateurs 58 et 60, respectivement. Etant donné que les sorties Q et Q sont en relation inverse l'une avec l'autre, seule la sortie Q est considérée ici comme donnant le premier signal modulé. Il convient

cependant de noter que les deux sorties Q et Q contien-

nent l'information représentée par l'expression "premier signal modulé", et que la ligne 34 désigne les lignes parcourues par les deux signaux Q et Q. Etant donné que le premier signal modulé est émis par l'intermédiaire du circuit bistable 52, le premier signal modulé présent sur la ligne 34 peut alterner entre deux niveaux aux premiers intervalles d'horloge prédéterminés. Bien que le niveau puisse ne pas changer à chaque intervalle d'horloge, le circuit modulateur assure que, lorsque le premier signal modulé change de niveau, ce changement s'effectue uniquement aux premiers intervalles d'horloge prédéterminés et non à d'autres instants. Des changements entre les niveaux haut et bas du premier signal modulé produisent un basculement simultané des commutateurs 58 et 60 et des inversions correspondantes de la polarité du signal de réaction IF au noeud 36 de sommation. Lorsque le signal intégré de différence passe par le niveau de seuil du comparateur 50 en montant ou en descendant, des changements de niveau apparaissent à la sortie du comparateur. A chaque intervalle d'horloge, le circuit bistable 52 détermine si la sortie du comparateur 50 a changé et, si tel est le cas, il produit un changement correspondant des sorties Q et Q. L'amplitude du signal analogique d'entrée provoque une variation directement proportionnelle de l'intervalle de temps pendant lequel le premier signal modulé est à un niveau donné. Par conséquent, le premier signal modulé présente un niveau moyen ou une amplitude moyenne se trouvant à l'un ou l'autre de ses deux niveaux, ou entre ses deux niveaux

et, sur tout intervalle de temps suffisant, cette ampli-

tude moyenne est proportionnelle au signal analogique

d'entrée.

A titre d'exemple du fonctionnement du modula-

teur 30, si le signal à l'entrée 32 est zéro, la sortie Q du circuit bistable 52 sera haute pendant exactement la même durée qu'elle est basse, donnant un niveau moyen situé exactement à mi-distance entre les niveaux haut et bas de la sortie Q. Si le signal à l'entrée 32 est de valeur positive, le courant positif arrivant au noeud 36 de sommation doit être équilibré par un courant négatif plus important appliqué au noeud de sommation par la référence négative Vl-, par l'intermé- diaire du commutateur 58. Par conséquent, la sortie Q sera basse proportionnellement plus longtemps qu'elle

est haute et le commutateur 58 sera fermé et le commuta-

teur 60 ouvert pendant une durée plus longue que dans la situation inverse. Si le signal d'entrée est négatif, la référence de réaction positive doit être appliquée plus longtemps pour que IF équilibre le signal d'entrée, et la sortie Q sera haute pendant plus longtemps qu'elle n'est basse. Une caractéristique du modulateur selon l'invention est que la sortie Q peut rester haute ou

basse pendant tout le temps qu'il faut à IF pour équili-

brer le signal d'entrée au noeud de sommation.

Pour produire un signal de courant destiné à être multiplié avec le signal de tension modulée, le système comprend des moyens destinés à produire des représentations inversées et non inversées du courant de ligne IL En référence à la figure 1, le signal analogique de courant IA2 est d'abord appliqué à un

amplificateur 70 à gain, après quoi le signal est appli-

qué à un circuit inverseur 72. Le circuit d'inversion représenté comprend un amplificateur opérationnel

74 et des résistances 76 et 78 de réglage de gain.

Le signal amplifié IA2 est appliqué à l'entrée d'inver-

sion de l'amplificateur 74 qui est monté de façon à présenter un gain de 1. Le signal inversé est ensuite appliqué à l'un de deux commutateurs qui forment ensemble un premier dispositif de déclenchement 80. Le signal inversé arrive à un commutateur 82 et une seconde ligne

84 transmet le signal amplifié non inversé IA2 à un com-

mutateur 86. Il convient de noter qu'un transformateur convenable à prise centrale pourrait être utilisé à la place du second transformateur 18, auquel cas les signaux transmis aux commutateurs 82 et 86 pourraient

provenir directement du transformateur.

Les sorties Q et Q du circuit bistable du

modulateur 52 sont utilisées pour la commande des commu-

tateurs 82 et 86 afin de déclencher le second signal

analogique IA2 en réponse au premier signal modulé.

Etant donné que la sortie Q est l'inverse de la sortie Q. les commutateurs 82 et 86 sont commandés de façon

alternée, de sorte que la sortie 88 des moyens de déclen-

chement donne un signal analogique commuté de manière modulée entre des polarités positive et négative. Une telle opération de déclenchement est généralement appelée

division temporelle ou modulation amplitude-intervalle.

Les commutateurs 82 et 86 réalisent la multiplication des deux signaux analogiques représentant le courant

et la tension de la puissance portéepar la ligne 10.

Le signal résultant, appelé signal produit, apparaît à la première sortie 88 du dispositif de déclenchement et il est proportionnel à la puissance portée

par la ligne 10.

Comme montré sur la figure 1, le signal produit sortant du premier dispositif de déclenchement

est appliqué à un premier circuit convertisseur 90.

Le circuit convertisseur convertit le signal produit en un premier signal de sortie, sur une ligne 92, ce premier signal pouvant alterner entre les deux niveaux,

à des intervalles d'horloge prédéterminés du convertis-

seur, d'une manière proportionnelle au signal produit.

Le convertisseur 90 travaille essentiellement en filtre passe-bas qui extrait la composante continue ou la valeur moyenne du signal produit. Le premier signal résultant de sortie est proportionnel à la puissance

portée par la ligne 10.

En référence à la figure 3, le convertisseur est essentiellement un modulateur delta-moins-sigma d'un type similaire au modulateur 30, conçu pour produire

des signaux modulés séparés de sortie qui sont proportion-

nels à chaque polarité du signal d'entrée. Pour simplifier

la description, on décrira d'abord le convertisseur

et son fonctionnement en fonction d'une première polarité de travail. Les composants situés à l'intérieur du cadre 94 comprennent tous les éléments utilisés lors d'une opération à une polarité. Dans l'exemple suivant, on suppose que le signal produit à convertir

est à prédominance positive, ce qui est supposé corres-

pondre à une circulation d'énergie sur la ligne 10 de la source 12 vers la charge 14. De même que dans le modulateur 30, le signal d'entrée du convertisseur

, désigné I (signal produit), est initialement appli-

p qué à un noeud 96 de sommation par l'intermédiaire d'une impédance 95. Un dispositif de réaction applique un second signal 12 au noeud de sommation à partir de l'une de plusieurs sources de référence. Pour une opération à polarité positive, les sources de référence alternent entre une source de référence négative 98 (VR-), connectée par l'intermédiaire d'un commutateur

, et une connexion de masse 102, connectée par l'in-

termédiaire d'un commutateur 104. Etant donné que seules les valeurs positives du signal produit sont considérées, la commutation du signal I2 entre la valeur de masse et la valeur négative sera suffisante pour équilibrer

avec le temps le signal produit, au noeud 96 de sommation.

Comme décrit précédemment pour le modulateur

, toute différence entre le signal produit I et le si-

p gnal 12 est un signal de différence qui est appliqué à un circuit 106 de mesure. Ce dernier intègre le signal de différence et le compare à un premier niveau de seuil. La forme préférée de réalisation du circuit de mesure montré sur la figure 3 comprend un intégrateur actif 107 constitué d'un amplificateur opérationnel 108 et d'un condensateur 110 en tant qu'élément de réaction. La tension à la sortie 112 de l'amplificateur présente une pente montante ou descendante suivant la polarité du signal de différence au noeud 96 de sommation. Le signal de différence intégré en 112 est appliqué à un premier comparateur 114 qui présente un seuil établi à un premier niveau choisi. Lorsque le signal de différence intégré en 112 est supérieur au premier niveau de seuil, la sortie du comparateur 114 est haute. Lorsque le signal de différence intégré est inférieur au premier niveau de seuil, la sortie

du comparateur 114 est basse.

Le signal de sortie du comparateur, appelé premier signal de commande, est appliqué à l'entrée D d'un circuit bistable 118 par l'intermédiaire d'une ligne 116. La sortie Q du circuit bistable 118 doit alterner uniquement à des intervalles d'horloge de convertisseur prédéterminés, qui sont avantageusement

plus longs que les premiers intervalles d'horloge asso-

ciés au modulateur 30. Les intervalles d'horloge du convertisseur peuvent être produits par addition d'un second diviseur de fréquence 120 à la première horloge

56. Les intervalles de temps entre les impulsions produi-

tes par le diviseur de fréquence 120 sont appelés inter-

valles d'horloge du convertisseur, et le diviseur de fréquence est appelé horloge du convertisseur. La sortie Q du circuit bistable 118 donne le premier signal de sortie qui commande les commutateurs 100 et 104 afin de déterminer le fonctionnement du dispositif de réaction

qui applique le second signal 12 au noeud 96 de sommation.

Le commutateur 104 est commandé par l'intermédiaire d'une porte 122 qui délivre un signal de niveau haut de façon à fermer le commutateur uniquement lorsque ses deux entrées 124 et 126 sont basses. La porte 122, comme représenté, est une porte NON-ET classique. Pendant les périodes de présence de signaux produits positifs,

l'entrée 126 reste basse, comme décrit ci-dessous.

Par conséquent, lorsque la sortie Q est haute, le commu- tateur 100 estfermé, connectant VR- au noeud 96 de

sommation, et lorsque la sortie Q est basse, le commuta-

teur 100 est ouvert et le commutateur 104 est fermé.

Le mode opératoire et le procédé mis en oeuvre par le système de mesure selon l'invention seront

à présent décrits en référence aux figures 1 à 4G.

Pour plus de simplicité, on suppose que l'énergie par-

court la ligne 10 principalement dans le sens positif.

La tension présente sur la ligne 10 est représentée sur la figure 4A sous la forme d'un courant alternatif sinusoidal. Le courant IL est représenté sur la figure 4F comme ayant une valeur croissante indiquée par une courbe 128. La première étape consiste enune détection, par les transformateurs 16 et 18, des signaux de courant et de tension et en la production, en réponse à cette

détection, de signaux analogiques IA1 et IA2 qui sont pro-

portionnels à la tension et au courant de la ligne, respectivement. L'un des signaux analogiques, le signal de tension IA1 dans la forme préférée de réalisation, est alors appliqué en premier au premier modulateur 30. La figure 4C montre le signal de différence intégré

produit dans le modulateur 30 par la technique de modula-

tion delta-moins-sigma décrite ci-dessus. Le signal de différence intégré est appliqué au circuit de mesure 42. La figure 4B illustre les premiers intervalles d'horloge produits par la première horloge 56. Ainsi qu'on peut le voir, la pente du signal de différence intégré de la figure 4C ne change qu'aux intervalles d'horloge prédéterminés, établis par le signal de la première horloge. Etant donné que le circuit bistable 52 se déclenche au passage du flanc avant de chaque impulsion à progression croissante, les intervalles prédétermines de la première horloge sont représentés comme commençant aux points identifiés en a, b, c, d, etc., sur la figure 4B. Le signal de différence intégré est ensuite appliqué au comparateur 50. La ligne 103 de la figure 4C représente le niveau de seuil du modulateur dans le comparateur 50. Il convient de noter que le signal de différence intégré change de pente au commencement de chaque intervalle d'horloge après passage par le seuil 130. Le signal de sortie

du comparateur 50 est représenté sur la figure 4D.

Lorsque le signal de différence intégré est inférieur au seuil 130, la sortie du comparateur est basse, et lorsque le signal de différence intégré est supérieur au seuil 130, la sortie du comparateur est haute. Le signal de sortie du comparateur est alors appliqué à l'entrée D du circuit bistable 52 qui produit le signal de sortie Q. ou premier signal de sortie modulé, illustré sur la figure 4E. Le signal de sortie Q est le résultat de la modulation du signal de tension et il peut alterner entre deux niveaux aux intervalles prédéterminés de

la première horloge.

Etant donné que le circuit bistable alterne uniquement aux intervalles d'horloge prédéterminés montrés sur la figure 4B, les variations de la sortie

Q sont en léger retard sur celles de la sortie du compa-

rateur montrée sur la figure 4D. Suivant le niveau

de précision demandé. dans le dispositif de multiplica-

tion de signaux, il peut être souhaitable de compenser ce léger retard du signal modulé, introduit par le circuit bistable 52. Une telle correction peut être réalisée par l'insertion d'un réseau RC dans la ligne afin d'introduire un petit déphasage avant dans

le signal IA1 à son arrivée à l'entrée 32 du modulateur.

Une autre technique peut consister à induire un léger

retard dans le signal analogique de courant IA2. Une troi-

sième variante, utilisant un modulateur delta-moins-

sigma comportant un circuit numérique de déphasage avant, sera décrite ciaprès. Le réglage de phase intro- duit, qui n'est égal qu'à une fraction d'un intervalle de la première horloge, doit correspondre à la moyenne de temporisation induite par le retard du signal Q

par rapport au signal de sortie du comparateur.

La figure 4F montre des signaux analogiques

égaux et opposés, proportionnels au courant IL de la ligne.

La ligne 128 représente un signal de courant croissant et la ligne 129 représente le signal inverse produit

par l'inverseur 72. L'étape suivante consiste & déclen-

cher le signal analogique de courant à l'aide du disposi-

tif 80 de déclenchement. La sortie de ce dispositif de déclenchement donne le signal produit, indiqué par la courbe 131 sur la figure 4G. La courbe 131 est obtenue par commutation entre les signaux 128 et 129, en réponse au premier signal modulé montré sur la figure 4E. Le niveau moyen ou la composante continue de la courbe 131 est représenté par une ligne 132 sur la

figure 4G.

Dans l'exemple donné, on suppose que l'énergie circule principalement dans un sens, vers la charge 14. Par conséquent, le signal produit 131 montré sur la figure 4G est principalement de polarité positive, représentée par la ligne 132. On suppose, pour décrire le fonctionnement du convertisseur 90, ci-dessous, que le signal produit présente une prédominance et une valeur moyenne positives. Bien que la polarité réelle du signal produit soit une question de choix, le signal produit est principalement d'une première polarité lorsque l'énergie parcourant la ligne 10 est d'une première polarité, l'énergie circulant dans un premier sens, et il est principalement d'une seconde polarité lorsque l'énergie de la ligne 10 est d'une seconde polarité, opposée & la première, l'énergie

circulant alors en sens contraire.

L'étape suivante consiste à convertir le signal produit Ip en un premier signal de sortie pouvant alterner entre deux niveaux à des interlles prédéterm.inés, d'une manière proportionnelle a I. On se référera p à présent aux figures 3, 4A à 4G et 5A a 5I. e signal produit Ip, montré sur la figure 4G, est appliqué au convertis_ seur 90. Le signal Ip et le second signal 12 sont tous

les deux appliqués au noeud 96 de sommation o la diffé-

rence instantanée est intégrée dans un intégrateur 106. La constante de:emps de l'intégrateur 106 est choisie de façon à être longue par rapport à la fréquence de commutation du premier modulateur 30. Le convertisseur peut donc se comporter comme un filtre passe-bas, ne réagissant qu'à la composante continue, ou à leur moyenne, du signal produit I. C'est la raison pour P laquelle I est représenté sur la figure 5A sous la p forme d'une courbe analogique non brisée, bien qu'en

fait il varie de la manière montrée sur la figure 4G.

La figure 5A représente seulement la valeur moyenne

de Ip. L'échelle des temps de la figure 5A est considéra-

blement comprimée par rapport à celle de la figure

4G. A des fins d'illustration, on suppose qu'un interval-

le 134 de la figure 5A équivaut à toute la longueur de la courbe 132 de la figure 4G. La figure 5B montre les intervalles d'horloge du convertisseur produits

par l'horloge 120.

En considérant uniquement une circulation positive d'énergie, illustrée entre les temps to et t1 sur la figure SA, on voit que l'intégrateur 106 délivre à sa sortie un signal de différence intégré (IDS) tel que représenté sur la figure 5C. Le signal de différence intégré monte et descend par rapport au premier niveau de seuil TL1 du comparateur 114. Le signal de différence intégré (IDS) est appliqué au comparateur 114 o il est comparé au premier niveau de seuil TL1. Le comparateur 114 délivre un signal de commande 133 sur une ligne 116, comme montré sur la figure 5D. Le signal suivant produit est le premier signal de sortie montré sur la figure 5E qui est émis par l'intermédiaire d'un circuit bistable 118. Le signal 133 de commande change de niveau suivant le niveau du signal de différence intégré par rapport au seuil TL1. Lorsque le signal (IDS) est supérieur au seuil TL1, le signal 133 est haut et lorsque le signal (IDS) est inférieur à TL1, le signal 133 est bas. L'étape suivante consiste à émettre le premier signal de sortie représenté sur la figure 5E, par l'intermédiaire du premier circuit bistable 118. La première sortie présente un niveau moyen proportionnel à une première polarité de puissance

sur la ligne 10, sur tout intervalle de temps suffisant.

Il peut alterner uniquement à des intervalles d'horloge prédéterminés de convertisseur, illustrés en w, x,

y et z sur la figure 5B.

Le fonctionnement sous polarité unique du convertisseur 90 implique une commutation du signal de réaction 12 entre une première source de référence 98 et une seconde source de référence 102, suivant

le niveau du premier signal de sortie (figure 5E).

Etant donné que la seconde source de référence 102 est une connexion à la masse, la partie du convertisseur 90 décrite jusqu'à présent ne traite pas une circulation d'énergie de sens négatif sur la ligne 110. Lorsque la circulation de l'énergie (Ip) devient négative, comme c'est le cas entre les temps t1 et t2 sur la figure A, un autre circuit faisant partie du convertisseur 90 est utilisé. Comme représenté sur la figure 3, le conve:-tsseur 90 comprend un second comparateur 140 qui reçoit le signal de sortie de l'intégrateur 107. Le comparateur présente un second niveau de seuil TL2 qui est différent du premier niveau de seuil du comparateur 114. Les niveaux de seuil doivent être établis de façon à être suffisamment espacés pour convenir aux plus fortes variations prévues du signal de différence intégré sortant de l'intégrateur 107, sans que ce dernier passe

simultanément par les niveaux de seuil des deux compara-

teurs. Le signal de différence intégré est appliqué à l'entrée directe du comparateur 114 et à l'entrée à inversion du comparateur 140, de sorte que leurs

sorties sont de polarité opposée. La sortie du compara-

teur 140 passe à un niveau haut lorsque le signal de différence intégré est inférieur au second niveau de seuil dans le comparateur 140, et elle passe à un niveau bas lorsque le signal de différence intégré est supérieur

au second niveau de seuil dans le comparateur 140.

Le signal de sortie du comparateur 140 est appliqué à l'entrée D d'un deuxième circuit bistable 142 qui délivre, par sa sortie Q. un second signal de sortie se plaçant à l'un de deux niveaux suivant le niveau du signal de différence intégré par rapport au second niveau de seuil à chacun des intervalles d'horloge du convertisseur. Le second signal de sortie est appliqué à une entrée 126 d'une porte NON-ET 122 et à un commutateur 146 pour la connexion d'une troisième source de référence VR+ au noeud 96 de sommation. Le signal de réaction 12 est donc piloté par le niveau du second signal de sortie, qui possède un niveau moyen proportionnel a la puissance de seconde polarité portée

par la ligne 10.

Le fonctionnement à la seconde polarité du convertisseur 90 sera décrit en référence aux figures 3 et 5A à 5I. Après l'instant t1, le sens de circulation de l'énergie s'inverse et le signal produit I commence P à se retirer du noeud 96 de sommation. En référence

à la figure 5C, immédiatement avant l'instant t1, le si-

gnal de différence intégré descend, ce qui signifie que la source de référence négative VR- est connectée au noeud de sommation par l'intermédiaire du commutateur 100. A l'imph!sioh d'horloge suivant le passage par le premier niveau de seuil TL1, le commutateur 100 s'ouvre et le commutateur 104 se ferme, connectant le noeud de sommation à la masse. Etant donné que le signal produit Ip est négatif après l'instant t1, le signal de différence intégré continue son intégration vers le bas, jusqu'à ce qu'il atteigne le second niveau de seuil TL2 du comparateur 140, lorsque sa sortie 135 passe au niveau haut (voir figure 5G). A L'intervalle d'horloge suivant du convertisseur, après le passage au niveau haut du comparateur 140, la sortie Q du circuit bistable 142 (le second signal de sortie) devient haute, comme montré sur la figure 5H. Lorsque le second signal de sortie passe au niveau haut, un commutateur 146, connecté à la troisième source de référence 148 (VR+), se ferme. La troisième source de référence fournit un courant positif 12 au noeud 96 de sommation afin

de contrebalancer le signal produit négatif I et de re-

p faire passer le signal IDS par le seuil TL2. Au passage de ce seuil TL2, le signal 135 devient de nouveau bas, faisant passer au niveau bas le second signal de sortie

à l'intervalle d'horloge suivant. Pendant le fonctionne-

ment à la seconde polarité, le premier signal de sortie (figure 5E) reste bas et, lorsque le second signal de sortie (figure 5H) est bas, les deux entrées de

la porte 122 sont basses et sa sortie devient haute.

Lorsque la sortie de la porte 122 devient haute, le commutateur 104 se ferme et la source 102 de référence en connexion à la masse est connectée au noeud 96 de sommation. Lorsque l'interrupteur 104 se ferme, le signal IDS est autorisé à repasser dans l'autre sens par le seuil TL2. Pendant l'intervalle entre les temps t1 et t2, lorsque l'énergie circule en sens négatif, le signal de différence intégré est maintenu au voisinage

du second niveau de seuil TL2.

Le convertisseur 90 représenté sur la figure 3 présente trois sources différentes de référence, la deuxième étant une connexion à la masse commune pour le circuit de mesure. Etant donné la configuration des éléments du circuit, la connexion à la masse est utilisée lorsque le signal de différence intégré se trouve dans la zone comprise entre les premier et second seuils TL1 et TL2. Il n'est pas essentiel que ladeuxième

source de référence soit une connexion à la masse.

Des sources de référence positive et négative séparées

pourraient être utilisées pour chaque polarité de fonc-

tionnement, si cela est souhaité. Dans ce cas, les première et deuxième sources de référence sont utilisées

pour appliquer le second signal 12 au noeud 96 de somma-

tion lorsque le signal produit I est d'une première p polarité, et des troisième et quatrième sources séparées

de référence pourraient être utilisées alors pour appli-

quer le second signal 12 au noeud 96 de sommation dans

le cas o le signal produit Ip est de l'autre polarité.

En pratique, la sélection des valeurs pour les sources de référence dépend de la nécessité de maintenir le signal de différence intégré au voisinage du niveau de seuil du comparateur en cours d'utilisation. Les amplitudes et les polarités des sources de référence

sont autrement totalement une question de choix.

En utilisant dans le convertisseur 90 des

sources de référence qui comprennent au moins une con-

nexion à la masse, on améliore la précision d'ensemble des signaux modulés de sortie. Alors que des variations peuvent affecter les sources de référence a tensions

* positive et négative, la connexion de masse reste fixe.

Si l'une des sources de référence positive et négative, ou ces deux sources, sont au-dessus ou au-dessous de leur valeur correcte, une erreur apparaîtra à un niveau légèrement plus long ou plus court qu'il devrait être, car, pendant que la source de référence de tension fournit le signal de réaction, elle fournit également légèrement trop ou légèrement trop peu de courant; Plus le signal d'entrée est proche de la masse (zéro) , plus petite est l'erreur. Des sources de référence égales et opposées, telles que celles utilisées dans le dispositif de réaction du modulateur 30, présentent un potentiel d'erreur plus grand en cas de désaccord entre les tensions de référence Vl+ et V1-. Etant donné que le dispositif de réaction du modulateur 30 alterne toujours entre Vl+ et Vl-, toute erreur résultant d'un désaccord des tensions de référence tend à placer le signal de sortie modulé à l'un ou l'autre des niveaux pendant une durée incorrecte, quelle que soit l'amplitude du signal d'entrée. Ceci ne pose pas de problème dans le cas du modulateur 30, car ce dernier module le signal de tension de ligne, qui ne varie généralement que d'une faible valeur. La précision ne doit donc être maintenue que sur une plage étroite. Cependant, le convertisseur exige une plus grande précision en raison des larges variations du signal produit représentant la puissance de la ligne. C'est la raison pour laquelle la séparation des opérations effectuées par le convertisseur, entre des polarités de puissance positive et négative, présente de nets avantages. Etant donné que seule une polarité est mesurée par chaque comparateur, les sources de référence peuvent utiliser une connexion à la masse pour produire le signal de réaction, ce qui améliore la précision d'ensemble du convertisseur. L'information fournie en ce qui concerne la circulation d'énergie de chaque polarité est également souhaitable, car elle apporte des données supplementaires concernant la nature

de la charge et ses exigences en énergie.

Les premier et second signaux de sortie apparaissant sur les lignes 92 et 144 du convertisseur (voir figure 1) peuvent alterner entre deux niveaux aux intervalles d'horloge du convertisseur. Pour produire un signal de sortie mis convenablement sous une forme numérique, signal dans lequel la densité des impulsions est proportionnelle au débit de l'énergie, un dispositif destiné à convertir les signaux de sortie en trains d'impulsions est prévu. En référence aux figures 1 et 5, les premier et second signaux de sortie sont appliques respectivement à des première et seconde portes ET 150 et 152. Une seconde entrée de chacune

des portes ET est connectée à l'horloge 120 du convertis-

seur. La figure 5F montre le train d'impulsions produit

par la porte ET 150 pour une première polarité de puis-

sance. Ce train présente une densité d'impulsions propor-

tionnelle à l'amplitude de l'énergie circulant dans un sens sur la ligne 10. De façon similaire, dans le cas d'une circulation d'énergie en sens opposé, la figure 5I représente un train d'impulsions correspondant à une puissance d'une seconde polarité et émis par la porte ET 152. Divers moyens peuvent être utilisés pour traiter les premier et second signaux numériques de sortie représentés respectivement sur les figures F et 5I. Par exemple, il est commode d'appliquer les signaux numériques à un dispositif destiné à compter les impulsions de polarités positive et négative. Le compteur peut alors délivrer un signal d'affichage

ou un signal enregistrant la consommation totale d'éner-

gie. Le compteur 154 représente un exemple de ce concept d'affichage. Si, de plus, un signal de déclenchement est appliqué au compteur 154, des mesures de puissance en unités appropriées, par exemple en kilowatts, peuvent être aisément obtenues. On peut également obtenir des mesures séparées portant sur la circulation d'énergie dans chaque sens. Comme noté précédemment, étant donné que le circuit bistable 52 (figure 2) ne peut alterner qu'à des intervalles d'horloge prédéterminés, un léger

retard est introduit dans le signal modulé de sortie.

La figure 6 représente un nouveau modulateur delta-

moins-sigma 30' comportant un circuit numérique de

déphasage avant destiné à compenser le retard de phase.

Les éléments communs aux modulateurs des figures 2 et 6 portent les mêmes références numériques. Il convient de noter qu'un tel circuit numérique de déphasage avant convient à des applications autres que des systèmes de mesure de puissance. De plus, si cela est souhaité, on peut établir un déphasage avant plus que suffisant pour compenser le déphasage arrière dû au circuit bistable

52 de sortie de la figure 2.

Le modulateur modifié 30' de la figure 6, de même que le modulateur de la figure 2, comprend un circuit bistable 52 commandant une source de courant de réaction IF par l'intermédiaire de commutateurs 58 et 60. Un noeud 36 de sommation reçoit le signal

d'entrée IA1 par l'intermédiaire d'une résistance d'en-

trée 38. Les différences instantanées entre les signaux de réaction et d'entrée sont représentées par Idiff et ce

signal de différence est mesuré par un circuit 42.

Le signal de commande sortant du comparateur 50 est de niveau haut lorsque le signal de différence intégré est supérieur au seuil du comparateur et il est de niveai bas lorsque le signal de différence intégré

est au-dessous du seuil.

Le modulateur 30' diffère du modulateur

de la figure 2 par le fait qu'il comporte un disposi-

tif numérique de décalage entre le circuit 42 de mesure et le circuit bistable 52. Le dispositif numérique de décalage introduit une temporisation dans le signal de commande sortant du comparateur 50. Sur la figure 6, le dispositif numérique de décalage est constitué par un circuit bistable 59 qui reçoit à son entrée D le signal de commande sortant du comparateur. Aux fins d'un exemple donné ci-dessous, le circuit bistable 59 est commandé à la même fréquence que le circuit bistable 52, mais avec un déphasage correspondant à

un intervalle d'une demi-période d'horloge.

Le fonctionnement du modulateur montré sur la figure 6 pour introduire un déphasage avant dans le signal de sortie modulé sera décrit en référence aux figures 7A à 7G. Le signal d'entrée IA1 du modulateur ' est montré sur la figure 7A. Le signal de sortie

de la première horloge 56 est indiqué à la figure 7B.

La première horloge 56 fournit également le signal au circuit bistable 59 par l'intermédiaire d'un inverseur 57, et le second signal d'horloge est montré sur la figure 7C. Si le signal IA1 est positif à l'impulsion d'horloge a et que la sortie Q du circuit bistable 52, représenté sur la figure 7G, est initialement haute, IF sera positif à son arrivée au noeud 36 de

sommation. Ceci donne un signal positif Idiff qui est ap-

pliqué à l'entrée d'inversion de l'amplificateur 46 d'intégration, ce qui a pour effet sur le signal de

différence intégré, au point 47, de descendre initiale-

ment, comme indiqué en 21 sur la figure 7D. La ligne 22 de la figure 7D représente le seuil du comparateur 50. Lorsque le signal de différence intégré passe par le seuil 22, le signal de commande montré sur la figure 7E passe du niveau haut au niveau bas. Si l'on suppose que le circuit bistable 59 se déclenche au passage d'impulsions a', b', c', d', e', etc., à progression vers le haut, la sortie du circuit bistable 59 passe du niveau haut au niveau bas a l'impulsion d'horloge a'. La sortie Q' du circuit bistable 59 donne ici le signal de commande retardé, qui est ensuite appliqué à l'entrée D du circuit bistable 52. La figure 7F montre le signal de commande retardé et la figure 7G montre le signal de la sortie Q du signal bistable 52. Lorsque la sortie Q' passe du niveau haut au niveau bas, la sortie Q du circuit bistable 52 passe également du

niveau haut au niveau bas à l'impulsion d'horloge suivan-

te b. Le changement de la sortie Q provoque l'ouverture du commutateur 60 et la fermeture du commutateur 58 et rend négatif le signal IF. Le signal de différence intégré présente alors une pente vers le haut, passant par le seuil 22 du comparateur et faisant de nouveau

passer au niveau haut le signal de commande. A l'impul-

sion d'horloge d' de la seconde horloge, la sortie

Q' du circuit bistable 59 devient de nouveau haute.

Ceci provoque le passage au niveau haut de la sortie Q du premier circuit bistable 52 à l'impulsion d'horloge

suivante e.

Le processus décrit ci-dessus se poursuit, la sortie Q du circuit bistable 52 fournissant les signaux destinés à commander la boucle de réaction du modulateur. En supposant que le retard introduit par le dispositif numérique de décalage constitué par

le circuit bistable 59 ne soit pas suffisant pour engen-

drer une instabilité dans la boucle de réaction, le modulateur 30' produit un signal modulé qui équivaut,

sans lui être identique, à celui de la sortie du modula-

teur 30. Par équivalence, on entend que la sortie Q du circuit bistable 52 est un signal modulé pouvant

alterner à des premiers intervalles d'horloge prédétermi-

nés, d'une manière proportionnelle au signal d'entrée du modulateur. La sortie Q' du circuit bistable 59 est en avance sur la sortie Q du premier circuit bistable 52 d'une valeur dépendant de la différence entre les

signaux d'horloge appliqués aux deux circuits bistables.

Cette avance apparaît comme une conséquence naturelle du fait que la sortie Q du circuit bistable 52 ne change qu'à l'impulsion d'horloge suivant un changement de la sortie Q' du circuit bistable 59. La sortie Q' produit donc un signal qui "précède" réellement celui de la sortie Q. Le signal de sortie sur la ligne 34 présente un déphasage avant égal à la moitié d'un intervalle de la première horloge, par rapport aux signaux des sorties Q et Q du circuit bistable 52. Etant donné que les intervalles d'horloge appliqués aux deux circuits bistables 59 et 52 sont les mêmes, le signal de commande

retardé émis sur les lignes 34 alterne aux mêmes inter-

valles que les sorties Q et Q du circuit bistable 52 et ressemble autrement à tout autre signal à modulation delta-moins-sigma. Le signal d'horloge appliqué au circuit bistable 59 devient en fait le signal d'horloge déterminant qui régit les changements affectant la sortie du modulateur. Il serait possible d'utiliser tout autre type de dispositif numérique de décalage, par exemple un registre à décalage à étages multiples à la place du circuit bistable 59, pourvu que le retard introduit ne soit pas assez long pour déstabiliser la boucle de réaction. Le dispositif numérique de décalage utilisé pourrait être commandé à une fréquence d'horloge différente de celle du premier circuit bistable 52, bien que ceci modifierait les caractéristiques du signal de commande retardé. Si, par exemple, un registre à décalage à étages multiples, commandé par les impulsions d'horloge à haute fréquence, était inséré à la place du circuit bistable 59, il retarderait le signal de commande d'un nombre choisi d'intervalles courts. Le signal de sortie d'un tel registre à décalage serait un signal de commande retardé qui pourrait alterner

à la fréquence d'horloge plus élevée. On pourrait égale-

ment utiliser un registre à décalage comportant des étages différents commandés par des impulsions d'horloge

à des fréquences différentes. Dans une telle configura-

tion, le plus long intervalle d'horloge utilisé pour la commande de l'un quelconque des étages déterminerait les intervalles auxquels le signal final de commande retardé pourrait alterner. Tout dispositif destiné à retarder le signal de commande doit comporter au moins un circuit bistable commandé par des impulsions d'horloge à intervalles distincts afin que le signal de sortie modulé du modulateur (le signal de commande

retardé) puisse alterner à ces intervalles distincts.

Le déphasage avant produit dans le modulateur ' peut être choisi. Ce choix est obtenu. Ce choix est obtenu par réglage des signaux d'horloge appliqués aux circuits bistables 52 et 59. En supposant qu'un premier signal d'horloge produisant des impulsions à des premiers intervalles d'horloge est appliqué au circuit bistable 52 et qu'un second signal d'horloge, produisant des impulsions à. des seconds intervalles d'horloge, est appliqué au dispositif numérique de décalage (circuit bistable 59), etque les premiers et seconds intervalles d'horloge sont égaux, le décalage des phases entre les signaux d'horloge détermine

l'importance de l'avance du signal de sortie du modula-

teur. Dans l'exemple décrit en regard des figures 7A à 7G, le second signal d'horloge est l'inverse du premier signal d'horloge et le décalage total est égal à la moitié d'un intervalle d'horloge. Si les impulsions d'horloge appliquées par la seconde horloge au circuit bistable 59 précédaient de trois quarts d'un intervalle d'horloge les impulsions appliquées au circuit bistable 52, on obtiendrait un déphasage avant de trois quart d'intervalle d'horloge. La durée du temps d'avance du signal émis sur les lignes 34 est déterminée par l'importance du retard entre un changement du signal de la sortie Q' du circuit bistable 59 et de la sortie

Q du circuit bistable 52.

L'importance du déphasage avant pouvant être obtenu avec le modulateur de la figure 6 dépend du degré de retard pouvant être introduit dans la boucle

de réaction du modulateur delta-moins-sigma, sans provo-

quer sa déstabilisation. Il est cependant connu qu'un retard d'une fraction d'impulsion d'horloge, de la manière décrite dans l'exemple cidessus, est fonctionnel et produit le déphasage avant dans le signal modulé,

comme décrit.

La figure 8 représente une autre forme de réalisation du système de mesure selon l'invention qui réalise une mesure supplémentaire de puissance de sortie en VARS ou Q. Comme décrit dans le préambule

de la présente demande, les valeurs VARS et Q représen-

tent des mesures de puissance dans lesquelles une rela-

tion de phase déterminée est introduite entre les signaux de courant et de tension. La valeur VARS est obtenue par multiplication du courant par un signal de tension en quadrature de phase arrière; la valeur Q est obtenue par multiplication du courant par un signal de tension en déphasage arrière de 60 . Dans le système de mesure de cette forme de réalisation de l'invention, la valeur VARS, Q ou autre valeur de puissance souhaitée, en relation avec la phase, peut être aisément obtenue par retardement d'une valeur choisie du signal de sortie du modulateur 30. Ce retard peut être commodément produit à l'aide d'un dispositif de temporisation tel

qu'un registre à décalage, de la manière décrite ci-

dessous. La sortie Q du modulateur 30 de la forme de réalisation de la figure 8 fournit des signaux à la fois au dispositif 80 de déclenchement etàn registre à décalage 160. Ce dernier retarde le signal de sortie du modulateur 30 d'un intervalle choisi. L'importance du retard dépend de la valeur de puissance souhaitée (VARS ou Q), en relation de phase choisie, ainsi que de la fréquence du courant alternatif telle que mesurée (50 ou 60 Hz). Pour simplifier le circuit, seul le

signal de la sortie Q du modulateur 30 est appliqué au re-

gistreà décalage 160. Le signal de sortie retardé du registre à décalage est ensuite appliqué à un inverseur

161, et les deux signaux, inversé et non inversé, devien-

nent le signal retardé présent sur une ligne 162. Les expressions "signal retardé" et "signal à phase modifiée% sont utilisées indifféremment l'une pour l'autre, et

il convient de noter que la modification de phase intro-

duite est effectuée par l'introduction d'un retard

dans le signal.

La poursuite du traitement du signal modulé retardé s'effectue exactement comme pour le premier signal modulé de la forme de réalisation de la figure 1. Le signal modulé retardé est appliqué à un second

dispositif.164 de déclenchement qui comprend deux commu-

tateurs 166 et 168 commandés par le signal modulé retardé.

Le signal analogique de courant inversé et non inversé IA2 est appliqué aux commutateurs 166 et 168. Le signal

modulé à phase modifiée ferme alternativement les commu-

tateurs 166 et 168 pour multiplier entre eux les signaux de courant et de tension et donner un second signal de produit en 170. Le second signal de produit est alors appliqué à l'entrée d'un convertisseur VARS/Q 172 qui est exactement identique au convertisseur 90 montré sur la figure 3. Le convertisseur VARS/Q 172 délivre des premier et second signaux de sortie suivant

la polarité de l'énergie parcourant la ligne 10, exacte-

ment de la même manière que le convertisseur 90. Les premier et second signaux de sortie du convertisseur 172 peuvent alterner entre deux niveaux, aux intervalles d'horloge du convertisseur, d'une manière proportionnelle au second signal produit et à la valeur de puissance en relation avec la phase choisie (VARS ou Q. 50 ou 60 Hz) de l'énergie parcourant la ligne 10. La poursuite du traitement des premier et second signaux de sortie du convertisseur VARS/Q 172 est exactement la même que celle des signaux de sortie du convertisseur 90 montré sur la figure 1, y compris l'utilisation d'un compteur convenant pour délivrer des valeurs de puissance choisies. Un sélecteur (non représenté) peut être prévu pour sélectionner soit la valeur VARS, soit la valeur Q, en tant que second signal de sortie du système de mesure. Le sélecteur règle le registre à décalage afin de produire le retard de tension nécessaire pour la génération de la relation de phase choisie

et il sélectionne simultanément un affichage approprié.

La technique numérique perfectionnée de sélection de phase, représentée à titre d'exemple sur la figure 8, n'est pas limitée à des applications de mesure de puissance. Elle peut être utilisée dans toutes applications effectuant une multiplication de signaux, o la relation de phase entre les signaux d'entrée peut être réglée afin de mesurer des valeurs de produit

en relation avec la phase choisie.

La figure 9 représente un multiplicateur analogue à celui utilisé dans le système de mesure de puissance de la figure 8. Les mêmes éléments sont désignés par les mêmes références numériques. Les signaux IA1 et IA2 doivent être multipliés l'un par l'autre et ils sont supposés avoir des formes d'ondes périodiques, non nécessairement sinusoïdales, ayant une relation de phase prédéterminée l'un avec l'autre. De même que dans le système de mesure de puissance de la figure 8, la multiplication est réalisée par la technique

connue sous le nom de multiplication de division tempo-

relle ou d'intervalle, dans laquelle l'un des signaux IA2 est modulé puis utilisé pour déclencher ou inverser la polarità de l'autre signal IA1 afin que l'on obtienne un signal produit. Le signal IA2 est appliqué à un

dispositif de déclenchement, sous les deux formes inver-

sée et non inversée. Un inverseur classique 72 applique le signal à un commutateur 82. Le signal non inversé est appliqué à un commutateur 65. Le signal modulé

destiné à commander les commutateurs 65 et 66 est appli-

qué au dispositif de déclenchement par une ligne 34.

Le modulateur 30 de la figure 9 est d'une réalisation et d'un fonctionnement équivalent a ceux

du modulateur correspondant indiqué en 30 sur les figu-

res 1 et 2. Pour établir une relation de phase choisie entre les signaux IA1 et IA2, on utilise un dispositif numérique 160 de décalage qui introduit un retard choisi dans le signal de sortie du modulateur 30. Le dispositif numérique 160 de décalage peut prendre de nombreuses formes, une version simple étant illustrée par l'élément 198 de la figure 11. Le fonctionnement d'un registre à décalage peut être illustré commodément par des étages en série constitués de circuits bistables 200 à 204 connectés de façon que la sortie Q d'un circuit bistable

soit reliée à l'entrée D du circuit bistable adjacent.

Un signal d'horloge, appliqué à chacun d'un circuit

bistable par une ligne 196, provoque la commande simulta-

née de tous ies étages. Une impulsion numérique présente sur une ligne 53 aboutissant au registre 198 à décalage, cette impulsion étant d'une progression d'un niveau bas vers un niveau haut ou d'un niveau haut vers un niveau bas, est retardée d'un intervalle d'horloge d'entrée par chaque circuit bistable à son passage à travers ce dernier. Par exemple, si le signal présent sur la ligne 53 passe d'un niveau bas à un niveau haut, la sortie Q du circuit bistable 200 passe d'un niveau

bas au niveau haut lors de l'impulsion d'horloge suivante.

En raison des retards de commutation propres, lorsque la sortie Q du circuit bistable 200 passe du niveau bas au niveau haut et que le signal est appliqué à l'entrée D du circuit bistable 201, sa sortie Q doit attendre l'impulsion d'horloge suivante pour passer au niveau haut. De cette manière, des signaux numériques peuvent être commodément retardés de tout nombre souhaité d'intervalles discrets simplement par l'introduction d'un nombre suffisant d'étages de retard dans le registre à décalage. Habituellement, les registres à décalage comportent plusieurs lignes de sortie 206 sur lesquelles le signal peut être extrait. La position de la broche détermine le retard global introduit, en fonction de

la fréquence d'horloge.

Le dispositif numérique 160 du dispositif multiplicateur représenté sur la figure 9 est supposé être un registre à décalage classique tel que le registre

à décalage 198 de la figure 11. Le dispositif multiplica-

teur demande l'introduction d'un réglage de temps choisi

dans l'un des signaux à multiplier à l'aide d'un disposi-

tif numérique de décalage pour introduire une temporisa-

tion qui est un nombre choisi d'intervalles discrets.

Le registre à décalage 198 est un dispositif numérique

convenable de décalage destiné à produire un tel retard.

En référence à présent aux figures 10A à 10H, on suppose que les signaux IA1 et IA2 doivent être multipliés l'un par l'autre et qu'un déphasage arrière de 90 est introduit dans le signal IA2. La figure 10A montre un exemple d'un premier signal d'entrée IA1 (VL) et la figure 0lG représente un exemple d'un second signal

d'entrée IA2 devant être multipliés l'un par l'autre.

La figure 10B montre le signal d'horloge produit par l'horloge 56 et la figure 10C montre le signal de sortie de l'intégrateur 42 qui résulte du signal d'entrée IA1 La figure 10D montre le signal de sortie résultant du comparateur 50. Le signal de sortie du modulateur 30 est représenté sur la figure 10E et il est appliqué à la ligne 53 des figures 9 et 11. Le signal de l'horloge 56 du modulateur est transmis au registre à décalage

198 par la ligne 196. Dans l'exemple donné, les interval-

les d'horloge, montrés sur la figure lOB, ont vingt-

quatre fois la fréquence du signal IA2. Une quadrature A2 e quadrature arrière nécessite donc un retard de six intervalles d'horloge. En supposant que la broche 206' du registre

à décalage 198 est la sixième broche, le signal IA2, modu-

lé et retardé de 90 , est donc retardé d'un total de six intervalles d'horloge à la sortie de l'horloge 56. Le signal de sortie de la broche 206' du registre à décalage 198 est illustré sur la figure 10F. Le signal

modulé retardé montré sur la figure 10F est une reproduc-

tion exacte du signal modulé de la sortie Q du modulateur 30, montré sur la figure 10E, déplacé vers la droite

de six intervalles d'horloge.

La multiplication des signaux est réalisée par l'application du signal modulé retardé montré sur la figure 10F au dispositif de déclenchement de signaux par l'intermédiaire de la ligne 34. Cette dernière porte à la fois les formes inversée et non inversée du signal modulé retardé par l'application du signal à un inverseur numérique classique 161. Le signal IA1 est celui montré sur la figure 1OG, à la fois sous une forme inversée et sous une forme non inversée. La multiplication est effectuée au moyen des commutateurs 82 et 86 qui sont ouverts et fermés alternativement l'un par rapport à l'autre, commutant le point 88 de la figure 9 entre les formes non inversée et inversée du signal IA'1. Le signal résultant est montré sur la figure 10H. Le signal de la figure 10H peut ensuite être transmis par un filtre passe-bas convenable 90 afin de donner une valeur moyenne ou continue, comme montré à la ligne 132 de la figure 10H. La ligne 132 représente un signal produit proportionnel à la valeur du produit de IA1 et IA2, avec un déphasage arrière de 90 introduit dans IA2. Si, par exemple, le signal A1 était proportionnel au courant porté par la ligne d'énergie et que le signal IA2 était proportionnel à la tension de la ligne, le signal produit représenté par la ligne 132 de la figure 10H serait proportionnel

à VARS.

Un avantage particulier de l'utilisation d'un modulateur delta-moinssigma tel que le modulateur 30, conjointement avec le multiplicateur décrit, est

que le signal modulé ne peut alterner qu'à des interval-

les d'horloge prédéterminés. Les techniques numériques de retard divisent nécessairement un signal d'entrée en unités ou intervalles discrets. La longueur ou la

durée de ces intervalles est une question de choix.

Des signaux de type numérique portent une information aux flancs des impulsions, au moment o le signal passe d'un niveau bas à un niveau haut, ou vice versa. Un registre à décalage constitué d'une série de circuits bistables "recherche" ces flancs d'impulsions à chaque

fois qu'il est commandé par une impulsion d'horloge.

Plus la fréquence d'horloge est élevée, plus grande est la fréquence à laquelle l'échantillonnage des flancs des impulsions du signal d'entrée est effectué. Etant donné que le retard introduit dans un signal à chaque étage d'un registre à décalage dépend de la fréquence d'horloge, les registres à décalage commandés par les impulsions d'horloge à une fréquence élevée demandent davantage d'étages, pour produire un retard donné, que des registres à décalage commandés à une fréquence d'horloge basse. Il est évident que la commande d'un registre à décalage à une basse fréquence d'horloge signifie que les flancs des impulsions de signal d'entrée sont moins souvent échantillonnés, et ceci peut être un inconvénient si la position des flancs des impulsions n'est pas connue, comme c'est le cas avec les signaux classiques à modulation par largeur d'impulsions. Le

modulateur 30 délivre un signal ayant des flancs d'impul-

sions qui n'apparaissent qu'à des intervalles d'horloge prédéterminés. En synchronisant les signaux d'horloge appliqués au modulateur et au registre à décalage 198, ce dernier "recherche" les flancs d'impulsions uniquement aux instants demandés. Ceci signifie que le nombre

d'étages de registre à décalage nécessaires pour intro-

duire un retard donné dans un signal modulé peut être inférieur à celui qui serait nécessaire dans le cas o la position des flancs des impulsions n'était pas connue avec précision. En fait, dans l'exemple donné ci-dessus, le registre à décalage peut être commandé à la même fréquence que le modulateur 30, sans perte d'informations quelles qu'elles soient. Il est donc possible d'utiliser un registre à décalage peu coûteux, possédant relativement peu d'étages, pour introduire

un retard donné dans un signal à modulation delta-

moins-sigma, alors qu'un registre à décalage beaucoup plus grand serait nécessaire pour produire un retard

comparable dans un signal comportant des flancs d'impul-

sions situés en des points aléatoires. Même si un regis-

tre à décalage à fréquence relativement élevée était utilisé pour retarder un signal modulé de façon aléatoire, de fréquence sensiblement inférieure, une certaine

perte.d'information apparaîtrait en l'absence de synchro-

nisation précise des flancs d'impulsions avec les impul-

sions d'horloge du registre a décalage. Aucune perte d'information de ce type ne se produit dans la forme de réalisation de l'invention décrite cidessus, car le modulateur et le registre à décalage sont synchronisés entre eux et les flancs d'impulsions ne sont donc pas déplacés. Les intervalles d'horloge par lesquels le registre à décalage est commandé ne doivent pas nécessairement être exactement identiques aux premiers intervalles d'horloge du modulateur 30. Il est cependant préférable que l'horloge du registre à décalage soit synchronisée sur l'horloge du modulateur. Pour éviter toute perte d'information, l'horloge du registre à décalage doit fonctionner à une fréquence qui n'est pas inférieure à celle du modulateur, mais elle peut fonctionner à des fréquences supérieures pour atteindre pratiquement tout retard souhaité. Un moyen commode pour augmenter la fréquence de l'horloge du registre à décalage, tout en maintenant la synchronisation avec les premiers intervalles d'horloge du modulateur, consiste à utiliser un diviseur de fréquence pour l'horloge du modulateur. Bien que dans l'exemple décrit ci-dessus, le retard souhaité dans le signal modulé corresponde à un nombre entier de premiers intervalles d'horloge, il peut ne pas toujours en être ainsi. Pour atteindre une plus grande souplesse dans le choix d'un retard, il peut être souhaitable d'utiliser soit un second registre à décalage, soit des étages supplémentaires d'un registre à décalage unique, qui sont commandés par des impulsions d'horloge à une fréquence supérieure et qui introduisent donc des retards incrémentiels dans le signal modulé. Les états des registres à décalage de l'élément 212 de la figure 11 illustrent une technique destinée à accroître la sélectivité du réglage numérique de temps de la présente invention. Dans cet exemple, le signal retardé de sortie de tout étage choisi du registre à décalage 198 est appliqué à un second groupe d'étages de registre à décalage montrés sur la figure

11 sous la forme d'un second registre à décalage 212.

Plusieurs circuits bistables 216 constituent le registre à décalage 212. Le signal retardé sortant du registre à décalage 198 est appliqué à l'entrée 214 du registre à décalage 212. Un signal d'horloge, ayant avantageusement une fréquence supérieure à celle de la première horloge 56, est appliqué par l'intermédiaire d'une ligne 208 aux circuits bistables formant le registre à décalage 212. La fréquence d'horloge supérieure peut commodément être obtenue au moyen d'un oscillateur 220 travaillant à une fréquence supérieure à celle de la première horloge 56. En utilisant un diviseur de fréquence convenable 210, des signaux d'horloge de différentes fréquences peuvent être appliqués aux divers étages du registre

à décalage, ainsi qu'au modulateur 30, comme souhaité.

L'expression "premiec intervalles d'horloge" utilisée ici désigne d'une façon générale les signaux

d'horloge sortant de la première horloge 56 et l'expres-

sion "seconds intervalles d'horloge" désigne les signaux sortant de la seconde horloge 220. De plus, les étages du registre à décalage illustrés sur la figure 11 peuvent

être considérés comme constituant soit le premier regis-

tre à décalage 198 et le second registre à décalage 212, soit un registre à décalage unique comportant plusieurs étages qui sont commandés par des impulsions d'horloge à diverses fréquences choisies. En utilisant des oscillateurs séparés ou un oscillateur unique associé à un diviseur de fréquence, la présence de signaux d'horloge différents accroît la souplesse des techniques

de décalage numérique utilisées dans la présente invention.

Le retardement d'un signal à l'aide d'un registre à décalage comportant un certain nombre d'étages, tous commandés par les impulsions d'horloge de la même fréquence, permet de retarder un signal d'un nombre quelconque d'intervalles discrets, ces intervalles pouvant atteindre

le nombre maximal d'étages du registre à décalage.

En utilisant des étages supplémentaires commandés par des signaux d'horloge différents, des intervalles de

retard choisis supplémentaires peuvent être obtenus.

Un signal peut être transmis par un premier registre à décalage et retardé d'un certain nombre de premiers intervalles, puis transmis par un second groupe d'étages

de registre à décalage et retardé d'un nombre supplémen-

taire de seconds intervalles. Ainsi, un retard égal pratiquement à tous incréments entiers et fractionnels

souhaités des premiers intervalles peut être obtenu.

Une souplesse similaire peut être obtenue dans les

retards de signaux par des moyens numériques par l'utili-

sation d'une seconde horloge qui fonctionne à la même fréquence que la première horloge, mais qui est décalée dans le temps d'une valeur souhaitée. Par exemple, si un signal est transmis à travers un premier registre

à décalage commandé par des premiers intervalles d'hor-

loge, puis qu'il est transmis à un étage supplémentaire commandé par l'inverse des signaux d'horloge présentant les premiers intervalles, un retard supplémentaire égal à la moitié d'un premier intervalle d'horloge est introduit. Suivant le décalage entre les signaux d'horloge appliqués au premier et second groupes d'étages du registre à décalage, on peut introduire pratiquement

toute valeur de retard.

Un exemple du fonctionnement du modulateur et du dispositif numérique de temporisation des figures 9 et 11 est donné sur les figures 12A à 12D. En supposant un premier signal d'horloge appliqué par l'horloge 56 telle que montrée sur la figure 122 et un second signal d'horloge produit par la seconde horloge 220 et analogue à celui montré sur la figure 10A, le signal modulé appliqué à l'entrée du registre à décalage est retardé de la manière décrite ci-dessous. Dans cet exemple, la seconde horloge 220 présente une fréquence égale exactement au double de celle de la première horloge 56. Si, par exemple, un retard égal à deux fois et demieles premiers intervalles d'horloge est souhaité

dans le signal modulé, le registre à décalage est confi-

guré de façon que la broche de sortie 206" soit connectée à l'entrée 214 du second registre à décalage. De cette manière, un signal modulé d'entrée arrivant par la ligne 53 est transmis par les deux premiers étages 200 et 201 du registre à décalage et arrive au premier étage du second registre à décalage 212, après quoi le signal sort par la broche 218. Le signal est retardé de deux premiers intervalles d'horloge complets, et d'un second intervalle d'horloge supplémentaire par un tel dispositif. En supposant qu'un signal modulé, tel que montré sur la figure 12C, est appliqué à l'entrée du montage décrit ci-dessus, le signal de sortie à la broche 218 est celui montré sur la figure 12D. Le signal modulé retardé représenté sur la figure 12D est exactement identique au signal modulé représenté sur la figure 12C, mais retardé de deux fois et demie

les premiers interva.les d'horloge.

La technique de décalage numérique du multi-

plicateur selon l'invention présente l'avantage, propre

aux circuits électroniques numériques, d'être relative-

ment exempte de dérive et d'erreur. En outre, le réglage de temps est réalisé d'une manière indépendante du signal ajusté. En d'autres termes, il ne dépend pas de la fréquence du signal ajusté avec le temps. Le système représenté sur la figure 9 permet un réglage de phase lors de la multiplication de deux signaux analogiques, sans utilisation de réseaux RC et des perturbations de signal qui leur sont associées. Si la modulation delta-moins-sigma est utilisée dans la multiplication, la dimension des registres à décalage utilisés ne doit pas nécessairement être trop importante, tandis qu'un niveau élevé de précision est cependant obtenu. Pour obtenir une précision élevée avec le système de mesure de puissance selon l'invention,

sur une large gamme dynamique, il est important d'élimi-

ner les erreurs de décalage des éléments actifs de c-rcui'. Des erreurs de décalage d'amplitude suffisante pour nuire à la précision de la mesure apparaissent souvent dans des amplificateurs opérationnels à bon

marché. L'expression "décalage de tension" est globale-

ment définie comme étant la différence de tension entre deux entrées d'un élément actif de circuit, tel qu'un

amplificateur opérationnel, lorsque la sortie est zéro.

Elle désigne une discordance entre les entrées de l'am-

plificateur, et le système de mesure selon l'invention comporte un dispositif de compensation de décalage

qui corrige cette discordance.

La figure 13 représente un dispositif per-

fectionné de compensation de décalage tel qu'appliqué à un amplificateur unique. La théorie fondamentale du dispositif de compensation de décalage consiste à utiliser un condensateur ou autre élément d'emmagasinage qui est connecté à une entrée de l'amplificateur, puis qui est chargé à une tension de compensation. Il convient de noter que d'autres dispositifs équivalents destinés à emmagasiner et appliquer une tension à une entrée d'amplificateur pourraient être utilisés à la place d'un condensateur. Les amplificateurs opérationnels comportent souvent plus de deux entrées et ils comportent parfois une ou plusieurs entrées conçues spécifiquement à des fins de compensation de décalage. L'invention travaille également bien pour compenser le décalage d'amplificateurs comportant des entrées supplémentaires. Toute entrée désignée pour recevoir une tension de

décalage afin de corriger un décalage de tension consti-

tue l'entrée à laquelle le condensateur est connecté.

Le dispositif comprend en outre des moyens destinés à charger le condensateur à une tension de décalage qui annule sensiblement l'effet du décalage de tension d'une autre entrée de l'amplificateur. Pour des raisons de simplicité, seul l'amplificateur 70 (figure 1) est montré sur la figure 13, bien que le dispositif de

compensation de décalage selon l'invention puisse corri-

ger séquentiellement plusieurs amplificateurs, comme

décrit ci-dessous.

Le dispositif de compensation de décalage d'amplificateur, tel qu'appliqué à l'amplificateur 70, comprend un élément d'emmagasinage de décalage, tel qu'un condensateur C1, connecté à une première entrée choisie 181 de l'amplificateur. Un circuit 128 d'annulation, connecté par des commutateurs à la fois à l'élément d'emmagasinage de décalage et à la seconde entrée choisie 183 de l'amplificateur 70, est également

prévu. Le circuit 182 d'annulation comprend un amplifica-

teur 184 de charge connecté à la seconde entrée de l'amplificateur 70 par l'intermédiaire d'un commutateur A1. Le circuit d'annulation comporte en outre un élément d'emmagasinage temporaire, à savoir un condensateur

186, et une série de commutateurs B, D et E qui connec-

tent le condensateur 186 à l'amplificateur 184 de charge, comme décrit cidessous. Des commutateurs supplémentaires G1 et H1 connectent l'amplificateur 184 de charge à un circuit de charge qui règle la tension emmagasinée

sur le condensateur C1.

Le signal IA2 du courant de ligne est appliqué à l'entrée à inversion 183 de l'amplificateur 70, qui est de façon idéale une terre virtuelle. Tout décalage de tension dans l'amplificateur 70 apparaît initialement sous la forme d'une tension à l'entrée à inversion 183. Lorsque le condensateur C1 est chargé, la tension appliquée à l'entrée 183 à inversion diminue jusqu'à

ce qu'une condition virtuelle de terre soit atteinte. La différence entre la tension de compensation V ap-

pliquée à C1 et le décalage de tension réelle de l'ampli-

ficateur 70 est appelée tension d'erreur Verr qui appa-

raît à l'entrée 183. Le but du dispositif de compensation de décalage selon l'invention est de réduire jusqu'à un minimum la tension d'erreur Vr err Le dispositif de compensation de décalage comprend des moyens de commande destinés à assumer

les fonctions indiquées dans le cadre 190. Essentielle-

ment, le dispositif de commande manoeuvre les commutateurs A1, B, D, E, G1 et H1 pour produire une série de périodes de transfert et de charge de façon séquentielle. Durant une période initiale de transfert, les commutateurs A1, B et D sont fermés et les commutateurs E, G1 et Hil sont ouverts. Le commutateur Al étant fermé, la

tension Verr est appliquée à l'entrée directe de l'ampli-

ficateur de charge 184 qui est monté en amplificateur à gain unitaire. Le commutateur B, qui est fermé pendant les périodes de transfert, établit une connexion de réaction entre la sortie 192 de l'amplificateur de charge 184 et l'entrée directe 226. Une première borne 228 du condensateur 186 d'emmagasinage temporaire est également connectée à l'entrée à inversion 226. Le commutateur D, lorsqu'il est fermé, connecte une seconde borne 230 du condensateur 186 à la masse. Ainsi, pendant la période de transfert, la tension Verr apparaît à la sortie 192 de l'amplificateur et est emmagasinée sur le condensateur 186 d'emmagasinage temporaire, ainsi que le décalage de tension de l'amplificateur de charge 184 (VoffstAmp 184) Pendant une période de charge suivante, le dispositif de commande 190 ouvre les commutateurs Ai, B et D et ferme les commutateurs E, G1 et H1. Ceci sert à déconnecter la seconde borne 230 du condensateur 186 de la masse et à la connecter à la sortie 192 de

l'amplificateur, dans une seconde boucle de réaction.

Le résultat est qu'une tension -Verr apparait à la sortie 192 de l'amplificateur. Le décalage interne

de l'amplificateur de charge 184 (Voffst Amp 184) est an-

nulé par la valeur égale et opposée de la composante -Voffst Am 184 qui est appliquée à la sortie 192 et

qui provient du condensateur 186. La fermeture du commu-

tateur G1 et l'ouverture du commutateur Ai pendant la période de charge provoquent également l'application de la tension Vcomp, présente aux bornes du condensateur Cl d'emmagasinage de décalage, à l'entrée directe de

l'amplificateur de charge 184. La tension -V rr étant pré-

sente à la sortie 192 de. l'amplificateur de charge et la tension Vmp étant appliquée à son entrée (pendant comp la période de charge), un courant -Ier est établi à travers l'impédance 224 et le commutateur H1 qui règle la tension Vcomp dans le sens nécessaire pour comp réduire la tension Verr lors de la période de transfert err suivante. La figure 14 illustre le fonctionnement

du dispositif de compensation de décalage lors de condi-

tions de mise en marche. En supposant que la tension Voffst-Amp 70 représente le décalage le tension entre les entrées de l'amplificateur 70 et que la charge appliquée au condensateur C1 (Vcomp) est initialement nulle, la tension Verr, pendant la période de transfert initiale, est égale à Voffst Amp 70 Pendant la période de charge suivante, une tension Verr apparaît à la err sortie 192 de l'amplificateur. Un courant -Ierr est alors err appliqué au condensateur 186, augmentant la valeur de Vcomp. La tension Vcomp appliquée au condensateur C1 est destinée à réduire sensiblement l'erreur de décalage de l'amplificateur 70 jusqu'àa la période de transfert suivante. Les valeurs de la résistance 224 et du condensateur C sont choisies de façon à produire un courant -Ierr qui ne modifie pas excessivement la tension appliquée au condensateur C1 pendant toute période de charge unique. Le condensateur C1 ne se charge donc pas à la tension complète de décalage pendant

les tous premiers cycles de transfert et de charge.

Lorsque Vcomp approche de Voffst-Amp 70), la tension Verr diminue de plus en plus. Finalement Verr approche d'une valeur minimale stable suffisante pour compenser les courants de fuite et autres signaux transitoires présents dans le circuit. A ce stade, les erreurs de

décalage sont pratiquement éliminées.

Des périodes suivantes de transfert et de charge peuvent soit suivre immédiatement les périodes précédentes de transfert et de charge, soit en être espacées par une temporisation. Dans la forme préférée de réalisation, o d'autres amplificateurs font l'objet d'une compensation de décalage à l'aide du même circuit 182 d'annulation, les pér:.odes de transfert et de charge associées à des amplificateurs quelconques sont espacées d'intervalles de temps prédéterminés. En référence à la figure 14, la période de transfert suivante présente une tension Verr qui est plus petite, comme indiqué err en 222. Comme précédemment, Ver est d'abord emmagasiné sur un condensateur 186 puis, pendant la période de

charge suivante, il apparaît à la sortie 192 de l'ampli-

ficateur de charge une tension -V err. Pendant cette err période de charge, le courant -Ierr est additionné err à la charge du condensateur C1, ce qui réduit davantage l'amplitude de Verr pendant la période de transfert suivante. Au cours des cycles qui suivent, la tension Vcomp appliquée au condensateur C1 approche du décalage réel de tension de l'amplificateur 70, réduisant la

tension Verr pratiquement à zéro.

Le dispositif de compensation de décalage décrit ci-dessus en ce qui concerne l'amplificateur 70 peut compenser de façon similaire le décalage de

plusieurs éléments amplificateurs. La figure 15 repré-

sente la forme préférée de réalisation du dispositif de compensation de décalage utilisé pour compenser le décalage de cinq amplificateurs différents. Les cinq amplificateurs dont le décalage doit être compensé par le dispositif du système de mesure sont les suivants:

l'amplificateur 70 de gain du signal de courant, l'ampli-

ficateur 74 d'inversion du signal de courant, l'amplifi-

cateur 46 d'intégration du premier modulateur, l'amplifi-

cateur 108 d'intégration du convertisseur de sortie

de la puissance active, et l'amplificateur 180 d'intégra-

tion du convertisseur de sortie VARS/Q. Chacun des amplificateurs est analogue à l'amplificateur 70 de gain décrit en regard de la figure 13, par le fait que tous ces amplificateurs possèdent des entrées à inversion virtuellement à la masse, auxquelles un signal est appliqué. Chacun de ces amplificateurs comporte des éléments respectifs d'emmagasinage à décalage, à savoir des condensateurs C1 à C5. Les entrées directes des amplificateurs sont connectées à l'amplificateur

* 184 de charge du circuit 182 d'annulation par l'intermé-

diaire de commutateurs respectifs A1 à A5, comme montré sur la figure 15. Des paires de commutateurs équivalents à G1 et H1 de la figure 13, à savoir G1 à G5 et H1 à H5, connectent l'amplificateur de charge 184 aux condensateurs d'emmagasinage de décalage respectifs

des amplificateurs.

Un circuit unique 182 d'annulation emmagasine

la tension d'erreur et charge le condensateur d'emmagasi-

nage de décalage de chaque amplificateur en utilisant la séquence décrite ci-dessous. Pour plus de clarté, le circuit de commande des divers commutateurs montrés sur la figure 15 est supprimé. Un contrôleur classique de tout type convenable peut être utilisé pour commander les commutateurs conformément au diagramme des temps illustré sur la figure 16. Le contrôleur ferme d'abord les commutateurs Ai, B et D pendant une période de transfert initiale pour l'amplificateur 70, puis ouvre les commutateurs Ai, B et D et ferme les commutateurs E, G1 et H1 pendant une période de charge. Le contrôleur établit ensuite des périodes successives supplémentaires

de transfert et de charge pour chacun des autres amplifi-

cateurs devant faire l'objet d'une compensation de décalage. Après la période de charge de l'amplificateur 70, la période de transfert de l'amplificateur 74 commence, le contrôleur fermant les commutateurs A2, D et B puis ouvrant ces commutateurs et fermant les commutateurs E, G2 et H2 pendant la période de charge

suivante. Dans le cas de l'amplificateur 46, les commuta-

teurs A3, B et D sont fermés pendant la période de transfert et les commutateurs E, G3 et H3 sont fermés pendant la période de charge. Pour l'amplificateur 108, les commutateurs A4, B et D sont fermés pendant la période de transfert et les commutateurs E, G4 et H4 sont fermés pendant la période de charge. Enfin, pour l'amplificateur 180, les commutateurs A5, B et D sont fermés pendant la période de transfert et les commutateurs E, G5 et H5 sont fermés pendant la période

de charge.

- Après qu'une période de transfert et de charge a été achevée pour un amplificateur, tous les commutateurs associés à cet amplificateur, à savoir les commutateurs A, G et H, sont laissés en position ouverte. La charge emmagasinée sur les condensateurs respectifs d'emmagasinage de charge reste jusqu'à ce que la séquence du contrôle produise une nouvelle période

de charge associée à ce condensateur. Bien qu'une certai-

ne diminution de la charge se produise, les erreurs dues à la compensation de la tension sont sensiblement réduites pour chacun des amplificateurs. La fréquence à laquelle le contrôl61e ouvre et ferme les commutateurs associés au dispositif de compensation de décalage

est une question de choix, mais elle peut être sensible-

ment inférieure à la fréquence des horloges associées

au système de mesure.

Le dispositif de compensation de décalage décrit peut être utilisé pour corriger des erreurs de décalage dans tout nombre d'éléments amplificateurs associés à un système de mesure. Un circuit unique d'annulation tel que le circuit 182 peut être connecté séquentiellement jusqu'à N éléments amplificateurs et à leurs éléments d'emmagasinage associés au cours

d'une séquence de périodes de transfert et de charge.

Un tel dispositif de compensation de décalage est écono-

mique et il convient idéalement à l'utilisation de circuits intégrés de technologie CMOS o des erreurs de décalage peuvent poser des problèmes. Bien qu'étant décrit dans son application au système de mesure selon l'invention, le dispositif de compensation de décalage peut être appliqué aussi bien à d'autres types de circuits de mesure de puissance utilisant des amplificateurs opérationnels. Un tel circuit de mesure peut comprendre, par exemple, tous moyens convenables pour multiplier les signaux analogiques représentant le courant et la tension, ainsi que tout convertisseur ou circuit convenable de filtrage destiné à produire un signal de sortie à- partir du signal produit. En supposant que le système de mesure utilise jusqu'à N éléments amplificateurs dans ses divers composants, le dispositif de compensation de décalage selon l'invention peut éliminer sensiblement les erreurs de décalage de la

manière décrite ci-dessous.

Les N éléments amplificateurs comprennent chacun plusieurs entrées. Une première entrée choisie de l'un quelconque de ces amplificateurs est l'entrée destinée à recevoir une tension de compensation pour

la correction du décalage de tension. N éléments d'emma-

gasinage de décalage, tels que des condensateurs, sont également prévus. L'un des N éléments d'emmagasinage de décalage est connecté à la première entrée choisie de chacun des N éléments amplificateurs. Les éléments d'emmagasinage de décalage reçoivent des tensions de compensation qui réduisent sensiblement l'erreur de décalage à une autre entrée de l'élément amplificateur à laquelle elle est appliquée, l'autre entrée étant désignée la seconde entrée choisie. Toute différence entre la tension de compensation appliquée à l'élément d'emmagasinage de décalage et le décalage de tension de l'élément amplificateur est une tension d'erreur qui apparait à la seconde entrée choisie de l'élément amplificateur. Un circuit d'annulation tel que le circuit 182 est également prévu pour le système de mesure de puissance. Le circuit d'annulation peut être connecté successivement à chacun des N éléments amplificateurs et à l'élément d'emmagasinage de décalage qui lui est

associé. Dans la description qui suit, l'élément amplifi-

cateur auquel le circuit d'annulation est connecté, y compris son élément d'emmagasinage associé, est appelé l'élément amplificateur choisi. De la même manière

que dans le système décrit ci-dessus, le circuit d'annu-

lation est d'abord connecté à la seconde entrée de l'élément amplificateur choisi, pendant une période de transfert intermittente. Le circuit d'annulation est ensuite connecté à l'élément d'emmagasinage de décalage associé à l'élément amplificateur choisi pendant la période de charge intermittente suivant la période de transfert. Un dispositif de commande connecte ensuite le circuit d'annulation séquentiellement aux N éléments amplificateurs restants pour établir des périodes de transfert et de charge pour chacun de ces éléments amplificateurs. La séquence est répétée de façon continue, de manière que tous les éléments amplificateurs soient soumis à une compensation de décalage et les erreurs de décalage du système de mesure soient sensiblement

éliminées.

Grace à la présence du dispositif de compen-

sation de décalage décrit ci-dessus, le système de mesure selon l'invention mesure la puissance avec un

degré élevé de précision sur une large gamme dynamique.

La nécessité d'utiliser des amplificateurs sans erreurs ou étalonnés, d'un coût relativement élevé, est éliminée,

ce qui rend le système de mesure relativement bon marché.

Le système produit des affichages parallèles en continu de la puissance, à la fois en watts et en VARS ou Q. Etant donné que le signal de sortie du modulateur 30 est commandé avec précision aux premiers intervalles d'horloge, il est possible de manipuler le signal à l'aide d'une logique numérique. Un registre à décalage

peut être commodément utilisé pour introduire la tempori-

sation nécessaire à la production d'un déphasage appro-

prié pour les mesures en VARS et Q. En choisissant simplement l'étage approprié dans le registre à décalage, on peut ajuster le retard appliqué au signal modulé afin de produire le signal de sortie souhaité (VARS ou Q. 50 ou 60 Hz). L'invention évite donc les dispositifs

analogiques accordés de décalage de phase pour la produc-

tion du retard de tension souhaité. Etant donné que le signal de sortie du modulateur peut être appliqué

à la fois à un convertisseur de puissance et à un conver-

tisseur VARS/Q, des lectures simultanées peuvent être effectuées à l'aide d'un seul modulateur. Le système produit en outre des signaux numériques de sortie pour chaque polarité de l'énergie parcourant la ligne. Une information maximale est donc obtenue avec un degré

de précision élevé, d'une manière efficace et économique.

La figure 17 représente une partie d'une autre variante du modulateur qui est sensiblement plus

simple que la forme de réalisation du modulateur repré-

senté en 30 sur la figure 2. Dans cette forme de réalisa-

tion, un condensateur 44 est monté entre le noeud 36

de sommation et la masse. Le condensateur 34 sert d'inté-

grateur de modulation. L'entrée d'inversion d'un compara-

teur 50 est également connecté au noeud 36 alors que l'entrée directe est connectée a la masse. Le comparateur

50 produit un signal de commande en réponse à des varia-

tions de tension appliquées au noeud 36 qui est relié à un circuit bistable 52. Ce dernier est utilisé pour commander deux commutateurs qui appliquent un signal

de réaction au noeud 36 comme décrit ci-après.

Les figures 18A à 18E illustrent plusieurs

signaux produits par le modulateur de la figure 17.

Un signal d'entrée VL est représenté sur la figure 18A. Il est évident que, dans des applications à la mesure de puissance sur des courants alternatifs, la tension VL est sinusoïdale. Initialement, le commutateur 58 est supposé être fermé, et un courant de référence

négatif est appliqué au noeud 36 de sommation par l'in-

termédiaire de la résistance 40. Les valeurs de V1-

et de la résistance 40 sont choisies de façon à produire un courant IF qui est grand par rapport au signal d'entrée IA1. Le courant Idiff possède donc une valeur nette

négative, le courant provenant du condensateur 44.

Par conséquent, le signal intégré de tension de différence

diminue initialement, comme montré sur la figure 18C.

L'horloge 56 produit un signal tel que montré sur la figure 18B. Le circuit bistable 52 est commandé par le flanc avant de chaque impulsion d'horloge à progression croissante. A l'impulsion d'horloge a, le signal intégré de différence de la figure 18C n'est pas encore passé par le seuil du comparateur 50, de sorte que la sortie Q reste basse et la sortie Q haute et que le signal de différence continue sa décroissance par intégration. Etant donné que le signal de différence est appliqué à l'entrée d' Enversion. du comparateur

50, lorsqu'il passe par le seuil, la sortie du compara-

teur passe du niveau bas au niveau haut. Le signal de commande montré sur la figure 18D représente le signal de sortie du comparateur 50. Par conséquent, à l'impulsion d'horloge b, le circuit bistable 52 change d'état et la sortie Q passe du niveau bas au niveau haut. Lorsque la sortie Q passe au niveau haut, la sortie Q passe au niveau bas et le commutateur 60 est fermé alors que le commutateur 58 s'ouvre. Un signal positif de référence est alors appliqué au noeud 36 de sommation, provoquant la croissance du signal Idiff intégré jusqu'à l'impulsion d'horloge suivante c. Entre les impulsions d'horloge b et c, le signal intégré de différence passe de nouveau par le niveau de seuil du comparateur 50, faisant passer au niveau bas le premier signal de commande. La sortie Q passe alors au niveau bas à l'impulsion d'horloge suivante, rendant de nouveau négatif le signal de référence appliqué au noeud 36 de sommation. Lorsque la tension VL augmente, la pente du signal de différence change et sa valeur diminue jusqu'à ce que le signal passe de nouveau par le niveau de seuil. La sortie Q reste basse jusqu'à

la détection d'un changement du premier signal de comman-

de à l'impulsion d'horloge f. La sortie Q passe alors au niveau haut, faisant de nouveau passer le signal de référence d'une valeur négative à une valeur positive. Le circuit et le procédé décrits ci-dessus

fonctionnent à la manière d'un convertisseur delta-

moins-sigma dans lequel seule la différence entre les

signaux d'entrée et de référence est intégrée et mesurée.

Le circuit maintient toujours le signal intégré de différence autour du niveau de seuil du comparateur 50. La sortie Q du circuit bistable 52 est choisie en tant que premier signal de sortie ayant un niveau moyen ou une amplitude moyenne, avec le temps, qui

est proportionnel à l'amplitude de VL.

La figure 19 représente un circuit modulateur analogue à celui de la figure 17, qui comporte une

variante du dispositif de compensation de décalage.

Dans cette forme de réalisation, le comparateur 50, qui est un amplificateur opérationnel, comporte un

dispositif de compensation destiné à éliminer sensible-

ment toute erreur de décalage résultant d'un décalage de tension existant entre les entrées 306 et 308 de l'amplificateur. Comme décrit précédemment, un décalage de tension est généralement défini comme étant la tension demandée entre les entrées d'un amplificateur pour obtenir zéro en sortie. De façon idéale, un décalage

de tension est nul, mais dans la plupart des amplifica-

teurs opérationnels utilisés en pratique, un décalage de valeur inconnue est habituellement présent. Avec la présente invention, un premier élément d'emmagasinage, tel qu'un condensateur 302, est connecté à l'une des entrées de l'amplificateur, et une tension de décalage

sensiblement égale au décalage de tension de l'amplifica-

teur est emmagasinée sur l'élément d'emmagasinage afin de compenser le décalage de tension. Dans l'exemple montré sur la figure 19, le condensateur 302 est placé sur le trajet électrique entre le noeud 36 de sommation et l'entrée 306 à inversion de l'amplificateur. Il convient de noter que le condensateur 302, de même

que le condensateur 44 et les autres éléments d'emmagasi-

nage utilisés dans les formes de réalisation décrites ci-après, représente un type d'élément d'emmagasinage pouvant être utilisé, et que d'autres types d'éléments de circuit, tels que des registres avec des convertisseurs

numériques/analogiques et autres, pourraient être utili-

sés pour les divers éléments d'emmagasinage de la présente invention. Le dispositif de compensation de décalage comprend également une boucle 300 de réaction qui est connectée de façon intermittente, de part et d'autre de l'amplificateur 50, entre l'entrée d'inversion 306 et la sortie de l'amplificateur par l'intermédiaire d'un commutateur C. Lorsque ce dernier est fermé, le décalage de tension apparaît à une faible impédance à l'entrée 306. Pour emmagasiner la tension produite par la boucle de réaction sur le condensateur 302, des commutateurs A et B sont prévus pour déconnecter une extrémité du condensateur du noeud 36 de sommation

et pour la connecter à la masse commune 305.

Les moyens destinés à commander le dispositif de compensation de décalage montré sur la figure 19 comprennent une horloge 56 et la figure 20 illustre la fonction de commande. Le circuit bistable 52 est commandé par le flanc avant de chaque période d'horloge, comme indiqué par des flèches 312. Chaque impulsion

à progression croissante représente une impulsion d'hor-

loge. Juste au moment o l'impulsion d'horloge commence à passer du niveau bas au niveau haut, les commutateurs B et C sont à l'état hors et le commutateur A est à l'état en, ce qui signifie que la boucle de réaction contournant l'amplificateur 50 est déconnectée et que

le condensateur 302 est connecté-au noeud 36 de sommation.

Dès que l'impulsion d'horloge commence, les commutateurs B et C passent à l'état en et le commutateur A passe à l'état hors, connectant la boucle de réaction autour

de l'amplificateur et connectant une borne du condensa-

teur 302 à la masse. Pendant cette période, appelée la période d'annulation, le décalage de tension +Vfft de offst l'amplificateur 50 apparaît à l'entrée 306. Liant donné que le condensateur 302 est connecté entre l'entrée 306 et la masse, la tension +Voffst est emmagasinée sur le condensateur. Pendant la deuxième moitié de chaque période d'horloge, appelée période de mesure, les commutateurs B et C sont de nouveau hors et le commutateur A est en. L'entrée 308 directe étant à la masse, l'erreur à l'entrée 306 à inversion est la

valeur négative du décalage de tension -Voffst. Par con-

séquent, le signal étant comparé au niveau de seuil par le comparateur 50, lorsque A est fermé et que B et C sont ouverts, la tension au noeud 36 de sommation est constituée par le signal intégré de différence,

plus la tension +Voffst plus la tension -Voffst. Le déca-

lage de tension du comparateur 50 est donc annulé et l'erreur, qu'il introduirait autrement dans la mesure

du seuil, est essentiellement éliminée.

Une autre forme de réalisation d'un modula-

teur utilisant un dispositif de compensation de décalage

est montrée sur la figure 21. Dans cette forme de réali-

sation, le dispositif 298 de mesure comporte des premier

et second éléments amplificateurs 328 et 336, respective-

ment, qui servent de comparateurs et qui sont connectés alternativement entre le noeud 36 de sommation et le

circuit bistable 52. Un premier amplificateur 328 com-

porte une boucle commutable 324 de réaction connectant

sa sortie 330 à son entree 326 à inversion par l'intermé-

diaire d'un commutateur D. Un premier élément d'emmagasi-

nage, sous la forme d'un condensateur 316, est monté dans le trajet électrique compris entre le noeud 36 de sommation et l'entrée 320 a inversion par l'intermé- diaire d'un commutateur E. Un trajet est établi entre une borne 318 du condensateur 316 et la masse, par l'intermédiaire d'un commutateur F. Le second élément

amplificateur 336 comprend également une boucle commuta-

ble 332 de réaction montée entre la sortie 338 et l'en-

trée 334 à inversion par l'intermédiaire d'un commutateur G, et un élément d'emmagasinage tel qu'un condensateur 320 est placé sur le trajet électrique entre l'entrée

334 à inversion et le noeud 36 de sommation, par l'inter-

médiaire d'un commutateur H. Un trajet est établi entre

une borne 322 du condensateur 320 et la masse par l'in-

termédiaire d'un commutateur J. La forme de réalisation de la figure 21

est conçue pour former deux circuits comparateurs paral-

lèles à compensation de décalage destines & mesurer

le signal intégré de différence au noeud 36 de sommation.

Lorsque les commutateurs E et Kv sont fermés, le premier élément amplificateur 328 applique le premier signal de commande au circuit bistable 52 et lorsque les commutateurs H et L sont fermés, le second élément amplificateur 336 applique le premier signal de commande au circuit bistable 52. En fermant les commutateurs E, G, J et K et en ouvrant les commutateurs D, F, H et L, on place le premier élément amplificateur 328 en mode de mesure appliquant le signal de commande au circuit bistable 52, et le second amplificateur 336 en mode d'annulation dans lequel le décalage de tension de l'élément amplificateur 336 est emmagasiné sur le condensateur 320. Le stockage de la tension Voffst sur les condensateurs 316 et 320 est réalisé

exactement de la même manière qu'avec l'élément amplifi-

cateur 50 et le condensateur 302 de la forme de réalisa-

tion sur la figure 19. En inversant tous les commutateurs, c'est-à-dire en fermant les commutateurs D, F, H et L et en ouvrant les commutateurs E, G, J et K, on place

l'amplificateur 328 en mode d'annulation et l'amplifica-

teur 336 en mode de mesure dans lequel le signal intégré de différence au noeud 36 de sommation est appliqué

à l'entrée 334 à inversion par l'intermédiaire du conden-

sateur 320, compensant le décalage de tension de l'ampli-

ficateur 336 et appliquant un premier signal de commande

exempt d'erreur à l'entrée D du circuit bistable 52.

Un avantage de la forme de réalisation montrée sur la figure 21 par rapport à celle de la figure 19 est qu'un amplificateur à compensation de décalage

est constamment disponible dans son mode de mesure.

En outre, la commutation entre les modes de mesure et d'annulation de la forme de réalisation de la figure

19 apparaît à la fréquence de l'horloge 56. Si la fré-

quence d'échantillonnage, telle que déterminée par la fréquence de l'horloge 56, est suffisamment élevée, les éléments amplificateurs quiservent de comparateurs sont incapables de se stabiliser après chaque période d'annulation, et des erreurs sont introduites. La forme de réalisation de la figure 21, qui utilise une logique classique de commande pour manoeuvrer les commutateurs D, E, F, G, H, J et L, représentée par l'élément 340, peut être commandée à une fréquence différente de celle de l'horloge 56. Un diviseur classique de fréquence

peut être utilisé pour réduire la fréquence des opéra-

tions de commande, par exemple.

Pour assurer qu'un temps convenable est

prévu pour les amplificateurs dans la forme de réalisa-

tion de la figure 21 pour qu'ils se stabilisent après chaque période d'annulation, la logique 340 de commande, qui sert de moyen de commande pour la manoeuvre des commutateurs D, E, F, G, H, J, K et L, prolonge la période de mesure de chaque élément amplificateur afin de laisser le temps pour la stabilisation. La figure 22 est un diagramme des temps montrant les opérations

des commutateurs D, E, F, G, H, J, K et L sous la com-

mande de la logique 340. Les commutateurs K et L, qui connectent les sorties des premier et second éléments amplificateurs, respectivement, au circuit bistable 52, sont commandés en déphasage l'un par rapport à l'autre. Le commutateur K est fermé la moitié du temps et ouvert l'autre moitié du temps, et le commutateur L est ouvert pendant que le commutateur K est fermé, et vice versa. En plus de commander les commutateurs qui connectent les amplificateurs au circuit bistable 52, la logique 340 de commande commande également les commutateurs qui déterminent les périodes d'annulation

et de mesure des amplificateurs 328 et 336. Les commuta-

teurs D, E et F servent à connecter une boucle de réac-

tion entourant l'amplificateur 328 et à connecter une borne 318 du condensateur 316 à la masse, exactement de la même manière que dans la forme de réalisation de la figure 19. Les commutateurs G, H et J assument la même fonction pour l'amplificateur 306. Ainsi qu'on peut le voir sur la figure 22, les périodes d'annulation et de mesure de chacun des éléments amplificateurs n'ont pas la même durée. La période d'annulation du premier amplificateur 328, par exemple, commence lorsque

le commutateur K s'ouvre et s'achève avant que le commu-

tateur K se referme. De façon similaire, la période d'annulation du second amplificateur 336 commence lorsque

le commutateur L s'ouvre et s'achève avant que le commu-

tateur L se referme. Par conséquent, la période d'annula-

tion de chaque amplificateur est plus courte que la période de mesure, la différence correspondant à un intervalle prédéterminé. Il en est ainsi afin de laisser le temps aux amplificateurs de se stabiliser avant

qu'ils soient connectés au circuit bistable 52.

Il convient de noter que, en plus de laisser un temps supplémentaire pour la stabilisation des ampli- ficateurs avant la connexion du premier ou du second amplificateur au circuit bistable, la logique 340 de commande fonctionne, de par sa nature, plus lentement que l'horloge 56. Ainsi qu'on peut le voir sur la figure 22, le signal d'horloge NRL, qui n'est pas représenté à

l'échelle, travaille à une fréquence sensiblement supé-

rieure à celle de l'un quelconque des commutateurs de la figure 21. La logique 340 de commande comprend avantageusement un diviseur de fréquence prévu à cet effet. La forme de réalisation montrée sur la figure

21 peut donc utiliser une horloge à fréquence relative-

ment élevée, par exemple 10 kHz, pour produire un échan-

tillonnage fréquent et une résolution relativement élevée, tandis que l'annulation et la compensation de décalage des éléments amplificateurs sont effectuées à une fréquence assez basse pour minimiser les erreurs dues à la réponse lente des amplificateurs. Sur la figure 22, les périodes d'annulation sont indiquées

en PA et les périodes de mesure en PM.

Le procédé selon l'invention mis en oeuvre par la forme de réalisation de la figure 21 comprend une étape supplémentaire dans l'opération de mesure pour établir une commutation entre les premier et second

éléments amplificateurs 328 et 336, respectivement.

L'étape de compensation consiste à effectuer une mesure avec le premier élément amplificateur et une annulation du second élément amplificateur, puis à effectuer une mesure avec le second élément amplificateur et à annuler le premier élément amplificateur, en un cycle continu, de manière qu'au moins l'un des éléments amplificateurs à compensation de décalage soit connecté constamment au noeud de sommation. Dans la forme préférée du procédé de l'invention, les périodes d'annulation et les périodes de mesure sont diffrenes 3t les so n de preéféerence plus lentes que les intervalles d'horloge. En outre, les périodes d'annulation sont plus courtes que les périodes de mesure pour chaque élément amplificateur,

conformément au diagra-xe des temps de la figure 22.

La période de mesure d'un élément amplificateur commence avant la fin de la période de mesure de l'autre élément amplificateur afin que toutes erreurs dues à la lenteur de la réponse du comparateur du premier des éléments amplificateurs, lorsqu'il est commuté initialement

d'une annulation à une mesure, soient éliminées.

Le fonctionnement de la forme de réalisation de la figure 21 donne les résultats illustrés sur les figures 18A à 18E.. En supposant que la tension VL soit telle que montrée à la figure 18A, le signal intégré de différence apparaissant au - noeud 36 de sommation est tel que montré sur la figure 18C. Le premier signal de commande de la figure 18D et je signal de la sortie

Q de la figure 18E ne sont pas affectés par le fonction-

nement intermittent et les périodes cycliques d'annula-

tion et de mesure des amplificateurs 328 et 336. La forme de réalisation de la figure 21 offre une plus grande précision à des fréquences d'horloge plus élevées,

mais elle est par ailleurs, du point de vue fonctionne-

ment, identique à la forme de réalisation de la figure 19. Le modulateur 30 utilisé dans le système de mesure de la figure 1 peut être également utilisé

dans d'autres applicationso il est nécessaire de pro-

duire des signaux modulés qui sont représentatifs de

la polarité du signal d'entrée.

En se référant à présent à la figuare 23 on peut voir une variante du modulateur qui produit

de tels signaux de sortie. Le signal d'entrée IA1 est ap-

pliqué au noeud 36 de sommation par l'intermédiaire de la résistance 38. L'un des deux signaux de référence, qui ont de préférence la même amplitude et qui sont de polarité opposée, est également appliqué au noeud

de sommation par l'intermédiaire de la résistance 40.

Les tensions de référence V1- et Vi+ sont, appliquées

au noeud de sommation par l'intermédiaire de deux commu-

tateurs 58 et 60, respectivement, qui sont commandés par le signal de sortie du modulateur. Les différences instantanées entre le courant d'entrée IA1 et le courant

de réaction IF au noeud 36 sont appliquées à un intégra-

teur qui produit une tension en rampe ascendante ou descendante. Le signal intégré est alors comparé à un niveau de seuil par un comparateur 50 qui délivre un signal de commande indiquant si le signal de sortie de l'intégrateur est au-dessus ou au-dessous du niveau de seuil. Le signal de sortie du comparateur 50 est

appliqué à un circuit bistable tel qu'une bascule 52.

Le circuit bistable change d'état uniquement à des intervalles d'horloge prédéterminés, tels que déterminés par l'horloge 56. Lorsque le signal intégré passe par le niveau de seuil du comparateur 50, les

sorties du circuit bistable 52 changent d'état à l'impul-

sion d'horloge suivante. La sortie Q du circuit bistable 52, qui porte le premier signal modulé de la présente invention, commande le commutateur 60 qui connecte la tension positive de référence Vl+ au noeud 36 de sommation. La sortie Q. qui est toujours l'inverse de la sortie Q, actionne le commutateur 58, connectant la tension négative de référence Vl- au noeud 36 de sommation. Les commutateurs 58 et 60 sont toujours actionnés en alternance, ce qui signifie que l'un ou l'autre des signaux de référence est toujours appliqué

au noeud 36 de sommation.

La sortie Q du circuit bistable 52 est connectée à l'entrée D d'un second circuit bistable 53 et ces deux circuits reçoivent des signaux de la même horloge 56. Etant donné les délais de déclenchement, des changements affectant la sortie Q du circuit bistable 53 suivent toujours ceux affectant la sortie Q du circuit bistable 52, retardés d'une impulsion d'horloge. Une porte ET 350 est également destinée à recevoir les signaux des sorties Q des deux circuits bistables 52

et 53, ainsi qu'un signal provenant de l'horloge 56.

La porte ET est destinée à délivrer un premier signal numérique qui est proportionnel à l'amplitude d'une

polarité du signal d'entrée.

Les figures 24A à 24J illustrent le fonction-

nement des éléments du circuit décrit ci-dessus. Eu supposant, à titre d'exemple, que la forme d'onde de la tension au noeud 32, appliquée à cette variation du modulateur, soit comme illustré à la figure 24A, le signal est converti en un premier signal modulé à la sortie Q du circuit bistable 52, de la manière décrite ci-dessus. La sortie Q du circuit bistable 52 est supposée donner la forme d'onde montrée sur la figure 24D. La sortie de la bascule 56 est représentée par la forme d'onde de la figure 24B. La sortie du second circuit bistable 53 est appelée "sortie Q retardée" et elle est illustrée par la forme d'onde de la figure 24E. La sortie Q retardée est sensiblement égale à

la sortie Q. mais retardée, dans le temps, d'un interval-

le d'horloge. L'invention nécessite de combiner les sorties Q. Q retardée et un signal d'horloge à une

porte ET 350 (voir la figure 23).

Bien que cela ne soit pas néccessaire dans ces circuits idéalisés dans lesquels les retards de composants sont inexistants, dans le cas de composants utilisés en pratique, il est préférable d'incorporer

un inverseur 57 entre l'horloge 56 et la porte ET 350.

L'inverseur 57 inverse le signal d'horloge pour donner un signal d'horloge inversé indiqué sur la figure 24C. La raison pour laquelle on applique un signal d'horloge inversé à la porte ET est que des retards de propagation dans les circuits bistables 52 et 53 tendent & donner à leurs signaux de sortie un léger retard par rapport au signal de sortie de l'horloge 56 et à donner ainsi brièvement et simultanément aux trois signaux des états "haut" au mauvais moment. L'absence d'inversion du signal d'horloge entraîne l'apparition d'une pointe étrangère en sortie de la porte ET 350, qui représente une impulsion d'horloge. C'est la raison pour laquelle

l'inverseur 57 est incorporé dans la forme de réalisa-

tion de la figure 23. La forme d'onde résultante produite

par la porte ET 350 est montrée sur la figure 24F.

La forme d'onde de la figure 24F est essen-

tiellement une représentation numérique de la valeur par laquelle le temps pendant lequel la sortie Q est au niveau haut dépasse le temps pendant lequel la sortie Q est au niveau bas. Dans l'exemple de la figure 24F, la forme d'onde ne contient que deux impulsions générées l'une à la suite de l'autre et apparaissant sur le

côté droit de la forme d'onde illustrée. Ces deux impul-

sions coïncident approximativement avec la zone dans laquelle l'entrée indiquée sur la figure 24A est le plus négatif. De préférence, la fréquence de l'horloge dépasse notablement les variations du signal analogique

d'entrée afin que l'on obtienne des résolutions supé-

rieures à celles montrées sur les figures 24A à 24J.

Cependant, le principe de fonctionnement est exactement le même. Essentiellement, en combinant un signal modulé retardé au signal modulé d'origine, à l'aide d'une porte ET, on obtient un signal de sortie qui passe au niveau haut uniquement lorsque la sortie Q reste

haute pendant au moins deux impulsions d'horloge succes-

sives. Le signal d'horloge fait délivrer en sortie de la porte ET un train d'impulsions dans lequel les impulsions ont des intervalles qui ne sont pas inférieurs

aux intervalles des impulsions du signal d'horloge.

Dans l'exemple venant d'être décrit, la porte ET délivre des impulsions uniquement lorsque tous les signaux qu'elle reçoit sont au niveau haut. Si la sortie Q est basse pendant deux impulsions d'horloge successives ou plus, ceci ne produit aucun effet sur le signal de sortie de la porte ET 350, car seuls les signaux d'entrée de niveau haut sont mesurés. Par conséquent, la sortie de la porte ET est une représentation de

l'amplitude d'une seule polarité du signal d'entrée.

La sortie est en fait un signal redressé sur une demi-

période, représenté sous une forme numérique.

Pour produire un signal numérique de sortie proportionnel & l'autre polaritéY de la forme d'onde d'entrée, la variante du modulateur selon l'invention utilise les signaux des sorties Q des sorties bistables 52 et 53 comme premier et second signaux modulés inverses, respectivement. En supposant les mêmes signaux d'entrée et les mêmes signaux d'horloge que ceux montrés sur les figures 24A à 24J, le signal de la sortie Q présente la forme d'onde illustrée sur la figure 24G. Le circuit bistable 53 produit un signal Q retardé tel que montré sur la figure 24H. Les deux signaux sont appliqués à une seconde porte ET 352 (figure 23) en même temps que le signal d'horloge inversé montré sur la figure 24C. Le signal de sortie de la seconde porte ET 352 présente la forme d'onde de la figure 24I et est appelé second signal numérique. La seconde porte ET est destinée à délivrer un second signal numérique qui contient des impulsions en proportion à l'intervalle de temps pendant lequel un niveau du premier signal modulé inverse l'autre niveau. Lorsque les trois entrées de la porte ET sont au niveau haut, des impulsions sont produites à intervalles qui ne sont pas inférieurs aux intervalles de l'horloge 120. Dans l'exemple décrit, la forme d'onde de la figure 24I représente la composante de polarité positive du signal d'entrée. Ainsi qu'on peut le voir, la position des impulsions correspond approximativement aux zones o le signal d'entrée montré sur la figure 24A est haut. La forme d'onde de la figure 24I constitue

une représentation numérique de l'amplitude des composan-

tes des demi-périodes positives du signal d'entrée.

En revenant à la figure 23, on peut en outre utiliser la présente invention pour produire un signal numérique proportionnel à l'amplitude de la forme d'onde complète du signal d'entrée. Ceci est obtenu par l'application du premier signal numérique sortant de la porte ET 350 et du second signal numérique sortant de la porte ET 352 & une porte OU 351 qui sert d'élément de déclenchement pour combiner les signaux numériques et pour délivrer un signal numérique de sommation montré sur la figure 24J. La forme d'onde de la figure 24J est proportionnelle à l'amplitude du signal d'entrée complet, comprenant les deux polarités, qui est appelée ici 'amplitude absolue". Les sorties des portes ET 350 et 352 sont connectées aux entrées de comptage et de décomptage d'un compteur/décompteur 354, de sorte que les nombres d'impulsions positives et d'impulsions négatives peuvent être comparés sur

tout intervalle de temps choisi.

Il va de soi que de nombreuses modifications peuvent être apportées au système de mesure décrit

et représenté sans sortir du cadre de l'invention.

Claims (8)

REVENDICATIONS

1. Système destiné à produire des signaux numériques proportionnels-à des paramètres choisis d'un signal d'entrée qui a été converti en un premier signal modulé variant entre deux niveaux, d'une manière propor- tionnelle à l'amplitude et à la polarité du signal d'entrée, ledit système étant caractérisé en ce qu'il

comporte des moyens (56) destinés à produire des impul-

sions d'horloge à des intervalles d'horloge prédéter-

minés, des moyens (59) à retard destinés à recevoir le premier signal modulé et à délivrer un second signal modulé sensiblement égal au premier signal modulé et retardé d'un intervalle d'horloge et des moyens (52)

destinés à délivrer un premier signal numérique conte-

nant des impulsions de sortie, à de- intervaLles ne sont pas inférieurs auxdits intervalles d'horloge, lorsque les premier et second signaux modulés sont simultanément à des niveaux prédéterminés, afin que le

premier signal numérique porte une information d'ampli-

tude et de polarité concernant le signal d'entrée.

2. Système selon la revendication 1, caractérisé en ce que le premier signal modulé peut alterner entre des premier et second niveaux auxdits intervalles d'horloge, d'une manière produisant un niveau moyen, sur tout intervalle suffisant, proportionnel audit signal d'entrée, lesdits moyens destinés à délivrer un premier signal numérique délivrant des impulsions à des intervalles qui-ne sont pas inférieurs aux intervalles d'horloge lorsque les premier et second signaux modulés sont simultanément audit premier niveau, afin que le premier signal numérique contienne des impulsions dans une prcportion qui dépend de l'intervalle de temps pendant lequel le premier niveau dudit signal modulé

dépasse le second niveau.

3. Système selon la revendication 2, caractérisé en ce qu'il comporte des moyens d'inversion destinés à produire un premier signal modulé inversé qui est l'inverse du premier signal modulé, et un second signal modulé inversé qui est l'inverse du second signal modulé, et des moyens destinés à délivrer un second

signal numérique contenant des impulsions à des inter-

valles qui ne sont pas inférieurs aux intervalles d'horloge lorsque les premier et second signaux modulés inversés sont simultanément à des niveaux prédéterminés, afin que ledit second signal numérique contienne des impulsions dont la proportion correspond à l'intervalle de temps pendant lequel un niveau dudit signal modulé inversé

dépasse l'autre niveau.

4. Système selon la revendication 3, caractérisé en ce que ledit signal d'entrée est converti dans un modulateur (30') qui comprend un premier circuit bistable (52) présentant des sorties Q et Q, le premier signal modulé apparaissant à la sortie Q du circuit bistable, les moyens d'inversion consistant à utiliser la sortie Q du premier circuit bistable pour produire

ledit signal modulé inversé, les moyens à retard compre-

nant un second circuit bistable (59) présentant des sorties Q et Q et recevant ledit premier signal modulé à sa sortie Q qui reproduit ledit premier signal modulé avec un retard d'un intervalle d'horloge, ledit moyen d'inversion comprenant l'utilisation de ladite sortie Q du second circuit bistable pour produire ledit second

signal modulé inverse.

5. Système selon la revendication 3> caractérisé en ce que l'intervalle de temps pendant lequel un niveau dudit premier signal modulé dépasse l'autre niveau pendant toute durée suffisante est proportionnel à l'amplitude d'un polarité du signal d'entrée, le système comprenant en outre des moyens de déclenchement (350,352,351) destinés à recevoir lesdits premier et second signaux numériques et à délivrer un signal numérique de sommation qui correspond à la somme des premier et second signaux numériques et qui est

proportionnel à l'amplitude absolue du signal d'entrée.

6. Système selon la revendication 1, caractérisé en ce que les moyens à retard comprennent un circuit bistable (59) qui reçoit à une entrée ledit premier signal modulé, et qui reçoit également les impulsions d'horloge, et qui produit un signal de sortie constituant ledit second signal modulé et suivant et reproduisant toutes variations du premier signal modulé,

retardé d'un intervalle d'horloge.

7. Système destiné à produire des signaux numériques proportionnels à des paramètres de sortie choisis d'un signal d'entrée, caractérisé en ce qu'il

comporte des moyens (56) destinés à produire des impul-

sions d'horloge à des intervalles d'horloge prédétermi-

nés, un modulateur destiné à convertir le signal d'en-

trée en un premier signal modulé, ce modulateur compre-

nant un premier circuit bistable (52) qui délivre, à une sortie Q, ledit premier signal modulé pouvant alterner, auxdites impulsions d'horloge, entre des premier et second niveaux d'une manière produisant un niveau moyen sur tout interalle suffisant, proportionnel audit signal d'entrée, un second circuit bistable (53) qui reçoit ledit premier signal modulé et les impulsions d'horloge et qui délivre un second signal modulé retardé d'un intervalle d'horloge, et des moyens (350) destinés à délivrer un premier signal numérique contenant des impulsions de sortie, à des intervalles qui ne sont pas inférieurs auxdits intervalles prédéterminés, lorsque

lesdits premier et second signaux modulés sont simulta-

nément audit premier niveau, afin que.ledit premier signal numérique porte les impulsions en proportion à la durée pendant laquelle le premier niveau du signal modulé dépasse le second niveau, et également en proportion à

l'amplitude d'une première polarité du signal d'entrée.

8. Système selon la revendication 7, caractérisé en ce que lesdits premier et second circuits bistables comportent chacun une sortie Q supplémentaire, la sortie Q du premier circuit bistable produisant un premier signal modulé inversé qui est l'inverse du premier signal modulé, et ladite sortie Q du second circuit bistable produisant un second signal modulé inversé qui est l'inverse du second signal modulé, des moyens (352) étant destinés à délivrer un second signal numérique contenant les impulsions de sortie à des

intervalles qui ne sont pas inférieurs auxdits inter-

valles prédéterminés lorsque les premier et second signaux modulés inversés sont simultanément audit premier niveau, afin que ledit second signal numérique porte des i0 impulsions en proportion à la durée pendant laquelle le

second niveau du premier signal modulé dépasse le pre-

mier niveau, et également en proportion de l'amplitude

de la seconde polarité du signal d'entrée.