FR2532056A1 - AUTO-TEST METHOD AND DEVICE FOR ELECTRONIC APPARATUS - Google Patents

Abstract

L'INVENTION CONCERNE UN PROCEDE ET UN DISPOSITIF POUR TESTER UN SYSTEME LORSQUE LEDIT SYSTEME EST ALIMENTE PAR UNE GAMME ETENDUE DE TENSIONS D'ALIMENTATION EN PLUS DE LA TENSION NOMINALE. CET APPAREIL EST CARACTERISE EN CE QU'IL EST CONSTITUE D'UNE PART DE PREMIERS ORGANES DE 10B A 10E RELIES A UN DISPOSITIF SOUS TEST 10A ET DESTINES A CREER UN PREMIER SIGNAL DE SORTIE ET UN DEUXIEME SIGNAL DE SORTIE, D'AUTRE PART, DE SECONDS ORGANES 12 RELIES AUXDITS PREMIERS ORGANES 10B, 10E ET AUDIT DISPOSITIF SOUS TEST 10A ET REPONDANT AUXDITS PREMIER ET SECOND SIGNAUX DE SORTIE PROVENANT DESDITS PREMIERS ORGANES EN VUE DE CREER UN SIGNAL NOMINAL LORSQU'ILS NE SONT PAS ACTIVES PAR LESDITS PREMIER ET SECOND SIGNAUX DE SORTIE. CET APPAREIL EST APPLICABLE A LA VERIFICATION DES COMPOSANTS ET DES CIRCUITS DES APPAREILS ELECTRONIQUES.THE INVENTION RELATES TO A METHOD AND A DEVICE FOR TESTING A SYSTEM WHEN THE SYSTEM IS POWERED BY A WIDE RANGE OF SUPPLY VOLTAGES IN ADDITION TO THE RATED VOLTAGE. THIS APPARATUS IS CHARACTERIZED IN THAT IT CONSISTS OF A PART OF FIRST ORGANS FROM 10B TO 10E CONNECTED TO A DEVICE UNDER TEST 10A AND INTENDED TO CREATE A FIRST OUTPUT SIGNAL AND A SECOND OUTPUT SIGNAL, ON THE OTHER HAND, SECOND ORGANS 12 RELATED TO SAID FIRST ORGANS 10B, 10E AND AUDIT DEVICE UNDER TEST 10A AND RESPONDING TO SAID FIRST AND SECOND OUTPUT SIGNALS FROM SAID FIRST ORGANS IN ORDER TO CREATE A NOMINAL SIGNAL WHEN THEY ARE NOT ACTIVATED BY THE SAID FIRST AND SECOND SIGNALS RELEASE. THIS DEVICE IS APPLICABLE TO CHECKING THE COMPONENTS AND CIRCUITS OF ELECTRONIC DEVICES.

Description

"Procédé et dispositif d'auto-test pour appareil électronique"."Self-test method and device for electronic device".

La présente invention concerne un procédé et un dispositif pour tester un système lorsque ledit système est alimenté par une gamme étendue de tensions d'alimentation en plus de la tension nominale. Un dispositif d'auto-test dans un appareil électronique est utilisé pour interroger les circuits dudit  The present invention relates to a method and a device for testing a system when said system is powered by a wide range of supply voltages in addition to the nominal voltage. A self-test device in an electronic device is used to interrogate the circuits of said

appareil pendant un mode opératoire d'auto-tes t lorsque l'appa-  during a self-test procedure when the device is

reil est alimenté par une tension nominale provenant d'une alimentation et pour analyser la réponse reçue desdits circuits à cette interrogation Une réponse incorrecte indique qu'une défaillance s'est produite à l'intérieur des circuits dudit appareil. Mais les unités d'auto-test de l'art  It is powered by a nominal voltage from a power supply and to analyze the response received from said circuits to this interrogation. An incorrect response indicates that a fault has occurred within the circuits of said apparatus. But self-test units of art

connu interroge les circuits pendant le mode d'auto-test seule-  known interrogates the circuits during the self-test mode only-

ment lorsque les circuits sont alimentés par la tension nominale de l'unité d'alimentation Du fait que ces circuits ne sont pas interrogés pendant ce mode d'auto-test lorsqu'ils sont alimentés par d'autres tensions que la tension d'alimentation, tensions qui diffèrent en valeur de la tension nominale, certains des composants disposés à l'intérieur des circuits sont défaillants, lors d'un fonctionnement normal,lorsqu'ils sont alimentés par  When the circuits are powered by the nominal voltage of the power unit Because these circuits are not interrogated during this self-test mode when they are powered by voltages other than the supply voltage. , which differ in nominal voltage value, some of the components arranged inside the circuits fail, during normal operation, when they are powered by

ces dites autres tensions.these other tensions.

C'est donc un premier objet de la présente invention de fournir un dispositif d'auto-test pour un appareil électronique qui interroge le circuit disposé à l'intérieur dudit appareil pendant le mode d'auto-test lorsqu'ils sont alimentés par la tension nominale et par lesdits autres tensions qui sont comprises dans une gamme de valeurs délimitée par  It is therefore a first object of the present invention to provide a self-test device for an electronic device which interrogates the circuit disposed inside said apparatus during the self-test mode when powered by the nominal voltage and said other voltages which are within a range of values delimited by

une valeur maximale nominale et un valeur minimale nominale.  a nominal maximum value and a minimum nominal value.

C'est encore un autre objet de la présente  This is another object of this

invention de fournir une première indication visuelle du fonc-  invention to provide a first visual indication of the function

tionnement dudit dispositif d'auto-test dans le mode d'auto-  said self-test device in the self-test mode.

test, cette première indication visuelle indiquant que lesdits  test, this first visual indication indicating that the

circuits de l'appareil sont interrogés lorsqu'ils sont alimen-  circuits of the device are interrogated when they are powered

2 2 -2 20562 2 -2 2056

tés par une tension à la valeur maximale nominale.  with a voltage at the maximum nominal value.

C'est encore un autre objet de la présente  This is another object of this

invention de fournir une seconde indication visuelle du fonc-  invention to provide a second visual indication of the function

tionnement dudit dispositif d'auto-test dans le mode d'auto-  said self-test device in the self-test mode.

test, ladite seconde indication visuelle indiquant que lesdits  test, said second visual indication indicating that said

circuits dudit appareil sont interrogés lorsqu'ils sont alimen-  circuits of said apparatus are interrogated when they are

tés par une tension ayant la valeur minimale nominale.  by a voltage having the nominal minimum value.

Ces objets, ainsi que d'a-utres objets de la présente invention, sont réalisés en concevant un dispositif d'auto-test qui comprend un microprocesseur pour réaliser l'interrogation des circuits et un nouveau programme d'auto-test pour diriger le fonctionnement dudit microprocesseur lors de la réalisation de l'interrogation d'auto-test Le programme  These and other objects of the present invention are realized by designing a self-test device which includes a microprocessor for circuit interrogation and a new self-test program for directing the circuit. operation of said microprocessor when performing the self-test interrogation The program

dirige le micro-processeur pour réaliser l'interrogation d'auto-  directs the microprocessor to perform the interrogation of

test lorsque les circuits sont alimentés par la tension nominale.  test when the circuits are powered by the nominal voltage.

Ensuite, le programme dirige le micro-processeur pour réaliser  Then the program directs the micro-processor to achieve

une interrogation d'auto-test lorsque les circuits sont alimen-  a self-test interrogation when the circuits are powered

tés et de manière séquentielle par une tension ayant ladite valeur maximale normale, et par une tension ayant ladite valeur  and sequentially by a voltage having said normal maximum value, and by a voltage having said value

minimale normale Lorsque le programme dirige un micro-proces-  When the program runs a micro-proces-

seur pour réaliser l'interrogation d'auto-test en utilisant la tension présentant la valeur maximale normale, un bit est écrit dans un registre Un signal de sortie provenant du registre est engendré en réponse à cette écriture, ce signal de sortie activant une alimentation Un régulateur de tension disposé dans l'alimentation engendre un signal de sortie qui est augmenté d'un niveau correspondant à la tension nominale  In order to carry out the self-test interrogation using the voltage having the maximum normal value, a bit is written in a register. An output signal from the register is generated in response to this writing, this output signal activating a power supply. A voltage regulator disposed in the power supply generates an output signal which is increased by a level corresponding to the nominal voltage

à un niveau correspondant à la valeur maximale normale en ré-  at a level corresponding to the maximum normal value in

ponse au signal de sortie du registre A ce moment, le micro-  response to the output signal from the register At this time, the micro-

processeur réalise l'interrogation du circuit dans ledit appa-  processor performs the interrogation of the circuit in the said

reil lorsqu'il est alimenté par la tension maximale normale.  when it is powered by the normal maximum voltage.

De manière similaire, lorsque le programme dirige le micro-  Similarly, when the program directs the micro-

processeur pour réaliser les interrogations d'auto-test en uti-  processor for performing the self-test queries in use.

lisant la tension ayant la valeur minimale normale, on écrit un autre bit dans le registre Un autre signal de sortie est créé en réponse dans le registre et ce signal de sortie active l'alimentation Le régulateur de tension disposé dans ladite alimentation engendre un signal de sortie qui est diminué à partir de la valeur maximale normale, à un niveau correspondant à la valeur minimale normale en réponse audit autre signal de sortie provenant du registre A ce moment, le micro-processeur réalise l'interrogation du circuit lorsqu'il est alimenté par  reading the voltage having the normal minimum value, another bit is written in the register Another output signal is created in response in the register and this output signal activates the power supply The voltage regulator disposed in said power supply generates a signal of output which is decreased from the normal maximum value, to a level corresponding to the normal minimum value in response to said other output signal from the register At this time, the microprocessor interrogates the circuit when it is powered by

la tension à la valeur minimale normale Du fait que les compo-  the voltage to the minimum normal value Because the

sants du circuit sont testés lorsqu'ils-sont alimentés par une gamme élevée de tensions d'alimentation, on détecte tous les  the circuit are tested when they are powered by a large range of supply voltages, all

composants qui sont potentiellement défectueux Leur remplace-  components that are potentially defective Replaces them

ment assurera un fonctionnement plus fiable des circuits de l'appareil ' D'autres caractéristiques et avantages de  This will ensure a more reliable operation of the device circuits. Other features and advantages of

l'invention ressortiront de la description qui suit, faite à  the invention will emerge from the description which follows, given in

titre illustratif et nullement limitatif, en me référant aux dessins ciannexés sur lesquels: la Figure 1 représente un schéma-bloc  illustrative and in no way limiting, with reference to the attached drawings in which: Figure 1 shows a block diagram

de base illustrant les principes de la présente invention.  base illustrating the principles of the present invention.

La Figure 2 représente un schéma-bloc  Figure 2 shows a block diagram

plus détaillé montrant les principes de la présente invention.  more detailed showing the principles of the present invention.

La Figure 3 représente un ordinogramme représentatif du programme d'autotest enregistré dans une  Figure 3 represents a representative flow chart of the self-test program recorded in a

mémoire mrvre (POM) qui constitue un des composants du dispo-  memory (POM) which is one of the components of the

sitif en cours de test qui est commandé par un micro-processeur  during the test which is controlled by a microprocessor

et représenté sur les Figures 1 et 2.  and shown in Figures 1 and 2.

La Figure 4 représente un premier mode de réalisation d'un régulateur de tension, qui constitue un composant des schémas-blocs représentés aux figures 1 et 2, et La Figure 5 représente un autre mode  FIG. 4 represents a first embodiment of a voltage regulator, which constitutes a component of the block diagrams shown in FIGS. 1 and 2, and FIG.

de réalisation du régulateur dé tension qui constitue un compo-  embodiment of the voltage regulator which constitutes a

sant des schémas-blocs représentés aux figures I et 2.  block diagrams shown in Figures I and 2.

La Figure 1 représente un schéma-bloc de base de la présente invention Un dispositif 10 en cours  Figure 1 shows a basic block diagram of the present invention. A device in progress

de test et commandé par un micro-processeur comprend un dispo-  test and controlled by a microprocessor includes a

3 -3 -

4 25552 0564 25552 056

sitif en cours de test, telle qu'une puce de circuit imprimé, et un microprocesseur qui lui est connecté Le dispositif 10 sous test commandé par un micro-processeur peut être, par exemple, un micro-ordinateur à une seule puce, tel qu'un INTEL 8748 Le micro-processeur réalise l'interrogation d'auto-test des composants du dispositif sous test Le micro-processeur interroge le dispositif sous test pendant le mode d'auto- test lorsque le dispositif est alimenté par la tension nominale à partir de l'alimentation On reçoit une réponte du dispositif à cette interrogation Cette réponse est analysée Si on reçoit  In the course of testing, such as a printed circuit chip, and a microprocessor connected thereto. The device under test controlled by a microprocessor may be, for example, a single chip microcomputer, such as INTEL 8748 The microprocessor performs the self-test interrogation of the components of the device under test. The microprocessor interrogates the device under test during the self-test mode when the device is powered by the nominal voltage. from the power supply We receive a response from the device to this interrogation This response is analyzed If we receive

une réponse incorrecte, associée avec un ou plusieurs des com-  an incorrect answer associated with one or more of the

posants du dispositif sous test, les composants associés sont potentiellement défaillants Ceci représente une condition  of the device under test, the associated components are potentially failing. This is a condition

d'erreurs qui est indiquée en tant que telle.  of errors that is indicated as such.

Mais, pendant le mode de fonctionnement normal, le dispositif peut être alimenté par l'alimentation  But, during the normal operating mode, the device can be powered by the power supply

avec des tensions différentes en valeur de la tension nominale.  with different voltages in nominal voltage value.

Par conséquent, les composants du dispositif sous test peuvent devenir défaillants lorsqu'ils sont alimentés par ces dites autres tensions Pour tester les composants du dispositif sous test pendant le mode d'auto-test, lorsqu'ils sont alimentés  Therefore, the components of the device under test may become faulty when powered by these other voltages To test the components of the device under test during the self-test mode, when they are powered

par lesdites autres tensions, le disposi-  by the said other voltages, the

tif 10 sous test, qui est commandé par le micro-processeur,  tif 10 under test, which is controlled by the micro-processor,

engendre un signal "augmenter au rmaximum" et un signal "dimi-  generates a signal "increase at maximum" and a signal "decreases

nuer au minimum" Une unité d'alimentation 12 est reliée au  "A power supply unit 12 is connected to the

dispositif sous test 10 et reçoit le signal "augmenter au maxi-  device under test 10 and receives the signal "to increase

mum" et le signal "diminuer au minimum" qu'il fournit par les lignes 21 et 22 respectivement De manière plus spécifique, c'est un régulateur de tension 12 a, qui est disposé dans l'unité d'alimentation 12, qui reçoit les signaux "augmenter au maximum" et " diminuer au minimum" Lorsque le régulateur de tension 12 a est activé par le signal "augmenter au maximum", il engendre en réponse sur une de ces bandes de sortie un signal de tension d'alimentation qui est représentatif de la tension maximale normale de l'unité d'alimentation 12 Lorsque  mum "and the signal" decrease to a minimum "that it provides by the lines 21 and 22 respectively. More specifically, it is a voltage regulator 12a, which is arranged in the power supply unit 12, which receives the signals "increase to maximum" and "decrease to minimum" When the voltage regulator 12a is activated by the signal "increase to the maximum", it generates in response on one of these output bands a supply voltage signal which is representative of the normal maximum voltage of the power supply unit 12 When

25320562532056

le régulateur de tension 12 a, qui est disposé dans l'unité d'alimentation 12, reçoit le signal "diminuer au minimum", il engendre en réponse sur ladite bande de sortie un autre signal de tension d'alimentation qui est représentative de la tension minimale normale de l'unité d'alimentation.  the voltage regulator 12a, which is arranged in the power supply unit 12, receives the signal "decrease to a minimum", it generates in response on said output band another supply voltage signal which is representative of the normal minimum voltage of the power unit.

La borne de sortie du régulateur de ten-  The output terminal of the voltage regulator

sion 12 a est relié au dispositif sous test 10 commandé par le microprocesseur de manière à réaliser une réaction Lorsque le système sous test commandé par le micro-processeur reçoit  12a is connected to the device under test 10 controlled by the microprocessor so as to perform a reaction When the system under test controlled by the microprocessor receives

le signal de tension d'alimentation représentatif de la ten-  the supply voltage signal representative of the voltage

sion maximale normale de l'unité d'alimentation 12, ce dispo-  normal maximum power supply unit 12, this

sitif sous test 10, est de manière plus spécifique le micro-  under test 10, is more specifically the micro-

processeur, réalise l'interrogation d'auto-test du dispositif sous test, lorsqu'il est alimenté par le signal de tension d'alimentation représentatif de la tension maximale normale de l'unité d'alimentation En outre, le dispositif sous test réalise l'interrogation d'auto-test lorsqu'il est alimenté par le signal de tension d'alimentation représentatif de la  processor, carries out the self-test interrogation of the device under test, when it is powered by the supply voltage signal representative of the normal maximum voltage of the power unit In addition, the device under test performs the self-test interrogation when it is powered by the supply voltage signal representative of the

tension minimale normale de l'unité d'alimentation.  normal minimum voltage of the power unit.

Lorsque le dispositif sous test 10 contrôlé par le micro-processeur n'engendre ni le signal "augmenter au maximum" ni le signal "diminuer au minimum", le régulateur de tension 12 a disposé dans l'unité d'alimentation 12 engendre un signal de tension d'alimentation qui est équivalent ê l tension nominale de l'unité d'alimentation Le dispositif sous  When the device under test 10 controlled by the microprocessor generates neither the signal "increase to the maximum" nor the signal "decrease to a minimum", the voltage regulator 12 disposed in the supply unit 12 generates a signal supply voltage which is equivalent to the nominal voltage of the power supply unit.

test 10 effectue ensuite l'interrogation d'auto-test du dispo-  test 10 then performs the self-test interrogation of the

sitif sous test lorsqu'il est alimenté par la tension nominale de l'unité d'alimentation Par conséquent, les composants du dispositif sous test sont testés lorsqu'ils sont alimentés par  If the unit is powered by the rated voltage of the power supply unit, then the components of the device under test are tested when powered by

la tension d'alimentation nominale, la tension maximale nor-  the nominal supply voltage, the normal maximum voltage

male d'alimentation et la tension minimale normale d'alimenta-  supply and the minimum normal supply voltage of

tion De ce fait, on pourra identifier un nombre plus important des composants potentiellement défaillants du dispositif sous test Leur remplacement assurera que le système fonctionnera pendant le mode de fonctionnement normal de manière plus fiable 2 3 z 056 6 - qu'il n'aurait fonctionné autrement si on n'avait pas pratiqué une telle interrogation d'auto-test sur une gamme élargie de tensions. La Figure 2 représente un schéma-bloc plus détaillé d'un dispositif selon la présente invention Le dispo- sitif 10 sous test contr 8 lé par le micro-processeur comporte, en outre, un dispositif sous test 10 a Le dispositif sous test a est relié à un bus 10 b Une mémoire morte (ROM) 10 c est relié au bus 10 b Un microprocesseur 10 d est également relié au bus 10 b En ce qui concerne le micro-processeur 10 d, on peut utiliser un circuit intégré INTEL 8086 Un registre 10 e est relié au bus 10 b Une première borne de sortie 10 e 1 du registre 10 e est reliée au régulateur de-tension 12 a Une seconde borne de sortie 10 e 2 du registre 10 e est reliée au  As a result, a larger number of potentially faulty components of the device under test can be identified. Their replacement will ensure that the system will operate in the normal operating mode more reliably 2 3 z 056 6 - it would not have worked otherwise if one had not practiced such a self-test interrogation over a wider range of tensions. FIG. 2 shows a more detailed block diagram of a device according to the present invention. The device under test controlled by the microprocessor further comprises a device under test. The device under test is connected to a bus 10 b A read only memory (ROM) 10 c is connected to the bus 10 b A microprocessor 10 d is also connected to the bus 10 b With regard to the microprocessor 10 d, an integrated circuit INTEL 8086 can be used A register 10 e is connected to the bus 10 b A first output terminal 10 e 1 of the register 10 e is connected to the voltage regulator 12 a A second output terminal 10 e 2 of the register 10 e is connected to the

régulateur de tension 12 a Le régulateur de tension 12 a com-  voltage regulator 12 a The voltage regulator 12 has a

prend, en outre, un premier circuit inverseur 12 a 1 dont la borne de sortie est reliée à la première borne de sortie 10 e 1 du registre 10 e La sortie du circuit inverseur 12 a 1 est  takes, in addition, a first inverter circuit 12 to 1 whose output terminal is connected to the first output terminal 10 e 1 of the register 10 e The output of the inverter circuit 12 to 1 is

reliée à la base d'un transistor 12 a 2 L'émetteur du transis-  connected to the base of a transistor 12 to 2 The transmitter of the transistor

tor est relié à une tension de masse Le connecteur du transis-  tor is connected to a ground voltage The connector of the transistor

tor 12 a 2 est relié à une première résistance R 126 Une seconde résistance R 121 est branchée en série avec la première résistance R 126 La sortie de la seconde résistance R 121 est  tor 12 a 2 is connected to a first resistor R 126 A second resistor R 121 is connected in series with the first resistor R 126 The output of the second resistor R 121 is

reliée à la borne d'entée nigative d'un cormparateur 12 a 3.  connected to the input terminal of a cormparateur 12 to 3.

La borne d'entrée négative du comparateur 12 a 3 est également reliée à la borne de sortie d'une résistance R 127 La borne d'entrée de la résistance R 127 est mise à la masse En outre, la borne d'entrée négative du comparateur 12 a 3 est reliée à la borne d'entrée d'une autre résistance R 128, la sortie de cette autre résistance R 128 étant reliée à la borne de sortie  The negative input terminal of the comparator 12 3 is also connected to the output terminal of a resistor R 127 The input terminal of the resistor R 127 is grounded In addition, the negative input terminal of the resistor comparator 12 to 3 is connected to the input terminal of another resistor R 128, the output of this other resistor R 128 being connected to the output terminal

du comparateur 12 a 3.of the comparator 12 to 3.

Le régulateur de tension 12 a comprend, en  The voltage regulator 12a comprises, in

outre, un deuxième circuit inverseur 12 a 5 dont la borne d'en-  in addition, a second inverter circuit 12 to 5 whose terminal

trée est branchée sur la deuxième borne de sortie 12 e 2 du registre 10 e La borne de sortie du circuit inverseur 12 a 5  is connected to the second output terminal 12 e 2 of the register 10 e The output terminal of the inverter circuit 12 to 5

7 25320567 2532056

est branchée sur la base d'un deuxième transistor 12 a 4 L'émet-  is connected to the base of a second transistor 12 to 4 The transmitter

teur de ce second transistor 12 a 4 est relié à une tension de masse Le collecteur du second transistor 12 a 4 est relié à la borne d'entrée d'une résistance R 141 La borne de sortie de la résistance R 141 est reliée à la borne d'entrée positive du comparateur 12 a 3 _ Cette borne d'entrée positive du comparateur 12 a 3 est également reliée à la borne de sortie d'une résistance R 137 La borne d'entrée de la résistance R 137 est reliée à une  This second transistor 12 to 4 is connected to a ground voltage. The collector of the second transistor 12 to 4 is connected to the input terminal of a resistor R 141. The output terminal of the resistor R 141 is connected to the positive input terminal of the comparator 12 a 3 _ This positive input terminal of the comparator 12 a 3 is also connected to the output terminal of a resistor R 137 The input terminal of the resistor R 137 is connected to a

source de tensions de référence (Vref).  source of reference voltages (Vref).

La borne de sortie du comparateur 12 a 3 engendre le signal de tension d'alimentation qui provient du régulateur de tensions 12 a intégré dans l'unité d'alimentation  The output terminal of the comparator 12 has 3 generates the supply voltage signal from the voltage regulator 12a integrated in the power supply unit.

12 représentée à la Fïgure 1 Cette borne de sortie du compara-  12 shown in Figure 1 This output terminal of the comparator

teur 12 a 3 est reliée en boucle de réaction au dispositif sous test 10 a qui est à l'intérieur du dispositif sous test contrôlé par le microprocesseur 10 La borne de sortie du comparateur 12 a 3 est également branchée sur la première borne de sortie  12 to 3 is connected in a feedback loop to the device under test 10a which is inside the device under test controlled by the microprocessor. The output terminal of the comparator 12 is also connected to the first output terminal.

e 1 du registre 10 e à travers une résistance R 1 et une pre-  e 1 of register 10 e through a resistor R 1 and a first

mière d'iode électro-luminescente (LED) 14 qui sont branchées en série En outre, la borne de sortie du comparateur 12 a 3 est reliée -à la seconde borne de sortie 10 e 2 du registre 10 e par l'intermédiaire d'une résistance R 2 et d'une deuxième d'iode  In addition, the output terminal of the comparator 12 to 3 is connected to the second output terminal 10 e 2 of the register 10 e via a means of electroluminescent iodine (LED) 14 which are connected in series. a resistance R 2 and a second one of iodine

électro-luminescente (LED) 16 qui sont branchées en série.  electroluminescent (LED) 16 which are connected in series.

La Figure 3 représente un ordinogqramme du programme d'auto-test contenu dans la mémoire morte (ROM)  Figure 3 shows a flow chart of the self-test program contained in the read only memory (ROM).

Oc du système sous test 10 contrôlé par micro-processeur.  Oc of the microprocessor controlled system.

Au départ, le programme règle l'unité d'alimentation à sa valeur  Initially, the program sets the power unit to its value

nominale, ce qui engendre la tension d'alimentation nonimale.  nominal, which generates the non-essential supply voltage.

Le micro-processeur 10 d réalise ensuite l'interrogation auto-  The microprocessor 10 d then carries out the self-interrogation

test de dispositif sous-test 10 a lorsque ce dernier est alimenté par la tension d'alimentation nominale Si-l'on détecte une  subtest device test 10a when the latter is powered by the nominal supply voltage If one detects a

erreur, cette erreur est éditée comme telle.  error, this error is edited as such.

Le fonctionnement du circuit représentant  The operation of the representative circuit

la Figure 2 sera décrit ci-après.Figure 2 will be described below.

Le programme d'auto-test enregistré dans la mémoire morte (ROM) 10 c qui est intégrée dans le dispositif dudit  The self-test program stored in the read-only memory (ROM) 10 c which is integrated in the device of said

sous-test contrôlé par le micro-processeur, dirige le micro-pro-  sub-test controlled by the microprocessor, directs the micro-pro-

cesseur 10 d pour alimenter le dispositif sous-test 10 a avec la  10 d to feed the sub-test device 10 a with the

tension d'alimentation nominale provenant de l'unité d'alimenta-  nominal supply voltage from the power supply unit

tion 12 En réponse à cette instruction, le registre 10 e n'engen- dre pas de signal de sortie ni sur la première ni sur la seconde de ces bornes de sortie 1 Oel ou 10 e 2 Par suite, aucun des signaux "augmenter au maximum" et "diminuer au minimum" n'est engendré Il en résulte que l'unité d'alimentation 12 engendre la tension d'alimentation nominale pour alimenter le dispositif  In response to this instruction, the register 10 e does not generate an output signal either on the first or on the second of these output terminals 1 Oel or 10 e 2. Maximum "and" decrease to minimum "is generated. As a result, the power supply unit 12 generates the nominal supply voltage to power the device.

sous test A ce moment, le micro-processeur interroge les com-  under test At this moment, the microprocessor interrogates the com-

posants du système sous test en sollicitant les réponses et en les analysant pour déterminer si une réponse erronée a été reçue. Le programme d'auto-test enregistré dans la  of the system under test by soliciting responses and analyzing them to determine if an incorrect response was received. The self-test program recorded in the

mémoire morte (ROM) 10 c envoie ensuite des instructions au micro-  ROM (ROM) 10 c then sends instructions to the micro-

processeur 10 d pour engendrer un signal de sortie par l'inter-  processor 10 d to generate an output signal through

médiaire du bus 10 b en vue d'activer le registre 10 e Un bit de ce registre 10 e est changé de " 1 " en " O " Il en résulte que  10 b to activate the register 10 e A bit of this register 10 e is changed from "1" to "O" It follows that

l'on engendre le signal "augmenter au maximum" à partir du re-  the signal "increase to the maximum" is generated from the

gistre 10 e Ce signal "augmenter au maximum" est inversé par l'intermédiaire du circuit inverseur 12 al, de telle manière que l'on engendre à partir de ce dernier un signal de-sortie -a niveau haut Ce signal de s C Lrtie ràiveau haut prc vernant du premier circuit inverseur 12 a 1 entraîne la conduction du premier transistor 12 a 2 Lorsque le premier transistor 12 a 2 conduit, les résistance R 126 et R 121, qui sont branchées en série, sont reliées à la masse Ceci, à son tour, entraîne la mise en parallèle d'une part de la résistance 127 et, d'autre part, des résistances R 126 et R 121 branchées en série Il résulte de la mise en parallèle de la résistance R 127 et des résistances R 126 et R 121 que la résistance du bras inférieur de la boucle de réaction est réduite En conséquence de cela,  This signal "increase to maximum" is inverted via the inverting circuit 12 al, so that a high-level output signal is generated from the latter. The first high-pass circuit of the first inverter circuit 12a 1 conducts the first transistor 12a.sub.2. When the first transistor 12 has 2 leads, the resistors R 126 and R 121, which are connected in series, are connected to ground. in turn, causes the resistor 127 to be paralleled in parallel with the series-connected resistors R 126 and R 121. It results from the paralleling of the resistor R 127 and the resistors R 126 and R 121 that the resistance of the lower arm of the feedback loop is reduced As a result of this,

la tension présente sur la borne d'entrée négative du compara-.  the voltage on the negative input terminal of the compara-

teur 12 a 3 est réduite Il en résulte que le signal de sortie 8 -  12 to 3 is reduced. As a result, the output signal 8 -

9 25320569 2532056

présent sur la borne de sortie du comparateur 12 a 3 est augmenté en vue de compenser la réduction de la tension existant sur la borne d'entrée négative du comparateur 12 a 3 La borne de sortie du comparateur 12 a 3 est reliée au dispositif sous test Du fait que la tension de sortie du régulateur de tensions 12 a est aug- mentée en réponse à la création du signal "augmenter au maximum", une tension d'alimentation augmentée (la tension maximale normale  present on the output terminal of the comparator 12 to 3 is increased to compensate for the reduction of the voltage on the negative input terminal of the comparator 12 to 3 The output terminal of the comparator 12 to 3 is connected to the device under test Since the output voltage of the voltage regulator 12a is increased in response to the creation of the signal "increase to maximum", an increased supply voltage (the normal maximum voltage

de l'unité d'alimentation) alimente le dispositif sous test 10 a.  of the power unit) supplies the device under test 10 a.

Le signal "augmenter au maximum", qui est  The signal "increase to the maximum", which is

engendré à partir du registre 10 e, est un signal à niveau bas.  generated from the register 10 e, is a low level signal.

Il en résulte que la première d'iode électro-luminescente 14 devient conductrice Le courant circule à travers la première  As a result, the first electroluminescent iodine 14 becomes conductive. The current flows through the first

dtiode électro-luminescente 14 par l'intermédiaire de la résis-  electroluminescent method 14 through the resistor

tance RM, ce qui crée l'émission de lumière par ladite d'iode.  RM, which creates light emission by iodine.

Ceci constitue une indication visuelle de ce que l'unité d'auto-  This is a visual indication of the fact that the

test fonctionne dans le mode d'auto-test et que les composants du dispositif sont alimentés par une tension présentant ladite  test operates in the self-test mode and that the components of the device are powered by a voltage having

valeur maximale normale.normal maximum value.

Pendant que le dispositif sous test 1 ia est alimenté par la tension d'alimentation augmentée provenant du  While the device under test 1 ia is powered by the increased supply voltage from the

régulateur de tension 12 a, le programme d'auto-test enregis-  voltage regulator 12a, the self-test program regis-

tré dans la mémoire morte (ROM) 10 c dirige le micro-processeur  in the ROM 10 c runs the microprocessor

pour qu'il réalise l'interrogation d'auto-test au cours de la-  to carry out the self-test interrogation during the

quelle les différents composants du-dispositif sous test seront  what the different components of the device under test will be

interrogés pour solliciter des réponses lorsqu'ils sont alimen-  interviewed to solicit answers when they are

tés par la tension présentant ladite valeur maximale normale.  by the voltage exhibiting said normal maximum value.

Les réponses sont analysées pour déterminer si une réponse in-  Answers are analyzed to determine whether an in-

correcte a été engendrée par les différents composants du dis-  correct was generated by the different components of the dis-

positif sous test 10 a Si on a reçu une réponse incorrecte, le  positive under test 10 a If an incorrect response has been received, the

micro-processeur évite l'erreur Cette erreur indique que cer-  microprocessor avoids the error This error indicates that

tains des composants du dispositif sont potentiellement défec-  some of the components of the device are potentially

tueux.tueux.

A ce moment, le programme d'auto-test enre-  At that moment, the self-test program

gistré dans la mémoire morte 10 c envoie une instruction au microprocesseur 1 Od pour qu'il engendre un signal de sortie  stored in the ROM 10 c sends an instruction to the microprocessor 1 Od to generate an output signal

25320562532056

par l'intermédiaire du bus b en vue de changer un bit dans le registre 10 e pour qu'il passe de la valeur " 1 " à la valeur " O " de telle manière que l'on engendre à partir de cela, le signal "diminuer au minimum" Ce signal "diminuer au minimum" est appliqué à l'entrée du deuxième circuit inverseur 12 a 5 qui in- verse le signal qui lui est appliqué Un signal de sortie à niveau haut est donc engendré et ce signal de sortie à niveau haut est appliqué à la base du second transistor 12 a 4 Il en  through the bus b to change a bit in the register 10 e so that it goes from the value "1" to the value "O" so that it generates from this, the signal This signal "decrease to minimum" is applied to the input of the second inverter circuit 12 to 5 which inverts the signal applied thereto. A high level output signal is therefore generated and this output signal at high level is applied to the base of the second transistor 12 to 4 It in

résulte que le second transistor 12 a 4 devient conducteur Lors-  As a result, the second transistor 12 to 4 becomes conductive when

que le transistor 12 a 4 conduit, la résistance R 141 est reliée  that the transistor 12 has 4 leads, the resistor R 141 is connected

à un potentiel de masse Ceci, en fait, crée un circuit divi-  to a mass potential This, in fact, creates a divisive circuit

seur de tensions comprenant les résistances R 141 et R 137 Une tension de référence VREF est appliquée à une borne d'entrée de la résistance R 137 Il résulte de ce circuit diviseur de tensions que la tension appliquée à la borne d'entrée positive du comparateur 12 a 3 est réduite en passant de la valeur VREF  A reference voltage VREF is applied to an input terminal of the resistor R 137. It follows from this voltage divider circuit that the voltage applied to the positive input terminal of the comparator 12 to 3 is reduced by going from the value VREF

à la valeur VREF R 141/(R 141 + R 137) Il résulte de cette ré-  to the value VREF R 141 / (R 141 + R 137) It follows from this

duction de l'amplitude de la tension appliquée à la borne d'entrée positive du comparateur 12 a 3 que la tension appliquée à la borne de sortie du comparateur 12 a 3 est également réduite en amplitude De nouveau, du fait que la sortie du comparateur  causing the amplitude of the voltage applied to the positive input terminal of the comparator 12 to 3 that the voltage applied to the output terminal of the comparator 12 to 3 is also reduced in amplitude again, since the output of the comparator

12 a 3 est branchée au dispositif sous testk une tension d'ali-  12 to 3 is connected to the device under testk a voltage of

mentation réduite (la tension minimale normale de l'unité  reduced (the normal minimum voltage of the unit

d'alimentation) est appliquée a J dispos Lif sous test 1 oa.  power supply) is applied to J dispos Lif under test 1 oa.

A ce moment, le micro-processeur 10 d, en  At this moment, the microprocessor 10 d, in

accord avec les instructions du programme d'auto-test enregis-  in accordance with the instructions of the self-test program recorded

tré dans la mémoire morte 10 c, réalise, une fois encore, l'in-  in the ROM 10 c, realizes, once again, the in-

terrogation d'auto-test au cours de laquelle les composants individuels du dispositif sous test sont interrogés lorsqu'ils sont alimentés par la tension d'alimentation réduite La réponse reçue par le micro-processeur 10 Od comme résultat de cette interrogation est analysée pour déterminer si on a reçu une réponse correcte Si on a reçu une réponse incorrecte, le  self-test terrogation in which the individual components of the device under test are interrogated when they are powered by the reduced supply voltage The response received by the microprocessor 10 Od as a result of this interrogation is analyzed to determine if we received a correct answer If we received an incorrect answer, the

micro-processeur édite l'erreur.microprocessor edits the error.

Lorsque le registre 10 e engendre le signal 11 - "diminuer au minimum", on engendre un signal à niveau bas Ce signal à niveau bas, entraîne la conduction de la deuxième  When the register 10 e generates the signal 11 - "decrease to a minimum", a low level signal is generated. This low level signal causes the conduction of the second signal.

d'iode électro-luminescente 16 Le courant circule alors à par-  Electro-luminescent iodine 16 The current then flows

tir de la borne de sortie du comparateur 12 a 3 à travers la ré-  firing from the comparator output terminal 12 to 3 through the

sistance R 2, et à travers la diode électro-luminescente 16 en  resistance R 2, and through the electroluminescent diode 16

vue de créer une émission de lumière Ceci représente une indi-  to create a light emission This represents an indi-

cation visuelle de ce que le dispositif d'auto-test fonctionne dans le mode d'auto-test et que les composants du dispositif  visual indication that the self-test device is operating in the self-test mode and that the device components

sous-test sont alimentés par une tension présentant-ladite am-  sub-test are powered by a voltage exhibiting

plitude minimale normale.normal minimum

La Figure 4 représente un mode de réalisa-  Figure 4 represents a mode of

tion possible du régulateur de tension i 2 a représenté aux Figures 1 et 2 Si le signal "augmenter au maximum" est reçu par le régulateur de tension 12 a représenté Figure 4, il y a quatre procédés différents pour augmenter la tension de sortie Vout en réponse à ce signal Sur la Figure 4, on a représenté 4 interrupteurs, à savoir les interrupteurs S Fl X, SF 2 X' SR 1 x et  The voltage regulator i 2 shown in FIGS. 1 and 2 is possible. If the signal "increase to maximum" is received by the voltage regulator 12 shown in FIG. 4, there are four different methods for increasing the output voltage Vout in FIG. response to this signal In Figure 4, there are shown 4 switches, namely switches S Fl X, SF 2 X 'SR 1 x and

SR 2 X'SR 2 X '

Si les interrupteurs SF 1 X et SR 2 X sont nor-  If the SF 1 X and SR 2 X switches are normally

malement ouverts, en supposant que les autres interrupteurs restent dans leur position ouverte comme représenté Figure 4,  mal-open, assuming that the other switches remain in their open position as shown in Figure 4,

la fermeture soit de l'interrupteur SF 1 X, soit de l'interrup-  closing either the SF 1 X switch or the

teur SR 2 va faire augmenter la tension de sortie Vut Si les R 2 X out  SR 2 will increase the output voltage Vut If the R 2 X out

nterrapteurs SF 2 x et SR 1 x sont normalement fermés, en sappo-  SF 2 x and SR 1 x transceivers are normally closed,

sant que les autres interrupteurs restent dans leur position d'ouverture, comme représenté Figure 4, l'ouverture soit de l'interrupteur SF 2 X, soit de l'interrupteur S Rx entraînera  the other switches remain in their open position, as shown in FIG. 4, the opening of either the switch SF 2 X or the switch S Rx will cause

l'augmentation de la tension de sortie Vout.  the increase of the output voltage Vout.

De manière similaire, il y a quatre procé-  Similarly, there are four

dés différents pour diminuer la tension de sortie Vout du régu-  different dice to decrease the output voltage Vout of the

lateur de tension 12 a représenté à la Figure 4 en réponse au signal "diminuer au minimum" que le régulateur-de tension 12 a reçoit Si les interrupteurs SF 2 x et SR 1 x sont normalement ouverts, en supposant que les autres interrupteurs restent dans leur position d'ouverture comme représenté Figure 4, la 12 25 i 32056 fermeture soit de l'interrupteur SF 2 X, soit de l'interrupteur SîX, va faire diminuer la tension de sortie V Out  The voltage tester 12 is shown in FIG. 4 in response to the "decrease to minimum" signal that the voltage regulator 12 receives. If the switches SF 2 x and SR 1 x are normally open, assuming that the other switches remain within their open position as shown in FIG. 4, the closing of either the switch SF 2 X or the switch S 1 X will reduce the output voltage V Out

De manière similaire, il y a quatre procé-  Similarly, there are four

dés différents pour faire diminuer la tension de sortie du régulateur de tension 12 a représenté à la Figure 4 en réponse au signal "diminuer au minimum" que ce régulateur de tension  dd different to decrease the output voltage of the voltage regulator 12 shown in Figure 4 in response to the signal "decrease to minimum" that this voltage regulator

reçoit Si les interrupteurs SF 2 x et S Rix sont normalement ou-  If SF 2 x and S Rix switches are normally

verts, en supposant que les autres interrupteurs restent dans  green, assuming that the other switches remain in

leur position d'ouverture comme représenté Fig Ure 4, la ferme-  their open position as shown in Fig Ure 4, the closing

ture, soit de l'interrupteur SF 2 X, soit de l'interrupteur S Rl X  either the SF 2 X switch or the S R1 X switch

va faire diminuer la tension de sortie Vout De manière simi-  will decrease the output voltage Vout Similarly

laire, si les interrupteurs SF 1 X et SR 2 x sont normalement fer-  If the SF 1 X and SR 2 x switches are normally closed,

més, en supposant que les autres interrupteurs restent dans  , assuming that the other switches remain in

leur position d'ouverture comme représenté Figure 4, l'ouver-  their opening position as shown in Figure 4, the opening

ture -soit de l'interrupteur SF 1 x soit de l'interrupteur SR 2 X  the switch SF 1 x or the switch SR 2 X

va faire diminuer la tension de sortie Vout-  will decrease the output voltage Vout-

Dans la description ci-dessus, on a suppo-  In the above description, it has been assumed

ser que le signal "augmenter au maximum" doit fermer l'un des deux interrupteurs normalement ouverts S ou SR 2 X De manière alternative, le signal "augmenter au maximum" doit ouvrir l'un  If the signal "increase to maximum" is to close one of the two normally open switches S or SR 2 X Alternatively, the signal "increase to maximum" must open one

des deux interrupteurs normalement fermés SF 2 X ou S Rl X De ma-  two normally closed switches SF 2 X or S Rl X From

nière similaire, le signal "diminuer au minimum" doit fermer  Similarly, the signal "decrease to a minimum" must close

l'un des deux interrupteurs normalement fermés SF 2 X ou S Rix.  one of the two normally closed switches SF 2 X or S Rix.

De manière alternative, le signal "diminuer au minimum" doit ouvrir l'un des deux interrupteurs normalement fermés S Fl X ou  Alternatively, the signal "decrease to minimum" must open one of the two normally closed switches S Fl X or

SR 2 X*SR 2 X *

On a représenté sur la Figure 5 une autre possibilité de réalisation du régulateur de tension 12 a qui est représenté sur les Figures 1 et 2 Sur la Figure 5, on a représenté deux interrupteurs, à savoir les interrupteurs Svx et Slx Si le signal "augmenter au maximum" est reçu, et si on Ferme l'interrupteur SVX qui est normalement ouvert, en supposant que l'autre interrupteur reste dans sa position ou d'ouverture représentée à la Figure 5, 'La tension de sortie Vout est augmentée Si l'interrupteur Slx est normalement - 13 25 e 2056 -13 - fermé, et si on ouvre cet interrupteur, la tension de sortie VO Ut est augmentée Si le signal "diminuer au minimum" est reçu, et si l'interrupteur Six qui est normalement ouvert, est fermé, en supposant que l'autre interrupteur reste dans sa position ouverte comme représenté Figure 5, la tension de sortie Vout sera diminuée De manière similaire, si l'interrupteur SVX est normalement fermé, et si on ouvre cet interrupteur, en Vx supposant que l'autre interrupteur reste dans sa position d'ouverture comme représenté Figure 5, la tension de sortie Vout sera diminuée Dans la figure 5 on utilise un régulateur  FIG. 5 shows another possible embodiment of the voltage regulator 12a shown in FIGS. 1 and 2. FIG. 5 shows two switches, namely the switches Svx and Slx. If the signal "increase at most "is received, and if the normally open SVX switch is turned off, assuming that the other switch remains in its open position or shown in Figure 5, the output voltage Vout is increased. Slx switch is normally - 13 25 e 2056 -13 - closed, and if this switch is opened, the output voltage VO Ut is increased If the signal "decrease to minimum" is received, and if the switch Six that is normally open, is closed, assuming that the other switch remains in its open position as shown in Figure 5, the output voltage Vout will be decreased Similarly, if the switch SVX is normally closed, and if this switch is opened, Vx s Whereas the other switch remains in its open position as shown in FIG. 5, the output voltage Vout will be decreased. In FIG.

de tension 12 a 1 à trois bornes.voltage 12 to 1 at three terminals.

La description ci-dessus n'a été fournie  The above description has not been provided

qu'à titre d'exemples illustratifs et nullement limitatifs, et il est évident que l'on peut y apporter des modifications ou variantes sans pour autant sortir du cadre de la présente invention.  as illustrative and non-limiting examples, and it is obvious that one can make changes or variants without departing from the scope of the present invention.

14 2 % 3205614 2% 32056

Claims (3)

REVENDICATIONS 1 ) Procédé de test des composants  1) Component testing method d'un dispositif en cours de test, caractérisé en ce qu'il com-  of a device under test, characterized in that it comprises porte les étapes suivantes: alimentation des composants dudit dispositif en cours de test avec une tension nominale; interrogation desdits composants pendant qu'ils sont alimentés par ladite tension nominale et analyse de la réponse reçue comme résultat de l'interrogation; -10 alimentation desdits composants avec une tension maximale ayant une amplitude plus grande que l'amplitude de ladite tension nominale;  the following steps: powering the components of said device under test with a nominal voltage; interrogating said components while they are powered by said nominal voltage and analyzing the response received as a result of the interrogation; Supplying said components with a maximum voltage having an amplitude greater than the amplitude of said nominal voltage; répétition des étapes d'interro-repetition of the steps of gation et d'analyse pendant que lesdits composants sont ali-  analysis and analysis while said components are mentés par ladite tension maximale; alimentation desdits composants avec une tension minimale présentant une amplitude inférieure à l'amplitude de ladite tension nominale; et  by said maximum voltage; supplying said components with a minimum voltage having an amplitude less than the amplitude of said nominal voltage; and répétition des étapes d'interro-repetition of the steps of gation et d'analyse pendant que lesdits composants sont ali-  analysis and analysis while said components are mentés par ladite tension minimale.  by said minimum voltage. ) Un dispositif d'auto-test caractérisé en ce qu'il comprend: des premiers organes ide 'lb à 10 e) reliés à un dispositif sous test ( 1 Oa) et destinés à créer un premier signal de sortie et un deuxième signal de sortie; _ des seconds organes ( 12) reliés auxdits premiers organes ( 10 b, 10 e) et audit dispositif sous test 1 Oa et répondant auxdits premier et second signaux de sortie provenant desdits premiers organes en vue de créer un signal nominal lorsqu'ils ne sont pas activés par lesdits premier et second signaux de sortie, lesdits second* organes créant-un signal maximal présentant une amplitude plus grande que l'amplitude dudit signal nominal lorsqu'ils sont activés  ) A self-test device characterized in that it comprises: first members Id 'lb to 10 e) connected to a device under test (1 Oa) and intended to create a first output signal and a second signal exit; second members (12) connected to said first members (10b, 10e) and said device under test 1 Oa and responsive to said first and second output signals from said first members for creating a nominal signal when not in use; not activated by said first and second output signals, said second bodies creating a maximum signal having an amplitude greater than the amplitude of said nominal signal when they are activated -2532056-2532056 par ledit premier signal de sortie, lesdits second organes créant un signal minimal ayant une amplitude plus faible que l'amplitude dudit signal nominal lorsqu'ils sont activés par ledit second signal de sortie, lesdits signaux nominal, maximal, et minimal, alimentant ledit dispositif sous test ( 10 a). Lesdits premiers organes interrogeant les composants dudit dispositif( 10 a) sous test pendant qu'il est alimenté par ledit signal nominal, lesdits premiers moyens  by said first output signal, said second members creating a minimum signal having a smaller amplitude than the amplitude of said nominal signal when activated by said second output signal, said nominal, maximum, and minimum signals supplying said device under test (10 a). Said first members interrogating the components of said device (10a) under test while it is powered by said nominal signal, said first means interrogeant les composants dudit système( 10 a) sous test pen-  interrogating the components of said system (10a) under test dant qu'il est alimenté par ledit signal maximal, et Lesdits premiers organes interrogeant les  since it is powered by said maximum signal, and said first members interrogating the composants-dudit système ( 10 a)sous test lorsqu'ils sont alimen-  components-of said system (10a) under test when they are tés par ledit signal minimal.by said minimum signal. 3 ) Dispositif d'auto-test selon la reven-  3) Self-test device according to the claim dication 2, caractérisé en ce qu'il comprend, en outre, des  2, characterized in that it further comprises premiers organes d'indication pour fournir une première indi-  first indication organs to provide a first indi- cation de ce que ledit premier signal de sortie est créé par  cation of that said first output signal is created by lesdits premiers organes.said first organs. 4 ) Dispositif d'auto-test selon la reven-  4) Self-test device according to the claim dication 2, caractérisé en ce qu'il comprend, en outre, des  2, characterized in that it further comprises second moyens d'indication ( 16)pour fournir une seconde indi-  second indicating means (16) for providing a second indication cation de ce que ledit second signal de sortie est créé par  cation of that said second output signal is created by lesdits premiers organes.said first organs. OO