FR2499290A1 - Dispositif de memoire dense remanent electriquement alterable avec electrode de couplage dans le substrat - Google Patents
Dispositif de memoire dense remanent electriquement alterable avec electrode de couplage dans le substrat Download PDFInfo
- Publication number
- FR2499290A1 FR2499290A1 FR8201584A FR8201584A FR2499290A1 FR 2499290 A1 FR2499290 A1 FR 2499290A1 FR 8201584 A FR8201584 A FR 8201584A FR 8201584 A FR8201584 A FR 8201584A FR 2499290 A1 FR2499290 A1 FR 2499290A1
- Authority
- FR
- France
- Prior art keywords
- floating gate
- electrode
- substrate
- conductor
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 79
- 230000008878 coupling Effects 0.000 title abstract 2
- 238000010168 coupling process Methods 0.000 title abstract 2
- 238000005859 coupling reaction Methods 0.000 title abstract 2
- 238000007667 floating Methods 0.000 claims abstract description 173
- 230000015654 memory Effects 0.000 claims abstract description 49
- 239000011159 matrix material Substances 0.000 claims abstract description 32
- 230000010287 polarization Effects 0.000 claims abstract description 15
- 239000004020 conductor Substances 0.000 claims description 48
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 32
- 239000004065 semiconductor Substances 0.000 claims description 28
- 229920005591 polysilicon Polymers 0.000 claims description 25
- 230000000694 effects Effects 0.000 claims description 23
- 238000001514 detection method Methods 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 230000005641 tunneling Effects 0.000 claims description 11
- 238000012546 transfer Methods 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 2
- 239000000543 intermediate Substances 0.000 claims 2
- 239000003990 capacitor Substances 0.000 description 14
- 238000000034 method Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000002085 persistent effect Effects 0.000 description 6
- 235000019592 roughness Nutrition 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 230000027756 respiratory electron transport chain Effects 0.000 description 5
- 108091006146 Channels Proteins 0.000 description 4
- 238000012217 deletion Methods 0.000 description 4
- 230000037430 deletion Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000008188 pellet Substances 0.000 description 2
- 238000012552 review Methods 0.000 description 2
- 241000238876 Acari Species 0.000 description 1
- 206010073306 Exposure to radiation Diseases 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 235000012544 Viola sororia Nutrition 0.000 description 1
- 241001106476 Violaceae Species 0.000 description 1
- 239000011449 brick Substances 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002688 persistence Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012549 training Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
DISPOSITIF DE MEMOIRE REMANENT, ALTERABLE ELECTRIQUEMENT, A GRILLE FLOTTANTE, COMPACT. CE DISPOSITIF DE MEMOIRE 10 EST FABRIQUE AVEC TROIS COUCHES DE POLYSILICIUM 20, 22, 24 ET UNE ELECTRODE DE COUPLAGE 104 FORMEE DANS LE SUBSTRAT 11. UNE FORME PARTICULIERE DU DISPOSITIF UTILISE DES ASPERITES 34 POUR FACILITER LE PASSAGE D'UN COURANT DE TUNNEL A TRAVERS DES OXYDES RELATIVEMENT EPAIS 112 AU MOYEN DE TENSIONS APPLIQUEES MOYENNES RELATIVEMENT BASSES. L'UTILISATION DE QUATRE COUCHES D'ELECTRODES 20, 22, 24, 26 CONDUIT A UNE CONFIGURATION DE CELLULE ET DE MATRICE DE MEMOIRE EXTREMEMENT DENSE. L'ELECTRODE 104 FORMEE DANS LE SUBSTRAT EST UTILISEE POUR ETABLIR DES TENSIONS DE POLARISATION DANS LA CELLULE 10. APPLICATION A LA REALISATION DE MATRICES DE MEMOIRE DE GRANDE CAPACITE, REMANENTES, ELECTRIQUEMENT REPROGRAMMABLES.
Description
La présente demande de brevet est une "continuation-
in-part" de la demande en cours d'examen numéro sériel 6030 pour "Substrate Coupled Floating Gate Memory Cell" (cellule
de mémoire à grille flottante à couplage par le substrat) dé-
posée le 24 janvier 1979 et de la demande en cours d'examen n0 6026 pour "Dense Nonvolatile Electrically Alternable Memory Devices" (Dispositifs de mémoire denses rémanents électriquement altérables) déposée le 24 janvier 1979, qui doivent être considérées comme étant incorporées ici à titre
de référence.
La présente invention vise de manière générale des dis-
positifs de mémoire rémanents à semi-conducteurs et des pro-
cédés d'utilisation de tels dispositifs et, plus particuliè-
rement, des dispositifs de mémoire rémanents à grille flot-
tante MOS utilisant quatre couches de grilles et d'électrodes en une structure de cellule compacte, dans laquelle une des
électrodes est formée dans le substrat.
Dans les systèmes de traitement de données, les disposi-
tifs de mémoire et les procédés de stockage d'information ont
une importance critique. Un prcblème pratique qui se pose depuis long-
temps et qui est associé à la technologie des semi-conducteurs
réside en ce que la plupart des éléments de mémoire à semi-
conducteurs classiques sont non rémanents, c'est-à-dire que lorsque de l'énergie n'est Plus appliquée, le contenu de la
mémoire est perdu. On a proposé ou décrit de nombreuses struc-
tures propres à assurer une rémanence et à permettre une al-
térabilité électrique de circuits de mémoire à semi-conducteurs.
Toutefois, des difficultés pratiques, telles que des limita-
tions du nombre de cycles d'effacement/écriture utiles pou-
vant être effectués pendant la durée de vie du dispositif, la durée de rétention de données par le dispositif de mémoire,
et des restrictions fonctionnelles limitant la facilité d'uti-
lisation ou la possibilité de procéder à une modification élec-
trique des données stockées ont tendu à restreindre l'utilité de tels dispositifs semi-conducteurs rémanents comportant une structure de grille flottante. Eu égard à ces difficultés, on utilise habituellement des dispositifs basés sur une structure à grille flottante MOS (métal/oxyde/semi-conducteur) dans les structures de mémoire rémanentes altérables ou reprogrammables
électriquement. De tels dispositifs utilisent un îlot de ma-
tériau conducteur formant grille flottante, qui est électri-
quement isolé du substrat mais est couplé capacitivement avec celui-ci pour former la grille d'un transistor MOS capable de détecter l'état de charge de la grille flottante. Selon
qu'il y a présence ou absence de charge sur la grille flot-
tante, ce transistor MOS peut être mis dans un état conducteur ou dans un état non conducteur (bloqué) pour le stockage de "1" ou de "" binaires. Divers moyens permettant d'introduire la charge de signal sur une grille flottante ou d'éliminer
cette charge ont été utilisés dans de tels dispositifs de mé-
moire. Or. peut introduire une charge sur la grille flottante
en utilisant une injection d'électrons excités et/ou des mé-
canismes qu'on peut dénommer "effet de tunnel". L'expression "effet de tunnel" est utilisée ici dans une large acception incluant l'émission d'un électron à partir de la surface d'un conducteur et sa pénétration dans un élément isolant adjacent à travers la barrière d'énergie. Une fois qu'une charge a été introduite sur une grille flottante diélectriquement. isolée, cette charge reste (effectivement) emprisonnée en-permanence
sur ladite grille, en raison du fait que celle-ci est complè-
tement entourée par un matériau isolant, qui se comporte com-
me une barrière s'opposant à la décharge de la grille flottan-
te. Toutefois, une charge peut-être éliminée de la grille
flottante par exposition à un rayonnement (lumière ultra-
violette, rayons X), par injection en avalanche, ou par des
effets de tunnel.
Diverses structures de dispositif sont classiquement utilisées pour assurer un transfert de charge à destination ou en provenance de la grille flottante et d'un substrat (Frohmann-Bentchkowsky, "A Fully- Decoded 2048-Bit Electrically Programmable MOS-ROM").(Une mémoire morte à MOS électriquement programmable à 2048 bits entièrement décodée), Conférence internationale de l'IEEE sur les circuits à semi-conducteurs, digeste 1971, pages 80-81; brevet U.S. no 3 660 819, brevet U.S. no 3 996 957). Toutefois, des courants intenses doivent être soutirés lors de l'écriture d'électrons sur la grille flottante ("programmation") de tels dispositifs, étant donné que seule une petite fraction du courant de programmation est
suffisamment déplacée et suffisamment énergétique pour at-
teindre la grille flottante à travers l'oxyde relativement
épais (par exemple 1000 angstrbms). Une autre technique con-
siste à utiliser un oxyde très mince d'épaisseur prédétermi-
née de façon précise, dans la gamme d'environ 50 à 200 angs-
trôms, pour séparer la grille flottante d'une borne de pro-
grammation prévue dans le substrat (E. Harari, "A 256-Bit Nonvolatile Static RAM" (une mémoire à accès direct statique rémanents à 256 bits), Conférence internationale de l'IEEE
sur les circuits à semi-conducteurs, digeste 1978, pages 109-
109; brevet U.S. n0 3 500 142 et W.S. Johnson et al., "A 16 Kb Electrically Erasable Nonvolatile Memory" (Une mémoire
rémanente effaçable électriquement à 16 Kb, Conférence inter-
nationale de l'IEEE sur les circuits à semi-conducteurs, di-
geste 1980, pages 152-153). La charge est "transférée par effet de tunnel" à un élément formant grille flottante ou à partir de cet élément avec une symétrie bidirectionnelle à travers un oxyde relativement mince (50-200 angstr5ms), le
sens du transfert dépendant du vecteur de champ électrique.
En raison de la nature bidirectionnellement symétrique de 1' oxyde formant tunnel, la cellule rémanente peut donner lieu à des problèmes de perturbation éventuelle pouvant provoquer
une perte du contenu de la mémoire. En particulier, pour don-
ner des exemples, les problèmes de perturbation comprennent notamment des limitations du nombre de cycles de lecture et l'affectation du contenu de la cellule de mémoire par des opérations effectuées dans des cellules adjacentes. En outre, il est difficile de fabriquer d'une manière fiable de telles couches d'oxyde très minces présentant une épaisseur et des
propriétés électriques contrôlées avec précision en une pro-
duction à grande échelle.
Un effet de tunnel rehaussé ou intensifié entre des cou-
ches multiples de polysilicium peut constituer une base de
réalisation d'éléments rémanents additionnels, et divers dis-
positifs semi-conducteurs utilisant un tel effet de tunnel rehaussé ont été proposés (DiMaria et Kerr, "Interface Effects and High Conductivity in Oxydes Grown from Polycristalline Silicon" (Effets d'interface et conductivité élevée dans des
oxydes formés par croissance à partir de silicium poly-
cristallin), Applied Physics Letters, pages 505-507, novembre 1975; Andersen et Kerr, "Evidence for Surface Asperity Mechanism of Conductivity in Oxides Grown in Polycristalline Silicon" 'Mise en évidence d'un mécanisme de conductibilité résultant d'aspérités de surface dans des oxydes formés par croissance dans du silicium polycristallin), J. Applied Physics, pages 4834-4836, vol. 48, n0 11, novembre 1977
brevet U.S. n0 4 099 196; Berenga et al., E 2PROM TV Synthe-
tizer" (Synthétiseur de télévision à mémoire morte programma-
E2 ble), Conférence internationale de 1'IEEE sur les circuits à semiconducteurs, 1978, pages 196-197). Un tel effet de tunnel rehaussé permet de réaliser la séparation d'éléments
à effet de tunnel par des oxydes relativement épais en utili-
sant des tensions de programmation relativement classiques.
Toutefois, de tels dispositifs de mémoire à semi-conducteurs rémanents classiques présentent encore divers inconvénients et limitations, et des dispositifs à semi-conducteurs à grille flottante améliorés seraient désirables. Dans cet ordre d'
idées, les dispositifs de mémoire à grille flottante classi-
ques peuvent utiliser des tensions relativement élevées et deszcourants relativement intenses pour charger et décharger la grille flottante, et ces tensions et courants entraînent des difficultés d'isolement et de montage et des limitations
par rapport à des éléments à circuit intégré-associés au dis-
positif de mémoire et peuvent créer des problèmes de pertur-
bation pour les cellules de mémoire adjacentes dans une ma-
trice de telles cellules. En outre, à l'heure actuelle, le rendement de fabrication de circuits intégrés est une fonction exponentielle approximativement négative de la superficie de montage effective des dispositifs. En conséquence, pour les mêmes règles d'établissement de circuits intégrés, impliquant
une largeur des conducteurs minimale, on peut obtenir un im-
portant accroissement du rendement en réduisant la superficie de cellules de mémoire rémanentes et ce rendement plus élevé
est en relation directe avec un coût de fabrication plus bas.
Compte tenu de ce qui précède, l'invention a notamment
pour objet de créer un élément (ou cellule) de mémoire à semi-
conducteurs perfectionné dense, rémanent et altérable ou re-
programmable électriquement.
L'invention a encore pour buts
- de créer un élément de mémoire à semi-conducteurs ré-
manent, dense et altérable électriquement, composé de quatre couches d'électrodes, une de ces couches étant formée dans le substrat semiconducteur, ce qui permet
de n'avoir besoin que de trois couches de polysilicium.
seulement pour former le reste de l'élément de mémoire suivant l'invention; - d'élargir notablement les zones de chevauchement entre
un conducteur formant grille flottante et ses électro-
des associées de programmation, de sélection/effacement de mot et de polarisation, en augmentant ainsi dans une
mesure considérable le nombre de cycles de mémoire ré-
manente disponibles, tout en conservant des géométries de cellule denses; - de créer un dispositif de mémoire rémanent, altérable
électriquement, comprenant une matrice à circuit inté-
gré formée d'une pluralité de tels éléments denses, qui sont aisément accessibles sans perturbation des autres
éléments de la matrice.
L'invention sera mieux comprise à la lecture de la des-
cription détaillée qui suit et à l'examen des dessins joints qui en représentent, à titre d'exemple non limitatif, un mode
de réalisation.
Sur ces dessins
- la figure 1 est une vue en plan d'un mode de réalisa-
tion d'une matrice de cellules à grille flottante rémanentes, altérables électriquement, conformes à l'invention;
- la figure 2 est une vue de profil avec coupe transver-
sale d'une des cellules de mémoire rémanentes, altérables électriquement, de la figure 1, la coupe étant faite suivant la ligne 2-2;
* - la figure 3 est une vue de profil avec coupe transver-
sale d'une des cellules rémanentes, altérables électriquement, de la figure 1, la coupe étant faite suivant la ligne 3-3; - la figure 4 est une représentation schématique de la cellule à grille flottante rémanente, altérable électriquement, de la figure 1, et - la figure 5 représente un schéma de montage symbolique
des cellules de la figure 1, ainsi qu'une Pluralité de dispo-
sitifs suivant l'invention disposés en une matrice de mémoire.
La présente invention vise essentiellement des éléments de mémoire à semiconducteurs compacts, rémanents, altérables électriquement, du type à grille flottante, qui peuvent être construits à partir de trois couches de matériau conducteur tel que du silicium polycristallin, déposées sur un substrat
semi-conducteur. L'invention vise également des procédés per-
mettant de charger et de décharger la grille flottante de
tels dispositifs.
Les dispositifs suivant l'invention comprennent un
substrat semi-conducteur sensiblement monocristallin, un con-
ducteur formant grille flottante électriquement isolé surja-
cent au substrat, un moyen pour introduire des électrons sur
la grille flottante de manière à appliquer à celle-ci un po-
tentiel négatif, et un moyen pour éliminer des électrons de
la grille flottante de manière à donner à celle-ci un poten-
tiel plus positif que ledit potentiel négatif. Les dispositifs comprennent en outre une électrode de polarisation formée dans le substrat, d'un type de conductibilité opposé à celui
de ce dernier, et couplée capacitivement'avec la grille flot-
tante, et un moyen de détection de l'état de potentiel de
ladite grille flottante.
Les divers éléments des dispositifs constituant le moyen d'introduction d'électrons sur la grille flottante et le moyen d'élimination d'électrons à partir de la grille flottante, conjointement avec la grille flottante elle-même, peuvent être
formés à partir d'une structure de polysilicium à trois cou-
ches et d'un substrat semi-conducteur monocristallin sous-
jacent.
Comme indiqué, les dispositifs comprennent un substrat
semi-conducteur sensiblement monocristallin d'un type de con-
ductibilité donné et, à cet égard, des pastilles de silicium monocristallin du type p constituent le substrat préféré, bien que l'utilisation de pastilles de substrat en silicium du type n, ainsi que de couches monocristallines épitaxiales du type n ou du type p sur un substrat diélectrique monocristallin tel que du saphir, ou d'autres matériaux semi-conducteurs, soit
envisagée pour différents modes de réalisation de l'invention.
Comme également indiqué, les dispositifs suivant l'in-
vention comprennent au moins un conducteur formant grille flottante, électriquement isolé, surjacent au substrat. Une partie de la grille flottante forme la grille d'un transistor de détection MOS dans le substrat semi-conducteur, de sorte que l'état de charge de la grille flottante peut être détecté
pour lire le contenu de la mémoire d'état de charge du dispo-
sitif. Le conducteur formant grille flottante peut être une grille en polysilicium conductrice, complètement entourée d'
un matériau isolant, tel que de la silice formée par croissan-
ce thermique. La grille flottante peut être séparée du substrat, dans la région du transistor de détection MOS, par des couches diélectriques de silice formées par croissance classiquement
(par exemple thermiquement) d'une épaisseur aisément réalisa-
ble, par exemple dans une gamme d'environ 500 à 1500 angstrbms, et peut être séparée du substrat par des couches d'oxyde plus
épaisses, dans d'autres régions de la grille flottante.
Comme décrit plus loin de façon plus détaillée, le moyen
permettant d'éliminer en partie la charge de la grille flot-
tante peut comprendre une partie de celle-ci en relation ca-
pacitive avec une électrode surjacente de sélection/effacement de mot. La surface supérieure de la grille flottante située
à l'opposé du substrat semi-conducteur et tournée vers l'élec-
trode d'effacement peut être fabriquée de manière à comporter un moyen unidirectionnel permettant d'intensifier le transfert des électrons par effet de tunnel à travers la couche isolante
entourant la grille flottante. Une option particulière consis-
te à former des aspérités sur la surface de la grille flottan-
te. Une émission d'électrons peut se produire, à partir d'une
surface ainsi structurée, vers l'électrode d'effacement sur-
jacente (qui peut également être fabriquée en silicium poly-
cristallin), pour des tensions appliquées relativement fai-
bles, de moins d'environ 40 volts. Un tel transfert d'élec-
trons intensifié peut Atre dû à une émission avec effet de
tunnel Fowler-Nordheim rehaussée et à d'autres mécanismes.
Le moyen permettant d'injecter une charge sur la grille
flottante peut comprendre une électrode de programmation fa-
briquée de même à partir de polysilicium et sous-jacente à
une partie de la grille flottante. L'électrode de programma-
tion peut être de même munie d'une surface supérieure présen-
tant des aspérités ou d'un autre moyen unidirectionnel quel-
conque permettant d'intensifier le transfert d'électrons par
effet de tunnel, à travers la couche d'isolement de l'élec-
trode de commande de programme, à la grille flottante. L'émis- sion d'électrons à partir de l'électrode de programmation vers la grille flottante peut, en conséquence, s'effectuer
d'une manière analogue, pour des tensions appliquées relati-
vement basses, correspondant à moins de 40 volts de différen-
ce de potentiel entre l'électrode de commande de programme
et la grille flottante.
-Comme également indiqué, il est prévu un moyen de détec-
tion de la charge accumulée sur la grille flottante et, dans ce contexte, une partie de la grille flottante peut constituer
la grille d'un transistor de détection formé dans le substrat.
Selon le niveau de charge électrique de la grille flottante, le transistor de détection peut être rendu'conducteur ou être
bloqué. Par exemple, dans un dispositif à transistor de dé-
tection MOS à canal n, lorsqu'un nombre suffisant d'électrons
sont présents sur la grille flottante, le transistor de dé-
tection est bloqué. En revanche, lors ue des électrons sont
éliminés de la grille flottante en nombre suffisant pour ren-
dre son potentiel positif par rapport au substrat sous-jacent,
le transistor de détection à canal n est rendu conducteur.
L'état conducteur ou bloqué du transistor de détection asso-
cié à la grille flottante constitue'un mécanisme permettant de détecter la présence ou l'absence de charge sur la grille
flottante et fournit ainsi une base permettant de lire l'in-
formation stockée dans la cellule, sous la forme d'un niveau
de charge sur la grille flottante.
Un important élément des dispositifs suivant l'invention est une électrode de polarisation disposée dans le substrat et
placée en partie au-dessous de la grille flottante. L'électro-
de de polarisation est diélectriquement isolée de la grille
flottante, de préférence par-une couche de silice. Une fonc-
tion primordiale de l'électrode de polarisation est de pola-
riser convenablement la grille flottante par effet capacitif pendant l'introduction d'électrons sur ladite grille (cycle d'écriture). L'électrode de polarisation a également pour fonction
de polariser convenablement la grille flottante par effet ca-
pacitif pendant l'élimination d'électrons à partir de la gril-
le flottante (cycle d'effacement). L'électrode de polarisa-
tion peut être incorporée au substrat sous la forme d'une couche de type de conductibilité opposé à celui du reste du substrat, et être placée sous. des parties de l'électrode de programmation, de la grille flottante, et de l'électrode de
sélection/effacement de mot.
Si l'électrode de polarisation est rendue suffisamment positive par rapport à l'électrode de programmation, qui est également sous-jacente à la grille flottante, des électrons
seront transférés par effet de tunnel, de l'électrode de pro-
grammation à la grille flottante. Ces électrons modifient à leur tour le potentiel de la grille flottante. Comme indiqué, la charge relativement négative ainsi produite peut être
détectée par un moyen convenable tel qu'un transistor de dé-
tection. D'une manière analogue, l'électrode de sélection/ effacement de mot, qui chevauche au moins partiellement la grille flottante et est isolée de celle-ci, peut être portée à un potentiel élevé prédéterminé cependant que l'électrode de polarisation est maintenue à un potentiel bas prédéterminé, de façon que des électrons soient transportés par effet de
tunnel de la grille flottante à l'électrode de sélection/effa-
cement de mot. De cette manière, la grille flottante peut être portée à une tension relativement plus positive que le substrat sous-jacent, ce qui peut être détecté par un moyen convenable tel qu'un transistor de détection, dont la source et le drain sont de préférence également formés dans le substrat.
Les éléments de mémoire à semi-conducteurs à grille flot-
tante rémanents, altérables électriquement, peuvent être fa-
briqués en une structure comprenant quatre couches d'électro-
des et de grilles, trois de ces couches étant formées en un matériau tel que du pQlysilicium. Une partie de la première couche est chevauchée par la deuxième couche, dont elle est isolée ainsi que de chacune des deux autres couches. Une troisième couche chevauche une partie de la deuxième couche et est isolée de cette dernière ainsi que de chacune des deux autres couches. Une quatrième couche est formée dans le substrat et est isolée de la deuxième couche et de toutes les autres couches. La deuxième couche forme la grille flottante, vers laquelle et à partir de laquelle des électrons peuvent être
transportés ou transférés par effet de tunnel, par applica-
tion de tensions aux autres couches. La présence ou l'absence d'électrons peut être détectée par une partie distante de la grille flottante, qui conditionne un transistor de détection
et joue ainsi le rôle d'élément de mémoire. Toutes les cou-
ches de polysilicium sont isolées du matériau du substrat. Le substrat est de préférence en silicium monocristallin, mais
il peut être également en un autre matériau semi-conducteur.-
La quatrième couche, ou couche incorporée au substrat, est
isolée du reste du substrat par les caractéristiques de jonc-
tion inverse du matériau de type de conductibilité opposé qui
constitue cette région de quatrième couche. La structure ré-
sultante est une structure d'élément MOS rémanente, dense et
altérable électriquement, offrant des caractéristiques élec-
triques favorables.
On va maintenant se référer aux dessins pour décrire 1' invention plus particulièrement dans le cadre du mode de
réalisation spécifique d'un dispositif semi-conducteur 10 ré-
manent, effaçable électriquement, à canal n, représenté sur les dessins. Bien que le dispositif 10 soit un dispositif MOS à canal n, on comprendra aisément que d'autres technologuies
de dispositifs, telles que des configurations à canal p, peu-
vent également être utilisées et sont envisagées ici.
La figure 1 représente une vue en plan d'un mode de réalisation particulier d'une matrice de cellules de mémoire à grille flottante rémanentes suivant l'invention, comprenant des cellules 10 et 12. La cellule de mémoire rémanente 10 est
représentée sur la figure 1 dans la zone définie par les li-
gnes en trait interrompu. Comme on-le voit plus clairement sur la figure 2, une cellule 10 est de préférence construite à partir d'un substrat semi-conducteur 11 en silicium du type
p, sensiblement monocristallin, et de trois couches conduc-
trices 20, 22 et 24 ultérieurement et successivement déposées, configurées, gravées et isolées. Une quatrième couche 26, de
type de conductibilité opposé à celui du substrat 11, est in-
troduite dans ce dernier, dont elle est isolée par un effet de jonction inverse. Une couche diélectrique isole la couche 26 des couches de polysilicium. Les couches de polysilicium forment, respectivement,une électrode de programmation 101,
une grille flottante surjacente 102, et une électrode de sé-
lection/effacement de mot 103 surjacente à la grille flottan-
te. La quatrième couche conductrice est une électrode de po-
larisation 104 formée dans le substrat 11, et qui est sous-
jacente à une partie de l'électrode de sélection/effacement de mot, de l'électrode de programmation, et de la gri-lle
flottante. Une partie 106 de la grille flottante 102 consti-
tue la grille d'un transistor de détection MOS 108 formée dans un canal de transistor de détection 110 pour détecter
l'état de charge de potentiel électrique de la grille flot-
tante 102.
Une cellule spéculairement symétrique 12 est représentée sur la figure 1 associée à la cellule 10. Ces cellules 10 et 12 forment une paire de cellules qui peut être répétée pour
former une matrice de mémoire s'étendant dans les deux direc-
tions X (haut-bas) et Y (gauche-droite). Dans une telle ma-
trice, l'électrode de sélection/effacement de mot 103 s'étend jusqu'à des cellules contiguës pour former les conducteurs de
sélection de mot suivant X ("de rangée") de la matrice. L'é-
* lectrode de programmation 101 est répétée dans la direction Y jusqu'à des cellules contiguës pour former les conducteurs de programmation de colonne de la matrice. Les transistors de
détection MOS 108 respectifs des deux cellules 10, 12 se par-
tagent un drain commun 16 réalisé sous la forme d'une région diffusée ou implantée du type n dans le substrat "p" 11. Le drain 16 est connecté à un conducteur métallique surjacent 17,
destiné à permettre une détection de sélection "Y" de la cel-
lule en tant que partie d'une matrice de mémoire. Le même type de région 18 du type n diffusée ou implantée dans le substrat
"p" 11 forme des conducteurs de source communs pour les tran-
sistors 108 dansla direction Y. La zone comprise entre chaque source 18 respective et le drain 16 correspondant définit la région de canal du transistor de détection MOS. Bien qu'un accès séparé aux bits individuels d'une matrice de mémoire
constitue une des options possibles, dans le mode de réalisa-
tion représenté sur la figure 1, les cellules sont organisées en multiplets, par exemple de huit cellules ou "bits" chacun,
des paires de cellules s'étendant verticalement faisant par-
tie d'un tel multiplet. Comme décrit plus loin de façon plus détaillée, l'électrode de polarisation 104 formée dans le substrat, dans une telle matricede;multiplets, comme on peut le voir sur la figure 1, s'étendrait aussi verticalement et horizontalement jusqu'à des cellules adjacentes. Lors du
fonctionnement d'une cellule 10, le substrat peut être pola-
risé à environ 0 à -4 volts, le canal du type n peut être po-
larisé à environ 0 volt et des tensions de programmation et d'effacement de plus 25 à 40 volts peuvent être appliquées
sélectivement aux électrodes polycristallines et à l'électro-
de du type n formée dans le substrat. Un montage de décodage
"X-Y" peut être prévu conformément à la pratique courante.
Les couches de silicium polycristallin 20, 22 et 24 peu-
vent être déposées, configurées, gravées et oxydées, et la couche 26 formée dans le substrat (dite ci-après par simplifi-
cation "couche de substrat" peut être diffusée et implantée
conformément à la pratique courante. Comme on le voit claire-
ment sur la figure 2, les couches diélectriques de silice 112 qui, dans le mode de réalisation représenté, sont formées par croissance à partir du substrat en silicium ou des éléments
en polysilicium, respectivement, par des techniques d'oxyda-
tion thermique classiques jusqu'à obtention d'une épaisseur
entre éléments d'environ 1000 angstr6ms, isolent diélectri-
quement les couches de substrat et de polysilioium les unes
des autres. La grille flottante 102, l'électrode de program-
mation 101 et l'électrode de sélection/effacement de mot 103 sont formées de couches de polysilicium convenablement et successivement déposées, gravées et oxydées, ou configurées
et fabriquées d'une autre manière par des techniques photo-
lithographiques classiques, pour former la structure de dis-
positif décrite à titre d'exemple et qui est représentée sur les figures 1 à 3. Sur la figure 1, les divers éléments sont représentés comme si les couches diélectriques 112 étaient
transparentes, de façon que la structure d'électrodes sous-
jacente puisse être représentée. D'autres détails de la struc-
ture du dispositif sont représentés dans les vues en coupe
transversale des figures 2 et 3.
Comme on peut le voir sur la figure 2, les couches de
silicium polycristallin et de substrat, qui forment les élec-
trodes 101, 102, 103 et 104, comprennent un moyen 40 d'injec-
tion d'électrons sur la grille flottante, et un moyen 50 pro-
voquant une émission d'électrons par la grille flottante. De préférence, le moyen 40 d'injection d'électrons sur la grille
flottante 102 comprend la formation d'aspérités sur la surfa-
ce de l'électrode de programmation 101, c'est-à-dire de la première couche de polysilicium 20, adjacente à la couche de polysilicium 22 de la grille flottante 102. Pour produire ces aspérités de surface, cette couche de polysilicium 20 est traitée par oxydation à environ 1000 degrés C. Dans le mode
de réalisation décrit, la grille flottante 102 est de préfé-
rence formée au-dessus de la couche 20 après que celle-ci
a été gravée et oxydée pour former l'électrode de programma-
tion 101, etaprès qu'une couche d'oxyde surjacente 112 a été déposée. Le moyen 50 provoquant l'émission d'électrons par la grille flottante 102 comprend également de préférence la formation d'aspérités mais, dans ce cas, sur la surface de la grille flottante 102 elle-même, pour faciliter l'émission d' électrons à travers une couche de silice surjacente 114, vers l'électrode de sélection/effacement de mot 103. Les aspérités 34 sont de préférence formées sur les surfaces supérieure de la grille flottante 102 de la manière décrite ci-dessus pour
ce qui concerne l'électrode de programmation 101.
Les aspérités, au sens dans lequel il faut comprendre ce terme, sont de petites saillies à la surface d'un conducteur, qui sont présentes en grand nombre (par exemple il peut y avoir une densité superficielle de 5 x 109 aspérités par cm) Une grande partie des aspérités peuvent avoir une hauteur moyenne plus grande que la largeur de leur base (par exemple une largeur de base d'environ 450 angstr6ms et une hauteur d' environ 750 angstr8ms). Les aspérités sont considérées comme étant capables de produire de forts champs locaux pour une intensité de champ moyenne relativement basse, ce qui réduit l'intensité de champ entre électrodes nécessaire pour le transport, ou le transfert par effet de tunnel, d'électrons,
de l'électrode présentant les aspérités à l'électrode adja-
cente, sous l'influence d'un champ électrique approprié appliqué entre ces électrodes.Sans limiter l'invention à une exolication théoricroe particulière quelconque, on peut formuler l'hypothèse que ces
forts champs locaux sont suffisants pour injecter des élec-
trons dans des oxydes relativement épais ( à des fins de transfert par effet de tunnel) bien qu'en moyenne-une tension relativement basse soit appliquée entre les deux côtés de 1' oxyde. Toutefois, l'intensification du transfert d'électrons
assurée par les aspérités 34 n'est pas bidirectionnelle. Lors-
qu'une surface d'électrode-lisse, ne présentant pas de telles
aspérités, est polarisée en opposition par rapport à une au-
tre électrode ayant des aspérités, des électrons ne sont pas injectés dans l'oxyde épais aux tensions relativement basses
qui produiraient un transfert d'électrons à partir d'une sur-
face présentant des aspérités, toutes choses égales d'ailleurs.
En conséquence, on comprendra aisément que l'électrode de programmation 101 et ses aspérités associées 34 forment une structure analogue à une diode avec la surface inférieure lisse adjacente de la grille flottante 102. Cette structure
transportera des électrons à partir de l'électrode de program-
mation 101 à travers l'oxyde séparateur 112 d'environ 1000
angstr8ms d'épaisseur si la grille flottante est polarisée po-
sitivement par rapport à l'électrode de programmation 101, à raison d'une différence de tension de moins de 40 volts. En revanche, si l'électrode de programmation 101 est polarisée positivement par rapport à la grille flottante 102, à raison d'une différence de tension identique de moins d'environ 30 volts, il n'y aura pas de transport d'électrons, de la grille
flottante à l'électrode de programmation. Les aspérités 34 as-
surent la même caractéristique analogue à celle d'une diode
entre la grille flottante et l'électrode de sélection/efface-
ment de mot 103, le transport intensifié se produisant de la grille flottante 102 à l'électrode de sélection/effacement de
mot 103, lorsque celle-ci est polarisée positivement par rap-
port à la grille flottante 102. L'électrode de polarisation 26, formée dans le substrat 11, est couplée capacitivement, par l'intermédiaire de l'oxyde 112, avec les trois couches de polysilicium 20, 22 et 24, selon différents rapports en fonction du chevauchement des couches. Etant donné qu'aucune aspérité n'est présente sur l'électrode de polarisation 26, le condensateur formé entre celle-ci et toutes les couches de polysilicium peut supporter des tensions élevées appliquées bidirectionnellement sans passage de courant de tunnel. Cette
propriété d'une électrode formée dans un substrat (ou "élec-
trode de substrat") peut être utile pour polariser les dispo- sitifs de mémoire, en particulier lorsque des tensions élevées
sont présentes. Des aspérités convenables 34, propres à pro-
duire les caractéristiques analogues à celles d'une diode décrite cidessus, peuvent être formées dans une gamme de
conditions et une gamme de dimensions, et ne sont pas limi-
tées à l'exemple particulier mentionné ci-dessus.
Une troisième couche de polysilicium 24 est déposée (après gravure et oxydation de la deuxième couche ou couche de grille flottante) au-dessus de la grille flottante 102 et est
traitée de manière à former une électrode de sélection/efface-
mfient de mot 103 qui, conjointement avec les aspérités de la
surface supérieure de la grille flottante 102, et avec la po-
larisation assurée par l'électrode de polarisation 104, -forme le moyen 50 d'élimination d'électrons à partir de la grille
flottante, tel qu'il a été précédemment indiqué.
La quatrième électrode, c'est-à-dire l'électrode de po-
larisation 104, est diffusée ou implantée dans le substrat 11.
Bien que la figure 1 représente l'électrode de polarisation 104 comme étant placée sous des parties des trois couches de polysilicium, elle n'a besoin de se trouver que sous la grille
flottante 102. L'électrode de polarisation 104 agit en polari-
sant convenablement la grille flottante 102 au cours des opé-
rations d'écriture, d'effacement et de lecture. Un haut niveau de dopage doit être obtenu dans cette électrode de substrat 104 pour assurer une conductivité élevée. En outre, comme on peut le voir sur la figure 1, l'électrode de polarisation 104 est commune avec les conducteurs de source 18 du transistor
de détection MOS 108, de sorte que, dans le mode de réalisa-
tion préféré, les conducteurs de source 18 fournissent la tension de polarisation pour l'électrode 104. On remarquera
que le drain 16 est également utilisable à cet effet.
La région de chevauchement entre la grille flottante 102 et l'électrode de programmation 101 est la zone dans laquelle des électrons sonttransférés par effet de tunnel à travers 1' oxyde de séparation 112, de l'électrode de polarisation à la grille flottante. Si l'on polarise de façon appropriée la grille flottante 102 à une polarité positive par rapport à
l'électrode de programmation 101, des électrons seront trans-
férés par effet de tunnel, de l'électrode de programmation 101 à la grille flottante 102. La charge d'électrons est injectée, à partir des aspérités 34 de la surface de l'électrode de programmation, par effet de tunnel rehaussé, dans l'oxyde de séparation 112. Cette charge se propage jusqu'à la grille flottante 102 et est recueillie par celle-ci sous l'influence
de la polarisation positive. Une fois que la tension de pola-
risation est éliminée de la grille flottante 102, les élec-
trons transférés par effet de tunnel sont confinés sur la
grille flottante, étant donné qu'ils n'ont pas l'énergie suf-
fisante pour franchir la-barrière d'énergie de l'oxyde isolant
112. Les électrons peuvent être retenus pratiquement indéfi-
niment sur la grille flottante s'ils ne sont pas éliminés, et donnent à la grille flottante une charge électrique négative suffisante pour bloquer le transistor de détection MOS à
grille flottante 108.
Des électrons peuvent être éliminés de la grille flot-
tante au moyen de l'électrode de sélection/effacement de mot 103. L'électrode d'effacement 103 est séparée, par une couche
diélectrique de silice 114, de Ja surface de la grille flot-
tante 102, qui présente les aspérités 34,-et est disposée de
manière à chevaucher une partie de cette surface. En polari-
sant convenablement l'électrode d'effacement 103 à un poten-
tiel positif suffisamment élevé par rapport à la grille flot-
tante, on peut provoquer le transfert par effét de tunnel d' électrons, à partir des aspérités de la surface supérieure de
la grille flottante, à l'électrode d'effacement. De cette ma-
nière, la grille flottante 102 peut recevoir une charge rela-
tivement positive, et suffisamment positive pour rendre con-
ducteur le transistor MOS 108 à canal n.
Dans le mode de réalisation représenté, les oxydes 112, 114 ont environ 1000 angstr8ms d'épaisseur dans la région dans laquelle se produit le transfert d'électrons par effet de
tunnel et, par conséquent, sont faciles à produire d'une ma-
nière fiable et reproductible. A ce propos, on peut ajouter que, bien qu'une épaisseur de silice diélectrique de 1000
angstr8ms soit utilisée dans le mode de réalisation représen-
té comme épaisseur optimale, cette dernière est susceptible de décroître à mesure de l'amélioration des techniques de fabrication. Comme indiqué, des moyens sont prévus pour détecter le potentiel de la grille flottante 102 et l'on peut préciser à ce propos que, comme représenté sur les figures 1, 2 et 3, une partie 106 de la grille flottante 102 forme, dans un canal
110, la grille d'un transistor de détection MOS 108 compre-
nant des régions de source et de drain 120, 122, comme repré-
senté sur la figure 3. Ces régions 120, 122 font respective-
ment partie du conducteur de source commune 18 et du conduc-
teur de drain commun 16, et sont du type de conductibilité N. Comme représente sur la figure 3, ces régions 120, 122 sont séparées par des parties intermédiaires 80, 82 du substrat 11 du type p. Les zones 82 sont modulées par la tension de 1' électrode de sélection/effacement de mot 103 et la zone 80
est modulée par la tension de la région 106 de la grille flot-
tante 102. La conductivité de la région comprise entre la
source et le drain est, par conséquent, modulée par l'électro-
de de sélection/effacement de mot 103 et par la partie de grille en série 106 de la grille flottante. Dans le mode de
réalisation représenté (10), les régions 82 forment des tran-
sistors d'intensi.fication qui exigent que l'électrode de pola-
risation 103 soit convenablement polarisée positivement par rapport aux régions 82 du substrat de manière à permettre une conduction de courant de la source au drain lorsque la grille flottante est également conductrice. Les régions 82 peuvent
également être réalisées sous la forme de dispositifs d'ap-
pauvrissement (qui sont normalement conducteurs) de façon que
la partie d'électrode 106 de la grille flottante module di-
rectement le courant source-drain du transistor de détection
108, bien que le mode d'enrichissement soit habituellement uti-
lisé lorsque les cellules font partie d'une matrice.
Lors du fonctionnement du dispositif 10, la grille flot-
tante 102 est, soit chargée avec un nombre en excès d'élec-
trons, ce qui rend sa tension basse (négative) et ce qui a ainsi pour effet de bloquer le transistor de détection 108 situé à distance, soit chargée de façon relativement positive par une élimination d'électrons qui rend sa tension élevée en rendant ainsi conducteur le transistor de détection 108. L' état conducteur ou bloqué du transistor de détection 108 constitue le moyen permettant de détecter l'état de mémoire de la grille flottante 102 du dispositif 10. On peut modifier cet état de mémoire de la grille flottante 102 en introduisant
(ou en"programmant") des électrons dans la grille ou en éli-
minant (ou en "effaçant") des électrons de la grille.
La structure d'électrodes de cellule à quatre couches du mode de réalisation représenté (10) permet de réaliser une, cellule de mémoire rapide, à faible consommation d'énergie, rapidement altérable, et assurant une rétention de données à
long terme, qui est facile à fabriquer, dense (et, par consé-
quent, relativement peu coûteuse) et qui offre une résistance favorable aux limitations dites "de perturbation". En raison du champ moyen relativement faible, qui suffit pour assurer l'effet de tunnel (par exemple 2,5 à 4,0 x 106 volt/cm), on peut utiliser des oxydes d'une épaisseur raisonnable (1000
angstr5ms) entre les couches de polysilicium. Ces caractéris-
tiques favorisent considérablement l'utilisation de techniques
de fabrication standards et de techniques de montage raisonna-
bles. En raison du fait que les structures de source et de dissipation d'électrons prévues pour charger et décharger la grille flottante 102 sont fabriquées à partir de couches de polysilicium diélectriquement isolées du substrat 11, toute
"l'action" se déroule au-dessus du substrat, dans la structu-
re d'électrodes formée à partir des trois couches de polysili-
cium 20, 22 et 24.
On va maintenant se référer à la figure 4 pour continuer à décrire le fonctionnement du dispositif 10 d'après le schéma de montage de la cellule 10 représenté sur cette figure. L'
électrode de polarisation 101 forme un condensateur 42, pré-
sentant une capacité CP, avec la surface adjacente de la grille flottante 102 et fournit une charge (électrons) à
celle-ci lorsqu'une tension suffisante est appliquée aux bor-
nes dudit condensateur 42. Lorsque la grille flottante est chargée négativement, le transistor à effet de champ 108 est
bloqué. La grille flottante 102 forme également un condensa-
4à
teur 43, présentant une capacité CW, avec l'électrode de sé-
lection/effacement de mot 103. Si la grille flottante 102 est
chargée positivement, comme lorsque des électrons sont trans-
férés par effet de tunnel, à partir de la grille flottante 102, par l'intermédiaire du condensateur d'effacement 43, le transistor à effet de champ 108 est conducteur. L'électrode d'effacement 103 assure une dissipation de charge permettant d'éliminer une partie de la charge de la grille flottante 102
lorsque la tension aux bornes du condensateur 43 est suffi-
samment élevée pour déterminer le transfert d'électrons par
effet de tunnel à partir de la grille flottante 102. L'intro-
duction d'électrons sur la grille flottante 102 est dénommée "programmation" et l'élimination d'électrons à partir de la
grille flottante est dénommée "effacement".
1s L'électrode de polarisation 104, qui est incorporée au substrat, et qui comprend la couche 26, forme un condensateur 44 relativement grand, présentant une capacité CS, avec la grille flottante. Au cours de la programmation, le potentiel électrique de l'électrode de polarisation est rendu "haut" (s" 26 volts),de préférence par élévation de la tension régnant sur le conducteur de source 18. Au cours de l'effacement, le potentiel de l'électrode de polarisation 104 est rendu "bas"
(0 O volt).
La grille flottante 102 forme également un condensateur
de grille 45 avec le canal de T.E.C. du transistor de détec-
tion 108. Un condensateur de champ 46, présentant une capacité parasite CF par rapport au substrat, est également formé à plusieurs emplacements sous l'oxyde de champ. Ces dernières capacités dégradent la programmation, et doivent être réduites
au minimum.
La capacité CS du condensateur de polarisation 44 doit, de préférence, être plusieurs fois plus grande que celle de chacun des autres condensateurs individuels représentés sur la
figure 4. La capacité CS du condensateur 44 applique un poten-
tiel à la grille flottante 102 pour la programmation et 1' effacement.
Pour rendre la cellule 10 fonctionnelle et pour optima-
liser sa performance et son montage, des relations de capaci-
tés convenables doivent être respectées, afin d'assurer la
génération de champs suffisamment intenses dans les condensa-
teurs 42, 43, 44 et 45 pour la programmation, la lecture et l'effacement de la grille flottante. Par exemple, le tableau ci-dessous donne une liste résumée de conditions types, qui peuvent être utilisées pour assurer le fonctionnement de la cellule 10 représentée. Ces conditions mettent en évidence le fonctionnement de la cellule, mais ne doivent pas être
considérées comme limitant la description plus générale du
fonctionnement. Un rapport de programmation peut être défini comme suit: C + Cw + C s c
RAPPORT DE PROGRAMMATION = 2 à 4
p et un rapport d'effacement peut être défini comme suit C + Cp + Cc
RAPPORT D'EFFACEMENT -2 à4
C2 w On obtient des dispositifs efficaces si ces rapports sont au moins approximativement vérifiés dans la configuration
particulière de matrice décrite ci-après.
Mode Electrode Electrode Electrode Conducteur Conducteur de pola- de prode sélection/ de de risation gramma- effaoement source drain (substrat) ton de mot Programr nation 26 0 36 26 26
Efface-
nent 0 0 36 0 0 Lecture 0 5 3-5
TABLEAU I
Bien que les tensions indiquées dans le tableau I soient préférables lorsque la cellule fait partie d'une matrice, ces tensions d'électrode du mode de réalisation représenté doivent également être manipulées pour éviter une perturbation des données contenues dans les cellules adjacentes. Cet aspect sera décrit de façon plus détaillée en référence au tableau II ci-après.
24992 0
Une importante caractéristique de la cellule compacte réside en ce qu'elle peut fonctionner dans le cadre d'une matrice dense de cellules compactes. La figure 1 représente deux cellules se partageant un contact de drain de transistor de détection commun, qui peuvent former une unité mouvant se répéter à volonté dans une grande matrice à circuit intégré
de cellules de mémoire. Les dimensions de chaque cellule élé-
mentaire de la paire de cellules 10, 12 représentée sur la figure 1 sont d'environ 20 microns (direction Y) et 30 microns (direction X) pour des normes de montage de 4 microns. Dans une telle matrice, si une cellule individuelle est écrite, effacée ou lue, ces opérations ne doivent pas perturbes ou
modifier les données contenues dans des cellules adjacentes.
Pour faciliter la discussion de ce fonctionnement dans une matrice de cellules, une représentation symbolique de cellules
discrètes individuelles de mémoire est donnée sur la figure 5.
Chacune de ces cellules équivaut à la cellule 10 représentée sur les figures 1, 2 et 3. L'électrode de sélection/effacement de mot 103 en polysilicium peut se prolonger de cellule en
cellule à travers la matrice à des fins de sélection de cel-
lule et, en conséquence, elle sera considérée comme une élec-
trode de sélection de mot dans la suite de la desctiption, pour mettre en évidence sa fonction dans la matrice. Sur la figure 5, une matrice de cellules, sensiblement identiques
chacune au dispositif 10, est représentée schématiquement, in-
terconnectée en une matrice de mémoire utilisable, qui peut être développée dans les deux directions X et Y pour former un très grand dispositif de mémoire 200. La densité de groupement des cellules est augmentée dans cette organisation de matrice
préférée, comme on peut le voir, étant donné que les conduc-
teurs de source et de drain peuvent être partagés entre des cellules spéculairement symétriques. Dans la représentation
de la matrice, la cellule 201 et ses voisines dans les direc-
tions Y et X, 202 et 204, ainsi qu'une cellule diagonalement adjacente 203, sont représentées. Des cellules 205, 206, 207
et 208 sont connectées en une disposition spéculairement sy-
métrique par rapport aux cellules respectives 201 à 204. La cellule 201 peut être écrite, effacée et lue dans la matrice
sans perturbation des cellules adjacentes directement et dia-
249929O
gonalement 202, 203 et 204, ni de sa cellule spéculairement symétrique 205., Des tensions de fonctionnement types appliquées à la
matrice de la figure 5 pour chacun des éléments de cette ma-
trice, en vue d'assurer les diverses fonctions de mémoire décrites, peuvent être les suivantes: Cellule 201 Cellule 202 Cellule 203 Cellule 204 Pl Sl WlDl P2 S2 W1 D2 P2 S2 W2 D2 P1 Sl W2 Dl
Program-
mation A -
cellule 0 26 36 26 26 26 36 26 26 26 0 26 0 26 0 26
Efface-
ment cellule 0 0 36 0 26 26 36 26 26 26 0 26 0 0 0 0 Lecture cellule 0 0 5 5 0 0 5 0 0 0 0 0 0 0 0 5
TABLEAU II
FONCTIONNEMENT DE LA MATRICE
Dans ce tableau, il peut être utile de préciser quelques conditions. Lors de la programmation ou de l'écriture de la cellule 201, le conducteur Wl de l'électrode de sélection/ effacement de mot reçoit une impulsion de tension de plus 36
volts. Le conducteur de source Sl est à 26 volts pour polari-
ser additonnellement l'électrode de polarisation 104 qui, en conséquence, polarise la grille flottante positivement, par l'intermédiaire du condensateur CS, pour faciliter un flux d' électrons sur la grille flottante de la cellule 201 à partir
du conducteur de programmation Pl. Le conducteur de l'électro-
de de sélection/effacement de mot est polarisé à + 36 volts
pour élever encore davantage le niveau de la grille flottante.
Autrement, le condensateur C se comporterait comme une charge w
en empêchant la grille flottante de s'élever à un niveau suf-
fisant pour permettre à une programmation de se produire.
Etant donné que Sl est à 26 volts, le conducteur de drain Dl doit être à 26 volts pour empêcher tout passage de courant
9 999290
à travers les régions 82, 80,82, qui serait autrement diffi-
cile à maintenir et provoquerait une consommation d'énergie indésirable. Pour éviter une programmation dans la cellule 204, lorsque W2 et Pi sont à 0 volt et que Sl est à + 26 volts, la relation de capacités entre Cw, Cp et Cs est choisie telle
que le potentiel de la grille flottante ne soit pas suffisam-
ment élevé pour provoquer un transfert d'électrons par effet
de tunnel de Pl à la grille flottante. Pour éviter une pro-
grammation de la cellule adjacente 202, le conducteur de pro-
grammation P2 est simultanément maintenu à environ + 26 volts
pour empêcher des électrons de pénétrer dans la grille flot-
tante de la cellule non sélectée 202. Le conducteur de source S2 est à + 26 volts, de sorte que D2 doit également être à + 26 volts pour la raison déjà mentionnée ci-dessus, afin de polariser Dl à un niveau élevé lorsque Si est lui-même à un niveau élevé. On a choisi + 26 volts pour le conducteur P2 par commodité et l'on pourrait également adopter une autre tension déterminée de manière à optimaliser le fonctionnement des cellules. Avec une application également de + 26 volts par le conducteur de programmation P2 à la cellule 203, on pourrait croire que des électrons se propageraient à partir de la
grille flottante de la cellule 203 vers le conducteur de sé-
lection de programme P2. Toutefois, en fait, cela ne se pro-
* duit pas grâce à la caractéristique analogue à celle d'une diode de la structure de charge et de décharge de la grille
flottante créée par les aspérités 34, comme décrit précédem-
ment, qui tendent à être conductrices dans une direction sin-
gulière préférée opposée à la condition présentée dans cet exemple de perturbation. En conséquence, le contenu de charge de mémoire de la cellule 203 n'est pas perturbé. Le terme "perturbation" est défini ici comme signifiant une altération par inadvertance du contenu de charge de mémoire d'une cellule non adressée par lecture, programmation ou effacement par
inadvertance de la grille flottante de cette cellule. Le rap-
port exact de capacités est utilisé pour optimaliser la per-
formance des cellules de façon compatible avec l'absence de
conditions de perturbation dans la matrice.
D'une manière analogue, la cellule 201 peut être effacée sans problèmes de perturbation dans les cellules adjacentes 202, 203 ou 204. Dans ce cas, le conducteur Wl de l'électrode de sélection/effacement de mot est à + 36 volts et toutes les
autres électrodes, sauf P2, S2 et D2, sont à 0 volt. Le con-
ducteur P2 est polarisé à +26 volts pour empêcher une pertur-
bation de la cellule 202, en maintenant bas le potentiel en-
tre P2 et Wl, de façon qu'aucun effet de tunnel ne se produi-
se. Dans la cellule 203, étant donné que P2 est à un niveau haut (environ + 26 volts) et que S2 est également à un niveau haut (environ + 26 volts), la grille flottante est polarisée négativement par rapport à P2. Néanmoins, l'action de diode
des aspérités empêche des électrons de quitter la grille flot-
tante vers P2. En même temps, le rapport de capacités est choisi demanière à empêcher le transfert d'électrons dans la grille flottante à partir du conducteur W2 de l'électrode de sélection de mot. On obtient ce résultat par un contrôle de
la tension régnant sur la grille flottante, effectué en utili-
sant le rapport de capacités. Aucun problème de perturbation
ne se pose dans la cellule 204.
On voit donc qu'on a montré ci-dessus qu'en contrôlant
la tension absolue de la grille flottante au moyen des rap-
ports de capacités dans la cellule, et en utilisant les pro-
priétés de diode des aspérités et le contrôle de polarisation de l'électrode de polarisation, il est possible de produire
une matrice de cellules dense fonctionnant sans perturbation.
Au cours de l'opération de lecture, seuls des potentiels de plus 5 volts et de 0 volt sont présents. En conséquence, aucun problème de perturbation appréciable ne peut surgir, étant donné que les champs électriques engendrés sont trop faibles. On constatera que grâce à des conditions de relation de symétrie simples, on peut construire une grande matrice de cellules de mémoire sans problèmes de perturbation et que le dispositif suivant l'invention est propre à être incorporé à
une grande matrice.
Bien entendu, l'invention n'est nullement limitée au mode de réalisation particulier représenté et décrit; elle est susceptible de nombreuses variantes sans qu'on s'écarte
pour cela de l'esprit ni du domaine de l'invention.
A cet égard, on remarquera que les dispositifs et des matrices de tels dispositifs sont compatibles avec diverses
24992 0
technologies de circuits intégrés, telles que celles des cir-
cuits intégrés CMOS (y compris CMOS/SOS) et bipolaires et peuvent être utilisés dans des circuits intégrés comportant
des éléments de circuit intégré CMOS et bipolaires. On remar-
quera en outre que, bien que le mode de réalisation représen- té couvre une disposition particulière avec chevauchement des
régions à effet de tunnel des dispositifs, d'autres disposi-
tifs à interstice étroit dans lesquels les régions de tunnel ne se chevauchent pas, mais qui présentent des aspérités sur les surfaces latéralement adjacentes d'une électrode et de la grille flottante, et sont dans une proximité latérale suffisante pour assurer un courant de tunnel, peuvent être prévus. De plus, les dispositifs rémanents programmables électriquement peuvent être utilisés en liaison électrique
dans des matrices à circuit intégré avec des éléments de mé-
moire non rémanents tels que des cellules de mémoire à accès direct (RAM) pour former des dispositifs de mémoire rémanents
tels que des dispositifs de mémoire RAM rémanents.
Le dispositif peut être utilisé comme moyen de déconne-
xion ou de connexion d'éléments de mémoire défectueux ou re-
dondants dans une grande matrice de mémoire à circuit intégré
pour permettre une tolérance de fautes dans la matrice de mé-
moire. Des éléments de mémoire défectueux ou des boucles de mémoire dans un circuit intégré comportant des dispositifs ou des boucles de mémoire, pouvant être convenablement connectés
ou déconnectés au moyen de grilles flottantes de tels dispo-
sitifs, peuvent être aisément déconnectés au cours de tests faisant suite à la fabrication, pour augmenter le rendement de celle-ci. La déconnexion d'éléments ou boucles de mémoire
défectueux et/ou l'addition d'éléments ou de boucles de mé-
moire redondants ou en réserve peuvent être effectuées ulté-
rieurement sous le contrôle des dispositifs pour prolonger ou rétablir le fonctionnement du dispositif de mémoire. D'une manière analogue, des dispositifs suivant l'invention peuvent
être utilisés dans une puce de micro-ordinateur à circuit in-
tégré pour reconfigurer les éléments logiques (y compris re-
gistre, mémoire, etc.) et lesbus du micro-ordinateur, de ma-
nière à réaliser un dispositif de micro-ordinateur dynamique-
ment reconfigurable.
Z 49 9 29 C
Dans la réalisation de tels systèmes tolérants aux fau-
tes et dynamiquement reconfigurables, on comprendra aisément que la grille flottante des dispositifs rémanents peut former la grille d'un transistor commutateur MOS, dont l'état de conduction ou de blocage peut être utilisé pour connecter ou
déconnecter les éléments désirés du circuit intégré.
I4 9 9 ? (
Claims (13)
1. Dispositif de mémoire à grille flottante rémanent, altérable électriquement, caractérisé en ce qu'il comprend un substrat semiconducteur (11); un conducteur formant grille flottante (102) un moyen (114) pour isoler diélectri- quement ce conducteur formant grille flottante; un moyen pour détecter la charge électrique présente sur le conducteur
formant grille flottante; une première électrode (101) inter-
médiaire entre le substrat et le conducteur formant grille flottante pour introduire des électrons sur ladite grille flottante, un moyen (40) étant prévu pour intensifier le transfert de charge par effet de tunnel à travers l'isolement diélectrique, de la première électrode à la grille flottante une seconde électrode (103) surjacente au conducteur formant
grille flottante de telle manière que celui-ci se trouve dis-
posé entre le substrat et cette seconde électrode, pour éli-
miner des électrons de la grille flottante, un moyen (50) étant prévu pour intensifier le transfert de charge par effet de tunnel à travers l'isolement diélectrique, de la grille flottante à la seconde électrode; un moyen pour polariser capacitivement le conducteur formant grille flottante, ce moyen comprenant une électrode de polarisation (104) formée dans le substrat et sous-jacente à au moins une partie dudit conducteur formant grille flottante; et un moyen (112) pour isoler diélectriquement les première et seconde électrodes
par rapport au substrat et l'une par rapport à l'autre.
2. Dispositif suivant la revendication 1, caractérisé en
ce que ledit moyen de détection de la charge électrique pré-
sente sur le conducteur formant grille flottante comprend un transistor de détection mOS (108) formé dans le substrat dans
une position telle que ledit conducteur formant grille flot-
tante se comporte comme une grille dudit transistor.
3. Dispositif suivant la revendication 1, caractérisé en ce que ledit moyen de détection de la charge électrique dudit conducteur formant grille flottante comprend; un transistor de détection (108) comportant une source (120) et un drain (122) formés dans le substrat et une grille (106), ladite grille comprenant une première région, dont la conductivité est modulée par la charge électrique du conducteur formant
Z499290
grille flottante et au moins une région supplémentaire dispo-
sée en série avec ladite première région et avec la source et le drain dudit transistor, région supplémentaire dont la conductivité est modulée par le potentiel présent sur la seconde électrode.
4. Dispositif suivant la revendication 3, caractérisé en ce que lesdites régions sont formées sur le substrat (11)
en un point de celui-ci o le moyen (112) isolant les élec-
trodes du substrat présente une épaisseur moindre, la grille flottante (102) et l'électrode de polarisation (104) étant disposées plus près du substrat en ce point qu'en d'autres
points considérés Dar rapport au substrat.
5. Dispositif suivant la revendication 1, caractérisé en ce que le moyen (40) intensifiant le transfert par effet de tunnel à partir dela première électrode (101) comprend une pluralité d'aspérités (34) formées sur la surface de ladite première électrode et en ce que le moyen (50) intensifiant le transfert par effet.de tunnel à partir de la grille flottante (102) comprend une pluralité d'aspérités (34) formées sur la
surface de ladite grille flottante.
6. Dispositif suivant la revendication 1, caractérisé en
ce que l'électrode de polarisation (,104) est d'un type de con-
ductibilité opposé à celui du substrat (11) environnant.
7. Dispositif suivant la revendication 1, caractérisé en ce que l'électrode de polarisation (104) est sous-jacente à au moins une partie des première et seconde électrodes (101, 103).
8. Dispositif suivant la revendication 1, caractérisé en
ce qu'il est incorporé à une matrice de mémoire à circuit in-
tégré (200), dans laquelle une pluralité de dispositifs (10)
sensiblement identiques forment un composant de mémoire à cir-
cuit intégré.
9. Dispositif suivant la revendication 8, caractérisé en ce que la seconde électrode s'étend jusqu'à des dispositifs
de mémoire (10) contigus dans une rangée donnée disposée sui-
vant l'axe-X de ladite-mémoire, de manière à former des con-
ducteurs de sélection/effacement de mot suivant l'axe X dans cette matrice; en ce qu'un élément conducteur métallique (17) interconnecte des transistors de détection (108) contigus dans la matrice pour former des conducteurs de détection suivant l'axe Y afin de détecter l'état actuel de la grille flottante (102) d'un dispositif de mémoire (10) choisi; en ce que la première électrode (101) s'étend jusqu'à des dispositifs de mémoire contigus dans la matrice pour former des conducteurs de bit de programmation suivant l'axe Y dans la matrice; et en ce que l'électrode de polarisation (104), comprend un moyen
conducteur s'étendant jusqu'à des dispositifs de mémoire con-
tigus dans une colonne donnée disposée suivant l'axe Y de la matrice, pour polariser en commun ces dispositifs de mémoire contigus.
10. Dispositif suivant la revendication 1, caractérisé en ce que le dispositif de mémoire (10) à grille flottante est un dispositif MOS, et en ce que la première électrode (101) est réalisée sous la forme d'une partie d'une première couche de polysilicium (20), le conducteur formant grille flottante
sous la forme d'une partie d'une seconde couche de polysili-
cium (22), et la seconde électrode sous la forme d'une partie
d'une troisième couche de polysilicium (24).
11. Dispositif suivant la revendication 1, caractérisé en ce que la grille flottante (102) est isolée des première et seconde électrodes, et en ce que celles-ci sont isolées
du substrat (11) par une couche de silice (112) d'une épais-
seur comprise dans la gamme d'environ 500 angstr8ms à environ
1000 angstrôms.
12. Dispositif suivant la revendication 1, caractérisé
en ce que la capacité engendrée entre l'électrode de polari-
sation (104) et le conducteur formant grille flottante (102) est au moins deux fois plus grande que la capacité engendrée entre ce dernier et la première électrode (101) et deux fois plus grande que la capacité engendrée entre ledit conducteur
formant grille flottante et la seconde électrode (103).
13. Dispositif de mémoire à grille flottante rémanent, altérable électriquement, caractérisé en ce qu'il comprend un substrat semiconducteur (11); un conducteur formant grille flottante (102) isolé électriquement; un moyen (108)
pour détecter sélectivement la charge électrique du conduc-
teur formant grille flottante; une première électrode (101) intermédiaire entre le substrat et le conducteur formant grille flottante pour introduire des électrons sur celui-ci; une seconde électrode (103) surjacente au conducteur formant
grille flottante de telle manière que ce dernier soit inter-
posé entre le substrat et la seconde électrode, pour éliminer des électrons de la grille flottante; une électrode de pola- risation (104) formée dans le substrat (11) et sous-jacente à au moins une partie du conducteur formant grille flottante pour polariser celui-ci à un potentiel positif de manière à permettre à la première électrode d'introduire sur lui des électrons, et pour polariser ce conducteur formant grille flottante à un potentiel plus négatif pour permettre à la seconde électrode d'éliminer des électrons dudit conducteur
formant grille flottante; et un moyen (112) pour isoler cha-
cune desdites électrodes du substrat (11) et des électrodes
adjacentes.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/230,683 US4486769A (en) | 1979-01-24 | 1981-02-02 | Dense nonvolatile electrically-alterable memory device with substrate coupling electrode |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2499290A1 true FR2499290A1 (fr) | 1982-08-06 |
FR2499290B1 FR2499290B1 (fr) | 1989-09-22 |
Family
ID=22866174
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR8201584A Expired FR2499290B1 (fr) | 1981-02-02 | 1982-02-01 | Dispositif de memoire dense remanent electriquement alterable avec electrode de couplage dans le substrat |
Country Status (7)
Country | Link |
---|---|
US (1) | US4486769A (fr) |
JP (1) | JPS57147282A (fr) |
DE (1) | DE3203516A1 (fr) |
FR (1) | FR2499290B1 (fr) |
GB (1) | GB2092378B (fr) |
IT (1) | IT1150377B (fr) |
NL (1) | NL8200372A (fr) |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4577215A (en) * | 1983-02-18 | 1986-03-18 | Rca Corporation | Dual word line, electrically alterable, nonvolatile floating gate memory device |
US4590503A (en) * | 1983-07-21 | 1986-05-20 | Honeywell Inc. | Electrically erasable programmable read only memory |
US4608591A (en) * | 1983-08-17 | 1986-08-26 | Rca Corporation | Electrically alterable programmable nonvolatile floating gate memory device |
US4616245A (en) * | 1984-10-29 | 1986-10-07 | Ncr Corporation | Direct-write silicon nitride EEPROM cell |
JPS61274368A (ja) * | 1985-02-28 | 1986-12-04 | テキサス インスツルメンツ インコ−ポレイテツド | 電気的に消去可能なプログラム可能な固定メモリ・セル |
US4752912A (en) * | 1985-05-14 | 1988-06-21 | Xicor, Inc. | Nonvolatile electrically alterable memory and method |
US4599706A (en) * | 1985-05-14 | 1986-07-08 | Xicor, Inc. | Nonvolatile electrically alterable memory |
US4829482A (en) * | 1985-10-18 | 1989-05-09 | Xicor, Inc. | Current metering apparatus for optimally inducing field emission of electrons in tunneling devices and the like |
US4774202A (en) * | 1985-11-07 | 1988-09-27 | Sprague Electric Company | Memory device with interconnected polysilicon layers and method for making |
US4706102A (en) * | 1985-11-07 | 1987-11-10 | Sprague Electric Company | Memory device with interconnected polysilicon layers and method for making |
US4735919A (en) * | 1986-04-15 | 1988-04-05 | General Electric Company | Method of making a floating gate memory cell |
US4769788A (en) * | 1986-09-22 | 1988-09-06 | Ncr Corporation | Shared line direct write nonvolatile memory cell array |
US4878101A (en) * | 1986-12-29 | 1989-10-31 | Ning Hsieh | Single transistor cell for electrically-erasable programmable read-only memory and array thereof |
JPH0640589B2 (ja) * | 1987-03-16 | 1994-05-25 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US4858185A (en) * | 1988-01-28 | 1989-08-15 | National Semiconductor Corporation | Zero power, electrically alterable, nonvolatile latch |
US5095344A (en) * | 1988-06-08 | 1992-03-10 | Eliyahou Harari | Highly compact eprom and flash eeprom devices |
US5268319A (en) * | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Highly compact EPROM and flash EEPROM devices |
US5168465A (en) * | 1988-06-08 | 1992-12-01 | Eliyahou Harari | Highly compact EPROM and flash EEPROM devices |
US5198380A (en) * | 1988-06-08 | 1993-03-30 | Sundisk Corporation | Method of highly compact EPROM and flash EEPROM devices |
JPH0834297B2 (ja) * | 1988-12-28 | 1996-03-29 | 三菱電機株式会社 | 半導体装置 |
DE69024086T2 (de) * | 1989-04-13 | 1996-06-20 | Sundisk Corp | EEprom-System mit Blocklöschung |
US5153691A (en) * | 1989-06-21 | 1992-10-06 | Xicor, Inc. | Apparatus for a dual thickness floating gate memory cell |
ATE135495T1 (de) * | 1989-06-21 | 1996-03-15 | Xicor Inc | Apparat und verfahren zur herstellung einer speicherzelle mit schwebendem gate und doppelter dielektrikumschicht |
US5012132A (en) * | 1989-10-05 | 1991-04-30 | Xicor, Inc. | Dual mode high voltage coupler |
US5343063A (en) * | 1990-12-18 | 1994-08-30 | Sundisk Corporation | Dense vertical programmable read only memory cell structure and processes for making them |
US5512505A (en) * | 1990-12-18 | 1996-04-30 | Sandisk Corporation | Method of making dense vertical programmable read only memory cell structure |
US5291439A (en) * | 1991-09-12 | 1994-03-01 | International Business Machines Corporation | Semiconductor memory cell and memory array with inversion layer |
US5498558A (en) * | 1994-05-06 | 1996-03-12 | Lsi Logic Corporation | Integrated circuit structure having floating electrode with discontinuous phase of metal silicide formed on a surface thereof and process for making same |
JP3959125B2 (ja) * | 1994-09-14 | 2007-08-15 | 株式会社東芝 | 半導体装置 |
US5675531A (en) * | 1995-04-05 | 1997-10-07 | International Business Machines Corporation | Device for information storage using field emission |
US5889704A (en) * | 1997-02-26 | 1999-03-30 | Lucent Technologies Inc. | Load and leave memory cell |
US6025627A (en) | 1998-05-29 | 2000-02-15 | Micron Technology, Inc. | Alternate method and structure for improved floating gate tunneling devices |
DE19930531C2 (de) | 1999-07-01 | 2001-07-05 | Infineon Technologies Ag | Tunnelkontakt und Verfahren zu seiner Herstellung |
US6266075B1 (en) | 1999-07-08 | 2001-07-24 | Brady Worldwide, Inc. | Printer with memory device for storing platen pressures |
US6154392A (en) * | 1999-10-12 | 2000-11-28 | Patti; Robert | Four-terminal EEPROM cell for storing an analog voltage and memory system using the same to store multiple bits per EEPROM cell |
JP2001168306A (ja) * | 1999-12-09 | 2001-06-22 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
US6403455B1 (en) | 2000-08-31 | 2002-06-11 | Samsung Austin Semiconductor, L.P. | Methods of fabricating a memory device |
US6689668B1 (en) | 2000-08-31 | 2004-02-10 | Samsung Austin Semiconductor, L.P. | Methods to improve density and uniformity of hemispherical grain silicon layers |
US7586115B2 (en) * | 2000-12-28 | 2009-09-08 | Epir Technologies, Inc. | Light emission from semiconductor integrated circuits |
US6961279B2 (en) * | 2004-03-10 | 2005-11-01 | Linear Technology Corporation | Floating gate nonvolatile memory circuits and methods |
US6982907B1 (en) * | 2005-01-27 | 2006-01-03 | National Semiconductor Corporation | Retention improvement technique for one time programmable non-volatile memory |
US7269046B2 (en) * | 2005-05-10 | 2007-09-11 | Georgia Tech Research Corporation | Systems and methods for programming floating-gate transistors |
US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
US9502581B2 (en) | 2014-07-11 | 2016-11-22 | Atmel Corporation | Non-volatile floating gate memory cells |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2298160A1 (fr) * | 1975-01-17 | 1976-08-13 | Philips Nv | Memoire semi-conductrice |
US4099196A (en) * | 1977-06-29 | 1978-07-04 | Intel Corporation | Triple layer polysilicon cell |
EP0044384A2 (fr) * | 1980-06-30 | 1982-01-27 | International Business Machines Corporation | Cellule de mémoire non-volatile électriquement modifiable |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4119995A (en) * | 1976-08-23 | 1978-10-10 | Intel Corporation | Electrically programmable and electrically erasable MOS memory cell |
DE2844878A1 (de) * | 1978-10-14 | 1980-04-30 | Itt Ind Gmbh Deutsche | Integrierbarer isolierschicht-feldeffekttransistor |
US4274012A (en) * | 1979-01-24 | 1981-06-16 | Xicor, Inc. | Substrate coupled floating gate memory cell |
US4314265A (en) * | 1979-01-24 | 1982-02-02 | Xicor, Inc. | Dense nonvolatile electrically-alterable memory devices with four layer electrodes |
GB2042296B (en) * | 1979-01-24 | 1983-05-11 | Xicor Inc | Nonvolatile static random access/memory device |
-
1981
- 1981-02-02 US US06/230,683 patent/US4486769A/en not_active Expired - Lifetime
-
1982
- 1982-01-29 IT IT47685/82A patent/IT1150377B/it active
- 1982-01-29 GB GB8202612A patent/GB2092378B/en not_active Expired
- 1982-02-01 FR FR8201584A patent/FR2499290B1/fr not_active Expired
- 1982-02-01 NL NL8200372A patent/NL8200372A/nl not_active Application Discontinuation
- 1982-02-02 DE DE19823203516 patent/DE3203516A1/de active Granted
- 1982-02-02 JP JP1543182A patent/JPS57147282A/ja active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2298160A1 (fr) * | 1975-01-17 | 1976-08-13 | Philips Nv | Memoire semi-conductrice |
US4099196A (en) * | 1977-06-29 | 1978-07-04 | Intel Corporation | Triple layer polysilicon cell |
EP0044384A2 (fr) * | 1980-06-30 | 1982-01-27 | International Business Machines Corporation | Cellule de mémoire non-volatile électriquement modifiable |
Also Published As
Publication number | Publication date |
---|---|
DE3203516A1 (de) | 1982-09-02 |
JPS57147282A (en) | 1982-09-11 |
GB2092378A (en) | 1982-08-11 |
GB2092378B (en) | 1985-04-11 |
IT8247685A0 (it) | 1982-01-29 |
US4486769A (en) | 1984-12-04 |
IT1150377B (it) | 1986-12-10 |
DE3203516C2 (fr) | 1992-11-19 |
NL8200372A (nl) | 1982-09-01 |
JPH0343792B2 (fr) | 1991-07-03 |
FR2499290B1 (fr) | 1989-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR2499290A1 (fr) | Dispositif de memoire dense remanent electriquement alterable avec electrode de couplage dans le substrat | |
EP1495496B1 (fr) | Dispositif semiconducteur de memoire, non volatile, programmable et effacable electriquement, a une seule couche de materiau de grille, et plan memoire correspondant | |
US4314265A (en) | Dense nonvolatile electrically-alterable memory devices with four layer electrodes | |
CA2020718C (fr) | Fusible mos a claquage d'oxyde et son application aux cartes a memoire | |
EP0913871A1 (fr) | Point mémoire rémanent | |
FR2484124A1 (fr) | Cellule de memoire remanente a " gachette " flottante, modifiable electriquement | |
EP1768189B1 (fr) | Mémoire non volatile reprogrammable | |
FR2517142A1 (fr) | Bascule bistable a stockage non volatil et a repositionnement statique | |
FR2725309A1 (fr) | Dispositif memoire non volatile a semi-conducteurs et procede de fabrication de celui-ci | |
FR3021804A1 (fr) | Cellule memoire non volatile duale comprenant un transistor d'effacement | |
FR3021803A1 (fr) | Cellules memoire jumelles accessibles individuellement en lecture | |
EP0558418A1 (fr) | Cellule mémoire non volatile du type métal-ferroélectrique semi-conducteur | |
EP0896370B1 (fr) | Dispositif de mémoire à grille flottante sur SOI et procédé de fabrication correspondant | |
FR2525014A1 (fr) | Systemes de distribution et de commande de haute tension integres | |
FR2981796A1 (fr) | Cellule memoire dynamique munie d'un transistor a effet de champ a pente sous le seuil vertical | |
EP0356346B1 (fr) | Mémoire de type EPROM à haute densité d'intégration | |
JPS608559B2 (ja) | 不揮発性半導体記憶装置 | |
EP0543703A1 (fr) | Mémoire intégrée électriquement programmable à un seul transistor | |
EP0354858A1 (fr) | Mémoire de type EPROM à haute densité d'intégration et possédant un facteur de couplage élevé | |
WO2009147347A1 (fr) | Memoire a structure du type eeprom et a lecture seule | |
FR2735896A1 (fr) | Memoire eeprom programmable et effacable par effet de fowler-nordheim | |
EP3896695A1 (fr) | Procédé d'écriture dans une mémoire non-volatile suivant le vieillissement des cellules mémoires et circuit intégré correspondant | |
JP2588311B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
FR2871940A1 (fr) | Transistor mos a grille flottante, a double grille de controle | |
CH633123A5 (en) | Electrically reprogrammable non-volatile memory element |