FI98769C - Menetelmä ja kytkentä EE-PROM-muistien manipuloinnilta suojatuksi arvon käyttämiseksi - Google Patents
Menetelmä ja kytkentä EE-PROM-muistien manipuloinnilta suojatuksi arvon käyttämiseksi Download PDFInfo
- Publication number
- FI98769C FI98769C FI885844A FI885844A FI98769C FI 98769 C FI98769 C FI 98769C FI 885844 A FI885844 A FI 885844A FI 885844 A FI885844 A FI 885844A FI 98769 C FI98769 C FI 98769C
- Authority
- FI
- Finland
- Prior art keywords
- memory
- line
- switching
- input
- gate
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/0866—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means by active credit-cards adapted therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
- Read Only Memory (AREA)
- Credit Cards Or The Like (AREA)
- Control Of Vending Devices And Auxiliary Devices For Vending Devices (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Communication Control (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
98769
Menetelmä ja kytkentä EE-PROM-muietien manipuloinnilta suojatuksi arvon käyttämiseksi
Keksintö koskee menetelmää käyttää patenttivaatimuksen 1 johdanto-osassa mainittua luottokortin monoliittisesti integroitavan elektronien kytkennän arvoa sekä kytkentää vaatimuksen 3 mukaisen menetelmän läpiviemiseksi.
Jotta tavaroita tai palveluksia voitaisiin maksaa ilman käteistä, on kehitetty tietokoneohjattuja maksusysteemejä tietojen vaihtosysteemien pohjalta ja joita on kuvattu esim. Danneckin kirjassa "Einsatzmöglichkeiten der Chip-Karte" olevassa artikkelissa "Handbuch der modernen Datenvermitt-lung", (Heft 136, kesäkuu 1987). Siinä käytetyissä chip-korteissa on oleellisena osana ei-katoava elektroninen tieto-muisti, johon päästään käsiksi kortin pinnalla olevien sähköisten koskettimien kautta. Tietojen syöttö- ja ulosotto-laitteiston avulla päästään joka käytön yhteydessä muistiin käsiksi, joka tällöin muuttuu vastaavasti.
Etenkin luottokortteja käytettäessä, jotka ovat etukäteen maksettuja tietoja sisältäviä järjestelmiä ja jotka mahdollistavat tavaroiden tai palvelusten nimettömän maksamisen, on varmistettava, että korttien "arvoa” voi ainoastaan vähentää, ei nostaa, manipuloinnilla.
Tähän saakka on tällaisten korttien muistien muuttamista tai tuhoamiea estävänä keinona käytetty, kuten myös yllä maini-. tussa "Einsatzmöglichkeiten der Chip-Karte"-artikkelissa on mainittu, sähköisesti ei-poispyyhittävällä E-PROM-tekniikalla . varustettuja muisteja. Tällä tavalla suojatut kytkinpiirit, kuten esim. TS 1001 valmistajalta Thompson Semiconductors, tarvitsevat jokaista maksettavaa ja kirjattavaa yksikköä varten oman muistisolunsa niin, että standardeja chip-kortteja 2 käytettäessä käytössä olevien yksiköiden määrää rajoittaa voimakkaasti käytettävissä olevan chip-pinnan koko.
Artikkelista "16-k EE-PROM relies on tunneling for byteeras-able program storage” lehdessä Electronics 28, helmikuu 1980 (Johnson/Kuhn/Renninger/Perlegos) tunnetaan sähköisesti pois-pyyhittävä muisti, jossa matriisin muotoon järjestetyistä muistisoluista koostuva muistisolukenttä on kytketty floating-gate-tyyppisiin muistitransistoreihin, joiden gate-1iitännät (muistisolun ohjaussilta) on liitetty rivittäin ohjausjohtoon ja jossa laitteistossa on valintatransistorit, joiden gate-liitännät (muistisolun valintasilta) on kytketty rivittäin valintajohtoon, jolloin yksittäiset vai intäjohdot ovat ohjattavissa vastaavista riviohjaimen ulosmenoista. Tämä muistiyk-sikkö on täysin tai osittain poispyyhittävissä, jolloin pyyhittävät rivit on valittava vai intäjohdon kautta. Julkaisussa EP-OS 0 123 177, etenkin kuviossa 2, on kuvattu sellaisen muistimatrιks in suoritusmuoto, jossa yksittäisten, yhteen riviin kuuluvien muistisolujen valintatransistorit on kytketty kulloinkin drain-1iitännällään rakojohtoon ja source-1iitän-nällä floating-gate-tyyppieen muistitransistorin drain-liitäntaan, jolloin yksittäiset rakojohdot on kulloinkin yhdistetty kuormaelementin kautta ohjelmointipotentiaa1iin ja on kulloinkin kytkettävissä katkaisijana toimivan raonva1 intät-ransistonn avulla valitun muistisolun tietosisällön valmiina pitämään kytkentäsolmuun. Yksittäisten raon valintatransisto-rien gatelιittimiä ohjaavat tällöin rako-ohjaimen vastaavat ulosmenot. Yksittäisten muistisolurivien ohjaus johdot on kytketty kukin kuormaelementin avulla ohjelmointipotentiaaliin, etenkin poispyyhkäisypotentiaa1iin ja ne voidaan kytkeä sekä kirjoitussignaalilla ohjattavan transistorin että hankalalla logiikkakytkennällä ohjattavan transistorin avulla ohjausjoh-topotentiaalista riippuen peruspotentiaa1 iin poispyyhkiytymi-sen estämiseksi.
3 98769 EP-OS 0 123 177:n mukaisissa kytkennöissä on poispyyhkiminen ' mahdollista ainoastaan riveittäin sen jälkeen, kun kontrolli- bitti on kirjoitettu ei-poispyyhittävään kontrollimuistiin.
- Tällöin rivien poispyyhkiytymistapahtumien lukua rajoittaa käytettävissä olevien ei-poispyyhittävien kontrollimuistiso-lujen lukumäärän suhde yksiselitteisesti tapahtuvien tapahtumien lukumäärään on vain hieman parempi kuin E-PROM-muisteil-la. EP-OS 0 123 177:ssa kuvatulla kytkennällä on mahdollista pyyhkiä pois kontrolloidusti tiedot muistista suhteellisen suurella kytkentäoperaatiolla ja käyttämällä lisäsignaaleja. Tällöin menetetään osittain muistisolujen moninkertaisella käytöllä saavutettu etu säästetyn chip-pinta-alan muodossa E-PROM-piireihin verrattuna hankalan logiikkakytkennän ja kontrollimuistin vuoksi.
Keksinnön tarkoituksena on luoda menetelmä, jolla voidaan suorittaa pienen muistisoluluvun omaavalla EE-PROM:lla ja yksinkertaisella kontrol1ikytkennällä yksiselitteinen, ei-manipu-loitava lukuisten tapahtumien rekisteröinti sekä luoda elektroninen kytkentä menetelmän läpiviemiseksi. Tämä ratkaistaan patenttivaatimuksen 1 tunnusmerkkiosan mukaisesti. Vaatimuksen 3 mukaisella kytkennällä mahdollistetaan sellaisen menetelmän toteutus. Edullisia suoritusmuotoja on esitetty alivaatimuk-sissa.
Yksiselitteinen, manipuloinnin estävä luottokortin monoliittisesti yhdistettävän kytkennän arvon käyttö kortissa, joka koostuu osoite- ja ohjauslogiikkakytkennästä sekä ei-katoavas-ta muistiyksiköstä, jolloin ainakin osa tästä muistista on • sähköisesti pois pyyhittävissä ja kaikki ei-katoavan muistin kulloinkin syötettäväksi tarkoitetun alueen laskutustilan kaikki muistipaikat ovat luettavissa ja biteittäin kuvattavissa, toteutetaan siten, että mainittu muistin luottokortin laskutusolotilan syöttämistä varten tarkoitettu alue on jaettu erilaisen arvon omaaviin osa-alueisiin (bytes) ja sitä käytetään moniportaisena laskimena, että kytkentäteknisistä toi- 98769 4 menpiteietä johtuen muistisolujen poispyyhkiminen on mahdollista vain yhtäaikaisesti tietyn arvon omaavan osa-alueen muistisoluille ja kukin osa-alue voidaan pyyhkiä pois vasta sitten, kun kantobitti on kirjoitettu seuraavaksi suuremman * arvon omaavan osa-alueen aiemmin vielä kuvaamattomaan muistisoluun ja tätä kirjaamista on valvonut logiikkakytkentä ja että suurimman arvon omaavan osa-alueen poispyyhkiminen on mahdollista vain erityisten edellytysten vallitessa, etenkin että suurimman arvon omaavan osa-alueen poispyyhkiminen ennen kytkentäjärjestelyn aktivointia ehkäistään tulevaisuudessa tuhoamalla sulakevarmistus.
Tällöin muodostavat kulloinkin yksi tai useampia muistisolu-rivejä osa-alueen, jolle on määritetty oma arvonsa. Alimman arvon omaavan osa-alueen muistisolut kuvataan arvon käyttöä varten peräkkäin. Kun tämän osa-alueen muistisolut on kuvattu, kuvataan seuraavaksi suuremman arvon alueella oleva ennen kuvaamaton muistisolu ja tämä tapahtuma tarkistetaan ja sen jälkeen kaikki pienemmän arvon omaavan alueen muistisolut pyyhitään pois. Niin ollen tulevat taas alimman arvon omaavan alueen muistisolut peräkkäin kuvatuiksi ja menetelmää jatketaan kunnes kaikki muistisolut on kuvattu.
Seuraavassa kuvataan esimerkkinä mahdollista laskutapahtumaa osittain muistilla, jossa on kolme osa-aluetta ja kolme bittiä tietyn arvon osa-alueella. Tällöin 0 vastaa EE-PROM-muistiso-lun HIGH-tilaa ja 1 LOW-tilaa. Sarakkeet esittävät eri arvon omaavia osa-alueita, jolloin arvo kasvaa vasemmalta oikealle.
000 000 000 001 000 000 011 000 000 111 000 000 5 98769 000 001 000 001 001 000 Oil 001 000 111 001 000 000 Oil 000 000 111 000 000 000 001
Oil 111 in 111 111 111
Kuvio esittää keksinnön suoritusmuodosta sen muistialueen SPR, joka on tarkoitettu luottokortin kulloisenkin arvon säilömiseen sekä sen logiikkakytkennän, joka huolehtii siitä, että tämä muisti ei ole saatettavissa ohjauksella laskimeksi.
Esillä olevan menetelmän käytön mahdollistavat monoliittisesti integroitavat kytkennät käyttämällä sähköisesti poispyyhittä-vää muistia, jossa on valintatransistorin TAZ käsittäviä, matriksin muotoon järjestettyjä kaksoistransietorimuietipaik-koja ja muistitransistori TS, jotka ovat rivivalintajohtojen AZl...AZn ja earakevalintajohtojen AS1...ASn kautta yksittäin valittavissa, jolloin muistisolut ovat rivittäin yhdistetyt ohjaussiltaliittimillään yhteiseen ohjausjohtoon, jolloin « muistisoluvalintatransistorien (TAZ) drain-liittimet on yh distetty sarakkeittain sarakeliittimiin, jolloin nämä sarake-liittimet on kulloinkin liitetty kuormaelementin L kautta oh-jelmointipotentiaaliin UP ja kytkentätransistorien TAS kautta, joita voidaan ohjata niiden siltaliittimiin liitettyjen sarakkeen valintajohtojen AS1...ASn kautta, edelleen yhteiseen ensimmäiseen kytkentäsolmuun K1, jolloin keksinnön mukaisesti 98769 6 ohjausjohdot yksityisissä muietieoluriveissä ovat kukin kyt-ksntätransistorin TS1, TS2...TSn kautta kytkettävissä yhteiseen kytkentäsolmuun K2 , jolloin kukin näiden kytkintran-sistorien TS1, TS2...TSnl siltaliitin on liitetty seuraavaksi ’ suuremman arvon omaavan alueen rivinvalintäjohtoon ja suurimman arvon omaavan alueen kytkentätransistorin siltaliitin on ohjattavissa erityisesti varmistetulla johdolla FL, joka on varsinkin sulakkeella, esim. ns. fusible link'illä varustettu ja joka voidaan aktivoida vain käyttämällä varmistuskoodia, jolloin toinen kytkentäsolmu K2 on kytkettävissä poispyyhkäi-sytransistorin TLS kautta poispyyhkäisypotentiaaliin UL, jolloin ensimmäinen kytkentäsolmu K1 on kytketty ensimmäisen JA-hilan G1 sisääntuloon ja invertointikytkennän G2 sisääntuloon, jolloin ensimmäisen JA-hilan G1 toinen sisääntulo on kuormitettavissa tavanomaisella arvosignaalilla EN, jolloin ensimmäisen JA-hilan G1 ulosmeno on kytketty asetuseisäänmenoon S Flip-Flop FF:ssä, jolloin Flip-Flopin FF takaisinasetussi-säänmenon R osoitteenmuuton yhteydessä kuormittaa osoitelo-giikan kytkennän takaisinasetuesignaali, jolloin tämän Flip-Flopin FF ulosmeno on yhdistetty toisen JA-hilan G3 sisäänme-noon ja tämän toisen JA-hilan G3 toinen sisäänmeno on liitetty invertointikytkennän G2 ulosmenoon ja jolloin toisen JA-hilan G3 ulosmenosignaali on tarkoitettu poispyyhkäisykytkentätran-sietorin TLS ohjaussisäänmenon kuormittamiseen. Toisen JA-hilan G3 ulosmeno on tällöin kytkettävissä tasonvaihtokytkennän PW kautta poispyyhkäisytransistorin TLS siltakytkentään.
Jos kuvion suoritusmuoto tehdään sellaiseksi, että Θ muistisolua muodostavat kulloinkin rivin ja kukin rivi kuvaa tietyn arvon omaavaa osa-aluetta ja että viisi eriarvoista riviä on järjestetty päällekkäin, niin näillä 40 muistisolulla voi- 5 daan rekisteröidä aina Θ = 32768 yksikköä.
7 98769 Käytetyt Flotox-muistieolut kuvataan, joe niiden ohjaussilta on alemmalla potentiaalilla ja drain-liitäntä on ohjatun va-lintatransistorin johdosta ohjelmointipotentiaaliesa, esim.
. 20 voltissa. Muistisolujen poispyyhkäisy tapahtuu siten, että ohjaussilta kytketään poispyyhkäisypotentiaaliin, tavallisesti n. 20 volttiin.
Suoritusmuotoeeimerkissä pyyhitään siis aina kaikki 8 bittiä tietyn arvon osa-alueella pois. Kuviossa esitetty logiikka-kytkentä vapauttaa kirjoittamisen varmuusehtöisen loogisen järjestelyn korkeampiarvoieeen osa-alueeseen sekä alempiarvoisten osoitteiden poispyyhkäisyn erityisen EE—PROM-rivioh— jauksen muodon avulla. Kulloinkin valitun rivin rivinvalinta-signaali mahdollistaa valitun rivin muietisolujen kirjoittamisen, tämän rivin kytkentätransistori ehkäisee kuitenkin näiden muistisolujen poispyyhkäisyn. Jos esim. ensimmäisen rivin valintajohto AZ1 on high-potentiaalissa, niin kytkentätran-sistori TS1 on estetty. Jos valintajohto AZ2 on kuitenkin aktivoitu, on kytkentätransistori TS2, joka liittää tämän toiseen solmuun K2, estetty, ensimmäisen rivin kytkentätransisto-ri on kuitenkin ohjattu läpi. Täten kytkeytyy toisessa kytken-täpotentiaalissa oleva potentiaali ensimmäisen ohjausjohdon ohjausjohtoon. Jos nyt poispyyhkäisytraneistoria TLS ohjaa lo-giikkakytkentä pyyhkiytyy ensimmäinen rivi pois.
Tämän suoritusmuodon logiikkakytkennän kulkua kuvataan seu-raavassa.
Osoitteen asettamisen jälkeen, esim. toisessa rivissä <AZ2 = . HIGH) voidaan ensimmäisen solmun K1 vielä poispyyhityn muis tisolun tapauksessa, jolloin solmu K1 vastaa tietojohtoa, lu-x kea "1". Arvotusvaiheessa, jolloin arvotussignaa1i EN, joka toimii ensimmäisen JA-hilan sisäänmenon käyttämiseksi, on high-potentiaaliesa, asetetaan siis Flip-Flop FF. Niin kauan kuin valittu muistisolu on kuitenkin pyyhitty pois, on toinen 8 JA-hila G3 vielä estetty invertointikytkennällä G2 niin, että myöa poiapyyhkäisytraneietori TLS on estetty ja eatää en-aimmäieen rivin poiapyyhkäiayn. Toinen JA-hila G3 vapautetaan vaata sitten, kun asetettu muistisolu on kirjoitettu "0":aan. Osoitteen muutos kirjoitus- ja poispyyhintätapahtu-man välillä asettaisi Flip-Flopin FF takaisin takaisinasetus-sisäänmenon R osoitteen vaihtosignaalin APR avulla niin, että poispyyhintätapahtuma olisi taas estetty. Jos kuitenkin jo kuvatulle solulle annetaan osoite, estyy Flip-Flop FF.
Tämä logiikkakytkentä takaa siis manipulointivarman kulun siten, että jokaista korkeampiarvoisen EE-PROM-rivin vapaata bittiä varten voidaan tarkalleen yhden kerran pyyhkäistä vähempiarvoinen rivi pois, jolloin tämä poispyyhintä ei ole ehdottoman tarpeellinen. Jos korkeampiarvoinen rivi pyyhitään kantobitin kirjoittamisen vuoksi vielä korkeamman arvon omaavaan riviin, on alempiarvoisen rivin pyyhintä jälleen tämän nyt pyyhityn rivin joka bitiltä mahdollista. Kantobitin rekisteröimiseksi tarpeellinen kulku on varmistettu tällä lo-giikkakytkennällä. Korkeimman arvon muistirivi voi seurata vain tämän rivin läpiohjatulla kytkentätransistorilla TSn.
Tätä kytkentätransistoria TSn ohjataan kuitenkin sulakkeella varustetun johdon FL kautta. Sellaiset varmistukset tunnetaan nimellä "fusible link" ja mainittu mm. julkaisussa EP-OS 0 123 177. Kytkentäpiirin aktivoinnin jälkeen eli siis tämän varmistuksen läpipalamisen jälkeen ei tämän korkeimman arvon muistialueen poispyyhintä ole mahdollista niin, että pyyhin-tätapahtuma muistissa ehkäistyy niin pian kuin suurimman arvon muistialue on täysin kirjoitettu.
Claims (6)
1. Menetelmä monoliittisesti yhdistettävän, elektronisen luottokortin kytkennän arvon käyttämiseksi, joka kytkentä . koostuu ainakin osoite- ja ohjauslogiikkakytkennästä sekä ei- katoavasta muistista, jolloin ainakin osa tästä muistista on sähköisesti poispyyhittävissä ja kaikki muistipaikat ei-katoavassa muistissa alueella, joka on tarkoitettu kulloisenkin arvotilan säilyttämiseksi, ovat luettavissa ja biteittäin kuvattavissa, tunnettu siitä, että sanottu luottokortin arvotilan säilyttämistä varten tarkoitettu muistin alue on jaettu eri arvon omaaviin osa-alueisiin ja sitä käytetään moniportaisena laskijana, että kytkentäteknisistä toimenpiteistä johtuen muistisolujen poispyyhintä on mahdollista ainoastaan yhtäaikaisesti tietyn arvon omaavan osa-alueen kaikilla muistisoluilla ja kukin osa-alue voidaan pyyhkiä pois vasta sitten, kun kantobitti on kirjoitettu seuraavaksi korkeamman arvon osa-alueen aiemmin kuvaamattomaan muistisoluun ja tätä kirjoittamista on valvonut logiikkakytkentä ja että suurimman arvon osa-alueen poispyyhintä on mahdollista vain erityisten edellytysten vallitessa.
2. Patenttivaatimuksen 1 mukainen menetelmä, tunnettu siitä, että suurimman arvon osa-alueen poispyyhintä on periaatteessa mahdollista, kuitenkin palauttamattomasti, etenkin jos sulakkeen tuhoutumisella voidaan estää kytkentä.
3. Monoliittisesti yhdistettävä kytkentä patenttivaatimusten 1 ja 2 mukaisen menetelmän toteuttamiseksi käyttämällä sähköisesti poispyyhittävää muistia matriisin muotoon järjes- 1 tettyine kaksoistransistorimuistisoluineen, joissa on valin- tatraneistori (TAZ) ja muistitransietori (TS), jotka ovat yksittäin valittavissa rivin valintajohtojen (AZl, AZ2...) ja sarakkeen valintajohtojen (AS1...> avulla, jolloin muistisolut on liitetty riveittäin ohjaussiltaliittimillään yhteiseen 10 98769 ohjauejohtoon, jolloin muietieolun valintatranaiatorien <TAZ> drain-liittimet on kytketty aarakkeittain sarakejohtoihin, jolloin nämä aarakejohdot on kytketty kulloinkin kuormaele-mentin <L) kautta ohjelmointipotentiaaliin <UP> ja kytkentä-tranaiatorien (TAS) kautta, jotka ovat ohjattavissa niiden ailtaliittimiin kytkettyjen sarakkeenvalintajohtojen <AS1...> kautta, kytketty yhteiseen ensimmäiseen kytkentäeolmuun (Kl), tunnettu siitä, että yksittäisten muistisolurivien ohjaus-johdot kukin erikseen ovat kytkettävissä kytkentätransisto-rien (TS1, TS2...TSn> kautta yhteiseen toiseen kytkentäsol-muun <K2>, jolloin kunkin näiden kytkentätransistorien (TS1, TS2...TSn) siltaliitin on kytketty seuraavaksi suuremman arvon alueen rivinvalintajohtoon ja suurimman arvon alueen kyt-kentätransistorin siltaliitin on ohjattavissa erityisesti varmistetun johdon <FL) kautta, jolloin toinen kytkentäsolmu <K2) on kytkettävissä poispyyhkäisytransistorin (TLS) kautta poispyyhkäisypotentiaaliin (UL) ja että tämän poispyyhkäisy-kytkentätransistorin (TLS) kytkentäolotilaa ohjaa logiikka-kytkentä.
4. Patenttivaatimuksen 3 mukainen monoliittisesti yhdistettävä kytkentä, tunnettu siitä, että erityisesti varmistettu johto (FL) on varustettu sulakkeella.
5. Patenttivaatimuksen 3 mukainen monoliittisesti yhdistettävä kytkentä, tunnettu siitä, että erityisesti varmistettu johto (FL) voidaan aktivoida vain käyttämällä varmuuskoodia.
6. Jonkin patenttivaatimuksista 3, 4 tai 5 mukainen monoliittisesti yhdistettävä kytkentä, tunnettu siitä, että ensimmäinen kytkentäsolmu (Kl) on kytketty ensimmäisen JA-hilan (Gl) sisäänmenoon ja invertointikytkennän (G2) sisään-menoon, että ensimmäisen JA-hilan (Gl) toinen sisäänmeno on kuormitettavissa tavallisella arvotussignaalilla (EN), että ensimmäisen JA-hilan (Gl) ulosmeno on liitetty Flip-Flopin (FF) asetussisäänmenoon (S), että Flip-Flopin (FF) takaisin- 11 98769 asetussisäänmenoon (R) vaikuttaa jokaisen osoitelogiikka-kytkennän osoitteen muutoksen yhteydessä takaisinasetussig-naali, että tämän Flip-Flopin (FF) ulosmeno on liitetty toisen JA-hilan (G3) sisäänmenoon ja tämän toisen JA-hilan (G3) toinen sisäänmeno on liitetty invertointikytkennän (G2) ulosmenoon ja että toisen JA-hilan (G3) lähtösignaali on tarkoitettu vaikuttamaan poispyyhkäisykytkentätransisto-rin (TLS) ohjausisäänmenoon.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3742894 | 1987-12-17 | ||
| DE3742894 | 1987-12-17 |
Publications (4)
| Publication Number | Publication Date |
|---|---|
| FI885844A0 FI885844A0 (fi) | 1988-12-16 |
| FI885844A FI885844A (fi) | 1989-06-18 |
| FI98769B FI98769B (fi) | 1997-04-30 |
| FI98769C true FI98769C (fi) | 1997-08-11 |
Family
ID=6342886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FI885844A FI98769C (fi) | 1987-12-17 | 1988-12-16 | Menetelmä ja kytkentä EE-PROM-muistien manipuloinnilta suojatuksi arvon käyttämiseksi |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5001332A (fi) |
| EP (1) | EP0321727B1 (fi) |
| JP (1) | JP2684606B2 (fi) |
| AT (1) | ATE73946T1 (fi) |
| DE (1) | DE3869366D1 (fi) |
| DK (1) | DK170009B1 (fi) |
| ES (1) | ES2029710T3 (fi) |
| FI (1) | FI98769C (fi) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2524321Y2 (ja) * | 1990-08-09 | 1997-01-29 | 日本信号株式会社 | Ｉｃカード |
| US6166650A (en) * | 1991-05-29 | 2000-12-26 | Microchip Technology, Inc. | Secure self learning system |
| FR2686989B1 (fr) * | 1992-01-30 | 1997-01-17 | Gemplus Card Int | Procede de comptage de securite pour un compteur electronique binaire. |
| DK0570828T3 (da) * | 1992-05-20 | 1999-05-10 | Siemens Ag | Fremgangsmåde og databærerindretning til ægthedsgenkendelse af lagerchips |
| FR2700864B1 (fr) * | 1993-01-26 | 1995-04-14 | Monetel | Système détecteur de falsification d'informations mémorisées. |
| FR2703501B1 (fr) * | 1993-04-01 | 1995-05-19 | Gemplus Card Int | Circuit intégré pour carte à mémoire et procédé de décomptage d'unités dans une carte à mémoire. |
| EP0624880B1 (de) * | 1993-05-10 | 1998-09-30 | Siemens Aktiengesellschaft | Verfahren und Schaltungsanordnung zum Entwerten einer Debit-Karte |
| ATE297577T1 (de) * | 1994-05-06 | 2005-06-15 | Ipm Internat Sa | Wertkarte mit binären werteinheiten und verfahren zum verschieben einer mit binären werteinheiten dargestellten grösse auf der wertkarte |
| JP3504952B2 (ja) * | 1994-09-30 | 2004-03-08 | シーメンス アクチエンゲゼルシヤフト | ターミナルおよび携帯可能なデータキャリア装置を有するデータ伝送システムおよびターミナルにより携帯可能なデータキャリア装置の再チャージ方法 |
| US5841866A (en) * | 1994-09-30 | 1998-11-24 | Microchip Technology Incorporated | Secure token integrated circuit and method of performing a secure authentication function or transaction |
| US6980655B2 (en) * | 2000-01-21 | 2005-12-27 | The Chamberlain Group, Inc. | Rolling code security system |
| US6690796B1 (en) | 1995-05-17 | 2004-02-10 | The Chamberlain Group, Inc. | Rolling code security system |
| AU710682B2 (en) | 1995-05-17 | 1999-09-30 | Chamberlain Group, Inc., The | Rolling code security system |
| GB2321738A (en) * | 1997-01-30 | 1998-08-05 | Motorola Inc | Circuit and method of erasing a byte in a non-volatile memory |
| US6108326A (en) * | 1997-05-08 | 2000-08-22 | Microchip Technology Incorporated | Microchips and remote control devices comprising same |
| DE19823955A1 (de) | 1998-05-28 | 1999-12-02 | Siemens Ag | Verfahren und Anordnung zum Betreien eines mehrstufigen Zählers in einer Zählrichtung |
| JP2002526844A (ja) * | 1998-09-30 | 2002-08-20 | インフィネオン テクノロジース アクチエンゲゼルシャフト | メモリ領域の内容の認証のための回路装置及び方法 |
| WO2001039144A1 (de) | 1999-11-29 | 2001-05-31 | Infineon Technologies Ag | Verfahren und anordnung zum betreiben eines mehrstufigen zählers in einer zählrichtung |
| US8422667B2 (en) | 2005-01-27 | 2013-04-16 | The Chamberlain Group, Inc. | Method and apparatus to facilitate transmission of an encrypted rolling code |
| US9148409B2 (en) | 2005-06-30 | 2015-09-29 | The Chamberlain Group, Inc. | Method and apparatus to facilitate message transmission and reception using different transmission characteristics |
| US8924633B2 (en) | 2011-03-08 | 2014-12-30 | Dust Networks, Inc. | Methods and system for erasing data stored in nonvolatile memory in low power applications |
| US9397500B2 (en) * | 2013-06-28 | 2016-07-19 | Solantro Semiconductor Corp. | Inverter with extended endurance memory |
| US10652743B2 (en) | 2017-12-21 | 2020-05-12 | The Chamberlain Group, Inc. | Security system for a moveable barrier operator |
| US11074773B1 (en) | 2018-06-27 | 2021-07-27 | The Chamberlain Group, Inc. | Network-based control of movable barrier operators for autonomous vehicles |
| WO2020028502A1 (en) | 2018-08-01 | 2020-02-06 | The Chamberlain Group, Inc. | Movable barrier operator and transmitter pairing over a network |
| US10997810B2 (en) | 2019-05-16 | 2021-05-04 | The Chamberlain Group, Inc. | In-vehicle transmitter training |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1207227B (it) * | 1979-08-09 | 1989-05-17 | Ates Componenti Elettron | Riproducibile. scheda elettronica a celle obliterabili con chiave di riconoscimento non riproducibile per apparecchi distributori di beni o servizi e metodo per la realizzazione di detta chiave non |
| JPS5671885A (en) * | 1979-11-15 | 1981-06-15 | Nec Corp | Semiconductor memory |
| JPS5943471A (ja) * | 1982-09-06 | 1984-03-10 | Nippon Telegr & Teleph Corp <Ntt> | 支払いシステム |
| DE3315047A1 (de) * | 1983-04-26 | 1984-10-31 | Siemens AG, 1000 Berlin und 8000 München | Integrierte schaltung mit einem als nichtfluechtiger schreib-lese-speicher ausgestalteten anwendungsspeicher |
| DE3318101A1 (de) * | 1983-05-18 | 1984-11-22 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordung mit einem speicher und einer zugriffskontrolleinheit |
| DE3318123A1 (de) * | 1983-05-18 | 1984-11-22 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung mit einem datenspeicher und einer ansteuereinheit zum auslesen, schreiben und loeschen des speichers |
| JPS61103761U (fi) * | 1984-12-13 | 1986-07-02 | ||
| JPS62239286A (ja) * | 1986-04-10 | 1987-10-20 | Mitsubishi Electric Corp | Ｉｃカ−ドシステム |
| DE3638505C2 (de) * | 1986-11-11 | 1995-09-07 | Gao Ges Automation Org | Datenträger mit integriertem Schaltkreis |
-
1988
- 1988-11-24 EP EP88119598A patent/EP0321727B1/de not_active Expired - Lifetime
- 1988-11-24 AT AT88119598T patent/ATE73946T1/de not_active IP Right Cessation
- 1988-11-24 DE DE8888119598T patent/DE3869366D1/de not_active Expired - Lifetime
- 1988-11-24 ES ES198888119598T patent/ES2029710T3/es not_active Expired - Lifetime
- 1988-12-14 JP JP63316049A patent/JP2684606B2/ja not_active Expired - Lifetime
- 1988-12-16 FI FI885844A patent/FI98769C/fi not_active IP Right Cessation
- 1988-12-16 DK DK700988A patent/DK170009B1/da not_active IP Right Cessation
- 1988-12-19 US US07/286,520 patent/US5001332A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0321727B1 (de) | 1992-03-18 |
| EP0321727A1 (de) | 1989-06-28 |
| DK700988D0 (da) | 1988-12-16 |
| JP2684606B2 (ja) | 1997-12-03 |
| FI885844A (fi) | 1989-06-18 |
| DK170009B1 (da) | 1995-04-24 |
| DK700988A (da) | 1989-06-18 |
| JPH022099A (ja) | 1990-01-08 |
| US5001332A (en) | 1991-03-19 |
| FI98769B (fi) | 1997-04-30 |
| DE3869366D1 (de) | 1992-04-23 |
| ATE73946T1 (de) | 1992-04-15 |
| ES2029710T3 (es) | 1992-09-01 |
| FI885844A0 (fi) | 1988-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI98769C (fi) | Menetelmä ja kytkentä EE-PROM-muistien manipuloinnilta suojatuksi arvon käyttämiseksi | |
| US4648076A (en) | Circuit having a data memory and addressing unit for reading, writing and erasing the memory | |
| DE10305587B4 (de) | Integrierte Sicherheitshalbleiterschaltung und Halbleiterschaltungskarte und zugehöriges Überwachungsverfahren | |
| US5767504A (en) | Smart card with plurality of zones for verification and validation | |
| US4748594A (en) | Integrated circuit device having a memory and majority logic | |
| US5847998A (en) | Non-volatile memory array that enables simultaneous read and write operations | |
| US6072722A (en) | Method of driving a nonvolatile semiconductor storage device | |
| US4572946A (en) | Credit card circuit arrangement with a memory and an access control unit | |
| JP2683739B2 (ja) | データ担体 | |
| US5241507A (en) | One transistor cell flash memory assay with over-erase protection | |
| US5553019A (en) | Write-once read-many memory using EEPROM cells | |
| US4680736A (en) | Method for operating a user memory designed a non-volatile write-read memory, and arrangement for implementing the method | |
| KR100392539B1 (ko) | 비휘발성 듀얼 트랜지스터 메모리 셀을 가진 반도체메모리 | |
| US5999447A (en) | Non-volatile electrically erasable and programmable memory | |
| US4597064A (en) | Electrically programmable memory matrix | |
| JPH04265599A (ja) | 参照セルのソフトプログラミングに対する卓越した不感性を有するｆｌａｓｈ−ｅｐｒｏｍセル | |
| US5763869A (en) | Data carrier having an electronic module | |
| US7280400B2 (en) | Reducing sneak currents in virtual ground memory arrays | |
| JP3086052B2 (ja) | Ｅｅｐｒｏｍ | |
| US5535157A (en) | Monolithically integrated storage device | |
| DE19756895C2 (de) | Verfahren zum sicheren Ändern eines in einem nicht-flüchtigen Speicher gespeicherten Wertes und Schaltungsanordnung hierzu | |
| JPS61249156A (ja) | 半導体記憶装置 | |
| US6212105B1 (en) | Method for recording a binary word by means of electrically erasable and programmable type memory cells | |
| US20240203518A1 (en) | Non-volatile memory system with secure detection of virgin memory cells | |
| CN101149974A (zh) | 非易失性存储器的制造方法、写入方法及读取方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| BB | Publication of examined application | ||
| FG | Patent granted |
Owner name: SIEMENS AKTIENGESELLSCHAFT |
|
| MA | Patent expired |