FI74158B - Kopplingsanordning foer givande av styrorder i ett mikrocomputersystem. - Google Patents

Description

1 74158

Kytkinlaite ohjauskäskyjen antamiseksi mikrotietokonesystee-missä. - Kopplingsanordning för givande av styrorder i ett mikrocomputersystem.

Edellä olevan keksinnön kohteena on kytkinlaite ohjauskäskyjen antamiseksi mikrotietokonesysteemissä, jolloin mikrotietokone on liitetty osoite-, tieto- ja ohjainväylällä ainakin yhteen kirjoitus-lukumuistiin ja vakioarvomuistiin sekä osoiteväylällä, tulo-lähtöväylällä ja lisäjohtimilla rinak-kaiseen tulo-lähtö-liitososaan, patenttivaatimuksen 1 johdanto-osassa esitetyllä tavalla.

Tietojen siirtämiseksi mikrotietokonesysteemin ja ympäristön välillä on kehitetty erilaisia menetelmiä. Niinpä esim. ohjelmoidussa tulolähdössä ohjataan tietojen siirtoa systeemin mikroprosessorin suorittamalla ohjelmalla. Tällöin on osoittautunut haitalliseksi, että oheislaitteiden lisääntyessä myös softwarekulutus kasvaa, ja että prosessorin on tunnusteltava ulkopuolta kulloisenkin tarpeen mukaan enemmän tai vähemmän olemassaolevien tietojen tai ohjauskäskyjen vuoksi, jolloin haaskataan muihin tehtäviin käytettävää aikaa.

Eräässä toisessa tunnetussa menetelmässä, keskeytys-(interrupt-) menetelmässä näiltä varjopuolilta vältytään osaksi. Tällöin on tavallista, lisääntyvien tietojen tai ohjauskäskyjen kyseen ollessa, antaa systeemin mikroprosessorille keskeytysvaatimus, minkä jälkeen prosessori sen hyväksymisen jälkeen katkaisee kulussa olevan ohjelman, välivarastoi rekisterisisällön ja vastaanottaa keskeytysohjelmalla uudet, ympäristöstä tulleet tiedot sekä käsittelee ne, ja kes-keytysohjelman jälkeen pääohjelma jatkuu. Jos saatavilla on enemmälti oheislaitteita ja samalla vaaditaan useampia keskeytyksiä ratkaistaan prioriteettilogiikan avulla tietojen tulon ja käsittelyn järjestys.

Siten tunnetuissa mikrotietokonesysteemeissä käytetään kes- 2 74158 keytysprioriteettirakenneosia, jotka samalla soveltuvat rinnakkaiseen tietojen tuloon ja lähtöön. Sellainen kaupan oleva rakenneosa, esim. Texasin TMS9901 (Käyttäjän käsikirja TM 990/100M, syyskuu 1977), käsittää liitäntäkohdassaan ympäristöön kuusitoista keskeytystuloa ja muut tulo-lähdöt rinnakkaisille tiedoille. Liitäntäkohdassaan mikroprosessoriin rakenneosassa on yksi keskeytyslähtö ja neljä osoitelähtöä sekä muita prosessorin kanssa liikennöintiin vaadittavia tulo-lähtöjä. Keskeytysvaatimusten esiintyessä määrittelee sisäinen prioriteettilogiikka keskeytyssignaalien prioriteetin ja muodostaa korkeimmalle prioriteetille kuuluvat osoitteet sekä keskeytyksen mikroprosessorille.

Eräs keskeytysmenetelmään liittyvä varjopuoli on se, että mikroprosessori pakotetaan keskeyttämään ajettava toiminta ja vetäytymään sivuun.

Tällöin voidaan, käytettäessä edelläkuvattuja rakenneosia, keskeyttää ajettava keskeytysohjelma yhdellä tai useammalla tulevalla suurempiprioriteettisella keskeytyksellä. Siitä aiheutuva keskeytysohjelmien kerrostuminen vaatii lisää prosessoriaikaa. Lisähaitta on suhteellisen rajoitettu keskey-tystulojen lukumäärä niin, että tulevien ohjauskäskyjen lisääntyessä keskeytysten lisääntymän täytyy tapahtua kahden rakenneosan peräkkäin liittämisellä. Se vaatii kuitenkin lisää softwaren kulutusta ja vastaavasti enemmän prosessoriaikaa .

Eräässä patenttijulkaisusta US-A-4219881 tunnetuksi tulleessa syöttölaitteessa 16-bittistä syöttökanavaa varten informaatio johdetaan syöttölogiikkapiiriin, joka on ulosmenopuolellaan liitetty D-flip-flopien tietojen tuloihin ja kulloinkin syöttölogiikkapiiriin ja D-flip-flopeihin yhdistetettyihin ehdollisten tai-elimien sisäänmenoon. D-flip-flopin lähdöt on kytketty ehdollisten tai-elimien toisiin tuloihin, joiden I.

3 74158 lähdöt on kytketty toisiinsa. D-flip-flopien lähdöt on sitäpaitsi yhdistetty kulloinkin rinnalle liitetyn NAND-elimien tuloihin, joiden toiset tulot on liitetty toisiinsa ja joiden lähdöt on kytketty syöttöväylän tietojohtimeen. Syöttölaite toimii sillä tavoin, että D-flip-flopeihin talletettuja tietoja verrataan ehdollisen tai-elimen avulla syöttölogiikka-piirin lähdöissä tai D-flip-flopien tuloissa esillä oleviin tietoihin. Näiden tietojen poiketessa toisistaan vähintään bitin verran muuttuu ehdollisen tai-elimen lähtöön liitetyn johtimen signaalitila, jolloin mikroprosessorin antaman kyse-lysignaalin esiintyessä tuotetaan keskeytysvaatimus. Tämän hyväksymisen jälkeen mikroprosessori antaa syöttökanavalle osoitteen, jolloin D-flip-flopit tahdistetaan ja niiden tulo-tilat talletetaan. Osoitteen antamisen yhteydessä NAND-elimien toisiin tuloihin liitetyt johtimet aktivoituvat, jolloin mikroprosessorista lähtevän lukusignaalin esiintyessä uusi 16-bittinen tietosana voidaan siirtää lukukirjoitusmuis-tiin syöttöväylän kautta.

Käytettäessä tämän kaltaista syöttölaitteistoa järjestelmässä jossa on useampi yksi- tai useampibittinen syöttökanava täytyy kunkin kanavan sisältää keskeytysvaatimusjohdin mikroprosessoriin, jolloin tunnistamisen jälkeen esillä oleva kanava täytyy varustaa osoitteella mikroprosessorista tulevan tieto-jensyötön vuoksi. Sivulla 2 toisessa ehjässä kappaleessa mainittu haittojen lisäksi vaatii tämä menetelmä lisää softwarea ja syöttökanavien lukumäärän mukaan myös enemmän tietokoneaikaa. Lisäksi tarvitaan bittiä kohden ehdollinen tai-elin mikä johtaa tietosanan pituuden ja syöttökanavien lukumäärän mukaan lisääntyneeseen kytkimen käyttöön.

Julkaisussa "Electronics, May 26, 1977, sivut 112-113" kuvaillaan tietojen syöttölaite, missä 16 tulolla varustettu multiplekseri on lähtöpuolellaan liitetty 16-bittisen puskurimuistin sarjasisäänmenoon. 16-bittisen puskurimuistin 4 74158 sarjasisäänmeno samoinkuin lähtö on kytketty komparaattoriin, jonka lähtö on liittetty liitoselimen keskeytysvaatimussi-sääntuloon. Kun multiplekserin sisäänmenoon jonottavat tiedot tulee syöttää, siirtää mikroprosessori tiedot 16 lukuoperaa-tiossa puskurimuistiin. Tämän jälkeen vertaillaan puskuri-muistin sarjasisäänmenossa ja sarjalähdössä jonottavia tietoja toisiinsa, jolloin niiden ollessa samanlaisia puskurimuistissa olevia tietoja siirretään kulloinkin yhden paikan verran eteenpäin. Erilaisuuden esiintyessä tuotetaan keskeytys-vaatimus ja multiplekserin sisäänmenoihin osoitettu laskin pysäytetään. Puskurimuistin sarjasisäänmenossa jonottavan uuden informaation lukemisen ja tallettamisen jälkeen laskin kytketään ensisijassa seuraavaan osoitteeseen tarkistamaan löytyykö lisää keskeytysvaatimuksia.

Tässä tietojensyöttöjärjestelmässä täytyy mikroprosessorin ladata puskurimuisti kunkin vertailuoperaation alussa ja tallettaa alussa tulotiedot kirjoitus-lukumuistiin. Tämä vaatii lisäsoftwarea, jolloin vastaavan ohjelman kehittämiseen vaadittava aika sisäänmenojen lukumäärästä riippuen voi muodostua merkittäväksi. Lisäksi tietobitti ja siihen kuuluva ulkopuolisen laskimen tuottama osoite on kerättävä keskeyty-sohjelman puitteissa liitoselimen tietotulon kautta lisäsoft-wareen ja aikaa vaativaan operaatioihin.

Julkaisusta "Electronics, March 17, 1977, sivut 100-104" on tunnettua, että tietojensiirtoa ympäristön ja muistin välillä ilman mikroprosessoria voidaan suorittaa suoran muistihaku-(DMA-)elimen avulla. DMA-operaation aloittaa ulkopuolelta tuleva DMA-vaatimussignaali. Tämän jälkeen DMA-elin pakottaa mikroprosessorin tahtisignaalia pidättämällä keskeyttämään aktiviteettinsä yhden jakson ajaksi (Cycle Stealing), jotta DMA-elin voi suorittaa väylän ohjaamisen.

Keksinnön tehtävänä on mainittujen varjopuolien poistamiseksi I.

5 74158 aikaansaada kytkinlaite, jossa useampien annettavien ohjaus-käskyjen aikanakin on minimimäärä syöttökanavia ja vähäisempi hardwaren käyttö, ja jolla vaaditaan tietojen syöttöä varten vähemmän softwares, jolloin mikroprosessorin syöttötapahtuman aikana käyttämää aikaa voidaan vähentää. Tämä tehtävä ratkaistaan patenttivaatimuksessa esitetyn keksinnön mukaisesti. Tässä aktivoidaan sinänsätunnetusti mikroprosessorin vapau-tussignaalin avulla vertailuelin, missä vertaillaan vanhoja ja uusia ohjainkäskynantimen kytkintiloja ja erilaisuuden esiintyessä tuotetaan keskeytysvaatimus. Vertailuelin on liitetty DMA-elimeen, mikä tunnustelee ohjainkäskynanninta ja vanhan kytkintilan sisältävää kirjoituslukumuistia niihen liitettyjen osoitteiden avulla osoiteväylän kautta. Löydettäessä erilaisuus ja tuotettaessa keskeytysvaatimus DMA-operaatio keskeytetään, jolloin esillä oleva tietobitti ja siihen liittyvä osoite löytyy valmiksi tietojensyöttöjohtimesta tahi osoiteväylästä.

Keksinnöllä saavutettavat edut on nähtävissä oleellisesti siinä, että lukuisalle joukolle annettavia ohjauskäskyjä varten tarvittava vertailulaite on suhteellisen yksinkertainen rakenteeltaan, että keskeytysvaatimuksen esiintyessä tieto-bitti ja siihen liittyvä osoite on jo valmiiksi tietojensyöttö johtimella tai osoiteväylällä, jolloin tietoja luettaessa säästetään softwarea ja aikaa. Lisäetuna on se, että oheislaite on liitetty suoraan tietojensyöttöjohtimeen, jotta mitään rinnakkaisen liitososan tietojen sisäänmenoa ei tarvita ja sen muut sisäänmenot ovat käytettävissä muihin tehtäviin ympäristön liittymäkohdassa. Koska oheislaitteessa olevia oh-jauskäskynantimia tunnustellaan peräkkäin, ei kerran kulkevaa keskeytysohjelmaa voida keskeyttää uudella ohjauskäskyllä, joten prosessoriaikaa voidaan säästää. Lisäetu on ohjauskäs-kynantimen sijoittamisessa matriisimaiseen tunnistinkenttään, jolloin sinänsä tunnetulla tavalla voidaan saada säästöä joh-dotuksessa ja ohjainelementeissä.

6 74158

Keksinnön erästä suoritusesimerkkiä selitetään seuraavassa lähemmin viittaamalla oheisiin piirustuksiin, joissa

Kuvio 1 esittää keksinnönmukaisen kytkinlaitteen kaaviokuvaa, ja

Kuvio 2 esittää kuvion 1 mukaisen kytkinlaitteen vertailulai-tetta .

Kuviossa 1 on viitenumeroilla 1 kuvattu matriisimaista tunnistuskenttää, jonka rivi- ja palstajohtimet on yhdistettävissä risteyskohdissa diodilla 2 sarjaan kytketyllä ohjaus-käskynantimella 3. Riviohjaimet ZQ - Zn on liitetty demultip-lekseristä, optisesta kytkimestä ja vahvistimesta muodostettuun riviohjaimeen 4. Rivijohtimia osoitteistava, laskimesta ja tahtigeneraattorista muodostuva osoitteistolaite 4.1 on yhdistetty osoitejohtimella 4.2 riviohjaimeen 4 ja osoitteis-tettavaan salpaan (Latch) 4.3. Palstajohtimet S0 - Zn on liitetty sisääntuloihin palstavastaanottimessa 5, joka muodostuu optisesta kytkimestä, impulssin muodostimesta ja käyttölaitteesta. Palstavastaanottimen 5 kulloisellekin palstajohtimel-le järjestetyt lähdöt on yhdistetty moninkertaismuistin 6 tuloihin, jolloin kullekin rivinjohtimelle on järjestetty moninkertaismuisti 6, ja moninkertaismuistin 6 muistisolujen lukumäärä on sama kuin palstajohtimien lukumäärä. Niinpä esim. kahdeksan rivi- ja kahdeksan palstajohtimen matriisissa on kaiken kaikkiaan 64 yksittäistä muistisolua, jotka on jaettu kahdeksaksi oktaali-flip-flopin muodostamaksi moninker-taismuistiksi 6. Moninkertaimuistin 6 tahtiliitännät CP on yhdistetty osoitteistavan salvan 4.3 ulostuloihin. Osoitteis-tettaessa esim. rivijohdinta Z0 samanaikaisesti osoitteista-valla salvalla 4.3 aktivoidaan rivijohtimelle Zc järjestetyn oktaali-flip-flopin 6 tahtiliitännät CP niin, että rivijohti-men zQ ja palstanjohtimiin SQ - Sn liitetyn ohjauskäskynan-timen 3 kytkintiloja siirretään palstavastaanottimella 5 ja vastaavan oktaali-flip-flopin 6 tuloilla sen lähtöihin.

I; 7 74158

Viitenumerolla 7 kuvataan multiplekseriä, jonka tietojen tulot on yhdistetty moninkertaismuistin 6 lähtöihin, väyläoh-jain 7.1 on tulopuoleltaan liitetty mikrotietokonesysteemin 8 osoiteväylään AB ja ulostulopuoleltaan osoitejohtimen ensimmäisellä osalla demultiplekserin 7.2 osoitetuloihin ja toisella osalla multiplekserin 7 osoitetuloihin. Demultiplekserin 7.2 lähdöt ovat yhteydessä moninkertaimuistin 6 lähtöjen vapaaliitäntöihin OE. Multiplekserin 7 lähtö Z on liitetty väyläohjaimella 7.1 tiedonantojohtimeen CRUIN, joka, kuten tietojenantojohdin CRUOUT ja tahtisignaalijohdin CRUCLK, on järjestetty mikrotietokonesysteemin 8 tulo-lähtöväylään CRU.

Mikrotietokonesysteemin 8 mikroprosessori CPU on yhdistetty osoiteväylällä AB, tietoväylällä DB, ohjainväylällä StB ainakin yhteen kirjoitin-lukumuistiin RAM ja vakioarvomuistiin ROM sekä osoiteväylällä AB, tulo-lähtöväylällä CRU ja muilla johtimilla 9,10 rinnakkaiseen tulo-lähtöliitososaan if ja DMA-rakenneosaan DMA. Kulloinkin kirjoitin-lukumuistissa RAM varastoitujen tietosanojen lukumäärän mukainen bitti on järjestetty tietyn ohjauskäskynantimen 3 kytkintilan mukaisesti. Rinnakkainen tulo-lähtöliitososa IF on liitetty keskeytysvaa-timustulolla CINT ja vapautussignaalin DMA-toiminnalle antavalla lähdöllä CIEN jäljemmässä kuvion 2 selityksessä lähemmin kuvattuun vertailulaitteeseen 11. DMA-rakenneosa DMA on liitetty DMA-vaatimussignaalia lukevalla tulolla ACCRQl ja kuittaussignaalin antavalla lähdöllä ACCGRl vertailulaittee-seen 11.

Kuviossa 2 on kuvattu viitenumerolla 12 ehdollinen tai-elin, jonka yksi tulo on yhdistetty tietojenantojohtimeen CRUIN ja toinen tulo lisäkirjoitin-lukumuistin Flag-RAM tietojen lähtöön DOUf Kirjoitin-lukumuisti Flag-RAM on yhteydessä osoiteväylään ja liitetty tietojen tulolla Din tietoväylän DB tietojohtimeen DO sekä kirjoitinliitännällä W ohjainväylän Stb johtimeen MW. Toisessa kirjoitin-lukumuistissa Flag-RAM ovat ohjauskäskynantimen 3 kytkintilat varastoituina 1-bitin 8 74158 sanoina. Ehdollisen tai-elimen 12 lähtö on yhdistetty ensimmäisellä NAND-elimellä 13 ensimmäisen JK-flip-flopin 14 tuloihin J,K, jonka lähtö Q on yhdistetty rinnakkaisen liitososan keskeytysvaatimustuloon CINT ja toisen NAND-elimen 15 tuloon. Ensimmäisen NAND-elimen 13 muulle tulolle voidaan DMA-rakenneosalla, kun sitä käytetään muuhun tarkoitukseen, johtaa rajoitinsignaali johtimella 16. Ensimmäisen JK-flip-flopin 14 set-liitäntä on yhteydessä toisen NAND-elimen 15 muun tulon kanssa ja rinnakkaisen liitososan IF vapautus-signaalia antavan lähdön CIEN kanssa. Toisen NAND elimen 15 lähtö on toisen JK-flip-flopin 17 lähtöjen yhteydessä, jonka lähtö Q on yhdistetty DMA-rakenneosan DM-vaatimussignaalia lukevaan tuloon ACCRQl ja set-liitäntä DMA-rakenneosan kuit-taussignaalia antavaan lähtöön ACCGR1.

Tahtisignaalin JK-flip-flopille johtamiseksi vaadittavia liitäntöjä ja yhdistyksiä ei ole esitetty. Kuvatut digitaaliset porttipiirit ja rakenneosat ovat kaupan olevia komponentteja, jolloin esim. mikroprosessoriin, rinnakkaiseen liitos-osaan ja DMA-rakenneosaan voidaan käyttää Texas Instrumentin tyyppejä, TMS9901 ja TMS9911. Rakenneosien eri tuloissa ja lähdöissä esiintyvät signaalit on kuvattu samoin kuin kyseiset tulot ja lähdöt.

Edelläkuvattu kytkinlaite, jota voidaan käyttää esim. kerros-kutsujen antamiseen mikrotietokoneohjatuissa hisseissä, toimii seuraavasti:

Aikaansaamalla vapautussignaalin mikroprosessorisysteemi 8 ilmoittaa valmiutensa ulkopuolisten ohjauskäskyjen vastaanottamiseen. Tällöin rinnakkaisen liitososan IF ulostulon CIEN potentiaali on korkealla. Saman rakenneosan keskey-tysvaatimustulo CINT voi nyt esim., ellei siinä ole keskey-tysvaatimusta, olla korkealla potentiaalilla. Tässä tapauksessa toisen NAND-elimen 15 lähdössä ja tahtisignaalia vaihdettaessa myös vertailulaitteen 11 toisen JK-flip-flopin 9 74158 lähdössä Q tapahtuu potentiaalinvaihtoa, joka tulkitaan DMA-rakenneosan tulossa ACCRQl DMA-vaatimussignaalina. Sitten DMA-rakenneosa antaa lähdössä ACCGRl kautta kuittaussignaalin toisen JK-flip-flopin 17 set-liitäntään ja ilmoittaa mikroprosessorille CPU, että se haluaa kontrollia osoite- ja tieto-väylään AB,DB. Tämä varmistuu tietyn latenssiajan jälkeen, jonka jälkeen DMA-rakenneosa sijoittaa osoiterekisterinsä osoitteen osoiteväylälle AB. Siten tulevat oheislaite 1-7 ja vertailulaitteen 11 kirjoitus-lukumuisti Flag-RAM kysellyiksi. Osoitteen ensimmäisen osan tunnistaa nyt demultiplekse-rillä 7.2 tietylle rivijohtimelle järjestetty oktaali-flip-flop 6, samalla kun kyseisellä vapautusliitännällä OE aktivoidaan lähdöt. Osoitteen toisen osan identifoi multiplekserin 7 osoitetuloilla tietylle palstajohtimelle järjestetty yksittäinen oktaali-flip-flopin 16 muistisolu. Seuraavaksi multiplekserin 7 lähdössä Z esiintyvä, tietyn ohjauskäskynan-timen 3 kytkintilaa vastaava identifioivan muistikennon lähtötila siirretään tietojenantojohtimella CRUIN vertailulaitteen ehdollisen tai-elimen yhteen tuloon. Samanaikaisesti antaa kirjoitus-lukumuisti Flag-RAM ensimmäisen ja toisen osoitteen osan avulla kysytyn muistipaikan sisällön lähtönsä D0ut kautta ehdollisen tai-elimen 12 toiseen tuloon.

Otaksuttakoonpa nyt, että varastoitu 1 bitin arvo, joka vastaa kytkintilaa "AUS", on arvoltaan "0", jota vastoin tun-nisteltu ulkobitti, joka vastaa kytkintilaa "EIN" vastaavassa ohjauskäskynantimessa 3, on arvossa "1". Tällöin ehdollisen tai-elimen 12 lähtö tulee korkeaksi ja ensimmäisen JK-flip-flopin 14 lähtö Q alhaiseksi tahtia vaihdettaessa. Tämä signaalivaihto tulkitaan rinnakkaisen liitososan IF tulossa CINT keskeytysvaatimukseksi. Keskeytysvaatimuksen ollessa olemassa ei mitään muuta DMA-vaatimussignaalia voida aikaansaada, koska ensimmäisen JK-flip-flopin 14 lähtöön Q yhdistetty toisen NAND-elimen 15 tulo on niinikään potentiaaliltaan alhaisempi.

10 741 58

Sen jälkeen, kun mikroprosessori CPU on hyväksynyt keskeytys-vaatimuksen, se lukee DMA-osoiterekisterin osoitteen, jolla erilaisuus havaittiin. Niinikään se lukee tunnistellun ul-kobitin tietojenantojohtimella CRUIN ja kirjoittaa sen tämän osoitteen alle vertailulaitteen 11 kirjoitin-lukumuistiin tietojohtimen DO avulla. Keskeytysohjelman päätyttyä mikroprosessori asettaa rinnakkaisen liitososan IF lähdön CIEN alemmalle potentiaalille, jotta vapautussignaali katoaa ensimmäisen JK-flip-flopin 14 set-liitännän S kautta, jonka lähtö Q on korkealle määritetty ja jotta keskeytysvaatimus lakkaa.

Jos mikroprosessorisysteemillä 8 ei ole mitään muuta tehtävää suoritettavanaan, se voi uudelleen antaa vapautussignaalin niin, että edellä kuvattu menettely alkaa. Jos menettelyn aikana ei havaita mitään erilaisuuksia, ei aikaansaada myöskään mitään keskeytysvaatimusta. Tässä tapauksessa vapautus-signaalin kestäessä muodostetaan jatkuvasti DMA-vaatimuksia, mikä tapahtuu siten, että kulloinkin DMA-vaatimuksen kuittauksen tapahduttua DMA-rakenneosan lähdön ACCGRl kautta toisen JK-flip-flopin 17 lähtö Q tahdin vaihtuessa jälleen saatetaan alhaiselle potentiaalille. Saavutettaessa DMA-osoiterekisterin loppuosoite aikaansaadaan DMA-keskeytysvaatimus, jolloin mikroprosessori CPU käynnistetään laatimaan uudelleen DMA-rakenneosan rekisteri.

Claims (2)

1. Kytkinlaite ohjauskäskyjen antamiseksi mikrotietokonesys-teemissä, jolloin mikroprosessori (CPU) on yhdistetty osoite-, tieto- ja ohjainväylällä (AB,DB,StB) vähintään yhteen kirjoitus-lukumuistiin (RAM) ja vakioarvomuistiin (ROM) sekä osoiteväylällä (AB), tulo-lähtöväylällä (CRU) ja muilla joh-timilla (9) rinakkaiseen tulo-lähtöliitososaan (IF), ja jolloin - ainakin yksi liitososan (FI) keskeytysvaatimustulo (CINT) on liitetty ainakin yhteen oheislaitteeseen (1-7), - vertailulaite (11) on liitetty vapautussignaalia ohjainkäs-kynantimelle antavan liitososan (IF) lähtöön (CIEN), - vertailulaite (11) käsittää vähintään yhden ehdollisen tai-elimen (12), - vapautussignaalin ja oheislaitteeseen (1-7) yhteenliitetyn ohajuskäskynantimen (3) kytkentätilan muutoksen esiintyessä vertailulaite (11) tuottaa keskeytysvaatimuksen ja tallentaa uuden kytkentätilan luku-kirjoitusmuistiin (RAM), tunnettu siitä, että - ehdollisen tai-elimen (12), yksi tulo on liitetty tulo-lähtöväylän (CRU) tietojenantojohtimeen (CRUIN) ja toinen tulo lisäkirjoitin-lukumuistin (Flag-RAM) tietojenlähtöön (Dout)t - lisäkirjoitin-lukumuisti (Flag-RAM) on yhteydessä osoite-väylään (AB) ja tietojen tulolla (Din) liitetty tietoväylän (DB) tietojohtimeen sekä kirjoitinliitännällä (W) ohjaus- väylän (StB) johtimeen (MW), - ehdollisen tai-elimen (12) lähtö on yhteydessä ensimmäisellä NAND-elimellä (13) ensimmäisen JK-flip-flopin (14) tuloihin (J,K), jonka lähtö (Q) on liitetty rinnakkaisen liitososan (IF) keskeytysvaatimustuloon (CINT) ja toisen NAND-elimen (15) tuloon, jolloin ensimmäisen JK-flip-flopin (14) set-liitäntä (S) on yhdistetty toisen NAND-elimen (15) muuhun tuloon ja vapautussignaalia antavaan rinnakkaisen liitososan (IF) lähtöön (CIEN), ja 12 741 58 - että siihen kuuluu toinen JK-flip-flop (17), jonka tulot (J,K) on yhdistetty toisen NAND-elimen (15) lähtöön ja jonka lähtö (Q) on liitetty DMA-vaatimussignaalia lukevaan tuloon (ACCRQ1) ja jonka set-liitäntä (S) on yhdistetty vertailun ohjausta hoitavan DMA-rakenneosan (DMA) kuittaus-signaalia antavaan lähtöön (ACCGRl), - jolloin DMA-rakenneosa (DMA) tuottaa sinänsä tunnetusti oh-jauskäskynantimeeen (3) järjestetyt osoitteet, joiden avulla se vapautussignaalin ja keskeytysvaatimuksen esiintymättä ollessa tuotettujen DMA-vaatimussignaalien esiintyessä tunnustelee osoiteväylän (AB) kautta ohjainkäs-kynantimen (3) kytkentätilaa ja luku-kirjoitumuistiin (Flag-RAM) talletettuja vanhoja kytkentätiloja ja siirtää vertailulaitteeseen (11), jolloin erilaisuuden esiintyessä DMA-operaatio keskeytetään.

2. Patenttivaatimuksen 1 mukainen kytkinlaite, tunnet- t u siitä, että - ohjauslaite (1-7) muodostuu matrixsimaisesta tunnistinken-tästä (1), jonka risteyskohtiin on järjestetty ohjauskäsky-nantimia (3), jolloin, kuten sinänsä tunnetaan, tunnistin-kentän (1) rivijohtimet ovat yhteydessä ainakin yhteen demultiplekserin omaavaan riviohjaukseen (4), - jokaista matriisimaisen tunnistinkentän (1) risteyskohtaa varten on sinänsä tunnetulla tavalla järjestetty muistisolu, jolloin kullekin rivijohtimelle on järjestetty palsta-johtimien lukumäärää vastaava, moninkertaismuisteiksi (6) koostuva määrä muistisoluja, joiden sisääntulot ovat yhteydessä palstavastaanottimella (5) palstajohtimien kanssa, - siihen kuuluu laskimesta ja tahtigeneraattorista muodostuva osoitteistamislaite (4.1), joka on yhdistetty osoitejohti-mella (4.2) riviohjaimen (4) demultiplekseriin ja osoit-teistettavaan välirekisteriin (4.3), jonka lähdöt on liitetty moninkertaismuistin (6) tahtiliitäntöihin, ja - että siihen kuuluu multiplekseri (7), demultiplekseri (7.2) 13 741 58 ja väyläohjain (7.1)r jolloin väyläohjain (7.1) on tulopuoleltaan liitetty mikrotietokonesysteemiin (8) osoiteväylään (AB) ja ulostulopuoleltaan osoitejohtimen ensimmäisellä osalla demultiplekserin (7.2) osoitetuloihin ja osoitejohtimen toisella osalla multiplekserin (7) osoitetuloihin ja jolloin demultiplekserin (7.2) lähdöt ovat yhteydessä moninkertaismuistin (6) vapautusliitäntoihin (OE) ja multiplekserin (7) lähtö (Z) on liitetty väyläohjaimella (7.1) tulo-lähtöväylän (CRU) tietojenantojohtoon (CRUIN). 14 741 58 P at: e n tk r a._v