FI107203B - Förfarande och anordning för att växla parallella klocksignaler av en digital datatransmissions utbredningskontrasignation - Google Patents

Claims (11)

1. Förfarande för utbyte av en klocksignal som skall tas emot bland parallella klocksignaler som skall utbytas (22) för säkerställande av digital dataöverföring, kännetecknat av att 5. utbyte av klocksignaler begärs (25) av utbytesapparaten med en styrsignal baserad pä en signal som anger osäker läsning av mottagandet av en klocksignal frän (23) en fasläst slinga, - man inväntar (25) att klocksignalema är i ett givet samma tillständ, - man inväntar (25) att signalemas fasskillnad far omvänd polaritet för att signalema 10 just innan skall ha haft samma fas eller 180° fasförskjutning, och - efter en fördröjning DL utbyts (25) klocksignaler, varvid utbytet sker under ett ögonblick med maximalt samma fas hos de klocksignaler som skall utbytas.

2. Förfarande enligt patentkrav 1, kännetecknat av att - utbyte av klocksignaler begärs (25) av utbytesapparaten med en styrsignal 15 (CONTROL) baserad pä en signal som anger osäker läsning frän (23) den fasläste slingan, - en detektionssignal ges (25) med ett block som detekterar klocksignalemas samma tillständ da bägge klocksignalema (CLK1, CLK2) är i samma tillständ, - man genererar (25) med en koppling som reagerar pä fasförskjutning en signal som 20 anger omvänd polaritet hos fasskillnaden i det block som detekterar klocksignaler- nas olika tillständ, - man sänder (25) fördröjt en signal som anger omvänd polaritet hos fasskillnaden tili det block som granskar förverkligade kriterier för utbyte vid detektering av : klocksignaler i olika tillständ, I · i · 25. man styr (25) kanaliseringsapparaten att utbyta klocksignaler i det tillständ styrsig- nalen (CONTROL) anger ätminstone da en styrsignal (CONTROL), en signal för detektering av klocksignalemas samma tillständ och en signal som anger omvänd polaritet hos fasskillnaden som skall fördröjas är aktiva.

3. Inre enhet (31, 37) för digital dataöverföring och för utbyte av en klocksignal 30 som skall tas emot bland parallella klocksignaler som skall överföras (22) för säker- 14 107203 ställande av digital dataöverföring, kännetecknat av att den inre enheten innefattar en ntbytesapparat (38) för att ta emot den överföringssäkrade klocksignalen och för att byta ut den pä basen av förlust av läsningen av klocksignalens mottagande.

4. Inre enhet enligt patentkrav 3, kännetecknad av att utbytesapparaten (38) ut-5 förts i en integrerad krets enligt tillämpning och att den innefattar - en anordning (51) . för kanalisering av klocksignaler för vai av klocksignaler (CLK1, CLK2) bland signalpar som skall tas emot som klocksignal (CLK) som jskall tas emot genom att invänta en lämplig klocksignalfas för utbyte av signaler och genom att utföra utbyte, 10 - ätminstone tvä block (52, 53) för att upplösa en dataram, i vilka man av klocksig- nalema (CLK1, CLK2) och datasignalema (DATA1, DATA2) genererar styrsijgna-ler och ur ramama upplösta datasignaler (DATADF1, DATADF2), - ätminstone tvä block (54, 55) för en flexibel buffert och styming, i vilka man (med styrsignalema och de upplösta datasignalema (DATADF1, DATADF2) geneferar 15 datasignaler (Dl, D2) som tidsreglerats med den klocksignal (CLK) som skall tas emot, - en anordning (56) för kanalisering av datasignaler för vai av den datasignal (D) som skall tas emot genom att styra styrsignalen (SYNC) och - ett upplösningsblock (57) för tidsinställning av en mottagen datasignal (D) tili en 20 slutlig datasignal (DATA) med en mottagen klocksignal (CLK) och för styming av datasignalemas kanaliseringsanordning (56) med styrsignalen (SYNC).

5. Inre enhet enligt patentkrav 3 eller 4, kännetecknad av att den inre enheten (31, 37) är en del av en radiolink i mobiltelefonkommunikation.

6. Yttre enhet (33, 36) för digital dataöverföring och för underlättat utbyte av 25 parallella klocksignaler som skall överföras för säkerställande digital dataöverföring, * I ; kännetecknat av att den yttre enheten innefattar den sändare som sänder klocksig nalen som skall överföras respektive den mottagare som tar emot klocksignalen joch ett fasläs som synkroniseras med den mottagna klocksignalen samt vidare organ (33A, 36A) för generering av en signal som anger synkroniseringstillständet.

7. Yttre enhet enligt patentkrav 6, kännetecknad av att den yttre enheten är en • del av en radiolink i mobiltelefonkommunikation. 15 107203

8. Arrangemang for utbyte av en klocksignal som skall tas emot bland parallella klocksignaler, för säkerställande av digital dataöverföring, innefattande en forsta inre enhet (31) för distribution av klocksignaler som skall sändas, antenner (34, 35, 40, 41) för sändning och mottagning av parallella klocksignaler och en andra inre 5 enhet (37) för vai av klocksignaler som skall tas emot, kannetecknat av att det des-sutom innefattar - en forsta utbytesapparat (32) i den första inre enheten (31) och en andra utby-tesapparat (38) i den andra inre enheten (37) för mottagning av den överförings-sakrade klocksignalen och 10. en forsta (33) och andra (36) yttre enhet som har en sändare som sänder klocksig nalen som skall överföras respektive en mottagare som tar emot klocksignalen och ett fasläs som synkroniseras med den mottagna klocksignalen.

9. Arrangemang enligt patentkrav 8, kannetecknat av att utbytesapparaten (38) utförts i en integrerad krets enligt tillämpning och att den innefattar 15. en anordning (51) för kanalisering av klocksignaler för vai av klocksignaler (CLK1, CLK2) bland signalpar som skall tas emot som klocksignal (CLK) som skall tas emot genom att invänta en lämplig klocksignalfas för utbyte av signaler och genom att utfora utbyte, - ätminstone tvä block (52, 53) för att upplösa en dataram, i vilka man av klocksig-20 nalema (CLK1, CLK2) och datasignalema (DATA1, DATA2) genererar styrsigna- ler och ur ramama upplösta datasignaler (DATADF1, DATADF2), • · - ätminstone tvä block (54, 55) för en flexibel buffert och styming, i vilka man med styrsignalema och de upplösta datasignalema (DATADF1, DATADF2) genererar datasignaler (Dl, D2) som tidsreglerats med den klocksignal (CLK) som skall tas 25 emot, ; - en anordning (56) för kanalisering av datasignaler för vai av den datasignal (D) . som skall tas emot genom att styra styrsignalen (SYNC) och - ett upplösningsblock (57) för tidsinställning av en mottagen datasignal (D) tili en slutlig datasignal (DATA) med en mottagen klocksignal (CLK) och för styrning av 30 datasignalemas kanaliseringsanordning (56) med styrsignalen (SYNC). 16 107203

10. Arrangemang enligt patentkrav 9, kännetecknat av att styrsignalema innpfat-tar synkronisering SYNC-, bitfel BE-, raminriktningsalarm (FAA, Frame Alignment Alarm) och pseudorams-BF-signaler.

11. Arrangemang enligt patentkrav 9, kännetecknat av att anordningen (51) for 5 kanalisering av klocksignaler innefattar - ett block (61) som detekterar klocksignalemas samma tillständ och ger en aktiv signal da bägge klocksignalema (CLK1, CLK2) är i samma tillständ, - D-vippkretsar (62, 63, 64), vilka bildar en koppling som reagerar pä fasförskjut-ning, 10. ett block (65) som detekterar klocksignalemas olika tillständ och till vilket ut- gängama frän kopplingen som reagerar pa fasförskjutning leds och varvid blockets (65) utgäng tack vare denna koppling höjs till värdet ett efier en fas hos den andra klocksignalen (CLK2) frän det ögonblick dä fasskillnaden mellan klocksignalema (CLK1, CLK2) fatt omvänd polaritet, 15. en fördröjningskrets (66) for att fördröja ntsignalen frän det block (65) som detek terar klocksignalemas olika tillständ, - ett block (67) som granskar kriteriema för utbyte av klocksignaler för att graqska tillständet hos styrsignalen som begär utbyte, utsignalen frän blocket (61) som detekterar klocksignalemas samma tillständ och utsignalen frän fördröjningskretsen 20 (66), och ** - en kanaliseringsanordning (68) för utbyte av klocksignaler under styming av blocket (67) som granskar kriterier, varvid klocksignalemas fasskillnad är nästan obefintlig. «