ES2646100T3 - Sistema maestro-esclavo dinámicamente direccionable, así como procedimiento para el direccionamiento dinámico de unidades esclavas - Google Patents

Sistema maestro-esclavo dinámicamente direccionable, así como procedimiento para el direccionamiento dinámico de unidades esclavas Download PDF

Info

Publication number
ES2646100T3
ES2646100T3 ES15182667.4T ES15182667T ES2646100T3 ES 2646100 T3 ES2646100 T3 ES 2646100T3 ES 15182667 T ES15182667 T ES 15182667T ES 2646100 T3 ES2646100 T3 ES 2646100T3
Authority
ES
Spain
Prior art keywords
slave
master
signal
unit
serial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES15182667.4T
Other languages
English (en)
Inventor
Thomas Sauer
Helmut Lipp
Klaus Teuke
Markus Humm
Andreas Fessel
Martin BÜRKERT
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ebm Papst Mulfingen GmbH and Co KG
Original Assignee
Ebm Papst Mulfingen GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=54012057&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=ES2646100(T3) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Ebm Papst Mulfingen GmbH and Co KG filed Critical Ebm Papst Mulfingen GmbH and Co KG
Application granted granted Critical
Publication of ES2646100T3 publication Critical patent/ES2646100T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40169—Flexible bus arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L61/00—Network arrangements, protocols or services for addressing or naming
    • H04L61/50—Address allocation
    • H04L61/5038—Address allocation for local use, e.g. in LAN or USB networks, or in a controller area network [CAN]
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/21—Pc I-O input output
    • G05B2219/21039—Slaves, modules in daisy chain, each handles control data, transmits to next
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/21—Pc I-O input output
    • G05B2219/21066—Disconnect data line from module before, reconnect after configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Automation & Control Theory (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

Sistema maestro-esclavo (100) para la adjudicación dinámica de direcciones de unidades esclavas (2), que comprende un unidad maestra (1) con una salida digital (6) para la puesta a disposición de una secuencia serial de señales (S) y por lo menos dos unidades esclavas (2), en donde cada una de las unidades esclavas (2) presenta una memoria digital serial (3) con una magnitud de un bit y una entrada (3a) y una salida (3b), en donde las unidades esclavas (2) están conectadas entre sí en serie a través de las entradas (3a) y de las salidas (3b) por intermedio de un conductor de señales (5) y en donde la entrada (3a) de una primera unidad esclava (2) está conectada a través del conductor de señales (5) con la salida digital (6) de la unidad maestra (1), en donde el sistema maestro-esclavo (100) está configurado de manera tal que en la entrada (3a) de la unidad esclava (2) se detecta un cambio de señal de una secuencia de señales seriales (S) proporcionada por la salida digital (6), en donde como reacción al cambio de señal el sistema maestro-esclavo está configurado para - aumentar la dirección (A) de la unidad esclava (2) pertinente en cada caso en el valor "1", - almacenar el cambio de señal en la memoria (3), almacenando únicamente el cambio de flanco positivo de un cambio de señal de la secuencia de señales serial (S); y - transmitir una correspondiente señal en la salida (3b) de la correspondiente unidad esclava (2) y con ello ponerla a disposición en la entrada de la correspondiente unidad esclava (2) inmediatamente adyacente.

Description

5
10
15
20
25
30
35
40
45
50
55
DESCRIPCION
Sistema maestro-esclavo dinamicamente direccionable, as^ como procedimiento para el direccionamiento dinamico de unidades esclavas
Campo de la invencion
La invencion se refiere a un sistema maestro-esclavo dinamicamente direccionable y a un procedimiento para el direccionamiento dinamico de unidades esclavas.
Antecedentes de la invencion
Los sistemas de bus de los tipos mas diversos se conocen de antigua data. Los sistemas de bus maestros/esclavos en que se basa la presente invencion poseen, por lo general, la propiedad de que todos los esclavos han de tener direcciones umvocas para poder ser abordados individualmente. Con ello y mediante sistemas de bus, es posible abordar esclavos individualmente, pudiendo modificar asf las configuraciones del esclavo o consultar sobre informaciones de estado del esclavo. Los sistemas de bus de los mas diversos tipos como, por ejemplo, sistemas de bus maestro-esclavo, se conocen desde hace mucho tiempo en el estado de la tecnica.
En muchos sistemas de bus maestro-esclavo, las unidades esclavas del sistema pueden ser identificadas y abordadas individualmente por la unidad maestra. De esta manera, una unidad maestra esta en condiciones de accionar, por ejemplo, por intermedio de una determinada unidad esclava, un componente del sistema controlado por dicha unidad esclava o de asignar los mensajes recibidos a una unidad esclava determinada y con ello a un determinado componente del sistema. Para garantizar una funcionalidad de este tipo, la unidad esclava necesita, por una parte, una direccion unica en todo el sistema; por otra parte, es necesario que la direccion umvoca como tambien la pertenencia de la unidad esclava a un componente del sistema o su posicion en el sistema de bus de la unidad maestra sean conocidas.
Convencionalmente, esto se logra, por ejemplo, llevando a cabo una fase de direccionamiento o de orientacion durante la inicializacion del sistema de bus. En esta fase, a las unidades esclavas se les asigna, por ejemplo, direcciones de sistema en un orden determinado o a la unidad maestra se le da la oportunidad de consultar las identidades del equipo almacenadas consecutivamente de unidades esclavas individuales en diferentes posiciones. Por ejemplo, se lleva a cabo manualmente una adjudicacion de direcciones a las unidades esclavas, acoplando los esclavos disponibles en un orden definido consecutiva e individualmente al sistema de bus o liberando mediante un conmutador accionado manualmente de modo individual y consecutivo para el direccionamiento: debido a que solamente una unidad esclava definida, manualmente seleccionada, se acopla al conductor de bus o bien se libera para el direccionamiento, la unidad maestra puede adjudicar, mediante la emision de una orden difundida en el bus - en realidad, dirigida a la totalidad de las unidades esclavas pendientes del bus- una direccion unvoca a dicha unidad esclava individual. Debido a la secuencia definida en la que las unidades esclavas son direccionadas la unidad maestra conoce, despues de la adjudicacion de direcciones, tambien la posicion relativa de las unidades esclavas individuales en el sistema. Sin embargo, dichos procedimientos manuales no solamente insumen mucho tiempo y debido a la intervencion de un operador humano son propensos a fallos, sino que ademas necesitan en cualquier caso una arquitectura de bus.
En el documento DE 103 36 301 A1, se propone un proceso de direccionamiento automatizado. El proceso de direccionamiento esta previsto para un sistema de bus maestro-esclavo con un conductor de bus, cuya partes inicial y final estan conectadas a la unidad maestra. En este proceso, durante el desarrollo del proceso de la adjudicacion de direcciones, se interrumpe el conductor de bus del sistema, por lo que la unidad maestra debe abordar las unidades esclavas por intermedio de una entrada de cadencia. Por otra parte, el procedimiento solamente puede utilizarse en aquellos sistemas que presentan un conductor de bus en forma anular.
El presente procedimiento describe un procedimiento de direccionamiento de este tipo. Del documento EP 2 287 689 EP, se conoce otro procedimiento de direccionamiento, basado en bus, de unidades esclavas. En este caso, las unidades esclavas deben disponer, cada una de ellas, de interfaces de bus adaptados al sistema de bus utilizado, por medio de los cuales se conectan con uno o varios conductores de bus de un sistema de bus maestro-esclavo. Si bien este procedimiento de direccionamiento es adecuado para muchos sistemas de bus como conductores de bus uni- o bidireccionales, anulares y no anulares, y con protocolos de comunicacion arbitrarios, el direccionamiento requiere en cada caso una arquitectura de bus del sistema de bus maestro-esclavo.
Los documentos DE 196 21 272 A1, WO 2009/040298 A1 y WO 2005/057621 A2 representan tambien el estado de la tecnica relacionado con lo descrito en la presente. Para la implementacion del procedimiento de direccionamiento y para la implementacion de la arquitectura de bus, las soluciones del estado de la tecnica requieren correspondientes componentes de sistema que ocasionan costos adicionales y que requieren un diseno de mayor volumen y que, por lo tanto, requiere mas espacio ffsico. Tambien en ocasion de un recambio de un componente de la instalacion conectado a un esclavo, tal como, por ejemplo, un ventilador, es necesario recurrir a medidas correspondientes para configurar subsiguientemente la adjudicacion de direcciones.
Partiendo de estos antecedentes, el objetivo de la presente invencion es el de superar las desventajas mencionadas y poner a disposicion un procedimiento mejorado para el direccionamiento dinamico de unidades esclavas como
tambien de sistemas maestro-esclavo dinamicamente direccionables, que sea de una implementacion y manipulacion sencillas.
Este objetivo se logra mediante un sistema maestro-esclavo dinamicamente direccionable provisto de las caractensticas de la reivindicacion 1, como tambien mediante un procedimiento para el direccionamiento dinamico de 5 unidades esclavas con las caractensticas de la reivindicacion 9. En este contexto, el concepto basico de la presente invencion es el de configurar el sistema maestro-esclavo de manera tal que, en el momento de la introduccion del direccionamiento de las unidades esclavas, todas las unidades esclavas tengan inicialmente la misma direccion y prever en las correspondientes unidades esclavas memorias digitales en serie, preferiblemente memorias de desplazamiento, que inicialmente tienen, todos ellos, el valor “CERO”.
10 El direccionamiento puede llevarse a cabo mediante un numero de senales que forman parte de una secuencia de senales, que corresponde al numero de las unidades esclavas a ser direccionadas, poniendose a disposicion las senales, por ejemplo, como impulsos de conexion, cambios de flanco, pasos de corriente cero o tambien los procedimientos de modulacion de frecuencia o de amplitud desde la unidad maestra por intermedio de una conduccion de senales que conecte en serie las unidades esclavas. Al respecto solamente es relevante que, con la 15 correspondiente senal, es posible realizar dos estados distintos (estado no senalizado y estado senalizado).
Si una unidad esclava reconoce en su entrada de senales un cambio de la senal al estado senalizado, en tal caso se eleva en un valor “1” la correspondiente direccion de la unidad esclava, en donde, para cada una de las unidades esclavas, se conoce o bien se introduce la direccion maxima permitida, y no es posible llevar a cabo una elevacion de la direccion por sobre dicho valor.
20 Al mismo tiempo, la memoria serial digital, es decir, por ejemplo, el valor bit en el registro de desplazamiento se coloca en el estado senalizado. Ademas, se emite una senal correspondiente al estado actual de la memoria serial en la salida de esta y, por lo tanto, a la salida de la unidad esclava del caso. Por lo tanto, el estado senalizado es comunicado por el enfilamiento consecutivo de las unidades esclavas por intermedio del conductor de senales en cada caso retardado temporalmente en un periodo, a la correspondiente unidad esclava adyacente. La correspondiente comunicacion de la 25 informacion tiene lugar, por lo tanto, en cada cambio de senal.
Una configuracion inventiva de este tipo tiene como consecuencia que las elevaciones de direccion de las unidades esclavas de la serie tienen lugar empezando con su propia direccion, con lo cual se asegura que en caso de la realizacion completa del procedimiento de direccionamiento a cada unidad esclava presente en el sistema maestro-esclavo se le asigne una direccion individual umvoca.
30 Por lo tanto, de acuerdo con la invencion, se propone un sistema maestro-esclavo, que comprende una unidad maestra con una salida digital para la puesta a disposicion de una senal o de una secuencia de senales en serie y varias unidades esclavas, en donde las unidades esclavas presentan, cada una de ellas, una memoria digital serial con una capacidad de un bit y en cada caso presenta un entrada y una salida, en donde las unidades esclavas estan conectadas en serie entre sf por intermedio de las entradas y salidas a traves de un conductor de senales, y en donde 35 la entrada de una primera unidad esclava esta conectada, por intermedio del conductor de senales, a la salida digital de la unidad maestra. El sistema maestro-esclavo esta configurado manera tal que en la entrada de la unidad esclava se detecta una senal puesta a disposicion desde la salida digital (cambio de senal) de una secuencia serial de senales, para elevar en cada caso en el valor “1” la direccion de la correspondiente unidad esclava, almacenar el cambio de senal en la memoria y emitir una senal correspondiente al contenido de la memoria en la salida de la memoria. Sin 40 embargo, si solamente se almacenan cambios de flanco positivos (es decir, durante el desarrollo el valor en bits en el registro de desplazamiento puede variar solamente de 0 a 1, pero ya no 0. Esto es posible solamente despues de una reinicializacion del mecanismo adjudicador de direcciones, ya que en tal caso todos los registros de desplazamiento son puestos inicialmente en “0”.
Las senales de la unidad maestra pueden generarse y/o ponerse a disposicion, por ejemplo, mediante un modulo 45 adecuado para la generacion de senales en la salida digital de la unidad maestra.
De acuerdo con la invencion, se preve tambien que el sistema maestro-esclavo este configurado de manera tal que se prevean unidades esclavas (n= numero de unidades esclavas), en donde la salida de n-1 unidades esclavas esta conectada con la entrada del correspondiente esclavo en serie adyacente por intermedio del conductor de datos.
En un perfeccionamiento ventajoso de la invencion, la salida de la unidad de la ultima unidad esclava en la disposicion 50 serial esta conectada a una entrada digital de la unidad maestra por intermedio de un conductor de retorno, de manera tal que se configura un sistema anular.
De manera ventajosa, se preve que la unidad maestra este configurada como controles programables por memoria, como ordenador con interfaces de hardware correspondientes, como controles no libremente programables o como una unidad con un pulsador para generar la senal.
55 De acuerdo con la invencion, se preve ventajosamente que el sistema maestro-esclavo pueda pasar de un modo de bloqueo a un modo de direccionamiento, y viceversa, en donde el direccionamiento de las unidades esclavas puede bloquearse o permitirse. En una realizacion ventajosa de la invencion, la unidad maestra esta configurada para
5
10
15
20
25
30
35
40
45
50
generar una senal de modo de direccionamiento, Sa, para colocar el sistema maestro-esclavo en el modo de direccionamiento, y la senal de modo de direccionamiento Sa puede ponerse a disposicion por intermedio de la salida digital o por intermedio de un bus opcionalmente previsto. De esa manera, ademas del conductor de senales de adjudicacion de direccion, puede preverse tambien un conductor de bus que, sin embargo, no es necesario para el direccionamiento.
En otra realizacion tambien ventajosa de la invencion, la unidad maestra esta configurada para generar una senal de modo de bloqueo, Sp, para colocar el sistema maestro-esclavo al final del direccionamiento nuevamente en el modo de bloqueo y la senal de modo de bloqueo puede ser puesta a disposicion a las unidades esclavas por intermedio de la salida digital o como alternativa por intermedio de un bus opcionalmente previsto.
Las memorias digitales seriales estan configuradas preferiblemente como registros de desplazamiento, y por lo tanto como una instalacion de conmutacion logica en la que varias unidades conectadas en serie desplazan por asf decirlo su contenido de memoria (a razon de 1 bit) en cada cadencia de trabajo en una unidad de memoria.
Un segundo aspecto de la presente invencion se refiere a un procedimiento para el direccionamiento dinamico de las unidades esclavas arriba descritas de un sistema maestro-esclavo, en donde, al inicio del direccionamiento, todas las unidades esclavas poseen la misma direccion y todas las memorias digitales seriales presentan como contenido el valor “cero”, en donde el procedimiento comprende las siguientes etapas:
a) desplazamiento del sistema maestro-esclavo en el sistema de direccionamiento mediante una senal de modo de direccionamiento Sa que es puesta a disposicion por la unidad maestra;
b) generacion de un numero de senales en serie (n impulsos) que corresponde al numero de unidades esclavas (n unidades esclavas) y transmision de las senales sobre el conductor de senales por intermedio de la unidad maestra;
c) elevacion de la direccion esclava de la unidad esclava abordada por la senal, en cada caso en el valor “1”, en cuanto en la entrada de la unidad esclava se detecte una senal correspondiente al cambio de estado y puesta de la correspondiente memoria serial en el estado senalizado y comunicacion de una senal correspondiente a la salida de la correspondiente unidad esclava y con ello a la entrada de la correspondiente unidad esclava adyacente siguiente;
d) retorno del estado senalizado al estado no senalizado despues de cada senal de la secuencia serial de senales.
Dado que tienen lugar n cambios de senal, resultan de ello n+2 estados (cadencias), y se eleva el valor de la direccion por cada cambio de senal, de manera tal que la primera unidad esclava se eleva n-1 veces en el valor “1”, la segunda unidad esclava en n-2 veces, etc.
El procedimiento puede llevarse a cabo de manera ventajosa tambien haciendo que la unidad maestra, en lugar de n senales genere n+1 senales, y con ello genere cambios de senal por sobre el numero de unidades esclavas, por lo que la unidad esclava se eleva en su salida despues de su direccionamiento por el cambio de senal adicional y buclee un cambio de senal, preferiblemente por un conductor de retorno situado en la entrada de la unidad maestra, en donde la unidad maestra detecta la conclusion del procedimiento de direccionamiento.
En este caso, tienen lugar n+1 cambios de senal y con ello resultan 2n+2 estados (cadencias) y se eleva el valor de la direccion por cada cambio de senal, de manera tal que la primera unidad esclava se eleva n veces en el valor “1”, la segunda unidad esclava en n-1 veces, etc.
Si se utiliza un conductor de retorno, en tal caso la unidad maestra genera otra senal de cambio mas de lo que realmente necesario para la adjudicacion de direcciones. Esto lleva a que el ultimo esclavo, en su salida despues de su direccionamiento, que ha sido elevado por el cambio adicional de senales en otra unidad de direccion, genera un cambio de senal del conductor de retorno 4 que puede reconocer la unidad maestra. La unidad maestra sabe que, en el caso de flancos conocidos en su entrada 7, todos los esclavos han sido dirigidos correctamente. Si la unidad maestra es meramente un pulsador, podna acoplarse una unidad de senalizacion adecuada tal como, por ejemplo, un LED en el conductor de retorno, y al emitirse la senal, en el caso del LED una breve iluminacion, comunicar al operador del pulsador que todas las unidades esclavas han sido correctamente direccionadas.
Como alternativa al conductor de retorno, una unidad maestra inteligente tal como un SPS, una PC o un control no libremente programable puede comunicar el numero de unidades esclavas disponibles. En tal caso, solamente generana la cantidad necesaria de cambios de flancos necesaria para esta cantidad. En este caso habna que realizar de otra manera una verificacion de la correcta ejecucion de la adjudicacion de direcciones, por ejemplo, mediante consultas adecuadas en el bus.
Para la senalizacion de la terminacion de la aplicacion de direcciones, la unidad maestra envfa una senal adecuada, que no puede confundirse con la transicion normal de las senales. En este contexto, la senal puede enviarse por medio del conductor de senales o, alternativamente, es posible enviar una orden, que pasa por el bus, a las unidades esclavas.
Una configuracion alternativa del sistema maestro-esclavo y del procedimiento consiste en que puede prescindirse de
5
10
15
20
25
30
35
40
45
50
la salida digital de la unidad maestra y la conduccion digital entre la unidad maestra desde la salida digital hacia la entrada de la primera unidad esclava. Para ello es necesario que la unidad maestra conozca la direccion, por intermedio del numero de serie, de la primera unidad esclava. A continuacion, la unidad maestra puede enviar telegramas de bus adecuados, a los que reacciona solamente el esclavo con el numero de serie unvoco, que reemplaza el cambio de senales que normalmente se transmiten mediante senales por intermedio de la salida digital a la primera unidad esclava.
Los procedimientos descritos se llevan a cabo de manera tal que el estado senalizado de la unidad esclava, a traves de la secuencia consecutiva serial, sea retransmitido de manera retardada en un penodo a la unidad esclava subsiguiente en la serie.
A tal efecto, el procedimiento puede configurarse tambien de manera ventajosa haciendo que, para la secuencia de direccionamiento completa, se defina un maximo intervalo de tiempo tmax, que en cada caso puede transcurrir entre dos cambios de senal, a lo cual tienen lugar una interrupcion de la adjudicacion de direcciones y el reposicionamiento de los valores de memoria y de los valores de direccion al valor de partida, en cuanto se sobrepase el intervalo de tiempo tmax durante un cambio de senal.
Las figuras ilustran caractensticas adicionales de la invencion. En las Figuras:
la Figura 1 ilustra varias unidades esclavas, cada una de las cuales presenta una memoria digital serial con una magnitud de un bit;
la Figura 2 muestra una adjudicacion de direcciones mediante registro de desplazamiento en estado inicial;
la Figura 3 muestra una adjudicacion de direcciones mediante registro de desplazamiento con estado en la primera cadencia;
la Figura 4 muestra una adjudicacion de direcciones mediante registro de desplazamiento con estado despues de la primera cadencia;
la Figura 5 muestra una adjudicacion de direcciones mediante registro de desplazamiento con estado en la segunda cadencia;
la Figura 6 muestra una adjudicacion de direcciones mediante registro de desplazamiento con estado despues de la segunda cadencia;
la Figura 7 muestra una adjudicacion de direcciones mediante registro de desplazamiento con estado en la tercera cadencia;
la Figura 8 muestra una adjudicacion de direcciones con estado despues de la tercera cadencia;
la Figura 9 muestra una adjudicacion de direcciones mediante registro de desplazamiento con estado en la cuarta cadencia; y
la Figura 10 muestra una adjudicacion de direcciones mediante registro de desplazamiento con estado despues de la cuarta cadencia.
En la Figura 1, se muestra un ejemplo de realizacion de un sistema maestro-esclavo 100 de acuerdo con la invencion. El sistema maestro-esclavo 100 comprende una unidad maestra 1 con una salida digital 6 y un modulo 10 para poner a disposicion una secuencia de senales de senales S. Ademas, se han previsto tres unidades esclavas 2 a tftulo de ejemplo, presentando cada una de las unidades esclavas 2 una memoria digital serial 3 de una magnitud de un bit. Ademas, cada una de las unidades esclavas 2 presenta una entrada 3a y una salida 3b.
Como tambien puede reconocerse en las Figuras, las unidades esclavas 2 estan conectadas en serie entre sf por medio de las entradas 3a y de las salidas 3b a traves de un conductor de senales 5, estando conectada la entrada 3a de la primera unidad esclava 2 a traves del conductor de senal 5 con la salida digital 6 de la unidad maestra 1. En el ejemplo de realizacion presente, la salida de la ultima unidad esclava 2 esta conectada a una entrada digital 7 de la unidad maestra 1, y juntamente con el conductor de retorno 4 como tambien con el conductor de senales 5, configura una estructura anular.
Como unidad maestra 1 en la presente, se utiliza un control programable por memoria (SPS, speicherprogrammierbare Steuerung). Las unidades esclavas 2 pueden estar asociadas, por ejemplo, a ventiladores. Opcionalmente, los conductores de bus RSA y RSB se extienden a las unidades esclavas 2.
En la presente realizacion, se dispone de 3 unidades esclavas 2, por lo que tienen lugar 4 (n = 3 + 1) cambios de senal, que han sido presentados consecutivamente en las Figuras 3 a 10. Con ello resultan 2n+2, es decir, 8 estados (cadencias), en donde el valor de la direccion A por cada cambio de senal se eleva en el valor “1”, inclusive hasta el ultimo cambio de senal, que se buclea de regreso por intermedio del conductor de retorno 4 en la entrada digital 7 del control SPS.
5
10
15
20
25
30
35
40
El sistema maestro-esclavo 100 esta configurado de manera tal que en la entrada 3a de la unidad esclava 2 se detecte una senal puesta a disposicion (cambio de senal) desde la salida digital 6 de una secuencia serial de senales y con ello en cada caso se eleva la direccion A de la correspondiente unidad esclava 2 en el valor “1”. Dicho de otro modo, esto significa que en cuanto en la entrada de la memoria 3 se reconozca un cambio de senal, se emite una senal correspondiente al contenido de la memoria en la salida de la memoria y se ajusta el contenido de la memoria al valor correspondiente a la senal situado en la entrada. Sin embargo, solamente se almacenan cambios de flanco positivos como se explico previamente.
Para el direccionamiento, el sistema maestro-esclavo 100 mediante el que se pone a disposicion una senal de modo de direccionamiento Sa por la unidad maestra 1, es colocado en el modo de direccionamiento, como ya se describio con anterioridad.
En la Figura 2, se representa el estado de partida (estado inicial) del sistema maestro-esclavo 100. En el momento de la introduccion del direccionamiento, todas las unidades esclavas 2 tienen la misma direccion A con el valor representado 1 (uno) y todas las memorias seriales 3 contienen el valor = 0 (cero).
La Figura 3 muestra la adjudicacion de direcciones por medio de las memorias 3, que actuan como registros de desplazamiento. El cambio de senal se almacena en la memoria 3, y se emite una senal correspondiente al contenido de la memoria 3 en la salida 3b de la memoria 3 y con ello a la entrada 3a de la unidad esclava 2 subsiguiente en la serie. La direccion A de la primera unidad esclava 2 se ha elevado ahora en el valor “1” a 2, y ambas unidades esclavas subsiguientes tienen ahora el valor de direccion 1.
En la Figura 4, se muestra el estado despues de la primera cadencia. Despues del cambio de senal se regresa al estado no senalizado, que en el conductor de senales 5 ha sido representado con el valor “0”.
En las Figuras 5 y 6, o bien 7 y 8, se repite el proceso anterior arriba descrito. El estado senalizado se retarda en cada caso por la secuencia adyacente serial de las unidades esclavas 2 y se retransmite a la siguiente unidad esclava 2. Esto tiene como consecuencia que las unidades esclavas empiecen la fila recien despues de haber elevado sus propias direcciones, con lo cual se garantiza que, al llevarse a cabo por completo el procedimiento, cada esclavo presente una direccion individual umvoca. Por lo tanto, la correspondiente adjudicacion de informacion tiene lugar en cada cambio de senal. Como se describio con anterioridad, se inicia otro cambio de senal despues de que la totalidad de las tres unidades esclavas 2 del sistema maestro-esclavo 100 hayan sido direccionadas y presenten las direcciones A = 4, 3, 2, en este orden. El estado en la cuarta cadencia ha sido representado en la Figura 10 y el estado despues de la cuarta cadencia ha sido representado en la Figura 11. El ultimo cambio de senal (impulso de senal) es entregado por el control SPS 1 por intermedio del conductor de retorno del conductor de senales 5 al control SPS 1, con lo que cada una de las direcciones A se eleva en el valor “1” y el control SPS 1 detecta que el direccionamiento ha concluido.
Para la totalidad del desarrollo, se define un intervalo de tiempo maximo que puede estar situado entre dos cambios de senal. Si se supera dicho intervalo de tiempo, en tal caso todas las unidades esclavas 2 lo consideran como una interrupcion de la adjudicacion y reposicionan su memoria serial 3 como tambien su propia direccion de esclavo A al correspondiente valor de partida.
La invencion no se limita en su ejecucion a los ejemplos de realizacion preferidos precedentemente senalados. Mas bien es concebible una pluralidad de variantes, que utilizan la solucion representada tambien en realizaciones con una configuracion fundamental distinta. Todas las caractensticas descritas pueden utilizarse en combinaciones arbitrarias en la medida de lo tecnicamente posible.

Claims (12)

  1. 5
    10
    15
    20
    25
    30
    35
    40
    45
    50
    REIVINDICACIONES
    1. Sistema maestro-esclavo (100) para la adjudicacion dinamica de direcciones de unidades esclavas (2), que comprende un unidad maestra (1) con una salida digital (6) para la puesta a disposicion de una secuencia serial de senales (S) y por lo menos dos unidades esclavas (2), en donde cada una de las unidades esclavas (2) presenta una memoria digital serial (3) con una magnitud de un bit y una entrada (3a) y una salida (3b), en donde las unidades esclavas (2) estan conectadas entre sf en serie a traves de las entradas (3a) y de las salidas (3b) por intermedio de un conductor de senales (5) y en donde la entrada (3a) de una primera unidad esclava (2) esta conectada a traves del conductor de senales (5) con la salida digital (6) de la unidad maestra (1), en donde el sistema maestro-esclavo (100) esta configurado de manera tal que en la entrada (3a) de la unidad esclava (2) se detecta un cambio de senal de una secuencia de senales seriales (S) proporcionada por la salida digital (6), en donde como reaccion al cambio de senal el sistema maestro-esclavo esta configurado para
    - aumentar la direccion (A) de la unidad esclava (2) pertinente en cada caso en el valor “1”,
    - almacenar el cambio de senal en la memoria (3), almacenando unicamente el cambio de flanco positivo de un cambio de senal de la secuencia de senales serial (S); y
    - transmitir una correspondiente senal en la salida (3b) de la correspondiente unidad esclava (2) y con ello ponerla a disposicion en la entrada de la correspondiente unidad esclava (2) inmediatamente adyacente.
  2. 2. Sistema maestro-esclavo (100) segun la reivindicacion 1, caracterizado por que se preven n unidades esclavas (2), en donde la salida (3b) de n-1 unidades esclavas (2) esta conectada a la entrada de la correspondiente unidad esclava (2) adyacente en la serie.
  3. 3. Sistema maestro-esclavo (100) segun la reivindicacion 1 o 2, caracterizado por que la salida de la ultima unidad esclava (2) en la disposicion en serie esta conectada a una entrada digital (7) de la unidad maestra (1) por intermedio de un conductor de retorno (4).
  4. 4. Sistema maestro-esclavo (100) segun una de las reivindicaciones precedentes, caracterizado por que la unidad maestra (1) esta configurada como un control programable por memoria (SPS), como ordenador con correspondientes interfaces de hardware, como control no libremente programable o como una unidad que tiene un pulsador para generar la senal (S).
  5. 5. Sistema maestro-esclavo (100) segun una de las reivindicaciones precedentes, caracterizado por que el sistema maestro-esclavo (100) puede conmutar de un modo de bloqueo a un modo de direccionamiento, y viceversa, en donde el direccionamiento de las unidades esclavas (2) esta bloqueado o habilitado.
  6. 6. Sistema maestro-esclavo (100) segun la reivindicacion 5, caracterizado por que la unidad maestra (1) esta configurada para generar una senal de modo de direccionamiento, Sa, para ajustar el sistema maestro-esclavo (100) en el modo de direccionamiento, y la senal de modo de direccionamiento, Sa, puede ser puesta a disposicion a traves de la salida digital (6) o a traves de un bus opcionalmente previsto (RSA, RSB).
  7. 7. Sistema maestro-esclavo (100) segun la reivindicacion 5, caracterizado por que la unidad maestra (1) esta configurada para generar una senal de modo de bloqueo, Sp, para ajustar el sistema maestro-esclavo (100) en el modo de bloqueo cuando el direccionamiento ha terminado, y la senal de modo de bloqueo, Sp, puede ser puesta a disposicion a traves de la salida digital (6) o a traves de un bus opcionalmente previsto (RSA, RSB).
  8. 8. Sistema maestro-esclavo (100) segun una de las reivindicaciones precedentes, caracterizado por que las memorias digitales seriales (3) estan configuradas como registros de desplazamiento.
  9. 9. Procedimiento para la adjudicacion dinamica de direcciones de unidades esclavas (2) de un sistema maestro-esclavo (100) segun una de las reivindicaciones 1 a 8, en donde al inicio de la adjudicacion de direcciones, todas las unidades esclavas (2) tienen la misma direccion, y el contenido de todas las memorias digitales seriales (3) es el valor “cero”, en donde el procedimiento comprende las siguientes etapas:
    a) ajuste del sistema maestro-esclavo (100) en el modo de direccionamiento mediante una senal de modo de direccionamiento, Sa, puesta a disposicion por la unidad maestra (1);
    b) generar una secuencia serial de senales (S) que corresponde al numero de unidades esclavas (2) y transmitir las senales a traves del conductor de senales (5) mediante la unidad maestra (1);
    (c) en cuanto se detecte un cambio de senal de la secuencia serial de senales (S) en la entrada (3a) de la unidad esclava (2)
    - aumentar la direccion del esclavo de la unidad esclava (2) abordada por cada senal (S), en cada caso en un valor “1”;
    - almacenamiento del cambio de senal en la memoria (3), en donde solamente se almacena el cambio de flanco positivo de un cambio de senal de la secuencia serial de senales (S); y
    - transmision de una senal correspondiente en la salida (3b) de la correspondiente unidad esclava (2) y puesta a disposicion de la correspondiente senal en la entrada de la correspondiente unidad esclava (2) adyacente mas proxima.
  10. 10. Procedimiento segun la reivindicacion 9, caracterizado por que el estado senalizado de la unidad esclava (2) se 5 comunica a la siguiente unidad esclava (2) en la serie, en cada caso retardado en un periodo como resultado de su
    secuenciamiento consecutivo en serie.
  11. 11. Procedimiento segun la reivindicacion 9 o 10, caracterizado por que para la totalidad del desarrollo se define un intervalo de tiempo maximo, tmax, que en cada caso puede transcurrir entre dos cambios de senal, en donde una interrupcion de la adjudicacion de direcciones y la reposicion de los valores de memoria y de los valores de direccion
    10 tiene lugar al valor de salida en cuanto se sobrepase el intervalo de tiempo tmax durante un cambio de senal.
  12. 12. Procedimiento segun la reivindicacion 9 a 11, caracterizado por que la unidad maestra (1) genera una senal de cambio adicional mas alla del numero de unidades esclavas (2), de manera tal que la ultima unidad esclava (2) en la serie, despues de su direccionamiento, se eleva en su salida (3b) en una unidad de direccion adicional como resultado del cambio de senal adicional, preferiblemente por intermedio de un conductor de retorno (4) en la entrada (7) de la
    15 unidad maestra (1), en donde la unidad maestra (1) detecta la terminacion del proceso de direccionamiento.
ES15182667.4T 2014-10-10 2015-08-27 Sistema maestro-esclavo dinámicamente direccionable, así como procedimiento para el direccionamiento dinámico de unidades esclavas Active ES2646100T3 (es)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE102014114720 2014-10-10
DE102014114720 2014-10-10
DE102014117797 2014-12-03
DE102014117797.5A DE102014117797A1 (de) 2014-10-10 2014-12-03 Dynamisch adressierbares Master-Slave-System sowie Verfahren zum dynamischen Adressieren von Slave-Einheiten

Publications (1)

Publication Number Publication Date
ES2646100T3 true ES2646100T3 (es) 2017-12-12

Family

ID=54012057

Family Applications (1)

Application Number Title Priority Date Filing Date
ES15182667.4T Active ES2646100T3 (es) 2014-10-10 2015-08-27 Sistema maestro-esclavo dinámicamente direccionable, así como procedimiento para el direccionamiento dinámico de unidades esclavas

Country Status (7)

Country Link
US (1) US9880950B2 (es)
EP (1) EP3007387B1 (es)
CN (1) CN105511340B (es)
DE (1) DE102014117797A1 (es)
ES (1) ES2646100T3 (es)
HU (1) HUE034821T2 (es)
PT (1) PT3007387T (es)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015113491A1 (de) 2015-08-14 2017-02-16 Ebm-Papst Mulfingen Gmbh & Co. Kg Dynamikadressierung
DE102015121288A1 (de) * 2015-12-07 2017-06-08 Eaton Electrical Ip Gmbh & Co. Kg Busanordnung und Verfahren zum Betreiben einer Busanordnung
DE102016103928A1 (de) * 2016-03-04 2017-09-07 Eaton Electrical Ip Gmbh & Co. Kg Busanordnung und Verfahren zum Betreiben einer Busanordnung
DE102016214416A1 (de) * 2016-08-04 2018-02-08 Continental Automotive Gmbh Verfahren zur Vergabe von Adressen durch eine Master-Einheit an eine Anzahl von Slave-Einheiten
JP6988065B2 (ja) * 2016-09-02 2022-01-05 富士フイルムビジネスイノベーション株式会社 画像形成装置、画像形成システム、及び画像形成プログラム
US10212658B2 (en) * 2016-09-30 2019-02-19 Kinetic Technologies Systems and methods for managing communication between devices
DE102017117128A1 (de) 2017-07-28 2019-01-31 Ebm-Papst Mulfingen Gmbh & Co. Kg Drahtlose Vergabe von Netzwerkadressen
DE202017104514U1 (de) 2017-07-28 2017-08-14 Ebm-Papst Mulfingen Gmbh & Co. Kg Vorrichtung zur drahtlosen Vergabe von Netzwerkadressen
DE102017117288A1 (de) * 2017-07-31 2019-01-31 Hengstler Gmbh Datenübertragungsverfahren zwischen einem Drehwinkelgeber und einer Motorsteuereinrichtung oder einer Auswerteeinheit
US10805262B1 (en) * 2019-06-10 2020-10-13 Banner Engineering Corp. Modbus system having actual and virtual slave addresses and slave sensors
JP7215381B2 (ja) * 2019-09-20 2023-01-31 トヨタ自動車株式会社 制御装置及び通信方法
US11316711B2 (en) * 2020-07-29 2022-04-26 Astec International Limited Systems, devices and methods for automatically addressing serially connected slave devices
DE102020121316A1 (de) * 2020-08-13 2022-02-17 Ebm-Papst Mulfingen Gmbh & Co. Kg Einheit für ein Bussystem, Master-Slave-Bussystem mit einer Vielzahl von Einheiten und Verfahren zur Adressierung von Einheiten eines Bussystems
DE102021105919A1 (de) * 2021-03-11 2022-09-15 Ebm-Papst Mulfingen Gmbh & Co. Kg Adressierbares Master-Slave-System sowie Verfahren zum Adressieren von Slave-Einheiten
CN113434198B (zh) * 2021-06-25 2023-07-14 深圳市中科蓝讯科技股份有限公司 Risc-v指令处理方法、存储介质及电子设备
EP4175238A1 (en) * 2021-10-27 2023-05-03 Schneider Electric Industries SAS Configuration of slave devices in an industrial network system

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5404460A (en) * 1994-01-28 1995-04-04 Vlsi Technology, Inc. Method for configuring multiple identical serial I/O devices to unique addresses through a serial bus
DE19621272A1 (de) * 1996-05-25 1997-11-27 Bosch Gmbh Robert Adressierungsvorrichtung für eine Nebenstation eines seriellen Bussystems und Verfahren zur Adressierung einer Nebenstation
US6996644B2 (en) * 2001-06-06 2006-02-07 Conexant Systems, Inc. Apparatus and methods for initializing integrated circuit addresses
DE10215720A1 (de) * 2002-04-10 2003-10-30 Philips Intellectual Property Datenbus-Netzwerk
DE10336301A1 (de) 2003-07-31 2005-03-10 Ego Elektro Geraetebau Gmbh Verfahren zur dynamischen Vergabe von Adressen sowie zugehörige Verwendung für Heizeinrichtungen
JP2007511816A (ja) * 2003-10-23 2007-05-10 イノパス・ソフトウェアー・インコーポレーテッド 集中ｄａマネージャを用いた動的アドレシング（ｄａ）
US7035951B2 (en) 2003-12-04 2006-04-25 Saia-Burgess Automotive Inc. System and method for auto-addressing devices on a multiplexing bus based on binary coding
DE102004037227A1 (de) 2004-07-30 2006-02-16 Sick Maihak Gmbh Verfahren und Vorrichtung zur Adressierung von Teilnehmern eines Bussystems
DE102007044816B3 (de) * 2007-09-20 2009-04-30 Insta Elektro Gmbh Verfahren zum Betrieb eines Bussystems
JP2009194731A (ja) 2008-02-15 2009-08-27 Fujitsu Ltd スレーブ装置、並びに、データ伝送システム及び方法
US20100122003A1 (en) 2008-11-10 2010-05-13 Nec Laboratories America, Inc. Ring-based high speed bus interface
WO2011011459A2 (en) * 2009-07-20 2011-01-27 Tibco Software Inc. Connected instance group of dynamically addressed hosts
EP2287689B1 (de) 2009-07-27 2012-11-14 Ziehl-Abegg AG Vorrichtung und Verfahren zur Adressierung einer Slave-Einheit
GB0916717D0 (en) 2009-09-23 2009-11-04 Ebm Papst Uk Ltd Fan control systems
EP2388960B1 (en) 2010-05-18 2012-12-12 O2 Micro, Inc. Intelligent bus address self-configuration in a multi-module system
US8478917B2 (en) * 2010-09-22 2013-07-02 Microsoft Corporation Automatic addressing protocol for a shared bus
DE102010041427A1 (de) 2010-09-27 2012-03-29 Robert Bosch Gmbh Verfahren zum Übertragen von Daten
US9003096B2 (en) * 2011-03-16 2015-04-07 Texas Instruments Incorporated Serial interface
US8700747B2 (en) 2011-04-19 2014-04-15 Schneider Electric It Corporation System and method for automatically addressing devices in a multi-drop network
US8631179B1 (en) * 2011-09-25 2014-01-14 Maxim Integrated Products, Inc. System and method for automatically assigning bus addresses to slave devices
US9223668B2 (en) * 2013-03-13 2015-12-29 Intel Corporation Method and apparatus to trigger and trace on-chip system fabric transactions within the primary scalable fabric

Also Published As

Publication number Publication date
HUE034821T2 (en) 2018-03-28
CN105511340A (zh) 2016-04-20
DE102014117797A1 (de) 2016-04-14
EP3007387A1 (de) 2016-04-13
US20160103773A1 (en) 2016-04-14
CN105511340B (zh) 2019-01-29
US9880950B2 (en) 2018-01-30
EP3007387B1 (de) 2017-08-09
PT3007387T (pt) 2017-11-15

Similar Documents

Publication Publication Date Title
ES2646100T3 (es) Sistema maestro-esclavo dinámicamente direccionable, así como procedimiento para el direccionamiento dinámico de unidades esclavas
ES2567252T3 (es) Interfaz periférica serie (serial-peripheral-interface) con reducida cantidad de líneas de conexión
ES2742900T3 (es) Transmisión de datos mediante la utilización de un estado de excepción de protocolo
ES2428375T3 (es) Sistema de iluminación con unidades de iluminación usando comunicación óptica
ES2895823T3 (es) Control de comunicación por línea de potencia de accesorios de iluminación de diodos emisores de luz (LED)
US8856413B2 (en) Device and method for addressing a slave unit
ES2377186T3 (es) Procedimiento y dispositivo para una comunicación orientada a la seguridad en la red de comunicaciones de una instalación de automatización
CN106066834A (zh) 具有多设备消息传输的总线通信
EP2478326B1 (en) Two wire daisy chain
EP3055779A1 (en) Coexistence of i2c slave devices and camera control interface extension devices on a shared control data bus
ES2733332T3 (es) Protocolo de transmisión de datos con estado de excepción de protocolo
ES2863316T3 (es) Procedimiento y dispositivo para la comunicación bidireccional
US10540221B2 (en) Flexible SENT device configuration
EP3323051A1 (en) Spi interface with less-than-8-bit bytes and variable packet size
KR20170022318A (ko) 디스플레이 장치
JP2019201408A (ja) 発光ダイオードドライバ、発光ダイオードモジュールおよび相応のシステム
ES2627436T3 (es) Método para la asignación de direcciones a una pluralidad de dispositivos electrónicos conectados a un canal de comunicación
ES2546385T3 (es) Procedimiento y equipo para transmitir datos a través de una red de bus mediante difusión general
ES2950270T3 (es) Dispositivo de transmisión/recepción y dispositivo de control de la comunicación para una estación de abonado de un sistema de bus serie y procedimiento para la comunicación en un sistema de bus serie
ES2222720T3 (es) Bus de datos para varios abonados.
ES2900820T3 (es) Interruptor de seguridad
ES2229697T3 (es) Telegramas de datos cortos de un sistema de automatizacion.
ES2753270T3 (es) Método y aparato de procesamiento de datos
ES2255625T3 (es) Procedimiento para el funcionamiento de un sistema de comunicacion ciclico isocrono.
US10257912B2 (en) Ballast for luminous means having a microprocessor and a programming interface