ES2400278B1 - Sensores de imagen de cancelación de ruido - Google Patents

Sensores de imagen de cancelación de ruido Download PDF

Info

Publication number
ES2400278B1
ES2400278B1 ES201190041A ES201190041A ES2400278B1 ES 2400278 B1 ES2400278 B1 ES 2400278B1 ES 201190041 A ES201190041 A ES 201190041A ES 201190041 A ES201190041 A ES 201190041A ES 2400278 B1 ES2400278 B1 ES 2400278B1
Authority
ES
Spain
Prior art keywords
signal
output
noise
reset
sampled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
ES201190041A
Other languages
English (en)
Other versions
ES2400278A2 (es
ES2400278R1 (es
Inventor
Hiok Nam Tay
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of ES2400278A2 publication Critical patent/ES2400278A2/es
Publication of ES2400278R1 publication Critical patent/ES2400278R1/es
Application granted granted Critical
Publication of ES2400278B1 publication Critical patent/ES2400278B1/es
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Facsimile Image Signal Circuits (AREA)

Abstract

Un sensor de imagen que tiene una pluralidad de p�xeles dentro de una matriz de p�xeles acoplada a un circuito de control y uno o varios circuitos de sustracción. El circuito de control puede causar que un transistor de salida acoplado a un p�xel proporcione una señal de salida de primera referencia, una señal de salida de reinicio común y una señal de salida de primer reinicio de nodo de detección, entre los cuales un circuito de sustracción puede formar una diferencia ponderada para crear una señal de ruido. El circuito de control puede causar que el transistor de salida proporcione una señal de salida de segundo reinicio de nodo de detección, una señal de salida de respuesta a luz y una señal de salida de segunda referencia, entre los cuales un circuito de sustracción puede formar una diferencia ponderada para crear una señal normalizada de respuesta a luz. La señal de salida de respuesta a luz corresponde a la imagen que va a ser capturada por el sensor. La señal de ruido puede deducirse de la señal normalizada de respuesta a luz para generar una señal sin-ruido.

Description

Sensores de imagen de cancelacion de ruido.
Referencia cruzada a solicitudes relacionadas Esta solicitud reivindica la prioridad de la solicitud provisional de patente de Estados Unidos N� 61/138,085 presentada el 16 de diciembre de 2008 y la solicitud provisional de patente de Estados Unidos N� 61/257,825 presentada el 03 de noviembre de 2009.
Fondo de la invención
1.
Campo de la invencion La materia divulgada por lo general se refiere a sensores de imagen de estado solido.
2.
Informacion de antecedentes El equipo fotografico, como camaras digitales y videocamaras digitales, puede contener sensores de imagen electronicos que capturan la luz para transformarla en imagenes fijas o video. Los sensores de imagen electronicos normalmente contienen millones de elementos de captura de luz tales como fotodiodos. Los sensores de imagen de estado solido pueden ser o del tipo de dispositivo de carga acoplada (CCD) o del tipo de semiconductores de oxido metalico complementario (CMOS). En cualquier tipo de sensor de imagen, los fotosensores son apoyados por un sustrato y dispuestos en una matriz bidimensional. Los sensores de imagen normalmente contienen millones de pixeles para proporcionar una imagen de alta resolucion.
Breve resumen de la invención
Un sensor de imagen que tiene una pluralidad de pixeles dentro de una matriz de pixeles acoplada a un circuito de control y a uno o varios circuitos de sustraccion. El circuito de control puede hacer que un transistor de salida acoplado a un pixel proporcione una seral de salida de primera referencia, una seral de salida de reinicio comun y una seral de salida de primer reinicio de nodo de deteccion, entre los cuales un circuito de sustraccion puede formar una diferencia ponderada para crear una seral de ruido. El circuito de control puede hacer que el transistor de salida proporcione una seral de salida de segundo reinicio de nodo de deteccion, una seral de salida de respuesta a luz y una seral de salida de segunda referencia, entre los cuales un circuito de sustraccion puede formar una diferencia ponderada para crear una seral normalizada de respuesta a luz. La seral de salida de respuesta a luz corresponde a la imagen que va a ser capturada por el sensor. La seral de ruido puede deducirse de la seral normalizada de respuesta a luz para generar una seral sin ruido.
Breves descripciones de los dibujos
La Figura 1 es un esquema de una primera realizacion de un sensor de imagen y un sistema de captura de imagen; La Figura 2 es una ilustracion de un metodo para la salida de datos de pixel para una imagen a una memoria externa o procesador; La Figura 3 es una ilustracion de un metodo para recuperar y combinar datos de pixeles para una imagen; La Figura 4 es una ilustracion de un capacitor en el circuito de pixel de la Figura 13. La Figura 5 es un esquema de una primera realizacion de un capacitor variable en el circuito de lector de luz de la Figura 14C; La Figura 6 es un esquema de una segunda realizacion de un capacitor variable en el circuito de lector de luz de la Figura 14C; La Figura 7 es un esquema de una tercera realizacion de un capacitor variable en el circuito de lector de luz de la Figura 14C; La Figura 8 es una ilustracion de otro metodo para recuperar y combinar datos de pixeles de una imagen; La Figura 9 es una ilustracion de una secuencia de datos de imagen para el metodo de la Figura 8 para almacenar y combinar datos de pixeles para una imagen; La Figura 10 es un arreglo de layout de pixeles de dos direcciones diferentes de layout en una matriz;
La Figura 11 es otro arreglo de layout de los pixeles de dos orientaciones diferentes de layout en una matriz;
La Figura 12 es un esquema de una realizacion de un par de pixeles que comparten un conmutador de reinicio, un transistor de salida y un conmutador de seleccion, y de un excitador de linea IN;
La Figura 13 es un esquema de una realizacion de un pixel del sensor de imagen y un excitador de linea de IN;
La Figura 14A es un esquema de una realizacion de un circuito de lector de luz;
La Figura 14B es un esquema de otra realizacion de un circuito de lector de luz;
La Figura 14C es un esquema de una realizacion de un circuito de lector de luz de triple muestreo;
La Figura 15A es un diagrama de flujo para una operacion del sensor de imagen de acuerdo con los segundos metodos de ruido y normalizacion;
La Figura 15B es un diagrama de flujo para una operacion alternativa del sensor de imagen de acuerdo con los primeros metodos de ruido y normalizacion;
La Figura 15C es un diagrama de flujo para una operacion alternativa del sensor de imagen de acuerdo con los terceros metodos de ruido y normalizacion;
La Fig. 15D es un diagrama de flujo para una operacion del sensor de imagen de acuerdo con los cuartos metodos de ruido y normalizacion;
La Figura 16 es un diagrama de tiempo para la operacion del sensor de imagen en la Figura 15D;
La Figura 17A es una ilustracion que muestra niveles de serales de tension en un nodo de almacenaje y en un correspondiente nodo de deteccion y que ilustra una secuencia de muestreo utilizable para los segundos metodos de ruido y normalizacion;
La Figura 17B es una ilustracion que muestra niveles de serales de tension en un nodo de almacenaje y en un correspondiente nodo de deteccion y que ilustra una secuencia de muestreo utilizable para los primeros metodos de ruido y normalizacion;
La Figura 17C es una ilustracion que muestra niveles de serales de tension en un nodo de almacenaje y en un correspondiente nodo de deteccion y que ilustra una secuencia de muestreo utilizable para los terceros metodos de ruido y normalizacion;
La Figura 17D es una ilustracion que muestra niveles de serales de tension en un nodo de almacenaje y en un correspondiente nodo de deteccion y que ilustra una secuencia de muestreo utilizable para mezclar el tercer metodo de ruido con el segundo metodo de normalizacion;
La Fig. 17E es una ilustracion que muestra niveles de serales de tension en un nodo de almacenaje y en un correspondiente nodo de deteccion y que ilustra una secuencia de muestreo utilizable para mezclar el tercer metodo de ruido con el primer metodo de normalizacion;
La Figura 17F es una ilustracion modificada de la Figura 17A para los segundos metodos de ruido y normalizacion y que ilustra un offset de referencia;
La Figura 17G es una ilustracion modificada de la Figura 17A para los segundos metodos de ruido y normalizacion y que ilustra una segunda referencia antes del segundo reinicio del nodo de deteccion;
La Figura 17H es una ilustracion modificada de la Figura 17A para los segundos metodos de ruido y normalizacion y que ilustra un primer offset de trampolin;
La Figura 17I es una ilustracion modificada de la Figura 17A para los segundos metodos de ruido y normalizacion y que ilustra un escalon de GND1; La Figura 17J es una ilustracion modificada de la Figura 17B para los primeros metodos de ruido y normalizacion y que ilustra la tercera y la cuarta referencias;
La Figura 17K es una ilustracion modificada de la Figura 17J para describir una operacion de la cuarta realizacion de acuerdo con los primeros metodos de ruido y normalizacion;
La Figura 17L es un diagrama modificado de la Figura 17A para describir una operacion de la cuarta realizacion de acuerdo con los segundos metodos de ruido y normalizacion;
La Figura 17M es un diagrama modificado de la Figura 17J para describir una operacion de la cuarta realizacion de acuerdo con los terceros metodos de ruido y normalizacion;
La Figura 18A-18C son esquemas para un circuito de logica para generar serales de control;
La Figura 18D es un esquema para un circuito de logica para generar serales SAM3, SAM4 y TF para la Figura 17B;
La Figura 19 es un esquema para una unidad del descodificador de fila para dirigir las serales globales RST, TF y SEL a partir del circuito de logica de las Figuras 18A-18C en una fila de pixeles como las serales de fila RST(n), TF(n) y SEL(n);
La Figura 20 es un diagrama de tiempos de la unidad de decodificador de fila que se muestra en la Figura 19;
La Figura 21 es un esquema de una segunda realizacion de un sensor de imagen y un sistema de captura de imagen;
La Figura 22 es un esquema de una tercera realizacion de un sensor de imagen y un sistema de captura de imagen;
La Figura 23 es un esquema de una cuarta realizacion de un sensor de imagen y un sistema de captura de imagen;
La Figura 24 es un esquema de una quinta realizacion de un sensor de imagen y un sistema de captura de imagen;
La Figura 25 es un diagrama de flujo de un proceso para calibrar el ruido residual para un determinado conjunto de multiplicadores con signo para un grupo de pixeles que tienen un disero y una orientacion similares;
La Figura 26 es un diagrama de flujo de un proceso para calibrar ruidos residuales de una pluralidad de conjuntos de multiplicadores con signo sobre varios grupos de pixeles;
La Figura 27 es un esquema de un circuito de controlador para excitar serales TF(n) y RST(n) para una fila de pixeles.
Descripci�n detallada
Se divulga un sensor de imagen que tiene uno o mas pixeles dentro de una matriz de pixeles, y cada pixel comprende un fotodetector y un conmutador de transferencia que conecta el fotodetector a un nodo de deteccion. El nodo de deteccion esta conectado a una linea vertical de seral a traves de un conmutador de reinicio. Un transistor de salida esta conectado para acoplar una seral de salida del nodo de deteccion a una linea vertical. La matriz de pixeles puede acoplarse a un circuito de control y a uno o varios circuitos de sustraccion. El circuito de control puede hacer que el transistor de salida proporcione una seral de salida de primera referencia, una seral de salida de reinicio comun y una seral de salida de primer reinicio de nodo de deteccion. El conmutador de transferencia esta en una region de triodo durante la seral de salida de reinicio comun. El conmutador de reinicio esta en una region de triodo cuando se proporciona la seral de salida de primera referencia. Los conmutadores de reinicio y transferencia se apagan cuando se proporciona la seral de salida de primer reinicio de nodos de deteccion. Un circuito de sustraccion puede muestrear la seral de salida de reinicio comun, la seral de salida de primer reinicio de nodo de deteccion y la seral de salida de primera referencia. Un circuito de sustraccion puede formar una diferencia ponderada entre la seral muestreada de salida de reinicio comun, la seral muestreada de salida de primer reinicio de nodo de deteccion y la seral muestreada de salida de primera referencia para crear una seral de ruido. El circuito de control puede hacer que el pixel proporcione una seral de salida de segundo reinicio de nodo de deteccion, una seral de salida de respuesta a luz y una seral de salida de segunda referencia. El conmutador de transferencia esta en una region de triodo durante la seral de salida de respuesta a luz. El conmutador de reinicio esta en una region de triodo durante la seral de salida de segunda referencia. Los conmutadores de reinicio y transferencia se apagan cuando se proporciona la seral de salida de segundo reinicio de nodo de deteccion. Un circuito de sustraccion puede muestrear la seral de salida de segundo reinicio de nodo de deteccion, la seral de salida de respuesta a luz y la seral de salida de segunda referencia. La seral de salida de respuesta a luz corresponde a una imagen que va a ser capturada por el sensor. Un circuito de sustraccion puede formar una diferencia ponderada entre la seral muestreada de salida de segundo reinicio de nodo de deteccion, la seral muestreada de salida de segunda referencia y la seral muestreada de salida de respuesta a luz para crear una seral normalizada de respuesta a luz. La seral de ruido puede restarse de la seral normalizada de respuesta a luz para generar una seral sin ruido a partir del sensor. Un offset de cc puede restarse aun mas para formar la seral sin ruido. Un sistema de captura de imagen puede comprender el sensor de imagen y un procesador que forman la seral sin ruido. Uno o mas de los pasos pueden realizarse en el procesador.
Un circuito de sustraccion puede proporcionar una señal de ruido muestreando y restando la seral de salida de reinicio comun y la seral de salida de primer reinicio de nodo de deteccion de la seral de salida de primera referencia, habiendo sido multiplicada cada una por un multiplicador con signo respectivo. El circuito de sustraccion puede proporcionar una señal normalizada de respuesta a luz muestreando y restando la seral de salida de respuesta a luz y la seral de salida de segundo reinicio de nodo de deteccion de la seral de salida de segunda referencia, habiendo sido multiplicada cada una por un multiplicador con signo respectivo.
La seral de ruido puede deducirse de la seral normalizada de respuesta a luz en el sensor de imagen para formar una seral sin ruido. Alternativamente, la seral de ruido y la seral normalizada de respuesta a luz pueden transferirse a un procesador externo donde la seral de ruido se resta de la seral normalizada de respuesta a luz.
Alternativamente, la seral del ruido y la seral normalizada de respuesta a luz pueden formarse en parte en el circuito de sustraccion en el sensor de imagen y en parte en el procesador. La seral de ruido puede ser almacenada en una memoria y posteriormente extraida de la memoria para sustraerse de la seral normalizada de respuesta a luz.
Una señal de offset precalibrada puede deducirse ademas de la seral normalizada de respuesta a luz para formar la seral de imagen sin ruido. La señal de offset precalibrada puede obtenerse de una memoria, por ejemplo una memoria no volatil como una memoria flash.
La seral de ruido puede formarse en uno de los varios métodos mutuamente equivalentes, que se mencionan en los siguientes como métodos de ruido. Cada uno de los metodos puede realizarse completamente en el sensor de imagen, o parcialmente en el sensor de imagen y parcialmente en el procesador.
En un primer método de ruido, una segunda diferencia de ruido se sustrae de una primera diferencia de ruido, habiendo sido multiplicada cada una por un multiplicador con signo respectivo. La primera diferencia de ruido es resultado de restar la seral muestreada de salida de reinicio comun de la seral muestreada de salida de primera referencia. La segunda diferencia de ruido es resultado de restar la seral muestreada de salida de primero reinicio de nodo de deteccion de la seral muestreada de salida de primera referencia.
En un segundo método de ruido, una tercera diferencia de ruido se resta de la primera diferencia de ruido, habiendo sido multiplicada cada una por un multiplicador con signo respectivo. La primera diferencia de ruido es como se describio anteriormente. La tercera diferencia de ruido es resultado de restar la seral de salida de primer reinicio de nodo de deteccion de la seral de salida de reinicio comun.
En un tercer método de ruido, la tercera diferencia de ruido se resta de la segunda diferencia de ruido, habiendo sido multiplicada cada una por un multiplicador con signo respectivo. La segunda y la tercera diferencias de ruido son como se describio anteriormente.
En un cuarto método de ruido, la seral de ruido se forma directamente a partir de la seral de salida de primera referencia, la seral de salida de primer nodo de deteccion y la seral de salida de reinicio comun, habiendo sido multiplicada cada una por un multiplicador con signo, sin formar la primera, segunda, y tercera diferencias de ruido.
Hay otros metodos posibles para formar la seral de ruido de la seral de salida de reinicio comun, la seral de salida de primer reinicio de nodo de deteccion, y la seral de salida de primera referencia manipulando las terminos de acuerdo con las reglas de algebra, que un experto en la tecnica puede reconocer como equivalentes o equivalentes dentro de un multiplicador o una constante aditiva.
El metodo de ruido puede realizarse en parte en el dominio analogico y en parte en el dominio digital, o totalmente en el dominio analogico o totalmente en el dominio digital. Una parte del metodo de ruido puede realizarse en un procesador externo en un sistema de captura de imagen que comprende el sensor de imagen y el procesador. El sistema de captura de imagen puede comprender una memoria no volatil que contiene instrucciones de ordenador (computador) que cuando se ejecutan hacen que el procesador o el sensor de imagen realicen uno o mas de los calculos en uno o mas de los metodos de ruido. Del mismo modo, la señal normalizada de respuesta a luz puede formarse en uno de los varios métodos mutuamente equivalentes, mencionados en los siguientes como métodos de normalización. Cada uno de los metodos puede realizarse completamente en el sensor de imagen, o en parte en el sensor de imagen y en parte en el procesador.
Cada método de normalización tiene una contraparte correspondiente en un método de ruido que tiene un conjunto similar de multiplicadores con signo.
En un primer método de normalización, una segunda diferencia de normalizacion se sustrae de una primera diferencia de normalizacion, habiendo sido multiplicada cada una por un multiplicador con signo respectivo. La primera diferencia de normalización es el resultado de restar la seral de salida de respuesta a luz de la seral de salida de segunda referencia. La segunda diferencia de normalización es el resultado de restar la seral de salida de segundo reinicio de nodo de deteccion de la seral de salida de segunda referencia.
En un segundo método de normalización, una tercera diferencia de normalizacion se resta de la primera diferencia de normalización, habiendo sido multiplicada cada una por un multiplicador con signo respectivo. La primera diferencia de normalizacion es como se describio anteriormente. La tercera diferencia de normalización es el resultado de restar la seral de salida de segundo reinicio de nodo de deteccion de la seral de salida de respuesta a luz.
En un tercer método de normalización, la tercera diferencia de normalización se resta de la segunda diferencia de normalización, habiendo sido multiplicada cada una por un multiplicador con signo respectivo. La segunda y la tercera diferencias de normalizacion son como se describio anteriormente.
En un cuarto método de normalización, la seral normalizada de respuesta a luz es formada directamente de la seral de salida de respuesta a luz, la seral de salida de segundo reinicio de nodo de deteccion y la seral de salida de segunda referencia, sin formar la primera, la segunda o la tercera diferencias.
Hay otros metodos posibles para formar la seral normalizada de respuesta a luz de la seral de salida de respuesta a luz, la seral de salida de segundo reinicio de nodo de deteccion, y la seral de salida de segunda referencia manipulando los terminos de acuerdo con las reglas de algebra, que un experto en la tecnica puede reconocer como equivalentes o equivalentes dentro de un factor multiplicador o una constante aditiva.
El metodo de normalizacion puede realizarse en parte en el dominio analogico y en parte en el dominio digital, o totalmente en el dominio analogico o totalmente en el dominio digital. Una parte del metodo de normalizacion puede realizarse en un procesador externo en un sistema de captura de imagen que comprenda el sensor de imagen y el procesador.
El sistema de captura de imagen puede comprender una memoria no volatil que contiene instrucciones de ordenador (computador) que cuando se ejecutan hacen que el procesador o el sensor de imagen realice uno o mas de los calculos en uno o mas de los metodos de ruido o normalizacion.
El primer metodo de ruido puede compartir un mismo conjunto de multiplicadores con signo con el primer metodo de normalizacion, o dentro del 10% de ellos, y puede compartir los circuitos que realiza al menos una parte de los metodos, por ejemplo, los multiplicadores. Asimismo el segundo metodo de ruido puede compartir un mismo conjunto de multiplicadores con el segundo metodo de normalizacion; el tercer metodo de ruido con el tercer metodo de normalizacion; y el cuarto metodo de ruido con el cuarto metodo de normalizacion.
Este proceso aumenta una relacion seral/ruido (SNR) de la imagen sin ruido.
Con referencia a la Figura 13, un pixel 14 comprende un conmutador de transferencia 117 y un fotodetector 100, por ejemplo, un fotodiodo. El conmutador de transferencia 117 tiene una fuente conectada al fotodetector 100 y un drenador acoplado a una puerta de un transistor de salida 116, por ejemplo, un transistor de fuente-seguidor. La fuente aparece mencionada mas abajo como el nodo de fotodiodo (o nodo de almacenamiento) 115 y el drenador como el nodo de deteccion 111. Un conmutador de reinicio 112 tiene una fuente conectada al nodo de deteccion 111 y un drenador conectado a una linea IN 120. El conmutador de reinicio 112 puede reiniciar el nodo de deteccion 111 a un potencia de polarizacion variable proporcionada a la matriz de pixeles 12 por un controlador 17 que puede excitar la linea IN 120 a uno de varios niveles de voltaje de acuerdo con un control de una seral de control DIN. Un conmutador de seleccion 114 puede ser en serie con el transistor de salida 116 de modo que la seral de salida del transistor de salida 116 esta conectada para transmitir a una linea OUT 124, como se muestra en la Figura 13. La linea OUT 124 es parte de las serales verticales 16 que conectan la matriz de pixeles 12 a los lectores de luz 16, 16'. Alternativamente, varios pixeles cada uno compuesto por un fotodetector y un conmutador de transferencia pueden agregarse juntos para compartir un conmutador de reinicio 112, un conmutador de seleccion 114 y un transistor de salida 116 para lograr mayores densidades de superficie, como se muestra en la Figura 12. El entero sensor de imagen 10 preferiblemente se construye con procesos de fabricacion y circuitos de CMOS. El sensor de imagen CMOS tiene caracteristicas de alta velocidad, bajo consumo de energia, pequeros pixeles y alta SNR.
Primera realización
Con referencia a los dibujos indicados mas particularmente con los numeros de referencia, la Figura 1 muestra una primera realizacion de un sensor de imagen 10 de la invencion presente. El sensor de imagen 10 incluye una matriz de pixeles 12 que comprende una pluralidad de pixeles individuales para foto-deteccion 14. Los pixeles 14 estan dispuestos en una matriz bidimensional de filas y columnas.
La matriz de pixeles 12 esta acoplada a circuitos de lector de luz 16, 16' en un bus 18 y un decodificador de fila 20 por lineas de control 22. El decodificador de fila 20 puede seleccionar una fila individual de la matriz de pixeles 12.
Los lectores de luz 16, 16' pueden entonces leer columnas discretas especificas dentro de la fila seleccionada. Juntos, el decodificador de fila 20 y lectores de luz 16, 16' permiten la lectura de un pixel individual 14 en la matriz de
12.
Las salidas 19a, 19b de los lectores de luz 16, 16' pueden ser sometidas a una amplificacion respectiva y a la inversion de signo respectiva a traves de dos circuitos 21 bajo un control de serales de COEF1 y COEF2, respectivamente, y luego mutuamente restar en un sustractor analogico 17 acoplado a los circuitos de amplificacion
21.
El sustractor analogico 17 puede ser acoplado a un convertidor analogico-digital 24 (ADC) por lineas de salida 26. El ADC 24 genera una cadena de bits digital que corresponde a la amplitud de una seral proporcionada por el sustractor analogico 17.
El ADC 24 puede acoplarse a un par de primeras memorias intermedias de imagen 28 y 30 y a un par de segundas memorias intermedias de imagen 32 y 34 por las lineas 36 y 38, 40 y 42. Las primeras memorias intermedias de imagen 28 y 30 son acopladas a un controlador de memoria 44 por las lineas 46 y un conmutador 48. Las segundas memorias intermedias de imagen 32 y 34 son acopladas a un combinador de datos 50 por las lineas 52 y a un conmutador 54. El controlador de memoria 44 y combinador de datos 50 son conectados a una memoria intermedia de lectura de vuelta 56 por lineas 58 y 60, respectivamente. La salida de la memoria intermedia de lectura de vuelta 56 es conectada al controlador 44 por las lineas 62. El combinador de datos 50 es conectado al controlador de memoria 44 por las lineas 64. Ademas, el controlador 44 es conectado al ADC 24 por las lineas 66.
El controlador de memoria 44 es acoplado a un bus externo 68 por un bus de controlador 70. El bus externo 68 puede ser acoplado a un procesador externo 72, una memoria externa 74 y/o una memoria programable electricamente de solo lectura (EPROM) 78, que puede ser una memoria flash. El bus 70, procesador 72, memoria 74 y EPROM 78 tipicamente se encuentran en camaras digitales existentes, camaras y telefonos celulares.
Tr�fico de datos
Para capturar una imagen fija, los lectores de luz 16, 16' recuperan las serales muestreadas de salida de primera referencia, las serales muestreadas de salida de reinicio comun y las serales muestreadas de salida de primer reinicio de nodo de deteccion para la formacion de los datos de ruido (una primera imagen) de la fotografia de la matriz de pixeles 12 por la linea. El conmutador 38 esta en un estado que conecta el ADC 24 para las primeras memorias intermedias de imagen 28 y 30. Los conmutadores 40 y 48 se establecen para que los datos entren en una memoria intermedia 28 o 30 y sean recuperados de la otra memoria intermedia 30 o 28 por el controlador de memoria 44. Por ejemplo, la segunda linea del pixel puede ser almacenada en la memoria intermedia 30 mientras la primera linea de datos de pixeles es recuperada a partir de la memoria intermedia 28 por el controlador de memoria 44 y almacenada en la memoria externa 74.
Cuando esta disponible la primera linea de la segunda imagen (los datos de respuesta a luz normalizados) de la fotografia, el conmutador 38 es seleccionado para alternativamente almacenar datos de la primera imagen y datos de la segunda imagen en las primeras memorias intermedias de imagen 28 y 30 y en las segundas memorias intermedias de imagen 32 y 34, respectivamente. Los conmutadores 48 y 54 pueden seleccionarse para proveer datos de la primera y la segunda imagenes a la memoria externa 74 o procesador 72 de un modo intercalado. El combinador 50 esta configurado en modo de paso-a-traves ("pass-through mode") para pasar datos de segundas memorias intermedias de imagen 32 y 34 para el controlador de memoria 44. Este proceso se muestra en la Figura 2.
Existen varios metodos para recuperar y combinar los datos de las primera y segunda imagenes. Como se muestra en la Figura 3, en un metodo cada linea de la primera y la segunda imagenes son recuperadas a partir de la memoria externa 74 a la velocidad de datos de la memoria, almacenadas en la memoria intermedia de lectura de vuelta 56, combinadas en el combinador de datos 50 y transmitidas al procesador 72 a la velocidad de datos del procesador.
Las Figuras 8 y 9 ilustran un metodo alternativo. Las lineas de datos de pixeles de la primera imagen de la fotografia pueden almacenarse en la memoria externa 74. Cuando la primera linea de la segunda imagen de la fotografia esta disponible, la primera linea de la primera imagen se obtiene a partir de la memoria 74 a la velocidad de datos de la memoria y se combina en el combinador de datos 50 como se muestra en la Figura 8 y 9. Los datos combinados se transfieren al procesador externo 72 a la velocidad de datos del procesador. Como se muestra en la Figura 9, la memoria externa esta proporcionando y a la vez tomando lineas de datos de pixeles de la primera imagen a la velocidad de datos de la memoria. La Figura 8 muestra tambien que se pueden introducir datos de calibracion opcional en el sensor de imagen para combinarse para formar datos combinados en el combinador de datos 50. Los datos de calibracion pueden almacenarse en la memoria externa 74 o en un EPROM 78 independiente.
Para reducir el ruido en las imagenes, el controlador 44 preferentemente transfiere datos cuando el lector de luz 16 no esta recuperando serales de salida.
En otro metodo, la primera y la segunda imagenes pueden ser proveidos al procesador 72 siguiendo el tiempo de la secuencia que se muestra en la Figura 2. El procesador 72 puede almacenar en una segunda memoria (no se muestra) la imagen de datos de calibracion obtenida a partir del EPROM 78 durante el inicio de la camara. El procesador 72 puede almacenar las lineas de la primera imagen en una tercera memoria (no se muestra). Cuando una primera linea de la segunda imagen llega en el procesador 72, el procesador 72 puede recuperar una primera linea de la imagen de datos de calibracion a partir de la segunda memoria y una primera linea de la primera imagen a partir de la tercera memoria y los combina con la primera linea de la segunda imagen para formar una primera linea de la fotografia. El procesador realiza lo mismo para la segunda linea de la imagen, para la tercera y subsiguientes.
P�xel
La Figura 13 muestra un esquema para una realizacion de un pixel 14 de la matriz de pixeles 12. El pixel 14 puede contener un fotodetector 100. A modo de ejemplo, el fotodetector 100 puede ser un fotodiodo. El fotodetector 100 puede estar conectado a un transistor (conmutador) de reinicio 112 a traves de un transistor (conmutador) de transferencia 117. El fotodetector 100 tambien puede estar acoplado a un transistor (conmutador) de seleccion 114 a traves de un transistor de salida (es decir, seguidor de fuente) 116. Los transistores 112, 114, 116, 117 pueden ser transistores de efecto de campo (FETs).
Una puerta del conmutador de transferencia 112 puede estar conectada a una linea TF(n) 121. Una puerta del transistor reinicio 112 puede estar conectada a una linea RST(n) 118. Un nodo de drenador del transistor de reinicio 112 puede estar conectado a una linea IN 120. Una puerta del transistor de seleccion 114 puede estar conectada a una linea SEL 122. Un nodo de fuente del transistor de seleccion 114 puede estar conectado a una linea de salida
124. La linea SEL(n) 118, la linea TF(n) 122 y la linea RST(n) 126 pueden ser comunes para una fila completa de pixeles en la matriz de pixeles 12. Asimismo, las lineas IN 120 y OUT 124 pueden ser comunes para una columna completa de pixeles en la matriz de pixeles 12. La linea SEL(n) 118, la linea TF(n) 122 y la linea RST(n) 121 estan conectadas al descodificador de fila 20 y forman parte de las lineas de control 22.
Con referencia a la Figura 13, la linea RST(n) 118 y linea TF(n) 121 son excitadas por excitadores de triestado 374. La Figura 27 muestra un esquema de un excitador de triestado 374. El excitador de triestado 374 tiene una entrada A y una salida Y. La salida Y puede estar conectada a una tension de alimentacion VDD a traves de un transistor de actuacion ("pullup") MN3 907. Cuando la entrada A esta a un nivel de logica bajo, la salida Y es a un nivel bajo, por ejemplo, 0 voltios. Cuando la entrada A sube a un nivel de logica alto, por ejemplo, 3,3 voltios, la salida Y se alza a un nivel de tension que es aproximadamente un voltaje de umbral mas bajo que un voltaje de entrada del transistor de actuacion ("pullup") MN3, que en esta realizacion es el nivel de logica alto de la entrada A, luego la corriente de actuacion ("pullup") disminuye rapidamente hasta convertirse en esencialmente cero, con lo cual la salida Y se convierte en triestado. La linea RST(n) 118 y la linea TF(n) 121 que estan excitadas a este triestado pueden ser acopladas por capacitancia a un nivel de tension aun mas alta a traves de un capacitor por una seral que hace una transicion de bajo a alto durante el triestado. En esta realizacion, una transicion de bajo a alto en la linea IN 120 acopla capacitivamente en la linea RST(n) 118 y la linea TF(n) 121 a traves de las capacitancias de puerta a canal, puerta a fuente y puerta a drenador del conmutador de reinicio 112 y la capacitancia de un capacitor de metal a metal 126, respectivamente.
El capacitor metal a metal 126 se ilustra en la Figura 4. La linea IN 120 puede transportarse en un cable de metal3. La linea TF(n) 121 puede transportarse en un cable de metal2. Una region metal2 extendida forma una placa de fondo del capacitor 126. Una placa superior metalica independiente aislada de la placa de fondo por un aislante como un nitruro de silicio de 1000 Angstrom de groso se encuentra encima de la placa de fondo y se conecta con el cable de metal3 a traves de una via llamada via2.
La linea IN puede ser excitada por un circuito de excitador IN 17 a uno de cuatro niveles de voltaje, de mayor a menor, VPH0, VPH1, VPH2 y 0 voltios, seleccionable por la entrada de control DIN(1:0). DIN = "11" selecciona el VPH0; "10" el VPH1; "01" el VPH2; y "00" el voltio 0.
La Figura 12 muestra un esquema de una realizacion alternativa para dos pixeles 14, siendo cada uno de una de dos filas adyacentes de la matriz de pixeles 12. Los dos pixeles 14 forman un par de pixeles 14'. El par de pixeles 14' incluye dos detectores 100a, 100b conectados a un nodo de deteccion compartido 111 mediante conmutadores de transferencia 117a, 117b, respectivamente. Los conmutadores de transferencia 117a, 117b son controlados por serales horizontales TF(n+1) 121a y TF(n) 121b, respectivamente, conectadas a sus respectivas puertas. Un conmutador de reinicio 112 compartido conecta el nodo de deteccion 111 a la linea vertical 120 de acuerdo con un control de una seral horizontal RST(n) 118 compartida que esta conectada a una puerta del conmutador de reinicio
112. El conmutador de reinicio 112 y el conmutador de transferencia 117a, cuando los dos se encienden juntos tal que cada uno entra en una region de triodo excitando la seral RST(n) 118 y tambien la seral TF(n+1) 121a a alto, pueden reiniciar el fotodetector 100a a un voltaje transmitido por la seral vertical 120. Asimismo, el conmutador de reinicio 112 y el conmutador de transferencia 117b, cuando los dos se encienden juntos tal que cada uno entra en una region de triodo excitando la seral RST(n) 118 y tambien la seral TF(n) 121b al alto, pueden reiniciar el fotodetector 100b a un voltaje transmitido por la seral vertical 120.
Con referencia a la Figura 12, un transistor de salida 116 esta conectado a una linea OUT 124 vertical a traves de un transistor de seleccion 114 enciendo por la seral horizontal SEL(n) 122. El transistor de salida 116 y el transistor de seleccion 114 son compartidos entre los dos pares de fotodetector y conmutador de transferencia. Una seral puede transmitirse a partir del fotodetector 100a a la linea OUT 124 vertical excitando serales horizontales TF(n+1) 121a y SEL(n) 122. Asimismo, una seral puede transmitirse a partir del fotodetector 100b a la linea OUT 124 vertical excitando serales horizontales TF(n) 121b y SEL(n) 122.
De manera similar, tres o mas pares de fotodetector y conmutador de transferencia pueden compartir un conmutador de reinicio, un transistor de salida y un conmutador de seleccion. Cada par puede residir en una fila diferente entre un grupo de filas adyacentes. Una seral de seleccion comun y una seral de reinicio comun pueden estar compartidas por las filas adyacentes.
Recuperaci�n de la señal de p�xeles: Lector de luz
La Figura 14a muestra una realizacion de un circuito de lector de luz 16. El lector de luz 16 puede incluir una pluralidad de circuitos de muestreo 150 cada uno de los cuales esta conectado a una linea OUT 124 de la matriz de pixeles 12. Cada circuito de muestreo 150 puede incluir un primer capacitor 152 y un segundo capacitor 154. El primer capacitor 152 es acoplado a la linea OUT 124 y una seral de tierra virtual GND1 156 por los conmutadores 158 y 160, respectivamente. El segundo capacitor 154 es acoplado a la de la linea OUT 124 y la seral de tierra virtual GND1 por los conmutadores 162 y 164, respectivamente. Los conmutadores 158 y 160 son controlados por una linea de control SAM1 166. Los conmutadores 162 y 164 son controlados por una linea de control SAM2 168. Los capacitores 152 y 154 pueden ser interconectados para que realicen una sustraccion por voltaje (o carga) cerrando el conmutador 170. El conmutador 170 es controlado por una linea de control SUB 172.
Los circuitos de muestreo 150 son conectados a un amplificador operacional 180 por una pluralidad de primeros conmutadores 182 y una pluralidad de segundos conmutadores 184. El amplificador 180 tiene un terminal negativo "-" acoplado a los primeros capacitores 152 por los primeros conmutadores 182 y un terminal positivo "+" acoplado a los segundos capacitores 154 por los segundos conmutadores 184. El amplificador operacional 180 tiene una salida positiva "+" conectada a una linea de salida OP 188 y una salida negativa "-" conectada a una linea de salida OM
186. Con referencia a la Figura 1, por ejemplo, para el lector de luz 16 las lineas de salida 186 y 188 estan conectadas a un circuito de amplificacion 21 a traves de la seral 19a, mientras que para el lector de luz 16' las lineas de salida 186 y 188 estan conectadas a otro circuito de amplificacion 21 a traves de la seral 19b.
El amplificador operacional 180 proporciona una seral amplificada que es una diferencia entre una tension almacenada en el primer capacitor 152 y una tension almacenada en el segundo capacitor 154 de un circuito de muestreo 150 conectado al amplificador 180. La amplificacion del amplificador 180 puede modificarse mediante el ajuste de los capacitores variables 190. Se pueden descargar los capacitores variables 190 cerrando un par de conmutadores 192. Los conmutadores 192 pueden estar conectados a una linea de control correspondiente (no se muestra). Aunque se muestra y se describe solo un amplificador, se sobreentiende que puede utilizarse mas de un amplificador en el circuito de lector de luz 16.
La Figura 14B muestra otro lector de luz 16'. El lector de luz 16' difiere del lector de luz 16 que se muestra en la Figura 14A en que el primer capacitor 152 se muestrea por una seral SAM3 167 en lugar de la seral SAM1 166, y el segundo capacitor 154 se muestrea por una seral SAM4 169 en lugar de la seral SAM2 168. Con referencia a la Figura 1, las lineas de salida 186, 188 de lector de luz 16' estan conectadas a un circuito de amplificacion 17 mediante seral 19b.
Operaci�n: primera realización
La primera realizacion que se muestra en la Figura 1 se puede operar bajo cualquier combinacion de cualquiera del primer, segundo y tercer metodos de ruido con cualquiera del primer, segundo y tercer metodos de normalizacion. La Figura 15 muestra un diagrama de flujo de una operacion de la primera realizacion segun el segundo metodo de ruido y el segundo metodo de normalizacion; la Figura 15B una operacion de acuerdo con el primer metodo de ruido y el primer metodo de normalizacion; y, la Figura 15C una operacion de acuerdo con el tercer metodo de ruido y el tercero metodo de normalizacion. Sin embargo, puede utilizarse un metodo de ruido, por ejemplo, el tercer metodo de ruido, junto con un metodo de normalizacion no correspondiente, por ejemplo, el segundo metodo de normalizacion. Por ejemplo, puede montarse un diagrama de flujo para emparejar el tercer metodo de ruido con el segundo metodo de normalizacion reemplazando el paso 316c de la Figura 15C por el paso 316a de la Figura 15A. Asimismo, se puede montar un diagrama de flujo para un emparejamiento del tercer metodo de ruido con el primer metodo de normalizacion reemplazando el paso 306b de la Figura 15B por el paso 316c de la Figura 15C.
En correspondencia con las Figuras 15A-15C, respectivamente, las Figuras 17A-17C ilustran cambios en los niveles de voltaje del nodo de almacenamiento 115 de un pixel 14 y un correspondiente nodo de deteccion 111 en un proceso de generacion de la seral de ruido y la seral normalizada de respuesta a luz, particularmente indicando cual entre la seral de salida de primera referencia, la seral de salida de reinicio comun, la seral de salida de primer reinicio de nodo de deteccion es muestreada por las serales SAM1, SAM2, SAM3 y SAM4, respectivamente, en los metodos diferentes de ruido y cual entre la seral de salida de segunda referencia, la seral de salida de segundo reinicio de nodo de deteccion y la seral de salida de la respuesta a luz es muestreada por las serales SAM1, SAM2, SAM3 y SAM4, respectivamente, en los diferentes metodos de normalizacion.
A diferencia de las Figuras 17A-17C que muestran un uso de un metodo de ruido junto con el correspondiente metodo de normalizacion, la Figuras 17D y 17E ilustran metodos de ruido y de normalizacion no correspondientes. La Figura 17D muestra un uso del tercer metodo de ruido con el segundo metodo de normalizacion. La Figura 17E muestra un uso del tercer metodo de ruido con el primer metodo de normalizacion. Estas figuras demuestran que un metodo de ruido puede utilizarse junto con un metodo de normalizacion no correspondiente.
Cada una de las Figuras 17A-17E tambien puede utilizarse para describir una operacion de una realizacion alternativa del sensor de imagen de la invencion presente bajo el cuarto metodo de ruido y el cuarto metodo de normalizacion, que no forman las serales intermedias de diferencias de ruido y de normalizacion.
La Figura 15A muestra un diagrama de flujo de una operacion de una primera realizacion del sensor de imagen 10 segun el segundo metodo de ruido y el segundo metodo de normalizacion. En el paso 300, una seral de primera referencia es excitada en el nodo de deteccion 111 a traves de la linea IN 120 y, a continuacion, una seral de salida de primera referencia es suministrada por el transistor de salida 116 y es almacenada en el lector de luz 16 como una seral muestreada de salida de primera referencia. Con referencia al esquema en la Figura 13 y al diagrama de tiempo en la Figura 16, esto puede lograrse mediante conmutar las lineas RST(n) 118, TF(n) 121, y IN 120 a partir de un voltaje bajo a un voltaje alto para encender el conmutador de reinicio y que entre en una region de triodo 112
y. El conmutador de transferencia 117 puede encenderse al mismo tiempo para transmitir la seral de primera referencia para el fotodetector 100 excitando la linea TF(n) 121 a alto. La linea RST(n) 118 y la linea TF(n) 121 se excitan a alto para una fila completa. La linea IN 120 se excita a alto para una columna completa. La linea RST(n) 118 y la linea TF(n) 121 primero se excitan a alto mientras la linea IN 120 esta inicialmente baja.
Cada una de la linea RST(n) 118 y la linea TF(n) 121 puede estar conectada para ser excitada por un excitador de triestado 374 cuya salida entra en un triestado despues de excitar a un nivel alto a partir de 0 voltios. Posteriormente, cuando la linea IN 120 esta conmutada a un estado alto a partir de un estado bajo, el acoplamiento capacitivo (debido a la capacitancia de puerta a canal del conmutador de reinicio 112 y a una capacitancia del capacitor 126) provoca tensiones de las puertas del conmutador de reinicio 112 y el conmutador de transferencia 117 para que suban, manteniendo el conmutador de reinicio 112 y conmutador de transferencia 117 respectivamente en una region de triodo. Cuando el conmutador de reinicio 112 y el conmutador de transferencia 177 estan en sus regiones de triodo respectivas, las tensiones en los nodos de almacenamiento 115 y de deteccion 111 se excitan al nivel de tension en la linea IN 120. Proporcionar una mayor tension de puerta suficientemente alta tal que el conmutador de reinicio 112 y el conmutador de transferencia 117 se mantengan simultaneamente en la region de triodo permite que el fotodetector se reinicie a un nivel superior, permitiendo asi una mayor gama de cambios de voltaje en la linea OUT 124 para apoyar un gama dinamica mas grande en la seral de salida provista por los pixeles 14.
La linea SEL(n) 122 tambien se conmuta a un nivel alto de tension que enciende el conmutador de seleccion 114. La tension del nodo de deteccion 111 se acopla a la linea OUT 124 a traves del transistor de salida 116 y el transistor de seleccion 114 despues de un desplazamiento de nivel en el transistor de salida 116. La linea de control SAM1 166 del lector de luz 16 (vease la Figura 14A) esta seleccionada para que la tension en la linea OUT 124 se almacene en el primer capacitor 152 como una seral muestreada de salida de primera referencia.
Con referencia a la Figura 15A, en el paso 302, a continuacion, se reinician el nodo de deteccion 111 y el nodo de almacenamiento 115, y se almacena una seral de salida de reinicio comun en el lector de luz 16 como una seral muestreada de salida de reinicio comun. Con referencia a las Figuras 13 y 16, esto puede lograrse excitando la linea RST(n) 118 a bajo para desactivar el conmutador de reinicio 112 y reiniciar el pixel 14, manteniendo la linea TF(n) 121 a nivel alto de manera que el conmutador de transferencia 117 permanezca en la region de triodo. Desactivar el conmutador de reinicio 112 crea una seral de error en el fotodetector 100 debido al ruido de reinicio, la inyeccion de carga y la alimentacion directa de reloj. Como se muestra en la Figura 17A, la seral de error reduce la tension comun en el nodo de almacenamiento 115 y el nodo de deteccion 111 a VB cuando el conmutador de reinicio 112 se desactiva. La linea SAM2 168 y la linea SAM3 167 son excitadas a alto, la linea SEL 122 se excita a bajo y, luego, a alto de nuevo, de manera que se almacena una version de nivel desplazado de tension del nodo de deteccion 111 como una seral muestreada de salida de reinicio comun en el segundo capacitor 154 del lector de luz 16 (vease la Figura 14A) y el primer capacitor 152 del lector de luz circuito 16' (vease la Figura 14B).
Con referencia a la Figura 15A, en el paso 304, el conmutador de transferencia 117 luego se desactiva y una seral de salida de primer reinicio de nodo de deteccion se almacena en el lector de luz 16' como una seral muestreada de salida de primer reinicio de nodo de deteccion. Con referencia a las Figuras 13 y 16, esto puede lograrse excitando la linea TF(n) 121 a bajo para desactivar el conmutador de transferencia 117. Desactivar el conmutador de transferencia 117 crea una seral de error en el nodo de almacenamiento 115 y el nodo de deteccion 111 debido al ruido de reinicio, la inyeccion de cargas y la alimentacion directa de reloj. Como se muestra en la Figura 17A, la seral de error reduce la tension en el nodo de almacenamiento 115 a VC1 y el nodo de deteccion 111 a VC2, respectivamente, cuando el conmutador de transferencia 112 esta desactivado. La linea SAM4 169 se excita a alto, la linea SEL 122 se excita abajo y luego a alto de nuevo, de manera que una version de nivel desplazado de tension del nodo de deteccion 111 se almacena como seral muestreada de salida de primera reinicio de nodo de deteccion en el segundo capacitor 154 del circuito lector de luz 16'.
Con referencia a la Figura 15A, en el paso 306a la seral muestreada de salida de reinicio comun luego se resta de la seral muestreada de salida de primera referencia para dar una primera seral de diferencia de ruido, y la seral muestreada de salida de primero reinicio de nodo de deteccion se resta de la seral muestreada de salida de reinicio comun para dar una tercera seral de diferencia de ruido. La tercera seral de diferencia de ruido luego se resta de la primera seral de diferencia de ruido para dar la seral de ruido, siendo sometida cada una de la primera y la tercera serales de diferencia de ruido a la amplificacion respectiva. La seral de ruido se convierte en cadenas de bits digitales por el ADC 24. Los datos digitales de salida se almacenan en la memoria externa 74 de acuerdo con una de las tecnicas descritas en las Figuras 2, 3, 8 o 9. Los datos de ruido corresponden a la primera imagen. Con referencia a las Figuras 1, 13, 14A y 14B, las sustracciones para producir la primera y la tercera diferencias pueden lograrse cerrando conmutadores 170, 171, 182, 183, 184 y 185 de los lectores de luz 16, 16' para restar la tension en el segundo capacitor 154 de la tension en el primero capacitor 152. Las serales de salida 19a, 19b de lectores de luz 16, 16' que representan la primera y la tercera diferencias de ruido, respectivamente, se multiplican por circuitos analogicos de amplificacion 21 por multiplicadores con signo COEF1 y COEF2, respectivamente y, a continuacion, se restan mutuamente en el sustractor analogico 17 para dar la seral de ruido. Un ADC 24 acoplado al sustractor analogico 17 digitaliza la seral de ruido en datos de ruido, que posteriormente se almacenan en la memoria 74.
Los multiplicadores con signo COEF1 y COEF2 pueden ser seleccionados o proporcionados por el procesador externo 72 o un circuito de calibracion integrado (no se muestra) o a partir de una memoria no volatil, incorporada o externa al sensor de imagen. Los multiplicadores con signo pueden ser determinados o predeterminados de acuerdo con uno de varios metodos de calibracion que se describen mas adelante en esta descripcion. Cada uno de los multiplicadores COEF1 y COEF2 puede tener un signo respectivo. Los multiplicadores COEF1 y COEF2 pueden cambiarse entre generar la primera imagen y generar la segunda imagen cuando esten en uso metodos de ruido y normalizacion no correspondientes.
Con referencia a la Figura 15A, en el paso 308 las lineas TF(n), RST(n), SEL(n) se mantienen en bajo para la duracion de un tiempo de exposicion mientras el fotodiodo acumula cargas. Con referencia a la Figura 15A, en el paso 310 se reinicia el nodo de deteccion 111 y la seral de salida de segundo reinicio de nodo de deteccion luego se almacena en el lector de luz 16 como una seral muestreada de salida de segundo reinicio de nodo de deteccion. Con referencia a las Figuras 13 y 16, esto puede realizarse excitando la linea RST(n) 118 a alto para que entre en el triestado y luego capacitivamente acoplando a un mayor nivel de tension excitando la linea IN 120 de un nivel bajo a un nivel alto (en lo sucesivo "segundo nivel de trampolin"), luego excitando la linea RST(n) 118 a bajo para desactivar el conmutador de reinicio 112 y reiniciar el nodo de deteccion
111. La tension de nodo de deteccion ahora es VD2, mientras que el nodo de almacenamiento es VD1, como se muestra en la Figura 17A. La linea TF(n) 121 se mantiene baja. La linea SAM4 169 se excita a alto, la linea SEL(n) 122 se excita a alto, por lo que se almacena una version de nivel desplazado de la tension del nodo de deteccion como una seral muestreada de salida de segundo reinicio de nodo de deteccion en el segundo capacitor 154 del circuito lector de luz 16' (vease la Figura 14B). El segundo nivel de trampolin es un nivel de voltaje de nodo de deteccion justo antes de que el conmutador de reinicio 112 se desactive para el segundo reinicio del nodo de deteccion. El segundo nivel de trampolin puede ser igual a o diferente del primer nivel de referencia.
Con referencia a la Figura 15A, en el paso 312 la seral de salida de respuesta a luz se muestrea a partir del transistor de salida 116 y se almacena en los circuitos de lector de luz 16, 16' como una seral muestreada de salida de respuesta a luz. La seral de salida de respuesta a luz corresponde a la imagen optica que es detectada por el sensor de imagen 10. Con referencia a las Figuras 13, 14A, 14B y 16, esto puede lograrse teniendo las lineas TF(n) 121, SEL(n) 122, SAM3 167 y SAM2 168 en un estado alto, la linea RST(n) 118 en un estado bajo y el conmutador de transferencia 117 en una region de triodo. La Figura 17A muestra VE como una tension comun entre el nodo de almacenamiento 115 y el nodo de deteccion 111. El segundo capacitor 154 y el primer capacitor 152 de los lectores de luz 16, 16', respectivamente, almacenan una version de nivel desplazado de tension comun del nodo de almacenamiento 115 y el nodo de deteccion 111 como la seral muestreada de salida de respuesta a luz.
Con referencia a la Figura 15A, en el paso 314 la seral de salida de segunda referencia se genera a partir del nodo de deteccion 111 y el transistor de salida 116 y se almacena en el lector de luz 16. Con referencia a las Figuras 13, 14A y 16, la linea RST(n) 118 primero se excita a alto y, a continuacion, en un triestado. El conmutador de reinicio 112 entra en una region de triodo. La linea IN 120 se excita a alto, capacitivamente acoplando el nodo de puerta 118 del conmutador de reinicio 112 a un nivel superior de voltaje para hacer que el conmutador de reinicio 112 permanezca en la region de triodo para que el nivel de tension en el nodo de deteccion 111 se excite al nivel de tension en la linea IN 120. La tension del nodo de deteccion esta ahora en VG como se muestra en la Figura 17A.
Las lineas SEL(n) 122 y SAM1 166 luego se excitan a alto para almacenar el voltaje de salida de segunda referencia en el primer capacitor 152 del lector de luz 16 como una seral muestreada de salida de segunda referencia.
Con referencia a la Figura 15A, en el paso 316a la seral muestreada de salida de respuesta a luz se resta de la seral muestreada de salida de segunda referencia para formar una primera diferencia de normalizacion, la seral muestreada de salida de segundo reinicio de nodo de deteccion se resta de la seral muestreada de salida de respuesta a luz para formar una tercera diferencia de normalizacion, y la tercera diferencia de normalizacion se resta de la primera diferencia de normalizacion para formar una seral normalizada de respuesta a luz. La seral normalizada de respuesta a luz se convierte en una cadena digital de bits para crear datos de salida de luz normalizados que se almacenan en las segundas memorias intermedias de imagen 32 y 34. La seral de respuesta de luz normalizada corresponde a la segunda imagen. Con referencia a las Figuras 13, 14 y 16, el proceso de sustraccion puede realizarse cerrando los conmutadores 170, 182, 183, 184 y 185 de los lectores de luz 16, 16'. Las serales de salida 19a, 19b de lectores de luz 16, 16' que representan la primera y la tercera diferencias de normalizacion, respectivamente, son multiplicadas en circuitos de amplificacion analogicos 21 bajo multiplicadores COEF1 y COEF2, respectivamente, y luego mutuamente restadas en el sustractor analogico 17 para dar la seral normalizada de respuesta a luz. Los valores COEF1 y COEF2 pueden ser los mismos que en la generacion de la seral de ruido o tener una proporcion del 10% de la misma. La seral normalizada de respuesta a luz se convierte en una cadena digital de bits por el ADC 24 como datos de respuesta a luz normalizados.
Con referencia a la Figura 15A, en el paso 318 los datos de ruido (y tambien los datos de calibracion) se recuperan de la memoria externa. En el paso 320, los datos de ruido (y tambien los datos de calibracion) son combinados con los datos de salida de luz normalizados de acuerdo con uno de los metodos que se muestran en la Figura 8 en el sensor de imagen por el combinador 50, o en la Figura 2 por el procesador 72. Los datos de ruido corresponden a la primera imagen y los datos de salida de luz normalizados corresponden a la segunda imagen. Asi se elimina un ruido de reinicio en los datos de respuesta a luz normalizados para formar una imagen sin ruido. El sensor de imagen realiza esta cancelacion de ruido con un pixel que tiene solo cuatro transistores, habiendo reducido la corriente de oscuridad en el nodo de almacenamiento 115 separando el nodo de almacenamiento 115 a partir del nodo de deteccion 111 mediante el conmutador de transferencia 117. Emplear compartir el conmutador de seleccion 114 y el transistor de salida 116 entre los detectores adyacentes puede lograr menos de dos transistores por pixel. Este sensor de imagen proporciona cancelacion de ruido manteniendo un desplazamiento relativamente pequero entre pixeles. La Figura 17A muestra un uso de la primera realizacion del sensor de imagen de la Figura 1 de acuerdo con el diagrama de flujo de la Figura 15A. Las primeras diferencias de ruido y normalización se forman en el lector de luz 16, que muestrea la seral de salida de primera referencia con la seral SAM1 166 en paso 300 y muestrea la seral de salida de reinicio comun con la seral SAM2 168 en el paso 302 del diagrama de flujo en la Figura 15A y, despues de una exposicion a la luz, muestrea la seral de salida de segunda referencia con la seral SAM1 166 en el paso 314 y muestrea la seral de salida de respuesta a luz con la seral SAM2 168 en el paso 312 del diagrama de flujo. Las terceras diferencias de ruido y normalización se forman en el lector de luz 16', que muestrea la seral de salida de reinicio comun con la seral SAM3 167 en el paso 302 y muestrea la seral de salida de primer reinicio de nodo de deteccion con la seral SAM4 169 en el paso 304 del diagrama de flujo en la Figura 15A y, despues de la exposicion a la luz, muestrea la seral de salida de respuesta a luz con la seral SAM3 167 en el paso 314 y muestrea la seral de salida de segunda reinicio con la seral SAM4 169 en el paso 312 del diagrama de flujo.
En consecuencia, la Figura 17A muestra que la seral SAM1 166 muestrea la seral de salida de primera referencia, las serales SAM2 168 y SAM3 167 muestrean la seral de salida de reinicio comun, y la seral SAM4 169 muestrea la seral de salida de primer reinicio de nodo de deteccion para formar la seral de ruido. La Figura 17A muestra tambien que la seral SAM1 166 muestrea la seral de salida de segunda referencia, las serales SAM2 168 y SAM3 167 muestrean la seral de salida de respuesta a luz, y la seral SAM4 169 muestrea la seral de salida de segundo reinicio de nodo de deteccion para formar la seral normalizada de respuesta a luz despues de la exposicion a la luz. El lector de luz 16 forma las primeras diferencias de ruido y normalizacion. El lector de luz 16' forma las terceras diferencias de ruido y normalizacion. El sustractor analogico 17 resta entre la primera diferencia de ruido y la tercera diferencia de ruido, habiendo sido multiplicada cada una por un correspondiente multiplicador con signo, para formar la seral de ruido de acuerdo con el segundo método de ruido. El sustractor analogico 17 resta entre la primera diferencia de normalizacion y la tercera diferencia de normalizacion, habiendo sido multiplicada cada una por un correspondiente multiplicador con signo, para formar la seral normalizada de respuesta a luz de acuerdo con el segundo método de normalización.
El proceso descrito se realiza en una secuencia sobre las diferentes filas de los pixeles en la matriz de pixeles 12. Como se muestra en la Figura 16, pueden generarse serales de ruido a partir de la enesima fila de la matriz de pixeles mientras se generan serales de respuesta a luz normalizadas a partir de la fila de n-l-esimo, donde l es la duracion de la exposicion en multiplos de un periodo de linea.
Como se menciono anteriormente, el paso 306a del diagrama de flujo en la Figura 15A puede ser sustituido por el paso 306b de la Figura 15B o el paso 306c de la Figura 15C. Tambien, el paso 316a en la Figura 15A puede ser sustituido por el paso 316b de la Figura 15B o el paso 316c de la Figura 15C.
La Figura 17B muestra un uso de la primera realizacion del sensor de imagen de la Figura 1 segun el diagrama de flujo de la Figura 15B. En la Figura 15B, los pasos 306a, 316a de la Figura 15A son reemplazados por los pasos 306b, 316b, donde la segunda diferencia de ruido reemplaza a la tercera diferencia de ruido y la segunda diferencia de normalización reemplaza a la tercera diferencia de normalizacion, respectivamente. Las segundas diferencias de ruido y normalizacion se forman en el lector de luz 16', que muestrea la seral de salida de primera referencia con la seral SAM3 167 para el paso 300 y muestrea la seral de salida de primer reinicio de nodo de deteccion con la seral SAM4 169 para el paso 304 del diagrama de flujo en la Figura 15B y, despues de una exposicion a la luz, muestrea la seral de salida de segunda referencia con la seral de SAM3 167 para el paso 314 y muestrea la seral de salida de segundo reinicio de nodo de deteccion con la seral SAM4 169 para el paso 310 del diagrama de flujo. En consecuencia, la Figura 17B muestra que las serales SAM1 166 y SAM3 167 muestrean la seral salida de primera referencia, la seral SAM2 168 muestrea la seral de salida de reinicio comun, y la seral SAM4 169 muestrea la seral de salida de primer reinicio de nodo de deteccion para formar la seral de ruido. La Figura 17B tambien muestra que las serales SAM1 166 y SAM3 167 muestrean la seral de salida de segunda referencia, la seral SAM2 168 muestrea la seral de salida de respuesta a luz y la seral SAM4 169 muestrea la seral de salida de segundo reinicio de nodo de deteccion para formar la seral normalizada de respuesta a luz. El lector de luz 16 forma las primeras diferencias de ruido y normalizacion. El lector de luz 16' forma las segundas diferencias de ruido y normalizacion. El sustractor analogico 17 resta entre la primera diferencia de ruido y la segunda diferencia de ruido, habiendo sido multiplicada cada una por un correspondiente multiplicador con signo, para formar la seral de ruido de acuerdo con el primer método de ruido. El sustractor analogico 17 resta entre la primera diferencia de normalizacion y la segunda diferencia de normalizacion, habiendo sido multiplicada cada una por un correspondiente multiplicador con signo, para formar la seral normalizada de respuesta a luz de acuerdo con el primer método de normalización.
La Figura 17C muestra un uso de la primera realizacion del sensor de imagen de la Figura 1 de acuerdo con el diagrama de flujo de la Figura 15C. En la Figura 15C, los pasos 306a, 316a de la Figura 15A son reemplazados por los pasos 306c y 316c, donde la segunda diferencia de ruido reemplaza a la primera diferencia de ruido y la segunda diferencia de normalización reemplaza a la primera diferencia de normalizacion, respectivamente. Las segundas diferencias de ruido y normalizacion se forman en el lector de luz 16, que muestrea la seral de salida de primera referencia con la seral SAM1 166 para el paso 300 y muestrea la seral de salida de primer reinicio de nodo de deteccion con la seral SAM2 168 para el paso 304 del diagrama de flujo en la Figura 15C y, despues de una exposicion a la luz, muestrea la seral de salida de segunda referencia con la seral SAM1 166 para el paso 314 y muestrea la seral de salida de segundo reinicio de nodo de deteccion con la seral SAM2 168 para el paso 310 del diagrama de flujo. En consecuencia, la Figura 17C muestra que la seral SAM1 166 muestrea la seral de salida de la primera referencia, la seral SAM3 167 muestrea la seral de salida de reinicio comun y las serales SAM2 168 y SAM4 169 muestrean la seral de salida de primer reinicio de nodo de deteccion para formar la seral de ruido. La Figura 17C muestra tambien que la seral SAM1 166 muestrea la seral de salida de segunda referencia, la seral SAM3 167 muestrea la seral de salida de respuesta a luz y las serales SAM2 168 y SAM4 169 muestrean la seral de salida de segundo reinicio de nodo de deteccion para formar la seral normalizada de respuesta a luz. El lector de luz 16 forma las segundas diferencias de ruido y normalizacion. El lector de luz 16' forma las terceras diferencias de ruido y normalizacion. El sustractor analogico 17 resta entre la segunda diferencia de ruido y la tercera diferencia de ruido, habiendo sido multiplicada cada una por un correspondiente multiplicador con signo, para formar la seral de ruido de acuerdo con el tercer método de ruido. El sustractor analogico 17 resta entre la segunda diferencia de normalizacion y la tercera diferencia de normalizacion, habiendo sido multiplicada cada una por un multiplicador con signo respectivo que puede ser el mismo que se utiliza para el tercer metodo de ruido, para formar la seral normalizada de respuesta a luz de acuerdo con el tercer método de normalización.
La Figura 17D muestra un uso de la primera realizacion del sensor de imagen de la Figura 1 de acuerdo con una pareja mixta del tercer método de ruido con el segundo método de normalización. En consecuencia, la Figura 17D muestra que la seral SAM1 166 muestrea la seral de salida de primera referencia, la seral SAM3 167 muestrea la seral de salida de reinicio comun, y las serales SAM2 168 y SAM4 169 muestrean la seral de salida de primer reinicio de nodo de deteccion, para formar la seral de ruido. La Figura 17D muestra tambien que la seral SAM1 166 muestrea la seral de salida de segunda referencia, las serales SAM2 168 y SAM3 167 muestrean la seral de salida de respuesta a luz, y la seral SAM4 169 muestrea la seral de salida de segundo reinicio de nodo de deteccion, para formar la seral normalizada de respuesta a luz. El lector de luz 16 constituye la segunda diferencia de ruido y la primera diferencia de normalizacion. El lector de luz 16' constituye la tercera diferencia de ruido y la tercera diferencia de normalizacion. El sustractor analogico 17 resta entre la segunda diferencia de ruido y la tercera diferencia de ruido, habiendo sido multiplicada cada una por un correspondiente multiplicador con signo, para formar una seral de ruido de acuerdo con el tercer método de ruido. El sustractor analogico 17 resta entre la primera diferencia de normalizacion y la tercera diferencia de normalizacion, habiendo sido multiplicada cada una por un respectivo multiplicador con signo, para formar una seral normalizada de respuesta a luz de acuerdo con el segundo método de normalización.
La Figura 17E muestra un uso de la primera realizacion del sensor de imagen conforme a una pareja mixta del tercer metodo de ruido y el primer metodo de normalizacion. El lector de luz 16 constituye la segunda diferencia de ruido y la primera diferencia de normalizacion. El lector de luz 16' constituye la tercera diferencia de ruido y la segunda diferencia de normalizacion. El sustractor analogico 17 resta entre la segunda diferencia de ruido y la tercera diferencia de ruido, habiendo sido multiplicada cada una por un correspondiente multiplicador con signo, para formar una seral de ruido de acuerdo con el tercer método de ruido. El sustractor analogico 17 resta entre la primera diferencia de normalizacion y la segunda diferencia de normalizacion, habiendo sido multiplicada cada una por un respectivo multiplicador con signo, para formar una seral normalizada de respuesta a luz de acuerdo con el primer método de normalización.
Puede aplicarse un nivel adicional de tercera referencia en el primer metodo de ruido. La Figura 17J muestra un ejemplo de ello. Para implementar el primer metodo de ruido en la primera realizacion, se puede modificar la Figura 17B para que sea la Figura 17J aradiendo un nivel de tercera referencia para aplicarlo en el nodo de deteccion 111 inmediatamente despues del paso 304 y cambiando SAM3 para que muestree durante este nivel de tercera referencia y almacene una seral muestreada de salida de tercera referencia en lugar de muestrear durante el nivel de primera referencia en el paso 300. La segunda diferencia de ruido en este caso es la seral muestreada de salida de tercera referencia menos la seral muestreada de primer reinicio de nodo de deteccion.
Asimismo, para los muestreos despues de la exposicion a la luz, se puede aplicar un nivel de cuarta referencia en el nodo de deteccion 111 antes del segundo reinicio del nodo de deteccion en el paso 310 y SAM3 se mueve del paso 314 para muestrear la seral de salida de cuarta referencia generada en este momento para almacenar una seral muestreada de salida de cuarta referencia. La segunda diferencia de normalizacion en este caso es la seral muestreada de cuarta referencia menos la seral muestreada de salida de segundo reinicio de nodo de deteccion. Cabe seralar que aqui el nivel de cuarta referencia tambien toma el papel del segundo nivel de trampolin. Sin embargo, como un experto en la tecnica puede reconocer facilmente, puede proporcionarse un segundo nivel de trampolin diferente del nivel de cuarta referencia en la linea IN 120 y puede ser excitado en el nodo de deteccion 111 a traves del conmutador de reinicio 112 entre el nivel de cuarta referencia y el segundo reinicio del nodo de deteccion para ajustar el nivel de segundo reinicio de nodo de deteccion y simultaneamente el nivel de respuesta a luz. Las serales de control correspondientes se cambian del diagrama de tiempos de la Figura 16 de la primera realizacion, y los circuitos logicos correspondientes se cambian de los esquemas de las Figuras 18A-18D, algo que un experto en la tecnica sabria realizar facilmente. Los niveles de tercera y cuarta referencias pueden o no ser los mismos que los niveles de primera y segunda referencias. En el caso que difieran, un offset de cc puede restarse en un circuito analogico, en un circuito digital o en el procesador externo 72, algo que un experto en la tecnica sabria realizar facilmente.
La primera realizacion que funciona bajo los segundos metodos de ruido y normalizacion y ademas utiliza los tiempos de nivel de voltaje de GND1 como se muestra en la Figura 17I (descritos mas adelante en esta descripcion) es el modo mejor.
Segunda realización
La Figura 21 muestra una segunda realizacion del sensor de imagen. En esta realizacion alternativa, el circuito de amplificacion analogico 21 y el sustractor analogico 17 de la primera realizacion en la Figura 1 son reemplazados por el circuito de amplificacion digital 21' y el sustractor digital 17', respectivamente, encontrados despues del ADC
24. Alternativamente, las funciones del circuito de amplificacion analogico 21 y el sustractor analogico 17 pueden ser reemplazadas y realizadas por un circuito digital o un procesador integrado programable que ejecute instrucciones del ordenador (computador) que cuando se ejecuten hagan que el procesador programable integrado realice esas funciones en datos digitales del ADC 24. La segunda realizacion puede funcionar como la primera realizacion.
Tercera realización
La Figura 22 muestra una tercera realizacion. En la tercera realizacion, los lectores de luz 16, 16', el circuitos de amplificacion analogicos 21 y el sustractor analogico 17 de la primera realizacion en la Figura 1 se reemplazan por el lector de luz de triple-muestreo 16" que se muestra en la Figura 14C.
La Figura 14C muestra un esquema del lector de luz triple muestreo 16". El lector de luz de triple muestreo 16" comprende multiples circuitos de triple muestreo 150", cada uno compuesto por un primer par de capacitores 152, 154 y un segundo par de capacitores 153, 155. El primer par de capacitores 152, 154 comprende un primer capacitor 152 y un segundo capacitor 154, teniendo cada uno de ellos una primera capacitancia. El segundo par de capacitores 153, 155 comprende un tercer capacitor 153 y un cuarto capacitor 155, teniendo cada uno de ellos una segunda capacitancia. Se puede variar la relacion entre la primera y la segunda capacitancias. A modo de ejemplo, la proporcion puede determinarse con arreglo a un procedimiento de calibracion ejecutado en el sensor de imagen 10" o en el procesador externo 72 segun uno de los procedimientos de calibracion que se describen mas adelante en esta descripcion. Dentro de cada par, un capacitor esta acoplado electricamente a un terminal positivo "+" de un amplificador 180 y otro capacitor a un terminal negativo "-" del amplificador 180. Juntos, cada par, el amplificador 190 y un par de capacitores de realimentacion 190 conectados entre terminales de salida y terminales de entrada del amplificador 180 pueden realizar una resta entre dos serales muestreadas de tension en los capacitores dentro del par. El lector de luz 150" puede realizar una primera resta para restar una segunda tension del segundo capacitor de una primera tension del primer capacitor, una segunda resta para restar una cuarta tension del cuarto capacitor de una tercera tension del tercero capacitor y una tercera resta para restar una segunda diferencia resultante de la segunda resta de una primera diferencia resultante de la primera resta cerrando los conmutadores 182 a 184 y abriendo los conmutadores 190, 170 y 171, dando a cada una de la primera y la segunda diferencias un peso igual a la primera y la segunda capacitancias, respectivamente. Cuando los dos conmutadores 170, 171 estan cerrados, el lector de luz de triple muestreo 16" efectivamente realiza la primera a la tercera restas a la vez sin tener que formar serales intermedias para la primera o la segunda diferencias. Asi, el lector de luz de triple muestreo 16" es capaz de realizar uno de entre el primero al tercer metodo de ruido sin formar todas las diferencias de ruido primera a la tercera de los metodos de ruido respectivos. Asimismo, el lector de luz de triple muestreo 16" es capaz de realizar cualquier de entre el primero al tercer metodo de normalizacion sin formar todas las diferencias de normalizacion primera a tercera segun los metodos de normalizacion respectivos. Asi, esta claro que el lector de luz 16" es capaz de llevar a cabo el cuarto metodo de ruido que requiere una resta entre las tres serales constituyentes de componentes de la seral de ruido, y el cuarto metodo de normalizacion que requiere una resta entre las tres serales constituyentes de componentes de la seral normalizada de respuesta a luz, sin tener que generar las diferencias intermedias de ruido/normalizacion. De las tres serales constituyentes que se combinan para formar la seral de ruido, una primera seral que es muestreada por solo un capacitor del primer par de capacitores tiene un peso de la primera capacitancia, una segunda seral que es muestreada por un capacitor del primer par de capacitores y un capacitor del segundo par de capacitores tiene un peso de una suma o una diferencia entre las primera y segunda capacitancias, y una tercera seral que es muestreada por solo un capacitor del segundo par de capacitores tiene un peso de la segunda capacitancia. Lo mismo es valido para las tres serales constituyentes que se combinan para formar la seral normalizada de respuesta a luz.
Aunque se muestra y se describe un solo amplificador 180, se sobreentiende que puede utilizarse mas de un amplificador en el circuito de lector de luz 16".
Para capturar una seral de ruido y una seral normalizada de respuesta a luz para un pixel 14, el circuito de triple muestreo 150" puede muestrear la seral de salida de primera referencia, la seral de salida de reinicio comun y la seral de salida de primer reinicio de nodo de deteccion para formar la seral de ruido, y puede muestrear la seral de salida de segunda referencia, la seral de salida de respuesta a luz y la seral de salida de segundo reinicio de nodo de deteccion para formar la seral normalizada de respuesta a luz, segun el diagrama 15D y el diagrama de flujo 16. El circuito de triple muestreo 150" puede muestrear la seral de salida de primera referencia en el primer capacitor 152, la seral de salida de primer reinicio de nodo de deteccion en el cuarto capacitor 155 y la seral de salida de reinicio comun en el segundo capacitor 153 y en el tercer capacitor 154. Cuando los conmutadores 182 a 185, 170 y 171 estan cerrados y los conmutadores 158 a 165 y 190 estan abiertos, las cargas del primer al cuarto capacitor se transfieren a los capacitores 190 alrededor del amplificador 180. Esto lleva a cabo eficazmente una primera resta entre las serales muestreadas de salida almacenadas en el primero capacitor 152 y en el segundo capacitor 154, una segunda resta entre las serales muestreadas de salida almacenadas en el tercer capacitor 153 y en el cuarto capacitor 155 y una tercera resta entre los resultados de la primera y la segunda restas, habiendose dado multiplicadores sin signo (o pesos) de la primera y la segunda capacitancias a los resultados de la primera y la segunda restas, respectivamente, como el diagrama de flujo de la Figura 15A, excepto que no es necesario formar la primera y la tercera diferencias intermedias de ruido y normalizacion. Por lo tanto, la Figura 15D muestra un diagrama de flujo que describe adecuadamente una operacion de la tercera realizacion.
La Figura 17A muestra un ejemplo de como pueden secuenciarse las serales de muestreo SAM1 a SAM4 para operar la tercera realizacion segun el diagrama de flujo de la Figura 15A excepto formar las diferencias de ruido y normalizacion.
Alternativamente, el circuito de triple muestreo 150" puede muestrear la seral de salida de primera referencia en el primer capacitor 152 y el tercero 153, la seral de salida de reinicio comun en el segundo 154 capacitor, y la seral de primer reinicio de nodo de deteccion en el cuarto capacitor 155. Cuando los conmutadores 170 y 171, 182 a 185 estan cerrados, y los conmutadores 158 a 165 y 190 estan abiertos, las cargas del primer capacitor al cuarto se transfieren a los capacitores 190 alrededor del amplificador 180. Esto lleva a cabo eficazmente una primera resta entre las serales muestreadas de salida almacenadas en el primer capacitor 152 y el segundo capacitor 154,, una segunda resta entre las serales muestreadas de salida almacenadas en el tercer capacitor 153 y el cuarto capacitor 155, y una tercera resta entre los resultados de la primera y la segunda restas, habiendose dado multiplicadores sin signo (o pesos) de la primera y la segunda capacitancias, respectivamente, a los resultados de la primera y la segunda restas, como el diagrama de flujo de la Figura 15B excepto que no es necesario formar la primera y la segunda diferencias intermedias de ruido y normalizacion. La Figura 17B muestra un ejemplo de como pueden secuenciarse las serales SAM1 a SAM4.
Un adicional nivel de tercera referencia puede aplicarse en el primer metodo de ruido, como cuando se aplica el primer metodo de ruido en la primera realizacion, como ya se demostro en la Figura 17J. Como en la primera realizacion, para implementar el primer metodo de ruido, se puede modificar la Figura 17B para que sea la Figura 17J aradiendo un nivel de tercera referencia para aplicarse en el nodo de deteccion 111 inmediatamente despues del paso 304 y cambiando el muestreo de SAM3 para muestrear durante este nivel de tercera referencia y almacenar una seral muestreada de salida de tercera referencia en lugar de muestrear durante el nivel de primera referencia en el paso 300. La segunda diferencia de ruido en este caso es la seral muestreada de salida de tercera referencia menos la seral muestreada de primer reinicio de nodo de deteccion.
Asimismo, para los muestreos despues de exposicion a la luz, se puede aplicar un cuarto nivel de referencia en el nodo de deteccion 111 antes del segundo reinicio del nodo de deteccion en el paso 310 y el muestreo de SAM3 se traslada del paso 314 para muestrear la seral de salida de la cuarta referencia generada en este momento para almacenar una seral muestreada de salida de cuarta referencia. La segunda diferencia de normalizacion en este caso es la seral muestreada de cuarta referencia menos la seral muestreada de salida de segundo reinicio de nodo de deteccion.
Los tiempos de las serales de control se cambian del diagrama de tiempos de la Figura 16 de la primera realizacion y los circuitos de logica se cambian de los esquemas de la Figura 18A a la Figura 18D, como lo sabria realizar facilmente un experto en la tecnica. El tercer y el cuarto niveles de referencia pueden o no ser los mismos que el primer y el segundo niveles de referencia. Cuando difieren, un offset de CC puede restarse en un circuito analogico, en un circuito digital o en el procesador externo 72, como lo sabria realizar facilmente un experto en la tecnica.
Para el lector de luz 16", si bien la primeras y la segunda capacitancias proporcionan multiplicadores sin signo, puede aplicarse una inversion de signo a traves de una de varias formas. En una forma, las conexiones a las entradas "+" y "-" del primer capacitor 152 y del segundo capacitor 154 del amplificador pueden intercambiarse para conseguir una inversion de signo en la primera capacitancia y asimismo para las conexiones del tercer capacitor 153 y del cuarto capacitor 155 para aplicar una inversion de signo en la segunda capacitancia. De otra manera, las serales de muestreo SAM1 166 y SAM2 168 para el primer capacitor 152 y el segundo capacitor 154 pueden intercambiarse para aplicar una inversion de signo en la primera capacitancia, y asimismo las serales de muestreo SAM3 167 y SAM4 169 para el tercer capacitor 153 y el cuarto capacitor 155 para aplicar una inversion de signo en la segunda capacitancia.
Los multiplicadores sin signo ofrecidos por la primera y la segunda capacitancias pueden combinarse con una o mas formas de aplicar la inversion de signo en circuito(s) para proporcionar multiplicadores con signo. Una persona experta en la tecnica tiene claro que las invenciones de la presente solicitud no se limitan a las conexiones que se muestran en los esquemas o se describen en la descripcion, sino que abarcan diversas modificaciones, combinaciones y permutaciones posibles a traves de esas formas.
Al experto en la tecnica tambien le queda claro que similares inversiones de signo son aplicables en lectores de luz 16, 16'. Al experto en la tecnica le resulta evidente que las invenciones de la presente aplicacion que utilicen lectores de luz 16, 16' no estan limitadas a las conexiones que se muestran en los esquemas o se describen en la descripcion, sino que abarcan diversas modificaciones, combinaciones y permutaciones posibles a traves de esas formas.
Alternativamente, el circuito de muestreo triple 150" puede probar la seral de salida de primera referencia en el primer capacitor 152, el primer nodo de deteccion reinicia la seral en el segundo capacitor 154 y el cuarto capacitor 155 y la seral de salida de reinicio comun en el tercer capacitor 153. Cuando los conmutadores 182 a 185, 170 y 171 estan cerrados, y se abren los conmutadores 158 a 165 y 190, las cargas del primer al cuarto capacitores se transfieren a los capacitores 190 alrededor del amplificador 180. Esto lleva a cabo eficazmente una primera sustraccion entre las serales muestreadas de salida almacenadas en el primer capacitor 152 y el segundo capacitor 154, un segundo resta entre las serales muestreadas de salida almacenadas en el tercero capacitor 153 y el cuarto capacitor 155 y una tercera resta entre los resultados de la primera y la segunda restas, habiendose dado multiplicadores sin signo (o pesos) de la primera y la segunda capacitancias, respectivamente, a los resultados de la primera y la segunda restas, como el diagrama de flujo de la Figura 15C excepto que no es necesario formar el intermedio segundo y terceros diferencias de ruido y normalizacion. La Figura 17C muestra un ejemplo de como se pueden secuenciar las serales de muestreo SAM1 a SAM4.
El tercer capacitor 153 y el cuarto capacitor 155 pueden ser capacitores variables, cuya segunda capacitancia es seleccionada por una seral de control CVAL (no se muestra). Las Figuras 5-7 ilustran tres realizaciones posibles de este capacitor variable. Aunque solo dos valores de capacitancia son compatibles con los ejemplos que se muestran en las Figuras 5 a 7, mas valores de capacitancia son posibles por las modificaciones de los circuitos que se muestran como lo puede entender inmediatamente un experto en la tecnica. Ademas, el primer capacitor 152 y el segundo capacitor 154 tambien pueden ser capacitores variables para proporcionar mas selecciones para la relacion entre la primera y la segunda capacitancias.
La Figura 5 ilustra una realizacion de un capacitor variable. Tres capacitores C1, CS y C0 estan conectados en paralelo entre las terminales PIX y AMP. Los capacitores C0 y C1 estan en serie con los conmutadores S0 y S1, respectivamente, para controlar la conectividad. Cuando CVAL = 0, el conmutador S0 esta cerrado mientras que el conmutador S1 esta abierto, haciendo que el capacitor C0 se conecte mientras que el capacitor C1 se desconecta, con una capacitancia total de C0 + CS entre los terminales PIX y AMP. Cuando CVAL = 1, el conmutador S1 esta cerrado mientras que el conmutador S0 esta abierto, haciendo que el capacitor C1 se conecte mientras que el capacitor C0 se desconecta, dando una capacitancia total de C1 + CS entre los terminales PIX y AMP.
La Figura 6 ilustra otra realizacion de un capacitor variable. Dos capacitores C0 y C1 estan conectados en paralelo entre terminales PIX y AMP. El capacitor C0 y C1 ademas estan en serie con los conmutadores S0 y S1, respectivamente, para controlar la conectividad. Cuando CVAL = 0, el conmutador S0 esta cerrado mientras que el conmutador S1 esta abierto, haciendo que el capacitor C0 se conecte mientras que el capacitor C1 se desconecta, dando una capacitancia total de C0 entre los terminales PIX y AMP. Cuando CVAL = 1, el conmutador S1 esta cerrado mientras que el conmutador S0 esta abierto, haciendo que el capacitor C1 este conectado mientras que el capacitor C0 esta desconectado, dando una capacitancia total de C1 entre los terminales PIX y AMP.
La Figura 7 muestra otra realizacion de un capacitor variable. Dos capacitores CS y C1 estan conectados en paralelo entre terminales PIX y AMP. El capacitor C1 esta en serie con un conmutador S1 para controlar la conectividad. Cuando CVAL = 0, el conmutador S1 esta abierto, haciendo que el capacitor C1 se desconecte, dando una capacitancia total de CS entre los terminales PIX y AMP. Cuando CVAL = 1, el conmutador S1 esta cerrado, haciendo que el capacitor C1 este conectado, dando una capacitancia total de C1 + CS entre los terminales PIX y AMP.
Cuarta realización
La Figura 23 ilustra una cuarta realizacion de un sensor de imagen. A modo de ejemplo, a continuacion se describe una operacion de la cuarta realizacion de acuerdo con los segundos metodos de ruido y normalizacion. El lector de luz 16 puede muestrear la seral de salida de primera referencia en el primer capacitor 152 y la seral de salida de reinicio comun en el segundo capacitor 154, proporcionar la primera diferencia de ruido a partir del amplificador 180 para el ADC 24, muestrear la seral de salida de reinicio comun en el primer capacitor 152 y la seral de salida del primer reinicio de nodo de deteccion en el segundo capacitor 154 y proporcionar la tercera diferencia de ruido al ADC 24. El ADC 24 digitaliza la primera y la tercera diferencias de ruido. Las diferencias de ruido digitalizadas luego pueden transmitirse al procesador externo 72 que forma la seral de ruido con el segundo metodo de ruido. Alternativamente, la seral de ruido puede formarse en el sensor de imagen 11 por un circuito de computacion (no se muestra). De manera similar, el lector de luz 16 puede muestrear la seral de salida de segundo reinicio de nodo de deteccion en el primer capacitor 152 y la seral de salida de respuesta a luz en el segundo capacitor 154, proveer una tercera diferencia de normalizacion negada a partir del amplificador 180 al ADC 24, muestrear la seral de salida de segunda referencia en el primer capacitor 152 y la seral de salida de la respuesta a luz en el segundo capacitor 154, y proveer la primera diferencia de normalizacion al ADC 24. La primera y la tercera diferencias de normalizacion se digitalizan. Las diferencias de normalizacion digitalizadas pueden transmitirse al procesador externo 72 para combinarse para formar la seral normalizada de respuesta a luz segun el primer metodo de normalizacion. Alternativamente, puede formarse la seral normalizada de respuesta a luz en el sensor de imagen 11 por un circuito de computacion (no se muestra).
Tenga en cuenta que la tercera diferencia de normalizacion negada puede proporcionarse al ADC 24 en lugar de la tercera diferencia de normalizacion sin negacion, o viceversa, intercambiando las serales muestreadas por el primer capacitor 152 y el segundo capacitor 154, para proporcionar una polaridad de seral mas adecuada para la gama de entrada del ADC 24, algo bien conocido para un experto en la tecnica.
En la cuarta realizacion, el lector de luz 16 puede formar cualquiera de dos diferencias de ruido entre la primera a la tercera diferencias de ruido y cualquiera de entre dos diferencias de normalizacion entre la primera a la tercera diferencias de normalizacion, y transmitir las diferencias al ADC 24 que se van digitalizare y luego transmitirse al procesador externo 72 o bien procesarse en el sensor de imagen 11 para formar la seral del ruido y la seral normalizada de respuesta a luz segun el correspondiente metodo de ruido y normalizacion, respectivamente, y luego restar la seral de ruido de la seral normalizada de respuesta a luz para formar la seral sin ruido o para formar directamente la seral sin ruido con los dos pares de diferencias de ruido y normalizacion.
Como lo reconoceria inmediatamente un experto en la tecnica, la secuencia entre las serales SAM1 a SAM4 en las Figuras 17A-17E puede ser modificada para adaptarse a la cuarta realizacion reemplazando la seral SAM3 por la seral SAM1 y reemplazando la seral SAM4 por la seral SAM2. Por ejemplo, para aplicar los segundos metodos de ruido y normalizacion en la cuarta realizacion como se describio anteriormente, se puede modificar la Figura 17B para que sea la Figura 17L reemplazando los muestreos de SAM3 y SAM4 por los muestreos de SAM1 y SAM2, como se muestra en la Figura 17L. Despues de cada par consecutivo de muestreos de SAM1 y SAM2, el lector de luz 16 provee la correspondiente diferencia de ruido o normalizacion, luego procede al siguiente par.
Como otro ejemplo, para implementar los primeros metodos de ruido y normalizacion en la cuarta realizacion, se puede modificar la Figura 17B para que sea la Figura 17J aradiendo un tercer nivel de referencia para aplicarlo en el nodo de deteccion 111 inmediatamente despues del paso 304 y cambiar SAM3 para muestrear durante este tercer nivel de referencia y almacenar una seral muestreada de salida de tercera referencia en lugar de muestrear durante el primer nivel de referencia en el paso 300 y, a continuacion, modificar la Figura 17K reemplazando los muestreos de SAM3 y SAM4 por otro par de muestreos SAM1 y SAM2. Asimismo, para los muestreos despues de exposicion a la luz, un cuarto nivel de referencia se puede aplicar en el nodo de deteccion 111 antes del segundo reinicio de nodo de deteccion en el paso 310 y mover el muestreo de SAM3 del paso 314 para muestrear la seral de salida de la cuarta referencia en este momento para almacenar una seral muestreada de salida de cuarta referencia. Asimismo, un nuevo cambio de la Figura 17J para que sea la Figura 17K reemplaza los muestreos de SAM3 y SAM4 por otro par de muestreos SAM1 y SAM2. Los tiempos de las serales de control se cambian con respecto al diagrama de tiempos de la Figura 16 de la primera realizacion y los circuitos de logica se cambian con respecto a los esquemas de las Figuras 18A-18D, como sabria realizarlo facilmente un experto en la tecnica.
Como otro ejemplo, para implementar los terceros metodos de ruido y normalizacion en la cuarta realizacion, se pueden modificar las Figuras 17C-17M trayendo el primer nivel de referencia para aplicarlo en el nodo de deteccion 111 inmediatamente despues del primer reinicio del nodo de deteccion, manteniendo SAM1 para muestrear durante este primer nivel de referencia y, a continuacion, reemplazando los muestreos de SAM3 y SAM4 con otro par de muestreos SAM1 y SAM2. Asimismo, para los muestreos despues de la exposicion a la luz, el segundo nivel de referencia podra ser llevado a aplicar en el nodo de deteccion 111 antes del segundo reinicio del nodo de deteccion, manteniendo SAM1 para muestrear este segundo nivel de referencia y, a continuacion, reemplazando los muestreos de SAM3 y SAM4 con otro par de muestreos de SAM1 y SAM2. Tenga en cuenta que el muestreo de SAM4 puede sustituirse con el muestreo de SAM1, mientras que el muestreo de SAM3 puede sustituirse con el muestreo de SAM2. Los tiempos de las serales de control pueden cambiarse con respecto al diagrama de tiempos de la Figura 16 de la primera realizacion y los circuitos de logica pueden modificarse respecto a los esquemas de las Figuras 18A-18D, algo que sabria realizar facilmente un experto en la tecnica. Cabe seralar que aqui el segundo nivel de referencia tambien toma el papel del segundo nivel de trampolin. Sin embargo, como puede reconocer facilmente un experto en la tecnica, se puede proporcionar un segundo nivel de trampolin diferente del segundo nivel de referencia en la linea IN 120 y excitarse en el nodo de deteccion 111 a traves del conmutador de reinicio 112 entre el segundo nivel de referencia y el segundo reinicio de nodo de deteccion para ajustar el segundo nivel de reinicio de nodo de deteccion y de manera concomitante el nivel de respuesta a luz.
La cuarta realizacion puede modificarse para almacenar una seral de diferencia de ruido/normalizacion provista por el amplificador 180 en un capacitor como una seral analogica y, a continuacion, posteriormente restar entre esta seral analogica y la siguiente seral de diferencia de ruido/normalizacion provista por el amplificador 180, digitalizando el ADC 24 un resultado a partir de la sustraccion.
Realizaci�n quinta
La Figura 24 ilustra una quinta realizacion. En la quinta realizacion, los circuitos analogicos de amplificacion 21 y el sustractor analogico 17 de la primera realizacion en la Figura 1 son reemplazados por un multiplexor analogico 23 que tiene una salida acoplada al ADC 24. Cada una de serales de salida del lector de luz 19a, 19b transmite una diferencia de ruido o normalizacion que es multiplexada por el multiplexor analogico 23 a ser digitalizada por el ADC
24. Las diferencias digitalizadas de ruido y normalizacion pueden combinarse segun cualquiera de entre el primero al cuarto metodos de ruido y normalizacion en el sensor de imagen 11' por un circuito de computacion (no se muestra) o en el procesador externo 72.
Alternativamente, pueden usarse dos (o mas) ADCs cada ADC digitalizando salidas de lectores de luz 16, 16', respectivamente.
Realizaci�n sexta
En una sexta realizacion (no se muestra en el dibujo), cada seral de salida de primera referencia, la seral de salida de primer reinicio de nodo de deteccion, la seral de salida de reinicio comun, la seral de salida de segunda referencia, la seral de salida de segundo reinicio de nodo de deteccion y la seral de salida de respuesta a luz pueden ser muestreadas y digitalizadas directamente por uno o mas ADCs, secuencial o simultaneamente, luego posteriormente combinada aritmeticamente en el dominio digital, ya sea en el sensor de imagen por un circuito de computacion (no se muestra) o externamente en el procesador 72, segun cualquiera de los metodos de ruido y/o metodos de normalizacion, o incluso para formar el resultado de restar la diferencia de normalizacion del ruido seral, sometiendo cada una a una amplificacion respectiva, sin formar una o las dos diferencias de ruido y normalizacion.
Otras realizaciones y operaciones alternativas
Otras realizaciones alternativas del sensor de imagen son posibles. Por ejemplo, el ADC(s) en cada una de las realizaciones primera a sexta puede estar ubicado fuera del sensor de imagen, por ejemplo en un sustrato de semiconductores que es diferente del sustrato de semiconductores que soporta el sensor de imagen. Los lectores de luz 16, 16', 16 ", los circuitos analogicos de amplificacion 17, y el sustractor analogico 21 asimismo pueden estar ubicados fuera del sensor de imagen.
Otros modos alternativos de operaciones son posibles. Una primera variacion es que el segundo nivel de referencia puede tener un offset (en lo sucesivo "offset de referencia") hacia abajo con respecto a un nivel de tension que se transmite en la linea IN inmediatamente antes de que el conmutador de reinicio 112 cambie de una region de triodo a un estado OFF para el reinicio comun (en lo sucesivo "primer nivel de trampolin") (por ejemplo, en la Figura 17A el primer nivel de trampolin es tambien el nivel de primera referencia). A modo de ejemplo, como se muestra en la Figura 17, el nivel de segunda referencia puede ser en nivel VPH2, seleccionado cambiando DIN(1:0) a "01", mientras que el nivel de primera referencia tiene el nivel de VPH0, seleccionado cambiando DIN(1:0) a "11". El offset de referencia puede estar en una misma direccion y a una cantidad similar como el nivel de reinicio comun se desvia del primer nivel de trampolin (que es tambien el nivel de primera referencia), por ejemplo en 50mV del nivel de reinicio comun. Tener un offset de referencia distinto de cero tiene el beneficio de minimizar un offset cc en la seral de salida de respuesta a luz, ya que esos offset cc sometidos a alta amplificacion pueden saturar el amplificador 180 en el lector de luz. El offset de referencia puede elegirse entre 50mV y 300mV, preferiblemente de 150mV. Un offset cc separado en la seral de ruido debido a una diferencia entre los niveles de primera y segunda referencias puede reducirse posteriormente en el dominio digital en el combinador 50 o en el procesador externo 72. Alternativamente, el offset cc separado en la seral de ruido puede eliminarse en el dominio analogico antes de la digitalizacion por el ADC 24 por cualquiera de los metodos y circuitos analogicos de sustraccion de seral cc conocidos en la tecnica.
Incluso son posibles otras variaciones, como se describe a continuacion.
En una segunda variante, la linea IN 120 esta excitada a un primer nivel de trampolin que es superior al nivel de primera referencia. A modo de ejemplo, la Figura 17H muestra un primer nivel de trampolin superior despues de que se muestrea la seral de salida de primera referencia en el paso 300 y antes del paso 302. A modo de ejemplo, el primer nivel de trampolin puede obtenerse conmutando DIN(1:0) a "11" para seleccionar el nivel de VPH0, mientras que el nivel de primera referencia puede obtenerse conmutando conmutar DIN(1:0) a "10" para seleccionar el nivel de VPH1. El offset del primer nivel de trampolin por encima del nivel de la primera referencia (en lo sucesivo "primer offset de trampolin") puede cancelar parcialmente la caida de tension del nodo de almacenamiento y el nodo de deteccion durante el reinicio comun en el paso 302, por lo que se reduce un offset entre el nivel de primera referencia y el nivel de reinicio comun (en lo sucesivo "offset de reinicio ") y simultaneamente un offset cc en la seral de ruido. El primer offset de trampolin puede ser entre 50mV a 300mV, preferiblemente de 150mV. En este metodo, el nivel de segunda referencia puede ser el mismo que el nivel de primera referencia, ya que el nivel de reinicio del nodo de almacenamiento esta esencialmente cerca del nivel de primera referencia, como dentro de 100mV, por lo que un offset cc en la seral normalizada de respuesta a luz es asimismo reducido cuando se selecciona el nivel de segunda referencia para que sea igual al nivel de primera referencia.
En una tercera variante, la seral de GND1 de tierra virtual 156 en el lector de luz que se conecta a los capacitores 152 a 154 tiene un voltaje que varia entre un primer nivel de GND1 cuando se muestrea la seral de salida de primera referencia y un segundo nivel de GND1 cuando se muestrea la seral de salida de reinicio comun, una diferencia (en lo sucesivo "escalon de GND1") entre 50mV y 300mV, preferiblemente de 150mV. A modo de ejemplo, la Figura 17I muestra cambios de nivel de tension en el nodo de almacenamiento y la seral de GND1 156. El segundo nivel de GND1 se desvia en la misma direccion que el nivel de reinicio comun se desvia del nivel de primera referencia, que es tambien el primer nivel de trampolin en este ejemplo. La seral de GND1 156 toma el segundo nivel de GND1 al tomar los muestreos de la seral de salida de reinicio comun, las serales de salida de primera y segunda reinicios del nodo de deteccion y la seral de salida de respuesta a luz, mientras que al muestrear las serales de salida de primera y segunda referencias toma el primer nivel de GND1. El escalon de GND1 asi parcialmente cancela un offset cc entre el nivel de reinicio comun y el nivel de primera referencia y, simultaneamente, tambien un offset cc entre el nivel de luz de respuesta y el nivel de segunda referencia. El nivel de segunda referencia puede ser el mismo que el nivel de primera referencia, por ejemplo el nivel de VPH1 seleccionado por DIN (1:0) = "10". Un excitador de seral analogico para la seral de GND1 156 puede tener dos o mas niveles de salida, que son seleccionables por una entrada digital, similar al excitador de linea IN 17 y puede ser controlado por un circuito de logica construido segun una tecnica similar de construccion como el circuito de logica para generar las serales DIN(1:0).
La tercera variacion esencialmente utiliza una tecnica de cancelacion de offset analogico o sustraccion de cc en el lector de luz. Diferentes alternativas de esta tecnica son posibles, como se conoce en la tecnica. En una de las alternativas, en lugar de variar la seral de GND1 156, un par de capacitores de cancelacion de offset (no se muestra) pueden estar conectados a la entradas de "+" y "-" del amplificador 180 para realizar la cancelacion de offset. Estos capacitores de cancelacion de offset pueden ser cargados a voltajes dados, sus capacitancias pueden ser iguales a los capacitores de muestreo 152, 154 o diferentes. Cuando un circuito de muestreo 150, 150' o 150" del lector de luz esta conectado al amplificador 180 para transferir cargas, los capacitores de cancelacion de offset tambien se cargan a los voltajes dados, luego se conectan para transferir cargas a los capacitores de realimentacion 190 para efectuar la cancelacion de desvio.
Otra alternativa de esta tecnica es precargar los capacitores de realimentacion 190 a un tension diferencial adecuada (en lo sucesivo "voltaje de precarga") antes de cada transferencia de cargas a partir de un circuito de muestreo 150, 150' o 150". El voltaje de precarga tiene una direccion opuesta al offset de reinicio en el sentido de que la tension de precarga parcialmente cancela un cambio de la salida del amplificador 180 que ocurre debido al offset de reinicio. El voltaje de precarga puede incrementarse en magnitud por un aumento en una amplificacion del amplificador 270 (es decir, el amplificador 180 junto con los capacitores de realimentacion 190) cuando los capacitores de realimentacion 190 toman un valor menor de capacitancia.
En una cuarta variacion, el nivel de segunda referencia se proporciona en la linea IN 120 y la correspondiente seral de salida de segunda referencia no es muestreada despues de que se muestrea la seral de salida de respuesta a luz pero antes de desactivar el conmutador de reinicio 112 en el paso 310 que precede a la seral de salida de segundo reinicio del nodo de deteccion. A modo de ejemplo, la Figura 17G muestra los correspondientes niveles de voltaje del nodo de deteccion y del nodo de almacenamiento. Se inserta un paso 309 inmediatamente antes del paso 310 del diagrama de flujo. En el paso 309, el conmutador de reinicio 112 esta en una region de triodo, el conmutador de transferencia 117 esta en un estado OFF y la linea IN 120 es excitada al nivel de segunda referencia. La correspondiente seral de salida de segunda referencia en la linea OUT 124 es muestreada por una seral SAM1 y almacenada como seral muestreada de salida de la segunda referencia. Aunque la Figura 17G muestra que un segundo nivel de trampolin independiente es excitado en el nodo de deteccion 111 entre el nivel de segunda referencia y el reinicio de nodo de deteccion, un experto en la tecnica puede reconocer que el segundo nivel de trampolin puede tomar el mismo nivel de tension que el nivel de segunda referencia o diferente.
Es posible realizar varias combinaciones y permutaciones de las anteriores realizaciones, variaciones y tecnicas, y un experto en la tecnica podria realizarlas facilmente. Cada combinacion y permutacion tiene un correspondiente diagrama de tiempo y circuito logico para las serales de control globales que se pueden construir por modificaciones en el diagrama de tiempo de la Figura 16 y esquematica de circuito logico de las Figuras 18A a 18D, que se describe mas abajo, esto es algo que un experto en la tecnica podria realizar facilmente.
Generar señales de Control
Las diversas serales de control global RST, SEL, TF, DIN(1), DIN(0), SAM1, SAM2, SAM3, SAM4 y SUB pueden generarse en un circuito como el descodificador de fila 20. La Figura 18A y la Figura 18B muestran una realizacion de la logica para generar las serales DIN(1), DIN(0), SEL, TF, SAM1, SAM2, SAM3, SAM4 y RST de acuerdo con el diagrama de tiempo de la Figura 16. La logica puede incluir una pluralidad de comparadores 350 con una entrada conectada a un contador 352 y otra entrada conectada a serales de cableado que contienen un valor inferior de cuenta y un valor superior de cuenta. El contador 352 secuencialmente genera un recuento. Los comparadores 350 comparan la cuenta actual con los valores de cuenta superior e inferior. Si la cuenta actual se encuentra entre los valores de cuenta superior e inferior, los comparadores 350 proporcionan un logico 1. Los valores de cuenta superior e inferior de cada una de las serales de control pueden modificarse para apoyar intervalos diferentes de lo que se muestra en la Figura 16, como lo reconoceria facilmente un experto en la tecnica. Por ejemplo, para apoyar la secuencia de tiempo de serales SAM1, SAM2, SAM3 y SAM4 que se muestra en la Figura 17B, que difiere de la Figura 17A en que la seral SAM3 muestrea junto con la seral SAM1 en lugar de con la seral SAM2, el circuito logico en la Figura 18C puede modificarse de tal manera que el excitador que excita la seral SAM3 reciba la seral SAM1 en lugar de la seral SAM2.
Los comparadores 350 estan conectados a multiples puertas OR 358. Las puertas OR 358 estan conectadas a biestables 360. Los biestables 360 proporcionan las correspondientes serales DIN(1), DIN(0), SEL, TF, SAM1, SAM2, SAM3, SAM4 y RST.
Los biestables 360 cambian entre una logica 0 y una logica 1 de acuerdo con la logica establecida por las puertas OR 358, los comparadores 350 y la cuenta actual del contador 352. Por ejemplo, las serales de cableado para el comparador acoplado con el biestable de DIN(1) pueden contener un valor de cuenta de 1 y un valor de cuenta de
22. Si la cuenta del contador es mayor o igual a 1 pero inferior a 22 el comparador 350 proporcionara una logica 1 que hara que el biestable DIN(1) 360 proporcionar una logica 1. Los valores de cuenta inferior y superior establecen la secuencia y la duracion de los pulsos que se muestran en la Figura 16.
El sensor 10, 10', 10 ", 11, 11' puede tener multiples excitadores 374 de reinicio RST(n) y transferir TF(n), estando conectado cada excitador 374 a una fila de pixeles y conectado a la salida Y de una puerta AND 375. La Figura 19 muestra una unidad del circuito de salida del decodificador de fila entre una fila de pixeles y el circuito que se muestra en las Figuras 18A hasta 18D. La Figura 20 ilustra una operacion del circuito de la Figura 19. El decodificador de fila 20 genera serales RSTEN(n), SELEN(n), TFEN(n) y cada una de las mismas puede tener un valor de logica de '1' o '0' en cualquier momento. A '1' permite que la correspondiente seral RST(n), SEL(n), TF(n) transmita una seral de pulso recibida de las serales de control globales RST, SEL y TF, respectivamente. Ademas, en los flancos ascendentes de la seral IN, cada una de las serales RST(n) y TF(n) se acopla capacitivamente a un mayor nivel de tension, como se muestra en la Figura 20, despues de que el excitador de triestado 374 excita RST(n) y TF(n), respectivamente, a un nivel alto, y luego en un triestado.
Teor�a de operación
A continuacion, se explica un efecto de cancelacion de ruido provisto por los sensores de imagen 10, 10', 10", 11, 11' que operan segun el primer metodo de ruido y el primer metodo de normalizacion con referencia a la secuencia de muestreo que se muestra en la Figura 17A. Posteriormente, se muestra que los segundos hasta los cuartos metodos de ruido y normalizacion son equivalentes a los primeros metodos de ruido y normalizacion, respectivamente.
Deje que LnQb designe la carga de ruido temporal en el nodo comun entre el nodo de almacenaje 115, el nodo de deteccion 111 y el canal del conmutador de transferencia 117 en paso 302, que . LnqC2 designe la carga de ruido temporal en el nodo de deteccion en paso 304, y que LnqC1 designe la carga de ruido temporal en el nodo de almacenaje en el paso 304. Estas son cargas de ruido temporal que afectan la primera imagen (es decir, la seral de ruido). Deje que LnQD1 designe la carga de ruido temporal en el nodo de almacenaje 115 en paso 310, que LnqD2 designe la carga de ruido temporal en el nodo de deteccion 111 en el paso 310, y que . Lnqe designe la carga de ruido temporal en el nodo comun entre el nodo de almacenaje 115, el nodo de deteccion 111 y el canal del conmutador de transferencia 117 en el paso 312. Estas son cargas de ruido temporal que afectan la segunda imagen (es decir, la seral normalizada de respuesta a luz).
En la primera imagen, las cargas de ruido temporal estan relacionadas como: LnQB -LnqC2 = LnqC1, debido a la conservacion de cargas. En la segunda imagen, las cargas de ruido temporal estan relacionadas como: LnqC1 + XqD2 = LnqE, debido a la conservacion de cargas. Al sustituir LnQC1 en ambas relaciones,
ΔnQE -ΔnQD2 -ΔnqB + ΔnqC2 = 0.
Las cargas de ruido temporal LnQE, LnQD2, Lnqb y LnQC2 tienen como resultado los voltajes de ruido temporal LnVGE, LnVGD2, LnVAB y LnVAC2, respectivamente, relacionados con las cargas de ruido temporal por -LnqE = CTotal.LnVGE, -LnqD2 = Cdeteccion.LnVGD2, -LnqB = CTotal.LnVAB, y -LnqC2 = Cdeteccion.LnVAC2, respectivamente. Cdeteccion es la capacitancia en el nodo de deteccion 111. CTotal es la capacitancia total en el nodo de almacenamiento 115, el nodo de deteccion 111, y las capacitancias de canal-a-puerta, puerta-a-drenador y puerta-a-fuente del conmutador de transferencia 117. Aqui, VGE = VG - VE, VGD2 = VG -VD2, VAB = VA - Vb, y VAC2 = VA - VC2.
Segun los primeros metodos de ruido y normalizacion, formar VAB y VAC2, en donde la primera y la segunda son diferencias de ruido, respectivamente, y VGE y VGD2, en donde la primera y la segunda son diferencias de normalizacion, respectivamente. La tercera imagen (es decir, la seral sin ruido), I3 = I2 -I1 = [CTotal.VGE Cdeteccion.VGD2] - [CTotal.VAB - Cdeteccion.VAC2], donde I1 = CTotal.VAB - Cdeteccion.VAC2 y I2 = CTotal.VGE - Cdeteccion.VGD2. El ruido temporal LnI3 = [CTotal.LnVGE -Cdeteccion.LnVGD2] - [CTotal.LnVAB -Cdeteccion.LnVAC2] = -(LnQE -LnQD2 -LnqB + LnqC2) = 0. En I3, CTotal.VGE es el unico termino que varia con la exposicion a la luz. Por lo tanto, I3 depende de VGE y no contiene ruidos temporales de conmutador que surgen debido a conmutaciones de transistores de reinicio y transferencia.
De manera similar, en los segundos metodos de ruido y normalizacion, formar VAB y VBC2, en donde la primera y la tercera son diferencias de ruido, respectivamente y VGE y VED2, en donde la primera y la tercera son diferencias de normalizacion, respectivamente. Aqui, VBC2 = VB - VC2 y VED2 = VE - VD2. La tercera imagen,
I3 = [CTotal.VGE - Cdeteccion.VGE -Cdeteccion.VGD2 + Cdeteccion.VGE] -[CTotal.VAB - Cdeteccion.VAB - Cdeteccion.VAC2 + Cdeteccion.VAB]
= [(CTotal -Cdeteccion).VGE - Cdeteccion.(VGD2 - VGE)] - [(CTotal - Cdeteccion).VAB - Cdeteccion.(VAC2 - VAB)]
= [(CTotal -Cdeteccion).VGE -Cdeteccion.VED2] - [(CTotal - Cdeteccion).VAB - Cdeteccion.VBC2]
= I2 - I1.
Aqui,
I1 = [(CTotal -Cdeteccion).VAB - Cdeteccion.VBC2]
y
Me2 = [(CTotal - Cdeteccion).VGE - Cdeteccion.VED2].
De manera similar, en los terceros metodos de ruido y normalizacion, formar VBC2 y VAC2, en donde la tercera y la segunda son diferencias de ruido, respectivamente, y VED2 y VGD2, en donde la tercera y la segunda son diferencias de normalizacion, respectivamente. Al sustituir VGE = VGD2 -VED2,
I2 = CTotal.VGE - Cdeteccion.VGD2 = (CTotal - Cdeteccion).VGD2 -CTotal.VED2.
Solo el segundo termino en I2 depende de la exposicion a la luz. Sustituyendo VAB = VAC2 -VBC2,
I1 = (CTotal - Cdeteccion).VAC2 - CTotal.VBC2.
La tercera imagen, I3 = I2 - I1 = [(CTotal - Cdeteccion).VGD2 - CTotal.VED2]: [(CTotal - Cdeteccion).VAC2 -CTotal.VBC2].
ES 2 400 278 � Calibraci�n
La calibracion puede realizarse para hallar un conjunto adecuado de multiplicadores con signo para los metodos de ruido y normalizacion elegidos, por ejemplo, multiplicadores con signo COEF1, COEF2 en la Figura 1 o la Figura 21,
o la primera y la segunda capacitancias del circuito de triple-muestreo 150" para el lector de luz de triple-muestreo 16" del sensor de imagen 10" de la Figura 22, o equivalente de mismo para las otras realizaciones. A continuacion, se describe un metodo de calibracion para buscar un conjunto adecuado de multiplicadores con signo.
Para cada pixel entre multiples pixeles que comparten un layout y una orientacion, formar una diferencia entre un par de serales sin ruido, en donde cada una se deriva formando una seral de ruido, seguida por una seral normalizada de respuesta a luz y, a continuacion, restando la seral de ruido de la seral normalizada de respuesta a luz. La diferencia tiene un ruido temporal residual pero nada de la media de la seral sin ruido. Formar cuadrados de las diferencias de multiples pixeles y una suma de los cuadrados. Puesto que ruidos temporales residuales de pixeles diferentes son independientes, la suma de los cuadrados es una buena aproximacion de un multiplo de una variacion del ruido residual de cada pixel, es decir 2nσ2, donde n es el numero de pixeles y σ2 es la varianza.
Para la pluralidad de pixeles, encontrar la suma de los cuadrados para cada uno de los dos conjuntos diferentes de multiplicadores con signo. Normalizar cada suma dividiendo por un cuadrado de un numero que es directamente proporcional a la seral sin ruido que se produciria en el conjunto correspondiente de multiplicadores con signo, dada una duracion predeterminada de exposicion e iluminacion de los pixeles. Se prefiere el conjunto que da una menor suma normalizada de los cuadrados. Este procedimiento puede realizarse para mas de dos conjuntos de multiplicadores con signo para identificar un conjunto adecuado de multiplicadores con signo para formar la seral sin ruido para la pluralidad de pixeles.
A modo de ejemplo, la Figura 10 muestra un arreglo de layout de pixeles de dos orientaciones diferentes de layout en una matriz. En las columnas impares, los fotodiodos y los conmutadores de transferencia asumen una orientacion, mientras que asumen una orientacion diferente en las columnas pares. Debido a la asimetria entre estos dos grupos diferentes de pixeles, un error sistematico de coincidencia tiende a existir en capacitancias y otras caracteristicas electricas entre los grupos. Dentro de cada grupo, por otro lado, la semejanza entre pixeles ayuda a minimizar las discrepancias. Por lo tanto, se debe realizar la calibracion para producir un conjunto de multiplicadores con signo que son adecuados para cada grupo y cada grupo puede utilizar el conjunto que es adecuado para si mismo en los metodos de ruido y normalizacion.
La Figura 11 muestra otro ejemplo de disposicion de layout de los pixeles de dos orientaciones diferentes de layout en una matriz. La Figura 11 corresponde a una matriz de tres por dos de los fotodiodos 100a, 100 b y conmutadores de transferencia 117a, 117b correspondientes al esquema de la Figura 12, en donde dos fotodiodos 100a, 100b comparten un nodo de deteccion 111 mediante los conmutadores de transferencia 117a, 117b, respectivamente. Cada pixel comprende un fotodiodo 100a o 100b y un conmutador de transferencia 117a o 117b, y dos pixeles comparten un conmutador de reinicio 112, un transistor de salida 116 y un conmutador de seleccion 114. En las filas impares, los fotodiodos y los conmutadores de transferencia asumen una orientacion, mientras que en las filas pares asumen una orientacion diferente. Por la misma razon ya mencionada, puede realizarse una calibracion para producir un conjunto de multiplicadores con signo que sean adecuados para cada grupo, y cada grupo puede utilizar el conjunto que le resulte adecuado en los metodos de ruido y normalizacion.
Alternativamente, a partir del mismo pixel, pueden formarse mas de dos serales sin ruido, una pluralidad de pares entre las serales sin-ruido se restan y cuadran, las cuadrados se suman para formar una suma de cuadrados. Esas sumas de cuadrados de una pluralidad de pixeles similares pueden sumarse mas para formar una suma final de cuadrados. Este procedimiento se ilustra en la Figura 25 y la Figura 26. Con referencia a la Figura 26, cada q designa un conjunto diferente de multiplicadores con signo, cada p designa un grupo diferente de pixeles similares, existiendo Z conjuntos diferentes de multiplicadores con signo y P layouts de pixeles diferentes. Para cada combinacion de p y q, se ejecuta el proceso ilustrado por el diagrama de flujo de la Figura 25. En el diagrama de flujo de la Figura 25, se forman N+1 serales sin ruido para cada pixel en el grupo de pixel p. Cada par sucesivo de serales sin ruido de cada pixel en el grupo se resta y eleva al cuadrado. Los N cuadrados se suman y se pueden sumar todavia mas en todos los pixeles dentro del grupo.
A continuacion, se describe un procedimiento alternativo.
Para comparar dos conjuntos diferentes de multiplicadores con signo, capturar repetidamente primeras y segundas imagenes, manteniendo el sensor de imagen en la oscuridad o bajo una iluminacion suficientemente tenue de tal manera que la exposicion a la luz cause una seral de salida de respuesta a luz insignificante en comparacion con un ruido de reinicio de un pixel 14 en la matriz de pixeles 12, o bien que cause un cambio insignificante en la seral de salida de respuesta a luz, por ejemplo, debido a un ruido de disparo, en comparacion con el ruido de reinicio. Para cada uno de uno o mas pixeles, formar una seral sin ruido de cada par de un numero de pares de primeras y segundas imagenes, preferiblemente 9 o mas pares. Normalizar cada seral sin ruido dividiendo por un numero que
es directamente proporcional a una seral sin ruido libre de offset de cc que se produciria en el mismo conjunto de multiplicadores con signo si se da una iluminacion predeterminada no desderable en el pixel(s). Encontrar una variacion entre las serales sin ruido normalizadas. Se prefiere el conjunto de multiplicadores con signo que da una menor variacion. Este procedimiento se puede repetir para mas de dos conjuntos de multiplicadores con signo para hallar un conjunto de multiplicadores con signo que sea adecuado para formar una seral sin-ruido.
El sensor de imagen puede tener un circuito para controlar las capturas repetidas de primeras y segundas imagenes y ajustes de los multiplicadores con signo usados en los metodos de ruido y normalizacion. Alternativamente, pueden ajustarse los multiplicadores con signo bajo un control de un controlador externo (no se muestra) o ordenador (computador) (no se muestra).
Cualquiera de estos procedimientos de calibracion puede realizarse completamente en el sensor de imagen, o parcialmente en el sensor de imagen y parcialmente en el procesador externo. Alternativamente, se puede realizar una parte de este procedimiento en un ordenador (computador) independiente o bajo un control del ordenador (computador) independiente.
Puede escribirse un dato que corresponde a un conjunto de multiplicadores de amplificacion en una memoria no volatil o como configuracion de fusibles o antifusibles en el sensor de imagen o un dispositivo independiente que esta incluido o va a incluirse en el sistema de captura de imagen o, por ejemplo el procesador externo 72 o una tarjeta de memoria, como tarjetas de memoria flash conocidas.
El fin
Aunque en los dibujos adjuntos, se describen y muestran ciertas realizaciones de ejemplo, se sobreentiende que tales realizaciones son meramente ilustrativas de la invencion mas amplia y no son restrictivas, y que la presente invencion no se limita a las construcciones especificas y a los arreglos que se muestran y describen, ya que a los expertos en la tecnica se les pueden ocurrir otras varias modificaciones.
Por ejemplo, aunque se muestran y se describen tecnicas entrelazadas que comprenden lineas completas de una imagen, se sobreentiende que los datos pueden ser intercalados de manera que intervenga menos que una linea completa, o mas de una linea. A modo de ejemplo, la mitad de la primera linea de la imagen A se puede transferir, seguida por la mitad de la primera linea de la imagen B, seguida de la segunda mitad de la primera linea de la imagen A y asi sucesivamente. Asimismo, las dos primeras lineas de la imagen A pueden ser transferidas, seguidas por las dos primeras lineas de la imagen B, seguidas por la tercera y la cuarta lineas de la imagen A y asi sucesivamente.

Claims (11)

  1. REIVINDICACIONES
    1. Sensor de imagen, que comprende: un fotodetector; un transistor de salida que tiene una puerta acoplada para recibir una seral a partir de dicho fotodetector; un transistor de reinicio que tiene un drenador acoplado para reiniciar una puerta de dicho transistor de salida; un transistor de transferencia acoplado para transferir dicha seral a partir de dicho fotodetector a dicha puerta; un circuito de muestreo acoplado para recibir una seral de salida de dicho transistor de salida; y, un circuito de control que tiene un numero de configuraciones, que incluye: una primera configuracion para conmutar dicho transistor de reinicio para una primera region de triodo para que
    dicho transistor de salida proporcione una seral muestreada de salida de primera referencia; una segunda configuracion para conmutar dicho transistor de reinicio para un estado OFF y dicho transistor de
    transferencia para una segunda region de triodo para que dicho transistor de salida proporcione una seral muestreada de salida de reinicio comun; una tercera configuracion para conmutar dicho transistor de transferencia en un segundo estado OFF para que dicho
    transistor de salida proporcione una seral muestreada de salida de primer reinicio de nodo de deteccion; una cuarta configuracion para conmutar dicho circuito de muestreo para muestrear y almacenar dicha seral
    muestreada de salida de primera referencia cuando dicho transistor de reinicio esta en dicha primera region de triodo; una quinta configuracion para conmutar dicho circuito de muestreo para muestrear y almacenar dicha seral
    muestreada de salida de reinicio comun cuando dicho transistor de transferencia esta en dicha segunda region de
    triodo; y, una sexta configuracion para conmutar dicho circuito de muestreo para muestrear y almacenar dicha seral muestreada de salida de primer reinicio de nodo de deteccion cuando dicho transistor de transferencia esta en dicho segundo estado OFF.
  2. 2.
    Sensor de imagen de acuerdo con la 1a reivindicacion, caracterizado por el hecho de que comprende adicionalmente:
    una configuracion para formar una diferencia ponderada entre dicha seral muestreada de salida de primera referencia, dicha seral muestreada de salida de reinicio comun y dicha seral muestreada de salida de primer reinicio de nodo de deteccion.
  3. 3.
    Sensor de imagen de acuerdo con la 1a reivindicacion, caracterizado por el hecho de que comprende adicionalmente:
    una configuracion para formar una primera diferencia entre un primer par de dichas serales muestreada de salida.
  4. 4.
    Sensor de imagen de acuerdo con la 3a reivindicacion, caracterizado por el hecho de que dicha primera diferencia es una diferencia entre dicha seral muestreada de salida de primera referencia y dicha seral muestreada de salida de reinicio comun.
  5. 5.
    Sensor de imagen de acuerdo con la 3a reivindicacion, caracterizado por el hecho de que dicha primera diferencia es una diferencia entre dicha seral muestreada de salida de primera referencia y dicha seral muestreada de salida de primer reinicio de nodo de deteccion.
  6. 6.
    Sensor de imagen de acuerdo con la 3a reivindicacion, caracterizado por el hecho de que a dicha primera diferencia es una diferencia entre dicha seral muestreada de salida de reinicio comun y dicha seral muestreada de salida de primer reinicio de nodo de deteccion.
  7. 7.
    Sensor de imagen de acuerdo con la 3a reivindicacion, caracterizado por el hecho de que comprende adicionalmente:
    una configuracion para formar una segunda diferencia entre un segundo par de dichas serales muestreadas de salida; y,
    una configuracion para formar una diferencia entre dichas primera y segunda diferencias.
  8. 8.
    Metodo para cancelar un ruido en una seral de imagen generada a partir de un fotodetector conectado a un nodo de deteccion a traves de un conmutador de transferencia, que incluye: una etapa para muestrear una seral muestreada de salida de primera referencia; una etapa para muestrear una seral muestreada de salida de reinicio comun; una etapa para muestrear una seral muestreada de salida de primer reinicio de nodo de deteccion; una etapa para muestrear una seral muestreada de salida de segundo reinicio de nodo de deteccion; una etapa para muestrear una seral muestreada de salida de respuesta a luz;
    una etapa para muestrear una seral muestreada de salida de segunda referencia; y, una etapa para formar una seral de imagen sin-ruido a partir de dichas serales muestreadas de salida de primera y segunda referencias, dichas serales muestreadas de salida de primer y segundo reinicios de nodo de deteccion, dicha seral muestreada de salida de reinicio comun y dicha seral muestreada de salida de respuesta a luz.
  9. 9.
    Metodo de acuerdo con la 8a reivindicacion, caracterizado por el hecho de que comprende adicionalmente:
    una etapa para formar una seral de ruido a partir de dicha seral muestreada de salida de primera referencia, dicha seral muestreada de salida de reinicio comun y dicha seral muestreada de salida de primer reinicio de nodo de deteccion.
  10. 10.
    Metodo de acuerdo con la 9a reivindicacion, caracterizado por el hecho de que cada una de dicha seral muestreada de salida de primera referencia, dicha seral muestreada de salida de reinicio comun y dicha seral muestreada de salida de primer reinicio de nodo de deteccion recebe un multiplicador diferente con signo en la etapa para formar dicha seral de ruido.
    OFICINA ESPAÑOLA DE PATENTES Y MARCAS
    N.� solicitud: 201190041
    ESPA�A
    Fecha de presentación de la solicitud: 16.12.2009
    Fecha de prioridad:
    INFORME SOBRE EL ESTADO DE LA TECNICA
    51 Int. Cl. : H01L27/14 (2006.01)
    DOCUMENTOS RELEVANTES
    Categor�a
    56 Documentos citados Reivindicaciones afectadas
    A A
    JP 2000165764 A (CANON KK) 16.06.2000, resumen. US 2003085402 A1 (TAY HIOK NAM [US]) 08.05.2003, figura 8. 1-10 1-10
    Categor�a de los documentos citados X: de particular relevancia Y: de particular relevancia combinado con otro/s de la misma categoría A: refleja el estado de la técnica O: referido a divulgación no escrita P: publicado entre la fecha de prioridad y la de presentación de la solicitud E: documento anterior, pero publicado después de la fecha de presentación de la solicitud
    El presente informe ha sido realizado • para todas las reivindicaciones • para las reivindicaciones n�:
    Fecha de realización del informe 02.08.2013
    Examinador B. Pérez García Página 1/4
    INFORME DEL ESTADO DE LA TÉCNICA
    N� de solicitud: 201190041
    Documentaci�n mínima buscada (sistema de clasificación seguido de los símbolos de clasificación) H01L Bases de datos electrónicas consultadas durante la búsqueda (nombre de la base de datos y, si es posible, términos de
    b�squeda utilizados) INVENES, EPODOC
    Informe del Estado de la Técnica Página 2/4
    OPINI�N ESCRITA
    N� de solicitud: 201190041
    Fecha de Realización de la Opinión Escrita: 02.08.2013
    Declaraci�n
    Novedad (Art. 6.1 LP 11/1986)
    Reivindicaciones Reivindicaciones 1-10 SI NO
    Actividad inventiva (Art. 8.1 LP11/1986)
    Reivindicaciones Reivindicaciones 1-10 SI NO
    Se considera que la solicitud cumple con el requisito de aplicación industrial. Este requisito fue evaluado durante la fase de examen formal y técnico de la solicitud (Artículo 31.2 Ley 11/1986).
    Base de la Opinión.-
    La presente opinión se ha realizado sobre la base de la solicitud de patente tal y como se publica.
    Informe del Estado de la Técnica Página 3/4
    OPINI�N ESCRITA
    N� de solicitud: 201190041
    1. Documentos considerados.-
    A continuación se relacionan los documentos pertenecientes al estado de la técnica tomados en consideración para la realización de esta opinión.
    Documento
    Número Publicación o Identificación Fecha Publicación
    D01
    JP 2000165764 A (CANON KK) 16.06.2000
    D02
    US 2003085402 A1 (TAY HIOK NAM [US]) 08.05.2003
  11. 2. Declaración motivada según los artículos 29.6 y 29.7 del Reglamento de ejecución de la Ley 11/1986, de 20 de marzo, de Patentes sobre la novedad y la actividad inventiva; citas y explicaciones en apoyo de esta declaración
    Se considera D01 el documento del estado de la técnica anterior más próximo al objeto de la invención. Siguiendo la redacción de la reivindicación 1, el documento D01 describe un sensor de imagen, que comprende: -un fotodetector (PD); -un transistor de salida (MSF) que tiene una puerta acoplada para recibir una señal a partir de dicho fotodetector; -un transistor de reinicio (MRES) que tiene un drenador acoplado para reiniciar una puerta de dicho transistor de salida; -un transistor de transferencia (MTX) acoplado para transferir dicha señal a partir de dicho fotodetector a dicha puerta; -un circuito de muestreo acoplado para recibir una señal de salida de dicho transistor de salida (fig 1); y, -un circuito de control que tiene un número de configuraciones, que incluye:
    -
    una primera configuración para conmutar dicho transistor de reinicio para una primera región de tr�odo (fig 2, phi RES) para que dicho transistor de salida proporcione una señal muestreada de salida de primera referencia (N1);
    -
    una segunda configuración para conmutar dicho transistor de reinicio para un estado OFF (FIG 2, RES) y dicho transistor de transferencia para una segunda región de tr�odo (fig 2, TX) para que dicho transistor de salida proporcione una señal muestreada de salida de reinicio común (N2); Sin embargo, existe una diferencia significativa entre ambos documentos. En la solicitud se añaden cuatro configuraciones más que en D01. Esto supone el efecto técnico de que mediante el citado circuito de control se generen hasta seis señales muestreadas de salida diferentes. Tres de estas señales se pueden usar para crear una señal de ruido empleando un circuito de resta y as� formar una diferencia ponderada entre las tres. Las otras tres señales se pueden utilizar para crear una señal normalizada de respuesta a la luz obteniendo también una diferencia ponderada entre dichas tres señales. La señal de ruido se resta a la señal normalizada de respuesta a la luz y as� se crea una señal sin ruido. El problema técnico objetivo es cómo realizar dicha señal sin ruido. Esto aparece resuelto en la solicitud, sin haberse encontrado documentos en el estado de la técnica anterior que solucionen este problema. En resumen, se considera que la solicitud presentada cumple los requisitos de novedad y actividad inventiva para un experto en la materia, según los Arts. 6 y 8 de la Ley Española de Patentes.
    Informe del Estado de la Técnica Página 4/4
ES201190041A 2008-12-16 2009-12-16 Sensores de imagen de cancelación de ruido Expired - Fee Related ES2400278B1 (es)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US13808508P 2008-12-16 2008-12-16
US61/138,085 2008-12-16
US25782509P 2009-11-03 2009-11-03
US61/257,825 2009-11-03
PCT/IB2009/055799 WO2010044081A2 (en) 2008-12-16 2009-12-16 Noise-cancelling image sensors

Publications (3)

Publication Number Publication Date
ES2400278A2 ES2400278A2 (es) 2013-04-08
ES2400278R1 ES2400278R1 (es) 2013-08-27
ES2400278B1 true ES2400278B1 (es) 2014-06-24

Family

ID=42106985

Family Applications (1)

Application Number Title Priority Date Filing Date
ES201190041A Expired - Fee Related ES2400278B1 (es) 2008-12-16 2009-12-16 Sensores de imagen de cancelación de ruido

Country Status (13)

Country Link
US (4) US8451348B2 (es)
EP (1) EP2377156A2 (es)
JP (2) JP5732707B2 (es)
CN (1) CN102257616B (es)
BR (1) BRPI0923519A2 (es)
DE (1) DE112009003725T5 (es)
ES (1) ES2400278B1 (es)
GB (1) GB2480927B (es)
HK (1) HK1165157A1 (es)
MX (1) MX2011006316A (es)
SG (1) SG172124A1 (es)
TW (2) TWI507034B (es)
WO (1) WO2010044081A2 (es)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8451348B2 (en) 2008-12-16 2013-05-28 Hiok Nam Tay Noise-cancelling image sensors
FR2942093B1 (fr) * 2009-02-06 2011-04-15 Trixell Sas Procede de correction d'images obtenues par une matrice de points photosensibles.
US8649594B1 (en) * 2009-06-04 2014-02-11 Agilence, Inc. Active and adaptive intelligent video surveillance system
US20120049041A1 (en) * 2010-09-01 2012-03-01 International Business Machines Corporation Switched rail circuitry and modified cell structure and method of manufacture and use
US8830334B2 (en) * 2010-11-30 2014-09-09 Aptina Imaging Corporation Systems and methods for providing shiftable column circuitry of imager pixel arrays
JP2013062611A (ja) * 2011-09-12 2013-04-04 Sony Corp 固体撮像素子およびカメラシステム
JP6056126B2 (ja) 2011-10-21 2017-01-11 ソニー株式会社 固体撮像装置およびカメラシステム
US10197501B2 (en) 2011-12-12 2019-02-05 Kla-Tencor Corporation Electron-bombarded charge-coupled device and inspection systems using EBCCD detectors
JP5990080B2 (ja) * 2012-10-05 2016-09-07 キヤノン株式会社 撮像システム、および撮像システムの駆動方法
JP6149408B2 (ja) * 2013-01-29 2017-06-21 株式会社リコー 固体撮像素子、画像読取装置及び画像形成装置
CN103986927B (zh) * 2013-02-08 2016-04-06 豪威科技股份有限公司 用于传感器故障检测的***及方法
US9767986B2 (en) 2014-08-29 2017-09-19 Kla-Tencor Corporation Scanning electron microscope and methods of inspecting and reviewing samples
US10748730B2 (en) 2015-05-21 2020-08-18 Kla-Tencor Corporation Photocathode including field emitter array on a silicon substrate with boron layer
WO2017022451A1 (ja) * 2015-07-31 2017-02-09 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
US10462391B2 (en) 2015-08-14 2019-10-29 Kla-Tencor Corporation Dark-field inspection using a low-noise sensor
US10778925B2 (en) 2016-04-06 2020-09-15 Kla-Tencor Corporation Multiple column per channel CCD sensor architecture for inspection and metrology
US10313622B2 (en) 2016-04-06 2019-06-04 Kla-Tencor Corporation Dual-column-parallel CCD sensor and inspection systems using a sensor
US9998700B1 (en) 2016-12-05 2018-06-12 Omnivision Technologies, Inc. Image sensor failure detection
US10943760B2 (en) 2018-10-12 2021-03-09 Kla Corporation Electron gun and electron microscope
KR20200098024A (ko) 2019-02-11 2020-08-20 삼성전자주식회사 이미지 센서의 펄스 생성기 및 이의 구동 방법
JP2021023680A (ja) * 2019-08-07 2021-02-22 ソニー・オリンパスメディカルソリューションズ株式会社 信号処理デバイス
CN110501691B (zh) * 2019-08-13 2022-03-08 Oppo广东移动通信有限公司 Tof模组的噪声滤除方法、tof模组及装置
JP7446182B2 (ja) * 2020-08-26 2024-03-08 東京エレクトロン株式会社 基板処理装置及びノイズ影響低減方法
CN112422955B (zh) * 2020-10-27 2022-08-12 西安微电子技术研究所 一种用于cmos图像传感器的adc固有噪声分析方法
US11330145B1 (en) 2021-06-10 2022-05-10 Bank Of America Corporation Image processing edge device for document noise removal
US20240014825A1 (en) * 2022-07-11 2024-01-11 Applied Materials, Inc. Algorithm for accurately converting a wide range of photo signals into an electrical current

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6714239B2 (en) * 1997-10-29 2004-03-30 Eastman Kodak Company Active pixel sensor with programmable color balance
US6369853B1 (en) * 1997-11-13 2002-04-09 Foveon, Inc. Intra-pixel frame storage element, array, and electronic shutter method suitable for electronic still camera applications
US6243134B1 (en) * 1998-02-27 2001-06-05 Intel Corporation Method to reduce reset noise in photodiode based CMOS image sensors
US6885396B1 (en) * 1998-03-09 2005-04-26 Micron Technology, Inc. Readout circuit with gain and analog-to-digital a conversion for image sensor
KR19990084630A (ko) * 1998-05-08 1999-12-06 김영환 씨모스 이미지 센서 및 그 구동 방법
JP2000165764A (ja) * 1998-09-24 2000-06-16 Alps Electric Co Ltd ディジタルテレビジョン信号受信ユニット
EP0999698B1 (en) * 1998-11-02 2013-06-19 Canon Kabushiki Kaisha Solid-state image pickup device and method of resetting the same
US6850278B1 (en) * 1998-11-27 2005-02-01 Canon Kabushiki Kaisha Solid-state image pickup apparatus
JP3592106B2 (ja) * 1998-11-27 2004-11-24 キヤノン株式会社 固体撮像装置およびカメラ
US6965408B2 (en) * 2000-02-28 2005-11-15 Canon Kabushiki Kaisha Solid-state image pickup device having a photoelectric conversion unit and a punch-through current suppression circuit
JP3667214B2 (ja) * 2000-08-25 2005-07-06 キヤノン株式会社 固体撮像装置およびその駆動方法
US6855937B2 (en) * 2001-05-18 2005-02-15 Canon Kabushiki Kaisha Image pickup apparatus
JP3827146B2 (ja) * 2001-09-12 2006-09-27 ソニー株式会社 固体撮像装置および固体撮像装置の駆動方法
US20030076431A1 (en) * 2001-10-24 2003-04-24 Krymski Alexander I. Image sensor with pixels having multiple capacitive storage elements
US6795117B2 (en) * 2001-11-06 2004-09-21 Candela Microsystems, Inc. CMOS image sensor with noise cancellation
US20030193594A1 (en) * 2002-04-16 2003-10-16 Tay Hiok Nam Image sensor with processor controlled integration time
JP3621400B2 (ja) * 2003-03-03 2005-02-16 松下電器産業株式会社 固体撮像装置およびその製造方法
JP4337373B2 (ja) * 2003-03-13 2009-09-30 株式会社ニコン 固体撮像素子及びそれを用いた固体撮像装置
JP4154268B2 (ja) * 2003-03-27 2008-09-24 キヤノン株式会社 撮像装置
JP4380403B2 (ja) * 2004-04-22 2009-12-09 ソニー株式会社 固体撮像装置および固体撮像装置の駆動方法
KR100672993B1 (ko) * 2005-01-19 2007-01-24 삼성전자주식회사 자가 승압 기능을 갖는 이미지 센서, 자가 승압 방법 및상기 이미지 센서 형성 방법
US7282685B2 (en) * 2005-04-14 2007-10-16 Micron Technology, Inc. Multi-point correlated sampling for image sensors
JP5320659B2 (ja) * 2005-12-05 2013-10-23 ソニー株式会社 固体撮像装置
JP2008017100A (ja) * 2006-07-05 2008-01-24 Olympus Corp 固体撮像装置
US7929035B2 (en) * 2007-03-08 2011-04-19 Imagerlabs, Inc. Ultra low noise CMOS imager
WO2008150283A1 (en) * 2007-05-21 2008-12-11 Micron Technology, Inc. Suppression of row-wise noise in cmos image sensors
BRPI0816352A2 (pt) * 2007-09-05 2015-02-24 Hiok Nam Tay Sensor de imagem; método para criar um valor de pixel para um sensor de imagem
JP4424753B2 (ja) * 2007-12-28 2010-03-03 キヤノン株式会社 固体撮像装置及びその駆動方法
JP4735684B2 (ja) * 2008-08-26 2011-07-27 日本テキサス・インスツルメンツ株式会社 固体撮像装置及びその駆動方法
US8451348B2 (en) 2008-12-16 2013-05-28 Hiok Nam Tay Noise-cancelling image sensors

Also Published As

Publication number Publication date
US8451348B2 (en) 2013-05-28
US9055246B2 (en) 2015-06-09
US20140063293A1 (en) 2014-03-06
EP2377156A2 (en) 2011-10-19
US8582004B2 (en) 2013-11-12
TWI618412B (zh) 2018-03-11
GB2480927B (en) 2014-10-15
BRPI0923519A2 (pt) 2016-01-26
DE112009003725T5 (de) 2012-10-11
CN102257616B (zh) 2013-11-20
US20140333803A1 (en) 2014-11-13
TW201103320A (en) 2011-01-16
JP5732707B2 (ja) 2015-06-10
GB201110216D0 (en) 2011-08-03
WO2010044081A3 (en) 2010-09-02
US20100149385A1 (en) 2010-06-17
CN102257616A (zh) 2011-11-23
MX2011006316A (es) 2011-09-01
ES2400278A2 (es) 2013-04-08
HK1165157A1 (en) 2012-09-28
ES2400278R1 (es) 2013-08-27
GB2480927A (en) 2011-12-07
SG172124A1 (en) 2011-07-28
TWI507034B (zh) 2015-11-01
WO2010044081A2 (en) 2010-04-22
TW201611611A (zh) 2016-03-16
US20130222653A1 (en) 2013-08-29
JP2012512555A (ja) 2012-05-31
JP2015111927A (ja) 2015-06-18
US8730358B2 (en) 2014-05-20

Similar Documents

Publication Publication Date Title
ES2400278B1 (es) Sensores de imagen de cancelación de ruido
US20220329748A1 (en) Comparator, ad converter, solid-state imaging device, electronic apparatus, and method of controlling comparator
CN101189863B (zh) 耦合电容匹配的共享放大器像素
US8411184B2 (en) Column output circuits for image sensors
US8233070B2 (en) Variable dynamic range pixel sensor cell, design structure and method
US20140226047A1 (en) Shared Readout Low Noise Global Shutter Image Sensor Method
US6881942B2 (en) Readout of array-based analog data in semiconductor-based devices
US20110058082A1 (en) CMOS Image Sensor with Noise Cancellation
TWI730457B (zh) 位元線安定速度增強
US9843756B2 (en) Imaging devices, arrays of pixels receiving photocharges in bulk of select transistor, and methods
JP4969792B2 (ja) 固体撮像装置
JP5070945B2 (ja) 固体撮像装置、撮像装置
JP2006064525A (ja) 光検出装置
CN105100655B (zh) 像素电路
JP6237392B2 (ja) 読出回路
WO2011055237A1 (en) Noise-cancelling image sensors
JP5430502B2 (ja) 光電変換装置
JP2006101559A (ja) 固体撮像装置
JP2006060294A (ja) 固体撮像素子
JP2006165688A (ja) 固体撮像装置
JP2008039466A (ja) 赤外線センサ

Legal Events

Date Code Title Description
FG2A Definitive protection

Ref document number: 2400278

Country of ref document: ES

Kind code of ref document: B1

Effective date: 20140624

FD2A Announcement of lapse in spain

Effective date: 20211004