ES2293013T3 - Sistema y metodo para formar un enlace multimedia bidireccional. - Google Patents
Sistema y metodo para formar un enlace multimedia bidireccional. Download PDFInfo
- Publication number
- ES2293013T3 ES2293013T3 ES03753442T ES03753442T ES2293013T3 ES 2293013 T3 ES2293013 T3 ES 2293013T3 ES 03753442 T ES03753442 T ES 03753442T ES 03753442 T ES03753442 T ES 03753442T ES 2293013 T3 ES2293013 T3 ES 2293013T3
- Authority
- ES
- Spain
- Prior art keywords
- data
- downstream
- frame
- upstream
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/242—Synchronization processes, e.g. processing of PCR [Program Clock References]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2350/00—Solving problems of bandwidth in display systems
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Exchange Systems With Centralized Control (AREA)
Abstract
Un sistema para formar un enlace digital multimedia, que comprende: un medio transmisor (7) que comprende medios (9) formadores de trama aguas abajo; un medio receptor (8) que comprende medios (12) eliminadores de trama aguas abajo; medios serializadores (1); y medios deserializadores (2) en el que: al menos un tipo de primeros datos multimedia de aguas abajo son introducidos a dichos medios (9) formadores de trama de aguas abajo para generar primeros datos en paralelo con trama aguas abajo, dichos primeros datos paralelos con trama de aguas abajo son introducidos a dichos medios serializadores (1) para generar primeros datos en serie con trama de aguas abajo, dichos datos en serie con trama de aguas abajo son transmitidos a dichos medios "deserializadores" (2) en series para generar segundos datos en paralelo con trama de aguas abajo, dichos segundos datos en paralelo con trama de aguas abajo son introducidos en dichos medios (12) eliminadores de trama de aguas abajo para generarsegundos datos multimedia de aguas abajo correspondientes al menos a dicho tipo de primeros medios multimedia de aguas abajo, dichos medios serializadores (1) están destinados a generar un primer reloj de sistema para dicho medio transmisor (7), dichos medios deserializadores (2) están destinados a recuperar dicho primer reloj de sistema desde dichos primeros datos en serie con trama de aguas abajo transmitidos a dichos medios deserializadores (2) y generan un segundo reloj de sistema que es síncrono a dicho primer reloj de sistema, dichos medios (9) formadores de trama de aguas abajo están destinados a multiplexar al menos dicho tipo de primeros datos de medios multimedia de aguas abajo a una estructura de trama de aguas abajo y añaden una información a dicha estructura de trama de aguas abajo para generar dichos primeros datos en paralelo con trama de aguas abajo, siendo usada dicha información para alineación de trama que es realizada en un lado de dicho medio receptor (8), dichos medios deserializadores (12) de aguas abajo están destinados a realizar dicha alineación de trama de dichos primeros datos en serie de aguas abajo utilizando dicha información y desmultiplexan dichos segundos datos en paralelo con trama de aguas abajo para generar dichos segundos datos multimedia de aguas abajo, en el que dichos medios (9) formadores de trama de aguas abajo están destinados a realizar dicho multiplexado de tal modo que dicha estructura de trama de aguas abajo proporciona al menos un enlace en serie y comprende para cada enlace en serie de una secuencia de super-tramas cada una de las cuales comprende una trama de sincronización seguida por un primer número predeterminado de tramas de datos, en el que dicha trama de sincronización comprende un segundo número predeterminado de bits de una primera sección, que comprende una única secuencia o secuencia conocida de diseños de bit que indican un comienzo de dicha trama de sincronización, y un tercer número predeterminado menos dicho segundo número predeterminado de bits de datos de cuerpo, y dicha trama de datos comprende dicho tercer número de bits de datos de cuerpo.
Description
Sistema y método para formar un enlace
multimedia bidireccional.
El presente invento se refiere a un sistema y
método para formar un enlace multimedia bidireccional de acuerdo
con los preámbulos de las reivindicaciones 1ª y 11ª, respectivamente
y en especial se refiere a una arquitectura así como a
características específicas tales como alineación de datos y
equilibrado de datos de corriente continua usados por tal sistema y
método.
Los sistemas digitales de satélite,
reproductores de DVD, cámaras digitales y HDTV (Televisión de Alta
definición), combinados con gráficos de PC, juegos e Internet
ofrecen una buena cantidad de datos de vídeo y audio digitales.
Estos datos multimedia son tratados digitalmente, y para completar
la infraestructura digital los datos deberían ser transmitidos y
presentados digitalmente sin ninguna pérdida conocida de las
tecnologías de transmisión y presentación analógicas.
Un método para la transmisión de datos
multimedia tales como datos de video, datos de audio y similares, es
un método que usa la norma IEEE 1394 que es corrientemente conocida
como Firewire o Enlace i. Tal método proporciona medios para una
elevada velocidad de transmisión de actualmente 400 Mbps y hasta
3200 Mbps en el futuro. Sin embargo, es necesario realizar una
comprobación de redundancia cíclica (CRC) o una comprobación similar
a fin de detectar y corregir errores de bit que ocurren durante la
transmisión o similar.
Además, la longitud máxima de un cable de par
trenzado que conecta dos dispositivos que realizan una transmisión
entre ellos está limitada a 4,5 m y la longitud máxima de una fibra
óptica multimodal que conecta dos dispositivos que realizan una
transmisión entre ellos está limitada a 100 m, ambos en caso de una
velocidad de transmisión de 400 Mbps.
Además, la tecnología de Firewire usa un
protocolo de alto nivel para comunicar entre el lado del transmisor
y el lado del receptor.
A partir del documento
EP-A-0.781.054 se ha conocido un
sistema y método de acuerdo con los preámbulos de las
reivindicaciones 1ª y 11ª, respectivamente.
A partir de ANONIMO: "Transceptor de Canal de
Fibra FC106 de 1.0625 Gbaudios" ST CATALOUGE, Septiembre de
1998, XP002234618 se ha conocido un sistema para formar un enlace
multimedia digital, que comprende medios de transmisión que
comprenden medios formadores de trama aguas abajo, medios receptores
que comprenden medios eliminadores de trama aguas abajo, medios
serializadores, y medios deserializadores, en los que al menos un
tipo de primeros datos multimedia de aguas abajo es introducido en
dichos medios formadores de trama de aguas abajo para generar
primeros datos en paralelo con trama de aguas abajo, dichos primeros
datos en paralelo con trama de aguas abajo son introducidos en
dichos medios serializadores para generar primeros datos en serie
con trama de aguas abajo, dichos datos en serie con trama de aguas
abajo son transmitidos a dichos medios deserializadores para
generar segundos datos en paralelo con trama de aguas abajo, dichos
segundos datos con trama de aguas abajo son introducidos en dichos
medios eliminadores de trama de aguas abajo para generar segundos
datos multimedia de aguas abajo que corresponden al menos a dicho
tipo de primeros datos multimedia de aguas abajo, dichos medios
serializadores generan un primer reloj de sistema para dichos medios
transmisores, dichos medios deserializadores recuperan dicho primer
reloj de sistema desde dichos primeros datos en serie con trama de
aguas abajo transmitidos a dichos medios deserializadores y generan
un segundo reloj de sistema que es síncrono con dicho primer reloj
de sistema, dichos medios formadores de trama de aguas abajo
multiplexan al menos dicho tipo de primeros datos multimedia de
aguas abajo a una estructura con trama de aguas abajo y añade una
información a dicha estructura con trama de aguas abajo para generar
dichos primeros datos en paralelo con trama de aguas abajo, siendo
usada dicha información para la alineación de trama que es realizada
en un lado de dichos medios receptores, dichos medios eliminadores
de trama de aguas abajo realizan dicha alineación de trama de
dichos primeros datos en serie de aguas abajo utilizando dicha
información y desmultiplexan dichos segundos datos en paralelo con
trama de aguas abajo para generar dichos segundos datos multimedia
de aguas abajo. Además, se ha descrito un método
correspondiente.
Es por ello un objeto del presente invento
proporcionar un sistema y método para formar un enlace multimedia
bidireccional que sea tolerante a los errores de bit, que
proporcione medios para una transmisión de datos de larga distancia
y que no use un protocolo de nivel elevado para transmisión de
datos.
En cuanto al sistema este objeto es resuelto por
el sujeto de la reivindicación 1ª y en cuanto al sistema este
objeto es resuelto por el sujeto de la reivindicación 11ª.
Otras modificaciones ventajosas del presente
invento son sujeto de las reivindicaciones dependientes.
Estos y otros aspectos del presente invento
resultarán evidentes y aclarados con referencia a las realizaciones
descritas más adelante consideradas en conexión con los dibujos
adjuntos, en los que:
La fig. 1 es una vista esquemática que muestra
un cartografiado de lógico a físico de acuerdo con una realización
del presente invento;
La fig. 2 es un diagrama de bloques de una
arquitectura de serializador/deserializador de acuerdo con la
realización del presente invento;
La fig. 3 es un diagrama de bloques de una
arquitectura de enlace multimedia de acuerdo con la realización del
presente invento;
La fig. 4 es una vista esquemática de una
estructura con trama de aguas abajo de acuerdo con la realización
del presente invento; y
La fig. 5 es una vista esquemática de una
estructura con trama de aguas arriba de acuerdo con la realización
del presente invento.
Con referencia a la fig. 1 se ha mostrado una
vista esquemática de un cartografiado lógico a físico de acuerdo
con una realización del presente invento. Como se ha mostrado en la
fig. 1 la representación lógica de un sistema de acuerdo con la
realización del presente invento proporciona varios canales lógicos
para cada tipo diferente de datos. En la realización del presente
invento se han transmitido datos de video, datos de audio y datos
de banda lateral y, así, hay previstos un canal de datos de video,
un canal de datos de audio y un canal de datos de banda lateral.
Los datos de video, datos de audio y datos de banda lateral son
cartografiados a varios enlaces físicos unidireccionales como se ha
mostrado en la fig. 1. Aunque se ha mostrado en la fig. 1 que hay
previstos tres enlaces físicos Enlace 0 a Enlace 2 debería
observarse que cualquier número de enlaces incluyendo un solo
enlace puede ser usado dependiendo de la aplicación respectiva y
requisitos en ancho de banda.
Se ha encontrado por los inventores del presente
invento que los requisitos de ancho de banda y latencia de tal
sistema son asimétricos. Un ancho de banda elevado es requerido para
transportar datos de video desde una fuente de video a un
consumidor de datos de video, sin embargo la latencia es
extremadamente relajada. Los datos de audio tienen requisitos de
ancho de banda bajo y de latencia relajada. Los datos de audio y de
video forman un trayecto de comunicación unidireccional desde una
fuente de video o audio a un consumidor de datos de video o audio
que es la dirección de aguas abajo. Además, datos de banda lateral
genéricos necesitan ser transmitidos para habilitar la
transferencia de datos de control o para comprobar o cambiar el
estado de la transferencia de datos. Este trayecto de comunicación
típicamente es bidireccional en una dirección de aguas abajo y de
aguas arriba y tiene requisitos de ancho de banda medio pero podría
requerir una latencia extremadamente baja.
El ancho de banda proporcionado por enlaces
físicos para transferencia de datos necesita ser usado tan
eficientemente como sea posible. Los requisitos de ancho de banda
alto de datos de video en el intervalo de 2 Gbit/s no permiten una
línea de codificación con mucha saturación, ya que velocidades de
datos por encima de 1 Gbit/s por enlace físico colocan demasiadas
cargas sobre el diseño de aplicación.
La propiedad eléctrica clave del enlace físico
es la capacidad de acoplamiento de corriente alterna. Las
aplicaciones consideradas conectan diferentes sistemas por encima
de 100 metros usando un cable STP. Para evitar intensidad de
corriente continua dentro del cable, se requiere el acoplamiento de
corriente alterna. Esto requiere que los datos en serie estén
equilibrados en corriente continua.
El único trayecto de comunicación entre los
medios transmisor y receptor son los propios enlaces en serie.
Ninguna otra señalización podría estar disponible. El medio receptor
tiene que ser capaz de sincronizar a la corriente de datos entrante
sin mecanismo adicional después de reposición, encendido o
desconexión del cable.
La fig. 2 es un diagrama de bloques de una
arquitectura de serializador/deserializador de acuerdo con la
realización del presente invento. Esta arquitectura está presente
en la dirección de aguas abajo desde una fuente hasta un
sumidero.
En la fig. 2 el signo de referencia 1 indica un
medio serializador, el signo de referencia 2 indica un medio
deserializador, el signo de referencia 3 indica un convertidor de
paralelo a serie, el signo de referencia 4 indica un primer PLL
(lazo bloqueado en fase), el signo de referencia 5 denota un
convertidor de serie a paralelo y el signo de referencia 6 indica
un segundo PLL.
Un reloj de referencia referenceClock es
introducido en el primer PLL 4 del medio serializador 1. Un reloj
de sistema de salida systemClock_Tx del primer PLL4 es conectado a
una entrada de reloj del convertidor 3 de paralelo a serie. El
segundo PLL 6 del medio deserializador 2 es conectado a una entrada
de datos en serie serialData del medio deserializador 2. Un reloj
de sistema de salida systemClock_Rx del segundo PLL 6 es conectado
a una entrada de reloj del convertidor 5 de paralelo a serie.
El primer PLL 4 multiplica el reloj de
referencia referenceClock para obtener un reloj de frecuencia
elevada systemClock_Tx. Los datos en paralelo parallelData_Tx son
serializados con el reloj de frecuencia elevada systemClock_Tx. Los
datos en serie serialData disparan el segundo PLL 6 para recuperar
el reloj de alta frecuencia para obtener un reloj de frecuencia
elevada recuperado systemClock_Rx. Los datos en serie serialData son
convertidos a un formato paralelo con el reloj de frecuencia
elevada recuperado systemClock_Rx.
El sistema de reloj del medio serializador 1
basado en el reloj de sistema de frecuencia elevada systemClock_Tx
y el sistema de reloj del medio deserializador 2 basado en el reloj
de frecuencia elevada recuperado systemClock_Rx son síncronos entre
sí.
Mientras el medio serializador 1 realiza una
denominada alineación de bits los datos en paralelo en la salida
del medio deserializador 2 no están alineados.
Ahora, se describirá la estructura detallada de
un enlace multimedia de acuerdo con la realización del presente
invento.
La fig. 3 es un diagrama de bloques de la
arquitectura de enlace multimedia de acuerdo con la realización del
presente invento.
Como se ha mostrado en la fig. 3, la
arquitectura de enlace multimedia comprende un medio transmisor 7 y
un medio receptor 8. El medio transmisor 7 comprende un medio 9
formador de trama aguas abajo, un medio 10 de conversión de serie a
paralelo aguas arriba y un medio 11 eliminador de trama aguas
arriba. El medio receptor 8 comprende un medio 12 formador de trama
aguas abajo, un medio 13 de conversión de paralelo a serie aguas
arriba y un medio 14 formador de trama aguas arriba. Además, el
medio transmisor 7 y el medio receptor 8 están conectados a través
de un número apropiado de medios serializadores 1 y medios
deserializadores 2 como se ha mostrado en la fig. 2. El número de
medios serializadores 1 y de medios deserializadores 2 y por ello el
número de enlaces físicos aguas abajo es ajustado basándose en el
ancho de banda requerido de la arquitectura de enlace multimedia.
Cuanto mayor es el ancho de banda requerido, mayor es el número de
enlaces físicos aguas abajo ajustado.
La entrada de datos de video VideoIn, la entrada
de datos de audio AudioIn y la entrada de datos de banda lateral de
aguas abajo SidebanInDs son entradas al medio 9 formador de tramas
de aguas abajo. Una salida del medio 9 formador de tramas de aguas
abajo es alimentada a una entrada de datos en paralelo
parallelData_Tx del medio serializador 1. Un sistema de salida de
reloj systemClock_Tx de los medios serializadores 1 está conectado
a una entrada de reloj del medio transmisor 7. El medio serializador
1 y el medio deserializador 2 están conectados a través de una o
más líneas de datos en serie de aguas abajo SerialData (aguas
abajo). Una salida de datos en paralelo parallelData_Rx del medio
deserializador 2 está conectada al medio eliminador de trama 12 de
aguas abajo. Una salida de reloj systemClock_Rx del medios
deserializador 2 está conectada a una entrada de reloj del medio
receptor 8. El medio 12 eliminador de trama emite datos de video
VideoOut, datos de audio AudioOut y datos de banda lateral de aguas
abajo SidebandOutDs. Los datos de banda lateral de aguas arriba
SidebandInUs son introducidos al medio 14 formador de tramas de
aguas arriba y su salida es conectada al medio de conversión 13 de
paralelo a serie de aguas arriba. El medio 3 de conversión de
paralelo a serie de aguas arriba está conectado a través de una
línea de datos en serie de aguas arriba SerialData (aguas arriba)
al medio 10 de conversión de serie a paralelo de aguas arriba. El
medio 11 eliminador de tramas de aguas arriba emite datos de banda
lateral de aguas arriba SidebandOutUs y su entrada es conectada al
medio 10 de conversión de serie a paralelo.
Una propiedad clave de la arquitectura de enlace
multimedia descrita anteriormente es la previsión del sistema de
reloj. La arquitectura de enlace multimedia se caracteriza por un
sistema de reloj síncrono en el medio transmisor 7 y el medio
receptor 8. El medio serializador 1 genera un reloj de sistema de
alta frecuencia systemClock_Tx para el medio transmisor 7. Además,
el medio serializador 1 desplaza los datos en serie con el reloj de
sistema de alta frecuencia systemClock_Tx. El medio deserializador 2
recupera el reloj del sistema de alta frecuencia systemClock_Tx del
medio transmisor 7 fuera de la corriente de bits en serie y
proporciona un reloj de sistema de alta frecuencia recuperado
systemClock_Rx, que es síncrono con el reloj del sistema de alta
frecuencia systemClock_Tx.
Este sistema de reloj habilita en una dirección
de aguas abajo una recuperación de bits de datos en serie sin
pérdidas sin la necesidad de relleno de bits (sin saturación de
ancho de banda para recuperación de bits).
Además, en una dirección de aguas arriba no se
requiere recuperación de reloj, ya que todos los relojes son
síncronos. También en la dirección de aguas arriba una recuperación
de bits de datos en serie sin pérdidas sin la necesidad de relleno
de bits es habilitada (sin saturación de ancho de banda para
recuperación de bits).
En la dirección aguas abajo, datos multimedia
tales como datos de vídeo, datos de audio y datos de banda lateral
son alimentados al medio 9 formador de trama de aguas abajo. El
medio 9 formador de trama de aguas abajo multiplexa estos datos
multimedia en una estructura de trama específica, añade información
a esta estructura de trama para alineación de la trama, que es
realizada en el medio receptor 8 y realiza la codificación de línea
de la estructura de trama, que asegura una corriente de datos en
serie equilibrada en corriente continua. Los datos de trama
paralelos son serializados en el medio serializador 1, transmitidos
a través de un medio de transmisión en serie tal como un cable STP
o un cable de fibra óptica o similar y finalmente convertidos de
nuevo a formato de datos paralelos en el medio deserializador 2. La
salida de datos paralelos en el medio deserializador 2 no está
alineada, ya que el proceso de deserializar empieza aleatoriamente
en la corriente de datos en serie. El medio 12 eliminador de trama
de aguas abajo realiza la alineación de los datos de trama
paralelos utilizando información específica de la estructura de
trama y desempaqueta los datos multimedia tales como datos de
vídeo, datos de audio, y datos de banda lateral.
En la dirección de aguas arriba, los datos de
banda lateral son alimentados al medio 14 formador de trama de
aguas arriba. El medio 14 formador de trama de aguas arriba
multiplexa estos datos a una estructura de trama específica y
convierte estos datos en símbolos equilibrados en c.c., que son
convertidos a una corriente de datos en serie en el medio 13 de
conversión de paralelo a serie, transmitidos a través de un medio de
transmisión en serie tal como un cable STP o un cable de fibra
óptica y finalmente convertidos de nuevo a un formato de datos
paralelos en el medio 10 de conversión de serie a paralelo. Debido a
la naturaleza síncrona del sistema de reloj total no se requiere la
recuperación del reloj en la dirección de aguas arriba. Los datos en
serie pueden ser muestreados con el reloj local de alta frecuencia.
Debido a los efectos del tiempo de ejecución sobre el trayecto de
transmisión de datos en serie y debido a desfases inevitables entre
los distintos relojes una alineación de fase es realizada dentro
del medio 13 de conversión de paralelo a serie. Los datos en
paralelo que son emitidos en el medio 10 de conversión de serie a
paralelo no son alineados, ya que el proceso de conversión de serie
a paralelo comienza aleatoriamente sobre la corriente de datos en
serie. El medio 11 eliminador de trama de aguas arriba realiza la
alineación de los datos de trama en paralelo y descodifica los
símbolos equilibrados en c.c., para obtener datos de banda lateral
SidebandOutUs.
La fig. 4 es una vista esquemática de una
estructura de trama de aguas debajo de acuerdo con la realización
del presente invento.
Debido a los requisitos del ancho de banda
elevado en la dirección de aguas abajo la estructura de trama de
aguas abajo necesita proporcionar la mayor eficiencia. Por ello, los
datos añadidos, que son requeridos para permitir la alineación de
los datos de trama, para realizar codificación de línea y para
seleccionar entre diferentes formatos de los datos multimedia,
necesitan ser tan pocos como sea posible. La estructura de trama
tiene que proporcionar medios para ancho de banda elevado y
trayectos de datos de latencia elevada así como para ancho de banda
bajo o medio y trayectos de datos de latencia extrema baja.
Para soportar un ancho de banda superior a 1
GBit/s es elegida la arquitectura de enlace escalable, para mantener
el ancho de banda por enlace alrededor de 1 Gbit/s.
La estructura de trama de aguas abajo mostrada
en la fig. 4 proporciona enlaces en serie múltiples. El elemento
básico es una super-trama
SUPER-frame. La super-trama
SUPER-frame comprende una trama de sincronización
SYNC-frame seguido por un primer número
predeterminado x de tramas de datos DATA-frames.
La trama de sincronización
SYNC-frame comprende un segundo número
predeterminado k de bits de una primera sección llamada sección
mágica y el número predeterminado de k bits de una segunda sección
llamada sección de cabecera seguido por un tercer número
predeterminado menos el segundo número predeterminado de
n-k bits de una sección de cuerpo o carga útil.
La trama de datos DATA-frame
comprende el segundo número predeterminado de k bits de una tercera
sección llamada sección de cabecera seguida por el tercer número
predeterminado de n bits de una sección de cuerpo.
La primera sección llamada sección mágica de una
trama de sincronización SYNC-frame comprende una
secuencia conocida y única de diseños de bit que indica un comienzo
de la trama de sincronización SYNC-frame.
La segunda sección llamada sección de cabecera
de la trama de sincronización SYNC-frame comprende
una información de control acerca de la codificación de línea y
acerca de un formato de datos multimedia dentro de los datos de
cuerpo. La codificación de línea garantiza una corriente de datos en
serie equilibrada en c.c. Por ello, los datos de cuerpo son
invertidos condicionalmente para mantener una cantidad igual de bits
"1" y "0" dentro de la corriente de datos en serie
durante un cierto periodo de tiempo.
El segundo número predeterminado de k bits
define la segunda sección llamada sección de cabecera, que da como
resultado 2k diseños binarios diferentes. Un subconjunto z de estos
2k diseños define cabeceras de trama válidas, ya que no todas las
permutaciones de bit posibles de k bits marcan información de
control válida. El restante o un subconjunto de
2k-z diseños de bits forma un conjunto de diseños
mágicos válidos MP1,..., Mpi. Uno de estos diseños mágicos es
elegido para tener un significado especial y es llamado diseño
mágico falso BMP. Este diseño mágico falso BMP puede no ocurrir
nunca en la codificación de línea elegida. Es definida una secuencia
sobre los diseños mágicos válidos MP1,..., Mpi.
\newpage
La alineación es realizada de acuerdo con el
siguiente algoritmo:
\newpage
Para soportar diferentes opciones de asignación
de ancho de banda para datos de vídeo, datos de audio y datos de
banda lateral, existen diferentes formatos de cuerpo, que son
seleccionados por bits de control de la sección de cabecera. Para
permitir la latencia inferior y trayectos de datos de baja
fluctuación para los datos de banda lateral los bits de cuerpo, que
llevan datos de banda lateral, son equiespaciados dentro de la trama
de sincronización SYNC-frame y la trama de datos
DATA-frame.
La fig. 5 es una vista esquemática de una
estructura de trama de aguas arriba de acuerdo con la realización
del presente invento.
Debido a los requisitos del ancho de banda medio
en la dirección de aguas arriba la estructura de trama de aguas
arriba no tiene que proporcionar mayor eficiencia sino fácil y
segura alineación de trama considerando la necesidad de una
alineación de fase de la corriente de datos en serie.
Como se ha mostrado en la fig. 5, la estructura
de trama de aguas arriba proporciona medios para un enlace en
serie. La estructura de trama básica comprende una secuencia de un
símbolo de sincronización S, seguido por un cuarto número
predeterminado, por ejemplo 10, símbolos de datos D, seguido por
otro símbolo de sincronización S, seguido por un quinto número
predeterminado, por ejemplo 8, símbolos de datos D y así
sucesivamente. Cada símbolo comprende 8 bits. Los símbolos son
obtenidos por un esquema de codificación 6B/8B específico. La
estructura asimétrica de la estructura de trama de aguas arriba
permite diferenciar entre dos símbolos de sincronización. Cada
símbolo de sincronización S proporciona medios para dos trayectos de
datos de ancho de banda bajo. Los símbolos de datos D proporcionan
medios para trayectos de datos de ancho de banda medio.
Como se ha descrito antes, hay prevista una
arquitectura que es muy escalable. Por un lado y como es obvio de
la fig. 4 la alta escalabilidad es conseguida por diferentes
composiciones de datos multimedia dentro de un enlace en serie y
por otro lado la alta escalabilidad es también conseguida
modificando el número de enlaces en serie usados en una aplicación
respectiva.
De acuerdo con el presente invento como se ha
descrito pueden realizarse transmisiones de hasta 100 m usando un
cable STP, se ha conseguido un método tolerante contra errores de
bit debido a la estructura de trama de los datos que no están
protegidos por un protocolo de protección de error tal como CRC o
paridad o similar, y se ha usado un protocolo de capa física
simplificado para realizar formación de tramas y alineación.
Aunque el presente invento ha sido descrito por
medio de una realización específica del presente invento no se ha
pretendido delimitar el presente invento a la realización específica
antes descrita. En su lugar, el presente invento pretende incluir
todas las modificaciones y enmiendas que caigan dentro del marco del
presente invento como se ha definido en las reivindicaciones
adjuntas.
Claims (18)
1. Un sistema para formar un enlace digital
multimedia, que comprende: un medio transmisor (7) que comprende
medios (9) formadores de trama aguas abajo; un medio receptor (8)
que comprende medios (12) eliminadores de trama aguas abajo; medios
serializadores (1); y medios deserializadores (2) en el que: al
menos un tipo de primeros datos multimedia de aguas abajo son
introducidos a dichos medios (9) formadores de trama de aguas abajo
para generar primeros datos en paralelo con trama aguas abajo,
dichos primeros datos paralelos con trama de aguas abajo son
introducidos a dichos medios serializadores (1) para generar
primeros datos en serie con trama de aguas abajo, dichos datos en
serie con trama de aguas abajo son transmitidos a dichos medios
"deserializadores" (2) en series para generar segundos datos
en paralelo con trama de aguas abajo, dichos segundos datos en
paralelo con trama de aguas abajo son introducidos en dichos medios
(12) eliminadores de trama de aguas abajo para generar segundos
datos multimedia de aguas abajo correspondientes al menos a dicho
tipo de primeros medios multimedia de aguas abajo, dichos medios
serializadores (1) están destinados a generar un primer reloj de
sistema para dicho medio transmisor (7), dichos medios
deserializadores (2) están destinados a recuperar dicho primer
reloj de sistema desde dichos primeros datos en serie con trama de
aguas abajo transmitidos a dichos medios deserializadores (2) y
generan un segundo reloj de sistema que es síncrono a dicho primer
reloj de sistema, dichos medios (9) formadores de trama de aguas
abajo están destinados a multiplexar al menos dicho tipo de
primeros datos de medios multimedia de aguas abajo a una estructura
de trama de aguas abajo y añaden una información a dicha estructura
de trama de aguas abajo para generar dichos primeros datos en
paralelo con trama de aguas abajo, siendo usada dicha información
para alineación de trama que es realizada en un lado de dicho medio
receptor (8), dichos medios deserializadores (12) de aguas abajo
están destinados a realizar dicha alineación de trama de dichos
primeros datos en serie de aguas abajo utilizando dicha información
y desmultiplexan dichos segundos datos en paralelo con trama de
aguas abajo para generar dichos segundos datos multimedia de aguas
abajo, en el que dichos medios (9) formadores de trama de aguas
abajo están destinados a realizar dicho multiplexado de tal modo
que dicha estructura de trama de aguas abajo proporciona al menos
un enlace en serie y comprende para cada enlace en serie de una
secuencia de super-tramas cada una de las cuales
comprende una trama de sincronización seguida por un primer número
predeterminado de tramas de datos, en el que dicha trama de
sincronización comprende un segundo número predeterminado de bits de
una primera sección, que comprende una única secuencia o secuencia
conocida de diseños de bit que indican un comienzo de dicha trama
de sincronización, y un tercer número predeterminado menos dicho
segundo número predeterminado de bits de datos de cuerpo, y dicha
trama de datos comprende dicho tercer número de bits de datos de
cuerpo, caracterizado porque dichos medios formadores de
trama de aguas abajo están además destinados a realizar dicho
multiplexado de tal modo que dicha trama de sincronización comprende
además dicho segundo número predeterminado de bits de una segunda
sección, que es una sección de cabecera que comprende información de
control acerca de la codificación de línea, en que dicha
codificación de línea garantiza una corriente de datos en serie
equilibrada en corriente continua, y acerca de un formato de datos
multimedia dentro de dichos datos de cuerpo, en el que dicho
segundo número predeterminado de bits de dicha sección precede a
dicho tercer número predeterminado menos dicho segundo número
predeterminado de bits de datos de cuerpo, y dicha trama de datos
comprende además dicho segundo número predeterminado de bits de una
tercera sección, que es una sección de cabecera que comprende
información de control, que precede a dicho tercer número de bits de
datos de cuerpo.
2. Un sistema según la reivindicación 1ª, en el
que al menos dicho tipo de primeros y segundos datos multimedia de
aguas abajo comprenden al menos un dato de entre datos de video,
datos de audio y datos de banda lateral.
3. Un sistema según la reivindicación 1ª o 2ª,
en el que dichos medios serializadores (1) y dichos medios
deserializadores 82) están conectados a través de un cable STP o un
cable de fibra óptica.
4. Un sistema según una de las reivindicaciones
1ª a 3ª, en el que: dicho medio transmisor (7) comprende además
medios (11) eliminadores de trama de aguas arriba y medios (10) de
conversión de serie a paralelo de aguas arriba, dicho medio
receptor (8) comprende además medios (14) formadores de tramas de
aguas arriba y medios (13) de conversión de paralelo a serie de
aguas arriba, primeros datos de banda lateral de aguas arriba son
introducidos a dichos medios (14) formadores de trama de aguas
arriba para generar primeros datos en paralelo con trama de aguas
arriba, dichos primeros datos en paralelo con trama son introducidos
a dichos medios (13) de conversión de paralelo a serie de aguas
arriba para generar primeros datos en serie con trama de aguas
arriba, dichos primeros datos en serie con trama de aguas arriba son
transmitidos a dichos medios (10) de conversión de serie a paralelo
de aguas arriba en serie para generar segundos datos en paralelo con
trama de aguas arriba, y dichos datos en paralelo con trama de
aguas arriba son introducidos a los medios (11) eliminadores de
trama de aguas arriba para generar segundos datos de banda lateral
de aguas arriba correspondientes a dichos primeros datos de banda
lateral de aguas arriba.
5. Un sistema según la reivindicación 4ª, en el
que dichos medios (14) formadores de trama de aguas arriba
multiplexan dichos primeros datos de banda lateral de aguas arriba a
una estructura de trama de aguas arriba para generar dichos
primeros datos en paralelo con trama de aguas arriba.
6. Un sistema según la reivindicación 5ª, en el
que dichos medios (14) formadores de trama de aguas arriba realizan
codificación de línea de dicha estructura de trama de aguas arriba
para asegurar que dichos primeros datos en serie con trama de aguas
arriba son una corriente de datos en serie equilibrada en corriente
continua.
\newpage
7. Un sistema según la reivindicación 5ª o 6ª,
en el que dichos medios (13) de conversión de paralelo a serie de
aguas arriba y dichos medios (10) de conversión de serie a paralelo
de aguas arriba están conectados a través de un cable STP o un
cable de fibra óptica.
8. Un sistema según una de las reivindicaciones
5ª a 7ª, en el dicha estructura de trama de aguas arriba
proporciona un enlace en serie y comprende una secuencia de un
símbolo de sincronización, seguido por un cuarto número
predeterminado de símbolos de datos, seguido por otro símbolo de
sincronización, seguido por un quinto número predeterminado de
símbolos de datos y así sucesivamente.
9. Un sistema según la reivindicación 8ª, en el
que dicho cuarto número predeterminado y dicho quinto número
predeterminado son diferentes entre sí.
10. Un sistema según la reivindicación 8ª o 9ª,
en el que dicho símbolo de sincronización y dicho otro símbolo de
sincronización son diferentes entre sí.
11. Un método para formar un enlace multimedia
digital, que comprende las operaciones de: introducir al menos un
tipo de primeros datos multimedia de aguas abajo a medios (9)
formadores de trama de aguas debajo de un medio transmisor (7) para
generar primeros datos en paralelo con trama de aguas abajo,
introducir dichos primeros datos en paralelo con trama de aguas
abajo a medios serializadores (1) para generar primeros datos en
serie con trama de aguas abajo, transmitir dichos datos en serie con
trama de aguas abajo a medios "deserializadores" (2) en series
para generar segundos datos en paralelo con trama de aguas abajo,
introducir dichos segundos datos en paralelo con trama de aguas
abajo a medios (12) eliminadores de trama de aguas debajo de un
medio receptor (8) para generar segundos datos multimedia de aguas
abajo correspondientes al menos a dicho tipo de primeros datos
multimedia de aguas abajo, generar un primer reloj de sistema para
dicho medio transmisor (7) por dichos medios serializadores (1),
recuperar dicho primer reloj de sistema desde dichos primeros datos
en serie con trama de aguas abajo transmitidos a dichos medios
deserializadores (2) y generar un segundo reloj de sistema que es
síncrono a dicho primer reloj de sistema por dichos medios
deserializadores (2), multiplexar al menos dicho tipo de primeros
datos de medios multimedia de aguas abajo a una estructura de trama
de aguas abajo y añadir una información a dicha estructura de trama
de aguas abajo por dichos medios (9) formadores de trama de aguas
abajo para generar dichos primeros datos en paralelo con trama de
aguas abajo, siendo usada dicha información para alineación de
trama que es realizada en un lado de dicho medio receptor (8), y
realizar dicha alineación de trama de dichos primeros datos en
serie de aguas abajo utilizando dicha información y desmultiplexar
dichos segundos datos en paralelo con trama de aguas abajo por
dichos medios eliminadores de trama (12) de aguas abajo para
generar dichos segundos datos multimedia de aguas abajo, en el que
dicho multiplexado es realizado de tal modo que dicha estructura de
trama de aguas abajo proporciona al menos un enlace en serie y
comprende para cada enlace en serie una secuencia de
super-tramas cada una de las cuales comprende una
trama de sincronización seguida por un primer número predeterminado
de tramas de datos, en el que dicha trama de sincronización
comprende un segundo número predeterminado de bits de una primera
sección, que comprende una única secuencia o secuencia conocida de
diseños de bit que indican un comienzo de dicha trama de
sincronización, y un tercer número predeterminado menos dicho
segundo número predeterminado de bits de datos de cuerpo, y dicha
trama de datos comprende dicho tercer número de bits de datos de
cuerpo, caracterizado porque dicho multiplexado es realizado
de tal modo que dicha trama de sincronización comprende además dicho
segundo número predeterminado de bits de una segunda sección, que
es una sección de cabecera que comprende información de control
acerca de la codificación de línea, en el que dicha codificación de
línea garantiza una corriente de datos en serie equilibrada en
c.c., y acerca de un formato de datos multimedia dentro de dichos
datos de cuerpo, en el que dicho segundo número predeterminado de
bits de dicha sección precede a dicho tercer número predeterminado
menos dicho segundo número predeterminado de bits de datos de
cuerpo, y dicha trama de datos comprende además dicho segundo
número predeterminado de bits de una tercera sección, que es una
sección de cabecera que comprende información de control, que
precede a dicho tercer número de bits de datos de cuerpo.
12. Un método según la reivindicación 11ª, en el
que al menos dicho tipo de primeros y segundos datos multimedia de
aguas abajo comprenden al menos un dato de entre datos de video,
datos de audio y datos de banda lateral.
13. Un método según la reivindicación 11ª o 12ª,
que comprende las operaciones de: introducir dichos primeros datos
de banda lateral de aguas arriba a unos medios (14) formadores de
trama de aguas arriba de dicho medio receptor (8) para generar
primeros datos en paralelo con trama de aguas arriba, introducir
dichos primeros datos en paralelo con trama a unos medios (13) de
conversión de paralelo a serie de aguas arriba de dicho medio
receptor (8) para generar primeros datos en serie con trama de aguas
arriba, transmitir dichos primeros datos en serie con trama de
aguas arriba a unos medios (10) de conversión de serie a paralelo de
aguas arriba de dicho medio transmisor (7) en series para generar
segundos datos en paralelo con trama de aguas arriba, e introducir
dichos datos en paralelo con trama de aguas arriba a unos medios
(11) eliminadores de trama de aguas arriba de dicho medio
transmisor (7) para generar segundos datos de banda lateral de aguas
arriba correspondientes a dichos primeros datos de banda lateral de
aguas arriba.
14. Un método según la reivindicación 13ª, que
comprende la operación de multiplexar dichos primeros datos de
banda lateral de aguas arriba a una estructura de trama de aguas
arriba por dichos medios (14) formadores de trama de aguas arriba
para generar dichos primeros datos de banda lateral con trama de
aguas arriba.
15. Un método según la reivindicación 14ª, que
comprende la operación realizar codificación de línea de dicha
estructura de trama de aguas arriba realizada por dichos medios (14)
formadores de trama de aguas arriba para asegurar que dichos
primeros datos en serie con trama de aguas arriba son una corriente
de datos en serie equilibrada en corriente continua.
16. Un método según la reivindicación 14ª o 15ª,
en el que dicha estructura de trama de aguas arriba proporciona un
enlace en serie y comprende una secuencia de un símbolo de
sincronización, seguido por un cierto número predeterminado de
símbolos de datos, seguido por otro símbolo de sincronización,
seguido por un quinto número predeterminado de símbolos de datos y
así sucesivamente.
17. Un método según la reivindicación 16ª, en el
que dicho cuarto número predeterminado y dicho quinto número
predeterminado son diferentes entre sí.
18. Un método según la reivindicación 16ª o 17ª,
en el que dicho símbolo de sincronización y dicho otro símbolo de
sincronización son diferentes entre sí.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/EP2003/010522 WO2005029869A1 (en) | 2003-09-22 | 2003-09-22 | System and method for forming a bidirectional multimedia link |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2293013T3 true ES2293013T3 (es) | 2008-03-16 |
Family
ID=34354390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES03753442T Expired - Lifetime ES2293013T3 (es) | 2003-09-22 | 2003-09-22 | Sistema y metodo para formar un enlace multimedia bidireccional. |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8000350B2 (es) |
| EP (1) | EP1665809B1 (es) |
| AT (1) | ATE378782T1 (es) |
| AU (1) | AU2003271630A1 (es) |
| DE (1) | DE60317578T2 (es) |
| ES (1) | ES2293013T3 (es) |
| WO (1) | WO2005029869A1 (es) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE60317578T2 (de) | 2003-09-22 | 2008-09-18 | Inova Semiconductors Gmbh | System und verfahren zur bildung einer bidirektionalen multimediaverbindung |
| US9420332B2 (en) | 2006-07-06 | 2016-08-16 | Qualcomm Incorporated | Clock compensation techniques for audio decoding |
| US8332518B2 (en) * | 2006-08-14 | 2012-12-11 | Intersil Americas Inc. | Bidirectional communication protocol between a serializer and a deserializer |
| EP3070863A1 (de) * | 2007-02-23 | 2016-09-21 | INOVA Semiconductors GmbH | Verfahren und vorrichtung zum übertragen eines seriellen datenrahmens |
| US9684482B2 (en) * | 2009-01-13 | 2017-06-20 | Synaptics Incorporated | Multi-monitor display system |
| JP5493459B2 (ja) * | 2009-05-08 | 2014-05-14 | ソニー株式会社 | 通信装置及び通信方法 |
| JP6126598B2 (ja) * | 2011-08-16 | 2017-05-10 | シリコン・ライン・ゲー・エム・ベー・ハー | 回路装置および信号を送信するための方法 |
| US9609336B2 (en) * | 2013-04-16 | 2017-03-28 | Fastvdo Llc | Adaptive coding, transmission and efficient display of multimedia (acted) |
| US9800886B2 (en) * | 2014-03-07 | 2017-10-24 | Lattice Semiconductor Corporation | Compressed blanking period transfer over a multimedia link |
| TWI631835B (zh) * | 2014-11-12 | 2018-08-01 | 弗勞恩霍夫爾協會 | 用以解碼媒體信號之解碼器、及用以編碼包含用於主要媒體資料之元資料或控制資料的次要媒體資料之編碼器 |
| CN108307672A (zh) * | 2015-04-29 | 2018-07-20 | 瑞典爱立信有限公司 | 利用低速率虚拟数据传输的微波链路传输控制 |
| US11154279B2 (en) | 2016-03-31 | 2021-10-26 | Bfly Operations, Inc. | Transmit generator for controlling a multilevel pulser of an ultrasound device, and related methods and apparatus |
| US10859687B2 (en) | 2016-03-31 | 2020-12-08 | Butterfly Network, Inc. | Serial interface for parameter transfer in an ultrasound device |
| KR20180019857A (ko) | 2016-08-17 | 2018-02-27 | 삼성전자주식회사 | 유에스비 통신 시스템 |
| WO2018236696A1 (en) | 2017-06-21 | 2018-12-27 | Schlumberger Technology Corporation | DOWNHOLE DATA TRANSMISSION AND SURFACE SYNCHRONIZATION |
| US11115623B2 (en) * | 2018-05-07 | 2021-09-07 | Maxim Integrated Products, Inc. | Systems and methods for asymmetric image splitter with line mark memory |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940002290B1 (ko) * | 1991-09-28 | 1994-03-21 | 삼성전관 주식회사 | 평판형 화상 표시장치 |
| US5410600A (en) * | 1991-11-18 | 1995-04-25 | Broadband Communications Products, Inc. | Pre-scramble encoding method and apparatus for digital communication |
| GB2262405A (en) | 1991-12-09 | 1993-06-16 | Sony Broadcast & Communication | Transmitting video signals with reduced horizontal and vertical blanking periods |
| US5835498A (en) * | 1995-10-05 | 1998-11-10 | Silicon Image, Inc. | System and method for sending multiple data signals over a serial link |
| US5940610A (en) * | 1995-10-05 | 1999-08-17 | Brooktree Corporation | Using prioritized interrupt callback routines to process different types of multimedia information |
| US5974464A (en) * | 1995-10-06 | 1999-10-26 | Silicon Image, Inc. | System for high speed serial video signal transmission using DC-balanced coding |
| JP3661890B2 (ja) * | 1995-12-15 | 2005-06-22 | ソニー株式会社 | 画像データ送信方法及び画像データ受信方法 |
| US6564269B1 (en) * | 1998-09-10 | 2003-05-13 | Silicon Image, Inc. | Bi-directional data transfer using the video blanking period in a digital data stream |
| US6530085B1 (en) * | 1998-09-16 | 2003-03-04 | Webtv Networks, Inc. | Configuration for enhanced entertainment system control |
| US7356051B2 (en) | 2001-01-24 | 2008-04-08 | Broadcom Corporation | Digital visual interface with audio and auxiliary data cross reference to related applications |
| US6954491B1 (en) * | 2001-06-14 | 2005-10-11 | Silicon Image, Inc. | Methods and systems for sending side-channel data during data inactive period |
| WO2005029740A1 (en) | 2003-09-22 | 2005-03-31 | Inova Semiconductors Gmbh | System ans method for remote controlled clock synthesis in transmission via a digital multimedia link |
| AU2003273916A1 (en) | 2003-09-22 | 2005-04-11 | Inova Semiconductors Gmbh | System and method for lossless reduction of bandwidth of a data stream transmitted via a digital multimedia link |
| DE60317578T2 (de) | 2003-09-22 | 2008-09-18 | Inova Semiconductors Gmbh | System und verfahren zur bildung einer bidirektionalen multimediaverbindung |
-
2003
- 2003-09-22 DE DE60317578T patent/DE60317578T2/de not_active Expired - Lifetime
- 2003-09-22 WO PCT/EP2003/010522 patent/WO2005029869A1/en active IP Right Grant
- 2003-09-22 ES ES03753442T patent/ES2293013T3/es not_active Expired - Lifetime
- 2003-09-22 AT AT03753442T patent/ATE378782T1/de not_active IP Right Cessation
- 2003-09-22 AU AU2003271630A patent/AU2003271630A1/en not_active Abandoned
- 2003-09-22 EP EP03753442A patent/EP1665809B1/en not_active Expired - Lifetime
-
2006
- 2006-03-22 US US11/386,542 patent/US8000350B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8000350B2 (en) | 2011-08-16 |
| EP1665809B1 (en) | 2007-11-14 |
| WO2005029869A1 (en) | 2005-03-31 |
| US20060179201A1 (en) | 2006-08-10 |
| DE60317578D1 (de) | 2007-12-27 |
| AU2003271630A1 (en) | 2005-04-11 |
| DE60317578T2 (de) | 2008-09-18 |
| EP1665809A1 (en) | 2006-06-07 |
| ATE378782T1 (de) | 2007-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2293013T3 (es) | Sistema y metodo para formar un enlace multimedia bidireccional. | |
| US6496540B1 (en) | Transformation of parallel interface into coded format with preservation of baud-rate | |
| ES2313873T3 (es) | Metodo para comunicar datos en sistemas de comunicacion. | |
| JP5125550B2 (ja) | 通信システム | |
| ES2426409T3 (es) | Dispositivo de recepción de señal de vídeo y sistema de transmisión de señal de vídeo | |
| JP4754646B2 (ja) | 信号ブロック列処理方法および信号ブロック列処理装置 | |
| US7627182B2 (en) | Method and apparatus for varied format encoding and decoding of pixel data | |
| US8000351B2 (en) | Source synchronous link with clock recovery and bit skew alignment | |
| US8830993B1 (en) | Extensible time space switch systems and methods for high capacity multi-service applications | |
| US7940809B2 (en) | Digital video interface with bi-directional half-duplex clock channel used as auxiliary data channel | |
| CN107276753B (zh) | 一种信道复用的量子密钥分发***及方法 | |
| KR20100020952A (ko) | 정보 스큐 및 리던던트 콘트롤 정보를 구비한 데이터 송신 장치 및 방법 | |
| US20090147896A1 (en) | Serializer-deserializer circuit with multi-format and multi-data rate capability | |
| JP5038207B2 (ja) | 伝送システム及びデータ伝送方法 | |
| WO2014183299A1 (zh) | 一种fec编解码的数据处理方法和相关装置 | |
| JPH07105766B2 (ja) | 通信用の複数の低帯域幅チャネルを通信用の単一の高帯域幅チャネルに変換するための装置及び方法 | |
| CN102710240A (zh) | 信号处理装置、方法、serdes 和处理器 | |
| CN106603095B (zh) | 一种高速低功耗pam4发射机 | |
| WO2014071640A1 (zh) | 以太数据处理的方法和装置 | |
| US20060164266A1 (en) | Synthesizing a remote controlled clock for data transmission via a digital multimedia link | |
| CN202085167U (zh) | 单纤多业务*** | |
| ES2476026T3 (es) | Receptor sincronizado | |
| CN101669305A (zh) | 在光电器件中使用的多模式集成电路 | |
| JP2013126035A (ja) | 光伝送システム及び光伝送方法 | |
| JP2004289567A (ja) | フレーム信号符号化通信方法及び符号化装置並びに符号化送信装置及び符号化受信装置 |