ES2261184T3

ES2261184T3 - Receptor para deteccion multiusuario de señales cdma.

Info

Publication number: ES2261184T3
Application number: ES00908594T
Authority: ES
Inventors: Alexander Reznik
Original assignee: InterDigital Technology Corp
Current assignee: InterDigital Technology Corp
Priority date: 1999-10-19
Filing date: 2000-02-11
Publication date: 2006-11-16
Anticipated expiration: 2020-02-11
Also published as: EP1222746A1; AU2990700A; KR20040083477A; ATE329414T1; US20030053526A1; US20080019429A1; KR100484993B1; CA2388024A1; CN1722626A; HK1054824A1; CA2388024C; NO20021809L; MXPA02003903A; CN1921323A; SG105560A1; KR100473215B1; JP2003512759A; DE60028592T2; CN1221083C; NO20021809D0

Abstract

Un supresor (17) de interferencia para uso en un receptor que separa las señales de comunicación recibidas (r) de una pluralidad de transmisores sobre una interfaz de CDMA en una pluralidad de señales deseadas (d(k)), cuyo supresor (17) de interferencia comprende: un procesador (21) de estimación de canal para recibir las señales de comunicación (r ) que produce unas estimaciones (h(k)) de respuesta de impulso para la pluralidad de señales deseadas (d(k) ) y que crea una matriz total (A) de sistema a partir de las mismas, cuyo procesador de estimación de canal está acoplado a un supresor (23) de estimación de datos y de interferencia, cuyo supresor (23) de estimación de datos y de interferencia se caracteriza por: un filtro adaptado (35) acoplado a las señales de comunicación (r) y a dicha salida (A) del procesador (21) de estimación de canal para entregar como salidas las estimaciones (g) de las señales deseadas a una primera entrada (+) de un sumador (37); dicho sumador (37) que tiene unasalida (z(m) ) acoplada a un supresor (39) de interferencia directa; dicho supresor (39) de interferencia directa que entrega como salida estimaciones escaladas que usan una primera multiplicación de matrices de la pluralidad de señales deseadas (d(m)) a una entrada de un contador de iteraciones (41); dicho contador de iteraciones (41) que tiene una primera salida (41a) acoplada a un procesador (43) de interferencia de realimentación; dicho procesador (43) de interferencia de realimentación que entrega como salida unas estimaciones de interferencia (c(m) )de las señales selectivas a una segunda entrada (-) de dicho sumador (37); y dichas estimaciones de interferencia (c(m) ) que son restadas de dicha salida (y) de filtro adaptado (35) durante m iteraciones por dicho contador de iteraciones (41), por lo cual dicho contador de iteraciones (41) entrega como salidas dichas estimaciones de la señales deseadas (d(m)) como la pluralidad de señales deseadas (d(k) ).

Description

Receptor para detección multiusuario de señales CDMA.

Antecedentes del invento Campo del invento

El presente invento se refiere en general a sistemas de comunicación digital con acceso múltiple. Más específicamente, el invento se refiere a un sistema DE receptor de supresión de interferencias en paralelo y a un método para la recepción simultánea de datos procedentes de múltiples usuarios.

Descripción de la técnica relacionada con el invento

Un sistema de comunicación con acceso múltiple permite a una pluralidad de usuarios acceder al mismo medio de comunicación para transmitir o recibir información. Los medios podrían comprender, por ejemplo, un cable de red en una red de área local (en adelante LAN), un hilo de cobre en el sistema telefónico clásico, o una interfaz de aire para comunicación inalámbrica.

En la Figura 1 se muestra un sistema de comunicación de acceso múltiple de la técnica anterior. A los medios de comunicación se les hace referencia como un canal de comunicación. Las técnicas de comunicación tales como el acceso múltiple con división de frecuencias (en adelante FDMA), el acceso múltiple con división de tiempos (en adelante TDMA), acceso múltiple con detección de portadora (en adelante CSMA), acceso múltiple con división de códigos (en adelante CDMA) y otras, permite que acceda más de un usuario al mismo medio de comunicación. Estas técnicas se pueden mezclar juntas creando variedades híbridas de esquemas de acceso múltiple. Por ejemplo, el modo dúplex de división de tiempo (en adelante modo TDD) de la propuesta de norma W-CDMA de tercera generación es una combinación de las técnicas TDMA y CDMA

En la Figura 2 se muestra un ejemplo de sistema de comunicación con la técnica CDMA de la técnica anterior. La CDNA es una técnica de comunicación en la que los datos se transmiten con una banda ancha (espectro ensanchado) mediante la modulación de los datos a transmitir con una señal de seudorruido. La señal de datos a transmitir podría tener un ancho de banda de solamente unos pocos miles de hercios distribuidos sobre una banda de frecuencia que podría ser de varios millones de hercios. El canal de comunicación se está usando simultáneamente por K subcanales independientes. Para cada subcanal, todos los demás subcanales aparecen como interferencia.

Como se ha mostrado en la Figura, un solo subcanal de un ancho de banda determinado se mezcla con un único código de ensanchamiento que repite un patrón predeterminado generado por un generador de secuencia de seudorruido (en adelante pn) de ancho de banda amplio. Estos códigos únicos de ensanchamiento de usuario son típicamente seudo-ortogonales entre sí, de tal manera que la intercorrelación entre los códigos de ensanchamiento es muy próxima a cero. Una señal de datos se modula con la secuencia de pn produciendo una señal digital de espectro ensanchado (banda ancha). Luego se modula una señal de portadora con la señal digital de espectro ensanchado y se transmite dependiendo del medio de transmisión. Un receptor desmodula la transmisión extrayendo la señal digital de espectro ensanchado. Los datos transmitidos se reproducen después de la correlación con la secuencia de adaptación de pn. Cuando los códigos de ensanchamiento son ortogonales entre sí, la señal recibida se puede correlacionar con una señal de usuario particular relacionada con el código particular de ensanchamiento de tal manera que solamente se intensifica la señal de usuario deseada relacionada con el código particular de ensanchamiento, mientras que las otras señales no se intensifican.

Cada valor del código de ensanchamiento se conoce como un "chip" y tiene una velocidad de variación de chip que es igual o mayor que la velocidad de variación de los datos. La relación entre la velocidad de variación de chip y la velocidad de variación de los datos de subcanal es el factor de ensanchamiento.

Para extender el intervalo posible de valores de la señal de datos, se usa un símbolo para representar más de dos valores binarios. Los símbolos ternario y cuaternario aceptan tres y cuatro valores, respectivamente. El concepto de un símbolo permite un mayor grado de información, puesto que el contenido de bits de cada símbolo impone una forma única de impulso. Dependiendo del número de símbolos usado, existe un número igual de formas de impulso único o formas de onda. La información en la fuente se convierte en símbolos que se modulan y transmiten a través del subcanal para su desmodulación en destino.

Los códigos de ensanchamiento en un sistema de CDMA se eligen de manera que minimicen la interferencia entre un subcanal deseado y todos los demás subcanales. Por tanto, el concepto estándar para desmodular el subcanal deseado ha sido tratar todos los otros subcanales como interferencia, similar a la interferencia que se manifiesta en el medio de comunicación. Los receptores diseñados para este procedimiento son receptores de un solo usuario, de filtro adaptado y de RASTRILLO.

Puesto que los diferentes subcanales realmente interfieren entre sí en cierto modo, otra solución es desmodular todos los subcanales en un receptor. El receptor puede escuchar a todos los usuarios que transmiten inmediatamente mediante la ejecución de un algoritmo de descodificación para cada uno de ellos en paralelo. Esta ideología se conoce como detección multiusuario. La detección multiusuario puede proporcionar una mejora significativa de prestaciones sobre los receptores de un solo usuario.

Con referencia a la Figura 3, se muestra un diagrama de boques de sistema de un receptor de CDMA de la técnica anterior que usa un detector multiusuario. Como saben los expertos en la técnica, el receptor podría incluir funciones tales como conversión descendente de radiofrecuencia (en adelante rf) y filtración correspondiente para canales de radiofrecuencia, conversión analógico-digital o desmodulación de señal óptica para unos medios de comunicación específicos. La salida del receptor es una señal tratada, analógica o digital, que contiene las señales ensanchadas combinadas de todos los subcanales activos. El detector multiusuario realiza la detección multiusuario y entrega como salida una pluralidad de señales que corresponden a cada subcanal activo. Se podrían tratar todos o un pequeño número del número total de subcanales.

Los detectores multiusuario óptimos son dispositivos con mucha intensidad de cálculo que realizan numerosas operaciones matemáticas y que por tanto son difíciles de implementar de un modo económico. Con el fin de minimizar la inversión, se han desarrollado detectores multiusuario subóptimos como detectores lineales y receptores de supresión de interferencias en paralelo (en adelante PIC) que requieren menos complejidad de cálculos como un compromiso que se aproxima a las prestaciones de los detectores óptimos. Los detectores lineales incluyen los descorrelacionadores, detectores de error cuadrático medio mínimo (en adelante MMSE), ecualizadores lineales de bloque de vector de coeficientes óptimos (o que fuerzan ceros, en adelante ZF-BLE ), y dispositivos similares. Los receptores de PIC se diseñan usualmente como receptores iterativos multietapa y se basan en decisión fácil (en adelante SD) o decisión difícil (en adelante HD).

En la Figura 4 se muestra un diagrama de bloque de sistema de un detector multiusuario lineal de la técnica anterior para comunicación CDMA síncrona o asíncrona. La salida de datos del receptor específico de medio de comunicación (como en la Figura 3) se acopla a un estimador de subcanal que estima la respuesta de impulso de cada símbolo transmitido en un subcanal respectivo. El detector lineal usa las estimaciones de respuesta de impulso junto con un código de ensanchamiento de subcanal para desmodular los datos de cada subcanal. Los datos se descargan como salida a los bloques de tratamiento de datos de subcanal. para los respectivos usuarios.

Para efectuar la detección en paralelo de usuarios de K subcanales en un sistema físico, se ejecutan métodos de detector lineal multiusuario como agrupaciones de puerta fija, microprocesadores, dispositivos de tratamiento de señales digitales (en adelante DSP) y dispositivos análogos. Los sistemas lógicos fijos permiten una velocidad mayor del sistema, mientras que los sistemas activados por microprocesador ofrecen flexibilidad de programación. Cualquiera de las dos realizaciones que sea responsable de la detección multiusuario realiza una secuencia de operaciones matemáticas. Para describir las funciones, las variables siguientes definen típicamente la estructura y funcionamiento de un detector lineal multiusuario.

K: = número total de usuarios/transmisores que están activos en el sistema,

N_{c}: = número de chips en un bloque de datos. Se requiere el número de chips, porque con factores {}\hskip0,2cm de ensanchamiento variables, este número es una medida común a todos los usuarios. Para el {}\hskip0,22cm caso de la CDMA síncrona, un símbolo del usuario con el máximo factor de ensanchamiento po- {}\hskip0,24cm dría constituir un bloque de datos. Por tanto, N_{c} se puede reducir para que sea igual al máximo fac- {}\hskip0,22cm tor de ensanchamiento.

W: = longitud de respuesta de impulso de canal de comunicación, en chips. Este es generalmente un {}\hskip0,23cm parámetro definido del sistema.

Q^{(k)}: = el factor de ensanchamiento del usuario k. El factor de ensanchamiento es igual al número de chips {}\hskip0,19cm que se usen para ensanchar un símbolo de datos de un usuario. Un sistema conoce los factores de {}\hskip0,19cm ensanchamiento con antelación, y no necesita estimarlos a partir de los datos recibidos.

N^{(k)}_{s}: = número de símbolos enviados por el usuario k.

N^{(k)}_{s}: = N_{c}/Q^{(k)}

N^{T}_{s} = \sum\limits^{k}_{k=1} N^{(k)}_{s}: = número total de símbolos enviados.

d^{(k)}: = datos (información) enviada por el usuario k. Los datos se presentan en la forma de un vector, {}\hskip0,2cm donde un vector es un conjunto ordenado de datos clasificados por una sola variable de clasi- {}\hskip0,22cm ficación. Para los fines de las operaciones vectoriales y matriciales que siguen, todos los vectores {}\hskip0,22cm se definen como vectores de columna. El elemento enésimo (nº) de d^{(k)} es el símbolo enésimo (nº) {}\hskip0,20cm transmitido por el usuario k-ésimo (kº),

h^{(k)}: = la respuesta de impulso del subcanal experimentada por el usuario k presentada como un vector. {}\hskip0,22cm Esta magnitud necesita estimarse en el receptor. A las estimaciones del receptor de las respuestas {}\hskip0,18cm de impulso de subcanal se hace referencia como h^{(k)}. Los elementos del vector h^{(k)} son típica- {}\hskip0,22cm mente números complejos, que modelan variaciones de amplitud y de fase que pueden introducirse {}\hskip0,20cm mediante el subcanal.

v^{(k)}: = código de ensanchamiento del usuario k, presentado como un vector. Para los fines de la detección {}\hskip0,20cm lineal multiusuario, es útil pensar en vectores que contienen la sección del código de ensancha- {}\hskip0,20cm miento que ensancha un símbolo particular. Por tanto, el vector v^{(k,n)} se define como el código de {}\hskip0,20cm ensanchamiento que se usa para ensanchar el símbolo nº enviado por el usuario kº. Matemática- {}\hskip0,20cm mente, se define como:

\quad: v^{(k,n)}_{i} = v^{(k)}_{i} \hskip0.3cm para \hskip0.3cm (n-1)Q^{(k)}+1\leq i \leq nQ^{(k)} y 0 para los demás i, donde i es el índice de clasificación de los elementos de vector,

r^{(k)}: = un vector que representa datos del usuario k, ensanchados por la secuencia de ensanchamiento {}\hskip0,22cm v^{(k)} y transmitidos a través de ese subcanal h^{(k)} de usuario. El vector r^{(k)} representa observaciones {}\hskip0,23cm de canal realizadas durante el período de tiempo cuando llega un bloque de datos. El elemento rº {}\hskip0,23cm del vector r^{(k)} se puede definir como

(Ecuación 1)r^{(k)}_{i} = \sum\limits^{N^{(k)}_{s}}_{n=1} d^{(k)}_{n} \sum\limits^{W}_{j=1} h^{(k)}_{j} v^{(k,n)}_{i-j+1}

La señal recibida en el receptor incluye todas las señales de usuario r^{(k)} más ruido. Por tanto, se puede definir el vector r de datos recibidos como sigue:

(Ecuación 2)r = \sum\limits^{K}_{k=1} r^{(k)} + n

El vector n de la Ecuación 2 representa ruido introducido por el canal de comunicación.

La Figura 5 muestra un sistema y un método de un detector lineal multiusuario de la técnica anterior. Los vectores h^{(k)} de respuesta estimada de impulso de subcanal y los códigos de ensanchamiento v^{(k)} se usan para crear una matriz de respuesta de transmisión de sistema para cada usuario k. Una matriz es un bloque de números clasificados por dos variables de clasificación. La matriz está dispuesta en una parrilla rectangular, siendo la primera variable de clasificación un índice de fila y la segunda variable de clasificación un índice de columna.

Una matriz de respuesta de transmisión de sistema para un usuario k se designa típicamente por A^{(k)}. El elemento de la fila i-ésima (iª) columna n-ésima (nª) se designa por A _{i,n}^{(k)} y se define como:

(Ecuación 3)A_{i,n}{}^{(k)} = \sum\limits^{W}_{j=1} h^{(k)}_{j} v^{(k,n)}_{i-j+1}

Cada columna de la matriz A^{(k)} corresponde a una respuesta de filtro adaptado para un símbolo particular enviado por el usuario k durante el período de interés. Refiriéndose de nuevo a la Figura 5, los datos recibidos r se adaptan a una combinación de todos los códigos de ensanchamiento de usuario y respuestas de impulso de subcanal. Por tanto, A^{(k)} contiene N_{s}^{(k)} respuestas de filtro adaptado. Las columnas de A^{(k)} son de la forma

1

donde cada vector b_{n}^{(k)} tiene una dimensión de

(Ecuación 5)Q^{(k)} + W-1,

y está descentrada con respecto a la parte más alta de la matriz A_{n}^{(k)} en

(Ecuación 6)Q^{(k)}(n-1)

Como los códigos de ensanchamiento no son periódicos sobre los tiempos de los símbolos, h_{i}^{(k)} \neq b_{j}^{(k)} para i \neq j. A los elementos de un vector que podrían ser valores distintos a cero se hace referencia como el soporte del vector. Por tanto, b_{n}^{(k)} es el soporte de A_{n}^{(k)}.

Una vez que se ha creado una matriz de transmisión de sistema para cada usuario, se crea una matriz total de respuesta de transmisión de sistema, designada por A, mediante la concatenación de las matrices de transmisión de sistema para todos los usuarios como se muestra a continuación:

(Ecuación 7)A = [A^{(1)},...A^{(k)},...A^{(K)}].

De acuerdo con las técnicas de modulación de la técnica anterior, los elementos de h^{(k)} pueden ser números complejos. Entonces se deduce que los elementos de A que no son ceros pueden ser números complejos.

Un ejemplo de matriz total A de respuesta de transmisión de sistema para un detector multiusuario de la técnica anterior ensamblado de acuerdo con las Ecuaciones 4, 5, 6 y 7 es el siguiente:

\vskip1.000000\baselineskip

2

para dos usuarios (k=2) que tienen dieciséis chips en un bloc de datos (N_{c} = 16), una longitud de respuesta de impulso de canal de cuatro (W= 4) y un factor de ensanchamiento para el primer usuario de dos (\Omega^{(1)} = 2) y un factor de ensanchamiento para el segundo usuario de cuatro (\Omega_{(2)} = 4). En la matriz total resultante de respuesta de transmisión de sistema, A_{i}, b_{n,i}^{(k)} designa el elemento i-ésimo (iº) de la respuesta combinada de sistema y canal para el símbolo enésimo (nº) del usuario k-ésimo (kº).

Los datos recibidos r se tratan usando la matriz total A de respuestas de transmisión de sistema, que representa un banco de respuestas de filtro adaptado para crear un vector de salidas de filtro adaptado que se designa como y. La operación de filtración adaptada se define como

(Ecuación 9)y = A^{H} r

La matriz A^{H} representa la traspuesta hermitiana (o compleja) de la matriz A. La traspuesta hermitiana se define como

A^{H}_{ij} = \upbar{A}_{ji}

donde la barra superpuesta designa la operación de tomar un conjugado de un número complejo. Las salidas de filtro adaptado se multiplican luego por la inversa de una matriz objetivo O. La matriz objetivo O representa el tratamiento que diferencia cada tipo de receptor lineal. Se obtiene a partir de la matriz A de transmisión de sistema.

El receptor de ecualizador lineal de bloque de vector de coeficientes óptimos (en adelante ZF- BLE) es un receptor lineal con una matriz objetivo especificada como O = A^{H}A. El receptor de ecualizador lineal de bloque de vector de coeficientes óptimos de error cuadrático medio mínimo (en adelante MMSE-BLE) es un receptor lineal con una matriz objetivo especificada como O = AHA + v^{2}I, donde v^{2} es la varianza del ruido presente en cada uno de los símbolos del vector de datos recibidos r y la matriz I se conoce como una matriz de identidad. Una matriz de identidad es cuadrada y simétrica, con Íes en su diagonal principal y ceros en todos los demás puntos. El tamaño de la matriz de identidad se elige de tal manera que haga válida la operación de adición de acuerdo con las reglas del álgebra lineal.

Para un descorrelacionador (receptor de descorrelación), la matriz A se simplifica ignorando las respuestas de canal h^{(k)}, considerando solamente los códigos de ensanchamiento y sus propiedades de intercorrelación (interferencia). Una matriz de intercorrelación, referenciada comúnmente como R, se construye en general para receptores del tipo descorrelacionador. Esta matriz se puede construir suponiendo que W = 1 y h_{i}^{(k)} = 1 en la definición de A que se ha dado anteriormente (es decir, la respuesta de canal de todo subcanal es un impulso). Entonces, la matriz de intercorrelación R es la matriz objetivo O según se ha definido para el receptor ZF-BLE. Un descorrelacionador a menudo sirve como un sub-proceso de un receptor de detección multiusuario más complejo. Una vez que se ha creado la matriz objetivo, el detector multiusuario invierte la matriz, designada por O^{-1}.

Luego se multiplica la inversa de la matriz objetivo por el vector y de salida de filtro adaptado para producir estimaciones del vector d de datos donde d (estimado) = O^{-1} y. La inversión de la matriz objetivo O es un proceso complejo, que implica mucho cálculo. El número de operaciones requerido para realizar este proceso aumenta como el cubo del tamaño de la matriz O. Para la mayoría de los receptores síncronos con técnica CDMA, el tamaño de O es muy grande, lo cual hace impracticable el proceso de inversión. Las técnicas que usan álgebra lineal reducen la complejidad de tomar la inversa de la matriz objetivo. Sin embargo, estas técnicas podrían ser impracticables para algunas aplicaciones.

A diferencia de los receptores lineales, los receptores de PIC no invierten la matriz objetivo O. Por tanto, los receptores de PIC ofrecen una alternativa que es menos compleja que la de los detectores lineales multiusuario. La Figura 6 muestra un típico receptor de PIC de la técnica anterior. El vector r de datos recibidos se introduce como entrada a una pluralidad de estimadores de canal que estiman con independencia la respuesta de impulso de cada subcanal de usuario. Las respuestas de impulso de subcanal se entregan como salida a un procesador de estimación de datos y supresión de interferencias que estima los datos recibidos para todos los usuarios en paralelo. Los datos recibidos estimados se entregan como salida a unos bloques de tratamiento de datos de subcanal para su tratamiento posterior.

En la Figura 7 se muestra el procedimiento de estimación de datos y de supresión de interferencias de la técnica anterior usado en los receptores de PIC. El receptor de PIC presupone que cada subcanal consiste en L caminos de señal distintos desde un transmisor determinado de usuario a un receptor debidos a los medios de transmisión. Para cada camino L, las demoras relativas , las amplitudes y las fases se estiman en el receptor mediante los procesadores de estimación de subcanal mostrados en la Figura 6. Para cada uno de los distintos caminos L de cada usuario K presente en el sistema, el receptor de PIC asigna un reductor adaptado al código específico de un usuario respectivo y la demora específica de tiempo de cada camino. Por tanto, en el banco de reductores se asignan un total de KL reductores. Cada reductor produce estimaciones de los datos recibidos de su respectivo usuario. Las estimaciones de datos L para diferentes caminos del mismo subcanal de usuario se combinan para producir una estimación completa de datos de los datos de usuario transmitidos. Como se ha mostrado en la Figura 7, el método de combinación común de la técnica anterior es la combinación de máxima relación (en adelante MRC). En la técnica anterior existen y se pueden usar otras metodologías de combinación. Las estimaciones combinadas de datos se entregan como salida a un procesador de generación de símbolos que genera una información estimada de símbolo que se entrega como salida al procesador de supresión de interferencias.

Los códigos de ensanchamiento para cada usuario K y las demoras relativas entre los caminos KL son conocidos por el procesador de supresión de interferencias. La información se usa para producir estimaciones de la interferencia con que cada camino recibido de usuario (es decir, 1, 2, 3,....L) contribuye a los caminos de señal L de otro usuario y a las señales recibidas en caminos de señal L - 1 del mismo usuario. Las estimaciones de interferencias se restan de las salidas de reductor que otra vez se pasan al procesador de combinación para producir estimaciones de datos revisadas. Las estimaciones de datos revisadas se usan de nuevo para generar estimaciones de interferencia revisadas que se usan para producir otro juego de estimaciones de datos revisadas. En teoría, el proceso se puede repetir indefinidamente. Sin embargo, en la práctica. el procedimiento termina tras dos o tres iteraciones.

La distinción entre un SD-PIC y un HD-PIC estriba en el proceso de generación de símbolo. Para el SD-PIC, el proceso de generación de símbolo genera información de confianza sobre las decisiones realizadas sobre los símbolos recibidos; para el HD-PIC, el circuito de generación de símbolo no genera información de confianza para los símbolos recibidos. La diferencia se refiere solamente a la capacidad de producir estimaciones de símbolos de decisión difícil y fácil para su tratamiento posterior por los correspondientes procesadores de datos de subcanal mostrados en la Figura 6. Esto se ha mostrado en la Figura 7 mediante la instalación de un generador de símbolos de datos finales de salida para generar la salida final de receptor, y podría ser diferente del circuito interno de generación de símbolos de datos.

Un problema inherente a los receptores de PIC de la técnica anterior reside en el modelo de señal recibida que se use. Los receptores de PIC de la técnica anterior suponen que cada subcanal consiste en L caminos discretos que experimenta la señal transmitida en los medios de transmisión. La separación de las operaciones de reducción y adaptación de canal (realizada por el procesador de combinación) es el resultado de esta suposición. Sin embargo, un receptor construido con esta suposición puede corregir solamente por la interferencia que resulte de faltas de ortogonalidad en las secuencias de ensanchamiento, más comúnmente conocidas como interferencia de acceso múltiple (en adelante MAI.) No puede corregir por interferencias entre diversos símbolos de un usuario debidas al ensanchamiento de tiempo de estos símbolos durante la transmisión en el canal de comunicación. Esta forma de corrupción de señal es conocida más comúnmente como interferencia entre símbolos (en adelante ISI) La ISI contribuye a un fenómeno al que se hace referencia como el "efecto de dedo gordo".

El "efecto de dedo gordo" se produce cuando dos caminos procedentes del mismo usuario tienen una demora relativa en el tiempo tan pequeña que no se pueden descomponer como dos caminos distintos. El receptor no es capaz de estimar los datos en cuanto a si proceden de uno de los dos caminos, lo cual afecta a todos los usuarios resultando en una deficientes prestaciones del receptor.

Puesto que todos los receptores de PIC de la técnica anterior usan la suposición de L caminos para separar las operaciones de reducción y de combinación de canal, será conveniente disponer de un receptor de PIC que use el modelo preciso de señal recibida de un detector lineal multiusuario.

En el documento "Ecualización de vector de coeficientes óptimos y de error cuadrático medio mínimo para detección multiusuario en canales de acceso múltiple con división de código", realizado por Klein y colaboradores y publicado en IEEE Transactions on Vehicular Technology, volumen 45, nº 2, mayo 1996, páginas 276-287, se describen receptores de detección conjunta. Una señal recibida que tiene una pluralidad de señales de datos de CDMA se hace pasar a través de un filtro adaptado de blanqueo. Una salida del filtro adaptado de blanqueo se pasa a través de un filtro de blanqueo. El resultado blanqueado se escala y se pasa a través de un bucle de realimentación para recuperar los datos de las señales de datos. El bucle de realimentación tiene un detector de umbral y un operador de realimentación.

El documento EPO 767 543 A2 describe un sistema de supresión de interferencia usado en un receptor de detección conjunta. Usando secuencias de adiestramiento recibidas, se estiman las respuestas de impulso de canal para las señales de datos transmitidos. La interferencia modelada a partir de las respuestas estimadas de impulso de canal se resta de la señal recibida para uso en la detección conjunta de las señales de datos.

En el documento titulado "Una familia de detectores multiusuario con realimentación de decisión para canales asíncronos de acceso múltiple con división de código" realizado por Duel-Hallen y publicado en IEEE Transactions on Communications, volumen 43, nº 2/04, 1 de febrero 1995, páginas 421-434, se describe un bucle de realimentación usado en un receptor de detección multiusuario. Una salida de un filtro de alimentación directa se hace pasar por dispositivos de decisión. Los dispositivos de decisión determinan los datos recibidos para cada señal de datos por orden, desde la señal recibida con máxima intensidad hasta la recibida con mínima intensidad. Las señales de datos estimadas se hacen pasar por un filtro de realimentación. Cada señal de datos filtrada se resta de la salida original del filtro de alimentación directa. Esta señal mezclada se alimenta a los dispositivos de decisión completando el bucle de realimentación.

Sumario del invento

Se presentan un sistema y un método de receptor de supresión de interferencia en paralelo que reduce la interferencia de respuesta de impulso usando un modelo de la señal recibida similar al que se usa en los ecualizadores lineales de bloque. Los ecualizadores lineales de bloque comprenden receptores de descorrelación, receptores de vector de coeficientes óptimos, receptores de error cuadrático medio mínimo y equipos similares. El invento comprende un bucle de realimentación de procesador de cálculo de interferencia para corregir la salida de un supresor de interferencia directa. El proceso de m iteraciones elimina las interferencias de los símbolos de salida de un filtro adaptado. El receptor de PIC usa los modelos de señales recibidas de los diversos ecualizadores de bloque lineal que no suponen que cada subcanal consiste en varios caminos distintos. El receptor estima la característica de respuesta de impulso de cada subcanal como un todo.

De acuerdo con lo anterior, es un objeto del presente invento proveer un sistema y un método de recibir y descodificar una pluralidad de señales sobre una interfaz de CDMA.

Otro objeto del presente invento es un sistema y un método de receptor de PIC que tiene más precisión y requiere menos cálculos.

Otros objetos y ventajas del sistema resultarán evidentes a los expertos en la técnica tras la lectura de una descripción detallada de la realización preferida.

Breve descripción de los dibujos

La Figura 1 es un diagrama simplificado de bloques de un sistema de comunicación de acceso múltiple de la técnica anterior.

La Figura 2 es un diagrama simplificado de bloques de un sistema de comunicación CDMA de la técnica anterior.

La Figura 3 es un diagrama simplificado de bloques de un receptor CDMA de la técnica anterior con detección multiusuario.

La Figura 4 es un diagrama simplificado de bloques de un detector multiusuario de la técnica anterior.

La Figura 5 es un diagrama de bloques de un detector lineal multiusuario de la técnica anterior.

La Figura 6 es un diagrama de bloques de sistema de un receptor de PIC de la técnica anterior.

La Figura 7 es un diagrama de bloques de sistema de un procesador de PIC de la técnica anterior para estimación de datos y supresión de interferencias.

La Figura 8 es un diagrama de bloques de sistema de un receptor de PIC del presente invento.

La Figura 9 es un diagrama de bloques de sistema de un receptor lineal de PIC de decisión fácil del presente invento.

La Figura 10 es un diagrama de bloques de sistema de un receptor de PIC de decisión difícil del presente invento.

La Figura 11 es un diagrama de bloques de sistema de un receptor no lineal de PIC de decisión fácil del presente invento.

Descripción detallada del invento

Las realizaciones se describen con referencia a los dibujos adjuntos, en los que los números similares representan elementos similares a lo largo de los mismos.

En la Figura 8 se muestra un receptor 17 de supresión de interferencias en paralelo del presente invento para detectar, después de la recepción, una pluralidad de usuarios que transmiten sobre un canal común de CDMA. El receptor 17 comprende una entrada 19 para introducir datos de todos los usuarios k transmitidos en un bloque discreto de tiempo en la forma de un vector r de entrada que contiene los datos combinados de cada subcanal de usuario, un procesador 21 de estimación de canal para obtener estimaciones individuales h^{(k)} de respuesta de impulso para cada usuario y ensamblar una matriz total A de respuesta de sistema, un dispositivo 23 de estimación de datos y supresión de interferencias para generar datos de usuario d^{(k)} exentos de interferencias y una salida 25 para descargar como salida los datos de usuario d^{(k)} para cada usuario k de los datos r recibidos de canal en la forma de un vector de salida. El supresor 17 de interferencias en paralelo comprende una pluralidad de procesadores que tienen memoria colateral que realizan diversas operaciones vectoriales y matriciales. Realizaciones alternativas podrían implementar el invento 17 usando conjuntos ordenados de puerta fija y DSP que realizan las funciones de los diversos procesadores El número total de usuarios K y el factor de ensanchamiento \Omega_{(k)} para cada usuario (k= 1, 2, 3,....k) son conocidos a priori por una transmisión de información o por una precarga en el receptor 17 de PIC.

Tras la desmodulación, la señal recibida r se introduce como entrada 19 al procesador 21 estimador de canal donde se modelan (27) estimaciones de respuesta de impulso de subcanal individual k como vectores h^{(k)} para corregir la interferencia entre símbolos (ISI) causada por los propios símbolos de un subcanal y por MAI causadas por símbolos de subcanales de otro usuario para todas las señales de datos recibidas. Las estimaciones h^{(k)} de respuesta de impulso de subcanal individual k se introducen como entrada a una primera memoria 29 donde se combinan con el código de ensanchamiento del mismo usuario (Ecuación 3) creando una matriz A^{(k)} de estimación de respuesta de transmisión de sistema para ese usuario. Cada matriz A^{(k)} de estimación de respuesta de transmisión de sistema es entregada como salida a una segunda memoria 31 donde se ensambla una matriz total A de respuesta de transmisión de sistema. La matriz total A de respuesta de transmisión de sistema está comprendida por todas las matrices A^{(k)} de estimación de respuesta de impulso de transmisión de sistema (Ecuación 7). La matriz total A de respuesta de transmisión de sistema contiene información conjunta sobre todos los subcanales en uso por los transmisores activos y contiene información sobre cualquier posible interferencia intercanal y entre símbolos presente en la señal de datos recibidos r.

La matriz total A de respuesta de transmisión de sistema se entrega como salida al procesador 23 de supresión de interferencias y de detección de datos que realiza una estimación de datos transmitidos basándose en el vector r de datos recibidos. El procesador 23 de detección de datos estima los símbolos de datos de subcanal y entrega como salida un vector d^{(k)} de datos recibidos a unidades de tratamiento por subcanal 33_{1}, 33_{2}, 33_{3}, ....33_{k} tales como intercaladores, descodificadores Viterbi, y dispositivos análogos.

En la Figura 9 se muestra el procesador 23 de estimación de datos y supresión de interferencias. El procesador 23 de detección de datos está comprendido por un filtro adaptado 35 que filtra con adaptación el vector r de datos de entrada 19 produciendo un vector de salidas y adaptadas por filtro, un sumador 37 para extraer la interferencia de realimentación c de la salida y del filtro adaptado 35, un supresor 38 de interferencia directa para obtener estimaciones de los datos de usuario d(k), un contador de iteraciones/interruptor 41, un procesador 43 de interferencia de realimentación y un generador 45 de símbolos para ensamblar símbolos de los datos estimados de usuario d^{(k.)}

Para obtener datos de usuario d^{(k)} para un usuario específico a partir de los datos combinados de usuario r, los datos de usuario r se deben filtrar usando un filtro adaptado 35 o un filtro similar. Los expertos en la técnica reconocen que un filtro adaptado 35 requiere una característica de respuesta cuyos elementos son conjugados complejos de la combinación de la forma del impulso ensanchado y de la respuesta de impulso de subcanal de usuario para producir una salida con un nivel representativo de la señal antes de la transmisión. Las señales r de entrada 19 al filtro 35 que no se adapten con una característica de respuesta determinada producen una salida más baja.

El filtro adaptado 35 realiza operaciones de filtración similares a las que realizan los receptores lineales multiusuario. El funcionamiento del filtro adaptado 35 se describe mediante la ecuación 9, a diferencia del funcionamiento de reducción de los receptores de supresión de interferencia en paralelo de la técnica anterior. Los datos de entrada de usuario r se adaptan al código de ensanchamiento v^{(k)} y a la respuesta h^{(k)} de impulso de subcanal para cada canal particular k. Cada elemento del vector de salida y del filtro adaptado 35 es una primera estimación aproximada del símbolo correspondiente en el vector d de datos transmitidos.

La matriz total A de respuesta de transmisión de sistema proporciona las características de respuesta al filtro adaptado 35. Cada columna de la matriz A de respuesta de sistema es un vector que representa las características de respuesta de un símbolo particular. El vector de datos recibidos r se introduce como entrada al filtro adaptado 35, donde se adapta con cada característica de respuesta de la matriz total A de respuesta de transmisión de sistema para producir el vector y de salida de filtro adaptado. Cada elemento del vector y de salida corresponde a una estimación preliminar de un símbolo particular transmitido por un usuario determinado.

El vector y de salida del filtro adaptado 35 se introduce como entrada al supresor de interferencia directa 39. El supresor de interferencia directa 39 realiza una operación de supresión de interferencia parcial en el vector y de salida del filtro adaptado 35. La operación podría ser una operación de escalamiento o una operación más compleja. El vector y de supresión de interferencia parcial se descarga como salida como estimaciones de símbolo de datos d y se introduce como entrada al procesador 43 de interferencia de realimentación a través de un conmutador 41a de iteración/
contador.

El procesador 43 de interferencia de realimentación usa las estimaciones d de salida del supresor 39 de interferencia directa para llegar a la salida de estimaciones de interferencia como un vector c que no se hubieran suprimido anteriormente por el supresor 39 de interferencia directa. Las estimaciones c de interferencia se restan del vector y de salida de filtro adaptado 35. El resultado z es el vector y de salida de filtro adaptado 35 menos las estimaciones c restadas de interferencia. El procedimiento iterativo de sustracción de interferencias se podría repetir m veces dependiendo del grado de la corrección de señal deseada. Tras m iteraciones, se eliminan de la salida y de filtro adaptado 35 las interferencias y el conmutador 41 de iteración/contador se activa para entregar como salida d para la generación final 45 de símbolo de salida.

El funcionamiento del supresor 39 de interferencia directa/procesador 43 de interferencia de realimentación/ bucle de control de realimentación negativa mostrado en la Figura 9 representa un receptor de m iteraciones. Por ejemplo, si m = 2, el receptor 17 de PIC ha repetido dos veces el procedimiento de supresión. Con c(m) como la salida de vector de interferencia por el procesador 43 de interferencia de realimentación y d(m) como la salida del vector de estimaciones de símbolo por el supresor 39 de interferencia directa, para la emésima (mª) iteración,

(Ecuación 10) y\vec{d}(m) = S(\vec{y} - \vec{c}(m)) y

(Ecuación 11)\vec{c}(m) = \vec{Td}(m-1)

donde el supresor 39 de interferencia directa realiza una multiplicación del vector y de salida de filtro adaptado. por una matriz S y el procesador 45 de interferencia de realimentación realiza una multiplicación de las estimaciones d de símbolo por una matriz T. La condición inicial de d(m) es 0. Los expertos en la técnica reconocen que se puede elegir otras condiciones iniciales sin afectar significativamente al funcionamiento del sistema.

La salida del supresor 39 de interferencia directa es el vector d(m) después de la última iteración m. Como en el caso de los receptores de supresión de interferencias en paralelo de la técnica anterior, esta salida se trata mediante el generador 45 de símbolo de salida final que produce una información de decisión difícil o fácil en las estimaciones de símbolo de salida dependiendo de los requisitos del sistema.

Dependiendo del número de iteraciones m realizadas por el presente invento 17, la salida del supresor de interferencias y estimación de datos d(m) se puede escribir como

(Ecuación 12)\vec{d}(m) = (ST + I)^{-1} \vec{Sy} + (-1)^{m} (ST)^{m+1} (ST+I)^{-1} \vec{Sy}

donde la respuesta de estado estacionario es,

(Ecuación 13)\vec{d}_{ss} = (ST+I)^{-1} \vec{Sy}

y la respuesta de transitorio es

(Ecuación 14)\vec{d}_{t} (m) = (-1)^{m} (ST)^{m+1} (ST+I)^{-1} \vec{Sy}

El receptor 17 de PIC converge a la respuesta de estado estacionario si la respuesta transitoria se aproxima a cero cuando aumenta el número de iteraciones. Cuando esto ocurre, el receptor 17 converge a la respuesta de estado estacionario expresada en la Ecuación 13.

La respuesta de estado estacionario de los receptores de la técnica anterior tales como los ZF-BLE, MMSE-BLE

(Ecuación 15)\vec{d} = O^{-1} \vec{y}

donde O es la matriz objetivo.

Refiriéndose de nuevo a las Ecuaciones 13 y 15, si las matrices S y T se seleccionan de manera que (ST + I)-1 S = O^{-1} y si el receptor 17 definido por las Ecuaciones 10 y 11 converge, convergerá al receptor lineal definido por la matriz objetivo O. El álgebra lineal requiere que, para que (ST + I)^{-1} S = O-1, las matrices S. T y O deben satisfacer la siguiente identidad:

(Ecuación 16)O = T + S^{-1}

En lugar de tener que invertir la matriz objetivo O, la Ecuación 16 escinde la matriz objetivo O en dos matrices discretas, T y S^{-1}. La matriz T define al procesador 43 de interferencia de realimentación. La matriz S (la inversa de la matriz S^{-1} ) define al supresor 39 de interferencia directa. El presente invento 17 sustituye la inversión de la matriz O por una inversión de otra matriz (S^{-1}) y una serie de multiplicaciones de matrices en el bucle de realimentación.

Una ventaja del presente invento 17 estriba en el hecho de que la matriz S^{-1} requiere una complejidad significativamente menor para su inversión que la matriz objetivo original O. Por ejemplo, la matriz S^{-1} podría ser una matriz diagonal (una matriz con entradas que no sean ceros solamente en la diagonal principal). La inversión de una matriz diagonal solamente implica la inversión de cada elemento individual que esté situado en la diagonal principal.

T debería contener todo ceros.

Combinando las dos fórmulas de las matrices T y S con la Ecuación 16, se crea una forma específica para un receptor general de PIC. Dado un receptor lineal con una matriz objetivo O, la matriz S se define como

(Ecuación 17)S^{-1} = diag(O)

donde diag(X) define una matriz donde las entradas de la diagonal principal son iguales a las entradas a la diagonal principal de X y todos los demás elementos de la matriz son iguales a cero. Usando la Ecuación 16 y despejando la matriz T, se obtiene

(Ecuación 18)T = O - S^{-1}

Como el supresor 39 de interferencia directa realiza la multiplicación de z(m) por la matriz S (que es la inversa de diag(O)), el supresor 39 realiza un escalamiento de cada elemento individual del vector z(m). La multiplicación de matrices de d(m) por la matriz T realizada en el procesador 43 de interferencia de realimentación calcula los componentes de interferencia. A un receptor que contenga esta arquitectura se hace referencia como un receptor de supresión de interferencia en paralelo con supresión total de interferencia en la realimentación (en adelante receptor de PIC-fI).

Para un sistema que requiera un mecanismo de vectores de coeficientes óptimos, el receptor debe converger al receptor lineal ZF-BLE. La ZF-PIC-fI del presente invento 17 usa la matriz objetivo de ZF-BLE O = A^{H}A. Por tanto, las matrices S y T se definen como

(Ecuación 19) \hskip0,1cm yS^{-1} = diag(A^{H} A)

(Ecuación 20)\hskip0,4cmT = A^{H} A - diag(A^{H} A).

Para un sistema que requiera un mecanismo de recepción de error cuadrático medio mínimo, el receptor debe converger al receptor lineal MMSE-BLE. El receptor MMSE-PIC-fI del presente invento 17 usa la matriz objetivo de MMSE-BLE O = A^{H}A + v^{2} I. Por tanto, las matrices S y T se definen como

(Ecuación 21) \hskip0,1cm yS^{-1} = diag(A^{H} A) + \sigma^{2} I

(Ecuación 22)\hskip0,4cmT = A^{H} A - diag(A^{H} A).

Para un sistema que requiera un receptor descorrelacionador, la matriz total A de respuesta de sistema que se ensambla en el procesador 21 de estimación de canal, se ensambla como una matriz de interrelación que ignora los efectos de canal. La estructura del receptor es idéntica a la estructura ZF-PIC-fI anteriormente descrita, pero usa la versión modificada de la matriz A.

Como observarán los expertos en la técnica, se pueden construir otros receptores de PIC con supresión total de interferencia realizada en el bucle de realimentación (receptores de PIC-fI) usando el sistema y el método del presente invento conjuntamente con todos los modelos existentes de receptores lineales. Los modelos de receptor lineal, ZF-BLE y MMSE, se han mostrado a título de ejemplo. Usando el método del presente invento 17, se elige primero un receptor lineal que determine la convergencia.

Una realización alternativa del presente invento 17 que usa la misma arquitectura de sistema 23 delega la supresión de la interferencia entre símbolos (ISI) al supresor 39 de interferencia directa. El procesador 43 de interferencia de realimentación se usa para suprimir la interferencia de acceso múltiple (MAI). A esta realización se le denomina como un supresor de interferencia en paralelo con supresión directa de ISI (PIC-dISI). Como se ha descrito en el artículo de A. Reznik mencionado como referencia en la presente memoria, este concepto es más complejo que el PIC-fI, pero aporta unas prestaciones perfeccionadas.

Para un sistema que requiera un mecanismo de vectores de coeficientes óptimos, el receptor debe converger a un receptor lineal ZF-BLE. Usando el sistema y método del presente invento 17, al receptor se hace referencia como un receptor ZF-PIC-dISI con sus matrices S y T definidas como

3

30

Para un sistema que requiera un mecanismo de recepción de error cuadrático medio mínimo, el receptor debe converger a un receptor lineal MMSE-BLE. Usando el sistema y método del presente invento 17, al receptor se le hace referencia como un receptor MMSE-PIC-dISI con sus matrices S y T definidas como

4

\vskip1.000000\baselineskip

40

Se pueden construir otros receptores de PIC con supresión directa de ISI usando el sistema y el método del presente invento conjuntamente con todos los modelos actuales de receptores lineales. Se han mostrado dos receptores lineales, el ZF-BLE y el MMSE-BLE, realizados en la estructura de receptor de PIC-dISI. Como en el caso de los receptores de PIC-fI, se ha elegido primero un receptor lineal que determina la convergencia.

Los receptores anteriormente descritos convergen bien cuando los niveles de interferencia son bajos. Los sistemas con acceso múltiple tales como el del modo dúplex con división de frecuencia (en adelante FDD) de la norma propuesta del sistema móvil universal de telecomunicación (UMTS) 3ª generación, banda ancha, CDMA, con un control preciso de potencia, presentan unos niveles bajos de interferencia. Según se ha descrito anteriormente, el presente invento 17 no se limita a los receptores descritos. Cualquier elección de las matrices S y T podría proveer una estructura viable de receptor. Dada una matriz objetivo O, la Ecuación 16 define cualquier número de estructuras de receptor que convergen a un receptor lineal definido por la matriz objetivo O. Las diferentes elecciones de S y T implican una elección diferente para la complejidad y prestaciones de un receptor deseado. Se obtienen mejores prestaciones de un receptor 17 cuando se aprovechan las prestaciones del supresor 39 de interferencia directa como en el caso de lo receptores de PIC-dISI. Sin embargo, la delegación de más esfuerzo al supresor 39 de interferencia directa requiere calcular la inversa de una matriz más complicada, aumentando con ello la complejidad del receptor. Esto se ve mediante la configuración de la matriz T a 0. El resultado es el modelo de receptor lineal de la técnica anterior que tiene que invertir la matriz objetivo O.

En lo anteriormente expuesto se describen los receptores lineales de supresión de interferencias en paralelo de decisión fácil. Los receptores 47 de supresión de interferencias en paralelo de decisión difícil se obtienen mediante la adición de un generador de símbolos en el camino de realimentación que realiza las decisiones difíciles 49 sobre las estimaciones de símbolo d(m) como se muestra en la Figura 10. Se pueden obtener receptores no lineales 51 de supresión de interferencias en paralelo de decisión fácil mediante la sustitución del generador no lineal 49 de símbolos de decisión difícil por el generador 53 de símbolos de decisión fácil que se ha mostrado en la Figura 11.

Aunque el presente invento se ha descrito en relación con las realizaciones preferidas, a los expertos en la técnica les resultarán evidentes otras variaciones que están dentro del alcance del invento según se ha especificado en las reivindicaciones que se han incluido a continuación.

Claims

1. Un supresor (17) de interferencia para uso en un receptor que separa las señales de comunicación recibidas (r) de una pluralidad de transmisores sobre una interfaz de CDMA en una pluralidad de señales deseadas (d^{(k)}), cuyo supresor (17) de interferencia comprende: un procesador (21) de estimación de canal para recibir las señales de comunicación (r) que produce unas estimaciones (h^{(k)}) de respuesta de impulso para la pluralidad de señales deseadas (d^{(k)} ) y que crea una matriz total (A) de sistema a partir de las mismas, cuyo procesador de estimación de canal está acoplado a un supresor (23) de estimación de datos y de interferencia, cuyo supresor (23) de estimación de datos y de interferencia se caracteriza por:

un filtro adaptado (35) acoplado a las señales de comunicación (r) y a dicha salida (A) del procesador (21) de estimación de canal para entregar como salidas las estimaciones (g) de las señales deseadas a una primera entrada (+) de un sumador (37);

dicho sumador (37) que tiene una salida (z^{(m)}) acoplada a un supresor (39) de interferencia directa;

dicho supresor (39) de interferencia directa que entrega como salida estimaciones escaladas que usan una primera multiplicación de matrices de la pluralidad de señales deseadas (d^{(m)}) a una entrada de un contador de iteraciones (41);

dicho contador de iteraciones (41) que tiene una primera salida (41a) acoplada a un procesador (43) de interferencia de realimentación;

dicho procesador (43) de interferencia de realimentación que entrega como salida unas estimaciones de interferencia (c^{(m)})de las señales selectivas a una segunda entrada (-) de dicho sumador (37); y

dichas estimaciones de interferencia (c^{(m)} ) que son restadas de dicha salida (y) de filtro adaptado (35) durante m iteraciones por dicho contador de iteraciones (41), por lo cual dicho contador de iteraciones (41) entrega como salidas dichas estimaciones de la señales deseadas (d^{(m)}) como la pluralidad de señales deseadas (d^{(k)}).

2. El supresor (17) de interferencia de acuerdo con la reivindicación 1, en el que dicho procesador (21) de estimación de canal se caracteriza además por:

un estimador (27) de canal acoplado a las señales de comunicación (r) para entregar como salida unas estimaciones (h^{(k)}) de respuesta de impulso de canal para la pluralidad de señales deseadas (d^{(k)}), cuyo estimador (27) de canal está acoplado a un ensamblador (29) de matriz de respuesta de sistema;

dicho ensamblador (29) de matriz de respuesta de sistema que descarga como salida unas matrices (A_{(r)}^{(k)}) para la pluralidad de señales deseadas (d^{(k)}); y

dichas matrices (A_{(r)}^{(k)}) de respuesta de sistema que se ensamblan en una salida de matriz (A) de respuesta de sistema.

3. El supresor (17) de interferencia de acuerdo con la reivindicación 1, caracterizado además porque dicha operación de supresor (39) de interferencia directa definida por una matriz S y dicha operación de procesador (43) de interferencia de realimentación definida por una matriz T están relacionadas por

O = T + S^{-1}

donde la matriz O es una matriz objetivo que define una estructura de receptor producida usando la matriz total (A) de respuesta de sistema.

4. El supresor (17) de interferencia de acuerdo con la reivindicación 3, caracterizado además porque la matriz objetivo O se obtiene mediante la multiplicación de una matriz hermitiana de la matriz total (A^{k}) de respuesta de sistema a la matriz total (A) de respuesta de sistema.

5. El supresor (17) de interferencia de acuerdo con la reivindicación 3, caracterizado además porque dicha matriz S se define como

S = (diag(O))^{-1}

y dicha matriz T se define como

T = O - diag(O)

\newpage

6. El supresor (17) de interferencia de acuerdo con la reivindicación 5, caracterizado además porque dicha matriz objetivo O representa un ecualizador lineal de bloque de vector de coeficientes óptimos.

7. El supresor (17) de interferencia de acuerdo con la reivindicación 5, caracterizado además porque dicha matriz objetivo O representa un ecualizador de bloque de error cuadrático medio mínimo.

8. El supresor (17) de interferencia de acuerdo con la reivindicación 5, caracterizado además porque dicha matriz objetivo se define como O = A^{H} A, donde A es una matriz total de respuesta de sistema.

9. El supresor (17) de interferencia de acuerdo con la reivindicación 3, caracterizado además porque dicha matriz S se define de tal manera que dicho supresor (39) de interferencia directa realiza la supresión de interferencia entre símbolos (en adelante ISI) de cada señal selectiva, y porque dicha matriz T se define de tal manera que dicho procesador (43) de interferencia de realimentación calcula interferencia de acceso múltiple (en adelante MAI) contribuida a cada señal selectiva por dichas señales deseadas (d^{(k)}).

10. El supresor (17) de interferencia de acuerdo con la reivindicación 3, caracterizado además por un generador (49) de símbolos de decisión difícil acoplado entre dicha primera salida (41a) de dicho contador de iteraciones (41) y dicha entrada de procesador (43) de interferencia de realimentación que produce decisiones difíciles sobre dichas estimaciones (d^{(m)}) de señales deseadas.

11. El supresor (17) de interferencia de acuerdo con la reivindicación 10, caracterizado además por dicha matriz S definida como

S = (diag(O))^{-1}

y dicha matriz T definida como

T = O - diag(O)

12. El supresor (17) de interferencia de acuerdo con la reivindicación 3, caracterizado además porque dicha matriz S, definida de tal manera que dicho supresor (39) de interferencia directa realiza la supresión de interferencia entre símbolos (ISI) de cada señal selectiva, y dicha matriz T, definida de tal manera que dicho procesador (43) de interferencia de realimentación calcula interferencia de acceso múltiple (MAI), contribuyen a cada señal selectiva por dichas señales deseadas (d^{(k)}).

13. El supresor (17) de interferencia de acuerdo con la reivindicación 3, caracterizado además por un generador (53) no lineal de símbolos de decisión difícil acoplado entre dicha primera salida (41a) de dicho contador de iteraciones (41) y dicha entrada de procesador (43) de interferencia de realimentación, que produce decisiones no lineales difíciles sobre dichas estimaciones de señales deseadas (d^{(m)}).

14. El supresor (17) de interferencia de acuerdo con la reivindicación 13, caracterizado además por dicha matriz S definida como

S = (diag(O))^{-1}

y dicha matriz T definida como

T = O - diag(O)

15. El supresor (17) de interferencia de acuerdo con la reivindicación 13, caracterizado además porque dicha matriz S, definida de tal manera que dicho supresor (39) de interferencia directa realiza la supresión de interferencia entre símbolos (ISI) de cada señal selectiva, y dicha matriz T, definida de tal manera que dicho procesador (43) de interferencia de realimentación calcula interferencia de acceso múltiple (MAI), contribuyen a cada señal selectiva por dichas señales deseadas (d^{(k)}).

16. El supresor (17) de interferencia de acuerdo con la reivindicación 15, caracterizado además por dicha matriz S definida como

5

y por dicha matriz T definida como

T = A^{H} A - S^{-1}.

17. Un método (17) para separar las señales recibidas (r) de una pluralidad de transmisores sobre una interfaz de CDMA en una pluralidad de señales deseadas (d^{(k)}), caracterizado por las etapas de:

a): crear una matriz total (A) de respuesta de sistema a partir de estimaciones (h^{(k)}) de respuesta de impulso de las señales recibidas (r):

b): filtrar las señales recibidas (r) con dicha matriz total (A) de respuesta de sistema produciendo estimaciones (y) de las señales deseadas;

c): producir una matriz objetivo O usando la matriz total (A) de respuesta de sistema;

d): obtener una matriz T a partir de dicha matriz objetivo O;

e): obtener una matriz T a partir de dicha matriz objetivo O;

f): escalar dicha salida (y) de filtro como estimaciones (d(m)) de señales deseadas mediante la multiplicación por dicha matriz S;

caracterizado por:

g): calcular estimaciones (c(m)) de interferencia mediante la multiplicación de dicha salida escalada (d^{(m)}) por dicha matriz T;

h): restar (z^{(m)}) dichas estimaciones (c(m)) de interferencia de dicha salida (y) de filtro;

i): escalar dicha salida de filtro menos dichas estimaciones (z^{(m}^{)}) de interferencia como estimaciones (d^{(m}^{)}) de señales deseadas multiplicando con dicha matriz S;

j): repetir las etapas g) hasta i) para m iteraciones; y

k): entregar como salidas dichas estimaciones (d^{(m)}) de señales deseadas como la pluralidad de señales deseadas (n^{(k)}).

18. El método (17) de acuerdo con la reivindicación 17, caracterizado además porque dicha matriz S se define como

S = (diag(O))^{-1}

y dicha matriz T se define como

T = O - diag(O)

19. El método (17) de acuerdo con la reivindicación 17, en el que dicha etapa c) se caracteriza además por elegir dicha matriz objetivo O que representa un ecualizador lineal de bloque de vector de coeficientes óptimos.

20. El método (17) de acuerdo con la reivindicación 17, en el que las etapas f) y g) se caracterizan además por definir dicha matriz S de tal manera que dicha escalada realiza la supresión de interferencia entre símbolos (ISI) de cada señal selectiva y por definir dicha matriz T de tal manera que dicho cálculo de estimaciones de interferencia calcula la interferencia de acceso múltiple (MAI), contribuyen a cada señal selectiva mediante dichas señales deseadas (d^{(k),}) respectivamente.

21. El método (17) de acuerdo con la reivindicación 20, en el que la etapa c) se caracteriza además porque dicha matriz objetivo O representa un ecualizador lineal de bloque de vector de coeficientes óptimos.

22. El método (17) de acuerdo con la reivindicación 17, en el que la etapa g) se caracteriza además por producir decisiones difíciles sobre dichas estimaciones (d^{(m)}) de señales deseadas.

23. El método (17) de acuerdo con la reivindicación 22, en el que la etapa d) se caracteriza además por dicha matriz S definida como

S = (diag(O))^{-1}

y la etapa e) se caracteriza además por dicha matriz T definida como

T = O - diag(O)

24. El método (17) de acuerdo con la reivindicación 22, en el que la etapa c) se caracteriza además porque dicha matriz objetivo O representa un ecualizador de bloque lineal de vector de coeficientes óptimos.

25. El método (17) de acuerdo con la reivindicación 22, en el que la etapa c) se caracteriza además porque dicha matriz objetivo O representa un ecualizador lineal de bloque de error cuadrático medio mínimo.

26. El método (17) de acuerdo con la reivindicación 22, en el que las etapas f) y g) que se caracterizan además por definir dicha matriz S de tal manera que dicha escalada realiza la supresión de interferencia entre símbolos (ISI) de cada señal selectiva y por definir dicha matriz T de tal manera que dicho cálculo de estimaciones de interferencia calcula la interferencia de acceso múltiple (MAI), contribuyen a cada señal selectiva mediante dichas señales deseadas (d^{(k),}) respectivamente

27. El método (17) de acuerdo con la reivindicación 17, en el que la etapa g) se caracteriza además por producir decisiones fáciles no lineales sobre dichas estimaciones (d^{(m)}) de señales deseadas.

28. El método (17) de acuerdo con la reivindicación 27, en el que las etapas f) y g) que se caracterizan además por definir dicha matriz S de tal manera que dicha escalada realiza la supresión de interferencia entre símbolos (ISI) de cada señal selectiva y por definir dicha matriz T de tal manera que dicho cálculo de estimaciones de interferencia calcula la interferencia de acceso múltiple (MAI), contribuyen a cada señal selectiva mediante dichas señales deseadas (d^{(k),}) respectivamente.