EP1692792A1 - Schaltungsanordnung und verfahren zur taktsynchronisation - Google Patents

Schaltungsanordnung und verfahren zur taktsynchronisation

Info

Publication number
EP1692792A1
EP1692792A1 EP04804601A EP04804601A EP1692792A1 EP 1692792 A1 EP1692792 A1 EP 1692792A1 EP 04804601 A EP04804601 A EP 04804601A EP 04804601 A EP04804601 A EP 04804601A EP 1692792 A1 EP1692792 A1 EP 1692792A1
Authority
EP
European Patent Office
Prior art keywords
unit
signal
circuit arrangement
channel
network unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP04804601A
Other languages
English (en)
French (fr)
Inventor
Imre Hipp
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia Solutions and Networks GmbH and Co KG
Original Assignee
Siemens AG
Nokia Siemens Networks GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, Nokia Siemens Networks GmbH and Co KG filed Critical Siemens AG
Publication of EP1692792A1 publication Critical patent/EP1692792A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/493—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by transition coding, i.e. the time-position or direction of a transition being encoded before transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4902—Pulse width modulation; Pulse position modulation

Definitions

  • Telecommunication devices such as media gateways
  • a packet-oriented data traffic network to a network whose voice and data transmission is based on a time division multiplex TDM by means of gateway devices.
  • Voice and / or data transmission between the networks is determined by the synchronicity of the two networks.
  • a network gateway unit NUE is shown schematically in FIG.
  • This network transition unit NUE is divided, for example, into a first network unit NTDM whose data transmission is based on a time division multiplex operation and a second network unit NP is a packet-oriented network unit and a system control unit SS controlling the respective firmware of the first and second network units NTDM, NP.
  • the time division multiplex network unit NTDM is divided into a large number of interface units S1, ..., Sn.
  • An interface unit Sn has, inter alia, a clock recovery unit CR, a control register KR, a firmware module FM, a clock selector T and bus driver BT.
  • the clock recovery unit CR is supplied with primary digital carrier signals PDCl, ..., n.
  • FIG. 2 shows a block diagram of a data, alarm and clock recovery unit FALC which can be used as a clock recovery unit CR in the network transition unit NUE.
  • the clock signal having a clock frequency is obtained from the primary digital carrier PDCn signals present on the input side by a digital clock recovery module CRM in each case and by a subsequent one Filter module YES, for example, cleared of a route jitter.
  • the interface unit Sn is usually designed in such a way that only one clock signal, which can also be referred to as a reference clock signal, is selected by the clock recovery unit CR from the data stream.
  • This reference clock signal RCLK is transmitted redundantly to a packet concentrator PHUB in the second unit NP via a first bus connection REFBUS and via a second redundant connection to a clock generating unit T having a phase locked loop circuit unit PLL.
  • the extracted reference clock signal RCLK (n) is generated by a selection logic on the respective interface unit
  • a bus driver BT preselected and forwarded by a bus driver BT.
  • the BT bus driver works in open collector mode by only applying the low potential of the digital channel signal to the bus.
  • a higher-level system control unit SS ensures that only one bus driver BT is active in the interface units S1, ..., Sn at the same time. The reason for this is the need for real-time transmission of the extracted clock or reference clock signals in an unrestricted bandwidth.
  • the packet-oriented network unit NP has the packet concentrator PHUB, among other things. a firmware module FWM and a clock generation unit T formed with a phase-locked loop unit PLL.
  • the firmware modules FWM of the network units NTDM and NP are controlled by a system controller SS of the gateway unit NUE.
  • a disadvantage of the known network gateway unit NUE lies in the high outlay involved in adapting the firmware when changes occur with regard to synchronization in the first or second network unit.
  • the invention is based on the object of specifying a further circuit arrangement and a method for clock synchronization.
  • the invention has the advantage that there is greater flexibility with changes in the respective network or with expansion measures of the networks.
  • the invention has the advantage that an independent transmission of clock signals from a plurality of clock recovery units to a first connection takes place without the involvement of a central control unit synchronizing the first and second network units.
  • the invention has the advantage that a coordinated pulse distance and pulse width coding enables simultaneous, collision-free real-time transmission of several plesochronous clock signals on a common bus signal at the same time without restriction of the bandwidth.
  • the invention has the advantage that the firmware for controlling the interface unit and synchronization of the interface unit in the first network unit with the second network unit are no longer required.
  • FIG. 1 shows a block diagram for clock synchronization
  • FIG. 2 shows a block diagram of a clock recovery unit
  • FIG. 3 shows a block diagram of a further circuit arrangement for clock synchronization
  • FIG. 4 shows pulse diagrams
  • FIG. 5 shows an embodiment of a bus signal PWDC
  • FIG. 6 shows pulse diagrams for forming a safety margin between the clock signals different Channels
  • Figure 7 display of restricted areas
  • FIG. 8 block diagram of an N-channel decoder, FIG. 9 associated pulse diagram, FIG. 10 an associated mask structure,
  • FIG. 11 shows a pulse interval algorithm for a 3-channel and FIG. 12 for a 4-channel bus signal.
  • FIG. 3 shows a schematic structure of a circuit arrangement for clock synchronization.
  • This circuit arrangement of a gateway unit NUE is formed from a first network unit NTDM and a second network unit NP.
  • the first network unit is subdivided into one or more bus signal supply units CH1, ..., CHn.
  • the second network unit NP has a network unit system control NPSS and a packet concentrator PHUB, a firmware FWM, a decoding unit DE with a decoder control unit DS and a clock generation unit T, for example with a phase-locked loop circuit unit PLL, being arranged in the packet concentrator PHUB is.
  • the bus signal supply unit CH1, ..., CHn can preferably be implemented in a hardware module and can be configured by the operator to suit the nature of the network environment. Redundant circuit units and associated connection paths are not shown.
  • the corresponding reference clock signals RCLK are recovered from the data signals DSE1,..., DSN on the input side at the bus signal supply units CH1,..., CHn in the clock recovery unit CR and each to a separately operating channel encoder KK1,..., KK4 forwarded. These reference clock signals can also be referred to as clock sources.
  • a reference frequency f (REF) is generated in the channel encoder from the respective reference clock signal RCLKi present on the input side by frequency division.
  • the generated reference frequency f (REF) is encoded with the aid of the reference clock signal RCLK to form a channel signal KS.
  • a bus signal PWDC is formed from the individual channel signals KS ⁇ , ..., KS n via a sum signal formation unit SB and passed on to a bus driver BT.
  • a bus signal PWDC is forwarded to the decoding unit DE of the second network unit NP via the first connection REFBUS.
  • This circuit arrangement according to FIG. 3 has the advantage that there is the possibility here of preselecting all reference clock signals RCLKl, ..., n from a single clock recovery unit CR or individual reference clock signals from the different bus signal supply units
  • CHl Generate CHl, ..., CHn and transfer them to the second network unit NP.
  • the operator can use configuration to select DSEn data signals with a suitable clock quality.
  • a selection of a reference clock signal RCLKn is carried out in the second network unit NP for synchronization according to a priority list which can be defined in the network unit system controller NPSS of the second network unit NP.
  • the decoder control unit DS is used to switch to a different, possibly also higher priority clock quality without the involvement of the circuit units in the first network unit NTDM in connection with the network unit system control NPSS the second network unit NP carried out without delay.
  • the network unit system control NPSS in the second network unit NP is immediately notified by the decoder DE of faults, such as a failure of a reference clock signal RCLKl, ..., RCLKn.
  • the failed reference clock source RCLKl, ..., RCLKn is assigned in the network unit system control NPSS based on the stored configuration data.
  • the advantage of this circuit arrangement and the associated method according to FIG. 3 is that the firmware module in the first network unit NTDN and a synchronization of the selection processes in the interface units are dispensed with. Another advantage is that further reference clock signals RCLKn can be selected at a later point in time without having to redesign the first network unit NTDM and to interrupt the bus operation between the network elements. This brings with it increased flexibility for the operator, so that changes in his network environment or expansion measures of his networks can be carried out at any time.
  • bus signal PWDC in the bus signal preparation unit CHn is described below.
  • the individual channel signals KSi, KSj are generated directly from the recovered reference clock signals RCLK by frequency reduction and coding, by generating a number of pulses corresponding to the total number of channels per channel with the periodicity of the specified reference frequency f (REF), and the pulses being fixed per channel
  • Pulse distances di, dj can be assigned. These pulse distances can be equidistant distances or freely selected distances.
  • the pulse intervals are also referred to as distance parameters. 5, the equidistant pulse intervals of the individual channels KSi, KSj are designed differently.
  • Different pulse widths are formed within the individual channels to identify the phase distance from the reference source (rising edge of the reference frequency f (REFx).
  • the pulse widths can be designed, for example, with a linear gradation. It is advantageous if the pulse widths of the pulses are increasingly formed in the pulse sequences.
  • the defined pulse distances and pulse widths provide a clear assignment of the channels KS1, ..., KSn in the bus signal PWDC.
  • the pulse width of the pulse PW ⁇ , ..., PW ) c is based on a quantization of the bus signal PWDC.
  • the quantization of the PWDC bus signal is determined by the pulse width of the RCLK reference clock signals.
  • a phase reference of the respective reference frequency f (REFx) through the leading edge of the first pulse of the channel signal KSx (reference source) enables channel selection in the decoder DE of the second network unit NP.
  • the pulses of the channel signals KS1, ..., KSn are logically OR-linked to one another in the bus signal PWDC in negative logic (low-active), see FIG. 5.
  • the distance parameters di, ..., dj within the individual channels are so dimension that there is still a sufficient safety distance S between the pulses of the channel signals KSI, ..., KSn, as shown in FIG. 6, between the individual pulses.
  • each individual pulse in the channel signal KSI, ..., KSn has a fixed phase reference due to its predefined ned pulse width PW1, ..., PWn to its reference source.
  • the PLL can thus work synchronously in the clock generation unit T despite a collision-related change in the phase position of the selected pulse sequence.
  • the PLL can use the control logic DS in the decoder DE to access a large number of the redundant pulses in the channel signal and, based on the defined pulse width, carry out a phase correction corresponding to the channel-specific distance parameter in order to make a seamless transition.
  • the rising edge of the first pulse with the pulse width PW1 in the channels K1, K2, K3 is arranged in a starting position (phase 0).
  • the phase position is specified in phase units in accordance with the quantization q of the reference clock signal RCLK.
  • q ⁇ lns and corresponds to half a period length of the 8192kHz
  • a blocking area SBR ensures a sufficient safety distance between the individual pulses below the channel signals with the aim of detecting a collision with the pulse sequence selected for the clock generation unit in good time and triggering a change using the control logic to an undisturbed pulse sequence in a new phase position in the channel.
  • the distance parameters di, d 2 , d 3, as also shown in FIG. 6, which can also be referred to as pulse intervals or distance parameters, are selected with a view to maintaining a possible reference clock signal by taking into account the blocking areas SBR of all channels involved.
  • the resulting regulation for a scheme of a series of pulses with blocking areas SBR can be determined by the following algorithm (see Fig. 11, 12):
  • n is a factor for the blocking area SBR, which ensures a sufficient safety distance between the pulses of the bus signal PWDC.
  • the factor n has the phase unit q.
  • n is varied in order to obtain a sufficient safety distance S, as shown in FIG. 6.
  • the algorithm is illustrated below in a pulse diagram using the 3-channel system in FIG. 7.
  • PW 3 the maximum pulse width
  • PW 3 the maximum pulse width
  • the blocking range SBR ⁇ n * q is related to the rising edge of the subsequent pulses.
  • the blocking area SBR of the second pulse PW2 of the second channel K2 begins at 23 * q, so that there is no gap between the blocking areas. Only before the last blocking area around the rising edge of the third pulse PW3 in the third channel K3 is there a gap of 28 * q due to the equidistant pulse spacing (not shown in FIG. 7).
  • this value in the -channel system is reduced to 32 kHz, see Fig. 12.
  • the equidistant pulse spacing can be abandoned to counteract excessive limitation of the achievable reference frequency.
  • FIGS. 3 and 8 An exemplary embodiment for coding and decoding the bus signal PWDC is shown in FIGS. 3 and 8 and in the pulse diagrams 9, 10 belonging to FIG. 8.
  • the channel signals KSI, KS2, ..., KSn are generated in the code part KK of the bus preparation unit CH1, ... CHn with the aid of binary synchronous counters, which are clocked directly by the reference clock signals RCLK.
  • the distance and pulse width parameters for each channel are defined separately by configuration data and generated using combinatorial networks. Only the reference clock signals RCLKn intended for this purpose are enabled by the clock recovery unit CR and forwarded to the bait KK.
  • Enabled reference clock signals RCLKn are switched off in good time in the event of a loss of quality by the clock recovery unit CR due to an alarm module integrated in it. After combining the channel signals KSI, ..., KSn, the sum signal is passed via tristate bus drivers and transferred to the REFBUS as a PWDC bus signal.
  • the mode of operation of a decoder DE in the second network unit NP is explained on the basis of a basic block diagram in FIG. 8.
  • the DE decoder is among others divided into three function blocks KSY, KSK and MST. These function blocks are a channel synchronizer KSY, a channel selector KSK and a mask control MST. All function blocks are connected to the control unit DS. Depending on the number of channels, three independently operating channel separators KSP1, ..., KSPn are arranged in the channel synchronizer KSY.
  • the channel signals are filtered out of the bus signal with the aid of a digital control loop in a channel separator KSP in the function block channel synchronizer KSY. For this, pulse width filters PWF or channel-specific are used for the correct selection and for keeping the synchronism in the channel synronizer
  • Pulse distance filter PDF used. All of these functions are implemented as a mask function, so that a real-time transmission of the reference signals to the clock generation unit T is made possible in the decoder in an unrestricted bandwidth.
  • the pulse diagram in FIG. 9 shows in the first line the signal sequence transmitted on the bus. In the following im- The output signals of the channel separators are shown in pulse diagrams. Since the channel signals are not exactly synchronized with each other, the synchronization requires three independent control loops for the three channels.
  • Switching between the simultaneously available reference clocks decoded in the channel synchronizer KSY is carried out on the basis of a priority list stored in the control unit DS in the channel selector module KSK. This enables a quick hardware-controlled reaction in the event of a fault.
  • the pulse train PW1, PW2, PW3 of a channel signal Kn selected in the channel selector module KSY receives a synchronously carried mask in the mask control block MST, whereby only one collision-free pulse is forwarded to the PLL per reference clock period f (REF).
  • this mask is adapted to the pulse width gradation of the channel signal, the mask being subdivided into at least two areas, the passband DLB and the control area KLB.
  • the pass band DLB is enabled with priority after pulse width gradation if several collision-free pulses have been found in the channel signal. The highest priority is assigned to the narrowest pulse, because it carries the phase position of the source of supply immediately.
  • the control area KLB is the outer part of the mask and is responsible for collision prediction. If an external pulse runs into the control area KLB from any side, the pass-through area DLB of the mask concerned is then blocked and the next collision-free mask is simultaneously activated.
  • the SBR 2 * q security area
  • the digital control in the channel synchronizer works with an internal quantization of one UI, so that in addition to the quantization jitter, a UI remains reserved for the residual jitter on the channel signal in the pass band.
  • the quantization of the pulse width measurement or the collision detection for the control area can be carried out with the double sampling rate of 0.5UI using both switching edges of the system clock, which increases the safety and the dynamics of the control.
  • the masks are locked and unlocked in different phase positions within a selected reference clock path with the aid of a phase compensation circuit.
  • phase compensation is carried out here with every mask change. In this way, the pulses selected for synchronization always meet in the same phase position from the perspective of the PLL.
  • the pulse width is also regenerated after masking by digitally setting a pulse duty factor of 1: 1.
  • the pulses of the reference clock signals are forwarded to the PLL without intermediate processing, i.e. in real time.
  • the masks are only used to hide the redundant pulses within a channel.
  • All functions of the mask control can be carried out in hardware in order to achieve optimal dynamics for the control.
  • Individual mask control functions can also be outsourced to the firmware module FWM of the packet concentrator PHUB using appropriate software. The resulting longer reaction time can be caused by a possible existing holdover function in the phase-locked loop circuit PLL can be bridged.
  • the channel selector module KSK can also be integrated into the module for mask control MST by correspondingly activating the pass-through masks. Furthermore, the formation of the mask areas, control area and pass area, can be directly linked to the digital control loop of the channel synchronizer.
  • the phase compensation circuit can be implemented in the PLL feedback loop in a common hardware embodiment.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

In dieser Schaltungsanordnung und dem dazugehörigen Verfahren zur Taktsynchronisation wird mit einer kombinierten Impulsab­stands- und Impulsbreitenkodierung eine simultane, kollisi­onsfreie Echtzeitübertragung mehrerer plesiochronen Referenz­taktsignale auf einer Busleitung zwischen Netzeinheiten er­möglicht, wobei die Selektion der redundanten Referenztakte ohne Beteiligung einer zentralen die erste und zweite Netz­einheit steuernde Steuereinheit erfolgt.

Description

Beschreibung
Schaltungsanordnung und Verfahren zur Taktsynchronisation Telekommunikationseinrichtungen, wie Media Gateways verbinden mittels Netzübergangseinrichtungen beispielsweise ein paketorientiertes Datenverkehrsnetz mit einem Netz dessen Sprach- und Datenübertragung auf einem Time Division Multiplex TDM basiert. Solange diese Netze nebeneinander betrieben werden und miteinander zu vermaschen sind, wird die Qualität der
Sprach- und/oder Datenübertragung zwischen den Netzen von der Synchronität der beiden Netze mitbestimmt.
In Fig.l ist eine Netzübergangseinheit NUE schematisch wie- dergegeben. Diese Netzübergangseinheit NUE ist beispielsweise Unterteilt in eine erste Netzeinheit NTDM dessen Datenübertragung auf einem Time Division Multiplex Betrieb basiert und eine zweite Netzeinheit NP eine paketorientierte Netzeinheit sowie eine die jeweilige Firmware der ersten und zweiten Netzeinheiten NTDM, NP steuernden Systemsteuereinheit SS. Die Time Division Multiplex Netzeinheit NTDM ist in eine Vielzahl von Schnittstelleneinheiten Sl,..., Sn untergliedert. Eine Schnittstelleneinheit Sn weist u.a. eine Taktrückgewinnungseinheit CR, ein Kontrollregister KR, ein Firmwaremodul F M, einen Taktselektor T sowie Bustreiber BT auf. Eingangsseitig wird die Taktrückgewinnungseinheit CR mit Primary Digital Carrier Signalen PDCl,...,n beaufschlagt. Als Bitraten für die Primary Digital Carrier Signale PDC können beispielsweise 2048kBit/s und 1544kBit/s auftreten. In Fig. 2 ist ein Block- diagramm einer Daten-, Alarm- und Taktrückgewinnungseinheit FALC abgebildet die als Taktrückgewinnungseinheit CR in der Netzübergangseinheit NUE einsetzbar ist. Bei dieser Taktrückgewinnungseinheit CR wird das eine Taktfrequenz aufweisende Taktsignal aus den eingangsseitig anliegenden Primary Digital Carrier PDCn Signalen durch je ein digitales Taktrückgewinnungsmodul CRM gewonnen und durch ein daran anschließendes Filtermodul JA beispielsweise von einem Streckenjitter bereinigt.
Üblicher Weise ist die Schnittstelleneinheit Sn so ausgebil- det, dass von der Taktrückgewinnungseinheit CR nur ein Taktsignal, das auch als Referenztaktsignal bezeichnet werden kann, aus dem Datenstrom ausgewählt wird. Dieses Referenztaktsignal RCLK wird redundant jeweils über eine erste Busverbindung REFBUS, sowie über einer zweiten redunanten Ver- bindung zu einer eine Phase-Locked Loop Schaltungseinheit PLL aufweisenden Takterzeugungseinheit T zu einem Paketkonzentra- tor PHUB in der zweiten Einheit NP übertragen.
Das extrahierte Referenztaktsignal RCLK(n) wird durch eine Auswahllogik auf der jeweiligen Schnittstelleneinheit
Sl,...,Sn vorselektiert und durch einen Bustreiber BT weitergeleitet. Der Bustreiber BT arbeitet im open Kollektor Modus, indem nur das Low-Potential des digitalen Kanalsignals auf den Bus gelegt wird. Im Gegensatz zum standardisierten Colli- sion Detection Busverfahren, wie es im Ethernet Anwendung findet, sorgt hier eine übergeordnete Systemsteuerungseinheit SS dafür, dass zur gleichen Zeit immer nur ein Bustreiber BT in den SchnittStelleneinheiten Sl,...,Sn aktiv ist. Grund dafür ist die Notwendigkeit einer Echtzeitübertragung der ext- rahierten Takt- oder Referenztaktsignale in uneingeschränkter Bandbreite.
Die paketorientierte Netzeinheit NP weist den Paketkonzentra- tor PHUB, u.a. ein Firmwaremodul FWM und einen mit einer Pha- se-Locked Loop Einheit PLL ausgebildeten Takterzeugungseinheit T auf. Die Firmwaremodule FWM der Netzeinheiten NTDM und NP werden von einer Systemsteuerung SS der Netzübergangseinheit NUE angesteuert.
Ein Nachteil der bekannten Netzübergangseinheit NUE liegt im hohen Aufwand bei einer Firmwareanpassung, wenn Veränderungen bzgl. Synchronisation in der ersten oder zweiten Netzeinheit vorzunehmen sind.
Der Erfindung liegt die Aufgabe zugrunde, eine weitere Schaltungsanordnung und ein Verfahren zur Taktsynchronisation anzugeben.
Die Aufgabe wird durch die Merkmale der Ansprüche 1 und 13 gelöst.
Die Erfindung bringt den Vorteil mit sich, dass eine höhere Flexibilität bei Änderungen im jeweiligen Netz oder bei Ausbaumaßnahmen der Netze gegeben ist.
Die Erfindung bringt den Vorteil mit sich, dass ein unabhängiges Senden von Taktsignalen von mehreren Taktrückgewinnungseinheiten auf eine erste Verbindung ohne Beteiligung einer zentralen die erste und zweite Netzeinheit synchronisierende Steuereinheit erfolgt.
Die Erfindung bringt den Vorteil mit sich, dass eine koordinierte Impulsabstands- und Impulsbreitenkodierung eine simultane, kollisionsfreie Echtzeitübertragung mehrerer ple- siochroner Taktsignale auf einem gemeinsamen Bussignal zeit- gleich ohne Einschränkung der Bandbreite ermöglicht.
Die Erfindung bringt den Vorteil mit sich, dass die Firmware zur Ansteuerung der Schnittstelleneinheit sowie eine Synchronisation der Schnittstelleneinheit in der ersten Netzeinheit mit der zweiten Netzeinheit nicht mehr benötigt wird.
Die Erfindung bringt den Vorteil mit sich, dass weitere Takt- folgen zu einem späteren Zeitpunkt ohne Einstellungen oder Veränderungen der Firmware in der ersten Netzeinheit auswähl- bar sind und der Busbetrieb zwischen der ersten und zweiten Netzeinheit dabei nicht unterbrochen werden braucht. Weitere Besonderheiten der Erfindung werden aus der nachfolgenden näheren Erläuterung zu den Figuren eines Ausführungsbeispiels anhand von schematischen Zeichnungen ersichtlich. Es zeigen: Figur 1 ein Blockschaltbild zur Taktsynchronisation, Figur 2 ein Blockschaltbild einer Taktrückgewinnungseinheit, Figur 3 ein Blockschaltbild einer weiteren Schaltungsanordnung zur Taktsynchronisation, Figur 4 Impulsdiagramme, Figur 5 eine Ausgestaltung eines Bussignals PWDC, Figur 6 Impulsdiagramme zur Bildung eines Sicherheitsabstandes zwischen den Taktsignalen unterschiedlicher Kanäle, Figur 7 Einblendung von Sperrbereichen,
Figur 8 Blockschaltbild eines N-Kanal-Dekoders, Figur 9 dazugehöriges Impulsdiagramm, Figur 10 ein dazugehöriger Maskenaufbau,
Figur 11 ein Impulsabstands-Algorithmus bei einem 3-Kanal und Figur 12 bei einem 4-Kanal Bussignal.
Figur 3 zeigt einen schematischen Aufbau einer Schaltungsanordnung zur Taktsynchronisation. Diese Schaltungsanordnung einer Netzübergangseinheit NUE wird aus einer ersten Netzein- heit NTDM und einer zweiten Netzeinheit NP gebildet. Die erste Netzeinheit wird in eine oder mehrere Bussignalbereitstel- lungseinheiten CHl,...,CHn, untergliedert. Die zweite Netzeinheit NP weist eine Netzeinheit-Systemsteuerung NPSS sowie einen Paketkonzentrator PHUB auf, wobei in dem Paketkon- zentrator PHUB eine Firmware FWM, eine Dekodiereinheit DE mit einer Dekodersteuereinheit DS sowie eine, beispielsweise mit einer Phase-Locked Loop Schaltungseinheit PLL ausgebildete Takterzeugungseinheit T angeordnet ist. Die Bussignalbereit- stellungseinheit CH1,..., CHn kann vorzugsweise in einem HW- Modul realisiert werden und per Konfiguration den Beschaffenheiten der Netzumgebung durch den Betreiber angepasst werden. Redundante Schaltungseinheiten und dazugehörige Verbindungs- wege sind nicht dargestellt. Aus den eingangsseitig an den Bussignalbereitstellungseinheiten CHl,...,CHn anliegenden Datensignalen DSEl, ... , DSEn werden in der Taktrückgewinnungseinheit CR die entsprechenden Referenztaktsignale RCLK zu- rückgewonnen und jeweils an einen separat arbeitenden Kanal- koder KKl, ... , KK4 weitergeleitet. Diese ReferenztaktSignale können jeweils auch als Taktquelle bezeichnet werden. In einem ersten Schritt wird in dem Kanalkoder aus dem jeweiligen eingangsseitig anliegenden Referenztaktsignal RCLKi durch Frequenzteilung eine Referenzfrequenz f (REF) erzeugt. In einem zweiten Schritt wird die erzeugte Referenzfrequenz f (REF) mit Hilfe des Referenztaktsignals RCLK zu einem Kanalsignal KS codiert. Anhand einer Vorselektion, die im Konfigurationsregister KR einstellbar ist, wird aus den einzelnen Kanalsig- nalen KSι,...,KSn über eine Summensignalbildungseinheit SB ein Bussignal PWDC gebildet und an einen Bustreiber BT weitergeleitet. Über die erste Verbindung REFBUS wird ein Bussignal PWDC zur Dekodiereinheit DE der zweiten Netzeinheit NP weitergeleitet .
Diese Schaltungsanordnung gemäß Fig. 3 bringt den Vorteil mit sich, dass hier die Möglichkeit besteht, alle vorselektierten Referenztaktsignale RCLKl,...,n aus einer einzigen Taktrückgewinnungseinheit CR oder einzelne Referenztaktsignale von den unterschiedlichen Bussignalbereitstellungseinheiten
CHl,...,CHn zu erzeugen und zur zweiten Netzeinheit NP zu ü- bertragen. Vom Betreiber können per Konfiguration Datensignale DSEn mit geeigneter Taktqualität ausgewählt werden.
Eine Selektion eines Referenztaktsignales RCLKn wird in der zweiten Netzeinheit NP für eine Synchronisation nach einer in der Netzeinheit-Systemsteuerung NPSS der zweiten Netzeinheit NP festlegbaren Prioritätsliste durchgeführt. Im Störfall wird mit Hilfe der Dekodersteuereinheit DS eine Umschaltung auf eine andere, eventuell auch höherpriore Taktqualität ohne Beteiligung der Schaltungseinheiten in der ersten Netzeinheit NTDM in Verbindung mit der Netzeinheit-Systemsteuerung NPSS der zweiten Netzeinheit NP verzögerungsfrei durchgeführt. Die Netzeinheit-Systemsteuerung NPSS in der zweiten Netzeinheit NP wird vom Dekoder DE unmittelbar über Störungen, wie beispielsweise einen Ausfall eines Referenztaktsignals RCLKl, ... , RCLKn benachrichtigt. Eine Zuordnung der ausgefallenen Referenztaktquelle RCLKl, ..., RCLKn erfolgt in der Netzeinheit-Systemsteuerung NPSS aufgrund der hinterlegten Konfigurationsdaten .
Der Vorteil dieser Schaltungsanordnung und des dazugehörenden Verfahrens gemäß Fig.3 liegt darin, dass das Firmwaremodul in der ersten Netzeinheit NTDN sowie eine Synchronisation der Selektionsvorgänge in den Schnittstelleneinheiten entfällt. Ein weiterer Vorteil besteht darin, dass weitere Referenz- taktsignale RCLKn zu einem späteren Zeitpunkt ausgewählt werden können, ohne die erste Netzeinheit NTDM umzugestalten und den Busbetrieb zwischen den Netzelementen zu unterbrechen. Dies bringt eine erhöhte Flexibilität für den Betreiber mit sich, so dass Änderungen in seiner Netzumgebung oder Ausbau- maßnahmen seiner Netze jederzeit vornehmbar sind.
Nachfolgend wird die Bildung des Bussignals PWDC in der Bus- signalbereitstellungseinheit CHn beschrieben.
Anhand der Darstellung in Fig. 4 und 5 wird die Bildung des Bussignals PWDC näher erläutert. Die einzelnen Kanalsignale KSi, KSj werden unmittelbar aus dem zurückgewonnenen Referenztaktsignalen RCLK durch eine Frequenzverringerung und Kodierung generiert, indem je Kanal mit der Periodizität der festgelegten Referenzfrequenz f(REF) eine der Gesamtanzahl der Kanäle entsprechende Anzahl von Impulsen erzeugt wird und je Kanal den Impulsen feste Impulsabstände di, dj zugewiesen werden. Diese Impulsabstände können äquidistante Abstände o- der frei gewählte Abstände sein. Die Impulsabstände werden auch als Abstandsparameter bezeichnet. Entsprechend der Darstellung in Fig. 5 werden die äquidistanten Impulsabstände der einzelnen Kanäle KSi, KSj unterschiedlich ausgebildet. Innerhalb der einzelnen Kanäle sind zur Kennzeichnung des Phasenabstandes zur Bezugsquelle (steigende Flanke der Referenzfrequenz f (REFx) unterschiedliche Impulsbreiten gebildet. Die Impulsbreiten können beispielsweise mit einer linearen Abstufung ausgebildet werden. Vorteilhaft ist es, wenn die Impulsbreiten der Impulse bei den Impulsfolgen zunehmend ausgebildet werden. Durch die definierten Impulsabstände und Impulsbreiten ist eine eindeutige Zuordnung der Kanäle KSl,...,KSn im Bussignal PWDC gegeben.
Der Impulsbreite des Impulses PWι,...,PW)c liegt eine Quantisierung des Bussignals PWDC zugrunde. Die Quantisierung des Bussignals PWDC wird durch die Impulsbreite der RCLK- Referenztaktsignale bestimmt. Ein Phasenbezug der jeweiligen Referenzfrequenz f (REFx) durch die führende Flanke des ersten Impulses des Kanalsignals KSx (Bezugsquelle) ermöglicht eine Kanalselektion im Dekoder DE der zweiten Netzeinheit NP.
Die Impulse der Kanalsignale KSl,....,KSn sind im Bussignal PWDC miteinander in negativer Logik (Low-aktiv) logisch ODER- verknüpft, siehe Fig. 5. Die Abstandsparameter di, ..., dj innerhalb der einzelnen Kanäle sind so bemessen, dass zwischen den Impulsen der Kanalsignale KSI, ... , KSn ein noch ausreichender Sicherheitsabstand S, wie in Fig. 6 darge- stellt, zwischen den einzelnen Impulsen besteht.
Bedingt durch Jitter bzw. Wander- oder Plesynchronität verursachten Frequenzoffset zwischen den unabhängigen Taktquellen RCLKl, ... , RCLKn kommt es zu einer leichten Phasenbewegung der aus unterschiedlichen Kanälen stammenden Impulsen der Kanalsignale KSI,..., KSn. Durch Festlegung der Abstandsparameter di,...,dj wird erreicht, dass mindestens ein Impuls aus dem Kanalsignal KSI,..., KSn eines jeden Kanals kollisionsfrei ü- bertragen und zur Synchronisierung der zentralen PLL in der Takterzeugungseinheit T der zweiten Netzeinheit verwendet werden kann. Jeder einzelne Impuls im Kanalsignal KSI,..., KSn hat einen festgelegten Phasenbezug durch seine vordefi- nierte Impulsbreite PW1,..., PWn zu seiner Bezugsquelle. Die PLL kann in der Takterzeugungseinheit T somit trotz eines kollisionbedingten Wechsels der Phasenposition der selektierten Impulsfolge ohne Beeinträchtigung synchron arbeiten. Im Falle einer Kollision in der selektierten Impulsfolge kann die PLL mit Hilfe der Steuerlogik DS im Dekoder DE auf eine Vielzahl der redundanten Impulse im Kanalsignal zugreifen und anhand der definierten Impulsbreite eine dem kanalspezifischen Abstandsparameter entsprechende Phasenkorrektur durch- führen, um einen nahtlosen Übergang vorzunehmen.
Anhand einer tabellarischen Ausführung, wie in Fig.11 und 12 wiedergegeben, sowie in den Impulsdiagrammen der Fig.6 und 7 ist eine Bestimmung der Pulsabstände di,...,dj für das Bus- signal PWDC mit einem 3- und -Kanalsystem angegeben. Die resultierenden Zahlen bezüglich der Phasenposition in Fig.11 werden in Fig. 7 erläutert. Die Kanalsignale KSI, KS2, KS3 werden im Folgenden auch als Kanäle Kl, K2, K3 bezeichnet.
In eine Ausgangsposition (Phase 0) eingeordnet ist jeweils die ansteigende Flanke des ersten Impulses mit der Impulsbreite PW1 in den Kanälen Kl, K2, K3. Die Phasenposition ist in Phaseneinheiten entsprechend der Quantisierung q des Referenztaktsignals RCLK angegeben. Im Beispiel ist q=βlns und entspricht einer halben Periodenlänge des 8192kHz-
Referenztaktsignals RCLK. Die Impulsbreiten PWl=q, PW2=2q, PW3=3q sind entsprechend einer linearen Staffelung ausgebildet.
Ein Sperrbereich SBR sichert einen ausreichenden Sicherheitsabstand zwischen den einzelnen Impulsen unterhalb der Kanalsignale mit dem Ziel, eine Kollision mit der für die Takterzeugungseinheit selektierten Impulsfolge rechtzeitig zu erkennen und einen Wechsel mit Hilfe der Steuerlogik auf eine ungestörte Impulsfolge in einer neuen Phasenposition im Kanal auszulösen. Die Distanzparameter di, d2, d3 wie auch in Fig.6 gezeigt, die auch als Impulsabstände oder Abstandsparameter bezeichnet werden können sind im Hinblick auf die Erhaltung eines möglichen Referenztaktsignals ausgewählt, indem die Sperrbereiche SBR aller beteiligten Kanäle mitberücksichtigt werden. Die so entstandene Regelung für ein Schema einer Aneinanderreihung von Impulsen mit Sperrbereichen SBR kann durch nachfolgenden Algorithmus bestimmt werden (siehe Fig.11, 12):
Bussignal mit 3-Kanälen Bussignal mit 4-Kanälen max. Pulsweite PW3 = 3*q max. Pulsweite PW4 = 4*q dl = 3*(2n+l) dl = 2*(2n+l) d2 = 4*(2n+l) d2 = 3*(2n+l) d3 = 5*(2n+l) d3 = 5*(2n+l) d4 = 7*(2n+l)
In diesen Formeln ist n ein Faktor für den Sperrbereich SBR, welcher für einen ausreichenden Sicherheitsabstand zwischen den Impulsen des Bussignals PWDC sorgt. Der Faktor n hat die Phaseneinheit q. Abhängig von der Kanalanzahl und der damit zusammenhängenden maximalen Impulsbreite wird n variiert, um einen ausreichenden Sicherheitsabstand S, wie in Fig. 6 dargestellt, zu erhalten.
Für ein sicheres Arbeiten im Dekoder DE mit nur der zweifachen Taktrate soll der Sicherheitsabstand entsprechend dem Impulsdiagramm mindestens S=2*q betragen. Bei dieser Vorgehensweise kann der Dekoder DE direkt mit der Taktfrequenz des PLL-Quarzoszilators in der Takterzeugungseinheit T von 32, 768MHz arbeiten. Dies erfordert beim obigen Algorithmus einen Sperrbereich SBR von n=4*q für ein 3-Kanal-System bzw. n=5*q für ein 4-Kanal-System. Vorausgesetzt ist eine ausreichende Bandbreite für eine verzerrungsfreie Impulsübertragung für das Bussignal PWDC bei der gewählten Quantisierung q des Referenztaktsignals.
Nachfolgend wird der Algorithmus anhand des 3-Kanal-Systems im Fig. 7 in einem Impulsdiagramm veranschaulicht. Für die Vereinfachung einer Optimierung wird nur die maximale Impulsbreite PW3 berücksichtigt, wobei sich dadurch für die Impulse mit geringerer Impulsbreite größere Sicherheitsabstände als erforderlich ergeben. Als Referenzposition hierzu wird auf die Ausgangsphasenposition des jeweils ersten Impulses der Kanäle Kl, K2 , K3 und jeweils auf die führende Impulsflanke Bezug genommen (Phase 0) . Der Sperrbereich SBR ±n*q wird auf die ansteigende Flanke der nachfolgenden Impulse bezogen. Der Distanzparameter dl im ersten Kanal des 3-Kanal-Systems be- trägt laut Algorithmus dι=18*q, sodass der erste Sperrbereich SBR des ersten Kanals Kl auf der Phasenpositionsachse bei 14*q anfängt und bei 22*q endet. Gleich im Anschluss daran beginnt der Sperrbereich SBR des zweiten Impulses PW2 des zweiten Kanals K2 bei 23*q, sodass zwischen den Sperrberei- chen keine Lücke entsteht. Lediglich vor dem letzten Sperrbereich um die ansteigende Flanke des dritten Impulses PW3 im dritten Kanal K3 entsteht aufgrund der äquidistanten Impuls- abstandsfestlegung eine Lücke von 28*q (in Fig. 7 nicht mehr dargestellt) .
Entsprechend der Formel [q* (3*d3+n) ] _1 beträgt die maximal erzielbare Referenzfrequenz f (REF) im 3-Kanal-System 118kHz, wenn von einer Quantisierung von q=61ns ausgegangen wird (siehe Fig. 11) . Bei Anwendung von binären Teilungsverhält- nissen (2n) ergibt sich daraus eine Limitierung der im Bussignal zu übertragende Referenzfrequenz f (REF) auf 64kHz. Unter den gleichen Voraussetzungen reduziert sich dieser Wert im -Kanal-System auf 32kHz, siehe Fig. 12. Bei höherer Kanalanzahl kann die äquidistante Impulsabstandsfestlegung auf- gegeben werden, um eine zu starke Limitierung der erzielbaren Referenzfrequenz entgegenzuwirken .
Ein Ausführungsbeispiel zur Kodierung und Dekodierung des Bussignals PWDC ist in den Figuren 3 und 8 sowie in den zu Fig. 8 gehörenden Impulsdiagrammen 9, 10 dargestellt. Die Erzeugung der Kanalsignale KSI, KS2, ..., KSn erfolgt im Koderteil KK der Busbereitstellungseinheit CHl,...CHn mit Hilfe von binären Synchronzählern, welche direkt von den Referenztaktsignalen RCLK getaktet werden. Entsprechend der Darstellung im Fig. 3 werden die Distanz- und Pulsbreitenparameter für jeden Kanal separat durch Konfigurationsdaten festgelegt und mit kombinatorischen Netzen erzeugt. Von der Taktrückgewinnungseinheit CR werden nur die dafür bestimmten ReferenztaktSignale RCLKn freigeschaltet und an den Köder KK weitergeleitet. Freigeschaltete Referenztaktsignale RCLKn werden bei Qualitätsverlust von der Taktrückgewinnungseinheit CR aufgrund eines in dieser integrierten Alarmmoduls rechtzeitig abgeschaltet. Nach Zusammenführung der Kanalsignale KSI,..., KSn wird das Summensignal über tristate Bustreiber geleitet und auf den REFBUS als Bussignal PWDC übertragen.
Die Funktionsweise eines Dekoders DE in der zweiten Netzeinheit NP wird anhand eines Prinzipblockschaltbildes im Fig. 8 erläutert. Der Dekoder DE ist u.a. in drei Funktionsblöcke KSY, KSK und MST untergliedert. Diese Funktionsblöcke sind ein Kanalsynchronizer KSY, ein Kanalselektor KSK und eine Maskensteuerung MST. Alle Funktionsblöcke sind mit der Steuereinheit DS verbunden. Entsprechend der Kanalanzahl sind im Kanalsynchronizer KSY drei unabhängig arbeitende Kanalsepara- toren KSP1, ... , KSPn angeordnet. Das Herausfiltern der Kanalsignale aus dem Bussignal erfolgt mit Hilfe eines digitalen Regelkreises in einem Kanalseparator KSP in dem Funktionsblock Kanalsychronisator KSY. Hierzu werden für die korrekte Selektion und für das Halten des Synchronismusses im Kanal- synronisator Pulsbreitenfilter PWF bzw. kanalspezifische
Pulsdistanzfilter PDF eingesetzt. Alle diese Funktionen werden als Maskenfunktion ausgeführt, so dass eine Echtzeitübertragung der Referenzsignale bis zur Takterzeugungseinheit T in uneingeschränkter Bandbreite im Dekoder ermöglicht wird.
Das Impulsdiagramm in Fig. 9 zeigt in der ersten Zeile die auf dem Bus übertragene Signalfolge. In den nachfolgenden Im- pulsdiagrammen sind die Ausgangssignale der Kanalseparatoren wiedergegeben. Da die Kanalsignale zueinander nicht exakt synchron sind, erfordert die Synchronisation drei unabhängige Regelkreise für die drei Kanäle.
Eine Umschaltung zwischen den gleichzeitig zur Verfügung stehenden, im Kanalsynchronisator KSY dekodierten Referenztakte, wird anhand einer in der Steuereinheit DS hinterlegten Prioritätsliste im Kanalselektormodul KSK ausgeführt. Dies ermög- licht eine schnelle HW-gesteuerte Reaktion im Störungsfall.
Die im Kanalselektormodul KSY ausgewählte Impulsfolge PWl, PW2, PW3 eines Kanalsignals Kn erhält im Maskensteuerungsblock MST eine synchron mitgeführte Maske, wodurch je Refe- renztaktperiode f(REF) nur ein kollisionsfreier Impuls an die PLL weitergeleitet wird. Entsprechend der Darstellung im Fig. 10 wird diese Maske der Pulsbreitenabstufung des Kanalsignals angepasst, wobei die Maske in mindestens zwei Bereiche, den Durchlassbereich DLB und den Kontrollbereich KLB unterglie- dert wird. Der Durchlassbereich DLB wird nach Pulsbreitenabstufung priorisiert freigeschaltet, wenn mehrere kollisionsfreie Impulse im Kanalsignal gefunden wurden. Dem schmälsten Impuls wird die höchste Priorität zugeordnet, denn die trägt unmittelbar die Phasenposition der Bezugsquelle.
Der Kontrollbereich KLB ist der äußere Teil der Maske und ist zuständig für eine Kollisionsvorhersage. Läuft ein fremder Impuls von einer beliebigen Seite in den Kontrollbereich KLB hinein, wird daraufhin der Durchlassbereich DLB der betroffe- nen Maske gesperrt und gleichzeitig die nächste kollisionsfreie Maske freigeschaltet. Der Kontrollbereich KLB ist 2UI breit, wobei hier die Einheit UI ein unit intervall bedeutet und sich auf die Systemtaktperiode des Dekoders bezieht. Im Vergleich zur im Köder benutzten Quantisierungsstufe q steht wegen der zweifachen Takrate für ein UI=0,5*q (31ns), dies entspricht einem Systemtakt von 32,768MHz. Der im Algorithmus parametrisierte Sicherheitsbereich SBR von SBR=2*q setzt sich damit aus einem Reservebereich von l*q(=2UI) für den Durchlassbereich DLB, sowie aus einem weiteren l*q(=2UI)für den Kontrollbereich KLB der Maske zusam- men. Die digitale Regelung im Kanalsynchronizer arbeitet mit einer internen Quantisierung von einem UI, sodass im Durchlaßbereich neben dem Quantisierungsjitter noch ein UI für den Restjitter am Kanalsignal reserviert bleibt. Die Quantisierung der Pulsbreitenmessung bzw. der Kollisionserkennung für den Kontrollbereich kann dagegen mit der doppelten Abtastrate von 0,5UI unter Verwendung beider Schaltflanken des Systemtaktes erfolgen, wodurch die Sicherheit und die Dynamik der Regelung gesteigert wird.
Das Sperren und Freischalten der Masken in unterschiedlichen Phasenpositionen innerhalb eines selektierten Referenztaktpfades erfolgt mit Hilfe einer Phasenausgleichsschaltung. In Einheiten des bekannten kanalspezifischen Distanzparameters wird hier ein Phasenausgleich bei jedem Maskenwechsel durch- geführt. Auf diese Weise treffen sich die zur Synchronisierung ausgewählten Impulse aus Sicht der PLL stets in der gleichen Phasenposition.
Für PLL-Module, deren Phasendetektor, z. B. eine EXOR- Schaltung, nicht mit Flankensteuerung arbeitet, wird hier auch die Pulsbreite nach Maskierung regeneriert, indem digital ein Tastverhältnis von 1:1 eingestellt wird.
Mit der digital geregelten Maskensteuerung werden die Impulse der Referenztaktsignale ohne Zwischenbearbeitung, das heißt in Echtzeit zur PLL weitergeleitet. Die Masken dienen lediglich der Ausblendung der redundanten Impulse innerhalb eines Kanals .
Sämtliche Funktionen der Maskensteuerung können in Hardware ausgeführt werden, um eine optimale Dynamik für die Regelung zu erreichen. Einzelne Funktionen der Maskensteuerung können auch durch eine entsprechende Software in das Firmwaremodul FWM des Paketkonzentrators PHUB ausgelagert werden. Die dadurch entstandene mögliche längere Reaktionszeit kann durch eine evtl . vorhandene Holdover-Funktion in der Phase-Locked Loop Schaltung PLL überbrückt werden.
Das Kanalselektormodul KSK kann auch in das Modul zur Maskensteuerung MST durch entsprechende Freischaltung der Durchlaßmasken integriert werden. Ferner kann die Bildung der Masken- bereiche, Kontroll- und Durchlaßbereich, mit dem digitalen Regelkreis des Kanalsynchronizers direkt verknüpft werden. Die Phasenausgleichsschaltung kann in der PLL- Rückkopplungsschleife in einer gemeinsamen Hardware ausgestalteten Ausführung implementiert werden.

Claims

Patentansprüche
1. Schaltungsanordnung zur Taktsynchronisation zwischen einer ersten und zweiten Netzeinheit (NTDM, NP) , wobei in der ers- ten Netzeinheit (NTDM) eine Taktrückgewinnungseinheit (CR) zur Bereitstellung von mindestens einem Referenztaktsignal (RCLKn) vorgesehen ist, dadurch gekennzeichnet, dass mindestens eine Busbereitstellungseinheit (CHn) mit min- destens einer Kodiereinheit (KKn) in der ersten Netzeinheit angeordnet ist und jeweils eine Kodiereinheit (KKn) zur Bildung eines Kanalsignales (KSn) aus dem jeweils anliegenden Referenztaktsignal dient, wobei ein Bussignal (PWDC) aus mindestens einem Kanalsignal gebildet und zu einer Dekodierein- heit (DE) in der zweiten Netzeinheit (NP) weitergeleitet wird.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Kodiereinheit (KKn) derart ausgebildet ist, dass aus dem eingangsseitig anliegenden Referenztaktsignal (RCLKn) eine Folge von einzelnen Impulsen mit definiertem Abstand erzeugt wird.
3. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Kodiereinheit (KKn) derart ausgebildet ist, dass die definierten Abstände der Impulse in jedem Kanalsignal (KSn) unterschiedlich ausgeprägt sind.
4. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Kodiereinheit (KKn) derart ausgebildet ist, dass die Anzahl der erzeugten Impulse in jedem Kanalsignal (KSn) der maximal möglichen Anzahl (n) der Kodiereinheiten entspricht.
5. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Kodiereinheit (KKn) derart ausgebildet ist, dass die Breite der erzeugten Impulse (PWl, PW2,..., PWn) unterschiedlich ausgebildet ist.
6. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Kodiereinheit (KKn) derart ausgebildet ist, dass die Breite der erzeugten Impulse (PWl, PW2,..., PWn) zunehmend ausgebildet ist.
7. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Kodiereinheiten (KK) derart ausgebildet sind, dass bezüglich Impulsbreitenbildung unterhalb der Kodierein- heiten keine Unterscheidung vorgenommen wird.
8. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Busbereitstellungseinheit (CHn) derart ausgebildet ist, dass die Kanalsignale (KSn) über eine Summenbildungseinheit (SB) und Signalverstärkungseinheiten (BT) zu einem Bussignal (PWDC) zusammengefasst werden.
9. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die zweite Netzeinheit derart ausgebildet ist, dass die Selektion der einzelnen Kanalsignale aus dem Bussignal (PWDC) von der zweiten Netzeinheit (NP) selbständig durchgeführt wird.
10. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Dekodiereinrichtung (DE) mindestens ein Pulsbreitenfilter (PWF) aufweist.
11. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Dekodiereinheit (DE) mindestens ein Pulsdistanzfil- ter (PDF) aufweist.
12. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Dekodiereinheit derart ausgebildet ist, dass die De- kodierung mittels einer Maskenfunktion ausgeführt wird, indem das empfangene Bussignal nicht abgetastet wird und die Selektion durch Abdeckung der nicht benötigten Impulse erfolgt.
13. Verfahren zur Taktsynchronisation zwischen einer ersten und zweiten Netzeinheit (NTDM, NP) , wobei in der ersten Netzeinheit (NTDM) eine Taktrückgewinnungseinheit (CR) zur Bereitstellung von mindestens einem Referenztaktsignal (RCLKn) vorgesehen ist, dadurch gekennzeichnet, dass jeweils aus einem Referenztaktsignal ein Kanalsignal gebildet wird, wobei in der ersten Netzeinheit (NTDM) aus mindestens einem Kanalsignal ein Bussignal (PWDC) gebildet und zur zweiten Netzeinheit (NP) weitergeleitet wird.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass aus dem eingangsseitig anliegenden Referenztaktsignal
(RCLKn) eine Folge von einzelnen Impulsen mit definiertem Ab- stand erzeugt wird.
15. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die definierten Abstände der Impulse in jedem Kanalsignal (KSn) unterschiedlich ausgeprägt sind.
16. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Anzahl der erzeugten Impulse in jedem Kanalsignal (KSn) der maximal möglichen Anzahl (n) der Kodiereinheiten entspricht.
17. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Breite der erzeugten Impulse (PWl, PW2,..., PWn) un- terschiedlich ausgebildet ist.
18. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Breite der erzeugten Impulse (PWl, PW2,..., PWn) zu- nehmend ausgebildet ist.
19. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass bezüglich Impulsbreitenbildung unterhalb der Kodierein- heiten keine Unterscheidung vorgenommen wird.
20. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Kanalsignale (KSn) zu einem Bussignal (PWDC) zusam- mengefasst werden.
21. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Selektion der einzelnen Kanalsignale aus dem Bussig- nal (PWDC) von der zweiten Netzeinheit (NP) selbständig durchgeführt wird.
22. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Dekodierung in der zweiten Netzeinheit (NP) mittels einer Maskenfunktion ausgeführt wird, indem das empfangene Bussignal nicht abgetastet wird und die Selektion durch Abdeckung der nicht benötigten Impulse erfolgt.
EP04804601A 2003-12-09 2004-11-29 Schaltungsanordnung und verfahren zur taktsynchronisation Withdrawn EP1692792A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10357477A DE10357477B4 (de) 2003-12-09 2003-12-09 Schaltungsanordnung und Verfahren zur Taktsynchronisation
PCT/EP2004/053154 WO2005060133A1 (de) 2003-12-09 2004-11-29 Schaltungsanordnung und verfahren zur taktsynchronisation

Publications (1)

Publication Number Publication Date
EP1692792A1 true EP1692792A1 (de) 2006-08-23

Family

ID=34672514

Family Applications (1)

Application Number Title Priority Date Filing Date
EP04804601A Withdrawn EP1692792A1 (de) 2003-12-09 2004-11-29 Schaltungsanordnung und verfahren zur taktsynchronisation

Country Status (4)

Country Link
US (1) US20070116059A1 (de)
EP (1) EP1692792A1 (de)
DE (1) DE10357477B4 (de)
WO (1) WO2005060133A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7653092B2 (en) * 2005-09-28 2010-01-26 Electronics And Telecommunications Research Institute Time-division multiplexing/demultiplexing system and method
US8923341B2 (en) * 2010-01-12 2014-12-30 Vitesse Semiconductor Corporation Method for switching master/slave timing in a 1000BASE-T link without traffic disruption
US8839051B1 (en) * 2011-02-25 2014-09-16 Sk Hynix Memory Solutions Inc. Advance clocking scheme for ECC in storage
CN105320573B (zh) * 2014-07-28 2019-06-14 群联电子股份有限公司 解码方法、存储器存储装置及存储器控制电路单元
US20160139933A1 (en) * 2014-11-18 2016-05-19 Qualcomm Incorporated Providing loop-invariant value prediction using a predicted values table, and related apparatuses, methods, and computer-readable media

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02177739A (ja) * 1988-12-28 1990-07-10 Hitachi Ltd デイジタル伝送方式
US5572554A (en) * 1994-07-29 1996-11-05 Loral Corporation Synchronizer and method therefor
KR0177731B1 (ko) * 1994-09-15 1999-05-15 정장호 망동기용 디지탈 위상동기루프 제어방법
NL9401525A (nl) * 1994-09-21 1996-05-01 Nederland Ptt Clock recovery voor ATM ontvanger.
CA2184013A1 (en) * 1996-08-23 1998-02-24 Mauricio Peres Hitless clock recovery in atm networks
US5928346A (en) * 1996-09-11 1999-07-27 Hewlett-Packard Company Method for enhanced peripheral component interconnect bus split data transfer
DE19647093A1 (de) * 1996-11-14 1998-05-28 Bosch Gmbh Robert Verfahren zur Aktualisierung von Zeitmarken in einem digitalen Datenstrom und Remultiplexer
US6262998B1 (en) * 1997-12-24 2001-07-17 Nortel Networks Limited Parallel data bus integrated clocking and control
KR100490010B1 (ko) * 2000-12-26 2005-05-17 엘지전자 주식회사 브이오디에스엘 게이트웨이의 음성 트래픽 전달 장치
US20030084277A1 (en) * 2001-07-06 2003-05-01 Dennis Przywara User configurable audio CODEC with hot swappable audio/data communications gateway having audio streaming capability over a network
GB0205350D0 (en) * 2002-03-07 2002-04-24 Zarlink Semiconductor Inc Clock synchronisation over a packet network using SRTS without a common network clock

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2005060133A1 *

Also Published As

Publication number Publication date
DE10357477A1 (de) 2005-07-14
WO2005060133A1 (de) 2005-06-30
DE10357477B4 (de) 2008-11-06
US20070116059A1 (en) 2007-05-24

Similar Documents

Publication Publication Date Title
DE3788457T2 (de) Rahmensynchronisationsanordnung.
EP0723344B1 (de) Synchrones digitales Nachrichtenübertragungssystem mit hierarchischem Synchronisierungsnetz
DE2510281C2 (de) Demultiplexer für eine digitale Zeitmultiplex-Übertragungsanlage
DE102008013602A1 (de) Verfahren zum Ansteuern einer Vielzahl von Ventilen und Steuerblock mit einer Vielzahl von Ventilen
DE69220267T2 (de) Pulsstopfanlage
DE102004050416A1 (de) Verfahren zur Synchronisation in einem redundanten Kommunikationssystem
DE10357477B4 (de) Schaltungsanordnung und Verfahren zur Taktsynchronisation
DE2737713C2 (de) Zeitmultiplex-Digital-Vermittlungsanlage, insbesondere PCM-Fernsprechvermittlungsanlage, mit doppelt vorgesehenen Koppelfeldeinrichtungen
DE3125724C2 (de)
DE2655443B2 (de) Vervielfachte Zeitsteuerung zum Erzeugen von Zeitsignalen für Installationen mit signalverarbeitenden Schaltungen
DE2718317A1 (de) Digital koppelnde fernmeldevermittlungseinrichtung
DE1254715B (de) Verfahren und Anordnung zur Synchronisation wenigstens eines digitalen Zeitmultiplexsystems
EP0530393A1 (de) Verfahren und Vorrichtung zur Synchronisation einer Takteinrichtung eines Fernmeldevermittlungssystems
DE2942410C2 (de)
DE1766413B1 (de) Synchronisation eines Zeitmultiplex-UEbertragungssystems
DE2021953C3 (de) Zeitmultiplexübertragungssystem mit einem Sender und einem Empfänger zur Übertragung von Signalen mittels Pulscodemodulation
DE4131061C1 (en) Switching procedure for external reference pulse signal in telephone exchange - conducting external reference signals to module delivering reference pulse series for synchronising central pulse generator or clock
EP0993711B1 (de) Verfahren und schaltungsanordnung zur adaption und durchschaltung eines datenstromes
WO2000056026A1 (de) Gewinnung von taktsignalen zur abtastung von datensignalen unterschiedlicher datenraten mit hilfe eines phasenregelkreises
DE2624067C2 (de) Verfahren und Anordnung zur Einfügung von Digitalsignalen in ein Digital-Multiplex-Signal
EP0241777A1 (de) Demultiplexstufe eines Digitalsignal-Übertragungsgerätes
DE10152339B4 (de) Verfahren und Kommunikationseinrichtung zur Realisierung zumindest einer ausfallsicheren Kommunikationsbeziehung durch eine in einem Kommunikationsnetz angeordnete Kommunikationseinrichtung
EP0773645A2 (de) Verfahren zur Auswahl von verketteten Signalen aus Empfangssignalen der Synchron-Digital-Hierarchie
DE102004018316A1 (de) System und Verfahren zur Übertragung und Bewertung von Daten und Teilnehmer des Systems
DE1766413C (de) Synchronisation eines Zeitmultiplex Ubertragungssystems

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20060531

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR GB

DAX Request for extension of the european patent (deleted)
RBV Designated contracting states (corrected)

Designated state(s): DE FR GB

17Q First examination report despatched

Effective date: 20070801

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: NOKIA SIEMENS NETWORKS GMBH & CO. KG

RAP3 Party data changed (applicant data changed or rights of an application transferred)

Owner name: NOKIA SIEMENS NETWORKS S.P.A.

RAP3 Party data changed (applicant data changed or rights of an application transferred)

Owner name: NOKIA SIEMENS NETWORKS GMBH & CO. KG

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20071212