EP1500108A2 - Halbleiterspeichereinrichtung und betriebsverfahren für eine halbleiterspeichereinrichtung - Google Patents

Halbleiterspeichereinrichtung und betriebsverfahren für eine halbleiterspeichereinrichtung

Info

Publication number
EP1500108A2
EP1500108A2 EP03718640A EP03718640A EP1500108A2 EP 1500108 A2 EP1500108 A2 EP 1500108A2 EP 03718640 A EP03718640 A EP 03718640A EP 03718640 A EP03718640 A EP 03718640A EP 1500108 A2 EP1500108 A2 EP 1500108A2
Authority
EP
European Patent Office
Prior art keywords
memory device
semiconductor memory
magnetization
magnetic field
coil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP03718640A
Other languages
English (en)
French (fr)
Inventor
Stefan Wurm
Siegfried Schwarzl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1500108A2 publication Critical patent/EP1500108A2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices

Definitions

  • the invention relates to a semiconductor memory device and an operating method for a semiconductor memory device.
  • the invention is based on the object of specifying a semiconductor memory device based on a magnetoresistive memory mechanism and an operating method for a semiconductor memory device based on a magnetoresistive memory mechanism, in which storage operation which is as reliable as possible can be achieved over a long operating time.
  • the object is achieved by a semiconductor memory device based on a magnetoresistive storage mechanism according to the invention with the features of claim 1.
  • the object is achieved according to the invention by an operating method for a semiconductor memory device based on a magnetoresistive memory mechanism with the features of claim 18.
  • Advantageous developments of the semiconductor memory device according to the invention and the operating method according to the invention are the subject of the dependent subclaims.
  • the semiconductor memory device based on a magnetoresistive memory mechanism and in particular the MRAM memory have at least one memory area, which in turn has a plurality of memory cells. Furthermore, at least one magnetic field application device is provided, by means of which at least a part of the memory cells can be controlled and / or defined in such a way that a common and at least locally homogeneous magnetic field can be applied in such a way that at least parts or areas of the applied memory cells can be applied to them Magnetization (magnetic polarization) are defined and / or controllably amplifiable and / or orientable.
  • Magnetic creep can thus be counteracted in operation by the respective components of the memory cells, which are to be embodied with a fixed premagnetization, being designed and / or reinforced in a well-defined manner. This counteracts a misorientation of the pre-magnetization of the respective memory cells; in this case, one can speak of a reorientation or an intensification of the pre-magnetization.
  • the magnetic field application device is designed entirely or partially in a provided housing device of the semiconductor memory device.
  • This is advantageous, for example, because certain housing components of the housing device or the housing device as a whole can be designed as a prefabricated element with the magnetic field application device, without the manufacturing and testing process for the semiconductor memory device in the narrower sense, that is to say that of the semiconductor memory device underlying semiconductor module would have to be modified.
  • the semiconductor module on which the semiconductor memory device is based can thus be independent of the one to be provided
  • the magnetic field application device are trained and tested.
  • the magnetic field application device is designed as a coil arrangement. This can have one coil or a plurality of coils.
  • the coil arrangement is arranged and / or designed such that at least a part of the memory cells can be acted upon by a magnetic field of the inner region of at least one coil.
  • the inner regions in particular have particularly high magnetic field strengths during operation, wherein a particularly suitable homogeneity of the magnetic field generated is also guaranteed.
  • At least one coil of the coil arrangement spatially encloses at least a part of the memory cells.
  • Coil arrangements can generate suitable magnetic field strengths with a suitable orientation in the outer area. Therefore, according to another advantageous embodiment of the semiconductor memory device according to the invention, it is provided that at least some of the memory cells can be acted upon by a magnetic field of the outer region of at least one coil.
  • At least part of the semiconductor module on which the semiconductor memory device is based is arranged and / or formed in the outer region of at least one coil.
  • Particularly favorable properties of the semiconductor memory device according to the invention with regard to reorientation and / or reinforcement of the pre-magnetization to be carried out result if two coils are provided as elements of the coil arrangement of the magnetic field application device.
  • the plurality, in particular two coils, of the coil arrangement of the magnetic field application device are designed to be axially symmetrical with respective axes of symmetry and if the two or more coils with their axes of symmetry also run on a common axis and / or are arranged collinear to one another.
  • the two coils are arranged and / or formed spatially spaced apart from one another along their common axes or axis of symmetry, with the semiconductor module on which the semiconductor memory device is based then being arranged at least partially in this intermediate region between the coils and / or is formed, in particular in the vicinity of the common axis or axis of symmetry of the coils.
  • This procedure is advantageous in that the geometrical arrangement of the coils thus formed enables a particularly high field strength during operation and, at the same time, a particularly high homogeneity in the intermediate area between the coils operated in series with one another.
  • the memory cells each have a magnetoresistive memory element or form one, in particular a TMR stack element, with at least one hard magnetic layer.
  • the storage cells each have at least one soft magnetic layer as the storage layer and a tunnel layer arranged between the hard magnetic layer and the soft magnetic layer.
  • the hard magnetic layer is designed with a predefined and fixed magnetization as the target magnetization, this target magnetization being oriented in each case perpendicular to a direction of the TMR stack elements, ie the direction of the course of the sequence of the layers of the TMR - Stacking elements, for example in the level of the layers.
  • the semiconductor memory device according to the invention is particularly simple if the plurality of memory cells is essentially of the same function or of the same design.
  • the plurality of memory cells is arranged and / or configured such that their magnetizations are essentially identically oriented and / or lie essentially in a common plane.
  • Another aspect of the present invention is to provide an operating method for a semiconductor memory device based on a magnetoresistive memory mechanism and in particular for an MRAM memory.
  • the operating method according to the invention has a step of reading out and storing the memory contents of each memory cell of a memory area of the semiconductor memory device externally. Subsequently, a magnetic field is then applied to the semiconductor memory device and at least at least some of the memory cells are subjected to a magnetic field in order to impressively and / or controllably impress magnetization on hard magnetic layers of the memory cells. The externally stored memory contents are then written back into each cell of the memory area.
  • the operating method according to the invention is particularly advantageous if the strength, orientation and duration of the magnetic field is set in such a way that each of the memory cells to be loaded is impressed with a defined strength and orientation of a magnetization, so that reliable storage operation is ensured and / or that in particular the respective magnetization of hard magnetic layers of the memory cells can be reoriented and / or amplified for target magnetization.
  • the steps of the external method of backing up the memory contents, applying a magnetic field for reorienting and / or strengthening the magnetization and writing back the externally saved memory contents, on which the operating method is based are carried out repeatedly at time intervals, especially at intervals of one year or less. This repetition can be done regularly.
  • a regularity in the execution of the operating procedure thus ensures a preventive measure.
  • the execution of the method can be carried out by an explicit request by a user or by a user unit, for example in the event that an error state with regard to the storage or reading out of information content is determined.
  • the tunneling magneto resistance memory elements also called magnetic tunneling junctions MTJ, from Magnetic Random Access Memories (MRAM) have a passive and an active ferromagnetic layer.
  • the magnetization of the active layer is rotated during writing and destructive reading relative to the fixed direction of magnetization of the passive magnetic layer, parallel or anti-parallel to this direction of magnetization.
  • the non-volatility of this type of memory is largely determined by the orientation of the magnetization of the passive hard magnetic layer that does not change over time.
  • the orientation of this magnetization is determined once during the manufacturing process.
  • the tolerable tolerance is small, below one degree. This narrow distribution of the magnetization around a given direction can widen over time with and without external magnetic interference fields, for example by magnetic creep. It is to be expected that the changes in magnetization will take place inhomogeneously, starting from nucleation centers. Individual memory elements can thereby become unusable and / or their memory contents are lost.
  • TMR tunneling magnetoresistance effect
  • the hard magnetic layer can be reoriented by an external magnetic field, even during the operation of an MRAM module. Therefore, the repair or preventive refreshing of memory cells that have lost their functionality due to a change in the magnetization of the hard magnetic layer are provided according to the invention.
  • the content of the memory module is first cached in any other medium. Then, for example by means of a coil or a pair of coils suitably integrated in the packaging, a magnetic field is applied which is large enough to reorient the hard magnetic layer. The previous content can then be transferred from the buffer to the block. This process can often be repeated.
  • the orientation of the magnetization of the hard magnetic layer of the module can be refreshed in situ.
  • Appropriate logic with control can automatically carry out this process at predetermined time intervals.
  • non-volatility to the hard magnetic layer thus change the time scale.
  • Long-term non-volatile memories can also be realized with hard magnetic layers, the magnetic orientation of which decays on a shorter time scale.
  • Hard magnetic layers can be obtained by special alloys of ferromagnetic and non-ferromagnetic elements, for example CoFe, CoCr, CoPt, CoCrFe.
  • the magnetic switching thresholds of ferromagnetic layers can also be increased by the choice of the layer geometry (shape, thickness) compared to the soft magnetic layers.
  • a further possibility is to make ferromagnetic layers "harder” by coupling them to antiferromagnetic layers (for example made of IrMn, PtMn), but which are located above.
  • Layers which contain at least one of the elements Fe, Ni, Co, Cr, Mn, Gd, Dy or Bi or consist of alloys thereof are generally suitable as ferromagnetic layers.
  • An inventive step lies in the use of the knowledge that, in contrast to other non-volatile memories, such as flash memories, defective cells or bits can be refreshed or repaired by means of an external field.
  • the magnetic field of the hard magnetic layer can be refreshed or repaired without contact by exposing the chip in the packaging to an orienting magnetic field. If an appropriate coil or a pair of coils is integrated into the packaging, for example a housing, then memory cells whose defect is due to a misorientation of the magnetization in the hard magnetic layer can be repaired in-situ during operation, for example at times when the corresponding memory cells are not being accessed.
  • the magnetic field for restoring the direction of magnetization of the hard magnetic layer is generated, for example, by a pair of coils that are mounted in a chip housing together with the MRAM chip.
  • the magnetic fields of the two coils connected in series are rectified and focused on the chip level.
  • An elongated solenoid mounted in a housing above the chip can also be used.
  • the outer magnetic field lying approximately parallel to the coil axis is used, which forms a closed magnetic field arrangement with the magnetic field inside the coil.
  • the magnetic coil tightly encloses the MRAM chip and consists of one or more coil segments.
  • the homogeneous magnetic field is advantageous here; the magnetic field is at a maximum for a given current.
  • the complicated assembly is disadvantageous.
  • the magnet coil is integrated into the housing components in such a way that a complete magnet coil that encloses the MRAM chip is produced after the MRAM chip has been assembled and the housing components have been assembled.
  • the advantages here are the simple assembly and the high magnetic field-to-current efficiency.
  • the disadvantage is the expensive, complex housing.
  • the invention is further explained with the aid of a schematic drawing on the basis of preferred embodiments.
  • FIG. 1A-D show in a schematic manner four different intermediate states of a memory cell, which are achieved according to an embodiment of the operating method according to the invention.
  • FIGS. 2A-C show a sectional side view of three different embodiments of the semiconductor memory device according to the invention.
  • FIG. 3 shows a partially cut and perspective side view of another embodiment of the semiconductor memory device according to the invention.
  • FIG. 4 shows a further embodiment of the semiconductor memory device according to the invention in a partially sectioned side view.
  • a magnetoresistive memory cell 30 consists of a hard magnetic layer 31h, a soft magnetic layer 31w and a tunnel layer 31t provided between them.
  • an information magnetization or storage magnetization Msp can be impressed on the soft magnetic layer 31w, which serves as a storage layer, parallel or antiparallel to the target magnetization Mset of the hard magnetic layer 31h.
  • the soft magnetic layer 31w which serves as a storage layer
  • a comparatively high or a comparatively low electrical tunnel resistance is established via the tunnel layer 31t of the storage cell 30.
  • the probability increases that the magnetization M of the hard magnetic layer 31h deviates from the target magnetization Mset. This applies both with regard to the absolute amount of the magnetization M and also with regard to the direction of the magnetization M in comparison to the target magnetization Msetpoint.
  • 1B shows It is shown mathematically that for a time t above a critical time Tcrit, which is not specified in any more detail, there is an absolute and directional deviation of the magnetization M of the hard magnetic layer 31h compared to the target magnetization Mset: M ⁇ Mset.
  • M, Msp, Msoll always represent blanket quantities or quantities averaged over the corresponding layers.
  • Such a deviation can mean that the functional reliability when writing to and / or reading out information content in or from the soft magnetic layer 31w of the memory cell 30 is no longer guaranteed.
  • an external magnetic field H with respect to the memory element 30 is applied.
  • This external magnetic field H is selected with respect to its direction and its magnitude such that the magnetization M of the hard magnetic layer 31h realigns again according to the target magnetization Mset and assumes a corresponding or higher amount, as that in FIG. IC is shown.
  • FIG. ID the information stored in the soft magnetic layer 31w being read out from the memory cell 30 in the transition from the state of FIG. 1B to FIG. IC and subsequently in the transition from the state of FIG. IC to the state of FIG. ID is written back into the soft magnetic layer 31w, so that the storage magnetization Msp of the states of Fig. 1B and ID substantially match.
  • FIGS. 2A to 2C show a schematic and sectional side view of three embodiments of the semiconductor memory device 10 according to the invention.
  • the semiconductor memory device 10 has a memory area 20, which in turn has a plurality of memory elements or memory cells 30, which in turn have, for example, the structure shown in FIGS. 1A to ID.
  • the memory area 20 has the structure of a semiconductor module 20 or a chip 20, respectively.
  • the magnetic field striking devices 40 of the embodiments of FIGS. 2A to 2C are formed by coil arrangements 40. 2A and 2B, one coil 41 each and two coils 41 and 42 are provided in the embodiment of FIG. 2C. Only the cross sections of the windings 41w and 42w of the coils 41, 42 are indicated.
  • all coils have a cylindrical or cuboid shape, each with a centrally arranged axis of symmetry 41x or. 42x.
  • the memory chip or memory area 20 with its memory cells 30 is arranged in the inner area 41i of the coil 41 of the coil arrangement or magnetic field application device 40 and is subjected to a homogeneous magnetic field Hi there in operation, which directionally and magnitudes into the Hard magnetic layers 31h of the memory cells 30 just generate the target magnetization Msoll.
  • the memory area 20 with its memory cells 30 is provided in the outer area 41a of the coil 41 of the coil arrangement 40 or magnetic field application device 40, so that only the external field Ha of the coil 41 is used there for loading and reorientation.
  • the memory area 20 with its memory cells 30 is located in the intermediate area Z of the first coil 41 and the second coil 42, which are of identical design, have axes of symmetry 41x and 42x, these axes of symmetry 41x and 42x on one common axis of symmetry X and are aligned.
  • the combined exit field Ha of the first coil 41 and second coil 42 is used as an overlapping magnetic field for reorienting the magnetization M of the hard magnetic layers 31h.
  • FIG. 3 shows a schematic, partially perspective, sectional side view of a more specific embodiment of a semiconductor memory device 10 according to the invention using the arrangement shown in FIG. 2C.
  • First and second coils 41, 42 are also provided there. These are constructed essentially the same and have axes of symmetry 4lx, 42x arranged collinearly on a line.
  • the first and second coils 41, 42 are spatially spaced apart from one another by an intermediate region Z.
  • the chip is located in the intermediate area Z as the memory area 20 with the memory cells 30 provided therein.
  • a carrier substrate 60 and external connections 70 are also shown.
  • the first and second coils 41 and 42 are provided here as structures integrated into a housing that is not specified here.
  • FIG. 4 shows a more specific embodiment of the arrangement of FIG. 2B in a sectional side view.
  • direction 40 provided with a coil arrangement 40 from a single coil 41.
  • the memory region 20 designed as a chip is located in the outer region 41a of the individual coil 41.
  • the chip or memory region 20 and all other components lie on a carrier substrate 60 and are contacted to the outside with external connections 70.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

Es wird eine magneto-resistive Halbleiterspeichereinrichtung (10) vorgeschlagen, bei welcher mittels einer Magnetfeldbeaufschlagungseinrichtung (40) Speicherzellen (30) mit einem Magnetfeld (H) derart beaufschlagbar sind, dass hartmagnetischen Schichten (31h) der beaufschlagten Speicherzellen (30) eine gewünschte Sollmagnetisierung (Msoll) aufprägbar ist.

Description

Beschreibung
Halbleiterspeichereinrichtung und Betriebsverfahren für eine Halbleiterspeichereinrichtung
Die Erfindung betrifft eine Halbleiterspeichereinrichtung und ein Betriebsverfahren für eine Halbleiterspeichereinrichtung.
Bei Halbleiterspeichereinrichtungen auf der Grundlage eines magneto-resistiven Speichermechanismus und insbesondere bei MRAM-Speichern kommt es maßgeblich auf eine vorgegebene und fixierte Vormagnetisierung bestimmter Bereiche der Speicherzellen im Vergleich zu frei magnetisierbaren Bereichen der jeweiligen Speicherzellen an. Ein sich zwischen zwei magneti- sierten Schichten ausbildender Tunnelwiderstand, über welchen ein elektrischer Strom zum Abtasten des Speicherinhaltes einer jeweiligen Zelle gemessen wird, ist dabei sehr stark abhängig von der Stärke und der Ausrichtung oder Orientierung der fest vorgegebenen Vormagnetisierung sowie von der frei einstellbaren Magnetisierung.
Obwohl Materialien beim Aufbau von Speicherzellen auf der Grundlage magneto-resistiver Speichereffekte bekannt sind, bei welchen eine fest voreingestellte Vormagnetisierung sich zeitlich kaum ändert, kann jedoch aufgrund der hohen Anzahl von einzelnen Speicherzellen in einem Speicherbereich für Halbleiterspeichereinrichtungen auf der Grundlage magneto- resistiver Speichermechanismen über die Nutzungsdauer von mehreren Jahren hinweg eine 100%ige Fehlerfreiheit eines Speicherbereichs nicht gewährleistet werden.
So ist es zum Beispiel denkbar, dass durch äußere Störfelder, durch thermische Einflüsse und/oder auch spontan bestimmte vormagnetisierte Bereiche der Speicherzellen im Hinblick auf die Stärke und/oder die Orientierung der Vormagnetisierung Abweichungen von einer Soll-Magnetisierung zeigen, so dass einzelne Speicherzellen oder Speicherelemente eines Speicher- bereichs unbrauchbar werden können. In diesem Zusammenhang spricht man auch von einem sogenannten magnetischen Kriechen, bei welchem eine Fehlorientierung der Vormagnetisierung oder auch ein Absinken in der Stärke der Vormagnetisierung ein zeitlich schleichender Prozess ist, wobei dann plötzlich eine Fehlfunktion der jeweiligen Speicherzelle auftreten kann.
Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiterspeichereinrichtung auf der Grundlage eines magneto-resis- tiven Speichermechanismus sowie ein Betriebsverfahren für eine Halbleiterspeichereinrichtung auf der Grundlage eines magneto-resistiven Speichermechanismus anzugeben, bei welchen über eine lange Betriebsdauer ein möglichst zuverlässiger Speicherbetrieb realisierbar ist.
Die Aufgabe wird durch eine Halbleiterspeichereinrichtung auf der Grundlage eines magneto-resistiven Speichermechanismus erfindungsgemäß mit den Merkmalen des Anspruches 1 gelöst . Verfahrensmäßig wird die Aufgabe durch ein Betriebsverfahren für eine Halbleiterspeichereinrichtung auf der Grundlage eines magneto-resistiven Speichermechanismus erfindungsgemäß mit den Merkmalen des Anspruches 18 gelöst. Vorteilhafte Weiterbildungen der erfindungsgemäßen Halbleiterspeichereinrichtung und des erfindungsgemäßen Betriebsverfahrens sind je- weils Gegenstand der abhängigen Unteransprüche.
Die erfindungsgemäße Halbleiterspeichereinrichtung auf der Grundlage eines magneto-resistiven Speichermechanismus und insbesondere der MRAM-Speicher weisen mindestens einen Spei- cherbereich auf, welcher seinerseits eine Mehrzahl Speicherzellen besitzt. Des Weiteren ist mindestens eine Magnetfeldbeaufschlagungseinrichtung vorgesehen, durch welche zumindest ein Teil der Speicherzellen mit einem gemeinsamen und zumindest lokal homogenen Magnetfeld derart steuerbar und/oder de- finiert beaufschlagbar ist, dass dadurch zumindest Teile oder Bereiche der beaufschlagten Speicherzellen hinsichtlich ihrer Magnetisierung (magnetischen Polarisation) definiert und/oder steuerbar verstärkbar und/oder ausrichtbar sind.
Es ist somit eine Kernidee der vorliegenden Erfindung, bei einer magneto-resistiven Halbleiterspeichereinrichtung eine Magnetfeldbeaufschlagungseinrichtung auszubilden, durch welche im Betrieb die Speicherzellen mit einem Magnetfeld in definierter Art und Weise steuerbar beaufschlagt werden können, um dadurch die magnetische Polarisation und/oder die Magneti- sierung der einzelnen Zellen in definierter Art und Weise und steuerbar zu verstärken und/oder auszurichten. Es kann somit im Betrieb einem magnetischen Kriechen dadurch entgegengewirkt werden, dass den jeweiligen Bestandteilen der Speicherzellen, welche mit einer festen Vormagnetisierung auszubilden sind, diese Vormagnetisierung in wohldefinierter Art und Weise ausgebildet und/oder verstärkt wird. Dadurch wird eine Fehlorientierung der Vormagnetisierung der jeweiligen Speicherzellen entgegengewirkt, es kann somit in diesem Fall von einer Reorientierung oder einer Verstärkung der Vormagneti- sierung gesprochen werden.
Bei einer vorteilhaften Weiterbildung der erfindungsgemäßen Halbleiterspeichereinrichtung ist es vorgesehen, dass die Magnetfeldbeaufschlagungseinrichtung ganz oder teilweise in einer vorgesehenen Gehäuseeinrichtung der Halbleiterspeichereinrichtung ausgebildet ist. Dies ist zum Beispiel deshalb vorteilhaft, weil bestimmte Gehäusebestandteile der Gehäuseeinrichtung oder auch die Gehäuseeinrichtung als Ganzes als vorgefertigtes Element mit der Magnetfeldbeaufschlagungs- einrichtung ausgebildet werden können, ohne dass der Herstel- lungs- und Testvorgang für die Halbleiterspeichereinrichtung im engeren Sinne, also des der Halbleiterspeichereinrichtung zugrunde liegenden Halbleitermoduls abgeändert werden müsste. Somit kann das der Halbleiterspeichereinrichtung zugrunde liegende Halbleitermodul unabhängig von der vorzusehenden
Magnetfeldbeaufschlagungseinrichtung ausgebildet und getestet werden. Bei einer weiter vorteilhaften Ausführungsform der erfindungsgemäßen Halbleiterspeichereinrichtung ist es vorgesehen, dass die Magnetfeldbeaufschlagungseinrichtung als eine Spulenanordnung ausgebildet ist. Diese kann eine Spule oder eine Mehrzahl von Spulen aufweisen.
Weiterhin vorteilhaft ist dabei, dass die Spulenanordnung so angeordnet und/oder ausgebildet ist, dass zumindest ein Teil der Speicherzellen mit einem Magnetfeld des Innenbereichs mindestens einer Spule beaufschlagbar ist. Dies ist insbesondere deshalb vorteilhaft, weil aufgrund der Geometrie von Spulen gerade die Innenbereiche besonders hohe Magnetfeldstärken im Betrieb aufweisen, wobei auch eine besonders geeignete Homogenität des erzeugten Magnetfeldes gewährleistet ist.
Zur Realisierung der Vorgehensweise ist es vorgesehen, dass mindestens eine Spule der Spulenanordnung zumindest einen Teil der Speicherzellen räumlich umschließt.
Dies kann zum Beispiel bedeuten, dass das der Halbleiterspeichereinrichtung zugrunde liegende Halbleitermodul zumindest zum Teil im Innenbereich mindestens einer Spule der Spulenanordnung angeordnet und/oder ausgebildet ist.
Gewisse räumliche Bereiche bei Spulen Spulenanordnungen können im Außenbereich geeignete Magnetfeldstärken mit einer geeigneten Orientierung erzeugen. Deshalb ist es gemäß einer anderen vorteilhaften Ausführungsform der erfindungsgemäßen Halbleiterspeichereinrichtung vorgesehen, dass zumindest ein Teil der Speicherzellen mit einem Magnetfeld des Außenbereichs mindestens einer Spule beaufschlagbar ist.
Dazu ist es vorgesehen, dass zumindest ein Teil des der Halb- leiterspeichereinrichtung zugrunde liegenden Halbleitermoduls im Außenbereich mindestens einer Spule angeordnet und/oder ausgebildet ist. Besonders günstige Eigenschaften der erfindungsgemäßen Halbleiterspeichereinrichtung im Hinblick auf eine durchzuführende Reorientierung und/oder Verstärkung der vorgesehenen Vormagnetisierung ergeben sich, wenn zwei Spulen als Elemente der Spulenanordnung der Magnetfeldbeaufschlagungseinrichtung vorgesehen sind.
Ist eine Mehrzahl von Spulen, entweder zwei oder mehr, bei der Ausbildung der Spulenanordnung der Magnetbeaufschlagungs- einrichtung vorgesehen, so sind diese vorteilhafterweise gleichwirkend oder gleich ausgebildet.
Besonders einfache Feldverhältnisse ergeben sich, wenn gemäß einer weiteren vorteilhaften Ausführungsform der erfindungs- gemäßen Halbleiterspeichereinrichtung die Mehrzahl, insbesondere zwei Spulen der Spulenanordnung der Magnetfeldbeaufschlagungseinrichtung axialsymmetrisch mit jeweiligen Symmetrieachsen ausgebildet sind und wenn dabei zusätzlich die beiden oder mehreren Spulen mit ihren Symmetrieachsen auf einer gemeinsamen Achse verlaufen und/oder zueinander kollinear angeordnet sind.
Dabei ist weiter vorteilhaft, wenn die beiden Spulen entlang ihrer gemeinsamen Achsen oder Symmetrieachse mit einem Zwi- schenbereich zueinander räumlich beabstandet angeordnet und/oder ausgebildet sind, wobei dann das der Halbleiterspeichereinrichtung zugrunde liegende Halbleitermodul zumindest zum Teil in diesen Zwischenbereich zwischen den Spulen angeordnet und/oder ausgebildet ist, insbesondere in der Nähe der gemeinsamen Achse oder Symmetrieachse der Spulen. Dieses Vorgehen ist insofern vorteilhaft, als dass die so gebildete geometrische Anordnung der Spulen im Betrieb eine besonders hohe Feldstärke und zugleich eine besonders hohe Homogenität im Zwischenbereich zwischen den seriell zueinander betriebenen Spulen ermöglicht. Die Speicherzellen weisen jeweils ein magneto-resistives Speicherelement auf oder bilden ein solches, insbesondere ein TMR-Stapelelement mit mindestens einer hartmagnetischen Schicht.
Ferner ist es vorgesehen, dass die Speicherzellen jeweils mindestens eine weichmagnetische Schicht als Speicherschicht sowie eine zwischen der hartmagnetischen Schicht und der weichmagnetischen Schicht angeordnete Tunnelschicht aufwei- sen.
Ferner ist es vorteilhaft, dass die hartmagnetische Schicht jeweils mit einer vordefinierten und festen Magnetisierung als Sollmagnetisierung ausgebildet ist, wobei diese Sollmag- netisierung insbesondere jeweils senkrecht zu einer Verlaufsrichtung der TMR-Stapelelemente orientiert ist, also der Richtung des Verlaufs der Abfolge der Schichten der TMR- Stapelelemente, zum Beispiel in der Ebene der Schichten.
Besonders einfach gestaltet sich die erfindungsgemäße Halbleiterspeichereinrichtung, wenn die Mehrzahl Speicherzellen im Wesentlichen gleichwirkend oder gleich ausgebildet ist.
Ferner ist es von Vorteil, dass die Mehrzahl Speicherzellen so angeordnet und/oder ausgebildet ist, dass ihre Magnetisierungen im Wesentlichen gleichorientiert sind und/oder im Wesentlichen in einer gemeinsamen Ebene liegen.
Ein weiterer Aspekt der vorliegenden Erfindung ist das Be- reitstellen eines Betriebsverfahrens für eine Halbleiterspeichereinrichtung auf der Grundlage eines magneto-resistiven Speichermechanismus und insbesondere für einen MRAM-Speicher . Das erfindungsgemäße Betriebsverfahren weist einen Schritt des Auslesens und externen Speicherns der Speicherinhalte je- der Speicherzelle eines Speicherbereiches der Halbleiterspeichereinrichtung auf. Nachfolgend wird dann ein Magnetfeld an die Halbleiterspeichereinrichtung angelegt und dabei zumin- dest ein Teil der Speicherzellen mit einem Magnetfeld beaufschlagt, um hartmagnetischen Schichten der Speicherzellen eine Magnetisierung definierbar und/oder steuerbar aufzuprägen. Anschließend werden dann die extern gespeicherten Speicherin- halte in jede Zelle des Speicherbereiches zurückgeschrieben.
Es ist somit eine Kernidee der verfahrensmäßigen Lösung der Aufgabe, zunächst die Dateninhalte des Speicherbereiches zu sichern, um nachfolgend die hartmagnetischen Schichten der Speicherzellen durch Aufprägen einer Magnetisierung in definierbarer und/oder steuerbarer Weise zu verstärken und/oder zu reorientieren. Nachfolgend wird dann der Informationszustand des Speicherbereiches durch Zurückschreiben der extern gespeicherten oder gesicherten Speicherinhalte in jeweiligen Speicherzellen wieder hergestellt.
Besonders vorteilhaft gestaltet sich das erfindungsgemäße Betriebsverfahren, wenn das Magnetfeld so in Stärke, Orientierung und Zeitdauer gesteuert eingestellt wird, dass jeder der zu beaufschlagenden Speicherzellen eine Magnetisierung in Stärke und Orientierung definiert aufgeprägt wird, so dass ein zuverlässiger Speicherbetrieb gewährleistet ist und/oder dass insbesondere die jeweilige Magnetisierung hartmagnetischer Schichten der Speicherzellen zur Sollmagnetisierung re- orientierbar und/oder verstärkbar sind.
Ferner ist es von Vorteil, wenn die dem Betriebsverfahren zugrunde liegenden Schritte des externen Sicherns der Speicherinhalte, des Anlegens eines Magnetfeldes zum Reorientie- ren und/oder zum Verstärken der Magnetisierung und des Zu- rückschreibens der extern gesicherten Speicherinhalte in zeitlichen Abständen wiederholt durchgeführt werden, insbesondere in einem zeitlichen Abstand von einem Jahr oder darunter. Diese Wiederholung kann regelmäßig erfolgen.
Eine Regelmäßigkeit bei der Ausführung des Betriebsverfahrens gewährleistet somit eine Präventivmaßnahme. Dagegen kann auch das Ausführen des Verfahrens durch eine explizite Anforderung durch einen Benutzer oder durch eine benutzende Einheit durchgeführt werden, zum Beispiel für den Fall, dass ein Fehlerzustand im Hinblick auf das Speichern oder Auslesen von Informationsinhalten festgestellt wird.
Diese und weitere Aspekte der vorliegenden Erfindung ergeben sich auch aus den nachstehenden Bemerkungen:
Die Tunneling-Magneto-Resistance-Speicherelemente, TMR, auch Magnetic-Tunneling-Junctions MTJ genannt, von Magnetic- Random-Access-Memories (MRAM) weisen eine passive und eine aktive ferromagnetische Schicht auf. Die Magnetisierung der aktiven Schicht wird beim Schreiben und destruktiven Lesen relativ zur feststehenden Magnetisierungsrichtung der passiven magnetischen Schicht gedreht, parallel oder antiparallel zu dieser Magnetisierungsrichtung.
Die Nichtflüchtigkeit dieses Speichertyps wird wesentlich von der zeitlich sich nicht ändernden Orientierung der Magnetisierung der passiven hartmagnetischen Schicht mitbestimmt. Die Orientierung dieser Magnetisierung wird einmal während des Fertigungsprozesses festgelegt. Die dabei tolerierbare Abweichung ist gering, unter einem Grad. Diese schmale Ver- teilung der Magnetisierung um eine vorgegebene Richtung kann im Lauf der Zeit mit und ohne externe magnetische Störfelder, zum Beispiel durch Magnetisches Kriechen, breiter werden. Es ist zu erwarten, dass die Magnetisierungsänderungen inhomogen, von Kei bildungsZentren ausgehend, erfolgen. Dadurch können einzelne Speicherelemente unbrauchbar werden, und/oder deren Speicherinhalte gehen verloren.
Die Zeitskala, auf die sich die Nichtflüchtigkeit von MRAM- Speichern basierend auf dem Tunneling-Magneto-Resistance- Effekt (TMR) bezieht, ist nicht bekannt. Es ist aber zu erwarten, dass durch thermische Aktivierung des Magnetischen Kriechens in der hartmagnetischen Schicht diese Zeitskale in den Bereich der Nutzungsdauer von einigen Jahren der Speicher gelangt.
Es ist nicht bekannt, wie die durch Magnetisches Kriechen verursachte Begrenzung der Nichtflüchtigkeit verhindert werden kann .
Magnetisierungsänderungen durch äußere magnetische Störfelder und der damit verursachte Verlust an gespeicherter Informati- onen können durch magnetische Abschirmung mit Materialien hoher Permeabilität erreicht werden.
Diese sind aber wirkungslos bezüglich der durch Magnetisches Kriechen verursachten Informationsverluste.
Durch ein externes magnetisches Feld kann, auch während des Betriebes eines MRAM-Bausteins, die hartmagnetische Schicht reorientiert werden. Daher sind erfindungsgemäß die Reparatur oder das präventive Auffrischen von Speicherzellen, die ihre Funktionalität durch Änderung der Magnetisierung der hartmagnetischen Schicht verloren haben, vorgesehen.
Zu diesem Zweck wird zuerst der Inhalt des Speicherbausteins in einem anderen beliebigen Medium zwischengespeichert. Dann wird, zum Beispiel mittels einer geeignet in der Verpackung integrierten Spule oder eines Spulenpaares, ein Magnetfeld angelegt, das groß genug ist, um die hartmagnetische Schicht zu reorientieren. Anschließend kann der frühere Inhalt aus dem Zwischenspeicher wieder in den Baustein übertragen wer- den. Dieser Vorgang ist beliegig oft wiederholbar.
Wird, wie vorgeschlagen, eine Spule oder ein Spulenpaar in die Verpackung des Bausteins integriert, so kann die Orientierung der Magnetisierung der hartmagnetischen Schicht des Bausteins in-situ aufgefrischt werden. Eine entsprechende Logik mit Ansteuerung kann diesen Vorgang automatisch in vorgegebenen Zeitintervallen durchführen. Für die Definition bzw. Anforderungen bezüglich Nichtflüchtigkeit an die hartmagnetische Schicht ändert sich damit die Zeitskala. Es lassen sich langzeitig nichtflüchtige Speicher auch mit hartmagnetischen Schichten realisieren, deren magnetische Orientierung auf ei- ner kürzeren Zeitskala zerfällt.
Hartmagnetische Schichten können durch spezielle Legierungen ferromagnetischer und nichtferromagnetischer Elemente erhalten werden, zum Beispiel CoFe, CoCr, CoPt, CoCrFe.
Die magnetischen Schaltschwellen ferromagnetischer Schichten können aber auch durch die Wahl der Schichtgeometrie (Form, Dicke) im Vergleich zu den weichmagnetischen Schichten erhöht werden.
Eine weitere Möglichkeit besteht darin, ferromagnetische Schichten durch Kopplung an darunter- aber darüberliegende antiferromagnetische Schichten (zum Beispiel aus IrMn, PtMn) „härter" zu machen.
Als ferromagnetische Schichten kommen allgemein Schichten in Frage, die mindestens eines der Elemente Fe, Ni, Co, Cr, Mn, Gd, Dy oder Bi enthalten oder aus Legierungen daraus bestehen.
Ein erfinderischer Schritt liegt in der Nutzung der Erkenntnis, dass sich im Gegensatz zu anderen nichtflüchtigen Speichern, wie zum Beispiel Flash-Speichern, defekte Zellen oder Bits durch ein angelegtes äußeres Feld auffrischen oder repa- rieren lassen. Das Magnetfeld der hartmagnetischen Schicht lässt sich kontaktlos auffrischen oder reparieren, indem der Chip in der Verpackung einem orientierenden Magnetfeld ausgesetzt wird. Werden eine entsprechende Spule oder ein Spulenpaar in die Verpackung, zum Beispiel ein Gehäuse, integriert, so lassen sich Speicherzellen, deren Defekt auf eine Fehlorientierung der Magnetisierung in der hartmagnetischen Schicht zurückzuführen ist, in-situ im laufenden Betrieb reparieren, zum Beispiel in Zeiten, in denen nicht auf die entsprechenden Speicherzellen zugegriffen wird.
Wird diese Reorientierung als präventive Maßnahme durchge- führt, so lässt sich die Nichtflüchtigkeit dieser Speicherelemente verbessern.
Das Magnetfeld zur Wiederherstellung der Magnetisierungsrichtung der hartmagnetischen Schicht wird zum Beispiel durch ein Spulenpaar erzeugt, dass zusammen mit dem MRAM-Chip in einem Chip-Gehäuse montiert ist. Die Magnetfelder der beiden in Serie geschalteten Spulen sind gleichgerichtet und auf die Chipebene fokussiert.
Es kann auch eine langgestreckte Magnetspule verwendet werden, die über dem Chip in einem Gehäuse montiert ist. Zur Reorientierung der hartmagnetischen Schicht wird zum Beispiel das äußere, annähernd parallel zur Spulenachse liegende Magnetfeld verwendet, das mit dem Magnetfeld im Spuleninneren eine geschlossene Magnetfeldanordnung bildet. Vorteilhaft, verglichen mit dem obigen Vorgehen, ist die Einfachkeit der Montage, nachteilig ist jedoch die geringere Magnetfeld-zu- Strom-Effizienz .
Folgende weitere Ausführungsbeispiele sind denkbar:
- Die Magnetspule umschließt den MRAM-Chip eng anschließend und besteht aus einem oder mehreren Spulensegmenten. Vorteilhaft dabei ist das homogene Magnetfeld, das Magnetfeld ist maximal bei gegebenem Strom. Nachteilig ist die komplizierte Montage.
- Die Magnetspule ist derart in die Gehäusebestandteile integriert, dass nach Montage des MRAM-Chips und Zusammenfügung der Gehäusebestandteile eine vollständige Magnetspule ent- steht, die den MRAM-Chip umschließt. Vorteilhaft dabei ist die einfache Montage und die hohe Magnetfeld-zu-Strom- Effizienz. Nachteilig ist das teure, komplexe Gehäuse. Die Erfindung wird weiter erläutert anhand einer schematischen Zeichnung auf der Grundlage bevorzugter Ausführungsformen.
Fig. 1A - D zeigen in schematischer Art und Weise vier verschiedene Zwischenzustände einer Speicherzelle, welche gemäß einer Ausführungsform des erfindungsgemäßen Betriebsverfahrens erreicht werden.
Fig. 2A - C zeigen in geschnittener Seitenansicht drei verschiedene Ausführungsformen der erfindungsgemäßen Halbleiterspeichereinrichtung.
Fig. 3 zeigt in teilweiser geschnittener und perspektivischer Seitenansicht eine andere Ausführungsform der erfindungsgemäßen Halbleiterspeichereinrichtung.
Fig. 4 zeigt in teilweise geschnittener Seitenansicht eine weitere Ausführungsform der erfindungsgemäßen Halbleiterspeichereinrichtung.
Bei den nachfolgend beschriebenen Figuren bezeichnen gleiche Bezugszeichen gleiche oder gleichwirkende Bauelemente oder Strukturen, ohne dass in jedem Fall eine detaillierte Beschreibung wiederholt wird.
Anhand einer einzigen Speicherzelle 30 auf der Grundlage eines magneto-resistiven Speichermechanismus wird unter Bezugnahme auf die Figuren 1A bis 1D in geschnittener Seitenansicht das Vorgehen gemäß einer Ausführungsform des erfin- dungsgemäßen Betriebsverfahrens im Detail erläutert. Eine magneto-resistive Speicherzelle 30 besteht in der in Figuren 1A bis 1D gezeigten Ausführungsform der Erfindung aus einer hartmagnetischen Schicht 31h, einer weichmagnetischen Schicht 31w sowie einer dazwischen vorgesehenen Tunnelschicht 31t. Während der Herstellung einer erfindungsgemäßen Halbleiterspeichereinrichtung, welche in einem Speicherbereich 20 eine Mehrzahl der in Fig. 1A bis 1D gezeigten Speicherzellen 30 aufweist, wird der hartmagnetischen Schicht 31h jeder Speicherzelle 30 eine Magnetisierung M aufgeprägt, welche im Wesentlichen identisch ist mit einer gewünschten Soll- Magnetisierung Msoll: M = Msoll, und zwar in Betrag und Richtung.
Durch entsprechende Schreibvorgänge kann auf die weichmagne- tische Schicht 31w, welche als Speicherschicht dient, parallel oder antiparallel zur Sollmagnetisierung Msoll der hart- magnetischen Schicht 31h eine Informationsmagnetisierung oder Speichermagnetisierung Msp aufgeprägt werden. Je nach dem, ob die Speichermagnetisierung Msp der weichmagnetischen Schicht 31w parallel oder antiparallel zur Sollmagnetisierung Msoll der hartmagnetischen Schicht 31h orientiert ist, stellt sich ein vergleichsweiser hoher bzw. ein vergleichsweise niedriger elektrischer Tunnelwiderstand über die Tunnelschicht 31t der Speicherzelle 30 ein.
Dieser Zustand ist in der Fig. 1A dargestellt und liegt zu einem Zeitpunkt t = 0 und für eine geraume Zeit danach vor, wobei die Speichermagnetisierung Msp der weichmagnetischen Schicht 31w aufgrund ihrer Variabilität punktiert angedeutet ist.
Mit fortschreitender Zeit erhöht sich die Wahrscheinlichkeit dafür, dass die Magnetisierung M der hartmagnetischen Schicht 31h von der Sollmagnetisierung Msoll abweicht. Dies gilt so- wohl im Hinblick auf den Absolutbetrag der Magnetisierung M als auch im Hinblick auf die Richtung der Magnetisierung M im Vergleich zur Sollmagnetisierung Msoll. In Fig. 1B ist sehe- matisch gezeigt, dass für eine Zeit t oberhalb einer nicht näher spezifizierten kritischen Zeit Tkrit eine betragsmäßige und richtungsmäßige Abweichung der Magnetisierung M der hartmagnetischen Schicht 31h im Vergleich zur Sollmagnetisierung Msoll vorliegt: M ≠ Msoll.
Vorangehend und nachfolgend stellen M, Msp, Msoll immer pauschale oder über die entsprechenden Schichten gemittelte Größen dar.
Eine derartige Abweichung kann dazu führen, dass die Funktionszuverlässigkeit beim Beschreiben und/oder beim Auslesen von Informationsinhalten in bzw. aus der weichmagnetischen Schicht 31w der Speicherzelle 30 nicht mehr gewährleistet ist.
Demzufolge wird gemäß der Darstellung der Fig. IC ein in Bezug auf das Speicherelement 30 (oder die Speicherzelle 30) externes magnetisches Feld H angelegt. Dieses externe magne- tische Feld H wird in Bezug auf seine Richtung und seinen Betrag so gewählt, dass sich die Magnetisierung M der hartmagnetischen Schicht 31h wieder gemäß der Sollmagnetisierung Msoll ausrichtet und betragsmäßig einen entsprechenden oder höheren Wert annimmt, so wie das in Fig. IC dargestellt ist.
Nach Abschalten des in Bezug auf die Speicherzelle 30 externen magnetischen Feldes H verbleibt in der hartmagnetischen Schicht 31h eine verstärkte und reorientierte Magnetisierung M, welche der Sollmagnetisierung Msoll entspricht: M = Msoll.
Dies ist in der Fig. ID dargestellt, wobei im Übergang vom Zustand der Fig. 1B zur Fig. IC die in der weichmagnetischen Schicht 31w gespeicherte Information aus der Speicherzelle 30 ausgelesen und nachfolgend beim Übergang vom Zustand der Fig. IC zum Zustand der Fig. ID in die weichmagnetische Schicht 31w zurückgeschrieben wird, so dass die Speichermagnetisie- rungen Msp der Zustände der Fig. 1B und ID im Wesentlichen übereinstimmen.
Die Fig. 2A bis 2C zeigen in schematischer und geschnittener Seitenansicht drei Ausführungsformen der erfindungsgemäßen Halbleiterspeichereinrichtung 10.
In den Fig. 2A bis 2C weist die erfindungsgemäße Halbleiterspeichereinrichtung 10 einen Speicherbereich 20 auf, welcher seinerseits eine Mehrzahl von Speicherelementen oder Speicherzellen 30 aufweist, die ihrerseits zum Beispiel die in den Fig. 1A bis ID gezeigte Struktur besitzen. Der Speicherbereich 20 hat jeweils die Struktur eines Halbleitermoduls 20 oder eines Chips 20.
Die Magnetfeldbeau schlagungseinrichtungen 40 der Ausführungsformen der Fig. 2A bis 2C werden durch Spulenanordnungen 40 gebildet. Dabei sind in den Ausführungsformen der Fig. 2A und 2B jeweils eine Spule 41 und bei der Ausführungsform der Fig. 2C zwei Spulen 41 und 42 vorgesehen. Angedeutet sind jeweils nur die Querschnitte der Windungen 41w bzw. 42w der Spulen 41, 42.
Sämtliche Spulen besitzen in den Ausführungsformen der Fig. 2A bis 2C zylindrische oder quaderförmige Gestalt mit jeweils einer mittig angeordneten Symmetrieachse 41x bzs. 42x.
Bei der Ausführungsform der Fig. 2A ist der Speicherchip oder Speicherbereich 20 mit seinen Speicherzellen 30 im Innenbe- reich 41i der Spule 41 der Spulenanordnung oder Magnetfeldbeaufschlagungseinrichtung 40 angeordnet und wird dort im Betrieb mit einem homogenen Magnetfeld Hi beaufschlagt, welches richtungs- und betragsmäßig in den hartmagnetischen Schichten 31h der Speicherzellen 30 gerade die Sollmagnetisierung Msoll erzeugt. Bei der Ausführungsform der Fig. 2B ist der Speicherbereich 20 mit seinen Speicherzellen 30 im Außenbereich 41a der Spule 41 der Spulenanordnung 40 oder Magnetfeldbeaufschlagungseinrichtung 40 vorgesehen, so dass dort ausschließlich das Au- ßenfeld Ha der Spule 41 zum Beaufschlagen und Reorientieren verwendet wird.
Bei der Ausführungsform der Fig. 2C befindet sich der Speicherbereich 20 mit seinen Speicherzellen 30 im Zwischenbe- reich Z der ersten Spule 41 und der zweiten Spule 42, welche identisch ausgebildet sind, Symmetrieachsen 41x und 42x aufweisen, wobei diese Symmetrieachsen 41x und 42x auf einer gemeinsamen Symmetrieachse X anliegen und ausgerichtet sind. Somit wird bei der Ausführungsform der Fig. 2C das kombinier- te Austrittsfeld Ha der ersten Spule 41 und zweiten Spule 42 als sich überlagerndes Magnetfeld zur Reorientierung der Magnetisierung M der hartmagnetischen Schichten 31h verwendet.
Fig. 3 zeigt in schematischer teilweise perspektivischer ge- schnittener Seitenansicht eine stärker konkretisierte Ausführungsform einer erfindungsgemäßen Halbleiterspeichereinrichtung 10 unter Verwendung der in Fig. 2C dargestellten Anordnung. Auch dort sind erste und zweite Spulen 41, 42 vorgesehen. Diese sind im Wesentlichen gleich aufgebaut und besitzen auf einer Linie kollinear angeordnete Symmetrieachsen 4lx, 42x. Die ersten und zweiten Spulen 41, 42 sind durch einen Zwischenbereich Z voneinander räumlich beabstandet. Im Zwischenbereich Z liegt der Chip als Speicherbereich 20 mit den darin vorgesehenen Speicherzellen 30. Dargestellt sind noch ein Trägersubstrat 60 sowie äußere Anschlüsse 70. Die ersten und zweiten Spulen 41 und 42 sind hier als in ein hier nicht näher konkretisiertes Gehäuse integrierte Strukturen vorgesehen.
Fig. 4 zeigt in geschnittener Seitenansicht eine stärker konkretisierte Ausführungsform der Anordnung der Fig. 2B. Dort ist im Gehäusebereich 50 eine Magnetfeldbeaufschlagungsein- richtung 40 mit einer Spulenanordnung 40 aus einer einzigen Spule 41 vorgesehen. Im Außenbereich 41a der Einzelspule 41 befindet sich der als Chip ausgebildete Speicherbereich 20. Der Chip oder Speicherbereich 20 und sämtliche weitere Komponenten liegen auf einem Trägersubstrat 60 auf und sind mit äußeren Anschlüssen 70 nach außen hin kontaktiert.
Bezugszeichenliste
10 Halbleiterspeichereinrichtung, MRAM-Speicher
20 Speicherbereich
30 Speicherzelle
31h hartmagnetische Schicht
31t Tunnelschicht
31w weichmagnetische Schicht
40 Magnetfeldbeaufschlagungseinrichtung,
Spulenanordnung
41 Spule
41a Außenbereich
41i Innenbereich
41w Spulenwindung
41x Symmetrieachse
42 Spule
42a Außenbereich
42w Spulenwindung
42x Symmetrieachse
50 Gehäuseeinrichtung, Gehäuse
60 Trägersubstrat
70 Außenanschluss
100 Halbleitermodul, Chip
H Magnetfeld
Ha Außenfeld
Hi Innenfeld
M Magnetisierung
Mist Ist-Magnetisierung
Msoll Soll-magnetisierung
Msp Speichermagnetisierung
X gemeinsame Symmetrieachse
Y Verlaufsrichtung TMR-Stapel z Zwischenbereich

Claims

Patentansprüche
1. Halbleiterspeichereinrichtung auf der Grundlage eines magneto-resistiven Speichermechanismus, insbesondere MRAM- Speicher,
- mit mindestens einem Speicherbereich (20), welcher eine Mehrzahl Speicherzellen (30) aufweist, und
- mit mindestens einer Magnetfeldbeaufschlagungseinrichtung (40), durch welche zumindest ein Teil der Speicherzellen (30) mit einem gemeinsamen und zumindest lokal homogenen Magnetfeld (H) derart steuerbar und/oder definiert beaufschlagbar ist,
- dass dadurch zumindest Teile oder Bereiche der beaufschlagten Speicherzellen (30) hinsichtlich ihrer magnetischen Pola- risation und/oder ihrer Magnetisierung definiert und/oder steuerbar verstärkbar und/oder ausrichtbar sind.
2. Halbleiterspeichereinrichtung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , dass die Magnetfeldbeaufschlagungseinrichtung (40) ganz oder teilweise in einer vorgesehenen Gehäuseeinrichtung (50) der Halbleiterspeichereinrichtung (10) ausgebildet ist.
3. Halbleiterspeichereinrichtung nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , dass die Magnetfeldbeaufschlagungseinrichtung (40) als eine Spulenanordnung ausgebildet ist, mit einer Spule (41) oder mit einer Mehrzahl von Spulen (41, 42) .
4. Halbleiterspeichereinrichtung nach Anspruch 3, d a d u r c h g e k e n n z e i c h n e t , dass die Spulenanordnung so angeordnet und/oder ausgebildet ist, dass zumindest ein Teil der Speicherzellen (30) mit ei- nem Magnetfeld (Hi) eines Innenbereiches (41i) mindestens einer Spule (41) beaufschlagbar ist.
5. Halbleiterspeichereinrichtung nach einem der Ansprüche 3 oder 4, d a d u r c h g e k e n n z e i c h n e t , dass mindestens eine Spule (41) zumindest einen Teil der Speicherzellen (30) räumlich umschließt.
6. Halbleiterspeichereinrichtung nach einem der Ansprüche 3 bis 5, d a d u r c h g e k e n n z e i c h n e t , dass das der Halbleiterspeichereinrichtung . (10) zugrunde liegende Halbleitermodul (100) zumindest zum Teil im Innenbereich (41i) mindestens einer Spule (41) ausgebildet und/oder angeordnet ist.
7. Halbleiterspeichereinrichtung nach einem der Ansprüche 3 bis 6, d a d u r c h g e k e n n z e i c h n e t , dass zumindest ein Teil der Speicherzellen (30) mit einem Magnetfeld (Ha) eines Außenbereichs (41a, 42a) mindestens ei- ner Spule (41, 42) beaufschlagbar ist.
8. Halbleiterspeichereinrichtung nach Anspruch 7, d a d u r c h g e k e n n z e i c h n e t , dass zumindest ein Teil des der Halbleiterspeichereinrichtung (10) zugrunde liegenden Halbleitermoduls (100) im Außenbereich (41a, 42a) mindestens einer Spule (41, 42) angeordnet und/oder ausgebildet ist.
9. Halbleiterspeichereinrichtung nach einem der Ansprüche 3 bis 8, d a d u r c h g e k e n n z e i c h n e t , dass zwei Spulen (41, 42) vorgesehen sind.
10. Halbleiterspeichereinrichtung nach einem der Ansprüche 3 bis 9, d a d u r c h g e k e n n z e i c h n e t , dass bei einer Mehrzahl von Spulen (41, 42) diese im Wesentlichen gleichwirkend oder gleich ausgebildet sind.
11. Halbleiterspeichereinrichtung nach einem der Ansprüche 3 oder 10, d a d u r c h g e k e n n z e i c h n e t ,
- dass zwei axialsymmetrische Spulen (41, 42) mit Symmetrieachsen (41x, 42x) vorgesehen sind und
- dass die beiden Spulen (41, 42) mit ihren Symmetrieachsen (41x, 42x) auf einer gemeinsamen Achse (X) oder kollinear verlaufend angeordnet sind.
12. Halbleiterspeichereinrichtung nach Anspruch 11, d a d u r c h g e k e n n z e i c h n e t , - dass die beiden Spulen (41, 42) entlang ihrer gemeinsamen Achse (X) mit einem Zwischenbereich (Z) räumlich beabstandet angeordnet und/oder ausgebildet sind und
- dass das der Halbleiterspeichereinrichtung (10) zugrunde liegende Halbleitermodul (100) zumindest zum Teil im Zwi- schenbereich (Z) zwischen den Spulen (41, 42) angeordnet und/oder ausgebildet ist, insbesondere in der Nähe der gemeinsamen Achse (X) .
13. Halbleiterspeichereinrichtung nach einem der vorangehen- den Ansprüche, d a d u r c h g e k e n n z e i c h n e t , dass die Speicherzellen (30) jeweils ein magneto-resistives Speicherelement aufweisen oder bilden, insbesondere ein TMR- Stapelelement mit mindestens einer hartmagnetischen Schicht (31h) .
14. Halbleiterspeichereinrichtung nach Anspruch 13, d a d u r c h g e k e n n z e i c h n e t , dass die Speicherzellen (30) jeweils mindestens eine weich- magnetische Schicht (31w) als Speicherschicht sowie eine zwischen der hartmagnetischen Schicht (31h) und der weichmagne- tischen Schicht (31w) angeordnete Tunnelschicht (31t) aufweisen.
15. Halbleiterspeichereinrichtung nach einem der Ansprüche 13 oder 14, d a d u r c h g e k e n n z e i c h n e t , dass die hartmagnetische Schicht (31h) jeweils mit einer vordefinierten Magnetisierung (M) als Sollmagnetisierung (Msoll) ausgebildet ist, welche insbesondere jeweils senkrecht zu ei- ner Verlaufsrichtung (Y) des oder der TMR-Stapelelemente orientiert ist.
16. Halbleiterspeichereinrichtung nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , dass die Mehrzahl Speicherzellen (30) im Wesentlichen gleichwirkend oder gleich ausgebildet ist.
17. Halbleiterspeichereinrichtung nach einem der vorangehen- den Ansprüche, d a d u r c h g e k e n n z e i c h n e t , dass die Mehrzahl Speicherzellen (30) so angeordnet oder ausgebildet ist, dass ihre Magnetisierungen (M) im Wesentlichen gleich orientiert sind und/oder im Wesentlichen in einer Ebe- ne liegen.
18. Betriebsverfahren für eine Halbleiterspeichereinrichtung auf der Grundlage eines magneto-resistiven Speichermechanismus und insbesondere für eine MRAM-Speichereinrichtung, mit den Schritten: a) Auslesen und externes Speichern von Speicherinhalten jeder Speicherzelle (30) eines Speicherbereiches (20) der Halbleiterspeichereinrichtung (10) , b) Anlegen eines Magnetfeldes (H) an die Halbleiterspei- chereinrichtung (10) und dabei Beaufschlagen zumindest eines Teils der Speicherzellen (30) mit dem Magnetfeld (H) , um hartmagnetische Schichten der Speicherzellen (30) eine Magnetisierung definierbar und steuerbar aufzuprägen, und c) Zurückschreiben der extern gespeicherten Speicherinhalte in die jeweiligen Zellen (30) des Speicherbereichs (20) .
19. Betriebsverfahren nach Anspruch 18, d a d u r c h g e k e n n z e i c h n e t , dass das Magnetfeld (H) so in seiner Stärke, Orientierung und/oder Zeitdauer gesteuert eingestellt wird, dass jeder zu beaufschlagenden Speicherzelle (30) eine Magnetisierung (M) in Stärke und Orientierung definiert derart aufgeprägt wird, dass ein zuverlässiger Speicherbetrieb gewährleistet ist und/oder dass insbesondere die jeweilige Magnetisierung (M) hartmagnetischer Schichten (31h) der Speicherzellen (30) zur Sollmagnetisierung (Msoll) hin reorientiert und/oder verstärkt wird.
20. Betriebsverfahren nach einem der Ansprüche 18 oder 19, d a d u r c h g e k e n n z e i c h n e t , dass die Schritte a) , b) , c) des Betriebsverfahrens in, insbesondere regelmäßigen, zeitlichen Abständen wiederholt durchgeführt werden, insbesondere in einem zeitlichen Abstand von einem Jahr oder weniger und/oder auf explizite Anforderung, insbesondere durch einen Benutzer hin.
EP03718640A 2002-04-26 2003-03-27 Halbleiterspeichereinrichtung und betriebsverfahren für eine halbleiterspeichereinrichtung Withdrawn EP1500108A2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10218785A DE10218785A1 (de) 2002-04-26 2002-04-26 Halbleiterspeichereinrichtung und Betriebsverfahren für eine Halbleiterspeichereinrichtung
DE10218785 2002-04-26
PCT/DE2003/001024 WO2003092011A2 (de) 2002-04-26 2003-03-27 Halbleiterspeichereinrichtung und betriebsverfahren für eine halbleiterspeichereinrichtung

Publications (1)

Publication Number Publication Date
EP1500108A2 true EP1500108A2 (de) 2005-01-26

Family

ID=29224802

Family Applications (1)

Application Number Title Priority Date Filing Date
EP03718640A Withdrawn EP1500108A2 (de) 2002-04-26 2003-03-27 Halbleiterspeichereinrichtung und betriebsverfahren für eine halbleiterspeichereinrichtung

Country Status (8)

Country Link
US (1) US20060275928A1 (de)
EP (1) EP1500108A2 (de)
JP (1) JP2005528721A (de)
KR (1) KR20040102181A (de)
CN (1) CN1650368A (de)
DE (1) DE10218785A1 (de)
TW (1) TWI234878B (de)
WO (1) WO2003092011A2 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7200033B2 (en) 2004-11-30 2007-04-03 Altis Semiconductor MRAM with coil for creating offset field
EP2078037A4 (de) 2006-11-10 2010-01-27 Dimerix Bioscience Pty Ltd Heterodimere/oligomere des rezeptors für das thyrotropin freisetzende hormon des orexinrezeptors
CA2821985C (en) 2011-01-11 2019-07-09 Dimerix Bioscience Pty Ltd Combination therapy

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4150440A (en) * 1978-03-13 1979-04-17 Control Data Corporation Bubble memory package
CA2060835A1 (en) * 1991-02-11 1992-08-12 Romney R. Katti Integrated, non-volatile, high-speed analog random access memory
DE19520172A1 (de) * 1995-06-01 1996-12-05 Siemens Ag Magnetisierungseinrichtung für ein magnetoresistives Dünnschicht-Sensorelement mit einem Biasschichtteil
DE19830344C2 (de) * 1998-07-07 2003-04-10 Ipht Jena Inst Fuer Physikalis Verfahren zum Einstellen der Magnetisierung der Biasschicht eines magneto-resistiven Sensorelements, demgemäß bearbeitetes Sensorelement sowie zur Durchführung des Verfahrens geeignetes Sensorsubstrat
JP3524486B2 (ja) * 2000-10-13 2004-05-10 キヤノン株式会社 磁気抵抗素子及び該素子を用いたメモリ素子
JP4818519B2 (ja) * 2001-02-06 2011-11-16 ルネサスエレクトロニクス株式会社 磁気記憶装置
JP2002334972A (ja) * 2001-05-10 2002-11-22 Sony Corp 磁気メモリ装置
JP2005116658A (ja) * 2003-10-06 2005-04-28 Fujitsu Ltd 磁気抵抗メモリ装置
KR20070001065A (ko) * 2003-11-24 2007-01-03 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 자기장 센서를 이용한 ｍｒａｍ 칩의 불균일 차폐

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO03092011A2 *

Also Published As

Publication number Publication date
KR20040102181A (ko) 2004-12-03
CN1650368A (zh) 2005-08-03
TW200308085A (en) 2003-12-16
JP2005528721A (ja) 2005-09-22
TWI234878B (en) 2005-06-21
WO2003092011A2 (de) 2003-11-06
WO2003092011A3 (de) 2004-04-01
DE10218785A1 (de) 2003-11-13
US20060275928A1 (en) 2006-12-07

Similar Documents

Publication Publication Date Title
DE602005004831T2 (de) Magnetische Multibit-Speicherzellenvorrichtung mit wahlfreiem Zugriff
DE60223573T2 (de) Magnetische speicheranordnung beschreibbar durch spin-polarisierten strom unter benützung von amorphen ferrimagnetischen legierungen, und schreibverfahren in dieser speicheranordnung
DE60313660T2 (de) Synthetisch antiferromagnetische struktur für ein magnetoelektronisches gerät
DE60309190T2 (de) Magnetelement mit spintransfer und mram-bauelement mit dem magnetelement
DE60037784T2 (de) Magnetoresistives Element und magnetische Speicheranordnung
DE112011102674B4 (de) Verfahren und System zum Vorsehen von magnetischen Tunnelkontaktelementen, welche eine biaxiale Anisotropie haben
DE102006008257B4 (de) Magnetoresistives Mehrschichtensystem vom Spin Valve-Typ mit einer magnetisch weicheren Elektrode aus mehreren Schichten und dessen Verwendung
DE60222963T2 (de) Herstellungsverfahren für einen magnetischen Tunnelübergang
DE102007028246B4 (de) Magnetoresistive Speicherzelle, Verfahren zum Programmieren einer magnetoresistiven Speicherzelle und Verfahren zum Auslesen einer magnetoresistiven Speicherzelle
DE102016014924A1 (de) Spin-Bahn-Drehmoment-Bitentwurf für eine verbesserte Schalteffizienz
DE102005062769B4 (de) Hybrid-Speicherzelle für durch spinpolarisierten Elektronenstrom induziertes Schalten und Schreib/Leseprozess, der eine derartige Speicherzelle verwendet
DE102016006651A1 (de) Schaltvorrichtung mit spannungsgesteuerter magnetanisotropie, die einen externen ferromagnetischen vormagnetisierungsfilm verwendet
DE102007028057A1 (de) MRAM-Zelle, welche eine Magnetisierung entlang mehrerer Achsen verwendet, und Verfahren zu deren Betrieb
DE102015103968B4 (de) Verfahren zum Bereitstellen eines in magnetischen Spin-Transfer-Vorrichtungen verwendbaren magnetischen Übergangs mit senkrechter magnetischer Anisotropie unter Verwendung einer Einfügeopferschicht
EP1105890B1 (de) Magnetoresistives element und dessen verwendung als speicherelement in einer speicherzellenanordnung
DE60214374T2 (de) Magnetoresistiver Speicher mit weichmagnetischen Referenzschichte
EP1082725B1 (de) Mram-speicher sowie verfahren zum lesen/schreiben digitaler information in einen derartigen speicher
DE102005004126B4 (de) MRAM-Speicherzelle mit schwacher intrinsisch anisotroper Speicherschicht
DE102006015971A1 (de) Speicherelement mit adiabatischer Drehumschaltung und ferromagnetischer Entkopplungsschicht
DE102021130636A1 (de) Dreidimensionale trichterartige spin-transfer-drehmoment-mram-zelle mit ungleichmässiger dicke in jeder schicht
DE602004009443T2 (de) Kombination von eigen- und formanisotropie zwecks reduzierter umschaltfeldfluktuationen
EP1500108A2 (de) Halbleiterspeichereinrichtung und betriebsverfahren für eine halbleiterspeichereinrichtung
WO2013131510A1 (de) Spin-ventil
DE60203302T2 (de) Steuereinrichtung zur umkehr der magnetisierungsrichtung ohne ein externes magnetfeld
EP1444709B1 (de) Verfahren zur homogenen magnetisierung eines austauschgekoppelten schichtsystems einer digitalen magnetischen speicherzelleneinrichtung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20040922

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): DE FR GB IE IT NL

AX Request for extension of the european patent

Extension state: AL LT LV MK

RIN1 Information on inventor provided before grant (corrected)

Inventor name: SCHWARZL, SIEGFRIED

Inventor name: WURM, STEFAN

17Q First examination report despatched

Effective date: 20050214

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20080829