EP1350268A2 - Verfahren zur herstellung von grabenkondensatoren für integrierte halbleiterspeicher - Google Patents

Abstract

Ein Verfahren zur Herstellung von Grabenkondensatoren, insbesondere von Speicherzellen und mindestens einem Auswahltransistor für integrierte Halbleiterspeicher wird beschrieben, wobei der Graben für den Grabenkondensator einen unteren Grabenbereich, in dem der Kondensator angeordnet ist, und einen oberen Grabenbereich, in dem eine elektrisch leitende Verbindung von einer Elektrode des Kondensators zu einem Diffusionsgebiet des Auswahltransistors angeordnet ist, aufweist. Dieses Verfahren reduziert die Anzahl der Prozessschritte für die Herstellung von Speicherzellen und ermöglicht eine Herstellung von vergrabenen Krägen in den Speicherkondensatoren mit einer Isolierungsqualität, wie sie für die Herstellung von höchstintegrierten Speicherzellen (<300 nm Grabendurchmesser) benötigt werden.

Description

  



  Beschreibung Verfahren zur Herstellung von Grabenkondensatoren für integrierte Halbleiterspeicher
Die Erfindung betrifft ein Verfahren zur Herstellung von Grabenkondensatoren für integrierte Halbleiterspeicher.



   Die fortschreitende Miniaturisierung der Schaltungen auf Halbleiterbauelementen führt zu der Forderung nach Kondensatoren mit grösstmöglichem Kapazität-zu-Volumen Verhältnis. Insbesondere hochintegrierte Halbleiterspeicher benötigen zur Ladungsspeicherung Kondensatoren, die bei kleinstem Flächenbedarf eine Kapazität von mindestens etwa 30 fF bereitstellen müssen.



   Neben der Verdünnung der Dielektrikumsschicht zwischen den beiden Kondensatorelektroden und der Erhöhung der Dielektrizitätskonstante durch die Wahl neuer Materialien führt insbesondere die Vergrösserung der Oberflächen der Kondensatoren in einem vorgegebenen Volumen zu einem grösseren Kapazität-zu-Volumen Verhältnis.



   Eine inzwischen bewährte Technik für die Herstellung von Kondensatoren mit grossem Kapazität-zu-Volumen Verhältnis ist die Erzeugung von Kondensatoren in Gräben, die in dem Halbleitersubstrat erzeugt werden. Die Oberflächen der Gräben dienen dabei als grossflächige Träger der Elektroden-und Dielektrikumsschichten. Fig. 1) zeigt einen Grabenkondensator 1-1, der in der Darstellung zusammen mit einem Auswahltransistor 1-2 eine Speicherzelle eines dynamischen Random Access Memory (DRAM) Halbleiterbauelements bildet.



  Über den Auswahltransistor 1-2 kann der Grabenkondensator 1-1 mit elektrischer Ladung geladen oder entladen bzw. der   Speicherinhalt"gelesen"werden.    Die erste Elektrode des  Grabenkondensators 1-1 ist in dieser Ausführung die vergrabene Schicht 1-4, die gewöhnlich durch Dotierung der Wände der dicht nebeneinander angeordneten Gräben   1-3    erzeugt wird und die dafür sorgt, dass die ersten Elektroden benachbarter Grabenkondensatoren niederohmig miteinander verbunden sind. Die ersten Elektroden solcher Grabenkondensatoren liegen daher auf einem einheitlichen Referenzpotential. Auf den Wänden der Gräben 1-3 ist die Dielektrikumsschicht 1-5 aufgebracht und auf dieser die zweite Elektrode 1-6, die gewöhnlich aus einer Füllung der Gräben mit dotiertem Polysilizium besteht.



   Aus Platzersparnisgründen ist der Auswahltransistor 1-2 direkt neben dem Grabenkondensator 1-1 angeordnet, so dass die zweite Elektrode 1-6 über einen kurzen Weg mittels eines elektrisch leitenden Verbindungsstücks 1-11 ("surface strap") mit der Drain 1-8 des Auswahltransistors 1-2 leitend verbunden ist. Durch Schalten des Gates 1-10 des Auswahltransistors mit Hilfe der Gate-Elektrode 1-16, die auch Wort-Leitung genannt wird, wird eine elektrische Verbindung zur Source 1-9 und damit zur Bit-Leitung 1-5 einoder ausgeschaltet. Die Verdrahtungsebene der Bit-Leitung 115 ist in dieser Ausführung durch das Oxid 1-17 von den Auswahltransistoren 1-2 und Grabenkondensatoren 1-1 elektrisch isoliert.



   Eine Problemzone von diesem Speicherzellentyp ist der parasitäre Feldeffekttransistor   1-14,    den die n-dotierte vergrabene Schicht 1-4 mit der n-dotierten Drain 1-8 und der zweiten Elektrode 1-6 als Gate bilden. Das Gateoxid dieses Transistors ist dabei durch die Dielektrikumsschicht 1-5 gegeben. Liegt auf der zweiten Elektrode 1-6 aufgrund einer Speicherladung eine Spannung an, so kann die Spannung auf der anderen Seite der Dielektrikumsschicht 1-5 zwischen Drain 1-8 und vergrabener Schicht 1-4 Kanalleckströme oder eine Inversionsschicht erzeugen, die Drain 1-8 und vergrabene Schicht 1-4 miteinander kurzschliessen. Auf diese Weise wäre aber der Grabenkondensator 1-1 kurzgeschlossen und damit unfähig, Ladung zu speichern.



   Kanalleckströme oder ein Auftreten einer Inversionsschicht im parasitären Transistor beim Betrieb des Halbleiterbauelements können durch die Wahl eines ausreichend hohen Schwellenspannungswertes Vthr des parasitären Transistors 1-14 unterdrückt werden. Der Schwellenspannungswert,   Vthr,    eines Feldeffekttransistors kann dabei durch eine Verkleinerung der Gate-Kapazität, z. B. durch eine Erhöhung der Schichtdicke der Dielektrikumsschicht, erhöht werden.



   Eine grosse Schichtdicke der Dielektrikumsschicht steht jedoch im Widerspruch zu der Forderung, die Dielektrikumsschicht im Bereich des Kondensators für ein maximales Kapazitäts-zu-Volumen Verhältnis möglichst dünn auszulegen. Um dieses Problem zu umgehen wird die Dielektrikumsschicht gewöhnlich mit zwei verschiedenen Dicken erzeugt : im Bereich zwischen Drain 1-8 und vergrabener Schicht 1-4 wird die Dielektrikumsschicht 1-5 überwiegend dick und im Bereich der vergrabenen Schicht 1-4 überwiegend dünn aufgebracht. Die dicke Dielektrikumsschicht im oberen Grabenbereich wird auch Kragen   1-12    (Collar) genannt.



  Weiterhin ist die Herstellung einer Dielektrikumsschicht mit zwei verschiedenen Schichtdicken bislang technologisch aufwendig, da sie eine Vielzahl von zusätzlichen Prozessschritten erfordert.



   Prinzipiell kann die Gate-Kapazität des parasitären Transistors   1-14    auch durch die Wahl eines vom Kondensator verschiedenen Materials mit niedriger Dielektrizitätskonstante reduziert werden. Das Aufbringen verschiedener Materialien erfordert jedoch nach bisherigen Verfahren ebenfalls zusätzliche Prozessschritte. Weiterhin muss bei der Wahl des Materials darauf geachtet werden, dass das neue Gate-Material einen ausreichend guten Schichtübergang mit dem Silizium eingeht, um den gitterstörstellenverursachten Leckstrom entlang der Grenzschicht zwischen Drain 1-8 und vergrabener Schicht 1-4 zu minimieren. Aus diesem Grund wird der Kragen gewöhnlich durch eine thermische   Oxidierung    des Siliziums und eine anschliessende Oxidabscheidung erzeugt.



   Die Herstellung von Grabenkondensatoren mit Kragen für DRAM-Halbleiterspeicher nach Stand der Technik ist in den Figuren 2a) bis 2f) schematisch beschrieben. In einem ersten Schritt (Fig.   2a))    werden eine dünne Oxidschicht 2-2, die die Funktion eines Pad-Oxids hat, eine Nitridschicht 2-3 und eine Hartmaskenschicht aus Bor-Silikat-Glas (BSG-Schicht) 2-4 auf eine p-dotierte Siliziumscheibe 2-1 aufgebracht. Auf die BSG Schicht 2-4 wird weiterhin Photoresist aufgebracht und photolithographisch zu einer Photoresistmaske 2-6 so strukturiert, dass die Öffnungen der Photoresistmaske 2-6 die Position und Querschnitt der zu ätzenden Gräben wiedergeben.



  Typischerweise haben die Maskenöffnungen 2-5 dabei einen ovalen oder nahezu runden Querschnitt, so dass sie in der Praxis, von oben gesehen, weitgehend als Löcher wahrgenommen werden. Typische Durchmesser dieser Öffnungen liegen bei höchstintegierten Speicherbauelementen derzeit im Bereich von 100 nm bis 500 nm. Fig. 2a) zeigt die Struktur, nachdem der Schichtstapel aus Pad-Oxid 2-2, Nitridschicht 2-3 und BSG-Schicht 2-4 in einem anisotropen Ätzschritt, bevorzugt mit einem Trockenätzgas 2-7 aus einem ersten Gasgemisch, strukturiert worden ist. Damit ist eine Hartmaske hergestellt worden, mit. deren Hilfe die Gräben in die p-dotierte Siliziumscheibe 2-1 geätzt werden können. Die Photoresistschicht 2-6 wird nach dieser Strukturierung wieder entfernt.



   Das Ätzen der Gräben 2-15 erfolgt im wesentlichen selektiv zur BSG-Schicht 2-4 in einem anisotropen Trockenätzschritt, z. B. durch einen RIE-Ätzschritt mit einem zweiten Trockenätzgas 2-8 (Fig.   2b)),    wobei die Tiefe der  Gräben im Bereich von 5   ym    oder tiefer liegen kann. Danach wird die BSG-Schicht 2-4 wieder entfernt. Die Entfernung der BSG-Schicht erfolgt nasschemisch.



   In einem weiteren Schritt werden die Seitenwände der Gräben 2-15 mit Arsensilikatglas 2-10 und einer Oxidschicht beschichtet, wobei das Arsensilikatglas 2-10 das Arsen für die spätere n-Dotierung zur Erzeugung der ersten Elektrode der Grabenkondensatoren bereithält. In der Praxis sind die Gräben so dicht zueinander angeordnet, dass die n-dotierten Regionen benachbarter Gräben sich überlappen, so dass aus den n-dotierten Regionen eine n-dotierte Schicht entsteht, die auch vergrabene Schicht genannt wird. Die vergrabene Schicht dient somit als gemeinsame erste Elektrode der Grabenkondensatoren.



   Da die vergrabene Schicht elektrisch isoliert von dem sie umgebenden p-dotierten Gebiet der p-Siliziumscheibe und den Auswahltransistoren 1-2 auf den Oberflächen der Siliziumscheibe sein muss, muss die vergrabene Schicht einen Mindestabstand von etwa 500 nm von der Oberfläche des Halbleitersubstrats 2-1 haben. Aus diesem Grund muss das Arsensilikatglas 2-10 im oberen Grabenbereich entfernt werden. Dies geschieht durch die Füllung der Gräben 2-15 mit Photolack 2-11, der zurückgeätzt wird. Durch eine anschliessende Ätzung des Arsenglas 2-10 wird das Arsenglas nur in dem vom Photolack befreiten Bereich entfernt (Fig.



  2c). Die Höhe des teilweise entfernten Photolacks gibt somit die Oberkante der Arsensilikatglasschicht 2-10 und somit die Oberkante des zu erzeugenden Kondensatorbereichs 2-13 vor.



   Nach der Entfernung des Photolacks 2-11 wird ein Cap Oxid abgeschieden und anschliessend der Temperungsschritt durchgeführt, mit dem das Arsen im unteren Bereich der Gräben in die Wände diffundiert und die vergrabene Schicht 2-16 erzeugt wird. Danach wird das Arsensilikatglas 2-10 aus den Gräben entfernt. Die vergrabene Schicht 2-16 dient als erste  Elektrode des Grabenkondensators und als elektrisch leitende Verbindung zwischen den ersten Elektroden benachbarter Grabenkondensatoren.



   Es folgen nun die Abscheidung einer Dielektrikumschicht 2-18, z. B. einer Oxid-Nitrid-Oxid (ONO)-Schicht, auf den Grabenwänden und die Abscheidung von n-dotiertem Polysilizium 2-20a, das als zweite Elektrode dient. Durch einen Chemisch Mechanischen (CMP) Polierschritt und einen anschliessenden Rückätzschritt bleiben die Dielektrikumschicht 2-18 und das Polysilizium 2-20a nur in den Gräben bis etwa 1 Mm unterhalb der Oberfläche des Halbleitersubstrat und unterhalb der Oberkante des Kondensatorbereichs zurück. Die Rückätzung in den Gräben ermöglicht nun die Erzeugung der Krägen oberhalb der Rückätzung (Fig. 2d).



   Es folgt eine konforme Abscheidung einer Oxidschicht die anschliessend anisotrop geätzt wird, so dass die Oxidschicht nur an den Seitenwänden der oberen Grabenbereiche zurückbleiben und die Krägen 2-22 bilden (Fig. 2e). Die Schichtdicke der Krägen ist etwa 20 nm bis 50 nm.



  Anschliessend werden die Gräben 2-15 mit dem oberen Polysilizium 2-20b wieder aufgefüllt, um leitende Verbindungen mit den noch aufzubringenden Auswahltransistoren herstellen zu können. Im weiteren Verlauf wird der Auswahltransistor 2-24 mit Drain 2-31, Source 2-32 sowie Gate-Elektrode 2-29 und Gate-Oxid 2-30 neben dem Grabenkondensator auf dem Halbleitersubstrat 2-1 aufgebracht und durch ein elektrisch leitendes Verbindungsstück 2-33 mit dem oberen Polysilizium 2-20b der Grabenkondensatoren verbunden (Fig. 2f).



   Die Herstellungsverfahren für Speicherkondensatoren sind bislang aufwendig, so dass ein erheblicher Entwicklungsaufwand betrieben wird, um die Herstellung zu vereinfachen. Weiterhin erfordert die unterschiedliche Behandlung der Gräben im unteren Bereich (Kondensatorbereich), in dem die vergrabene  Schicht und dünne Dielektrikumsschichten erzeugt werden, und im oberen Grabenbereich, in dem die Krägen als dicke Dielektrikumsschichten erzeugt werden, eine Vielzahl von zusätzlichen Prozessschritten. Zum Beispiel muss der Kondensatorbereich mit Photolack 2-11 gefüllt werden, damit das Arsensilikatglas 2-10 im oberen Bereich abgeätzt werden kann, wobei der Photolack danach wieder entfernt werden.



  Ebenso muss der Graben mit Polysilizium 2-20 aufgefüllt werden, wobei das Polysilizium wieder im oberen Grabenbereich entfernt werden muss, damit im oberen Graben ein Kragen erzeugt werden kann.



   Weiterhin bieten die Verfahren nach Stand der Technik keine einfache Möglichkeit, Prozessschritte zur Erzeugung modifizierter Grabenformen zur Erhöhung der Grabenoberflächen im Kondensatorbereich 2-13 einzuführen. Zum Beispiel ist in diesem Verfahren keine Möglichkeit vorgesehen, eine zusätzliche isotrope Ätzung der Gräben im Kondensatorbereich 2-13 in den Prozessablauf einzuschieben, die den Grabendurchmesser im unteren Grabenbereich erhöhen würde.



  Auch die Erzeugung von Mesoporen im Kondensatorbereich gemäss der deutschen Patentanmeldung Nr. 10055711.2 mit dem Titel "Verfahren zur Herstellung von   Grabenkondensatoren"liesse    sich gar nicht oder nur umständlich in den Prozessablauf einfügen.



   Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, die oben beschriebenen Nachteile des Verfahren zur Herstellung von Grabenkondensatoren für Speicherzellen mit Auswahltransistor zu beseitigen. Insbesondere sollen die Verfahren vereinfacht werden. Weiterhin ist es Aufgabe der vorliegenden Erfindung, Prozessschritte wie die Erweiterung der Grabendurchmesser im unteren Grabenbereich oder die Erzeugung von Mesoporen im unteren Grabenbereich zur Erhöhung der Speicherkapazität der Grabenkondensatoren in das Herstellungsverfahren auf einfache Weise zu integrieren. 



   Diese Aufgabe wird von dem Verfahren zur Herstellung von Speicherzellen gemäss des unabhängigen Patentanspruchs 1 gelöst. Weitere vorteilhafte Ausführungsformen, Ausgestaltungen und Aspekte der vorliegenden Erfindung ergeben sich aus den abhängigen Patentansprüchen, der Beschreibung und den beiliegenden Zeichnungen.



   Erfindungsgemäss wird ein Verfahren zur Herstellung von Grabenkondensatoren für Speicherzellen mit mindestens einem Auswahltransistor für integrierte Halbleiterspeicher, wobei der Graben für einen Grabenkondensator einen unteren Grabenbereich, in dem der Kondensator angeordnet ist, und einen oberen Grabenbereich, in dem eine elektrisch leitende Verbindung von einer Elektrode des Kondensators zu dem Auswahltransistors angeordnet ist, aufweist, mit den Schritten bereitgestellt : a) auf einem Halbleitersubstrat eines ersten Leitungstyps wird eine horizontale Maske zur Erzeugung der Gräben erzeugt ; b) das Halbleitersubstrat wird anisotrop geätzt, so dass die oberen Grabenbereiche erzeugt werden ; c) die Seitenwände der oberen Grabenbereiche werden mit vertikalen Masken abgedeckt ;

   d) das Halbleitersubstrat wird selektiv zur horizontalen
Maske und den vertikalen Masken geätzt, so dass die unteren Grabenbereiche erzeugt werden ; e) die Oberflächen der unteren Grabenbereiche werden mit
Material des zweiten Leitungstyps dotiert, so dass auf den Oberflächen der unteren Grabenbereiche jeweils eine erste Elektrode erzeugt wird ; f) auf die ersten Elektroden wird jeweils ein
Dielektrikum aufgebracht ; g) die vertikalen Masken werden entfernt ; h) auf das Dielektrikum wird jeweils eine zweite
Elektrode aufgebracht ; i) eine elektrisch leitende Verbindung von der zweiten
Elektrode zu dem Auswahltransistor wird erzeugt.



   Durch die Erzeugung der vertikalen Masken vor der Erzeugung der unteren Grabenbereiche können die unteren Grabenbereiche unabhängig von der Art der oberen Gräbenbereiche gestaltet werden. Auf diese Weise können die unteren Grabenbereiche ohne grossen Aufwand in beliebiger Form so geätzt werden, wie es z. B. für eine Maximierung der Kapazität der Grabenkondensatoren erforderlich ist. Z. B. können die unteren Grabenbereiche erst anisotrop geätzt werden, um eine möglichst grosse Grabentiefe zu erreichen, und dann isotrop geätzt werden, um die Grabendurchmesser zu vergrössern. Beides maximiert die Oberfläche der unteren Grabenbereiche und damit die Kapazität eines solchen Grabenkondensators.



   Es können weiterhin Ätzschritte durchgeführt werden, die die Oberflächen der Grabenwände im unteren Grabenbereich aufrauen, was zu einer Vergrösserung der Oberfläche der Grabenkondensatoren führt. Schliesslich können auch Mesoporen zur Erhöhung der Grabenoberflächen in den unteren Grabenbereichen geätzt werden, wie es z. B. in der deutschen Patentanmeldung Nr. 10055711.2 beschrieben ist. Der obere Grabenbereich bleibt von diesen Ätzverfahren unbeschadet, so lange die   Ätzprozesse    selektiv zu der horizontalen Maske und den vertikalen Masken verlaufen. 



   Weiterhin können durch die horizontale und die vertikalen Masken die ersten Elektroden in den unteren Grabenbereichen durch Dotierung erzeugt werden, ohne dass zusätzliche Schritte zur Abdeckung der oberen Grabenbereiche erforderlich sind.



   Durch das erfindungsgemässe Verfahren wird es weiterhin möglich, dass die oberen Grabenbereiche weitgehend unabhängig von den unteren Grabenbereichen gestaltet werden kann. Z. B. kann die zweite Elektrode in einer solchen Schichtdicke auf das Dielektrikum aufgebracht werden, dass sie die unteren Grabenbereiche, insbesondere das Dielektrikum, während der Strukturierung der oberen Grabenbereichen chemisch und mechanisch ausreichend schützen. Auf diese Weise werden die Prozessierungsfreiräume für die Strukturierung der oberen Grabenbereiche deutlich erhöht. Damit wird eine bessere Kompatibilität mit bestehenden Prozessschrittfolgen möglich, so dass das erfindungsgemässe Verfahren auf einfache und somit kostengünstige Weise in bestehende Prozessierungslinien eingebaut werden kann.



   Weiterhin wird durch die grösseren Prozessierungsfreiräume die Herstellung von elektrisch leitenden Verbindungen von den zweiten Elektroden zu den Auswahltransistoren erleichtert. So können z. B. Isolatoren   ("Krägen"oder"Collars")    in den oberen Grabenbereichen erzeugt werden können, die parasitäre Ströme entlang der Grabenwände während des Betriebs unterdrücken können ; die parasitären Ströme würden anderenfalls eine unerwünschte, vorzeitige Entladung der Grabenkondensatoren bewirken. Die grösseren Prozessierungsfreiräume liefern weiterhin neue Parameterfenster zur Verkleinerung der Speicherzellenstrukturen.



   Das erfindungsgemässe Verfahren beruht weiterhin auf dem Verfahrensschritt g), mit dem die vertikalen Masken entfernt werden. Da die vertikalen Masken somit später keine funktionskritische Aufgaben, z.   B.    als Grabenkragen,  übernehmen, ist die Gestaltung der oberen Grabenbereiche weitgehend unabhängig von der Art und Material der vertikalen Maske. Dadurch wird die Herstellung geeigneter vertikaler Masken 4-11 erleichtert und grössere Prozessierungsfreiräume sind möglich. Insbesondere eröffnet das erfindungsgemässe Verfahren neue Möglichkeiten, geeignete Isolatoren (z. B.



     "Krägen"oder"Collars")    und elektrische Verbindungselemente zwischen Grabenkondensatoren und Auswahltransistoren im oberen Grabenbereich zu erzeugen, ohne dass diese Prozessschritte einen grössere Einfluss auf die unteren Grabenbereiche haben.



   Das erfindungsgemässe Verfahren ist insbesondere unter dem Aspekt vorteilhaft, dass die Wände der oberen Grabenbereiche nach Erzeugung der Gräben freigelegt und durch geeignete Isolatoren,   insbesondere"Krägen"oder"Collars",    ersetzt werden können. Diese Isolatoren müssen eine ausreichend dicke Schichtdicke und eine ausreichend niedriger Dielektrizitätskonstante aufweisen, um eine kapazitive Kopplung von der zweiten Elektrode zur Grabenwand im oberen Grabenbereich ausreichend zu   unterdrücken."Ausreichend unterdrücken"heisst    in diesem Fall, dass im Speicherbetrieb an der Grenzschicht zwischen Isolator und Halbleitersubstrat keine leitende Inversionsschicht an der Grabenwand entsteht, die die erste Elektrode entladen könnte ("Parasitärer Transistor").



   Durch die Entfernung der vertikalen Maske wird es weiterhin möglich, an den Grabenwänden Isolatoren zu erzeugen, die an den Grenzschichten zwischen Halbleitersubstrat und Isolatoren keine oder nur geringe Leckströme erzeugen. Solche Leckströme können die erste Elektrode entladen und zum vorzeitigen Verlust der Speicherladungen führen. Schliesslich ermöglicht das Entfernen der vertikalen Masken, dass die Isolatoren so spät in den oberen Grabenbereichen erzeugt werden können, dass sie den die Isolatoren schädigenden   Vorprozessen    wie Gas-Phase-Deposition und Nitridierung nicht ausgesetzt worden sind. 



   Das Halbleitersubstrat, auf dem die Speicherzellen aufgebracht werden ist bevorzugt aus Silizium, da für dieses Material die Technologien für die Erzeugung von Transistoren und Grabenkondensatoren mit sehr hoher Integrationsdichte zur Verfügung stehen. Prinzipiell können die Speicherzellen auf Halbleitersubstraten mit dem einen wie dem anderen Leitungstypen hergestellt werden. Bevorzugt werden die Speicherzellen jedoch auf p-dotiertem Halbleitersubstrat hergestellt, da so die Auswahltransistoren n-dotierte Diffusionsgebiete haben, was wegen der höheren Mobilität der Elektronen im Silizium (im Vergleich zu Löchern als Ladungsträgern) eine höhere Schaltgeschwindigkeit gewährleistet.



   Die horizontale Maske auf dem Halbleitersubstrat dient als Maske für die Erzeugung der Gräben im Halbleitersubstrat für die Grabenkondensatoren. Die horizontale Maske wird bevorzugt mit photolithographischen Verfahren aus einem Schichtstapel erzeugt. Der Schichtstapel muss insbesondere den Ätzschritten für die Erzeugung der Gräben widerstehen.



  Bevorzugt weist der Schichtstapel eine Nitridschicht auf, die als Stopschicht für die Strukturierung später   aufzubringender    Schichten dienen kann (z. B. CMP-Polierstop).



   In einer anderen bevorzugten Ausführung weist die horizontale Maske eine dicke Oxidschicht auf, die bevorzugt 1 bis 2   m    dick ist. Mit einer solchen horizontalem Maske (Hartmaske) lassen sich Gräben mit grossem Aspektverhältnis, z. B. grösser als 40, ätzen. Dadurch lassen sich Grabenkondensatoren mit zur Ladungsspeicherung ausreichender Kapazität auf kleinster Fläche, z. B. mit Grabendurchmessern kleiner 300 nm und bevorzugt kleiner 100 nm, herstellen.



   Bevorzugt wird die horizontale Maske im Verlauf der Herstellung der Speicherzellen wieder entfernt. Bevorzugt wird die horizontale Maske nach dem Verfahrensschritt h) des erfindungsgemässen Verfahrens entfernt, d. h. nachdem auf das Dielektrikum jeweils eine zweite Elektrode aufgebracht worden ist. Bevorzugt erfolgt die Entfernung der horizontalen Maske durch einen HF-Nassätzschritt. Ist die zweite Elektrode vor dem Ätzschritt schon auf dem Dielektrikum aufgebracht, so wirkt sich die Ätzung in vorteilhafter Weise nur geringfügig auf den unteren Grabenbereich aus. Die Auswirkung der Ätzung auf die unteren Grabenbereiche ist insbesondere dann gering, wenn die Gräben mit dem Material der zweiten Elektroden bis zu einer Oberkante im Graben aufgefüllt worden sind.



   Die Öffnungen der horizontalen Maske, die der Erzeugung der Gräben dienen, sind bevorzugt weitgehend rund oder oval, um damit Gräben mit weitgehend rundem oder ovalem Querschnitt zu erzeugen. Weitgehend runde oder ovale Querschnitte sind bei vorgegebenem Querschnittsfläche technologisch einfacher herstellbar und lassen sich im Innenbereich leichter beschichten. Der typische Durchmesser solcher Querschnittsflächen liegt bevorzugt im Bereich von 20 nm bis 500 nm.



   Nach der Fertigstellung der horizontalen Maske wird ein anisotroper Ätzschritt durchgeführt, mit dem die oberen Grabenbereiche erzeugt werden. Die oberen Grabenbereiche werden anisotrop geätzt, damit die Gräben nahe der Oberfläche des Halbleitersubstrats eine möglichst kleine Fläche auf der Oberfläche des Halbleitersubstrats einnehmen, um eine möglichst hohe   Speicherzellendichte    erzielen zu können. Die Tiefe des oberen Grabenbereichs ist auf der einen Seite so klein wie möglich zu wählen, da dieser Bereich wegen der dickeren Isolierung zu den Grabenwänden hin (Kragenoxiddicke) nicht zur Gesamtkapazität des Grabenkondensators beitragen kann.

   Auf der anderen Seite muss die Tiefe des oberen Grabenbereichs aber ausreichend gross sein, um den Kondensator so weit von der Oberfläche des Halbleitersubstrat entfernt zu halten, dass Kondensator und auf der Oberfläche des Halbleitersubstrats angeordnete Transistoren ausreichend voneinander elektrisch isoliert sind. Typischerweise reicht der obere Grabenbereich etwa 1 Mm tief in das Halbleitersubstrat hinein.



   Bevorzugt wird die horizontale Maske zusätzlich um einige bis einige 10 Nanometer unterätzt, so dass die vertikalen Masken um diesen Abstand zurückgesetzt an den Grabenwänden erzeugt werden. Dadurch ist gewährleistet, dass bei den technologisch schwer zu vermeidenden schrägen (trichterförmigen) Kanten der horizontalen Maske horizontale Oberflächenbereiche des Halbleitersubstrats durch den Ätzschritt zur Erzeugung der unteren Grabenbereiche nicht freigelegt wird. Freigelegte horizontale Oberflächenbereiche des Halbleitersubstrats würden Angriffsflächen für ungewünschte Ätzungen ausserhalb der Gräben darstellen.



   Die vertikalen Masken zur Abdeckung der Seitenwände der oberen Grabenwände dienen vor allem dazu, den oberen Grabenbereich während der Erzeugung des Kondensators im unteren Grabenbereich abzudecken, so dass der untere Grabenbereich durch weitgehend frei wählbare Verfahren geätzt werden kann um eine gewünschte Form zu erzielen. Bevorzugt decken die vertikalen Masken dabei die Seitenwände des oberen Grabenbereichs vollständig ab, so dass kein Gebiet der Seitenwände im oberen Grabenbereich den Ätzverfahren ausgesetzt ist, die zur Erzeugung der unteren Grabenbereiche durchgeführt werden.



   Ein bevorzugtes Verfahren zu Erzeugung der vertikalen Masken ist dabei die konforme Abscheidung eines Abdeckmaterials gefolgt von einer anisotropen Ätzung. Auf diese Weise bleibt das Abdeckmaterial nur an weitgehend vertikalen Seitenwänden zurück, die die Seitenwände der oberen Grabenbereiche vollständig abdecken. Bevorzugt ist das Abdeckmaterial eine Nitridschicht oder eine Nitrid/Oxid Schicht   ("NO-Schicht),    was bei Ätzverfahren eine gute Selektivität gegenüber Silizium und eine gute  Diffusionbarriere gegen von aussen eingegebene Gase liefert.



  Nitridschicht oder NO-Schicht dienen somit als bevorzugt vertikale Masken zum Schutz der Seitenwände der oberen Grabenbereiche während der Erzeugung der unteren Grabenbereiche und während der Dotierung zur Erzeugung der ersten Elektroden. Die NO-Schicht weist gegenüber einer Nitridschicht beim Ätzen der tiefen Gräben bessere Abdeckeigenschaften auf, so dass die NO-Schicht für die Erzeugung von tiefen Gräben bevorzugt ist. Bevorzugt liegt die Dicke der NO-Schicht der vertikalen Masken im Bereich zwischen 10 nm und 30 nm ; bevorzugt ist NO-Schicht etwa 15 nm dick.



   Die Ätzung der unteren Grabenbereiche erfolgt selektiv zu der horizontalen Maske und selektiv zu den vertikalen Masken. Bevorzugt dient die Oberfläche der unteren Grabenbereiche als Auflagefläche der Kondensatoren. Eine möglichst grosse Oberfläche der unteren Grabenbereiche ermöglicht daher eine möglichst grosse Kapazität der Grabenkondensatoren. Da die Integrationsdichte von Speicherzellen unter anderem durch die minimale Kapazität limitiert ist, wird die Ätzung der unteren Grabenbereiche bevorzugt so durchgeführt, dass in dem für die Ätzung eines unteren Grabenbereichs vorhandenen Volumen im Halbleitersubstrat eine möglichst grosse Oberfläche des unteren Grabenbereichs erzeugt wird.

   Damit auf den Oberflächen des unteren Grabenbereichs Kapazitäten erzeugt werden können, muss darauf geachtet werden, dass die Oberflächen zugänglich sind für eine anschliessende Beschichtung mit Dielektrikumsmaterial und Elektrodenmaterial. Für eine zuverlässige Beschichtung müssen die Gräben und ggf. auch Verästelungen der Gräben daher minimale Durchmesser aufweisen.



   In einer ersten bevorzugten Ausführung werden die unteren Grabenbereiche daher möglichst tief gemacht, da die Oberfläche der Grabenkondensatoren linear mit der Tiefe der unteren Grabenbereiche wächst. Die Tiefe der unteren Grabenbereiche ist dabei lediglich durch die Dicke des Substrats, die typischerweise im Bereich von einigen hundert Mikrometern liegt, und die technologische Machbarkeit, Gräben mit vorgegebenen Durchmessern von etwa 50 nm bis 500 nm mit grossen Tiefen zu erzeugen, limitiert. Bevorzugt werden Graben mit sehr grossen Tiefen durch eine weitgehende anisotrope Ätzung erzeugt, mit denen Gräben mit Aspektverhältnissen von mehr als 30 und bevorzugt mehr als 40 erzeugt werden können.



   In einer zweiten bevorzugten Ausführung werden die unteren Grabenbereiche mit möglichst grossem Durchmesser ausgestattet, da die Oberfläche der unteren Grabenbereiche quadratisch mit dem Durchmesser wächst. Unter Durchmesser ist jeweils ein repräsentativer Durchmesser gemeint, der der Durchmesser eines Kreises ist, der sich bestmöglich an die tatsächliche Querschnittsform der Gräben anpasst. Der maximale Durchmesser der unteren Grabenbereiche ist vor allem durch die Dichte der auf dem Halbleitersubstrat angeordneten Grabenkondensatoren limitiert, da sich die unteren Grabenbereiche benachbarter Grabenkondensatoren nicht berühren dürfen. Die Dichte der Grabenkondensatoren ist wiederum abhängig von der Dichte der Speicherzellen auf dem Halbleitersubstrat.

   Die höchstmögliche Speicherzellendichte ist vor allem durch den Querschnitt der oberen Grabenbereiche, der Fläche der Auswahltransistoren, der für eine Isolierung benachbarter Transistoren erforderlichen Fläche und möglicherweise noch anderen Komponenten limitiert.



  Durch die Vielzahl der für eine Speicherzelle erforderlichen Komponenten auf der Oberfläche des Halbleitersubstrat ist gewährleistet, dass der Querschnitt des unteren Grabenbereichs deutlich grösser sein kann als der Querschnitt des oberen Grabenbereichs. In einer bevorzugen Ausführung wird der untere Grabenbereich durch eine anisotrope Ätzung, die die erforderliche Grabentiefe erzeugt, und eine anschliessende isotrope Ätzung, die die Aufweitung des unteren  Grabenbereichs auf den gewünschten Durchmesser der Grabenquerschnitts bewirkt, erzeugt.



   In einer dritten bevorzugten Ausführung werden die Oberflächen von durch anisotrop oder isotrop geätzten unteren Grabenbereichen dadurch erhöht, dass die Oberflächen der unteren Grabenbereiche durch geeignete Ätzungen aufgeraut werden. Ein Verfahren zur Erzeugung rauer Oberflächen zur Erhöhung der Grabenkondensatorkapazitäten ist beispielsweise in den Patentschriften US 5,981,350 und US 6,025,225 beschrieben.



   In einer vierten bevorzugten Ausführung werden die Oberflächen von durch anisotrop oder isotrop geätzten unteren Grabenbereichen dadurch erhöht, dass Mesoporen in den Grabenwänden in den unteren Grabenbereichen erzeugt werden.



  Das Verfahren zur Erzeugung von Mesoporen in Grabenkondensatoren ist beispielsweise in der deutschen Patentanmeldung Nr. 10055711.2 beschrieben.



   Dies sind nur einige Beispiele für Ätzverfahren zur Erzeugung der unteren Grabenbereiche. Grundsätzlich ermöglicht das erfindungsgemässe Verfahren durch die Abdeckung der oberen Grabenbereiche mit vertikalen Masken und der Abdeckung der Oberfläche des Halbleitersubstrat mit der horizontalen Maske, dass jede Form der Ätzung zur Erzeugung der unteren Grabenbereiche auf einfache Weise in den Prozessablauf eingefügt werden kann, so lange die Ätzung selektiv zu der horizontalen und den vertikalen Masken ist.



   Die Oberflächen der unteren Grabenbereiche werden mit Material des zweiten Leitungstyps dotiert, so dass auf den Oberflächen jeweils eine erste Elektrode erzeugt wird. Die Dotierung erzeugt eine niederohmig leitende Oberfläche im unteren Grabenbereich, die beim zu erzeugenden Kondensator die Funktion als erste Elektrode einnimmt. Da die Dotierung vom entgegengesetzten Leitungstyp von dem des  Halbleitersubstrats ist, ist dafür gesorgt, dass die erste Elektrode elektrisch von den Schaltungselementen auf der Oberfläche des Halbleitersubstrat isoliert werden kann.



  Alternativ ist auf den Oberflächen der unteren Grabenbereiche eine Elektrodenschicht aus Metall aufgebracht, die die Funktion der ersten Elektroden einnimmt. Dadurch lässt sich eine grössere Grabenkapazität erreichen.



   Bevorzugt wird die Dotierung der Oberflächen der unteren Grabenbereiche in dem Umfang durchgeführt, dass die dotierten Gebiete benachbarter Gräben elektrisch niederohmig miteinander verbunden sind. Auf diese Weise entsteht eine niederohmig dotierte Schicht, die alle ersten Elektroden der Grabenkondensatoren miteinander verbindet (vergrabene Schicht   oder"Buried Layer")    und an die eine einheitliche Referenzspannung für die Kondensatoren angelegt wird.



   Die Dotierung zur Erzeugung der ersten Elektroden wird bevorzugt in einem Gas-Phase-Dotierung Prozessschritt durchgeführt, das auch bei tiefen Gräben eine gleichmässige Dotierung der Grabenwände ermöglicht. Bevorzugt wird dabei mit Arsen dotiert. Durch die Abdeckung durch die vertikalen Masken und die horizontale Maske ist gewährleistet, dass nur jeweils der untere Grabenbereich dotiert wird. Dadurch ist gewährleistet, dass die vergrabene Schicht nur im unteren Grabenbereich liegt und keine ohmsche leitende Verbindung mit den an der Oberfläche des Halbleitersubstrats liegenden elektrischen Schaltungen besteht, die die Speicherkondensatoren jeweils kurzschliessen würden. Auch andere Dotierungsverfahren sind denkbar, so zum Beispiel auch das bereits beschriebene Verfahren mit Hilfe der ASG-Belegung mit anschliessendem Temperaturschritt (Drive-In).



   Auf die ersten Elektroden wird jeweils ein Dielektrikum aufgebracht. Bevorzugt überdeckt das Dielektrikum die Oberfläche der ersten Elektroden im unteren Grabenbereich jeweils vollständig. Um eine möglichst hohe Kapazität für jeden Grabenkondensator zu erhalten, sind als Dielektrikum bevorzugt sehr dünne Schichten aus einem Material mit einer möglichst hohen Dielektrizitätskonstante vorgesehen. Die Mindestschichtdicke ist jedoch durch die erforderliche Spannungsfestigkeit, die diese Schicht für die Spannung zwischen den Elektroden eines Kondensators liefern muss, limitiert. Bevorzugt ist das Dielektrikum daher eine Oxid Nitrid-Oxid (ONO-) Schicht, eine Nitrid-Oxid   (NO-)    Schicht oder eine Oxidschicht.

   Diese Materialien lassen sich nach bekannten Verfahren auch in Gräben mit grossem Aspektverhältnis, d. h. mit grossem Verhältnis von Grabentiefe zu Grabendurchmesser, gleichmässig einbringen. Wegen der grossen Dielektrikumskonstante werden bevorzugt auch   Ta205,      A1203    oder   Al203    mit Zusätzen aus z. B. Hafnium, Zirkon oder Ruthenium als Dielektrikum verwendet.



   Auf die Dielektrika wird jeweils eine zweite Elektrode aufgebracht, so dass erste Elektrode, Dielektrikum und zweite Elektrode in jedem Graben einen Kondensator bilden. Die zweite Elektrode besteht aus einem leitendem Material und ist bevorzugt aus dotiertem Polysilizium oder einem Metall.



  Bevorzugt reicht die zweite Elektrode bis zum oberen Grabenbereich, um eine möglichst grosse Kapazität zu erzeugen.



  Bevorzugt werden die zweiten Elektroden durch Auffüllen der Gräben mit leitendem Material bis zum oberen Grabenbereich erzeugt. Damit wird das Dielektrikum eines unteren Grabenbereichs zur grösstmöglichen Kapazitätsbildung vollständig überdeckt ; weiterhin wird das meist dünne Dielektrikum durch die vollständige Füllung des unteren Grabenbereichs bestmöglich gegen mechanische und chemische Einflüsse von aussen geschützt. Alternativ kann die zweite Elektrode auch aus einem Metall, z.   B.    aus Aluminium oder einem der Refraktär-Metalle wie Wolfram, Titan oder Tantal, deren Silizide, TiN, oder auch einem Schichtstapel dieser leitenden Materialien erzeugt werden.

   Diese Materialien weisen einen kleineren elektrischen Widerstand als Polysilizium auf, so dass sich der serielle Widerstand bei der  Ein-und Auslese von insbesondere sehr tiefen Grabenkondensatoren deutlich reduziert.



   Es ist für die Bildung einer grösstmöglichen Kapazität unwesentlich, ob beim Auffüllen der Gräben mit Material der zweiten Elektrode Lunker   (Voids")    entstehen oder nicht. Es kommt bei der Auffüllung mit Material der zweiten Elektrode vor allem darauf an, dass die mit Dielektrikum überdeckte erste Elektrode möglichst weitgehend mit dem Material der zweiten Elektrode überdeckt wird.



   Bevorzugt werden die vertikalen Masken durch einen Ätzschritt mittels einer Nassätzung mit HF-Glykol oder heisser Phosphorsäure entfernt. In einer ersten bevorzugten Ausführung werden die vertikalen Masken nach dem Aufbringen der zweiten Elektroden auf das Dielektrikum entfernt. Dadurch sind die unteren Grabenbereiche, insbesondere das Dielektrikum, vor schädigenden Wirkungen beim Ätzen geschützt.



   In diesem Fall werden die Gräben bis zu einer Höhe im oberen Grabenbereich aufgefüllt, bei der die vertikalen Masken auf einfache Weise später entfernt und jeweils durch einen Isolator (Kragen oder"Collar") ersetzt werden können.



  Die Isolatoren dienen dazu, als Teil des Gates die Schwellenspannung Vthr des parasitären Transistors so hoch zu legen, dass die Kanalleckströme während des Halbleiterspeicherbetriebs minimiert sind und eine Inversion im Transistorkanal nicht entstehen kann. Bevorzugt wird das Auffüllen mit dem leitenden Material bis zum oberen Grabenbereich durch eine konforme Bedeckung der Gräben mit dem leitenden Material und eine anschliessende Zurückätzung auf die gewünschte Höhe im Graben erreicht.



   In einer anderen bevorzugten Ausführung werden die vertikalen Masken vor dem Aufbringen des Dielektrikums entfernt. In diesem Fall bedeckt das anschliessend aufzubringende Dielektrikum den gesamten Grabenwandbereich, insbesondere auch den oberen Grabenbereich. Dieses Verfahren ermöglicht eine Vereinfachung, wenn es darum geht, "vergrabene Krägen"im oberen Grabenbereich herzustellen : in diesem Fall kann das Dielektrikum im oberen Grabenbereich als Schutzschild für die schrittweise Rückätzung der zweiten Elektrode, die bevorzugt aus Polysilizium ist, genutzt werden. Die Schrittweise Rückätzung wird bevorzugt für die Definition   des"vergrabenen Kragen"-Bereichs    durchgeführt.



   Schliesslich wird eine elektrisch leitende Verbindung von der zweiten Elektrode zum Auswahltransistors erzeugt.



  Bevorzugt wird die elektrisch leitende Verbindung zu einer der Diffusionsgebiete des Auswahltransistors geführt.



  Bevorzugt dient der Auswahltransistor dazu, den Grabenkondensator zu Speicherzwecken zu isolieren oder zum Laden, Entladen oder Auslesen freizugeben zu können. Laden und Entladen erfolgt jeweils über die elektrisch leitende Verbindung. Aus Platzersparnisgründen ist das Diffusionsgebiet des Auswahltransistors, das über die elektrisch leitende Verbindung mit dem Grabenkondensator verbunden ist, bevorzugt dicht neben dem Grabenkondensator auf der Oberfläche des Halbleitersubstrat angeordnet.



   Die elektrisch leitende Verbindung von der zweiten Elektrode zu dem Diffusionsgebiet kann auf vielfache Weise erfolgen. In einer ersten bevorzugten Ausführung wird die elektrisch leitende Verbindung durch ein Auffüllen des Grabens bis zur Oberfläche des Halbleitersubstrats mit leitendem Material und die Herstellung eines elektrisch leitenden Verbindungsstückes ("Surface Strap"), das auf der Oberfläche des Halbleitersubstrat verlaufend das leitende Material des Grabenkondensators mit der Diffusionsstelle des Auswahltransistors leitend verbindet, erzeugt.



   In einer zweiten bevorzugten Ausführung wird der Graben nur bis kurz unterhalb der Oberfläche des Halbleitersubstrat aufgefüllt, so dass das elektrisch leitende Verbindungsstück zum Diffusionsgebiet unterhalb der Oberfläche des Halbleitersubstrats erzeugt werden kann ("Buried Strap"). Mit diesem Verfahren kann eine noch grössere Packungsdichte erzeugt werden. Die Erfindung beschränkt sich jedoch nicht auf diese beiden Verfahren, sondern umfasst alle elektrisch leitenden Verbindungen, die eine Verbindung zwischen Diffusionsstelle und zweiter Elektrode herstellen.



   In einer bevorzugten Ausführung werden die vertikalen Masken, bevorzugt nach der Erzeugung der zweiten Elektroden, durch Isolatoren, bevorzugt mit niedriger Dielektrizitätskonstante, ersetzt. Unter niedriger Dielektrizitätskonstante ist insbesondere ein Wert zu verstehen, der kleiner als der Wert der Dielektrizitätskonstante des Materials der vertikalen Masken ist. Auf diese Weise wird bei gegebener Schichtdicke die Flächenkapazität des Gates der parasitären Transistoren gesenkt und die Schwellenspannung für das Anschalten des Transistorkanalstroms erhöht. Die Schwellenspannung muss dabei einen Mindestschwellenspannungswert erreichen, der gewährleistet, dass während des Betriebs des Halbleiterspeichers der parasitäre Transistor ausreichend kleine Leckströme aufweist.

   Ebenso kann bei kleiner Dielektrizitätskonstante die Schichtdicke der Isolatoren kleiner gewählt werden, was dem Streben nach möglichst kleinen Querschnitten der Grabenkondensatoren entgegenkommt.



   Bei der Wahl des Materials für die Isolatoren ist zu beachten, dass das Material mit dem Halbleitersubstratmaterial einen möglichst gitterfehlstellenfreien Übergang bildet, um Leckströme im Transistorkanal entlang des Grenzbereiches zwischen Isolator und Halbleitersubstrat zu minimieren.



  Solche Leckströme können ebenfalls die Grabenkondensatoren entladen und eine Ladungsspeicherung unmöglich machen. Für einen gitterfehlstellenfreien Übergang werden bevorzugt insbesondere   Si02-Si-Übergänge    gewählt, wobei das Si02 bevorzugt thermisch erzeugt wird. Daher wird in einer bevorzugten Ausführung der Isolator mit Hilfe einer thermischen   Oxidierung    der Seitenwände der oberen Grabenbereiche erzeugt.



   Bevorzugt wird auf die oxidierten Seitenwände weiterhin eine Oxidschicht abgeschieden, um eine für eine ausreichend hohe Schwellenspannung vorgegebene Schichtdicke des Isolators zu erzeugen. Die vorgegebene Schichtdicke leitet sich dabei über die maximale Flächenkapazität ab, die für das Erreichen einer minimalen Schwellenspannung am parasitären Transistor erforderlich ist.



   Die Erzeugung der Isolatoren an den Seitenwänden der oberen Grabenbereiche geschieht bevorzugt durch Erzeugen einer Schicht aus dem Isolatorenmaterial und einer anschliessende anisotrope Ätzung, die das Isolatorenmaterial lediglich an den weitgehend senkrechten Oberflächen und insbesondere an den Wänden der senkrechten oberen Grabenbereiche zurücklässt.



   Bevorzugt werden Isolatoren nach dem Entfernen der vertikalen Masken auf dem Halbleitersubstrat im oberen Grabenbereich erzeugt. Die Isolatoren   (Kragen")    dienen bevorzugt dazu, die zweiten Elektroden im oberen Grabenbereich von dem Halbleitersubstrat elektrisch zu isolieren. Auf Weise kann eine elektrisch leitende Verbindung zwischen einer zweiten Elektrode und dem dazugehörigen Auswahltransistor über den oberen Grabenbereich geführt werden. Bevorzugt müssen die Isolatoren eine ausreichende Schichtdicke aufweisen. Die ausreichende Schichtdicke der Isolatoren wird für die Erhöhung der Schwellenspannung des parasitären Transistors benötigt, um bei Speicherbetrieb einen unerwünschten Ladungsverlust der Speicherkondensatoren zu vermeiden. 



   Bevorzugt werden die Isolatoren nach dem Dotieren der Oberflächen der unteren Grabenbereiche erzeugt, da auf diese Weise die Isolatoren nicht den schädigenden Wirkungen einer Dotierung, z. B. eines Gas-Phase-Doping (GPD) Prozesses, ausgesetzt sind. Isolatoren in der Funktion als Kragen", die die zweite Elektrode vom Halbleitersubstrat elektrisch isolieren, müssen eine möglichst störstellenfreie Übergangsschicht zum Halbleitersubstrat haben, um keine Leckströme im Übergangsbereich zu erzeugen. Um eine gute Übergangsschicht zum Halbleitersubstrat zu haben, ist es daher vorteilhaft, dass die Isolatoren möglichst wenigen Prozessschritten wie Dotierung, Ätzung, etc. ausgesetzt werden.



   Bevorzugt wird das Halbleitersubstrat im oberen Grabenbereich nach dem Aufbringen der zweiten Elektrode und vor dem Erzeugen des Isolators geätzt. Die Ätzung führt zu einer Vergrösserung des Querschnitts in zumindest einem Teil des oberen Grabenbereichs. Die Vergrösserung des Querschnitts im oberen Grabenbereich dient bevorzugt dazu, in den oberen Grabenbereichen Raum für Isolatoren   oder"Krägen"mit    ausreichender Schichtdicke bereitzustellen, ohne eine zusätzliche Verengung oder eine Verschluss des oberen Grabenbereichs zu bewirken.

   Eine zusätzliche Verengung im oberen Grabenbereich würde insbesondere bei der Herstellung von höchstintegrierten Grabenkondensatoren mit Grabendurchmessern kleiner als 300 nm oder bevorzugt kleiner als 100 nm ein anschliessendes Füllen der Gräben mit einem Material, insbesondere mit dem Material der zweiten Elektrode (z. B. Polysilizium), erschweren.



   Die Ätzung im oberen Grabenbereich des Halbleitersubstrats nach der Füllung der Gräben kann, muss aber nicht selektiv zu dem Material der zweiten Elektrode, z. B. Polysilizium, geführt werden. Da die Ätzung des Halbleitersubstrats im oberen Grabenbereich nur wenige 10 nm tief geführt wird, spielt es im allgemeinen keine Rolle, ob das Material der zweiten Elektrode, das mehrere Mm tief in das Halbleitersubstrat hineinreicht, mitgeätzt wird oder nicht.



   Bevorzugt wird die Ätzung im oberen Grabenbereich selektiv zu einem zweiten Liner durchgeführt, der bevorzugt eine Nitridschicht, eine Nitrid/Oxidschicht oder eine Oxidschicht ist. Der zweite Liner schützt den oberen Bereich des oberen Grabenbereichs bevorzugt bis zur Oberkante des Grabens, so dass verhindert wird, dass der Querschnitt des Grabens an der Oberkante des Grabens vergrössert wird. Eine solche Vergrösserung würde den Flächenbedarf der Grabenkondensatoren auf der Hauptoberfläche des Halbleitersubstrat vergrössern.



   Weiterhin sorgt der zweite Liner dafür, dass die Ätzung im oberen Grabenbereich mit einen wohldefinierten Abstand zur Hauptoberfläche des Halbleitersubstrat durchgeführt wird. Zum einen wird dadurch ein Bereich im oberen Grabenbereich   ungeätzt    belassen, der für die Erzeugung einer elektrisch leitenden Verbindung zwischen Auswahltransistor und zweiter Elektrode, z. B. in Form   eines"Surface Strap"oder    eines   "Burried    Strap", benötigt wird. Zum anderen wird es möglich, einen vergrabenen Kragen"mit einem ausreichenden Abstand zur Hauptoberfläche des Halbleitersubstrats zu erzeugen, so dass der vergrabenen Kragen"nicht die Funktion von elektrischen Komponenten, z. B. dem Auswahltransistor, auf der Hauptoberfläche des Halbleitersubstrats beeinträchtigt.

   Auf diese Weise ist eine höhere Integrationsdichte der Speicherzellen möglich.



   Bevorzugt wird das Halbleitersubstrat für die Ätzung im oberen Grabenbereich mit den folgenden Schritten geöffnet : a) Auffüllen der Gräben mit dem Material der zweiten
Elektrode, bevorzugt bis zur Oberkante des
Halbleitersubstrats ; b) Rückätzen des Materials der zweiten Elektrode bis zu einer ersten Rückätzstufe innerhalb des oberen
Grabenbereichs ; c) Abdeckung der Grabenwände oberhalb der ersten
Rückätzstufe mit einem zweiten Liner ; d) Rückätzen des Materials die bevorzugt innerhalb des oberen Grabenbereichs liegt ; e) Öffnen des Halbleitersubstrats selektiv zum zweiten
Liner.



   Durch dieses Öffnungsverfahren kann das Halbleitersubstrat in einem wohldefinierten Bereich innerhalb des oberen Grabenbereichs, nämlich zwischen erster Rückätzstufe und zweiter Rückätzstufe, geätzt werden.



   Bevorzugt wird der Isolator ("vergrabener Kragen") auf dem im oberen Grabenbereich geätzten Gebiet, bevorzugt zwischen erster Rückätzstufe und zweiter Rückätzstufe, erzeugt. Durch diese Anordnung des Isolators wird einer Verengung der oberen Grabenbereiche entgegengewirkt. Durch die Ätzung im oberen Grabenbereich ist es weiterhin möglich, ohne Grabenverengung einen Isolator mit einer so grossen Schichtdicke im oberen Grabenbereich zu erzeugen, dass die Schwellenspannung des parasitären Transistors am oberen Grabenbereich so hoch gelegt wird, dass keine parasitären Transistorströme den Speicherkondensaor entladen können.



   In einer bevorzugten Ausführung wird der zweite Liner auf das Dielektrikum aufgebracht. Dadurch braucht das Dielektrikum nicht vor der Erzeugung der vergrabenen Krägen beseitigt werden. Gleichzeitig bilden das Dielektrikum und der zweite Liner zusammen, z. B. in Form einer NO-Schicht, eine gute Abdeckung bei dem Ätzen des Halbleitersubstrats im oberen Grabenbereich.



   In einer anderen bevorzugten Ausführung wird der zweite Liner auf das Halbleitersubstrat aufgebracht. In diesem Fall muss das Dielektrikum vor dem Aufbringen des zweiten Liners zumindest in den offenliegenden Bereichen beseitigt werden.



  Allerdings fällt ein späterer Schritt zur Beseitigung des Dielektrikums weg. Bei ausreichender Dicke bietet der zweite Liner auch als einzelne Schicht ausreichenden Schutz bei der selektiven Ätzung des Halbleitersubstrat im oberen Grabenbereich.



   In einer dritten bevorzugten Ausführung wird der zweite Liner auf das Dielektrikum aufgebracht und anschliessend, bevorzugt mittels eines Insitu-Steam-Generator (ISSG)   Prozessschritts,    in ein Oxid gewandelt. Ist das Dielektrikum eine NO-Schicht, so wird aus der Liner-NO-Schicht Kombination mittels ISSG-Prozessschritt eine Oxidschicht erzeugt. Die so erzeugte Oxidschicht kann wie der zweite Liner als Maskierung für die Ätzung des Halbleitersubstrat im oberen Grabenbereich ersetzt werden, so dass die anschliessenden Prozessschritte sich nur unwesentlich von denen mit einem zweiten Liner unterscheiden.



   Die Erfindung wird nachfolgend anhand von Figuren der Zeichnung näher dargestellt. Es zeigen : Fig. 1) eine Speicherzelle mit Grabenkondensator und
Auswahltransistor nach Stand der Technik.



  Fig. 2a)-2f) ein Verfahren nach Stand der Technik zur
Herstellung einer Speicherzelle mit
Grabenkondensator und Auswahltransistor.



  Fig. 3a)-3h) eine Ausführung des erfindungsgemässen
Verfahrens zur Herstellung einer 
Speicherzelle mit Grabenkondensator und
Auswahltransistor.



  Fig. 4) erfindungsgemässer Grabenkondensator mit erweitertem Graben im Kondensatorbereich.



  Fig. 5) erfindungsgemässer Grabenkondensator mit
Mesoporen im Kondensatorbereich.



  Fig. 6a)-j) eine zweite Ausführung des erfindungsgemässen
Verfahrens zur Herstellung einer Speicherzelle mit Grabenkondensator und Auswahltransistor, wobei der Grabenkondensator einen vergrabenen   Kragen"aufweist.   



  Fig. 7a)-c) eine dritte Ausführung des erfindungsgemässen
Verfahrens zur Herstellung einer Speicherzelle mit Grabenkondensator und Auswahltransistor, wobei der Grabenkondensator einen vergrabenen   Kragen"aufweist.   



   Fig. 1) sowie Fig. 2a) bis 2f) sind bereits in den voranstehenden Ausführungen dieser Anmeldung beschrieben worden.



   Fig. 3a) bis 3h) zeigen eine Ausführung des erfindungsgemässen Verfahrens zur Herstellung von Speicherzellen mit Grabenkondensatoren und Auswahltransistor.



  Fig. 3a) zeigt das Halbleitersubstrat 3-1, das in dieser Ausführung eine p-dotierte Siliziumscheibe ist, mit einem aufgebrachtem Schichtstapel aus einem dünnen Pad-Oxid 3-2, einer Nitridschicht 3-3, einem etwa 1   ym    bis 2 Mm dicken Oxid 3-4 und einer 200 nm bis 300 nm dicken Polysiliziumschicht 3-5. Die TEOS-Schicht 3-4 kann auch aus anderen Oxiden, z. B. aus Silanoxid, bestehen. 



   Anschliessend wird die   Polysilizumschicht    3-5 mit Hilfe eines standardmässigen photolithographischen Verfahrens strukturiert, die Struktur, Position und Querschnitt der zu erzeugenden Gräben für die Grabenkondensatoren im Halbleitersubstrat 2-1 vorgibt. Selektiv zur Polysiliziumschicht 3-5 wird anschliessend durch einen anisotropen Ätzschritt, bevorzugt mit einem Trockenätzgas 36, durch das TEOS-Oxid 3-4, die Nitridschicht 3-3 und das Pad-Oxid 3-2 hindurch eine erste horizontale Maske 3-8a erzeugt. Die Ätzung reicht dabei bevorzugt etwa 10 nm bis 20 nm in das Silizium hinein, um im offenen Maskenbereich einen vollständigen Durchbruch durch die Nitridschicht 3-3 und Pad Oxid 3-2 zu gewährleisten (Fig. 3b).

   Die erste horizontale Maske 3-8a wird auch Hartmaske genannt
Es folgt die anisotrope Ätzung, bevorzugt in einem Trockenätzschritt, zur Erzeugung des oberen Grabenbereichs 310a selektiv zur ersten horizontalen Maske 3-8a.



  Typischerweise ragt der obere Grabenbereich etwa 500 nm bis 1500 nm tief in das p-dotierte Silizium hinein. Die Polysiliziumschicht 3-5 ist nach der anisotropen Ätzung weitgehend oder vollständig entfernt.



  Zur Erzeugung von vertikalen Masken wird anschliessend eine etwa 15 nm dicke Siliziumnitridschicht aufgebracht und anisotrop geätzt. Durch die ansisotrope Ätzung bleiben in den Gräben nur die in etwa vertikal verlaufenden Schichtelemente der Siliziumnitridschicht zurück, die als vertikale Masken 311 in Fig. 3c) eingezeichnet sind. Die Dicke der vertikalen Masken von etwa 15 nm reicht aus, um die oberen Grabenbereiche vor Prozessschritten wie der Gas-Phase Dotierung (Dotierung der unteren Grabenbereiche), Erzeugung von Mesoporen, Erzeugung von erweiterten Grabenbereichen durch isotrope Ätzung zu schützen. Die vertikalen Masken schützen ausserdem die Schichten der horizontalen Maske 3-8a im Grabenbereich bei den Ätzungen. Insbesondere das Pad-Oxid 3-2 ist empfindlich z. B. gegen nasschemische Ätzschritte, mit denen das TEOS-Oxid 3-4 später entfernt werden soll.



   Alternativ zur Siliziumnitridschicht zur Erzeugung der vertikalen Maske kann auch eine etwa 15 nm dicke Siliziumoxid/Siliziumnitrid-Schicht verwendet werden. Eine solche Siliziumoxid/Siliziumnitrid-Schicht hat bei der anisotropen Ätzung zur Erzeugung der unteren Grabenbereiche eine bessere Haltbarkeit als Nitrid alleine und ist daher das bevorzugte Verfahren.



   Zur Erzeugung der Siliziumoxid/Siliziumnitrid-Schicht wird bevorzugt zunächst eine etwa 10 nm dicke Nitridschicht in einem LPCVD-Prozess (Temperatur   715 C    in einem   NH3/SiH2Cl2    Gasgemisch bei einem Druck von 170   mTorr,    Dauer 14 min) konform abgeschieden.

   Danach gibt es verschiedene Möglichkeiten : a) in einem ersten bevorzugten Verfahrensschritt wird das
Nitrid in einem In-Situ-Steam-Generation (ISSG)
Verfahren bei einer Temperatur von   900 C    (Os-Atmosphäre mit   33%      H2-Anteil,    Druck : 10.5 Torr, Dauer : max. 120 sek.) zu etwa der Hälfte in Siliziumoxid verwandelt, so dass man eine NO-Schicht mit einer etwa 5 nm dicken
Nitridschicht und einer etwa 9 nm dicken
Siliziumoxidschicht erhält. b) in einem zweiten bevorzugten Verfahrenschritt wird das
Nitrid in einem LOCOS-Verfahrensschritt bei etwa   1050 C     (10000 sccm   O2-Fluss,    Dauer etwa 16,5 Minuten) behandelt, so dass der Monitor eine etwa 35 nm dicke
Oxidschicht anzeigt (Oxid auf Monitor).

   Auf diese
Weise wird die Nitridschicht in eine etwa 7 nm dicke
Nitridschicht mit einer darauf aufliegenden 5 nm dicken Oxynitridschicht umgewandelt. c) in einem dritten bevorzugten Verfahren wird amorphes
Silizium bei   500 C    bei 200   mTorr    und einem Gasfluss von
120 sccm   SiH4    über etwa 39 Minuten abgeschieden.



   Anschliessend kann ein Oxidierungsschritt erfolgen. 



   Durch eines dieser Verfahren erhält man entweder eine Silizium/Siliziumnitrid-oder eine Siliziumoxid/ Siliziumnitrid-Schicht mit einer Dicke von etwa 10 bis 20 nm.



  Danach folgt eine anisotrope Ätzung, durch die die horizontalen   Schichtelemente    entfernt und nur die vertikal verlaufenden   Schichtelemente    zurückbleiben. Die übriggebliebenen vertikalen Siliziumoxid/Siliziumnitrid Elemente sind als vertikale Maske 3-11 in Fig. 3c) gezeigt.



   Nun können die unteren Grabenbereiche   3-lOb    mit Hilfe eines anisotropen   Ätzschrittes    nach Stand der Technik selektiv zur ersten horizontalen Maske 3-8a und selektiv zu den vertikalen Masken 3-11 erzeugt werden. Dieser Ätzschritt reicht typischerweise 5 Am bis 10 Am tief in das Halbleitersubstrat hinein. Die Tiefe ist jedoch nicht auf einen Wert festgelegt, so dass auch wesentlich tiefere Gräben 3-10 erzeugt werden können (Fig. 3d). Durch den anisotropen Ätzschritt wird die TEOS-Oxidschicht 3-4 je nach Tiefe der unteren Grabenbereiche deutlich dünner.



   Aus technologischen Gründen verlaufen die Öffnungskanten der ersten horizontalen Maske 3-8a oft nicht senkrecht sondern schräg bzw. trichterförmig. Trichterförmige Öffnungskanten können zur Folge haben, dass die Dicke der ersten horizontalen Maske 3-8a im trichterförmigen Bereich nicht ausreicht, um das darunterliege Halbleitersubstrat 3-1 bei der anisotropen Ätzung der unteren Grabenbereiche   3-lOb    zu schützen. In diesem Fall werden horizontale Oberflächenbereiche des Halbleitersubstrats 3-1 geöffnet, so dass Ätzungen, die der Erzeugung grosser Oberflächen in den unteren Grabenbereichen   3-lOb    gelten, ungewollt auch horizontale Oberflächenbereiche des Halbleitersubstrats 3-1 ätzen.

   Um die ungewollten Ätzungen an den horizontalen Oberflächenbereichen des Halbleitersubstrats 3-1 zu vermeiden, wird bevorzugt vor dem anisotropen Ätzen der unteren Grabenbereiche   3-lOb    ein isotroper Ätzschritt durchgeführt, der die oberen Grabenbereiche   3-lOa    weitet. Die Weitung hängt von der Schräge der Öffnungskanten ab und kann im Bereich von 5 nm bis 50 nm liegen. Die schrägen Öffnungskanten der ersten horizontalen Maske 3-8a sind dementsprechend unterätzt. Nach Aufbringen der vertikalen Masken 3-11 kann so bei der anisotropen Ätzung der unteren Grabenbereiche 3-lOb gewährleistet werden, dass selbst bei der Durchätzung der trichterförmigen Öffnungskantenbereiche horizontale Oberflächenbereiche des Halbleitersubstrats 3-1 nicht geöffnet werden.



   Nun kann die TEOS-Schicht 3-4 nasschemisch entfernt werden, so dass die erste horizontale Maske 3-8a zu einer dünneren zweiten horizontalem Maske 3-8b reduziert wird. Die nasschemische Ätzung ist durch das erfindungsgemässe Verfahren ermöglicht worden, da die vertikalen Masken insbesondere das Pad-Oxid 3-1 vor nasschemischen Angriffen schützen und somit eine Ablösung der Nitridschicht 3-3 vom Halbleitersubstrat 31 verhindern.



   Nach der Entfernung der TEOS-Oxidschicht 3-4 werden die Wände der unteren Grabenbereiche   3-lOb,    bevorzugt durch eine Gas-Phase-Dotierung (GPD-) Verfahren, z. B. mit Arsen, ndotiert, um damit die ersten Elektroden der Grabenkondensatoren zu erzeugen. Die n-Dotierung führt dazu, dass die ersten Elektroden von dem p-dotierten Halbleitersubstrat und somit von den auf der Oberfläche des Halbleitersubstrats aufzubringenden elektronischen Schaltelementen elektrisch isoliert sind. In der Praxis sind die Gräben so dicht nebeneinander gepackt, dass die ndotierten Regionen benachbarter Gräben sich überlappen und so eine n-dotierte vergrabene Schicht 3-12 bilden. Über die vergrabene Schicht 3-12 sind dann die ersten Elektroden benachbarter Grabenkondensatoren niederohmig miteinander verbunden und so auf ein festes Referenzpotential gelegt. 



   Fig. 3e) zeigt den Grabenkondensator, nachdem die unteren Grabenbereiche   3-lOb    n-dotiert, zusätzlich mit einem Dielektrikum 3-19 belegt und zu einem Teil mit Polysilizium 3-20 gefüllt worden sind. Das Dielektrikum 3-19 besteht bevorzugt aus einer Oxidschicht, einer Nitrid-Oxid- (NO-) Schicht oder einer Oxid-Nitrid-Oxid (ONO-) Schicht. Diese Materialien lassen sich auch in Gräben mit sehr grossem Aspektverhältnis (Grabentiefe zu Grabendurchmesser) zuverlässig, d. h. mit guten Isolierungseigenschaften, einbringen. Das Polysilizium 3-20 wird durch Standardverfahren aufgebracht und dann durch Ätzschritte soweit abgetragen, dass es auf der einen Seite das Dielektrikum 3-19 im unteren Grabenbereich   3-lOb    komplett abdeckt, auf der anderen Seite aber den oberen Grabenbereich   3-10a    weitgehend offen lässt.

   Durch den offenen oberen Grabenbereich   3-10a    lassen sich die vertikalen Masken 3-11 später leicht entfernen und durch neue Isolatoren mit niedrigerer Dielektrizitätskonstante ersetzen.



   Fig. 3f zeigt den Grabenkondensator, nachdem das Dielektrikum 3-19 im oberen Grabenbereich   3-lOa    und die vertikalen Masken 3-11 durch Ätzen entfernt worden sind, so dass die Seitenwände der oberen Grabenbereiche   3-10a    frei sind für die Aufbringung eines Isolators, der auch Kragen (Collar") genannt wird. Der Isolator muss von Schichtdicke und Material her so ausgelegt sein, dass die Schwellenspannung Vthr des bevorstehenden parasitären Transistors so hoch liegt, dass der parasitäre Transistor bei Betrieb des Halbleiterbauelements ausreichend geringe Leckströme in seinem Transistorkanal aufweist.



   Fig. 3g) zeigt den Grabenkondensator, nachdem die Isolatorenschicht aufgebracht und anisotrop so geätzt worden ist, dass nur noch die Isolatoren 3-30 am Rande der oberen Grabenbereiche   3-10a    zurückbleiben. Die Isolatorenschicht ist durch eine thermische Oxidierung, die einen leckstromarmen Übergang zwischen Silizium und Siliziumoxid gewährleistet, und eine anschliessende   Oxidabscheidung,    die die notwendige Dicke der Isolatorenschicht herstellt, erzeugt worden.



  Typischerweise ist die Schichtdicke der Isolatoren etwa 15  50nm,    so dass die Schwellenspannung des parasitären Transistors bei etwa 4V liegt.



   Anschliessend wird der Graben 3-10 mit oberem Polysilizium 3-20b aufgefüllt und planarisiert, um die zweiten Elektroden der Grabenkondensatoren mit den noch zu erzeugenden Auswahltransistoren elektrisch leitend verbinden zu können.



   Fig. 3h) zeigt den Grabenkondensator nach Erzeugung eines Auswahltransistors 3-49 neben dem Grabenkondensator und nach Fertigstellung der elektrisch leitenden Verbindung zwischen Auswahltransistor 3-49 und zweiter Elektrode, die durch das untere Polysilizium 2-20a gegeben ist. Die elektrisch leitende Verbindung setzt sich in dieser Ausführung aus dem elektrisch leitenden Verbindungsstück 344 (Buried Strap") und dem oberen Polysilizium 3-20b zusammen. Die Art der elektrisch leitenden Verbindungen zwischen Auswahltransistor 3-49 und zweiter Elektrode 2-20a kann aber erfindungsgemäss auf vielfältige andere Weisen gelöst werden. Zum Beispiel kann der Buried Strap"auch durch   einen Surface Strap"ersetzt    werden.



   Die Erzeugung der Auswahltransistoren geschieht nach einem der Verfahren nach Stand der Technik. Ebenso die Herstellung des elektrisch leitenden Verbindungsstücks 3-44, das die Drain 3-40 des Auswahltransistors 3-49 über das obere Polysilizium 3-20b mit der zweiten Elektroden 3-20a der Grabenkondensatoren verbindet.



   Fig. 3h) zeigt weiterhin gestrichelt umrandet den Bereich des parasitären Transistors 3-45, über den eine elektrisch leitende Verbindung zwischen vergrabener Schicht 3-12 und Drain 3-40 des Auswahltransistors erzeugt werden kann. Da die Isolatoren 3-30 jedoch eine Schichtdicke von etwa 30 nm aufweisen und eine relative Dielektrizitätskonstante von nur 3,9   (Si02)    haben, liegt die Schwellenspannung Vthr in der vorliegenden Ausführung oberhalb von 3-4 V. Dies ist deutlich oberhalb von den maximalen Spannungen von   1,    8-2,8V, die ein Grabenkondensator im Betrieb sieht. Für eine Minimierung der Leckströme der parasitären Transistoren 3-45 ist weiterhin durch die hohe Qualität des Gitterübergangs vom Isolator 3-30 zum Halbleitersubstrat 3-1 gesorgt.



   Fig. 4 zeigt eine weitere Ausführung eines Grabenkondensators, der durch eine vorteilhafte Ausführung des Verfahren nach Anspruch 1 erzeugt wird. In Fig. 4 ist zusätzlich zu der anisotropen Ätzung zur Erzeugung der unteren Grabenbereiche ein isotroper Ätzschritt durchgeführt worden, der die unteren Grabenbereiche   3-10c    erweitert und so die Kapazität der Grabenkondensatoren erhöht. Diese Ausführung hat den Vorteil, dass diese Erweiterung nicht auf Kosten der Integrationsdichte der Speicherzellen gehen, da die Grabenerweiterungen selektiv nur in den unteren Grabenbereichen erfolgen. Dort ist noch Volumen zur Erweiterung frei, da die Speicherzellen auf der Oberfläche des Halbleitersubstrat durch Auswahltransistor und Abisolierungen mehr Fläche benötigen als die Grabenkondensatoren im Halbleitersubstrat.



   Das erfindungsgemässe Verfahren kann einen zusätzlichen Ätzschritt für die Erzeugung der erweiterten unteren Gräben einfach integrieren, da die vertikalen Masken 3-11 eine separate Behandlung von unteren und oberen Grabenbereichen problemlos zulassen.



   Fig. 5 zeigt eine weitere Ausführung eines Grabenkondensators, der durch eine vorteilhafte Ausführung des Verfahren nach Anspruch 1 erzeugt wird. In Fig. 5 ist zusätzlich zu der anisotropen Ätzung zur Erzeugung der unteren Grabenbereiche ein elektrochemischer Ätzschritt durchgeführt worden, durch den Mesoporen 3-50 in den Wänden der unteren Grabenbereiche erzeugt worden sind. Mesoporen sind etwa 2 nm bis 50 nm grosse holzwurmlochartig verlaufende Kanäle, die bei einer elektrochemischen Ätzung in n-dotiertem Silizium entstehen. Die Mesoporen 3-50 erzeugen somit eine signifikante Erhöhung der Oberfläche der unteren Grabenbereiche   3-lOb,    die zur Vergrösserung der Kondensatorfläche genutzt wird (siehe Vergrösserungsausschnitt in Fig. 5).

   Näheres zur Erzeugung von Mesoporen in ndotiertem Silizium und deren vorteilhaften Verwendung für Grabenkondensatoren ist in der deutschen Patentanmeldung Nr.



  10055711.2 von M. Goldbach beschrieben. Mesoporen in den unteren Grabenbereichen haben den Vorteil, dass diese Vergrösserung der Oberfläche nicht auf Kosten der Integrationsdichte der Speicherzellen gehen, da die Mesoporen selektiv nur in den unteren Grabenbereichen erfolgen, wo noch Volumen für Mesoporen zur Verfügung steht.



   Das erfindungsgemässe Verfahren kann einen zusätzlichen elektrochemischen Ätzschritt für die Erzeugung der Mesoporen einfach integrieren, da die vertikalen Masken 3-11 eine separate Behandlung von unteren und oberen Grabenbereichen problemlos zulassen.



   Fig. 6a-6j) zeigen eine weitere Ausführung des erfindungsgemässen Verfahrens zur Herstellung von Grabenkondensatoren für eine Speicherzelle, wobei in diesem   Fall"vergrabene Krägen"für    die elektrische Isolierung der zweiten Elektrode von dem Halbleitersubstrat verwendet werden.



   Das folgende Verfahren ist insbesondere für höchstintegrierte Speicherzellen geeignet, in denen die Grabendurchmesser kleiner als 300 nm und bevorzugt kleiner als 100 nm sind. Das Aspekt-Verhältnis dieser Gräben ist dabei bevorzugt grösser 30, bevorzugt grösser als 40 und weiterhin bevorzugt grösser als 50, so dass die Grabentiefen typischerweise im Bereich zwischen 4   ym    bis 10   ym    liegen.



   Die ersten Prozessschritte zur Erzeugung der Gräben 4-10 mit oberen Grabenbereichen   4-10a    und unteren Grabenbereichen   4-lOb    sind analog zu den in den Figuren 3a bis 3d gezeigten Prozessschritten. Wie in Fig. 3d zeigt Fig. 6a einen mit Maskenöffnungen 4-9 strukturierten Schichtstapel auf einem Halbleitersubstrat 4-1, wobei in der vorliegenden Ausführung sich der Schichtstapel aus einem Pad-Oxid 4-2, einer Nitridschicht 4-3 und einer Hartmaskenschicht 4-4 zusammensetzt. Das Material der Hartmaske 4-4 ist in der vorliegenden Ausführung ein Oxid und bevorzugt ein TEOS-Oxid oder ein Silanoxid. Die Hartmaske 4-4 entspricht der in den Ansprüchen genannten horizontalen Maske.



   Fig. 6a zeigt weiterhin einen Graben 4-10, der durch anisotrope Ätzungen wie in Fig. 3b bis 3d beschrieben erzeugt worden ist : in einer ersten anisotropen Ätzung wird zunächst der obere Grabenbereich   4-lOa    in das Siliziumsubstrat 4-1 mit einer Tiefe von typischerweise   1    Mm bis 1,5   ym    erzeugt. Nach der Erzeugung der vertikalen Maske 4-11 (erster Liner"), die bevorzugt aus einer 10 nm bis 15 nm dicken Siliziumoxid/Nitriddoppelschicht besteht, wird der untere Grabenbereich 4-lOb durch anisotropes Ätzen erzeugt, so dass sich in dieser Ausführung eine Gesamtgrabentiefe von ca. 7   ym    ergibt. Danach wird eine isotrope Ätzung selektiv zur Hartmaske 4-4 und selektiv zur vertikalen Maske 4-11, z.

   B. durch einen nasschemischen Prozess mit   NH40H    durchgeführt, so dass der untere Grabenbereich   4-lOb    aufgeweitet wird.



   Fig. 6b zeigt einen der Gräben 4-10 nach der isotropen Ätzung des Silizium, so dass der untere Grabenbereich lateral und longitudinal geweitet worden ist. Aus der isotropen Ätzung ergibt sich somit ein"flaschenähnlicher"   Grabenformverlauf    ("Wet Bottle"), der mit dem unteren Grabenbereich 4-lOb einen Flaschenbauch und mit dem oberen  Grabenbereich   4-lOb    einen Flaschenhals aufweist. Die Aufweitung im unteren Grabenbereich   4-lOb    ist nur eine der möglichen Massnahmen, um eine grössere Grabenwandfläche zur Erzeugung möglichst grosser Kapazitäten bereitzustellen.



  Andere prozesskompatible Verfahren zur Vergrösserung der Grabenwandoberflächen im unteren Grabenbereich wie die veröffentlichten Verfahren zur Erzeugung von Mesoporen oder die Verwendung von Hemisperical Grain (HSG) können alternativ oder zusätzlich verwendet werden.



   Fig. 6c zeigt den Graben 4-10 nach dem Gas-Phase Dotierungs (GPD) Prozess, z. B. mit Arsen, der, wie in Fig. 3e beschrieben, die Grabenwände im unteren Grabenbereich   4-lOb    mit einer Dotierung von etwa   1019      1/cm3    versieht. Die Dotierung stellt die erste Elektrode 4-12 der zu erzeugenden Grabenkondensatoren dar. Bevorzugt sind die Grabenkondensatoren so dicht nebeneinander angeordnet, dass die benachbarten n-dotierten Gebiete ineinander übergehen.



  Dadurch bilden die sich überlagernden n-dotierten Gebiete zusammen eine niederohmige vergrabene Schicht im Halbleitersubstrat 4-1.



   Fig. 6d zeigt den Graben 4-10, nachdem die vertikale Maske 4-11 mit HF-Glykol nasschemisch entfernt worden ist.



  Zusätzlich ist die Hartmaske 4-4 (horizontale Maske), z. B. durch eine Ätzung mit BHF, entfernt worden.



   Fig. 6e zeigt den Grabenkondensator 4-10, nachdem das Dielektrikum 4-19 abgeschieden worden ist. Das Dielektrikum ist typischerweise eine   Nitrid/Oxidschicht    mit einer Dicke von typischerweise 5 nm, wie sie schon in Fig. 3e beschrieben worden ist. Andere Dielektrika aus z. B. Oxid-Nitrid-Oxid, Nitrid-Oxid, Oxid,   A1203,      Ta205,    einer Schicht die   A1203    enthält oder   Schichtkombination    können auch verwendet werden.



  Nach dem Abscheiden des Dielektrikums 4-19 wird der Graben weiter mit einem leitenden Material, bevorzugt dotiertem Polysilizium, gefüllt. Das Polysilizium stellt somit die zweite Elektrode 4-20 des Grabenkondensators dar, wobei der Kondensator durch die erste Elektrode 4-12, das Dielektrikum 4-19 und das Polysilizium der zweiten Elektrode 4-20 gebildet wird. Es folgt weiterhin bevorzugt ein CMP Planarisierungsschritt, mit dem das Polysilizium der zweiten Elektrode 4-20 und das Dielektrikum 4-19 auf der Nitridschicht 4-3 entfernt wird.



   Es folgt nun die Bearbeitung der oberen Grabenbereiche   4-10a.    Da die unteren Grabenbereiche   4-lOb    durch die Füllung mit dem Polysilizium 4-20 mechanisch und chemisch von der Halbleitersubstratoberfläche weitgehend geschützt sind, lassen sich die Prozessschritte zur Gestaltung der oberen Grabenbereiche   4-lOa    weitgehend unabhängig von dem Zustand der unteren Grabenbereiche   4-lOb    durchführen.



   Fig. 6f zeigt in einem vergösserten Ausschnitt den oberen Grabenbereich   4-lOa,    nachdem das Polysilizium der zweiten Elektrode 4-20 in einem ersten Rückätzschritt, bevorzugt mittels einer standardmässigen isotropen Trockenätzung zurückgeätzt worden ist, so dass die Elektrodenoberfläche 4-64 auf etwa 200-500 nm unterhalb der Siliziumoberkante abgesenkt ist ("erste Rückätzstufe"). Anschliessend ist ein etwa 10 nm dicker zweiter Liner 4-60, der bevorzugt aus Nitrid ist, konform abgeschieden und in einem weiteren anisotropen Trockenätzschritt im unteren horizontalen Bereich geöffnet worden. Als Resultat der anisotropen Ätzung bleibt der zweite Liner 4-60 nur an den senkrechten Grabenwänden oberhalb der zweiten Elektrodenoberfläche 4-64 zurück.



   Fig. 6g zeigt den oberen Grabenbereich   4-lOa,    nachdem das Polysilizium der zweiten Elektrode 4-20 in einem zweiten Rückätzschritt zurückgeätzt worden ist, so dass die zweite Elektrodenoberfläche 4-64 um weitere 500 nm bis 1000 nm abgesenkt ist (zweite Rückätzstufe"). 



   Fig. 6h zeigt den oberen Grabenbereich   4-lOa    nach dem Ätzschritt, der das Dielektrikum 4-19 selektiv zum zweiten Liner 4-60 abträgt. Die Ätzung des Dielektrikums 4-19 erfolgt bevorzugt mit HF-Glykol. Somit ist das Halbleitersubstrat 4-1 im oberen Grabenbereich zwischen erster Rückätzstufe und zweiter Rückätzstufe für eine Atzung des Halbleitersubstrat im oberen Grabenbereich geöffnet.



   Es folgt nun der Ätzschritt im oberen Grabenbereich 410a selektiv zum zweiten Liner 4-60, der das Silizium bis in eine Tiefe von etwa 10 bis 25 nm ätzt, so dass sich der Durchmesser in einem Teil des oberen Grabenbereichs   4-lOa    entsprechend erhöht. Der erhöhte Durchmesser kann später für die Plazierung einer ausreichend dicken Isolatorenschicht 462, insbesondere für einen vergrabenen Kragen"verwendet werden. Die Ätzung des Silizium im oberen Grabenbereich selektiv zum zweiten Liner 4-60 kann sowohl isotrop als auch anisotrop geätzt werden.



   Fig. 6i zeigt den oberen Grabenbereich   4-lOa,    nachdem auf dem geätzten Silizium mittels LPCVD oder PECVD Abscheidung ein vergrabener Isolator 4-62 ("vergrabener Kragen") abgeschieden worden ist. Die Dicke der Schicht des vergrabenen Isolators ist bevorzugt nicht dicker wie die Tiefe der Ätzung, so dass die vergrabenen Krägen 4-62 nicht oder nur unwesentlich über die angrenzenden Grabenwände vorstehen. Auf diese Weise behindert ein vergrabener Kragen nicht das Auffüllen des oberen Grabenbereichs mit z. B.



  Polysilizium. Gleichzeitig kann der vergrabener Kragen dick genug sein, um beim Speicherbetrieb einen Stromfluss entlang des Graben-Flaschenhalses, der dem Kanal des besagten parasitären Transistors entspricht, zu unterdrücken.



   Fig. 6j zeigt den Grabenkondensator, nachdem der zweite Liner 4-60 und das Dielektrikum 4-19 im oberen Grabenbereich 4-lOa durch einen Ätzschritt mittels HF-Glykol entfernt und der Graben 4-10 vollständig mit Polysilizium aufgefüllt worden ist. Nach einem Planarisierungschritt ist die zweite Elektrodenoberfläche 4-64 somit wieder an der Oberfläche des Halbleitersubstrat 4-1.



   Die weiteren Schritte zur Herstellung einer elektrisch leitenden Verbindung mit dem Auslesetransistor, z. B. mit einem Surface-Strap oder mit   einem"burried    Strap", ist dem Fachmann bekannt und wird hier nicht weiter ausgeführt.



   Alternativ zu dem in Fig. 6a-6j gezeigten Verfahren wird nach der ersten Zurückätzung des Polysiliziums, das die zweite Elektrode 4-20 bildet, das Dielektrikum 4-19 im zurückgeätzten Bereich beseitigt. In diesem Fall wird der zweite Liner 4-60 direkt auf die Grabenwand aufgebracht (siehe Fig. 7a). Die weiteren Schritte zur Erzeugung des vergrabenen Kragens sind analog zu den in Fig. 6g bis 6h gezeigten Schritten, so dass man danach eine Grabenstruktur wie in Fig. 7b gezeigt erhält.



   Danach wird der zweite Liner 4-60 mittels HF-Glykol entfernt, eine elektrisch leitende Verbindung zu dem Auswahltransistor nach einem der bekannten Verfahren, z. B.   mittels"Buried Strap"oder"Surface Strap"hergestellt    und der Graben wie in Fig. 7c gezeigt mit Polysilizium bis zur Grabenoberkante 4-64 aufgefüllt.



   Alternativ zu den in Fig. 6a-j und Fig. 7a-c dargelegten Ausführungen können, wenn das Dielektrikum 4-19 eine   Nitrid/Oxidschicht    (NO-Schicht") ist, die nach der ersten Rückätzung des Polysiliziums freigelegten Nitrid/Oxid Schichtbereiche in eine Oxidschicht gewandelt werden. Dies geschieht bevorzugt durch das ISSG-Verfahren. Durch die Wandlung der NO-Schicht in eine Oxidschicht ist eine anschliessende Aufbringung einer zweiten Linerschicht 4-60 (siehe Fig. 6f) für die Herstellung vergrabener Krägen nicht notwendig, da die gewandelte Oxidschicht als Maskierung für die Herstellung der vergrabener Kragen verwendet werden kann. 



  Vorteilhaft ist weiterhin, dass die spätere Entfernung der Oxidschicht einfacher durchzuführen ist als die einer Nitridschicht. Die Prozessschrittfolge nach der Herstellung der gewandelten Oxidschicht ist daher weitgehend identisch zu der in den Fig. 6g-j dargestellten   Prozessschrittfolge.   



   Eine weitere vorteilhafte Variation eines Prozessablaufs besteht darin, dass die Hartmaske 4-4 erst nach dem ersten Auffüllen des Grabens 4-10, z. B. mit Polysilizium oder einem anderen leitenden Material, entfernt wird. Durch die Auffüllung der Gräben werden die Wände der Gräben 4-10 nicht durch die Ätzung der Hartmaske 4-4 beschädigt oder angegriffen. Bevorzugt geschieht das Entfernen der Hartmaske 4-4 nach dem Füllen der Gräben 4-10 (z. B. mit Polysilizium) und vor dem ersten Zurückätzen des Polysiliziums 4-20.



   In einer weiteren bevorzugten Variation des Prozessablaufs wird die Hartmaske 4-4 erst nach dem zweiten Auffüllen der Gräben 4-10 mit dem Material der zweiten Elektroden 4-20, insbesondere mit Polysilizium, entfernt. Die Entfernung der Hartmaske 4-4 erfolgt somit nach der Erzeugung der vergrabenen Krägen 4-62. Dies bringt den Vorteil mit sich, dass die Hartmaske die darunterliegende Nitridschicht möglichst lange für die Erzeugung von Shallow Trenches", d. h. für die flachen Gräben für die Isolierung benachbarter Schaltungen, im späteren Verfahren schützt. 



  Legende : 1-1 Grabenkondensator 1-2 Auswahltransistor 1-3 Graben 1-4 vergrabene Schicht 1-5 Dielektrikumsschicht 1-6 zweite Elektrode 1-8 Drain 1-9 Source 1-10 Gate   1-11    elektrisch leitendes Verbindungsstück 1-12 Kragen 1-14 parasitärer Transistor 1-15 Bit-Leitung 1-16 Wort-Leitung (Gate-Elektrode)

   1-17 Oxid 2-1 Siliziumscheibe 2-2 Pad-Oxid 2-3 Nitridschicht 2-4 BSG-Schicht 2-5 Maskenöffnung 2-6 Photoresistmaske 2-7 erstes Trockenätzgas 2-8 zweites Trockenätzgas 2-10 Arsensilikatglasschicht 2-11 Photolack 2-12 oberer Grabenbereich 2-13 Kondensatorbereich 2-15 Graben 2-16 vergrabene Schicht 2-18 Dielektrikumsschicht 2-20a unteres Polysilizium 2-20b oberes Polysilizium 2-22 Isolator 2-24 Auswahltransistor 2-29 Gate-Elektrode 2-30 Gate-Isolator 2-31 Drain 2-32 Soure 2-33 elektrisch leitenden Verbindungsstück 2-34 parasitärer Transistor 3-1 Halbleitersubstrat 3-2 Pad-Oxid 3-3 Nitridschicht 3-4 TEOS-Oxid 3-5 Polysiliziumschicht 3-6 Trockenätzgas 3-8a erste horizontale Maske 3-8b zweite horizontale Maske 3-9 Maskenöffnung   3-10    Graben 3-lOa oberer Grabenbereich   3-lOb    unterer Grabenbereich   3-10c  

  unterer erweiterter Grabenbereich 3-11 vertikale Maske 3-12 vergrabene Schicht 3-19 Dielektrikum 3-20a unteres Polysilizium 3-20b oberes Polysilizium 3-30 Isolator 3-40 Drain 3-41 Source 3-42 Gate-Oxid 3-43 Gate-Elektrode 3-44 elektrisch leitendes Verbindungsstück 3-45 parasitärer Transistor 3-49 Auswahltransistor 3-50 Mesoporen 4-1 Halbleitersubstrat 4-2 Pad-Oxid 4-3 Nitridschicht 4-4 Hartmaske 4-9 Maskenöffnung 4-10 Graben   4-10a    oberer Grabnebereich   4-lOb    unterer Grabenbereich 4-11 vertikale Maske 4-12 erste Elektrode 4-19 Dielektrikum 4-20 zweite Elektrode 4-60 zweiter Liner 4-62 vergrabener Kragen 4-64 zweite Elektrodenoberfläche

Claims

Patentansprüche 1. Verfahren zur Herstellung von Grabenkondensatoren für Speicherzellen mit mindestens einem Auswahltransistor für integrierte Halbleiterspeicher, wobei der Graben für einen Grabenkondensator einen unteren Grabenbereich, in dem der Kondensator angeordnet ist, und einen oberen Grabenbereich, in dem eine elektrisch leitende Verbindung von einer Elektrode des Kondensators zu dem Auswahltransistors angeordnet ist, mit den Schritten : a) auf einem Halbleitersubstrat eines ersten Leitungstyps wird eine horizontale Maske zur Erzeugung der Gräben erzeugt ; b) das Halbleitersubstrat wird anisotrop geätzt, so dass die oberen Grabenbereiche erzeugt werden ; c) die Seitenwände der oberen Grabenbereiche werden mit vertikalen Masken abgedeckt ;

d) das Halbleitersubstrat wird selektiv zur horizontalen Maske und den vertikalen Masken geätzt, so dass die unteren Grabenbereiche erzeugt werden ; e) die Oberflächen der unteren Grabenbereiche werden mit Material des zweiten Leitungstyps dotiert, so dass auf den Oberflächen der unteren Grabenbereiche jeweils eine erste Elektrode erzeugt wird ; f) auf die ersten Elektroden wird jeweils ein Dielektrikum aufgebracht ; g) die vertikalen Masken werden entfernt ; h) auf das Dielektrikum wird jeweils eine zweite Elektrode aufgebracht ; i) eine elektrisch leitende Verbindung von der zweiten Elektrode zu dem Auswahltransistor wird erzeugt.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Halbleitersubstrat Silizium und insbesondere p dotiertes Silizium ist.

3. Verfahren nach Anspruch 1 bis 2, dadurch gekennzeichnet, dass die horizontale Maske durch ein photolithographisches Verfahren aus einem Schichtstapel erzeugt wird.

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass der Schichtstapel eine Nitridschicht und/oder Oxidschicht aufweist.

5. Verfahren nach Anspruch 1 bis 4, dadurch gekennzeichnet, dass die anisotrope Ätzung des Halbleitersubstrats durch einen Trockenätzprozess erfolgt.

6. Verfahren nach Anspruch 1 bis 5, dadurch gekennzeichnet, dass der obere Grabenbereich jeweils etwa 500 nm bis 1500 nm tief in das Halbleitersubstrat hineinragt..

7. Verfahren nach Anspruch 1 bis 6, dadurch gekennzeichnet, dass die vertikalen Masken durch eine konforme Abscheidung einer Abdeckschicht und einer anschliessenden anisotropen Ätzung der Abdeckschicht erzeugt werden.

8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die Abdeckschicht Nitrid und/oder Oxid ist.

9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die unteren Grabenbereiche durch eine anisotrope Ätzung erzeugt werden.

10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass die Oberfläche der unteren Grabenbereiche durch eine isotrope Ätzung vergrössert wird.

11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Gräben etwa 5 ym bis 15 ym tief sind.

12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Oberfläche der unteren Grabenbereiche durch eine an die Ätzung der unteren Grabenbereiche anschliessende Erzeugung von Mesoporen vergrössert wird.

13. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Dotierung der unteren Grabenbereiche die ersten Elektroden benachbarter Gräben niederohmig miteinander verbindet.

14. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Dielektrikum die ersten Elektroden in den unteren Grabenbereichen vollständig abdeckt.

15. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Dielektrikum eine Oxid-Nitrid-Oxid-Schicht, eine Nitrid-Oxid-Schicht, eine Oxidschicht, eine Al203- Schicht, eine Ta205-Schicht, eine Haffniumoxid-Schicht, eine Schicht die A1203 enthält oder eine Kombination dieser Schichten ist.

16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass die Nitrid-Oxid-Schichten nach Verfahrensschritt h) in den oberen Grabenbereichen in eine Oxidschicht umgewandelt werden.

17. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die zweite Elektrode durch Auffüllen der Gräben mit leitendem Material bis zum oberen Grabenbereich erzeugt wird.

18. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Material der zweiten Elektrode dotiertes Polysilizium ist.

19. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die vertikalen Masken nach der Erzeugung der zweiten Elektroden durch Isolatoren mit niedriger Dielektrizitätskonstante ersetzt werden.

20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass die Isolatoren aus Siliziumoxid sind.

21. Verfahren nach Anspruch 19 bis 20, dadurch gekennzeichnet, dass der Isolator eine vorgegebene Schichtdicke hat.

22. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die zweiten Elektroden der Grabenkondensatoren jeweils mit einer Diffusionsstelle eines Auswahltransistors elektrisch leitend verbunden sind.

23. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die horizontale Maske, bevorzugt nach dem Verfahrensschritt h), entfernt wird.

24. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die vertikalen Masken vor dem Aufbringen des Dielektrikums entfernt werden.

25. Verfahren nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass das Dielektrikum nach Verfahrensschritt h) in den oberen Grabenbereichen entfernt wird.

26. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass nach dem Entfernen der vertikalen Masken Isolatoren auf dem Halbleitersubstrat im oberen Grabenbereich erzeugt werden.

27. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleitersubstrat im oberen Grabenbereich nach dem Aufbringen der zweiten Elektroden geätzt wird.

28. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleitersubstrat im oberen Grabenbereich nach dem Aufbringen der zweiten Elektroden selektiv zu einem zweiten Liner geätzt wird.

29. Verfahren nach einem der Ansprüche 27 oder 28, dadurch gekennzeichnet, dass für die Ätzung im oberen Grabenbereich das Halbleitersubstrat mit Hilfe eines zweimaligen Rückätzens der zweiten Elektrode geöffnet wird.

30. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass folgende Schritte nach dem Aufbringen des Dielektrikums durchgeführt werden : a) Auffüllen des Grabens mit dem Material der zweiten Elektrode ; b) Rückätzen des Materials der zweiten Elektrode bis zu einer ersten Rückätzstufe innerhalb des oberen Grabenbereichs ; c) Abdeckung der Grabenwände oberhalb der ersten Rückätzstufe mit einem zweiten Liner ; d) Rückätzen des Materials der zweiten Elektrode bis zu einer zweiten Rückätzstufe ; und e) Öffnen des Halbleitersubstrats selektiv zum zweiten Liner.

31. Verfahren nach einem der Ansprüche 27 bis 30, dadurch gekennzeichnet, dass der Isolator auf dem im oberen Grabenbereich geätzten Gebiet erzeugt wird.

32. Verfahren nach einem der Ansprüche 28 bis 31, dadurch gekennzeichnet, dass der zweite Liner auf das Dielektrikum oder auf dem Halbleitersubstrat aufgebracht wird.

33. Verfahren nach einem der Ansprüche 28 bis 31, dadurch gekennzeichnet, dass der zweite Liner auf das Dielektrikum aufgebracht wird und in ein Oxid gewandelt wird.