EP1148405B1 - Régulateur linéaire à faible surtension en régime transitoire - Google Patents
Régulateur linéaire à faible surtension en régime transitoire Download PDFInfo
- Publication number
- EP1148405B1 EP1148405B1 EP01108258A EP01108258A EP1148405B1 EP 1148405 B1 EP1148405 B1 EP 1148405B1 EP 01108258 A EP01108258 A EP 01108258A EP 01108258 A EP01108258 A EP 01108258A EP 1148405 B1 EP1148405 B1 EP 1148405B1
- Authority
- EP
- European Patent Office
- Prior art keywords
- voltage
- regulator
- output
- transistor
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
Definitions
- the present invention relates to linear low voltage drop regulators (LDO).
- Such controllers are the subject of various applications, particularly in the field of mobile telephones for supplying regulated voltage to radio transceiver circuits from a supply voltage supplied by a rechargeable battery.
- EP 971 280 discloses a regulator comprising a regulating transistor, a differential amplifier which drives the gate of the regulating transistor, and two MOS transistors connected between the gate of the regulating transistor and the ground, which are turned on when the power is turned on. regulator to assist the output of the differential amplifier in charging the gate capacitance of the regulating transistor.
- EP 892 332 discloses a regulator having an NMOS output transistor driven by a differential amplifier and proposes to improve the efficiency of the feedback circuit of the regulator by supplying the differential amplifier by means of a variable bias current whose intensity is proportional to the variations of the output voltage of the regulator.
- FIG. 1 represents a conventional regulator 10 whose output delivers a regulated voltage Vout to a load Z.
- the load Z represents, for example, various radio circuits present in a mobile telephone.
- the regulator 10 is powered by a voltage Vbat, delivered here by the battery 1 of the mobile phone, and comprises a differential amplifier 2 whose output drives the gate G of a regulation transistor 3 of the PMOS type.
- the output stage of the amplifier 2 comprises an internal resistor Rg represented in dotted lines, or gate resistance, which determines the gain of the amplifier 2 and the maximum current that it can output.
- the transistor 3 receives on its source S the voltage Vbat and its drain D, which is connected to the output of the regulator 10, is connected to the anode of a capacitor Cst for filtering and stabilizing the voltage Vout, arranged in parallel with the load Z.
- the amplifier 2 receives on its negative input a reference voltage Vref and on its positive input a feedback voltage Vfb (feedback), for example a fraction of the voltage Vout brought back to the input of the amplifier 2 via a voltage divider bridge comprising two resistors R1, R2.
- the amplifier 2 In an application such as the power supply of the radio circuits of a mobile telephone, it is important that the amplifier 2 has as little power consumption as possible in order to preserve the battery life 1.
- the Grid resistor Rg of the output stage of the amplifier 2 must be chosen high value, for example 100K ⁇ , in order to limit the maximum current flowing in the output stage to the high state.
- the regulation transistor 3 must have a low RdsON series resistance in the on state (drain-source resistance) in order to be able to deliver a large current without a drastic drop in voltage across its terminals.
- transistor 3 has typically a width ratio on high gate length, for example a 2 gate width 10 W 5 micrometers for a length L of 0.6 micrometer grid, which represents a ratio W / L of order of 3 ⁇ 10 5 and a very large transistor width. Because of its size and its high W / L ratio, the transistor 3 also has a high gate capacitance Cg, shown in dotted lines in FIG. 1, of the order of 100 to 200 picofarads.
- FIGS. 2A, 2B, 2C illustrate an overvoltage phenomenon appearing at the output of the regulator of a mobile telephone when the telephone transmits at regular intervals, for example every 4 milliseconds, data bursts or " GSM burst ".
- FIG. 2A represents the battery voltage Vbat whose nominal value Vbatnom is here 3.5 v.
- FIG. 2B represents the gate voltage Vg whose value oscillates in the vicinity of a voltage Vgnom equal to Vbat-Vtp when the regulator is stabilized, ie here 2.8 V if the threshold voltage Vtp of the transistor is 0.7
- FIG. 2C represents the output voltage Vout whose nominal value Voutnom is here 2.8 V when the regulator is stabilized.
- the radio circuits of the phone come into service to issue a salvo.
- the current consumed is very important and the voltage Vbat drops sharply below the nominal value Voutnom (FIG 2A) due to the internal resistance of the battery.
- Amplifier 2 is unbalanced, voltage Vg goes to 0 (FIG 2B), gate capacitance C g is fully discharged and transistor 3 is on.
- the regulator 10 thus operates in follower mode, the output voltage Vout being substantially equal to the voltage Vbat (FIG 2C).
- the burst emission is complete and the consumed current decreases.
- the battery voltage Vbat rises rapidly (FIG 2A), for example in 1 microsecond, to its nominal value Vbatnom.
- the output voltage Vout follows the voltage Vbat up to to reach, at a time t3, its nominal value Voutnom.
- the amplifier 2 releases its output from the low state to the high state and the gate of the transistor 3 is connected to the voltage Vbat via the gate resistor Rg, which should normally be cause the transistor 3 to be blocked immediately.
- the gate voltage Vg only increases very slowly because of the high value of the gate resistance Rg, which limits the delivered current, and the high value of the grid capacity Cg.
- the output stage of the amplifier 2 is therefore unable to instantly charge the gate capacitance Cg and block the transistor 3.
- the latter continues to be on and the voltage Vout continues to monitor the voltage Vbat.
- a peak of voltage OS can thus be seen at the output of the regulator. This peak voltage can disappear only from a time t4, when the gate voltage Vg crosses the value Vbat-Vtp ensuring the blocking of the transistor 3, and provided that the load Z consumes current.
- the present invention aims to overcome this disadvantage.
- an object of the present invention is to eliminate, or at least limit, the transient overvoltage effect at the output of a voltage regulator without it being necessary to modify the structure of the transistor. regulation to decrease its gate capacity.
- Another object of the present invention is also to eliminate or limit the transient overvoltage effect without it being necessary to increase the maximum current that can be delivered by the output of the regulation amplifier.
- control means of the switch are arranged to compare the output voltage of the regulator or a voltage proportional to the output voltage with the reference voltage.
- control means of the switch comprise a comparator whose output delivers a signal for closing the switch, the comparator receiving on one input the reference voltage and on another input the output voltage or a voltage proportional to the output voltage.
- the comparator has a switching hysteresis chosen so that the switch is reopened when the output voltage becomes lower than a second threshold lower than the first threshold and greater than the nominal value of the output voltage.
- the regulation transistor is a PMOS transistor and the blocking potential is the supply voltage.
- the amplifier comprises an output stage having a gate resistance of value that is too great for the current passing through the gate resistor alone can provide rapid blocking of the regulating transistor when the supply voltage increases rapidly.
- the switch is a PMOS transistor having a drain-source resistance in the on-state that is much lower than the gate resistance of the output stage of the amplifier.
- the present invention also relates to a mobile phone comprising a battery and radio circuits powered by the battery via a voltage regulator according to the invention.
- the present invention also provides a method for preventing or limiting the occurrence of an overvoltage at the output of a voltage regulator when the regulator supply voltage is rapidly increasing according to claim 9.
- the method comprises a step of reopening the switch when the output voltage of the regulator becomes lower than a second threshold between the nominal value of the output voltage and the first threshold.
- FIG. 3 represents a regulator 20 according to the invention, supplied here by a voltage Vbat supplied by the anode of a battery 1.
- the regulator 20 comprises, like that of FIG. 1, a differential amplifier 2 whose output controls the gate of FIG. a regulation transistor 3 of PMOS type.
- the drain D of the transistor 3 is connected at the output of the regulator 20 to a stabilization capacitor Cst arranged in parallel with a load Z.
- the output voltage Vout is brought back to the positive input of the amplifier 2 by means of a divider bridge comprising two resistors R1, R2.
- the resistor R2 here consists of two resistors R21, R22 in series.
- the reference voltage Vref applied to the negative input of the amplifier 2 is for example a so-called band gap voltage having a good stability in temperature function, generated by means of PN junction diodes and current mirrors.
- the voltage Vref is thus independent of the voltage Vbat, provided, of course, that it is chosen to be lower than the lowest value of the voltage Vbat.
- the operation of the regulator 20 in steady state is in accordance with the conventional regulator.
- the regulator 20 comprises an anti-surge switch 4 connected between the anode of the battery 1 and the gate G of the transistor 3.
- the switch 4 is here a transistor of the PMOS type whose source S receives the voltage Vbat and whose drain D is connected to the gate G of the transistor 3.
- the ratio W / L length to gate width of the transistor 4 is chosen so that its series resistance RdsON in the on state is rather low, preferably very low. less than the gate resistance Rg of the output stage of the amplifier 2.
- the gate G of the transistor 4 is driven by a signal Vos delivered by the output of a comparator 5.
- the comparator 5 is powered by the voltage Vbat and receives on its positive input the voltage Vref and on its input negative a voltage VA.
- the resistor R21 is small in front of the resistor R22 so that the voltage VA is very close to the voltage Vfb.
- R 21 x R two
- R 22 ( 1 - x ) R two with "x" between 0 and 1 and close to 0, x being for example equal to 0.05.
- the comparator 5 and the anti-overvoltage transistor 4 become active transiently, when the voltage Vbat rises suddenly after falling sharply due to a peak current consumption, for example in the situation exposed to the preamble, that is, ie after the transmission of a data burst by the radio circuit of a mobile phone.
- a peak current consumption for example in the situation exposed to the preamble, that is, ie after the transmission of a data burst by the radio circuit of a mobile phone.
- FIGS. 2A, 4A, 4B, 4C which respectively represent the profile of the battery voltage Vbat, the voltage Vg delivered by the amplifier 2 on the gate of the regulation transistor 3, the voltage Vout and control voltage Vos of the surge protector 4.
- the regulator 20 During the fall of the voltage Vbat, from the time t1, the regulator 20 is unbalanced and goes into follower mode, the output voltage Vout copying the voltage Vbat. During this period, the voltage VA continues to drop and thus remains lower than the voltage Vref, the signal Vos at the output of the comparator remaining at 1 (Vbat).
- the voltage Vbat rises suddenly and the voltage Vout follows the voltage Vbat.
- the voltage Vout reaches the control point Voutnom and the amplifier 2 switches its output high.
- the amplifier is, by design, unable to deliver the current required to immediately load the gate capacitance Cg of the transistor 3.
- the output voltage Vout therefore continues to rise after the instant t3 and follow the voltage Vbat, the transistor 3 remaining passing.
- the voltage Vout reaches a threshold value Vout1 such that the voltage VA at the input of the comparator 5 becomes equal to Vref.
- the output of the comparator 5 switches to 0 (FIG 4C) and the surge transistor 4 turns on. Since the RdsON series resistance in the on state of transistor 4 is low, the gate G of the regulation transistor 3 receives the current required to charge the gate capacitance Cg and the transistor 3 blocks almost instantaneously.
- the voltage Vout stops rising and goes back down to its nominal value Voutnom (Fig. 4B). According to the invention, the appearance of the voltage peak OS represented in FIG. 2C, characteristic of a conventional regulator, is thus neutralized, by helping the amplifier 2 to block the regulation transistor 3 by means of the transistor 4.
- the threshold Vout1 tripping transistor 4 can be defined by means of the parameter x mentioned above, which is a function of the resistors R1, R2, R21 and R22.
- V out ( R 1 + R two ) V AT / ( 1 - x ) R two replacing VA by Vref and Vout by Vout1 in relation (9)
- V out 1 ( R 1 + R two ) V ref / ( 1 - x ) R two
- V out 1 V outnom / ( 1 - x ) the term x being small, it comes: ( 12 ) V out 1 ⁇ V outnom + x V outnom is : ( 13 ) V out 1 ⁇ V outnom +
- the parasitic overvoltage phenomenon is limited in this example to 0.035 V with the present invention, a negligible voltage peak in the eyes the nominal value of the output voltage.
- the regulator 20 may comprise a direct feedback of the voltage Vout on the input of the amplifier 2.
- the comparator 5 it is advantageous in practice for the comparator 5 to have a switching hysteresis in order to avoid any instability of the voltage Vout in the vicinity of the threshold Vout1.
- the output of the comparator 5 goes to 1 when the voltage VA reaches a value Vref 'substantially less than Vref.
- This value Vref ' corresponds, at the output of the regulator 20, to a voltage Vout2 between Voutnom and Vout1 ( Figures 4B and 4C).
- FIG. 5 represents, by way of example, a low consumption amplifier structure 2 having a limited output current.
- the amplifier comprises as input a differential stage represented here in the form of a block 30, receiving the voltage Vref and Vfb.
- the differential stage 30 is biased by a current generator 31 which limits its consumption.
- the output of the differential stage 30 drives the gate of a NMOS-type transistor 32, connected between the output node of the amplifier 2 and the ground.
- the transistor 32 is biased on its drain D by a current generator 33 limiting the consumption of the output stage in the low state.
- the gate resistor Rg also in amplifier 2 is the gate resistor Rg, connected to the output node of the amplifier and receiving at its other end the voltage Vbat.
- the transistor 32 pulls the output of the amplifier to ground and the resistor Rg pulls the output to the supply voltage Vbat according to the value of the signal delivered by the differential stage 30.
- the anti-surge transistor 4 can be modeled as a perfect switch 4-1 in series with a resistor 4-2, which here is the RdsON series resistor of the transistor.
- a resistor 4-2 which here is the RdsON series resistor of the transistor.
- an external resistor may optionally be added to the switch 4 to limit the load current of the gate capacitance Cg while maintaining an acceptable blocking time transient.
- the regulator according to the invention is of course capable of various applications other than that set forth in the preamble, and various alternative embodiments and improvements.
- the divider bridge formed by the resistors R21, R22 is eliminated and the voltage Vfb is directly applied to an input of the comparator 5.
- the comparator 5 is a threshold comparator ⁇ . The comparator output does not pass at 0 when the voltage Vfb becomes greater than or equal to Vref + ⁇ .
- the surge switch according to the invention must receive a potential ensuring the blocking of the control transistor.
- the teaching set forth in the present application thus applies to the production of a regulator having an NMOS-type control transistor, for the resolution of the inverse problem, namely the discharge of the gate capacitance of the regulation transistor at the blocking of it when the maximum current entering the output stage of the amplifier when it goes to 0 is limited.
- This potential is, for example, ground with an NMOS control transistor.
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
- La présente invention concerne les régulateurs linéaires à faible chute de tension série du type LDO (Low Drop Out Regulators).
- De tels régulateurs font l'objet de diverses applications, notamment dans le domaine des téléphones mobiles pour délivrer une tension régulée à des circuits d'émission-réception radio à partir d'une tension d'alimentation fournie par une batterie rechargeable.
- EP 971 280 décrit un régulateur comprenant un transistor de régulation, un amplificateur différentiel qui pilote la grille du transistor de régulation, et deux transistors MOS connectés entre la grille du transistor de régulation et la masse, qui sont rendus passants à la mise sous tension du régulateur pour aider la sortie de l'amplificateur différentiel à charger la capacité de grille du transistor de régulation.
- EP 892 332 décrit un régulateur ayant un transistor de sortie de type NMOS piloté par un amplificateur différentiel et propose d'améliorer l'efficacité du circuit de contre-réaction du régulateur en alimentant l'amplificateur différentiel au moyen d'un courant de polarisation variable dont l'intensité est proportionnelle aux variations de la tension de sortie du régulateur.
- A titre d'exemple, la figure 1 représente un régulateur classique 10 dont la sortie délivre une tension régulée Vout à une charge Z. La charge Z représente par exemple divers circuits radio présents dans un téléphone mobile. Le régulateur 10 est alimenté par une tension Vbat, délivrée ici par la batterie 1 du téléphone mobile, et comprend un amplificateur différentiel 2 dont la sortie pilote la grille G d'un transistor de régulation 3 du type PMOS. L'étage de sortie de l'amplificateur 2 comporte une résistance interne Rg représentée en traits pointillés, ou résistance de grille, qui détermine le gain de l'amplificateur 2 et le courant maximal qu'il peut délivrer en sortie. Le transistor 3 reçoit sur sa source S la tension Vbat et son drain D, qui est relié à la sortie du régulateur 10, est connecté à l'anode d'un condensateur Cst de filtrage et de stabilisation de la tension Vout, agencé en parallèle avec la charge Z. L'amplificateur 2 reçoit sur son entrée négative une tension de référence Vref et sur son entrée positive une tension de contre-réaction Vfb (feed-back), par exemple une fraction de la tension Vout ramenée sur l'entrée de l'amplificateur 2 par l'intermédiaire d'un pont diviseur de tension comprenant deux résistances R1, R2.
- Le fonctionnement d'un tel régulateur, bien connu de l'homme de l'art, consiste dans une modulation de la tension de grille Vg du transistor 3 par l'amplificateur 2 en fonction de l'écart entre la tension de contre-réaction Vfb et la tension de référence Vref. Lorsque la tension Vg est sensiblement inférieure à Vbat-Vtp le transistor 3 est passant car sa tension grille-source Vgs est sensiblement supérieure à sa tension de seuil Vtp. Lorsque la tension Vg est supérieure à Vbat-Vtp, le transistor 3 est bloqué. Ainsi, en régime stabilisé, la tension Vout est régulée au voisinage de sa valeur nominale Voutnom, qui est ici égale à (R1+R2)Vref/R2.
- Dans une application telle que l'alimentation électrique des circuits radio d'un téléphone mobile, il est important que l'amplificateur 2 présente une consommation électrique aussi faible que possible afin de préserver l'autonomie de la batterie 1. A cet effet, la résistance de grille Rg de l'étage de sortie de l'amplificateur 2 doit être choisie de forte valeur, par exemple 100KΩ, afin de limiter le courant maximal circulant dans l'étage de sortie à l'état haut.
- D'autre part, le transistor de régulation 3 doit présenter une faible résistance série RdsON à l'état passant (résistance drain-source) pour pouvoir délivrer un courant important sans chute de tension rédhibitoire à ses bornes. Ainsi, le transistor 3 présente classiquement un rapport largeur sur longueur de grille élevé, par exemple une largeur W de grille de 2 105 micromètres pour une longueur L de grille de 0,6 micromètre, ce qui représente un rapport W/L de l'ordre de 3 105 et une largeur de transistor très importante. En raison de sa taille et de son rapport W/L élevé, le transistor 3 présente également une capacité de grille Cg élevée, représentée en traits pointillés sur la figure 1, de l'ordre de 100 à 200 picofarads.
- Bien que ces diverses caractéristiques soient indispensables à l'obtention d'un régulateur à faible consommation et faible chute de tension série, le fait de piloter un transistor de régulation ayant une forte capacité de grille Cg au moyen d'un amplificateur ayant un courant maximal de sortie limité entraîne, dans certaines conditions de fonctionnement, des phénomènes de surtension (overshoot) indésirables à la sortie du régulateur.
- A titre d'exemple, les figures 2A, 2B, 2C illustrent un phénomène de surtension apparaissant à la sortie du régulateur d'un téléphone mobile lorsque le téléphone émet à intervalles réguliers, par exemple toutes les 4 millisecondes, des salves de données ou "burst GSM". La figure 2A représente la tension de batterie Vbat dont la valeur nominale Vbatnom est ici de 3,5 v. La figure 2B représente la tension de grille Vg dont la valeur oscille au voisinage d'une tension Vgnom égale à Vbat-Vtp lorsque le régulateur est stabilisé, soit ici 2,8 V si la tension de seuil Vtp du transistor est de 0,7 V. Enfin, la figure 2C représente la tension de sortie Vout dont la valeur nominale Voutnom est ici de 2,8 V lorsque le régulateur est stabilisé.
- A un instant t1, les circuits radio du téléphone entrent en service pour émettre une salve. Le courant consommé est très important et la tension Vbat chute brutalement en dessous de la valeur nominale Voutnom (fig. 2A) en raison de la résistance interne de la batterie. L'amplificateur 2 est déséquilibré, la tension Vg passe à 0 (fig. 2B), la capacité de grille Cg est entièrement déchargée et le transistor 3 est passant. Le régulateur 10 fonctionne ainsi en mode suiveur, la tension de sortie Vout étant sensiblement égale à la tension Vbat (fig. 2C).
- A un instant t2, l'émission de la salve est terminée et le courant consommé diminue. La tension de batterie Vbat remonte rapidement (fig. 2A), par exemple en 1 microseconde, jusqu'à sa valeur nominale Vbatnom. La tension de sortie Vout suit la tension Vbat jusqu'à atteindre, à un instant t3, sa valeur nominale Voutnom. A cet instant, l'amplificateur 2 relâche sa sortie de l'état bas vers l'état haut et la grille du transistor 3 se trouve reliée à la tension Vbat par l'intermédiaire de la résistance de grille Rg, ce qui devrait normalement devrait entraîner le blocage immédiat du transistor 3. Toutefois, comme cela est illustré en figure 2B, la tension de grille Vg n'augmente que très lentement en raison de la forte valeur de la résistance de grille Rg, qui limite le courant délivré, et de la forte valeur de la capacité de grille Cg. L'étage de sortie de l'amplificateur 2 est donc dans l'incapacité de charger instantanément la capacité de grille Cg et de bloquer le transistor 3. Ce dernier continue d'être passant et la tension Vout continue de suivre la tension Vbat. Comme illustré en figure 2C, on voit ainsi apparaître à la sortie du régulateur un pic de tension OS. Ce pic de tension ne peut disparaître qu'à partir d'un instant t4, quand la tension de grille Vg franchit la valeur Vbat-Vtp assurant le blocage du transistor 3, et à la condition que la charge Z consomme du courant.
- La présente invention vise à pallier cet inconvénient.
- Plus particulièrement, un objectif de la présente invention est de supprimer, ou à tout le moins limiter, l'effet de surtension en régime transitoire à la sortie d'un régulateur de tension sans qu'il soit nécessaire de modifier la structure du transistor de régulation pour diminuer sa capacité de grille.
- Un autre objectif de la présente invention est également de supprimer ou limiter l'effet de surtension en régime transitoire sans qu'il soit nécessaire d'augmenter le courant maximal pouvant être délivré par la sortie de l'amplificateur de régulation.
- Ces objectifs sont atteints par la prévision d'un régulateur de tension selon la revendication 1.
- Selon un mode de réalisation, les moyens de commande de l'interrupteur sont agencés pour comparer la tension de sortie du régulateur ou une tension proportionnelle à la tension de sortie avec la tension de référence.
- Selon un mode de réalisation, les moyens de commande de l'interrupteur comprennent un comparateur dont la sortie délivre un signal de fermeture de l'interrupteur, le comparateur recevant sur une entrée la tension de référence et sur une autre entrée la tension de sortie ou une tension proportionnelle à la tension de sortie.
- Selon un mode de réalisation, le comparateur présente une hystérésis de commutation choisie de manière que l'interrupteur soit réouvert lorsque la tension de sortie devient inférieure à un second seuil inférieur au premier seuil et supérieur à la valeur nominale de la tension de sortie.
- Selon un mode de réalisation, le transistor de régulation est un transistor PMOS et le potentiel de blocage est la tension d'alimentation.
- Selon un mode de réalisation, l'amplificateur comprend un étage de sortie comportant une résistance de grille de valeur trop importante pour que le courant traversant la résistance de grille puisse assurer à lui seul un blocage rapide du transistor de régulation lorsque la tension d'alimentation augmente rapidement.
- Selon un mode de réalisation, l'interrupteur est un transistor PMOS ayant une résistance drain-source à l'état passant très inférieure à la résistance de grille de l'étage de sortie de l'amplificateur.
- La présente invention concerne également un téléphone mobile comprenant une batterie et des circuits radio alimentés par la batterie par l'intermédiaire d'un régulateur de tension selon l'invention.
- La présente invention prévoir également un procédé pour empêcher ou limiter l'apparition d'une surtension à la sortie d'un régulateur de tension lorsque la tension d'alimentation du régulateur augmente rapidement selon la revendication 9.
- Selon un mode de réalisation, le procédé comprend une étape consistant à réouvrir l'interrupteur lorsque la tension de sortie du régulateur devient inférieure à un second seuil compris entre la valeur nominale de la tension de sortie et le premier seuil.
- Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail dans la description suivante d'un exemple de réalisation d'un régulateur selon l'invention, faite à titre non limitatif en relation avec les figures jointes, parmi lesquelles :
- la figure 1 précédemment décrite est le schéma électrique d'un régulateur de tension classique,
- les figures 2A à 2C représentent des signaux électriques qui illustrent le fonctionnement du régulateur classique en régime transitoire,
- la figure 3 est le schéma électrique d'un régulateur de tension selon l'invention,
- les figures 4A à 4C représentent des signaux électriques qui illustrent le fonctionnement du régulateur selon l'invention en régime transitoire, et
- la figure 5 est le schéma électrique d'un amplificateur présent dans le régulateur de la figure 3.
- La figure 3 représente un régulateur 20 selon l'invention, alimenté ici par une tension Vbat fournie par l'anode d'une batterie 1. Le régulateur 20 comprend comme celui de la figure 1 un amplificateur différentiel 2 dont la sortie commande la grille d'un transistor de régulation 3 de type PMOS. Le drain D du transistor 3 est relié en sortie du régulateur 20 à une capacité de stabilisation Cst agencée en parallèle avec une charge Z. Ces divers éléments sont agencés comme décrit au préambule et désignés par les mêmes références. La tension de sortie Vout est ramenée sur l'entrée positive de l'amplificateur 2 par l'intermédiaire d'un pont diviseur comprenant deux résistances R1, R2. La résistance R2 est ici constituée de deux résistances R21, R22 en série. La relation entre la tension de sortie Vout et la tension de contre-réaction Vfb est ainsi la suivante :
- La tension de référence Vref appliquée sur l'entrée négative de l'amplificateur 2 est par exemple une tension dite de band-gap présentant une bonne stabilité en fonction de la température, générée au moyen de diodes à jonction PN et de miroirs de courant. La tension Vref est ainsi indépendante de la tension Vbat, à la condition bien entendu d'être choisie inférieure à la valeur la plus basse de la tension Vbat.
-
- Selon l'invention, le régulateur 20 comprend un interrupteur anti-surtension 4 connecté entre l'anode de la batterie 1 et la grille G du transistor 3. L'interrupteur 4 est ici un transistor du type PMOS dont la source S reçoit la tension Vbat et dont le drain D est connecté à la grille G du transistor 3. Le rapport W/L longueur sur largeur de grille du transistor 4 est choisi de manière que sa résistance série RdsON à l'état passant soit assez faible, de préférence très inférieure à la résistance de grille Rg de l'étage de sortie de l'amplificateur 2.
- Selon l'invention toujours, la grille G du transistor 4 est pilotée par un signal Vos délivré par la sortie d'un comparateur 5. Le comparateur 5 est alimenté par la tension Vbat et reçoit sur son entrée positive la tension Vref et sur son entrée négative une tension VA. La tension VA est prélevée au point milieu du pont diviseur constitué par les deux résistance R21, R22 en série et est ainsi égale à :
Selon l'invention, la résistance R21 est petite devant la résistance R22 de sorte que la tension VA est très proche de la tension Vfb. On peut ainsi écrire que :
avec "x" compris entre 0 et 1 et proche de 0, x étant par exemple égal à 0,05. -
- La tension VA étant inférieure à Vref, la sortie du comparateur 5 est à 1. Le signal Vos est ainsi égal à Vbat et le transistor anti-surtension 4 reste dans l'état bloqué, sa tension grille-source Vgs étant nulle.
- Le comparateur 5 et le transistor 4 anti-surtension deviennent actifs en régime transitoire, lorsque la tension Vbat remonte brutalement après avoir fortement baissé en raison d'un pic de consommation de courant, par exemple dans la situation exposée au préambule, c'est-à-dire après l'émission d'une salve de données par le circuit radio d'un téléphone mobile. Une telle situation est illustrée sur les figures 2A, 4A, 4B, 4C, qui représentent respectivement le profil de la tension de batterie Vbat, la tension Vg délivrée par l'amplificateur 2 sur la grille du transistor de régulation 3, la tension Vout et la tension Vos de commande du transistor anti-surtension 4.
- Pendant la chute de la tension Vbat, à compter du temps t1, le régulateur 20 est déséquilibré et passe en mode suiveur, la tension de sortie Vout recopiant la tension Vbat. Pendant cette période, la tension VA continue de baisser et reste ainsi inférieure à la tension Vref, le signal Vos à la sortie du comparateur restant à 1 (Vbat).
- A l'instant t2, la tension Vbat remonte brutalement et la tension Vout suit la tension Vbat. A l'instant t3, la tension Vout atteint le point de régulation Voutnom et l'amplificateur 2 bascule sa sortie à l'état haut. Toutefois, comme on l'a expliqué au préambule, l'amplificateur est, par sa conception, incapable de délivrer le courant nécessaire à charger immédiatement la capacité de grille Cg du transistor 3. La tension de sortie Vout continue donc de monter après l'instant t3 et de suivre la tension Vbat, le transistor 3 restant passant.
- Selon l'invention, à un instant t5 très proche de l'instant t3, la tension Vout atteint une valeur de seuil Vout1 telle que la tension VA à l'entrée du comparateur 5 devient égale à Vref. A cet instant, la sortie du comparateur 5 bascule à 0 (fig. 4C) et le transistor anti-surtension 4 devient passant. La résistance série RdsON à l'état passant du transistor 4 étant faible, la grille G du transistor de régulation 3 reçoit le courant nécessaire pour charger la capacité de grille Cg et le transistor 3 se bloque quasi instantanément. La tension Vout cesse de monter et redescend vers sa valeur nominale Voutnom (fig. 4B). Selon l'invention, on neutralise ainsi l'apparition du pic de tension OS représenté en figure 2C, caractéristique d'un régulateur classique, en aidant l'amplificateur 2 à bloquer le transistor de régulation 3 au moyen du transistor 4.
- En pratique, le seuil Vout1 de déclenchement du transistor 4 peut être défini au moyen du paramètre x mentionné plus haut, qui est fonction des résistances R1, R2, R21 et R22. En effet, la relation entre les tensions Vout et VA est la suivante :
En combinant les relations (5) et (8), il vient :
en remplaçant VA par Vref et Vout par Vout1 dans la relation (9), il vient :
En combinant la relation (10) et la relation (2), il vient :
le terme x étant petit, il vient :
soit :
soit :
K étant une constante déterminée par les résistances R1, R2, R21, R22 et la valeur de Vref. A titre d'exemple numérique, un régulateur présentant les caractéristiques suivantes :
présente un seuil Vout1 de commutation du transistor anti-surtension 4 égal à 2,835 V. En d'autres termes, le phénomène parasite de surtension est limité dans cet exemple à 0,035 V grâce à la présente invention, soit un pic de tension négligeable au regard de la valeur nominale de la tension de sortie. - Bien entendu, selon la valeur Voutnom désirée, le régulateur 20 peut comporter une contre-réaction directe de la tension Vout sur l'entrée de l'amplificateur 2. Dans ce cas, les relations mentionnées ci-dessus sont toujours applicables en considérant que R1 = 0.
- D'autre part, il est avantageux en pratique que le comparateur 5 présente une hystérésis de commutation afin d'éviter une éventuelle instabilité de la tension Vout au voisinage du seuil Vout1. Dans ce cas, la sortie du comparateur 5 passe à 1 lorsque la tension VA atteint une valeur Vref' sensiblement inférieure à Vref. Cette valeur Vref' correspond, à la sortie du régulateur 20, à une tension Vout2 comprise entre Voutnom et Vout1 (fig. 4B et 4C).
- La figure 5 représente à titre d'exemple une structure d'amplificateur 2 à faible consommation, ayant un courant de sortie limité. L'amplificateur comprend en entrée un étage différentiel représenté ici sous la forme d'un bloc 30, recevant les tension Vref et Vfb. L'étage différentiel 30 est polarisé par un générateur de courant 31 qui limite sa consommation. La sortie de l'étage différentiel 30 pilote la grille d'un transistor 32 de type NMOS, connecté entre le noeud de sortie de l'amplificateur 2 et la masse. Le transistor 32 est polarisé sur son drain D par un générateur de courant 33 limitant la consommation de l'étage de sortie à l'état bas. On trouve également dans l'amplificateur 2 la résistance de grille Rg, connectée au noeud de sortie de l'amplificateur et recevant à son autre extrémité la tension Vbat. Ainsi, le transistor 32 tire la sortie de l'amplificateur à la masse et la résistance Rg tire la sortie à la tension d'alimentation Vbat selon la valeur du signal délivré par l'étage différentiel 30.
- Bien que cet exemple d'amplificateur différentiel à faible consommation convienne bien à la réalisation d'un régulateur selon l'invention, il va de soi que la présente invention n'est pas limitée à cet exemple et s'applique de façon générale à tout type d'amplificateur de régulation, dans la mesure où la sortie de l'amplificateur est bridée et n'est pas en mesure d'assurer un blocage rapide du transistor de régulation en régime transitoire.
- Par ailleurs, on voit sur la figure 5 que le transistor anti-surtension 4 peut être modélisé sous la forme d'un interrupteur parfait 4-1 en série avec une résistance 4-2, qui est ici la résistance série RdsON du transistor. En pratique, une résistance externe peut éventuellement être ajoutée à l'interrupteur 4 pour limiter le courant de charge de la capacité de grille Cg tout en conservant un temps de blocage acceptable en régime transitoire.
- Le régulateur selon l'invention est bien entendu susceptible de diverses applications autres que celle exposée au préambule, et de diverses variantes de réalisation et perfectionnements.
- Ainsi, dans une variante, le pont diviseur formé par les résistances R21, R22 est supprimé et la tension Vfb est directement appliquée sur une entrée du comparateur 5. Dans ce cas, le comparateur 5 est un comparateur à seuil ε. La sortie du comparateur ne passe à 0 qu'à l'instant où la tension Vfb devient supérieure ou égale à Vref + ε.
- De façon générale, l'interrupteur anti-surtension selon l'invention doit recevoir un potentiel assurant le blocage du transistor de régulation. L'enseignement exposé dans la présente demande s'applique ainsi à la réalisation d'un régulateur ayant un transistor de régulation de type NMOS, pour la résolution du problème inverse, à savoir la décharge de la capacité de grille du transistor de régulation au blocage de celui-ci quand le courant maximal entrant dans l'étage de sortie de l'amplificateur lors de son passage à 0 est limité. Ce potentiel est par exemple la masse avec un transistor de régulation NMOS.
Claims (12)
- Régulateur de tension (20) comprenant un transistor MOS de régulation (3) à faible résistance série dont une première borne (S) reçoit une tension d'alimentation (Vbat) et dont l'autre borne (D) est connectée à la sortie du régulateur, et un amplificateur (2) dont la sortie pilote la grille (G) du transistor MOS de régulation (3) en fonction de l'écart entre une tension de référence (Vref) et une tension de contre-réaction (Vfb) reliée à la tension de sortie (Vout), caractérisé en ce qu'il comprend :- un interrupteur (4) dont une première borne (D) est connectée à la grille du transistor MOS de régulation (3) et l'autre borne (S) est portée à la tension d'alimentation (Vbat), qui constitue un potentiel (Vbat) de blocage du transistor MOS de régulation (3), et- des moyens (5, R1, R2, R21, R22) de commande de l'interrupteur (4), surveillant la sortie du régulateur, agencés pour fermer l'interrupteur (4) lorsque la tension de sortie (Vout) du régulateur est supérieure à un premier seuil (Vout1) supérieur à la valeur nominale (Voutnom) de ladite tension de sortie.
- Régulateur selon la revendication 1, dans lequel les moyens de commande (5, R1, R2, R21, R22) de l'interrupteur (4) sont agencés pour comparer la tension de sortie du régulateur (Vout) ou une tension (VA) proportionnelle à la tension de sortie avec la tension de référence (Vref).
- Régulateur selon la revendication 2, dans lequel les moyens de commande de l'interrupteur comprennent un comparateur (5) dont la sortie délivre un signal (Vos) de fermeture de l'interrupteur , le comparateur recevant sur une entrée la tension de référence (Vref) et sur une autre entrée la tension de sortie (Vout) ou une tension (VA) proportionnelle à la tension de sortie.
- Régulateur selon la revendication 3, dans lequel le comparateur (5) présente une hystérésis de commutation choisie de manière que l'interrupteur (4) soit réouvert lorsque la tension de sortie (Vout) devient inférieure à un second seuil (Vout2) inférieur au premier seuil (Vout1) et supérieur à la valeur nominale (Voutnom) de la tension de sortie.
- Régulateur selon l'une des revendications 1 à 4, dans lequel le transistor de régulation (3) est un transistor PMOS et le potentiel de blocage est la tension d'alimentation (Vbat).
- Régulateur selon la revendication 5, dans lequel l'amplificateur (2) comprend un étage de sortie comportant une résistance de grille (Rg) de valeur trop importante pour que le courant traversant la résistance de grille (Rg) puisse assurer à lui seul un blocage rapide du transistor de régulation (3) lorsque la tension d'alimentation (Vbat) augmente rapidement.
- Régulateur selon la revendication 6, dans lequel l'interrupteur (4) est un transistor PMOS ayant une résistance drain-source (RdsON) à l'état passant très inférieure à la résistance de grille (Rg) de l'étage de sortie de l'amplificateur.
- Téléphone mobile comprenant une batterie (1) et des circuits radio alimentés par la batterie par l'intermédiaire d'un régulateur de tension (20) selon l'une des revendications 1 à 7.
- Procédé pour empêcher ou limiter l'apparition d'une surtension à la sortie d'un régulateur de tension (20) selon l'une des revendications 1 à 7 lorsque la tension d'alimentation (Vbat) du régulateur augmente rapidement, le régulateur (20) comprenant un transistor MOS de régulation (3) à forte capacité de grille (Cg) dont la grille est pilotée par un amplificateur (2) délivrant un courant à lui seul insuffisant pour assurer un blocage rapide du transistor de régulation (3), procédé caractérisé en ce qu'il comprend une étape consistant à prévoir un interrupteur (4) connecté entre la grille du transistor de régulation (3) et un potentiel de blocage (Vbat) du transistor de régulation, et une étape consistant à fermer l'interrupteur lorsque la tension de sortie du régulateur devient supérieure à un premier seuil (Vout1) supérieur à la valeur nominale (Voutnom) de la tension de sortie, de manière à aider temporairement l'amplificateur (2) à bloquer le transistor de régulation (3).
- Procédé selon la revendication 9, comprenant une étape consistant à réouvrir l'interrupteur (4) lorsque la tension de sortie du régulateur devient inférieure à un second seuil (Vout2) compris entre la valeur nominale (Voutnom) de la tension de sortie et le premier seuil (Vout1).
- Procédé selon l'une des revendications 9 et 10, dans lequel l'interrupteur (4) est piloté par un comparateur (5) recevant en entrée une tension de référence (Vref) du régulateur et une tension (VA) proportionnelle à la tension de sortie (Vout) du régulateur.
- Procédé selon l'une des revendications 9 à 11, dans lequel le transistor de régulation (3) est un transistor PMOS et le potentiel de blocage est la tension d'alimentation (Vbat).
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0004673 | 2000-04-12 | ||
FR0004673A FR2807847B1 (fr) | 2000-04-12 | 2000-04-12 | Regulateur lineaire a faible surtension en regime transitoire |
Publications (2)
Publication Number | Publication Date |
---|---|
EP1148405A1 EP1148405A1 (fr) | 2001-10-24 |
EP1148405B1 true EP1148405B1 (fr) | 2006-06-07 |
Family
ID=8849153
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
EP01108258A Expired - Lifetime EP1148405B1 (fr) | 2000-04-12 | 2001-03-31 | Régulateur linéaire à faible surtension en régime transitoire |
Country Status (4)
Country | Link |
---|---|
US (1) | US6388433B2 (fr) |
EP (1) | EP1148405B1 (fr) |
DE (1) | DE60120270D1 (fr) |
FR (1) | FR2807847B1 (fr) |
Families Citing this family (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2807846A1 (fr) * | 2000-04-12 | 2001-10-19 | St Microelectronics Sa | Regulateur de tension a faible consommation electrique |
CN101330254B (zh) * | 2002-04-04 | 2012-12-26 | 汤姆森许可公司 | 行频率开关调整器 |
DE10223123A1 (de) * | 2002-05-24 | 2003-12-04 | Bosch Gmbh Robert | Erfassungsvorrichtung |
DE10223772A1 (de) * | 2002-05-28 | 2003-12-18 | Infineon Technologies Ag | Schaltungsanordnung und Verfahren zur Bereitstellung einer Ausgangsspannung aus einer Eingangsspannung |
EP1376294A1 (fr) * | 2002-06-28 | 2004-01-02 | Motorola, Inc. | Régulateur de tension à faible tension de déchet et méthode |
TW591367B (en) * | 2003-01-23 | 2004-06-11 | Via Tech Inc | Regulator and related method capable of performing pre-charging |
US6972548B2 (en) * | 2003-11-25 | 2005-12-06 | Aimtron Technology Corp. | Pulse frequency modulated voltage regulator capable of prolonging a minimum off-time |
US7071665B2 (en) * | 2003-11-25 | 2006-07-04 | Aimtron Technology Corp. | Method of reducing a ripple of a heavy loading pulse frequency modulated voltage regulator |
US7122996B1 (en) * | 2004-06-01 | 2006-10-17 | National Semiconductor Corporation | Voltage regulator circuit |
TWI252967B (en) * | 2004-07-19 | 2006-04-11 | Richtek Techohnology Corp | Output voltage overload suppression circuit applied in voltage regulator |
US7402987B2 (en) * | 2005-07-21 | 2008-07-22 | Agere Systems Inc. | Low-dropout regulator with startup overshoot control |
US7221213B2 (en) * | 2005-08-08 | 2007-05-22 | Aimtron Technology Corp. | Voltage regulator with prevention from overvoltage at load transients |
JP4533821B2 (ja) * | 2005-08-16 | 2010-09-01 | パナソニック株式会社 | Mos型固体撮像装置 |
US7450354B2 (en) * | 2005-09-08 | 2008-11-11 | Aimtron Technology Corp. | Linear voltage regulator with improved responses to source transients |
US20070210778A1 (en) * | 2006-03-02 | 2007-09-13 | Krishna D N R | Current controlled swithching regulator |
ATE537496T1 (de) * | 2006-03-03 | 2011-12-15 | Dialog Semiconductor Bv | Spannungsregler mit niedrigem spannungsverlust für zeitschlitzbasierte operation |
JP4866158B2 (ja) * | 2006-06-20 | 2012-02-01 | 富士通セミコンダクター株式会社 | レギュレータ回路 |
US8294441B2 (en) * | 2006-11-13 | 2012-10-23 | Decicon, Inc. | Fast low dropout voltage regulator circuit |
TWI318821B (en) * | 2006-12-15 | 2009-12-21 | Princeton Technology Corp | Control apparatus |
US20080157740A1 (en) * | 2006-12-18 | 2008-07-03 | Decicon, Inc. | Hybrid low dropout voltage regulator circuit |
US8304931B2 (en) | 2006-12-18 | 2012-11-06 | Decicon, Inc. | Configurable power supply integrated circuit |
US7952337B2 (en) * | 2006-12-18 | 2011-05-31 | Decicon, Inc. | Hybrid DC-DC switching regulator circuit |
JP5038710B2 (ja) * | 2006-12-28 | 2012-10-03 | 株式会社日立製作所 | レベル変換回路 |
US7723962B2 (en) | 2007-03-23 | 2010-05-25 | Freescale Semiconductor, Inc. | High voltage protection for a thin oxide CMOS device |
US7598716B2 (en) * | 2007-06-07 | 2009-10-06 | Freescale Semiconductor, Inc. | Low pass filter low drop-out voltage regulator |
WO2009023021A1 (fr) * | 2007-08-10 | 2009-02-19 | Micron Technology, Inc. | Circuit de protection contre les surtensions pour transistors à oxyde mince, et dispositif de mémoire et système à base d'un processeur utilisant ce circuit |
CN101470453B (zh) * | 2007-12-24 | 2011-07-13 | 瑞昱半导体股份有限公司 | 混合式稳压装置与方法 |
US8253479B2 (en) * | 2009-11-19 | 2012-08-28 | Freescale Semiconductor, Inc. | Output driver circuits for voltage regulators |
US8022770B1 (en) * | 2010-05-27 | 2011-09-20 | Skyworks Solutions, Inc. | System and method for preventing power amplifier supply voltage saturation |
CN102298408A (zh) * | 2011-04-22 | 2011-12-28 | 上海宏力半导体制造有限公司 | 稳压电路 |
JP2013186721A (ja) * | 2012-03-08 | 2013-09-19 | Toyota Motor Corp | 電源回路とそれを用いた電子制御装置 |
JP6008678B2 (ja) * | 2012-09-28 | 2016-10-19 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータ |
US8929157B2 (en) * | 2012-11-19 | 2015-01-06 | Intel Corporation | Power efficient, single-ended termination using on-die voltage supply |
US9170591B2 (en) * | 2013-09-05 | 2015-10-27 | Stmicroelectronics International N.V. | Low drop-out regulator with a current control circuit |
EP4220334A1 (fr) * | 2013-09-05 | 2023-08-02 | Renesas Design Germany GmbH | Procédé et appareil permettant de limiter le courant d'appel pour le démarrage d'un régulateur à faible chute de tension |
CN104765397B (zh) * | 2014-01-02 | 2017-11-24 | 意法半导体研发(深圳)有限公司 | 用于内部电源的具有改善的负载瞬态性能的ldo调节器 |
JP6219180B2 (ja) * | 2014-01-27 | 2017-10-25 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータ |
US9442501B2 (en) | 2014-05-27 | 2016-09-13 | Freescale Semiconductor, Inc. | Systems and methods for a low dropout voltage regulator |
CN104898754B (zh) * | 2015-05-15 | 2017-01-04 | 合肥格易集成电路有限公司 | 一种低压差线性稳压器 |
DE102015110513B3 (de) * | 2015-06-30 | 2016-05-25 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleiterschaltung mit einem Feldeffekttransistor |
KR102395603B1 (ko) | 2016-01-11 | 2022-05-09 | 삼성전자주식회사 | 오버슛과 언더슛을 억제할 수 있는 전압 레귤레이터와 이를 포함하는 장치들 |
US9753476B1 (en) | 2016-03-03 | 2017-09-05 | Sandisk Technologies Llc | Voltage regulator with fast overshoot settling response |
CN106249795A (zh) * | 2016-08-31 | 2016-12-21 | 电子科技大学 | 一种浮动输出的ldo电路 |
DE102018200668A1 (de) * | 2018-01-17 | 2019-07-18 | Robert Bosch Gmbh | Schaltung zum Erkennen von Schaltungsdefekten und zur Vermeidung von Überspannungen in Reglern |
JP7102307B2 (ja) * | 2018-09-21 | 2022-07-19 | ローム株式会社 | Dc/dcコンバータの制御回路、電源管理回路、ssd、dc/dcコンバータ |
CN112130612A (zh) * | 2020-09-23 | 2020-12-25 | 中国电子科技集团公司第五十八研究所 | 一种具有稳定性补偿的大电流线性稳压器电路 |
US11656642B2 (en) | 2021-02-05 | 2023-05-23 | Analog Devices, Inc. | Slew rate improvement in multistage differential amplifiers for fast transient response linear regulator applications |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4779037A (en) * | 1987-11-17 | 1988-10-18 | National Semiconductor Corporation | Dual input low dropout voltage regulator |
US5168209A (en) * | 1991-06-14 | 1992-12-01 | Texas Instruments Incorporated | AC stabilization using a low frequency zero created by a small internal capacitor, such as in a low drop-out voltage regulator |
US5548205A (en) * | 1993-11-24 | 1996-08-20 | National Semiconductor Corporation | Method and circuit for control of saturation current in voltage regulators |
FR2750514A1 (fr) * | 1996-06-26 | 1998-01-02 | Philips Electronics Nv | Dispositif de regulation de tension a faible dissipation interne d'energie |
JP3343480B2 (ja) * | 1996-08-05 | 2002-11-11 | アンリツ株式会社 | カプセル重量測定装置 |
DE69732695D1 (de) * | 1997-07-14 | 2005-04-14 | St Microelectronics Srl | Linearer Spannungsregler mit geringem Stromverbrauch und schnellem Ansprechen auf die Lasttransienten |
DE69732699D1 (de) * | 1997-08-29 | 2005-04-14 | St Microelectronics Srl | Linearer Spannungsregler mit geringem Verbrauch und hoher Versorgungsspannungsunterdrückung |
FR2768527B1 (fr) * | 1997-09-18 | 2000-07-13 | Sgs Thomson Microelectronics | Regulateur de tension |
EP0971280A1 (fr) * | 1998-07-07 | 2000-01-12 | Motorola Semiconducteurs S.A. | Régulateur de tension et méthode pour la régulation de tension |
US6201375B1 (en) * | 2000-04-28 | 2001-03-13 | Burr-Brown Corporation | Overvoltage sensing and correction circuitry and method for low dropout voltage regulator |
US6246555B1 (en) * | 2000-09-06 | 2001-06-12 | Prominenet Communications Inc. | Transient current and voltage protection of a voltage regulator |
-
2000
- 2000-04-12 FR FR0004673A patent/FR2807847B1/fr not_active Expired - Fee Related
-
2001
- 2001-03-31 EP EP01108258A patent/EP1148405B1/fr not_active Expired - Lifetime
- 2001-03-31 DE DE60120270T patent/DE60120270D1/de not_active Expired - Lifetime
- 2001-04-05 US US09/827,295 patent/US6388433B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
FR2807847B1 (fr) | 2002-11-22 |
EP1148405A1 (fr) | 2001-10-24 |
DE60120270D1 (de) | 2006-07-20 |
US6388433B2 (en) | 2002-05-14 |
US20010050546A1 (en) | 2001-12-13 |
FR2807847A1 (fr) | 2001-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1148405B1 (fr) | Régulateur linéaire à faible surtension en régime transitoire | |
EP1148404B1 (fr) | Régulateur de tension à faible consommation électrique | |
EP2256578A1 (fr) | Régulateur de tension à faible tension de dechet et faible courant de repos | |
US6815938B2 (en) | Power supply unit having a soft start functionality and portable apparatus equipped with such power supply unit | |
EP0847124B1 (fr) | Alimentation de secours destinée à suppléer provisoirement à une carence d'une source d'alimentation principale | |
FR2819064A1 (fr) | Regulateur de tension a stabilite amelioree | |
FR2830091A1 (fr) | Regulateur de tension incorporant une resistance de stabilisation et un circuit de limitation du courant de sortie | |
FR2862448A1 (fr) | Generateur de rampe de tension avec un asservissement de pente | |
FR3102581A1 (fr) | Régulateur de tension | |
EP1231529B1 (fr) | Dispositif générateur d'une tension de référence précise | |
JP4312573B2 (ja) | 半導体レーザ駆動回路 | |
CN111934404B (zh) | 充电电路 | |
WO2006021726A2 (fr) | Regulation d'une alimentation a decoupage | |
EP0910002B1 (fr) | Moyens pour fournir un courant de grande précision | |
FR3039905A1 (fr) | Source de tension | |
US8582267B2 (en) | System and method to limit in-rush current | |
EP2209211B1 (fr) | Commutateur statique haute tension | |
EP0893875B1 (fr) | Dispositif d'ajustement du courant de charge d'un condensateur de stockage | |
FR2744860A1 (fr) | Amplificateur de puissance a limitation de tension surelevee | |
EP0279345A1 (fr) | Dispositif comportant un circuit électronique de traitement d'un signal analogique | |
KR100286006B1 (ko) | 자동이득 조절장치 | |
JP4125582B2 (ja) | 半導体レーザ駆動装置 | |
JP4213945B2 (ja) | 半導体レーザ駆動装置 | |
JPH07240677A (ja) | パワーオンリセット回路 | |
EP1464197A2 (fr) | Regulateur de tension pour dispositif electronique |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
AK | Designated contracting states |
Kind code of ref document: A1 Designated state(s): DE FR GB IT Kind code of ref document: A1 Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR |
|
AX | Request for extension of the european patent |
Free format text: AL;LT;LV;MK;RO;SI |
|
17P | Request for examination filed |
Effective date: 20020306 |
|
AKX | Designation fees paid |
Free format text: DE FR GB IT |
|
RAP1 | Party data changed (applicant data changed or rights of an application transferred) |
Owner name: STMICROELECTRONICS SA |
|
17Q | First examination report despatched |
Effective date: 20050415 |
|
GRAP | Despatch of communication of intention to grant a patent |
Free format text: ORIGINAL CODE: EPIDOSNIGR1 |
|
GRAS | Grant fee paid |
Free format text: ORIGINAL CODE: EPIDOSNIGR3 |
|
GRAA | (expected) grant |
Free format text: ORIGINAL CODE: 0009210 |
|
AK | Designated contracting states |
Kind code of ref document: B1 Designated state(s): DE FR GB IT |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: IT Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT;WARNING: LAPSES OF ITALIAN PATENTS WITH EFFECTIVE DATE BEFORE 2007 MAY HAVE OCCURRED AT ANY TIME BEFORE 2007. THE CORRECT EFFECTIVE DATE MAY BE DIFFERENT FROM THE ONE RECORDED. Effective date: 20060607 |
|
REG | Reference to a national code |
Ref country code: GB Ref legal event code: FG4D Free format text: NOT ENGLISH |
|
REF | Corresponds to: |
Ref document number: 60120270 Country of ref document: DE Date of ref document: 20060720 Kind code of ref document: P |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: DE Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT Effective date: 20060908 |
|
GBT | Gb: translation of ep patent filed (gb section 77(6)(a)/1977) |
Effective date: 20060927 |
|
PLBE | No opposition filed within time limit |
Free format text: ORIGINAL CODE: 0009261 |
|
STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT |
|
26N | No opposition filed |
Effective date: 20070308 |
|
REG | Reference to a national code |
Ref country code: FR Ref legal event code: PLFP Year of fee payment: 16 |
|
REG | Reference to a national code |
Ref country code: FR Ref legal event code: PLFP Year of fee payment: 17 |
|
REG | Reference to a national code |
Ref country code: FR Ref legal event code: PLFP Year of fee payment: 18 |
|
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: GB Payment date: 20200221 Year of fee payment: 20 |
|
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: FR Payment date: 20200220 Year of fee payment: 20 |
|
REG | Reference to a national code |
Ref country code: GB Ref legal event code: PE20 Expiry date: 20210330 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: GB Free format text: LAPSE BECAUSE OF EXPIRATION OF PROTECTION Effective date: 20210330 |