EP1148405A1

EP1148405A1 - Régulateur linéaire à faible surtension en régime transitoire

Info

Publication number: EP1148405A1
Application number: EP01108258A
Authority: EP
Inventors: Nicolas Marty
Original assignee: STMICROELECTRONICS; STMicroelectronics SA
Current assignee: STMicroelectronics SA
Priority date: 2000-04-12
Filing date: 2001-03-31
Publication date: 2001-10-24
Anticipated expiration: 2021-03-31
Also published as: FR2807847B1; DE60120270D1; EP1148405B1; US20010050546A1; US6388433B2; FR2807847A1

Abstract

La présente invention concerne un régulateur de tension (20) comprenant un transistor MOS de régulation (3) à faible résistance série dont une borne est reliée à une source de tension (1) et dont l'autre borne est reliée à la sortie du régulateur, et un amplificateur (2) dont la sortie pilote la grille du transistor (3) en fonction de l'écart entre une tension de référence (Vref) et une tension de contre-réaction (Vfb). Selon l'invention, le régulateur comprend un interrupteur anti-surtension (4) dont une borne est reliée à la grille du transistor de régulation (3) et l'autre borne est portée à un potentiel (Vbat) de blocage du transistor de régulation (3). Des moyens (5, R21, R22) de commande de l'interrupteur (4) sont agencés pour fermer l'interrupteur (4) lorsque la tension de sortie (Vout) du régulateur est supérieure à un premier seuil supérieur à la valeur nominale de la tension de sortie. <IMAGE>

Description

La présente invention concerne les régulateurs linéaires à faible chute de tension série du type LDO (Low Drop Out Regulators).

De tels régulateurs font l'objet de diverses applications, notamment dans le domaine des téléphones mobiles pour délivrer une tension régulée à des circuits d'émission-réception radio à partir d'une tension d'alimentation fournie par une batterie rechargeable.

A titre d'exemple, la figure 1 représente un régulateur classique 10 dont la sortie délivre une tension régulée Vout à une charge Z. La charge Z représente par exemple divers circuits radio présents dans un téléphone mobile. Le régulateur 10 est alimenté par une tension Vbat, délivrée ici par la batterie 1 du téléphone mobile, et comprend un amplificateur différentiel 2 dont la sortie pilote la grille G d'un transistor de régulation 3 du type PMOS. L'étage de sortie de l'amplificateur 2 comporte une résistance interne Rg représentée en traits pointillés, ou résistance de grille, qui détermine le gain de l'amplificateur 2 et le courant maximal qu'il peut délivrer en sortie. Le transistor 3 reçoit sur sa source S la tension Vbat et son drain D, qui est relié à la sortie du régulateur 10, est connecté à l'anode d'un condensateur Cst de filtrage et de stabilisation de la tension Vout, agencé en parallèle avec la charge Z. L'amplificateur 2 reçoit sur son entrée négative une tension de référence Vref et sur son entrée positive une tension de contre-réaction Vfb (feed-back), par exemple une fraction de la tension Vout ramenée sur l'entrée de l'amplificateur 2 par l'intermédiaire d'un pont diviseur de tension comprenant deux résistances R1, R2.

Le fonctionnement d'un tel régulateur, bien connu de l'homme de l'art, consiste dans une modulation de la tension de grille Vg du transistor 3 par l'amplificateur 2 en fonction de l'écart entre la tension de contre-réaction Vfb et la tension de référence Vref. Lorsque la tension Vg est sensiblement inférieure à Vbat-Vtp le transistor 3 est passant car sa tension grille-source Vgs est sensiblement supérieure à sa tension de seuil Vtp. Lorsque la tension Vg est supérieure à Vbat-Vtp, le transistor 3 est bloqué. Ainsi, en régime stabilisé, la tension Vout est régulée au voisinage de sa valeur nominale Voutnom, qui est ici égale à (R1+R2)Vref/R2.

Dans une application telle que l'alimentation électrique des circuits radio d'un téléphone mobile, il est important que l'amplificateur 2 présente une consommation électrique aussi faible que possible afin de préserver l'autonomie de la batterie 1. A cet effet, la résistance de grille Rg de l'étage de sortie de l'amplificateur 2 doit être choisie de forte valeur, par exemple 100KΩ, afin de limiter le courant maximal circulant dans l'étage de sortie à l'état haut.

D'autre part, le transistor de régulation 3 doit présenter une faible résistance série RdsON à l'état passant (résistance drain-source) pour pouvoir délivrer un courant important sans chute de tension rédhibitoire à ses bornes. Ainsi, le transistor 3 présente classiquement un rapport largeur sur longueur de grille élevé, par exemple une largeur W de grille de 2 10⁵ micromètres pour une longueur L de grille de 0,6 micromètre, ce qui représente un rapport W/L de l'ordre de 3 10⁵ et une largeur de transistor très importante. En raison de sa taille et de son rapport W/L élevé, le transistor 3 présente également une capacité de grille Cg élevée, représentée en traits pointillés sur la figure 1, de l'ordre de 100 à 200 picofarads.

Bien que ces diverses caractéristiques soient indispensables à l'obtention d'un régulateur à faible consommation et faible chute de tension série, le fait de piloter un transistor de régulation ayant une forte capacité de grille Cg au moyen d'un amplificateur ayant un courant maximal de sortie limité entraíne, dans certaines conditions de fonctionnement, des phénomènes de surtension (overshoot) indésirables à la sortie du régulateur.

A titre d'exemple, les figures 2A, 2B, 2C illustrent un phénomène de surtension apparaissant à la sortie du régulateur d'un téléphone mobile lorsque le téléphone émet à intervalles réguliers, par exemple toutes les 4 millisecondes, des salves de données ou "burst GSM". La figure 2A représente la tension de batterie Vbat dont la valeur nominale Vbatnom est ici de 3,5 v. La figure 2B représente la tension de grille Vg dont la valeur oscille au voisinage d'une tension Vgnom égale à Vbat-Vtp lorsque le régulateur est stabilisé, soit ici 2,8 V si la tension de seuil Vtp du transistor est de 0,7 V. Enfin, la figure 2C représente la tension de sortie Vout dont la valeur nominale Voutnom est ici de 2,8 V lorsque le régulateur est stabilisé.

A un instant t1, les circuits radio du téléphone entrent en service pour émettre une salve. Le courant consommé est très important et la tension Vbat chute brutalement en dessous de la valeur nominale Voutnom (fig. 2A) en raison de la résistance interne de la batterie. L'amplificateur 2 est déséquilibré, la tension Vg passe à 0 (fig. 2B), la capacité de grille Cg est entièrement déchargée et le transistor 3 est passant. Le régulateur 10 fonctionne ainsi en mode suiveur, la tension de sortie Vout étant sensiblement égale à la tension Vbat (fig. 2C).

A un instant t2, l'émission de la salve est terminée et le courant consommé diminue. La tension de batterie Vbat remonte rapidement (fig. 2A), par exemple en 1 microseconde, jusqu'à sa valeur nominale Vbatnom. La tension de sortie Vout suit la tension Vbat jusqu'à atteindre, à un instant t3, sa valeur nominale Voutnom. A cet instant, l'amplificateur 2 relâche sa sortie de l'état bas vers l'état haut et la grille du transistor 3 se trouve reliée à la tension Vbat par l'intermédiaire de la résistance de grille Rg, ce qui devrait normalement devrait entraíner le blocage immédiat du transistor 3. Toutefois, comme cela est illustré en figure 2B, la tension de grille Vg n'augmente que très lentement en raison de la forte valeur de la résistance de grille Rg, qui limite le courant délivré, et de la forte valeur de la capacité de grille Cg. L'étage de sortie de l'amplificateur 2 est donc dans l'incapacité de charger instantanément la capacité de grille Cg et de bloquer le transistor 3. Ce dernier continue d'être passant et la tension Vout continue de suivre la tension Vbat. Comme illustré en figure 2C, on voit ainsi apparaítre à la sortie du régulateur un pic de tension OS. Ce pic de tension ne peut disparaítre qu'à partir d'un instant t4, quand la tension de grille Vg franchit la valeur Vbat-Vtp assurant le blocage du transistor 3, et à la condition que la charge Z consomme du courant.

La présente invention vise à pallier cet inconvénient.

Plus particulièrement, un objectif de la présente invention est de supprimer, ou à tout le moins limiter, l'effet de surtension en régime transitoire à la sortie d'un régulateur de tension sans qu'il soit nécessaire de modifier la structure du transistor de régulation pour diminuer sa capacité de grille.

Un autre objectif de la présente invention est également de supprimer ou limiter l'effet de surtension en régime transitoire sans qu'il soit nécessaire d'augmenter le courant maximal pouvant être délivré par la sortie de l'amplificateur de régulation.

Ces objectifs sont atteints par la prévision d'un régulateur de tension comprenant un transistor MOS de régulation à faible résistance série dont une borne reçoit une tension d'alimentation et dont l'autre borne est reliée à la sortie du régulateur, et un amplificateur dont la sortie pilote la grille du transistor en fonction de l'écart entre une tension de référence et une tension de contre-réaction, le régulateur comprenant un interrupteur dont une borne est reliée à la grille du transistor de régulation et l'autre borne est portée à un potentiel de blocage du transistor de régulation, et des moyens de commande de l'interrupteur, surveillant la sortie du régulateur, agencés pour fermer l'interrupteur lorsque la tension de sortie du régulateur est supérieure à un premier seuil supérieur à la valeur nominale de la tension de sortie.

Selon un mode de réalisation, les moyens de commande de l'interrupteur sont agencés pour comparer la tension de sortie du régulateur ou une tension proportionnelle à la tension de sortie avec la tension de référence.

Selon un mode de réalisation, les moyens de commande de l'interrupteur comprennent un comparateur dont la sortie délivre un signal de fermeture de l'interrupteur, le comparateur recevant sur une entrée la tension de référence et sur une autre entrée la tension de sortie ou une tension proportionnelle à la tension de sortie.

Selon un mode de réalisation, le comparateur présente une hystérésis de commutation choisie de manière que l'interrupteur soit réouvert lorsque la tension de sortie devient inférieure à un second seuil inférieur au premier seuil et supérieur à la valeur nominale de la tension de sortie.

Selon un mode de réalisation, le transistor de régulation est un transistor PMOS et le potentiel de blocage est la tension d'alimentation.

Selon un mode de réalisation, l'amplificateur comprend un étage de sortie comportant une résistance de grille de valeur trop importante pour que le courant traversant la résistance de grille puisse assurer à lui seul un blocage rapide du transistor de régulation lorsque la tension d'alimentation augmente rapidement.

Selon un mode de réalisation, l'interrupteur est un transistor PMOS ayant une résistance drain-source à l'état passant très inférieure à la résistance de grille de l'étage de sortie de l'amplificateur.

La présente invention concerne également un téléphone mobile comprenant une batterie et des circuits radio alimentés par la batterie par l'intermédiaire d'un régulateur de tension selon l'invention.

La présente invention prévoir également un procédé pour empêcher ou limiter l'apparition d'une surtension à la sortie d'un régulateur de tension lorsque la tension d'alimentation du régulateur augmente rapidement, le régulateur comprenant un transistor MOS de régulation à forte capacité de grille dont la grille est pilotée par un amplificateur délivrant un courant à lui seul insuffisant pour assurer un blocage rapide du transistor de régulation, le procédé comprenant une étape consistant à prévoir un interrupteur connecté entre la grille du transistor de régulation et un potentiel de blocage du transistor de régulation, et une étape consistant à fermer l'interrupteur lorsque la tension de sortie du régulateur devient supérieure à un premier seuil supérieur à la valeur nominale de la tension de sortie, de manière à aider temporairement l'amplificateur à bloquer le transistor de régulation.

Selon un mode de réalisation, le procédé comprend une étape consistant à réouvrir l'interrupteur lorsque la tension de sortie du régulateur devient inférieure à un second seuil compris entre la valeur nominale de la tension de sortie et le premier seuil.

Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail dans la description suivante d'un exemple de réalisation d'un régulateur selon l'invention, faite à titre non limitatif en relation avec les figures jointes, parmi lesquelles :

la figure 1 précédemment décrite est le schéma électrique d'un régulateur de tension classique,
les figures 2A à 2C représentent des signaux électriques qui illustrent le fonctionnement du régulateur classique en régime transitoire,
la figure 3 est le schéma électrique d'un régulateur de tension selon l'invention,
les figures 4A à 4C représentent des signaux électriques qui illustrent le fonctionnement du régulateur selon l'invention en régime transitoire, et
la figure 5 est le schéma électrique d'un amplificateur présent dans le régulateur de la figure 3.

La figure 3 représente un régulateur 20 selon l'invention, alimenté ici par une tension Vbat fournie par l'anode d'une batterie 1. Le régulateur 20 comprend comme celui de la figure 1 un amplificateur différentiel 2 dont la sortie commande la grille d'un transistor de régulation 3 de type PMOS. Le drain D du transistor 3 est relié en sortie du régulateur 20 à une capacité de stabilisation Cst agencée en parallèle avec une charge Z. Ces divers éléments sont agencés comme décrit au préambule et désignés par les mêmes références. La tension de sortie Vout est ramenée sur l'entrée positive de l'amplificateur 2 par l'intermédiaire d'un pont diviseur comprenant deux résistances R1, R2. La résistance R2 est ici constituée de deux résistances R21, R22 en série. La relation entre la tension de sortie Vout et la tension de contre-réaction Vfb est ainsi la suivante : (1) Vout = (R1+R2)Vfb/R2

La tension de référence Vref appliquée sur l'entrée négative de l'amplificateur 2 est par exemple une tension dite de band-gap présentant une bonne stabilité en fonction de la température, générée au moyen de diodes à jonction PN et de miroirs de courant. La tension Vref est ainsi indépendante de la tension Vbat, à la condition bien entendu d'être choisie inférieure à la valeur la plus basse de la tension Vbat.

Le fonctionnement du régulateur 20 en régime continu est conforme au régulateur classique. L'amplificateur 2 maintient la tension de contre-réaction Vfb égale à la tension de référence Vref et la tension de sortie nominale Voutnom est égale à : (2) Voutnom = (R1+R2)Vref/R2

Selon l'invention, le régulateur 20 comprend un interrupteur anti-surtension 4 connecté entre l'anode de la batterie 1 et la grille G du transistor 3. L'interrupteur 4 est ici un transistor du type PMOS dont la source S reçoit la tension Vbat et dont le drain D est connecté à la grille G du transistor 3. Le rapport W/L longueur sur largeur de grille du transistor 4 est choisi de manière que sa résistance série RdsON à l'état passant soit assez faible, de préférence très inférieure à la résistance de grille Rg de l'étage de sortie de l'amplificateur 2.

Selon l'invention toujours, la grille G du transistor 4 est pilotée par un signal Vos délivré par la sortie d'un comparateur 5. Le comparateur 5 est alimenté par la tension Vbat et reçoit sur son entrée positive la tension Vref et sur son entrée négative une tension VA. La tension VA est prélevée au point milieu du pont diviseur constitué par les deux résistance R21, R22 en série et est ainsi égale à : (3) VA = R22 Vfb/R2 Selon l'invention, la résistance R21 est petite devant la résistance R22 de sorte que la tension VA est très proche de la tension Vfb. On peut ainsi écrire que : (4) R21 = x R2 (5) R22 = (1-x) R2 avec "x" compris entre 0 et 1 et proche de 0, x étant par exemple égal à 0,05.

Lorsque le régulateur est stabilisé, la tension Va est sensiblement inférieure à la tension Vref. En effet, la tension Vfb est dans ce cas sensiblement égale à Vref et la relation (3) devient : (6) VA = R22 Vref/R2 soit : (7) VA = (1-x) Vref avec x inférieur à 1 et proche de 0 comme indiqué ci-dessus, et 1-x inférieur à 1 et proche de 1.

La tension VA étant inférieure à Vref, la sortie du comparateur 5 est à 1. Le signal Vos est ainsi égal à Vbat et le transistor anti-surtension 4 reste dans l'état bloqué, sa tension grille-source Vgs étant nulle.

Le comparateur 5 et le transistor 4 anti-surtension deviennent actifs en régime transitoire, lorsque la tension Vbat remonte brutalement après avoir fortement baissé en raison d'un pic de consommation de courant, par exemple dans la situation exposée au préambule, c'est-à-dire après l'émission d'une salve de données par le circuit radio d'un téléphone mobile. Une telle situation est illustrée sur les figures 2A, 4A, 4B, 4C, qui représentent respectivement le profil de la tension de batterie Vbat, la tension Vg délivrée par l'amplificateur 2 sur la grille du transistor de régulation 3, la tension Vout et la tension Vos de commande du transistor anti-surtension 4.

Pendant la chute de la tension Vbat, à compter du temps t1, le régulateur 20 est déséquilibré et passe en mode suiveur, la tension de sortie Vout recopiant la tension Vbat. Pendant cette période, la tension VA continue de baisser et reste ainsi inférieure à la tension Vref, le signal Vos à la sortie du comparateur restant à 1 (Vbat).

A l'instant t2, la tension Vbat remonte brutalement et la tension Vout suit la tension Vbat. A l'instant t3, la tension Vout atteint le point de régulation Voutnom et l'amplificateur 2 bascule sa sortie à l'état haut. Toutefois, comme on l'a expliqué au préambule, l'amplificateur est, par sa conception, incapable de délivrer le courant nécessaire à charger immédiatement la capacité de grille Cg du transistor 3. La tension de sortie Vout continue donc de monter après l'instant t3 et de suivre la tension Vbat, le transistor 3 restant passant.

Selon l'invention, à un instant t5 très proche de l'instant t3, la tension Vout atteint une valeur de seuil Vout1 telle que la tension VA à l'entrée du comparateur 5 devient égale à Vref. A cet instant, la sortie du comparateur 5 bascule à 0 (fig. 4C) et le transistor anti-surtension 4 devient passant. La résistance série RdsON à l'état passant du transistor 4 étant faible, la grille G du transistor de régulation 3 reçoit le courant nécessaire pour charger la capacité de grille Cg et le transistor 3 se bloque quasi instantanément. La tension Vout cesse de monter et redescend vers sa valeur nominale Voutnom (fig. 4B). Selon l'invention, on neutralise ainsi l'apparition du pic de tension OS représenté en figure 2C, caractéristique d'un régulateur classique, en aidant l'amplificateur 2 à bloquer le transistor de régulation 3 au moyen du transistor 4.

En pratique, le seuil Vout1 de déclenchement du transistor 4 peut être défini au moyen du paramètre x mentionné plus haut, qui est fonction des résistances R1, R2, R21 et R22. En effet, la relation entre les tensions Vout et VA est la suivante : (8) Vout = (R1+R2)VA/R22 En combinant les relations (5) et (8), il vient : (9) Vout = (R1+R2)VA/(1-x)R2 en remplaçant VA par Vref et Vout par Vout1 dans la relation (9), il vient : (10) Vout1 = (R1+R2)Vref/(1-x)R2 En combinant la relation (10) et la relation (2), il vient : (11) Vout1 = Voutnom/(1-x) le terme x étant petit, il vient : (12) Vout1 ≈ Voutnom + x Voutnom soit : (13) Vout1 ≈ Voutnom + x (R1+R2)Vref/R2 soit : (14) Vout1 ≈ Voutnom + K K étant une constante déterminée par les résistances R1, R2, R21, R22 et la valeur de Vref. A titre d'exemple numérique, un régulateur présentant les caractéristiques suivantes :

R1 = 500 KΩ,

R2 = 500 KΩ,

R21 = 25 KΩ,

R22 = 475 KΩ,

x = 0,05

Vref = 1,4 V

Voutnom = 2,8 V

présente un seuil Vout1 de commutation du transistor anti-surtension 4 égal à 2,835 V. En d'autres termes, le phénomène parasite de surtension est limité dans cet exemple à 0,035 V grâce à la présente invention, soit un pic de tension négligeable au regard de la valeur nominale de la tension de sortie.

Bien entendu, selon la valeur Voutnom désirée, le régulateur 20 peut comporter une contre-réaction directe de la tension Vout sur l'entrée de l'amplificateur 2. Dans ce cas, les relations mentionnées ci-dessus sont toujours applicables en considérant que R1 = 0.

D'autre part, il est avantageux en pratique que le comparateur 5 présente une hystérésis de commutation afin d'éviter une éventuelle instabilité de la tension Vout au voisinage du seuil Vout1. Dans ce cas, la sortie du comparateur 5 passe à 1 lorsque la tension VA atteint une valeur Vref' sensiblement inférieure à Vref. Cette valeur Vref' correspond, à la sortie du régulateur 20, à une tension Vout2 comprise entre Voutnom et Vout1 (fig. 4B et 4C).

La figure 5 représente à titre d'exemple une structure d'amplificateur 2 à faible consommation, ayant un courant de sortie limité. L'amplificateur comprend en entrée un étage différentiel représenté ici sous la forme d'un bloc 30, recevant les tension Vref et Vfb. L'étage différentiel 30 est polarisé par un générateur de courant 31 qui limite sa consommation. La sortie de l'étage différentiel 30 pilote la grille d'un transistor 32 de type NMOS, connecté entre le noeud de sortie de l'amplificateur 2 et la masse. Le transistor 32 est polarisé sur son drain D par un générateur de courant 33 limitant la consommation de l'étage de sortie à l'état bas. On trouve également dans l'amplificateur 2 la résistance de grille Rg, connectée au noeud de sortie de l'amplificateur et recevant à son autre extrémité la tension Vbat. Ainsi, le transistor 32 tire la sortie de l'amplificateur à la masse et la résistance Rg tire la sortie à la tension d'alimentation Vbat selon la valeur du signal délivré par l'étage différentiel 30.

Bien que cet exemple d'amplificateur différentiel à faible consommation convienne bien à la réalisation d'un régulateur selon l'invention, il va de soi que la présente invention n'est pas limitée à cet exemple et s'applique de façon générale à tout type d'amplificateur de régulation, dans la mesure où la sortie de l'amplificateur est bridée et n'est pas en mesure d'assurer un blocage rapide du transistor de régulation en régime transitoire.

Par ailleurs, on voit sur la figure 5 que le transistor anti-surtension 4 peut être modélisé sous la forme d'un interrupteur parfait 4-1 en série avec une résistance 4-2, qui est ici la résistance série RdsON du transistor. En pratique, une résistance externe peut éventuellement être ajoutée à l'interrupteur 4 pour limiter le courant de charge de la capacité de grille Cg tout en conservant un temps de blocage acceptable en régime transitoire.

Le régulateur selon l'invention est bien entendu susceptible de diverses applications autres que celle exposée au préambule, et de diverses variantes de réalisation et perfectionnements.

Ainsi, dans une variante, le pont diviseur formé par les résistances R21, R22 est supprimé et la tension Vfb est directement appliquée sur une entrée du comparateur 5. Dans ce cas, le comparateur 5 est un comparateur à seuil ε. La sortie du comparateur ne passe à 0 qu'à l'instant où la tension Vfb devient supérieure ou égale à Vref + ε.

De façon générale, l'interrupteur anti-surtension selon l'invention doit recevoir un potentiel assurant le blocage du transistor de régulation. L'enseignement exposé dans la présente demande s'applique ainsi à la réalisation d'un régulateur ayant un transistor de régulation de type NMOS, pour la résolution du problème inverse, à savoir la décharge de la capacité de grille du transistor de régulation au blocage de celui-ci quand le courant maximal entrant dans l'étage de sortie de l'amplificateur lors de son passage à 0 est limité. Ce potentiel est par exemple la masse avec un transistor de régulation NMOS.

Claims

Régulateur de tension (20) comprenant un transistor MOS de régulation (3) à faible résistance série dont une borne (S) reçoit une tension d'alimentation (Vbat) et dont l'autre borne (D) est reliée à la sortie du régulateur, et un amplificateur (2) dont la sortie pilote la grille (G) du transistor (3) en fonction de l'écart entre une tension de référence (Vref) et une tension de contre-réaction (Vfb), caractérisé en ce qu'il comprend :

un interrupteur (4) dont une borne (D) est reliée à la grille du transistor de régulation (3) et l'autre borne (S) est portée à un potentiel (Vbat) de blocage du transistor de régulation (3), et

des moyens (5, R1, R2, R21, R22) de commande de l'interrupteur (4), surveillant la sortie du régulateur, agencés pour fermer l'interrupteur (4) lorsque la tension de sortie (Vout) du régulateur est supérieure à un premier seuil (Vout1) supérieur à la valeur nominale (Voutnom) de la tension de sortie.
Régulateur selon la revendication 1, dans lequel les moyens de commande (5, R1, R2, R21, R22) de l'interrupteur (4) sont agencés pour comparer la tension de sortie du régulateur (Vout) ou une tension (VA) proportionnelle à la tension de sortie avec la tension de référence (Vref).
Régulateur selon la revendication 2, dans lequel les moyens de commande de l'interrupteur comprennent un comparateur (5) dont la sortie délivre un signal (Vos) de fermeture de l'interrupteur , le comparateur recevant sur une entrée la tension de référence (Vref) et sur une autre entrée la tension de sortie (Vout) ou une tension (VA) proportionnelle à la tension de sortie.
Régulateur selon la revendication 3, dans lequel le comparateur (5) présente une hystérésis de commutation choisie de manière que l'interrupteur (4) soit réouvert lorsque la tension de sortie (Vout) devient inférieure à un second seuil (Vout2) inférieur au premier seuil (Vout1) et supérieur à la valeur nominale (Voutnom) de la tension de sortie.
Régulateur selon l'une des revendications 1 à 4, dans lequel le transistor de régulation (3) est un transistor PMOS et le potentiel de blocage est la tension d'alimentation (Vbat).
Régulateur selon la revendication 5, dans lequel l'amplificateur (2) comprend un étage de sortie comportant une résistance de grille (Rg) de valeur trop importante pour que le courant traversant la résistance de grille (Rg) puisse assurer à lui seul un blocage rapide du transistor de régulation (3) lorsque la tension d'alimentation (Vbat) augmente rapidement.
Régulateur selon la revendication 6, dans lequel l'interrupteur (4) est un transistor PMOS ayant une résistance drain-source (RdsON) à l'état passant très inférieure à la résistance de grille (Rg) de l'étage de sortie de l'amplificateur.
Téléphone mobile comprenant une batterie (1) et des circuits radio alimentés par la batterie par l'intermédiaire d'un régulateur de tension (20) selon l'une des revendications 1 à 7.
Procédé pour empêcher ou limiter l'apparition d'une surtension à la sortie d'un régulateur de tension (20) lorsque la tension d'alimentation (Vbat) du régulateur augmente rapidement, le régulateur (20) comprenant un transistor MOS de régulation (3) à forte capacité de grille (Cg) dont la grille est pilotée par un amplificateur (2) délivrant un courant à lui seul insuffisant pour assurer un blocage rapide du transistor de régulation (3), procédé caractérisé en ce qu'il comprend une étape consistant à prévoir un interrupteur (4) connecté entre la grille du transistor de régulation (3) et un potentiel de blocage (Vbat) du transistor de régulation, et une étape consistant à fermer l'interrupteur lorsque la tension de sortie du régulateur devient supérieure à un premier seuil (Vout1) supérieur à la valeur nominale (Voutnom) de la tension de sortie, de manière à aider temporairement l'amplificateur (2) à bloquer le transistor de régulation (3).
Procédé selon la revendication 9, comprenant une étape consistant à réouvrir l'interrupteur (4) lorsque la tension de sortie du régulateur devient inférieure à un second seuil (Vout2) compris entre la valeur nominale (Voutnom) de la tension de sortie et le premier seuil (Vout1).
Procédé selon l'une des revendications 9 et 10, dans lequel l'interrupteur (4) est piloté par un comparateur (5) recevant en entrée une tension de référence (Vref) du régulateur et une tension (VA) proportionnelle à la tension de sortie (Vout) du régulateur.
Procédé selon l'une des revendications 9 à 11, dans lequel le transistor de régulation (3) est un transistor PMOS et le potentiel de blocage est la tension d'alimentation (Vbat).