EA002209B1

EA002209B1 - Способ и устройство для модуляции/демодуляции с ограничением длины последовательных минимальных серий

Info

Publication number: EA002209B1
Application number: EA200000175A
Authority: EA
Inventors: Имминк Корнелис А. Схаухамер; Йозеф А.Х.М. Калман; Гейсберт Й. Ван Ден Энден; Т. Накагава; Й. Синпуку; Т. Наохара; К. Накамура
Original assignee: Конинклейке Филипс Электроникс Н.В.; Сони Корпорейшн
Priority date: 1998-05-29
Filing date: 1999-05-25
Publication date: 2002-02-28
Also published as: CN100557981C; LT2000008A; HRP20000050B1; ID24969A; NO20000392L; PT1000467E; US20040120408A1; US6496541B1; ME01711B; LV12526B; HK1029458A1; CA2680404A1; US7098819B2; EE200000051A; CA2298685A1; WO1999063671A1; SK288035B6; AU758251B2; NO332391B1; BG104111A

Abstract

Задача: как записать или воспроизвести данные с высокой плотностью по линии. Средства для решения задачи: блок (11) определения/введения битов регулирования ЦСВ вставляет биты регулирования ЦСВ для выполнения регулирования ЦСВ в строку входных данных и выводит строку данных, включающую биты регулирования ЦСВ, в блок (2) модуляции. Блок (12) модуляции преобразует строку данных с базовой длиной данных 2 бита в неравномерный код с базовой длиной кода 3 бита, в соответствии с таблицей преобразования, и выводит код, сформированный в результате преобразования, в блок (13) кодирования БВНИ. Таблица преобразования, используемая блоком (12) модуляции, включает коды замещения для ограничения числа последовательных появлений минимальной серии до заданной величины и коды замещения для сохранения предельной величины длины серии. Кроме того таблица преобразования устанавливает правило преобразования, согласно которому остаток от деления на 2 числа "1" элементов в строке данных, имеющий величину 0 или 1, всегда будет равен остатку от деления на 2 числа "1" элементов в коде, полученном в результате преобразования строки данных.

Description

Область техники, к которой относится изобретение

Настоящее изобретение в целом относится к устройству модуляции и способу модуляции, устройству демодуляции и способу демодуляции, а также носителю (среде) представления программы. Более конкретно, настоящее изобретение касается предпочтительного устройства модуляции и предпочтительного способа модуляции, предпочтительного устройства демодуляции и предпочтительного способа демодуляции, а также предпочтительного носителя представления программы, используемых в операциях записи информации (данных) на носитель записи с высокой плотностью записи и воспроизведения информации (данных), записанной на носителе записи с высокой плотностью записи.

Уровень техники

Когда данные передаются по линии передачи или записываются на носитель записи, такой как магнитный диск, оптический диск или магнитооптический диск, эти данные до передачи или записи модулируются в код, подходящий для линии передачи или носителя записи. В качестве метода модуляции известно блочное кодирование. При блочном кодировании последовательность данных блокируется в модули, каждый из которых содержит тх1 бит. Каждый из таких модулей, который далее будет называться слово данных, затем преобразуется в кодовое слово, состоящее из ηχί бит, в соответствии в подходящим правилом кодирования. Для 1=1 это кодовое слово представляет собой код фиксированной длины. В случае, если ί имеет множество значений, каждое из которых выбрано из диапазона от 1 до 1тах, максимальная величина ί, то полученное в результате кодовое слово представляет собой код с переменной длиной слова (неравномерный код). Вообще код, получающийся в результате блочной кодировки, представляется как неравномерный код (4, к; т, η; г).

Здесь ί называется длиной кодового ограничения, а г - это 1тах, максимальная длина кодового ограничения, 4 - минимальное число 0 (нулей), появляющихся между двумя последовательными 1 (единицами). 4 называется минимальной предельной величиной длины серий 0 (нулей). С другой стороны, к - максимальное число 0 (нулей), появляющихся между двумя последовательными 1 (единицами). к называется максимальной предельной длины серий 0 (нулей).

Кстати, при выполнении операции записи неравномерного кода, полученного из блочного кодирования, описанного выше, на носитель записи, такой как, например, оптический диск или магнитооптический диск, на компактный диск (СБ) или мини-диск (МБ), неравномерный код подвергается модуляции БВНИ (без возвращения к нулю с инверсией), при которой каждая 1 неравномерного кода интерпретиру ется как инверсия, в то время как 0 интерпретируется как не инверсия. Затем неравномерный код, прошедший модуляцию БВНИ, записывается. Неравномерный код, прошедший модуляцию БВНИ, называется волновым цугом записи. В случае магнитооптического диска, соответствующего ранним Ι8Ο спецификациям, предусматривающим не такую большую плотность записи, последовательность битов, прошедших модуляцию записи, записывается в том виде, как они представляются без модуляции БВНИ.

Отметим, что Тшш и Ттах обозначают минимальный и максимальный периоды инверсии волнового цуга записи, соответственно. В этом случае для того, чтобы записать волновой цуг записи при высокой плотности записи в направлении линейной скорости, предпочтителен длинный минимальной период инверсии, Тт1п, или большая минимальная серия 4. Кроме того, с точки зрения генерации тактовых импульсов желательно иметь короткий максимальный период инверсии, Ттах, или небольшую максимальную серию к. Для удовлетворения этих требований предложены различные методы модуляции.

А конкретно, для оптического диска, магнитного диска или магнитооптического диска существуют предложенные или используемые на практике методы модуляции для создания неравномерного кода ОДС (ВЬЬ) (с ограниченной длиной серий) (1-7), который также представляется как (1, 7; т; п; г), и неравномерного кода ОДС (с ограниченной длиной серий-ВЬЬ) (2-7), также представляемого как (2, 7; т, п; г), а также кода ОДС (1-7) фиксированной длины, также представляемого как (1, 7; т, η; 1), используемого в Ι8Ο спецификации МО. Что касается дисковых устройств, которые в настоящее время исследуются и разрабатываются, такие как оптические диски и магнитооптические диски, имеющие высокую плотность записи, что обычно используется код ОДС (код с ограниченной длиной серий) с минимальной серией 4, равной 1.

Ниже приведен пример таблицы преобразования неравномерного кода ОДС (1-7).

Таблица 1 ОДС (1, 7; 2, 3; 2)

	Данные	Код
1=1	11	00х
	10	010
	01	10х
1=2	0011	000	00х
	0010	000	010
	0001	100	00х
	0000	100	010

Символ х, используемый в таблице преобразования, имеет величину 1 для ближайшего следующего канального бита 0 или имеет величину 0 для ближайшего следующего ка нального бита 1. Максимальная длина кодового ограничения, г равна 2.

Параметры неравномерного кода ОДС (17)-(1, 7; 2, 3; 2). Следовательно, минимальный период инверсии, Тшп, который может быть выражен через (б+1)Т, равен 2(=1+1)Т, где Тбитовый интервал в волновом цуге записи. Минимальный период инверсиии, Тшш, который также может быть выражен через (т/η) х2Тба!а, следовательно, равен 1,33(=2/3х2)Тба1а, где Тба1а - битовый интервал в строке данных. Максимальный период инверсии, Ттах, который может быть выражен через (к+1)Т, следовательно, равен (7+1)Т=8Т=8х(т/п)Тба!а=8х2/3Тба1а= 5,33Тба1а. Ширина окна детектирования, Т\т. которая может быть выражена также через(т/п)Тба!а, следовательно, равна 0,67 (=2/3)Тба1а.

Кстати, в последовательности канальных битов, прошедших модуляцию ОДС (1-7), показанную в табл. 1, генерация частоты, соответствующей периоду 2Т, который равен минимальному периоду инверсии, Тт1п, является наиболее наблюдаемой, за которой следует генерация частот, соответствующих периодам 3Т и 4Т. Тот факт, что часть краевой информации генерируется в коротких интервалах, таких как 2Т и 3Т, является достоинством для генерации тактового сигнала во многих случаях.

Хотя дополнительно увеличивается плотность записи по линии, однако, минимальная серия в это же время наоборот становится проблемой. То есть если последовательно генерируются минимальные серии 2Т, то волновой цуг записи подвержен искажениям, генерируемым в них. Это потому, что волновой выходной сигнал 2Т меньше, чем другие волновые выходные сигналы и, следовательно, более легко подвержен воздействию в отношении таких факторов, как дефокусировка и тангенциальный наклон. Кроме того, при высокой плотности по линии на запись последовательных минимальных знаков (серий) (2Т) также легко оказывают воздействие помехи, такие как шум. Следовательно, операция воспроизведения данных также будет подвержена ошибкам. В этом случае, во многих случаях конфигурация ошибок при воспроизведении данных наблюдается в виде сдвигов переднего и заднего краев минимального знака (минимальной серии). В результате, увеличивается длина генерируемой ошибки в битах.

Как описано выше, когда данные передаются по линии передачи или записываются на носитель записи, до передачи или записи данные модулируются в код, подходящий для передающей линии или носителя записи. Если код, получающийся в результате модуляции, содержит компоненту постоянного тока (постоянную составляющую), то легко генерируются многочисленные сигналы ошибок, такие как ошибки слежения, генерируемые в управлении системы автоматического регулирования дисковода, ко торые приводят к колебаниям или дрожанию. Следовательно, по этой причине желательно предпринять как можно больше усилий для предотвращения того, чтобы модулированный код содержал компоненту постоянного тока.

Для того чтобы предотвратить содержание в модулированном коде компоненты постоянного тока, предложено регулирование ЦСВ (цифровой суммарной величины-О8У). ЦСВ - это сумма, полученная путем сложения величин последовательности битов (символов данных), в которой величины +1 и -1 приписываются в этой последовательности 1 и 0, соответственно, которые получаются в результате БВНИ модуляции (т.е. кодирования уровня) последовательности канальных битов. ЦСВ - это индикатор компоненты постоянного тока, содержащейся в последовательности кодов. Уменьшение абсолютной величины ЦСВ путем регулирования ЦСВ эквивалентно подавлению величины компоненты постоянного тока, содержащейся в последовательности кодов.

Регулирование ЦСВ не применяется к коду модуляции, генерированному в соответствии с таблицей неравномерного кода ОДС (1 -7), показанной в виде приведенной выше табл. 1. Для такого случая регулирование ЦСВ осуществляется путем вычисления ЦСВ последовательности кодированных битов (последовательности канальных битов) после модуляции в течение заданного периода времени и включения в последовательность кодированных битов (последовательность канальных битов) заданного числа битов регулирования ЦСВ.

В любом случае биты регулирования ЦСВ представляют собой в основном избыточные биты. Если должна учитываться эффективность кодового преобразования, то, следовательно, желательно до минимально возможной величины уменьшить число битов регулирования ЦСВ.

Кроме того, если биты регулирования ЦСВ вставляются, то желательно также сделать так, чтобы минимальная серия б и максимальная серия к не изменялись. Это желательно потому, что изменение в (б, к) повлияет на характеристики записи/воспроизведения.

Задачи, решаемые изобретением

Как описано выше, при операции записи кода ОДС с высокой плотностью по линии или операции воспроизведения кода ОДС, записанного с высокой плотностью по линии, возникает проблема, связанная с тем, что легко будет генерироваться комбинация последовательных минимальных серий б, которая будет вызывать длинные ошибки.

Кроме того, в случае кода ОДС, такого как код ОДС (1-7), регулирование ЦСВ приводит к необходимости ввода битов регулирования ЦСВ в произвольную часть строки кодовых слов (последовательность канальных битов). Однако поскольку биты регулирования ЦСВ в основном являются избыточными битами, желательно уменьшить число вводимых битов регулирования ЦСВ до наименьшей возможной величины. Однако для того чтобы сохранить постоянные значения для минимальной серии и максимальной серии, число битов регулирования ЦСВ составляет, по меньшей мере, 2. Следовательно, желательно уменьшить число битов регулирования ЦСВ до еще меньшего значения.

Сущность изобретения

Настоящее изобретение направлено на решение вышеуказанных проблем. Цель настоящего изобретения заключается в том, чтобы обеспечить регулирование ЦСВ, которое должно выполняться, для получения высоко эффективных битов регулирования на коде ОДС (6, к; т, п), где минимальная серия 6=1, т.е. код ОДС (1, 7; 2, 3), так, чтобы число последовательных минимальных серий было уменьшено, но в то же время минимальная серия и максимальная серия были сохранены.

Другая цель настоящего изобретения заключается в предотвращении распространения ошибки демодуляции, используя таблицу преобразования, имеющую как можно более простую конфигурацию.

Средства для решения поставленных задач

Устройство модуляции согласно п.1 формулы изобретения характеризуется тем, что имеет средство преобразования для преобразования входных данных в код в соответствии с таблицей преобразования, причем упомянутая таблица преобразования устанавливает правило преобразования, в соответствии с которым остаток от деления на 2 числа 1 элементов в строке данных, имеющий величину 0 или 1, всегда будет равен остатку от деления на 2 числа 1 элементов в строке кодовых слов, полученной в результате преобразования упомянутой строки данных, а коды преобразования упомянутой таблицы преобразования содержат базовые коды для 6=1, к=7, т=2 и п=3;

первые коды замещения для ограничения числа последовательных появлений упомянутой минимальной серии 6; и вторые коды замещения для сохранения упомянутой предельной величины к длины серии.

Способ преобразования согласно п.23 формулы характеризуется тем, что включает этап преобразования по преобразованию входных данных в код в соответствии с таблицей преобразования, причем упомянутая таблица преобразования устанавливает правило преобразования, в соответствии с которым остаток от деления на 2 числа 1 элементов в строке данных, имеющий величину 0 или 1, всегда будет равен остатку от деления на 2 числа 1 элементов в строке кодовых слов, полученной в результате преобразования упомянутой строки данных, а коды преобразования упомянутой таблицы преобразования содержат базовые коды для 6=1, к=7, т=2 и п=3;

Носитель представления программы согласно п.24 формулы для представления программы выполнения обработки данных включает этап преобразования с преобразованием входных данных в код в соответствии с данными таблицы преобразования, в устройстве модуляции для преобразования данных с базовой длиной данных т бит в неравномерный код (6, к; т, п; г) с базовой длиной кода η бит, характеризующийся тем, что упомянутая таблица преобразования устанавливает правило преобразования, в соответствии с которым остаток от деления на 2 числа 1 элементов в строке данных, имеющий величину 0 или 1, всегда будет равен остатку от деления на 2 числа 1 элементов в строке кодовых слов, полученной в результате преобразования упомянутой строки данных, а коды преобразования упомянутой таблицы преобразования содержат базовые коды для 6=1, к=7, т=2 и п=3;

Устройство демодуляции согласно п.25 формулы характеризуется тем, что имеет средство преобразования для преобразования входного кода в данные в соответствии с таблицей преобразования, при этом упомянутая таблица преобразования устанавливает правило преобразования, в соответствии с которым остаток от деления на 2 числа 1 элементов в строке данных, имеющий величину 0 или 1, всегда будет равен остатку от деления на 2 числа 1 элементов в строке кодовых слов, полученной в результате преобразования упомянутой строки данных, а коды преобразования упомянутой таблицы преобразования содержат базовые коды для 6=1, к=7, т=2 и п=3;

Способ демодуляции в соответствии с п.28 формулы характеризуется тем, что имеет этап преобразования по преобразованию входного кода в данные в соответствии с таблицей преобразования, при этом упомянутая таблица преобразования устанавливает правило преобразования, в соответствии с которым остаток от деления на 2 числа 1 элементов в строке данных, имеющий величину 0 или 1, всегда будет равен остатку от деления на 2 числа 1 элементов в строке кодовых слов, полученной в результате преобразования упомянутой строки данных, а коды преобразования упомянутой таблицы преобразования содержат базовые коды для б= 1, к=7, т=2 и п=3;

первые коды замещения для ограничения числа последовательных появлений упомянутой минимальной серии б; и вторые коды замещения для сохранения упомянутой предельной величины к длины серии.

Носитель представления программы по п.29 формулы, для представления программы, включающей этап преобразования, с преобразованием входного кода в данные в соответствии с таблицей преобразования в устройстве демодуляции для преобразования неравномерного кода (б, к; т, п; г) с базовой длиной кода η бит в данные с базовой длиной данных т бит, характеризуется тем, что упомянутая таблица преобразования устанавливает правило преобразования, в соответствии с которым остаток от деления на 2 числа 1 элементов в строке данных, имеющий величину 0 или 1, всегда будет равен остатку от деления на 2 числа 1 элементов в строке кодовых слов, полученной в результате преобразования упомянутой строки данных, а коды преобразования упомянутой таблицы преобразования содержат базовые коды для б=1, к=7, т=2 и п=3;

Согласно устройству модуляции по п.1, способу модуляции по п.23, носителю представления программы по п.24, устройству демодуляции по п.25, способу демодуляции по п.28 и носителю представления программы по п.29, процесс преобразования осуществляется на основе таблицы преобразования, устанавливающей правило преобразования, в соответствии с которым остаток от деления на 2 числа 1 элементов в строке данных, имеющий величину 0 или 1, всегда будет равен остатку от деления на 2 числа 1 элементов в строке кодовых слов, полученной в результате преобразования упомянутой строки данных, а коды преобразования упомянутой таблицы преобразования содержат базовые коды для б=1, к=7, т=2 и п=3;

Подробное описание предпочтительных вариантов реализации изобретения Перед началом пояснения некоторых предпочтительных вариантов реализации настоящего изобретения, для того чтобы прояснить взаимосвязь между средствами настоящего изобретения, описанными в формуле, и их реализацией, осуществленной в вариантах изобретения, в последующем описании, характеризующем изобретение, каждое средство сопровождается указанием типичной реализации, заключенной в скобки, в виде средство (выполненное, например, путем обычного выполнения). Однако необходимо сказать, что обычное выполнение не подразумевает конструктивное выполнение в ограничивающем смысле. То есть средство не ограничивается обязательно типичным выполнением, которое ассоциируется с этим средством.

Устройство модуляции по п.1 характеризуется наличием средства преобразования (выполненное, например, в виде блока модуляции, показанного на фиг. 12) для преобразования входных данных в код в соответствии с таблицей преобразования (выполненной, например, в виде табл. 2), при этом упомянутая таблица преобразования устанавливает правило преобразования, согласно которому остаток от деления числа 1 элементов в строке данных на 2, имеющий величину 0 или 1, всегда будет равен остатку от деления числа 1 элементов в строке кодовых слов, полученных в результате преобразования упомянутой строки данных, на 2, а преобразование кодов упомянутой таблицы содержит базовые коды для б=1, к=7, т=2 и η=3, где б - минимальная серия, а к - предельная величина длины серии;

Согласно п.10 устройство модуляции по п. 10 дополнительно характеризуется наличием средства введения сигнала синхронизации (выполненного, например, в виде блока 212 введения сигнала синхронизации, показанного на фиг. 9) для введения сигнала синхронизации, включающего уникальную комбинацию, не включенную в упомянутые коды преобразования упомянутой таблицы преобразования, в любую произвольную позицию в упомянутой строке кодовых слов.

Согласно п.21 устройство модуляции по п. 1 дополнительно характеризуется наличием средства регулирования ЦСВ (выполняется, например, в виде блока 11 определения/введения битов регулирования ЦСВ, показанного на фиг. 1) для регулирования ЦСВ входных данных и подачи упомянутых ЦСВ в упомянутое средство преобразования.

Согласно п.22, устройство модуляции по п. 1 дополнительно характеризуется тем, что упомянутое средство преобразования содержит первое средство детектирования кода (выполненное, например, в виде показанного на фиг. 3 блока 33 детектирования кода ограничения последовательных появлений минимальной серии) для детектирования упомянутых первых кодов замещения для ограничения числа последовательных появлений упомянутой минимальной серии б; и второе средство детектирования кода (выполненное, например, в виде показанного на фиг. 3 средства 34 детектирования кода обеспечения максимальной серии) для детектирования упомянутых вторых кодов замещения для сохранения предельной величины длины серии.

Устройство демодуляции по п.25 характеризуется наличием средства преобразования (выполненного, например, в виде блока 111 демодуляции, показанного на фиг. 5) для преобразования входного кода в данные в соответствии с таблицей преобразования, причем упомянутая таблица преобразования (выполненная, например, в виде табл. 2) устанавливает правило преобразования, согласно которому остаток от деления на 2 числа 1 элементов в строке данных, имеющий величину 0 или 1, всегда будет равен остатку от деления на 2 числа 1 элементов в строке кодовых слов, полученной в результате преобразования упомянутой строки данных, а коды преобразования упомянутой таблицы преобразования содержат базовые коды для б=1, к=7, т=2 и п=3, где б - минимальная серия, а к - предельная величина длины серии;

Согласно п.26 устройство демодуляции как по п.25 дополнительно характеризуется наличием средства удаления битов (выполненное, например, в виде показанного на фиг. 5 блока 112 удаления битов регулирования ЦСВ) для удаления избыточных битов введенных с заданными интервалами в упомянутый код.

Предпочтительные варианты реализации настоящего изобретения описаны следующим образом. В последующем описании для того, чтобы сделать пояснение легким для понимания, массив битов 0 и 1, представляющих данные до преобразования, т.е. строка данных до преобразования, представляется как последовательность битов, ограниченная круглыми скобками ( ), например (000011). С другой стороны, массив битов 0 и 1 кода, получающегося в результате преобразования, т.е. строка слов после преобразования, представляется как последовательность битов, ограниченных парой символов , как, например, 000100100. Табл. 2 и 3, приведенные ниже, являются примерами таблицы преобразования для преобразования данных в код в соответствии с настоящим изобретением.

	17РР.КМЬ.32	Таблица 2
Данные	Код
11	0
10	001
01	010
0011	010	100
0010	010	000
0001	000	100
000011	000	100	100
000010	000	100	000
000001	010	100	100
000000	010	100	000
110111	001	000	000	(следующий 010)
00001000	000	100	100	100
00000000	010	100	100	100

если хх1, тогда *0*=000 хх0, тогда *0*=101 синх.& Завершение #01 000 000 001 (12 канальных битов) или #01 001 000 000 001 000 000 001 (24 канальных бита) #=0: в случае, если нет завершения #=1: в случае, если есть завершение Таблица Завершения 00 000 0000 010 100

110111 001 000 000 (следующий 010)

Когда следующие канальные биты представляют собой 010, то '11 01 11' преобразуется в '001 000 000' после использования основной таблицы и таблицы завершения. Как показано в табл. 2, таблица преобразования показывает коды, получающиеся в результате преобразования, включающие базовые коды, коды замещения и коды завершения. Процесс преобразования не может осуществляться без базового кода. В таблице преобразования базовые коды представляют собой коды, получающиеся в результате преобразования строк данных от (11) до (000000). Процесс преобразования может быть выполнен даже, если не существуют коды замещения. Однако если существует код замещения, то процесс преобразования может быть выполнен более эффективно. В таблице преобразования коды замещения представляют собой коды, получающиеся в результате преобразования строк данных (110111), (00001000) и (00000000). Код завершения используется для завершающего кода, получающегося в результате преобразования в любой произвольной позиции. Коды завершения в таблице представляют собой коды, получающиеся в результате преобразования строк данных (00) и (0000). Кроме того, таблица преобразования также предписывает сигналы синхронизации.

В табл. 2 минимальная серия б равна 1, а максимальная серия к равна 7. Один из элементов базовых кодов включает неопределенный код, т.е. код, указанный символом звездочка (*). Бит, представленный символом (*) неопределенного кода, может быть определен как 0 или 1 для того, чтобы сохранить величины минимальной серии б и максимальной серии к независимо от непосредственно предшествующей или последующей строки кодовых слов. А подробно, если 2-х битовая строка данных, которая должна быть преобразована, представляет собой (11), то код, получающийся в результате преобразования, может быть 000 или 101 в зависимости от непосредственно предшествующей строки кодовых слов. Для большей конкретизации, если одиночный канальный бит непосредственно предшествующей строки кодовых слов представляет собой 1, то 2-х битовая строка данных (11) преобразуется в код 000 для того, чтобы сохранить минимальную серию б. Если, с другой стороны, одиночный канальный бит непосредственно предшествующей строки кодовых слов представляет собой 0, то 2-х битовая строка данных (11) преобразуется в код 101 для того, чтобы сохранить максимальную серию к.

Базовые коды, показанные в таблице преобразования, табл. 2, имеют неравномерную структуру (с переменной длиной слова). Число базовых кодов с длиной кодового ограничения ί, равной 1, составляет величину, равную 3, которая меньше, чем требующееся число 4 (=2^т=2²). Эти 3 базовых кода следующие: *0*, 001 и 010. В результате, при операции преобразования строки данных встречается строка данных, которая не может быть преобразована только с длиной кодового ограничения ί, равной 1. По этой причине при операции преобразования всех строк данных необходимо обратиться в табл. 2 к базовым кодам с длиной кодового ограничения ί вплоть до 3. То есть базовые коды с длиной кодового ограничения ί вплоть до 3 включены в табл. 2 так, чтобы табл. 2 могла выполнять роль таблицы, достаточной для выполнения преобразования.

Кроме того, таблица преобразования табл. 2, также включает коды замещения для ограничения последовательных появлений минимальной серии б. Если строка данных представляет собой (110111), а строка кодовых слов, следующая за кодом, получающимся в результате преобразования строки данных, представляет собой 010, тогда строка данных преобразуется в кодовое слово 010 000 000. С другой стороны, если строка кодовых слов, следующая за кодом, получающимся в результате преобразования строки данных, отлична от 010, то строка данных (110111) преобразуется в 2-х битовые блоки. Рассмотрим подробно, 2-битовые последовательности (11), (01) и (11) в строке данных преобразуются в строку кодовых слов *0* 010 и *0*. В результате, последовательные появления минимальной серии б в строке кодовых слов, получающейся в результате преобразования строки данных, могут быть ограничены, ограничивая число повторенных минимальных серий до максимума 6.

Более того, таблица преобразования табл. 2, устанавливает правило преобразования, согласно которому остаток от деления на 2 число 1 элементов в строке данных, имеющий величину 0 или 1, будет всегда равен остатку от деления на 2 числа 1 элементов в строке кодовых слов, получающейся в результате преобразования строки данных. То есть если число 1 элементов в строке данных четное, то число 1 элементов в строке кодовых слов также четное, и, с другой стороны, если число 1 элементов в строке данных нечетное, то число 1 элементов в строке кодовых слов также нечетное. Например, строка данных (000001) преобразуется в строку кодовых слов 010 100 000. В этом случае остаток от деления на 2 числа 1 элементов в строке данных равен 1, что равно остатку от деления на 2 числа 1 элементов в строке кодовых слов, полученной в результате преобразования строки данных. То есть число 1 в строке данных и в строке кодовых слов представляет собой нечетное число. В качестве другого примера, строка данных (000000) преобразуется в строку кодовых слов 010 100 100. В этом случае остаток от деления на 2 число 1 элементов в строке данных равен 0, что равно остатку от деления на 2 числа 1 элементов в строке кодовых слов, получающейся в результате преобразования строки данных. То есть число 1 в строке данных и строке кодовых слов представляют собой четные числа.

Кроме того, максимальная длина кодового ограничения г в таблице преобразования табл. 2 равна 4. Коды в таблице с длиной кодового ограничения ί, равной 4, представляют собой коды замещения для обеспечения величины 7 максимальной серии к. Такой код замещения называется кодом обеспечения максимальной серии. То есть строка данных (00001000) преобразуется в строку кодовых слов 000 100 100 100, в то время как строка данных (00000000) преобразуется в строку кодовых слов 010 100 100 100. Следует заметить, что в этом случае величина минимальной серии б также сохраняется равной 1.

Если таблица преобразования табл. 2 не включает коды замещения, которые имеют длину кодового ограничения ί, равную 4, то максимальная длина кодового ограничения г для таблицы равна 3, что приводит к тому, что должен генерироваться код с максимальной серией к, равной 8. Однако поскольку таблица включает базовые коды с длиной кодового ограничения ί, равной 4, то может генерироваться код с максимальной серией к, равной 7.

Вообще, чем больше максимальная серия к, тем более неподходящая генерация тактового сигнала и, следовательно, тем хуже стабильность системы. Таким образом, путем уменьшения величины максимальной серии к с 8 до 7 характеристика системы может быть улучшена соизмеримо с уменьшением максимальной серии к.

То есть если таблица преобразования табл. 2 создается для включения только базовых кодов, то максимальная длина кодового ограничения г для такой таблицы равна 3. В этом случае возможно генерировать код, который имеет минимальную серию ά, равную 1, и максимальную серию к, равную 8. Кроме того, остаток от деления на 2 числа 1 элементов в строке данных, имеющий величину 0 или 1, всегда будет равен остатку от деления на 2 числа 1 элементов в строке кодовых слов, получающейся в результате преобразования строки данных.

Если таблица преобразования создается так, чтобы она помимо базовых кодов также включала коды замещения для ограничения последовательных появлений минимальной серии ά, то максимальная длина кодового ограничения г для такой таблицы также 3. Однако в этом случае возможна генерация кода, который имеет минимальную серию ά, равную 1, и максимальную серию к, равную 8, в то время как число последовательных минимальных серий ά ограничивается верхней предельной величиной. Кроме того, остаток от деления на 2 числа 1 элементов строки данных, имеющий величину 0 или 1, будет всегда равен остатку от деления на 2 числа 1 элементов в строке кодовых слов, полученной в результате преобразования строки данных.

Если таблица преобразования создается так, чтобы помимо кодов замещения для ограничения последовательных появлений минимальной серии ά и базовых кодов также включать коды замещения для обеспечения максимальной серии к, равной 7, то максимальная длина кодового ограничения г для такой таблицы равна 4. В этом случае возможно генерировать код, который имеет минимальную серию ά, равную 1, и максимальную серию к, равную 7, в то время как число последовательных минимальных серий ά ограничивается верхней предельной величиной. Кроме того, остаток от деления на 2 числа 1 элементов в строке данных, имеющий величину 0 или 1, всегда будет равен остатку от деления 2 числа 1 элементов в строке кодовых слов, полученной в результате преобразования строки данных.

Однако вообще, чем больше максимальная длина кодового ограничения г, тем хуже характеристика распространения ошибки демодуляции, генерируемой в случае сдвига бита, т. е. ошибка, которая генерируется, потому что край бита сдвигается в направлении вперед или назад от своего нормального положения на 1 бит.

Сравнение табл. 1 с табл. 2 показывает, что максимальная длина кодового ограничения г первой (табл. 1) равна 2, а для последней (табл. 2) равна 4. Таким образом, табл. 2 должна приводить к худшим характеристикам, чем табл. 1. Однако результаты моделирования, которые будут описаны позднее со ссылкой на табл. 7, указывают на то, что характеристики табл. 2 не так плохи по сравнению с табл. 1. Например, как показано в табл. 7, средняя частота появления байтовых ошибок для табл. 1 составляет 1.014 байтов, а для табл. 2 эта величина составляет 1.67 байтов, величина, которая не намного больше величины, установленной для табл. 1. Можно считать, что разница в средних частотах появления ошибок в байтах связана с тем фактом, что число групп кодовых преобразований в табл. 1 меньше, чем это число в табл. 2, разница составляет 2 (группы).

Кстати, для случая, в котором сигнал синхронизации вводится в любую произвольную позицию в строке кодовых слов (т. е. последовательности канальных битов), генерированных в результате преобразования, выполненного в соответствии с таблицей преобразования по табл. 2, таблица преобразования дает код с неравномерной структурой (с переменной длиной слова). Это потому, что таблица преобразования включает таблицу завершения, устанавливающую коды завершения для завершающего кода, получающегося в результате преобразования в любой произвольной позиции. Код завершения используется, когда это необходимо.

Например, предположим, что сигнал синхронизации вводится в конкретную позицию в коде, полученном в результате преобразования. В этом случае, прежде всего, в точке перехода между строкой кодовых слов, непосредственно предшествующей этой конкретной позиции, и строкой кодовых слов, непосредственно следующих за этой конкретной позицией, устанавливаются переходные биты, но в то же время сохраняя минимальную серию ά и максимальную серию к, а уникальная комбинация, представляющая сигнал синхронизации, устанавливается между этими переходными битами. Рассмотрим комбинацию сигнала синхронизации, который разрывает максимальную серию к, имеющую величину 7. В этом случае комбинация сигнала синхронизации с минимальной длиной представляет собой 12-битовое слово (т.е. 12 канальных битов), задаваемое следующим образом:

#01 000 000 001

Символ # в начале комбинации сигнала синхронизации представляет собой переходный (соединительный) бит, который может быть 0 или 1, как описано ниже. Второй канальный бит, следующий за #, представляет собой 0 для сохранения минимальной серии ά. Третий канальный бит и последующие биты устанавливаются на величинах, которые образуют уни15 кальную комбинацию 9Т, кодовую комбинацию, не предписываемую в табл. 2, чтобы задать максимальную серию к, равную 8. Как показано в вышеприведенной комбинации, третий канальный бит и последний канальный бит находятся между 8 последовательными 0 битами. Следует заметить, что даже несмотря на то, что последний канальный бит в комбинации сигнала синхронизации установлен на 1, используя таблицу преобразования табл. 2, минимальная серия б может быть сохранена.

Далее поясняются таблица завершения и соединительный бит (бит перехода) # в битовой комбинации сигнала синхронизации. Как показано в табл. 2, таблица завершения построена следующим образом:

000

0000 010 100

Таблица завершения требуется для базовых кодов с длиной кодового ограничения 1, которая обеспечивает меньшее число пар, каждая из которых состоит из строки данных и строки кодовых слов, чем требующееся число 4 (=2^лт=2^л2).

Рассмотрим подробно, в случае табл. 2 для длины кодового ограничения 1=1, поскольку число пар, каждая из которых содержит строку данных и строку кодовых слов, равно 3, то требуется таблица завершения. Для длины кодового ограничения 1=2, поскольку число пар, каждая из которых содержит строку данных и строку кодовых слов, также равно 3, то таблица завершения требуется. Для длины кодового ограничения 1=3, число пар, каждая из которых содержит строку данных и строку кодовых слов, равно 5, включая пару, имеющую код замещения. Остальные - это 4 пары, каждая из которых включает базовый код. Поскольку требующееся число 4 имеется, то таблица завершения не нужна. Для длины кодового ограничения 1=4, поскольку строки кодовых слов все представляют собой коды замещения, то необходимо принять во внимание код завершения. Таким образом, таблица завершения требуется для длины кодового ограничения 1=1, при этом код завершения используется для строки данных (00). Кроме того, таблица завершения требуется для длины кодового ограничения 1=2, при этом код завершения используется для строки данных (0000). Согласно таблице завершения строки данных (00) и (0000) преобразуются в строки кодовых слов 000 и 010100, соответственно. В результате, при операции введения сигнала синхронизации возможно избежать ситуации, при которой данные, предшествующие комбинации сигнала синхронизации, не могут больше быть преобразованы. То есть система преобразования способна устранить ситуацию, при которой нет больше возможности позволить коду, непосредственно предшествующему сигналу синхронизации, выполнять роль завершения.

Бит # в комбинации сигнала синхронизации используется для отделения случая использования таблицы завершения от случая, при котором таблица завершения не используется. А более конкретно, первый канальный бит # в начале комбинации сигнала синхронизации устанавливается на 1, чтобы указать, что код завершения используется, или устанавливается на 0, чтобы указать, что код завершения не используется. Делая так, можно точно определить, используется или нет таблица завершения, т. е. используется или нет код завершения.

Как описано выше, комбинация сигнала синхронизации с минимальной длиной представляет собой 12-битовое кодовое слово (т.е. 12 канальных битов). Поскольку комбинация сигнала синхронизации, которая нарушает величину 7 для максимальной серии к, но обеспечивает максимальную серию к, равную 8 (9Т), является приемлемой, то может быть сконструирована любая другая комбинация сигнала синхронизации, образующая кодовое слово, по меньшей мере, из 12 битов. Например, в случае формирования 15-битового кодового слова могут быть сделаны следующие 2 сигнала синхронизации:

#01 000 000 001 010 #01 000 000 001 001

В случае формирования 21 -битового кодового слова может быть сделан следующий сигнал синхронизации:

#01 000 000 001 000 000 001

Вышеуказанный 21-битовый сигнал синхронизации включает 2 последовательные комбинации, каждая из которых обеспечивает максимальную серию к, равную 8 (9Т). Такой сигнал синхронизации может детектироваться с более высокой степенью надежности. Затем, в случае формирования 24-битового кодового слова может быть сделан следующий сигнал синхронизации:

#01 001 000 000 001 000 000 001

В вышеуказанном сигнале синхронизации комбинация, имеющая вид 3Т-9Т-9Т, уменьшает вероятность того, что большая серия (Т) появится перед и/или после двух последовательных комбинаций, каждая из которых обеспечивает максимальную серию к, равную 8 (9Т), а также увеличивает мощность детектирования. Возможно выбрать мощность детектирования, чтобы был обеспечен сигнал синхронизации в соответствии с требованиями системы.

Табл. 3 - это другая типичная таблица преобразования, предложенная в настоящем изобретении.

Таблица 3 17РР.РМЬ.52

1=1 Основная таблица Данные Код

00101

01100

10001

11000 ί=2 Таблица замещения А (ограничивает ά до 1)

0000	100	010
0001	101	010
1000	000	010
1001	001	010
1=3 Таблица замещения В (ограничивает к до 8)
111111	000	010	010
111110	001	010	010
011110	101	010	010
011111	100	010	010

1=4 Таблица замещения С (ограничивает КМТК до 6)

	00010001	100	010	010	010
кан-0	10010001	100	000	010	010
кан-1	10010001	000	010	010	010

г=4 Таблица замещения Ό (ограничивает к до 7)

кан	010	11100000	000	001	010	010
кан	010	11100010	100	001	010	010
кан	010	11100001	001	010	010	010
кан	010	11100011	101	010	010	010

Синх.

данные: х1------, 0х кан.: хх0 100 000 000 10х (12 канальных битов) данные: х1------, 0х кан.: хх0 100 000 000 100 000 000 10х (24 канальных бита)

Завершение:

дополнительные биты данных 01 или 11 в начале и 00 или 01 в конце.

Таблица преобразования табл. 3 имеет структуру, в которой базовые коды даны для минимальной серии ά=1, максимальной серии к=7 и длины кодового ограничения 1=1, 4 (=2^Лш=2^Л2). То есть для длины кодового ограничения 1=1 в основной таблице дано 4 базовых кода. Для длины кодового ограничения 1=2 или больше для ограничения таких параметров как минимальная серия ά и максимальная серия к предложены таблицы кодов замещения. Более конкретно. Таблица А для длины кодового ограничения 1=2 предписывает коды замещения для ограничения минимальной серии ά 1 (единицей). Таблица В для длины кодового ограничения 1=3 предписывает коды замещения для ограничения максимальной серии к верхней предельной величиной, равной 8. Таблица С для длины кодового ограничения 1=4 предписывает коды замещения для ограничения последовательных появлений минимальной серии ά, имеющей величину 1. Таблица Ό для длины кодового ограничения 1=4 предписывает коды замещения для ограничения максимальной серии к верхней предельной величиной, равной 7. Таким образом, в таблице преобразования табл. 3 максимальная длина кодового ограничения г=4.

Как описано выше, таблица преобразования табл. 3 включает коды замещения для ограничения последовательных появлений минимальной серии ά. Например, строка данных (0001001) преобразуется в строку кодовых слов 100 010 010 010. Что касается строки данных (10010001), то обращаемся к непосредственно предшествующему кодовому слову для того, чтобы определить, какой канальный бит является непосредственно предшествующим 0 или 1. Если непосредственно предшествующий канальный бит 0, тогда строка данных преобразуется в строку кодовых слов 100 000 010 010. С другой стороны, если непосредственно предшествующий канальный бит - это 1, тогда строка данных преобразуется в строку кодовых слов 000 010 010 010. В результате, для строки кодовых слов, которая получается в результате преобразования, число последовательно повторяемых минимальных серий ограничено максимальной величиной 6.

Кроме того, таблица преобразования табл. 3 устанавливает правило преобразования, согласно которому остаток от деления на 2 числа элементов 1 в строке данных, имеющий величину 0 или 1, всегда будет равен остатку от деления на 2 числа элементов 1 в строке кодовых слов, полученной в результате преобразования строки данных. То есть если количество элементов 1 в строке данных четное, то количество элементов 1 в строке кодовых слов также четное, и, с другой стороны, если количество элементов 1 в строке данных нечетное, то количество элементов 1 в строке кодовых слов также нечетное. Например, строка данных (1000) преобразуется в строку кодовых слов 000 010. В этом случае остаток от деления на 2 количества элементов 1 в строке данных равен 1, который равен остатку от деления на 2 количества элементов 1 в строке кодовых слов, полученной в результате преобразования строки данных. То есть количество 1 строки данных и строки кодовых слов представляют собой нечетные числа. В качестве другого примера, строка данных (111111) преобразована в строку кодовых слов 000 010 010. В этом случае остаток от деления на 2 числа 1 элементов в строке данных представляет собой 0, который равен остатку от деления на 2 числа 1 элементов в строке кодовых слов, полученной в результате преобразования строки данных. То есть количества 1 строки данных и строки кодовых слов представляют собой четные числа.

Кроме того, коды в таблице преобразования табл. 3 с длиной кодового ограничения 1=4, равной максимальной длине кодового ограничения г, являются кодами замещения для реализации величины 7 для максимальной серии к. В случае преобразования, использующего такой код замещения, идет обращение к непосредственно предшествующей строке кодовых слов. Более конкретно, преобразование выполняется, когда непосредственно предшествующая строка кодовых слов представляет собой 010. Если, например, строка данных (11100000), а непосредственно предшествующая строка кодовых слов 010, то в результате преобразования получается строка кодовых слов 000 001 010 010. Другой пример, если строка данных (11100010), а непосредственно предшествующая строка кодовых слов 010, тогда строка данных преобразуется в строку кодовых слов 100 001 010 010.

Представленная выше таблица преобразования табл. 3 не может быть построена только из базовых кодов для того, чтобы выполнить кодирование ОДС. Код ОДС с гарантированной минимальной серией б и гарантированной максимальной серией к может быть получен, используя как базовые коды в основной таблице, также и коды замещения в табл. А для длины кодового ограничения 1=2 и табл. В для длины кодового ограничения 1=3. В этом случае максимальная длина кодового ограничения г=3 и возможно генерировать код, который имеет минимальную серию б=1 и максимальную серию к=8. Кроме того, остаток от деления на 2 числа 1 элементов в строке данных, имеющий величину 0 или 1, всегда будет равен остатку от деления на 2 числа 1 элементов в строке кодовых слов, полученной в результате преобразования строки данных.

Если табл. С, предписывающая коды замещения для ограничения последовательных появлений минимальной серии б, включается в конфигурацию таблицы преобразования табл. 3 помимо основной таблицы и табл. А и В, тогда максимальная длина кодового ограничения г=4, и возможно генерировать код, который имеет минимальную серию б=1, максимальную серию к=8 и ограниченное число последовательных появлений минимальных серий б. Кроме того, остаток от деления на 2 числа 1 элементов в строке данных, имеющий величину 0 или 1, всегда будет равен остатку от деления на 2 числа 1 элементов в строке кодовых слов, полученной в результате преобразования строки данных. Следует заметить, что в этом случае не всегда необходимо обращаться к непосредственно предшествующей строке кодовых слов, как в случае использования табл. С в табл. 3.

Если табл. Ό, предписывающая коды замещения для обеспечения максимальной серии к=7, включена в конфигурацию табл. 3 помимо основной таблицы и табл. А и В и табл. С, предписывающей коды замещения для ограничения последовательных появлений минимальной серии б, то максимальная длина кодового ограничения г=4 и возможно генерировать код, который имеет минимальную серию б=1, максимальную серию к=7 и ограниченное число последовательных появлений минимальных серий б. Кроме того, остаток от деления на 2 числа 1 элементов в строке данных, имеющий величину или 1, всегда будет равен остатку от деления на 2 числа 1 элементов в строке кодовых слов, полученной в результате преобразования строки данных.

Таблица завершения табл. 2 не требуется при обработке данных, чтобы вставить сигнал синхронизации в конкретную позицию в строке кодовых слов (или последовательности канальных битов), полученной в результате преобразования, используя таблицу преобразования табл. 3. Это потому, что согласно таблице преобразования табл. 3 код может быть завершенным при длине кодового ограничения 1=1.

Для того чтобы сделать вставку комбинации сигнала синхронизации, приводящую к тому, чтобы эффективность кода была максимально возможной, эта комбинация определяется следующим образом. 3-битовое кодовое слово, непосредственно предшествующее уникальной комбинации (или строке кодовых слов), выполняющей функцию сигнала синхронизации, и 3битовое кодовое слово, непосредственно следующее за этой уникальной комбинацией, являются кодовыми словами, получающимися в результате преобразования согласно табл. 3. Эти 3-битовые кодовые слова, непосредственно предшествующее и непосредственно следующее за уникальной комбинацией, каждое из них, имеют формат, в котором биты данных и соединительные биты смешены следующим образом.

Прежде всего, определяются 3 бита непосредственно предшествующего кодового слова следующим образом. До преобразования проверяется т-битовый блок слова данных, где т=2. Первый бит 2-битового блока в начале слова данных до преобразования представляет собой информационный бит, а второй бит имеет величину 1 для указания сигнала синхронизации. 2-битовый блок в начале слова данных преобразуется в кодовое слово (канальные биты) в соответствии с табл. 3. А конкретно, т битов (2 бита) слова данных (х1) преобразуется в η битов (3 бита) кодового слова хх0.

Затем определяются 3 бита непосредственно следующего кодового слова следующим образом. Кроме того, до преобразования проверяется т-битовый блок слова данных, где т=2. Однако в этом случае первый бит 2-битового блока в начале слова данных до преобразования имеет величину 0 для указания сигнала синхронизации, а второй бит является информационным битом. 2-битовый блок в начале слова данных преобразуется в кодовое слово (канальные биты) в соответствии с табл. 3. А конкретно, т битов (2 бита) слова данных (0х) преобразуются в η битов (3 бита) кодового слова 10х.

Когда уникальная комбинация сигнала синхронизации устанавливается как комбинация, нарушающая (разбивающая) величину 7 для максимальной серии к, то комбинация сигнала синхронизации, которая может быть выполнена с наименьшей возможной длиной, включает кодовое слово уникальной комбинации, по меньшей мере, из 12 битов (12 канальных битов), заданное следующим образом:

хх0 100 000 000 10х, где величина х зависит от таблицы преобразования. Вышеприведенное 15-битовое кодовое слово включает 3 х бита. 2 х бита в начале кодового слова, а 1 х бит в его конце. 3 х бита представляют 2-битовый блок слова данных до преобразования. Оставшиеся 12 канальных битов кодового слова являются избыточной частью, фактически представляющей комбинацию сигнала синхронизации. Третий канальный бит кодового слова устанавливается на 0 для того, чтобы сохранить минимальную серию б. Что касается остальной части, начиная с четвертого канального бита, то 9Т устанавливается в качестве комбинации сигнала синхронизации, чтобы обеспечить максимальную серию к=8. А подробно, 8 0 (нулей) расположены последовательно между 1 и 1.

Как описано выше, уникальная комбинация сигнала синхронизации с минимальной длиной представляет собой 1 2-битовое кодовое слово (т.е. 12 канальных битов). Поскольку комбинация сигнала синхронизации, которая разбивает величину 7 максимальной серии к, но обеспечивает максимальную серию к=8 (9Т), является приемлемой, то может быть сконструирована и любая другая комбинация сигнала синхронизации, образующая кодовое слово уникальной комбинации, по меньшей мере, из 12 битов. Например, в случае образования 15битового кодового слова уникальной комбинации может быть сделан следующий сигнал синхронизации:

хх0 100 000 000 100 10х

В случае образования 21 -битового кодового слова может быть сделан следующий сигнал синхронизации:

ххх0 100 000 000 100 000 000 10х

Вышеприведенный 21-битовый сигнал синхронизации содержит 2 последовательные комбинации, каждая из которых обеспечивает максимальную серию к=8 (9Т). В соответствии с сигналом синхронизации может быть увеличена мощность детектирования. Возможно выбрать такую мощность детектирования, чтобы сигнал синхронизации удовлетворял требованиям системы.

Во многом подобно традиционному способу после того, как строка данных преобразована, используя таблицу преобразования, подобную той, которая показана как табл. 2 или 3, может быть выполнено регулирования ЦСВ путем добавления битов регулирования ЦСВ с заданными интервалами в последовательность канальных битов, полученную в результате преобразования. Однако при использовании связи между строкой данных и строкой кодовых слов, получающейся в результате преобразования, основанного на табл. 2 или 3, регулирование

ЦСВ может быть выполнено с еще более высокой степенью эффективности.

А подробно, правило преобразования предписывает, что остаток от деления на 2 количества I элементов в строке данных, имеющий величину 0 или 1, всегда будет равен остатку от деления на 2 количества 1 элементов в строке кодовых слов, полученной в результате преобразования строки данных. Следовательно, введение в последовательность канальных битов битов регулирования ЦСВ, имеющих величину 1, для того, чтобы указать на инверсию, и величину 0, для того, чтобы указать на отсутствие инверсии, эквивалентно введению в строку битов данных битов регулирования ЦСВ, имеющих величину 1 для указания на инверсию и величину 0 для указания на отсутствие инверсии.

Например, рассмотрим случай, в котором 3 бита (001) данных преобразуются в соответствии с табл. 2. Пусть бит х регулирования ЦСВ следует за этими 3 битами в данных. В этом случае данные, включающие бит регулирования ЦСВ, становятся (001 -х), где х - это 1 -битовый бит регулирования, имеющий величину 0 или 1. Для х=0 данные, включающие бит регулирования ЦСВ, преобразуются в соответствии с табл. 2 следующим образом:

Строка данных Строка кодовых слов 0010 010 000

С другой стороны, для х=1 , данные, включающие бит регулирования ЦСВ, преобразуются в соответствии с табл. 2 следующим образом: Строка данных Строка кодовых слов 0011 010 100

Применяя к строке кодовых слов, полученной в результате преобразования, используя табл. 2, кодирование уровня через модуляцию БВНИ, получается следующая строка кода с кодированным уровнем:

Строка данных

0010

Строка кодовых слов

010 000

Строка кодированного кода 011111

0011 010 100 011000

Как показано в вышеприведенной таблице, последние 3 бита первой строки кодированных кодов представляют собой инвертированные биты последних 3 битов второй строки кодированных кодов. Вышеуказанные результаты означают, что, выбирая (1) или (0) в качестве величины бита регулирования ЦСВ, регулирование ЦСВ может быть выполнено в пределах строки данных.

Далее рассмотрим избыточность, вводимую за счет регулирования ЦСВ. Выполнение регулирования ЦСВ путем введения 1 бита регулирования ЦСВ в строку данных соответствует выполнению регулирования ЦСВ путем вве дения 1,5 битов регулирования ЦСВ в строку канальных битов, где величина 1,5 является обратной величиной коэффициента преобразования т/п=2/3 табл. 2 и 3. Для того чтобы выполнить регулирование ЦСВ для таблицы с ОДС (17), подобной показанной в табл. 1, необходимо применить регулирование в строке канальных битов. В этом случае требуется, по меньшей мере, 2 канальных бита для того, чтобы сохранить минимальную серию б, делая этим относительную избыточность высокой по сравнению с регулированием ЦСВ, примененным к строке данных для табл. 2 и 3. Другими словами, в представленной системе эффективность регулирования ЦСВ может быть повышена путем выполнения регулирования ЦСВ в строке данных.

Далее со ссылкой на фиг. 1 поясняется вариант осуществления устройства модуляции, предложенного в настоящем изобретении. В этом варианте строка данных преобразуется в неравномерный код (б, к; т, п; г) = (1, 7; 2, 3; 4), используя табл. 2.

Как показано на фиг. 1, устройство 1 модуляции содержит блок 11 определения/ введения битов регулирования ЦСВ для определения величины бита регулирования ЦСВ, 1 или 0, и для введения битов регулирования ЦСВ с любыми произвольными интервалами в строку данных, для которой они применяются; блок 12 модуляции для модулирования строки данных с вставленными в нее битами регулирования ЦСВ и блок 13 кодирования БВНИ для преобразования выходных данных блока 12 модуляции в волновой цуг записи. Кроме того, устройство 1 модуляции также содержит блок 14 управления хронированием для генерации тактовых сигналов и подачи этих сигналов на различные компоненты (устройства).

Фиг. 2 - пояснительная диаграмма, используемая для описания процессов, осуществляемых блоком 11 определения/введения битов регулирования ЦСВ. Как показано на фигуре, определяются биты регулирования ЦСВ и биты регулирования ЦСВ вставляются в строку данных с любыми произвольными интервалами. Например, для того чтобы вставить бит регулирования ЦСВ в какое-либо место между частями данных ΌΆΤΆ1 и ΌΆΤΆ2 строки данных, поступающей на вход, блок 11 определения/введения битов регулирования ЦСВ вычисляет суммарную ЦСВ для данных вплоть до ΌΆΤΆ1. Полная ЦСВ вычисляется путем выполнения этапов:

преобразование ΌΆΤΆ1 в последовательность канальных битов;

выполнение модуляции БВНИ на этой последовательности битов;

присваивание величины +1 для Н (высокого) уровня (1) и величины 1 для Ь (низкого) уровня (0) в полученном результате модуляции БВНИ; и суммирование величин, присвоенных уровням, полученным в результате модуляции БВНИ.

Кроме того, блок 11 определения/введения битов регулирования ЦСВ вычисляет полную ЦСВ для сегмента ΌΆΤΆ2, следующего за ΌΆΤΆ1. Пусть х1 - это бит регулирования ЦСВ, который должен быть введен в место между частями данных, ΌΆΤΆ1 и ΌΆΤΆ2. Блок 11 определения/введения битов регулирования ЦСВ определяет величину бита х1 регулирования ЦСВ так, чтобы абсолютная величина суммы ЦСВ для ΌΆΤΆ1, х1 и ΌΆΤΆ2 приближалась к нулю.

Если бит х1 регулирования ЦСВ устанавливается на (1), то уровневые коды сегмента ΌΆΤΆ2, следующего за ΌΆΤΆ1, инвертируются. С другой стороны, если бит х1 регулирования ЦСВ устанавливается на (0), то уровневые коды сегмента ΌΆΤΆ2, следующего на ΌΆΤΆ1, не инвертируются. Это потому, что в каждом элементе таблиц преобразования табл. 2 и 3 остаток от деления на 2 количества 1 элементов в строке данных, имеющий величину 0 или 1, всегда будет равен остатку от деления на 2 количества 1 элементов в строке кодовых слов, полученной в результате преобразования строки данных. Следовательно, введение бита (1) в строку данных должно сопровождаться введением 1 в строку кодовых слов, полученных в результате преобразования строки данных, в случае чего предполагается инверсия.

После того, как величина бита х1 регулирования ЦСВ, показанного на фиг. 2, определена, как описано выше, вставляется бит х2 регулирования ЦСВ между ΌΑΤΑ2 и ΌΆΤΆ3, обеспечивая заданный интервал данных между х1 и х2, чтобы выполнить регулирование ЦСВ таким же образом. В этом случае суммарная ЦСВ представляет собой сумму суммарной ЦСВ для данных вплоть до ΌΆΤΆ1, величины ЦСВ для х1 и ЦСВ для сегмента ΌΆΤΆ2.

Как описано выше, биты регулирования ЦСВ вставляются в строку данных заранее, перед тем, как строка данных модулируется с помощью блока 12 модуляции для генерирования последовательности канальных битов.

Фиг. 3 представляет блок-схему, показывающую типичную конфигурацию блока 12 модуляции. Как показано на фигуре, регистр 31 сдвига сдвигает хранящиеся в нем данные на 2 бита за один такт, подавая выходной сигнал на блок 32 оценки длины кодового ограничения, блок 33 детектирования кода ограничения последовательных появлений минимальной серии, блок 34 детектирования кода обеспечения предельной длины серии и блоки 35-1-35-4, все блоки преобразования. Регистр 31 сдвига подает на каждый из элементов 32-35 столько битов, сколько требуется для процесса обработки.

Блок 32 оценки длины кодового ограничения определяет длину кодового ограничения ί данных и передает длину ί в мультиплексор 36. Когда блок 33 детектирования кода ограничения последовательных появлений минимальной серии детектирует специальное слово данных для ограничения последовательных появлений минимальной серии б, то блок 33 детектирования кода ограничения последовательных появлений минимальной серии подает сигнал его детектирования (1=3), указывающий длину ί кодового ограничения, в блок 32 оценки длины кодового ограничения. В случае табл. 2 специальное слово данных - (110111). Кроме того, когда блок 34 детектирования кода обеспечения предельной длины серии детектирует специальное слово данных, требующее обеспечения максимальной серии к, блок 34 детектирования кода обеспечения предельной длины серии подает сигнал его детектирования (1=4), указывающий длину кодового ограничения ί в блок 32 оценки длины кодового ограничения. В случае табл. 2 это специальное слово данных -(00001000) или (00000000).

Когда специальное слово данных детектируется блоком 33 детектирования кода ограничения последовательных появлений минимальной серии или блоком 34 детектирования кода обеспечения предела длины серии, блок 32 оценки длины кодового ограничения передает в мультиплексор 36 длину кодового ограничения ί специального слова данных. В то же время блок 32 оценки длины кодового ограничения также может сам определить другую величину для длины кодового ограничения. Однако в этом случае блок 32 оценки длины кодового ограничения допускает длину кодового ограничения, подаваемую блоком 33 детектирования кода ограничения последовательных появлений минимальной серии или блоком 34 детектирования кода обеспечения предела длины серии, делая предпочтение по отношению к той длине, которая определена им самим. Другими словами, выбирается наибольшая длина кодового ограничения.

Блоки преобразования, 35-1-35-4, каждый, формирует суждение о том, включен ли в таблицу преобразования, встроенную в него, базовый код для данных, поступивших в этот блок. Если обнаружено, что базовый код включен в таблицу, то эти данные преобразуются в кодовое слово, представляемое этим базовым кодом, и кодовое слово, полученное в результате преобразования, подается на мультиплексор 36. С другой стороны, если базовый код для этих данных не включен в таблицу преобразования, то блоки преобразования, 35-1-35-4, эти данные отвергаются (больше не используются).

Следует заметить, что поскольку устройство 12 модуляции выполнено для таблицы преобразования табл. 2, то каждый блок 35-1 преобразования выполнен так, чтобы работать для преобразования данных с длиной кодового ограничения ί вплоть до 4. То есть каждый из бло ков 35-ί преобразования выполнен так, чтобы работать для преобразования данных вплоть до максимальной длины кодового ограничения г=4.

Мультиплексор 36 выбирает код, получающийся в результате преобразования, выполненного одним из блоков 35-1 преобразования, соответствующих длине кодового ограничения ί, переданной блоком 32 оценки длины кодового ограничения. Затем выбранный код выводится через буфер как последовательные данные.

Операция тактирования каждого элемента управляется в режиме синхронизации с помощью тактовых сигналов, генерируемых блоком 14 управления хронированием.

Далее описывается работа варианта реализации изобретения.

Прежде всего, регистр 31 сдвига подает столько битов данных, в виде 2-битовых блоков, сколько требуется для такого процесса, как формирование суждения, для блока 32 оценки длины кодового ограничения, блока 33 детектирования кода ограничения последовательных появлений минимальной серии, блока 34 детектирования кода обеспечения предела длины серии и всех блоков преобразования, 35-1-35-4.

Блок 32 оценки длины кодового ограничения, снабженный встроенной таблицей преобразования, подобной табл. 2, определяет величину длины кодового ограничения ί, обращаясь к таблице преобразования, и подает эту величину в мультиплексор 36.

В блок 33 детектирования кода ограничения последовательных появлений минимальной серии, включается слово данных табл. 2, которое должно быть заменено кодом замещения для ограничения последовательных появлений минимальной серии при условии, что последующее кодовое слово 010. В случае табл. 2 это слово данных - (110111). Когда эти данные, требующие ограничения последовательных появлений минимальной серии б, детектируются в результате обращения к этой части таблицы преобразования, то блок 33 детектирования кода ограничения последовательных появлений минимальной серии подает на блок 32 оценки длины кодового ограничения сигнал детектирования, указывающий, что длина кодового ограничения 1=3.

С другой стороны, в блок 34 детектирования кода обеспечения предела длины серии включаются слова данных табл. 2, которые должны быть заменены кодами замещения для обеспечения предела длины серии. В случае табл. 2 эти слова данных - (00001000) и (00000000). Когда детектируются (выявляются) эти данные, требующие обеспечения предела (предельной величины) длины серии, в результате обращения к этой части таблицы преобразования, то блок 34 детектирования кода обеспечения предела длины серии подает на блок 32 оценки длины кодового ограничения сигнал детектирования, указывающий, что длина кодового ограничения 1=4.

Когда принимается из блока 33 детектирования кода ограничения последовательных появлений минимальной серии сигнал детектирования, указывающий, что длина кодового ограничения 1=3, в случае табл. 2, то даже если в то же время блок 32 оценки длины кодового ограничения определяет сам эту величину длины кодового ограничения ί, блок 32 оценки длины кодового ограничения передает в мультиплексор 36 величину 1=3, вместо подачи в мультиплектор 36 величины, которую он определил сам. Кроме того, когда принимая из блока 34 детектирования кода обеспечения предела длины серии сигнал детектирования, указывающий, что длина кодового ограничения 1=4, в случае табл. 2, то даже если в то же время блок 32 оценки длины кодового ограничения определяет сам эту величину длины кодового ограничения ί, блок 32 передает в мультиплексор 36 величину 1=4, вместо подачи в мультиплексор 36 величины, определенной им самим.

Это означает, что блок 32 оценки длины кодового ограничения передает величину длины кодового ограничения ί, полученную из блока 33 детектирования кода ограничения последовательных появлений минимальной серии или блока 34 детектирования кода обеспечения предела длины серии, в мультиплексор 36 вместо подачи величины, определенной им самим, если обнаружено, что величина длины кодового ограничения ί, определенная блоком 33 детектирования кода ограничения последовательных появлений минимальной серии или блоком 34 детектирования кода обеспечения предела длины серии, отличается от величины, определенной им самим. Другими словами, выбирается наибольшая длина кодового ограничения для передачи в мультиплексор 36.

Фиг. 4 представляет схему, иллюстрирующую примерный процесс, выполняемый блоком оценки длины кодового ограничения, блоком детектирования кода ограничения последовательных появлений минимальной серии и блоком 34 детектирования кода предела длины серии, на схеме показан пример с конкретными значениями.

Как описано выше, в блок 34 детектирования кода обеспечения предела длины серии включаются (встраиваются) слова данных (00001000) и (00000000) из табл. 2, как часть функции для определения величины длины кодового ограничения ί. Когда 8-битовые данные, соответствующие слову данных (00001000) или (00000000), подаются на блок 34 детектирования кода обеспечения предела длины серии, то блок 34 детектирования кода обеспечения предела длины серии с выхода подает на блок 32 оценки длины кодового ограничения сигнал детектирования, указывающий, что длина кодового ограничения 1=4.

С другой стороны, в блок 33 детектирования кода ограничения последовательных появлений минимальной серии включено слово данных (110111) из табл. 2 в виде его функции для определения величины длины кодового ограничения ί. Когда 6-битовые данные, соответствующие слову данных (110111), подаются в блок 33 детектирования кода ограничения последовательных появлений минимальной серии, а 3-битовое кодовое слово, получающееся в результате преобразования следующего слова данных - это 010, тогда блок 33 детектирования кода ограничения последовательных появлений минимальной серии с выхода подает на блок 32 оценки длины кодового ограничения сигнал детектирования, указывающий, что длина кодового ограничения 1=3. Следует заметить, что 3-битовое кодовое слово 010 является результатом преобразования строки данных, имеющей до преобразования величину (01), (001 ) или (00000). Другими словами, эта функция включает строку данных (110111)+(01/001/00000). Когда 6-битовые данные, соответствующие слову данных (110111), детектируются, то данные вплоть до 5 битов, следующие за этими 6-битовыми данными, сравниваются со словом данных (01 ) или (001 ) или (00000), чтобы определить, соответствуют ли они друг другу. Если входящие данные -(11011101), (11011001) или (11011100000), то блок 33 детектирования кода ограничения последовательных появлений минимальной серии подает с выхода на блок 32 оценки длины кодового ограничения сигнал детектирования, указывающий, что длина кодового ограничения 1=3.

В блок 32 оценки длины кодового ограничения включены строки данных таблицы преобразования табл. 2. Если в блок 32 оценки длины кодового ограничения подаются 6-битовые данные, соответствующие слову данных (000011), (000010), (000001) или (000000), то блок 32 оценки длины кодового ограничения определяет, что величина длины кодового ограничения 1=3. Если в блок 32 оценки длины кодового ограничения подаются 4-битовые данные, соответствующие слову данных (0011), (0010) или (0001), то блок 32 оценки длины кодового ограничения определяет, что величина длины кодового ограничения 1=2. Если в блок 32 оценки длины кодового ограничения подаются 2битовые данные, соответствующие слову данных (11), (10) или (01), то блок 32 оценки длины кодового ограничения определяет, что величина длины кодового ограничения 1=1.

Предположим, что подаются 6-битовые данные (000010). В этом случае блок 32 оценки длины кодового ограничения определяет, что величина длины кодового ограничения 1=3. Предположим также, что за этими 6-битовыми данными следуют 2 бита (00). В результате, 8битовые данные, соответствующие слову дан ных (00001000), подаются на блок 34 детектирования кода обеспечения предела длины серии, приводя к тому, что с выхода блока 34 детектирования кода обеспечения предела длины серии на блок 32 оценки длины кодового ограничения подается сигнал детектирования, указывающий, что длина кодового ограничения 1=4. В этом случае блок 32 оценки длины кодового ограничения направляет сигнал детектирования, передающий величину 4, из блока 34 детектирования кода обеспечения предела длины серии, отдавая предпочтение над величиной 3, определенной им самим, оценивая длину кодового ограничения ί в величину, равную 4.

Как описано выше, длина кодового ограничения данных, содержащих последовательность из (1) (единиц) и (0) (нулей), может быть определена в соответствии с таблицей преобразования табл. 2, путем обращения к подаваемому слову данных вплоть до 8 битов, соответствующих максимальной длине кодового ограничения, и, если необходимо, то к 3-битовому кодовому слову. В качестве альтернативы, длина кодового ограничения данных, содержащих последовательность (1) (единиц) и (0) (нулей), может быть определена путем обращения только к подаваемому слову данных вплоть до 11 битов.

Блок 32 оценки длины кодового ограничения подает определенную таким образом величину длины кодового ограничения ί в мультиплексор 36.

Следует заметить, что блок 32 оценки длины кодового ограничения также может определить величину длины кодового ограничения ί по восходящему порядку величин ί, начиная с наименьшей, т.е. в таком порядке: 1=1, 1=2, 1=3 и 1=4, как вариант, противоположный варианту, показанному на фиг. 4.

Каждый из блоков преобразования, 35-135-4, имеет таблицу преобразования, которая соответствует установленной для него величине длины кодового ограничения. А более конкретно, блоки преобразования, 35-1-35-4, имеют таблицы преобразования для 1=1, 1=2, 1=3 и 1=4, соответственно. Если правило преобразования для данных, подаваемых на любой один из блоков преобразования, 35-1-35-4, включено в таблицу блоков преобразования, то 2х1 битов подаваемых данных, преобразуются в 3х1 битов кода в соответствии с включенным (записанным) правилом преобразования. Затем полученный в результате код подается в мультиплексор 36.

Мультиплексор 36 выбирает код, полученный в результате преобразования, выполненного одним из блоков 35-ί преобразования, который соответствует длине кодового ограничения 1, передаваемой с блока 32 оценки длины кодового ограничения. Затем выбранный код выводится через буфер 37 в виде последовательных данных.

Как показано в табл. 2, для длины кодового ограничения 1=3 таблица преобразования не содержит кода замещения для строки данных (110111), который требует ограничения на последовательные повторения появлений минимальной серии б. Предположим, что подается следующая строка данных:

(1101110111011101)

В этом случае процесс преобразования осуществляется со словами данных в следующем порядке: (11), (01), (11), (01) и т.д. В результате преобразования генерируется следующая строка кодовых слов (последовательность канальных битов):

101 010 101 010 101 010 101 010

Затем, для осуществления уровневого кодирования к сформированной строке кодовых слов применяется обычно модуляция БВНИ. Поскольку инверсия логики происходит в сигнале с тактированием 1, то вышеуказанная строка кодовых слов преобразуется в следующую строку кодовых слов:

110 011 001 100 110 011, где минимальные интервалы инверсии 2Т постоянные на протяжении всей строки. При записи или воспроизведении с высокой плотностью по линии такая кодовая строка становится комбинацией, которая легко вызывает ошибку при выполнении операции записи или воспроизведения.

Предположим, что таблица преобразования табл. 2 также предписывает код замещения для строки данных (110111), который требует ограничения на повторение последовательных появлений минимальной серии б. Теперь, пусть подается следующая строка данных:

(1101110111011101)

В этом случае первое слово данных (11011101) в строке данных содержит слово данных (110111), за которым следует слово данных (01), которое будет преобразовано в строку кодовых слов 010. Следовательно, первое слово данных преобразуется в следующую строку кодовых слов:

001 000 000 010.

Аналогично, второе слово данных (11011101) в строке данных также содержит слово данных (110111), за которым следует слово данных (01), которое будет преобразовано в строку кодовых слов 010. Следовательно, первое слово данных преобразуется в следующую строку кодовых слов:

001 000 000 010.

В результате, строка данных преобразуется в следующую строку кодовых слов:

001 000 000 010 001 000 000 010 ..., в которой обеспечивается предотвращение повторяющихся последовательных появлений минимальной серии б. То есть исключается комбинация, которая легко приводит к ошибке при выполнении операции записи или считывания с высокой плотностью по линии. Следует заметить, что при описанном выше преобразовании строки данных в строку кодовых слов соответ ствующие величины минимальной серии 4 и максимальной серии к сохраняются.

Как описано выше, преобразование, выполненное с помощью устройства 1 модуляции, основано на таблице преобразования табл. 2. Следует заметить, что преобразование также может быть выполнено с использованием таблицы преобразования табл. 3. В этом случае блок 33 детектирования кода ограничения последовательных появлений минимальной серии, выполненный в блоке 12 модуляции, показанном на фиг. 3, снабжен табл. С для длины кодового ограничения 1=4 из табл. 3. С другой стороны, блок 34 детектирования кода обеспечения предела длины серии снабжен табл. А для длины кодового ограничения 1=2, табл. В для длины кодового ограничения 1=3 и табл. Ό для длины кодового ограничения 1=4 из табл. 3.

Кстати, в табл. 2 и 3 состав каждой пары, состоящей из строки данных и строки кодовых слов, в пределах группы с одной и той же длиной кодового ограничения может быть изменен. Например, в случае группы с длиной кодового ограничения 1=1 из табл. 2 состав каждой пары, являющийся изначальным, показан ниже:

Данные Код

1=1 11 *0*

001

010

Состав пар может быть изменен следующим образом:

Данные Код

1=1 11 *0*

010

001

Даже в измененном составе пар остаток от деления на 2 количества 1 элементов в строке данных, имеющий величину 0 или 1, всегда будет равен остатку от деления на 2 количества 1 элементов в строке кодовых слов, полученной в результате преобразования строки данных.

Далее со ссылкой на фиг. 5 поясняется вариант осуществления устройства демодуляции, предложенного в настоящем изобретении. В настоящем варианте неравномерный код (4, к; т, п; г) = (1, 7; 2, 3; 4) демодулируется обратно в строку данных, используя табл. 2.

Как показано на фиг. 5, устройство 100 демодуляции содержит блок 111 демодуляции для демодуляции сигнала, принятого по линии передачи или сигнала, воспроизведенного с носителя записи, с помощью использования таблицы демодуляции или таблицы обратного преобразования, и блок 112 удаления битов регулирования ЦСВ для исключения битов регулирования ЦСВ, введенных с произвольными интервалами в строку данных, полученную в результате демодуляции, из этой строки данных для того, чтобы восстановить первоначальную строку данных. Буфер 113 используется для временного хранения последовательных данных, генерируемых блоком 112 удаления битов регулирования ЦСВ. Данные, хранящиеся в буфере 113, считываются затем с заданной скоростью передачи (данных) для получения выходного сигнала. Блок 114 управления хронированием генерирует тактовые сигналы и подает эти сигналы на различные элементы (устройства) для управления их работой по тактированию.

Фиг. 6 представляет блок-схему, показывающую конфигурацию блока 11 демодуляции. Как показано на фигуре, блок 11 демодуляции имеет компаратор 121 для преобразования сигнала, полученного по линии передачи, или сигнала, воспроизведенного с носителя записи, в двоичные данные. Если сигнал, поданный на компаратор 121, представляет собой сигнал с выполненной модуляцией БВНИ (т.е. с кодированием уровня), то сигнал подвергается процессу обратного БВНИ кодирования (т.е. процесс кодирования фронтов (краев)). Блок 122 оценки длины кодового ограничения определяет длину кодового ограничения ί цифрового сигнала, полученного из компаратора 121. Когда блок 123 детектирования кода ограничения последовательных появлений минимальной серии детектирует специальный код для ограничения последовательных появлений минимальной серии 4 в цифровом сигнале, сформированном компаратором 121, блок 123 детектирования кода ограничения последовательных появлений минимальной серии подает сигнал детектирования (1=3), указывающий длину ί кодового ограничения, на блок 122 оценки длины кодового ограничения. В случае табл. 2 этот специальный код - 001 000 000. Кроме того, когда блок 124 детектирования кода обеспечения предела длины серии детектирует специальный код для обеспечения максимальной серии к, то блок 124 детектирования кода обеспечения предела длины серии подает сигнал детектирования (1=4), указывающий длину ί кодового ограничения, на блок 122 оценки длины кодового ограничения. В случае табл. 2 этот специальный код -000 100 100 100 или 010 100 100 100.

Каждый из блоков обратного (инверсного) преобразования, 125-1-125-4, имеет таблицу, используемую для обратного преобразования неравномерного η х ί-битового кода в т х 1битовые данные. В случае табл. 2 блоки обратного преобразования, 125-1-125-4, имеют таблицы обратного преобразования для длины кодового ограничения 1=1-4, соответственно, которые, по существу, являются теми же, описанными ранее, таблицами преобразования, встроенными в блоки 35-1-35-4. Мультиплексор 126 выбирает один из выходных сигналов, формируемых блоками обратного преобразования, 125-1-125-4, в зависимости от результата оценки, полученного из блока 122 оценки длины кодового ограничения.

Далее поясняется работа блока 111 демодуляции, показанного на фиг. 6. Сигнал, полученный из линии передачи, или сигнал, воспроизведенный с носителя записи, подается на компаратор 121 для сравнения. Сигнал, сформированный на выходе компаратора 121, представляет собой цифровой сигнал кода, обратного БВНИ, т.е. кода с 1, указывающей край. Затем этот цифровой сигнал подается на блок

122 оценки длины кодового ограничения для определения длины ί кодового ограничения сигнала, используя таблицу преобразования (строго говоря, таблицу обратного преобразования) табл. 2. Результат оценки, т.е. величина длины ί кодового ограничения, полученная блоком 122 оценки длины кодового ограничения, подается в мультиплексор 126.

Кроме того, цифровой сигнал с выхода компаратора 121 подается также на блок 123 детектирования кода ограничения последовательных появлений минимальной серии. Блок

123 детектирования кода ограничения последовательных появлений минимальной серии имеет встроенную часть обратного преобразования, включающую код замещения обратной таблицы табл. 2, для ограничения последовательных появлений минимальной серии 6. В случае табл. 2 код замещения представляет собой кодовое слово 001 000 000. Когда код 001 000 000 не 100, включенный в таблицу обратного преобразования, для ограничения последовательных появлений минимальной серии 6, выявляется из цифровых данных, то блок 123 детектирования кода ограничения последовательных появлений минимальной серии выдает для блока 122 оценки длины кодового ограничения длину кодового ограничения 1=3.

Более того, цифровой сигнал, сформированный компаратором 121, подается также на блок 124 детектирования кода обеспечения предела длины серии. Блок 124 детектирования кода обеспечения предела длины серии имеет встроенную часть обратного преобразования, включающую коды замещения обратной таблицы табл. 2, для сохранения максимальной серии к. В случае табл. 2 коды замещения представляют собой кодовые слова 000 100 100 100 и 010 100 100 100. Когда кодовое слово 000 100 100 100 или 010 100 100 100, включенное в таблицу обратного преобразования, для сохранения максимальной серии к, выявляется из цифровых данных, то блок 124 детектирования кода обеспечения предела длины серии выдает для блока 122 оценки длины кодового ограничения длину кодового ограничения 1=4.

Фиг. 7 - схема, представляющая краткое изложение процесса для определения длины кодового ограничения ί модулированного кода, подаваемого в устройство 100 демодуляции. Как показано на фигуре, блок 124 детектирования кода обеспечения предела длины серии имеет встроенную часть обратного преобразования, включающую кодовые слова 000 100 100 100 и 010 100 100 100 таблицы преобразования табл. 2. Когда 12-битовая строка кодовых слов, подаваемая на блок 124 детектирования кода обеспечения предела длины серии, соответствует какому-либо из этих кодовых слов в части обратного преобразования, то блок 124 детектирования кода обеспечения предела длины серии выдает для блока 122 оценки длины кодового ограничения длину кодового ограничения 1=4.

Кроме того, блок 123 детектирования кода ограничения последовательных появлений минимальной серии имеет встроенную часть обратного преобразования, включающую кодовое слово 001 000 000 обратной таблицы табл. 2. Когда 1 2-битовая строка кодовых слов, подаваемая в блок 123 детектирования кода ограничения последовательных появлений минимальной серии соответствует 002 000 000 не 100, то блок 123 детектирования кода ограничения последовательных появлений минимальной серии формирует для блока 122 оценки длины кодового ограничения длину кодового ограничения 1=3. Следует заметить, что хотя детектируемые 12 битов строки кодовых слов фактически представляют собой 001 000 000 010, ничего особенного не должно делаться с определением длины кодового ограничения ί.

Блок 122 оценки длины кодового ограничения имеет встроенную таблицу обратного преобразования табл. 2. Если 9-битовая строка кодовых слов, подаваемая на блок 122 оценки длины кодового ограничения, 000 100 100 или 010 100 100, или если 12-битовая строка кодовых слов, подаваемая на этот блок 122 -000 100 000 не 100 или 010 100 000 не 100, то блок 122 оценки длины кодового ограничения определяет, что длина кодового ограничения 1=3. С другой стороны, если 6-битовая строка кодовых слов, подаваемая на блок 122 оценки длины кодового ограничения, 010 100 или 000 100, или если 9-битовая строка кодовых слов, подаваемая на блок 122, 010 000 не 100, то блок 122 оценки длины кодового ограничения определяет, что длина кодового ограничения 1=2. В другом случае, если 3-битовая строка кодовых слов, подаваемая на блок 122 оценки длины кодового ограничения, 000, 101, 001 или 010, то блок 122 оценки длины кодового ограничения определяет, что длина кодового ограничения 1=1.

Следует заметить, что каждый из блоков блок 122 оценки длины кодового ограничения, блок 123 детектирования кода ограничения последовательных появлений минимальной серии и блок 124 детектирования кода обеспечения предела длины серии - также может осуществлять обработку данных в восходящем порядке величин ί, начиная с наименьшей, т.е. в следующем порядке: 1=1, 1=2, 1=3 и 1=4, в противоположном, по отношению к порядку, показанному на фиг. 7.

Предположим, что блок 122 оценки длины кодового ограничения также может определять величину длины ί кодового ограничения в порядке: 1=2, 1=3 и 1=4, на блок 122 оценки длины кодового ограничения подается строка кодовых слов 000 100 100 100. Блок 122 оценки длины кодового ограничения сравнивает строку кодовых слов, поданную в него, с кодовыми словами во встроенной таблице преобразования, в восходящем порядке величин длины ί кодового ограничения, начиная с наименьшей величины, для формирования суждения, соответствует ли эта строка кодовых слов кодовым словам (таблицы). Строка кодовых слов 000 100 100 100, поданная в блок 122 оценки длины кодового ограничения, соответствует строке кодовых слов для всех длин кодового ограничения, 1=1, 1=2, 1=3 и 1=4. В таком случае, в качестве правила для определения ί, выбирается наибольшая длина кодового ограничения и подается в мультиплексор 126.

Таблица обратного преобразования блока 125-1 обратного преобразования выполнена в виде запоминающего устройства (памяти), в котором часть данных (11) хранится с адресами 101 и 000, а части данных (10) и (01) хранятся с адресами 001 и 010, соответственно. Таблицы обратного преобразования в каждом из блоков обратного преобразования, 125-2 и 1254, выполнены в виде запоминающего устройства (памяти) для хранения данных таким же образом, как и в блоке 125-1 обратного преобразования. Строка кодовых слов из 3 х ί битов, подаваемая в блок 125-ί обратного преобразования, преобразуется обратно в строку данных из 2 х ί битов, которая затем подается в мультиплексор 126.

Мультиплексор 126 выбирает одну из строк данных, поступающих в него из блоков обратного преобразования, 125-1-125-4, в соответствии с результатом определения величины длины ί кодового ограничения, сформированным блоком 122 оценки длины кодового ограничения.

Табл. 4 представляет собой таблицу обратного преобразования для табл. 2.

Таблица 4

Таблица обратного преобразования (1, 7; 2, 3; 4)

	Строка кодовых слов	Строка демодулированных данных
1=1	101	11
	000	11
	001	10
	010	01
1=2	010 100	0011
	010 000 (не 100)	0010
	000 100	0001
1=3	000 100 100	000011
	000 100 000 (не 100)	000010
	010 100 100	000001
	010 100 000 (не 100)	000000

1=3: длина Запрещенной Минимальной Серии Перехода

001 000 000 (не 100)

1=4: Пределы к до 7

000 100 100 100

010 100 100 100

110111

00001000

00000000

Фиг. 8 - схема последовательности выполнения операций, использованная в качестве ссылки при пояснении операций, выполняемых блоком 112 удаления битов регулирования ЦСВ. Блок 112 удаления битов регулирования ЦСВ снабжен внутренним счетчиком. Как показано на фигуре, схема последовательности выполнения операций начинается с шага 81, на котором внутренним счетчиком подсчитывается число битов в строке данных, поступающей из блока 111 демодуляции. Затем происходит переход к шагу 82, на котором формируется суждение о том, достигло или нет число битов величины, представляющей заданный интервал данных, на котором вставлен бит регулирования ЦСВ. Если выходные данные этой оценки указывают, что число битов не соответствует произвольному интервалу данных, то процесс обработки данных по схеме переходит к шагу 83, на котором данные, поданные из блока 111 демодуляции, выводятся в буфер 113 в том виде как они есть. С другой стороны, если выходные данные оценки указывают, что число битов соответствует заданному интервалу данных, указывая, что текущий бит является битом регулирования ЦСВ, то процесс обработки данных, соответствующий шагу 83, пропускается. То есть в этом случае текущий бит строки данных выбрасывается вместо того, чтобы выводиться в буфер 113.

В любом случае схема обработки данных переходит к шагу 84, на котором выполняется процесс ввода следующей строки данных. Затем схема обработки данных продолжается до шага 85 для формирования суждения о том, все ли данные прошли обработку. Если существуют данные, которые остались и должны быть обработаны, то схема обработки возвращается к шагу 81, чтобы повторить выполнение процесса обработки данных. С другой стороны, если выходные данные оценки, сформированные на шаге 85, указывают, что все данные прошли обработку, тогда процесс обработки данных завершается.

В результате, биты регулирования ЦСВ удаляются из выходных данных с помощью блока 112 удаления битов регулирования ЦСВ. Затем эти данные выводятся через буфер 113.

В соответствии с вышеприведенным описанием блок 111 демодуляции использует таблицу преобразования табл. 2 или, строго говоря, таблицу обратного преобразования табл. 4. Следует заметить, что аналогичная процедура обработки данных может выполняться, используя преобразование табл. 3 или, строго говоря, таблицы обратного преобразования табл. 5, приведенной ниже. В этом случае блок 123 определе ния кода ограничения последовательных появлений минимальной серии, выполненный в блоке 111 модуляции, показанном на фиг. 6, снабжен табл. С для длины кодового ограничения ί=4 из табл. 3. С другой стороны, блок 124 детектирования кода обеспечения предела длины серии снабжен табл. А для длины кодового ограничения 1=2, табл. В для длины кодового ограничения 1=3 и табл. Ό для длины кодового ограничения 1=4 табл. 3.

	Таблица 5
Таблица обратного преобразования^, 7; 2, 3; 4)
	Строка кодовых слов	Строка демодулированных
		данных
г=1	Основная Таблица 101	00
	100	01
	001	10
	000	11
г=2	Таблица А Замещения	(Пределы б-1)
	100 010	0000
	101 010	0001
	000 010	1000
	001 010	1001
г=3	Таблица В Замещения	(Пределы к-8)
	000 010 010	111111
	001 010 010	111110
	101 010 010	011110
	100 010 010	011111
г=4	Таблица С Замещения	(Пределы КМТК-6)
	100 010 010 010	00010001
	100 000 010 010	10010001
	000 010 010 010	10010001
г=4	Таблица I) Замещения	(Пределы к-7)
	000 001 010 010	11100000
	100 001 010 010	11100010
	001 010 010 010	11100001
	101 010 010 010	11100011

Между прочим, существуют случаи, в которых необходимо ввести в данные сигнал синхронизации (Синх.). Далее варианты осуществления устройства 1 модуляции и устройства 100 демодуляции, которые способны скопировать данные с введенными сигналами синхронизации, описаны со ссылкой на фиг. 9 и 10, соответственно. Кроме того, в случае этих вариантов осуществления изобретения строка данных модулируется в неравномерный код (б, к; т, п; г) = (1, 7; 2, 3; 4).

В другом устройстве модуляции настоящего изобретения, показанном на фиг. 9, в котором сигналы синхронизации вводятся с заданными интервалами, выходной сигнал блока 11 определения/введения битов регулирования ЦСВ подается в блок 211 определения сигнала синхронизации. На блок 211 определения сигнала синхронизации также подается выходной сигнал блока 12 модуляции. Когда блок 211 определения сигнала синхронизации определяет сигнал синхронизации из сигналов, подаваемых с блока 11 определения/введения битов регулирования ЦСВ и блока 12 модуляции, блок 211 определения сигнала синхронизации формирует на выходе сигнал синхронизации для блока 212 введения сигнала синхронизации. Блок 212 введения сигнала синхронизации вводит этот сигнал синхронизации, подаваемый с блока 211 определения сигнала синхронизации, в модулированный сигнал, подаваемый с блока 12 модуляции, и подает свой выходной сигнал в блок 13 кодирования БВНИ. Остальная конфигурация устройства такая же, как и в устройстве 1 модуляции, показанном на фиг. 1.

В случае, если сигналом синхронизации служит комбинация 24-битового кодового слова, то сигнал синхронизации преобразуется с помощью блока 211 определения сигнала синхронизации в соответствии с табл. 2 в следующий код:

#01 001 000 000 001 000 000 001, где символ # обозначает бит, который зависит от непосредственно предшествующей строки данных, включая бит регулирования ЦСВ, если таковой имеется, ограниченной путем введения сигнала синхронизации. А более конкретно, когда используется таблица завершения для завершения операции по модулированию ограниченной строки данных, используя таблицу преобразования, то #=1. С другой стороны, когда табл. 2 используется для завершения вместо таблицы завершения, то #=0. Таким образом, блок 12 модуляции формирует на выходе #=1 или #=0 для блока 211 определения сигнала синхронизации, когда таблица завершения используется или не используется, соответственно. Получая величину # из блока 12 модуляции, блок 211 определения сигнала синхронизации ставит эту величину # в начало сигнала синхронизации и затем передает этот сигнал синхронизации в блок 212 введения сигнала синхронизации.

Блок 212 введения сигнала синхронизации вводит сигнал синхронизации, подаваемый из блока 211 определения сигнала синхронизации, в модулированный сигнал, подаваемый с блока 12 модуляции, и подает сформированный на его выходе сигнал в блок 13 кодирования БВНИ. Остальная часть процесса обработки данных такая же, как и в устройстве 1 модуляции, показанном на фиг. 1.

Первое данное, следующее за вставленным сигналом синхронизации, преобразуется, начиная с его головы без учета данных, непосредственно предшествующих сигналу синхронизации. Каждый из блоков, блок 12 модуляции и блок 211 определения сигнала синхронизации, снабжен счетчиком для подсчета числа заданных интервалов, с которыми вставлены сигналы синхронизации. Содержание (показания) счетчика используются для определения позиции сигнала синхронизации.

Как описано выше, в варианте, показанном на фиг. 9, используется таблица преобразования табл. 2. Следует заметить, что таблица преобразования табл. 3 также может использоваться. В этом случае блок 211 определения сигнала синхронизации принимает в качестве комбинации сигнала синхронизации приведенное ниже 12битовое кодовое слово:

хх0 100 000 000 10х, где символ х обозначает бит, который зависит от непосредственно предшествующей и непосредственно последующей строк данных, включая бит регулирования ЦСВ, если он имеется, ограниченных введением сигнала синхронизации. 3 бита в начале и 3 бита в конце сигнала синхронизации определяются по табл. 3 следующим образом. Пусть (р) - это последняя строка данных, ограниченная введением сигнала синхронизации, а (с|) - это первая строка данных, непосредственно следующая за сигналом синхронизации. Строка данных (р1) превращается в 3 бита в начале сигнала синхронизации, а строка данных (0с|) превращается в 3 бита в конце сигнала синхронизации, используя табл.

3. Для получения комбинации средние биты 100 000 000 размещаются между 3 битами в начале и 3 битами в конце сигнала синхронизации, полученными в результате преобразования. Делая так, можно сформировать сигнал синхронизации, который разбивает требующуюся максимальную серию к, но всегда сохраняет ее с к=8 (9Т).

Фиг. 10 - блок-схема, показывающая типичную конфигурацию варианта осуществления другого устройства 100 демодуляции для демодуляции кода, полученного в результате модуляции, осуществленной с помощью устройства 1 модуляции, показанного на фиг. 9. Как показано на фиг. 10, в настоящем варианте входящий сигнал, переданный по заданному пути передачи, подается в блок 111 демодуляции и блок 221 идентификации (выявления) сигнала синхронизации. Блок 221 идентификации сигнала синхронизации использует входящий сигнал и сигнал, полученный из блока 111 демодуляции для идентификации (выявления) сигнала синхронизации, выводя сигнал синхронизации в блок 222 удаления сигнала синхронизации. Блок 222 удаления сигнала синхронизации удаляет сигнал синхронизации из демодулированного сигнала, подаваемого с блока 111 демодуляции, в соответствии с сигналом, сформированным на выходе блоком 221 идентификации сигнала синхронизации. Демодулированный сигнал с удаленными сигналами синхронизации затем подается в блок 112 удаления битов регулирования ЦСВ. Остальная конфигурация устройства такая же, как и в устройстве 100 демодуляции, показанном на фиг. 5.

Блок 221 идентификации сигнала синхронизации имеет встроенный счетчик для счета числа кодовых слов. Показания счетчика используются для определения позиции каждого сигнала синхронизации, которые вставлены в строку слов данных с заданными интервалами. После того, как позиция комбинации сигнала синхронизации выявлена, считывается бит #, определенный при модуляции. То есть считыва ется бит в начале сигнала синхронизации и выводится в блок 111 демодуляции. Если начальный (головной) бит - 1, то блок 111 демодуляции использует таблицу завершения табл. 2 при демодуляции кода, непосредственно предшествующего сигналу синхронизации. С другой стороны, если начальный бит - 0, то блок 111 демодуляции использует таблицу преобразования кодов в табл. 2 при демодуляции кода, непосредственно предшествующего сигналу синхронизации. Оставшиеся биты сигнала синхронизации отбрасываются, поскольку они не несут никакой информации.

Блок 221 идентификации сигнала синхронизации выдает сигнал идентификации для идентификации битов, составляющих сигнал синхронизации, в блок 222 удаления сигнала синхронизации. Блок 222 удаления сигнала синхронизации удаляет сигнал синхронизации из демодулированного сигнала, подаваемого с выхода блока 111 демодуляции, в соответствии с сигналом идентификации, сформированным на выходе блока 221 идентификации сигнала синхронизации. Демодулированный сигнал с удаленными сигналами синхронизации затем подается в блок 112 удаления битов регулирования ЦСВ.

Как описано выше, устройство 100 демодуляции, показанное на фиг. 10, использует таблицу преобразования табл. 2. Следует заметить, что табл. 3 также может быть использована. В этом случае, например, блок 221 идентификации сигнала синхронизации использует содержание (показания) счетчика для определения позиции каждого сигнала синхронизации, которые вставлены в строку слов данных с заданными интервалами. После того как позиция комбинации сигнала синхронизации идентифицирована, блок 221 идентификации сигнала синхронизации выдает сигналы, устанавливающие 3-битовые кодовые слова в начале и в конце комбинации сигнала синхронизации, для блока 111 демодуляции на запрос блока 111 демодуляции, который эти кодовые слова также демодулирует, поскольку каждое из них включает строку данных. Блок 221 идентификации сигнала синхронизации передает в блок 222 удаления сигнала синхронизации сигнал, устанавливающий биты уникальной комбинации сигнала синхронизации, исключающей кодовые слова, которые включают строки данных. Следовательно, блок 222 удаления сигнала синхронизации способен удалять только биты сигнала синхронизации, т.е. биты этой уникальной комбинации, устанавливаемой сигналом, полученным из блока 221 идентификации сигнала синхронизации.

Фиг. 11 - схема, показывающая пример кода для записи с введенными в него сигналами синхронизации и битами регулирования ЦСВ. В этом примере в качестве сигнала синхронизации используется 24-битовое кодовое слово. Регулирование ЦСВ выполняется с интервалами в 56 бит данных, а сигнал синхронизации вводится для каждых 5 выполнений регулирования ЦСВ. Таким образом, число кодовых слов, т.е. число канальных битов на каждый сигнал синхронизации:

24+(1+56+1+56+1+56+1+56+1+56+1)Х1,5= 453 кодовых слов (канальных битов).

Относительная избыточность, введенная в слова данных, составляет примерно 7,3%, как видно из нижеприведенных вычислений.

Количество данных = (56x5)1,5/453 = 420/ 453=0,927

Следовательно, относительная избыточность=1-0,927=0,0728=7,3%

Авторы настоящего изобретения и некоторые другие специалисты проводили моделирования, используя таблицы преобразования, описанные выше, для получения результатов модуляции. Результаты модуляции строки данных, включающей введенные биты регулирования ЦСВ, с ограниченными последовательными появлениями Тш1и, описаны ниже. При моделировании использовались табл. 2 и 3. Для сравнения было также проведено моделирование с использованием табл. 1 для обычной модуляции ОДС (1-7).

При моделировании регулирование ЦСВ выполнялось путем введения 1 бита регулирования ЦСВ на каждые 56 бит данных, случайных данных, содержащих 13,107,200 бит, составленных произвольно, и эти данные затем были преобразованы в строку кодовых слов (или последовательность канальных битов), используя таблицу кодового преобразования табл. 2 или 3. При другом моделировании случайные данные, содержащие 13,107,200 бит, составленных произвольно, преобразовывались в строку кодовых слов (или последовательность канальных битов), используя таблицу кодового преобразования табл. 1, а 2 канальных бита затем были вставлены в качестве битов регулирования ЦСВ для каждых 112 кодовых слов или 112 канальных битов полученной строки кодовых слов, для того чтобы выполнить регулирование ЦСВ.

Причина, по которой при моделировании с использованием табл. 2 или 3 1 бит регулирования ЦСВ был введен для каждых 56 бит данных, а при моделировании с использованием табл. 1 2 бита регулирования ЦСВ были введены для каждых 112 кодовых слов, состоит в том, чтобы сделать относительную избыточность, обусловленную битами регулирования ЦСВ, однородной для обоих моделирований. Если число битов, требующихся для регулирования ЦСВ, в одном случае отличается от этого числа в другом случае и относительная избыточность должна быть сделана однородной для обоих случаев, то табл. 2 или 3, которая позволяет выполнять регулирование ЦСВ с высокой степенью эффективности, обеспечивает хорошую характеристику низкочастотной полосы (полосы частот 54-88 МГц) по сравнению с табл. 1.

Числовые значения результатов моделирования вычислены следующим образом:

Кеи_си1 [от 1 до 101] количество появлений от 1 единичной минимальной серии до 10 последовательных минимальных серий.

Т_размер [от 2 до 10] количество появлений от серии 2Т до серии 1 0Т.

Сумма: Число битов

Всего: Число длин серий, т. е. общее число количества появлений серии 2Т, серии 3Т и т.д.

Средняя серия: (Сумма/Всего)

Численные значения распределения серий: (Т_размер [ί]* (1)/Сумма), где 1=2, 3, 4, ..., 10

Численные значения в строках от 2Т до 1 0Т табл. 6 представляют собой численные значения распределения серий.

Численные значения распределения последовательных минимальных серий:

(Кеи_си1[1]*(1))/Т_размер [2Т], где 1=1, 2, 3, 4, ..., 10.

Численные значения в строках КМТК(1)КМТК(9) табл. 6 представляют собой численные значения распределения последовательных минимальных серий.

Макс_КМТК: Максимальное число повторений пиковых ЦСВ с минимальными сериями: Пики вычисленных значений ЦСВ с положительной и отрицательной сторон, наблюдаемые в процессе выполнения регулирования ЦСВ на последовательности канальных битов.

Вычисление относительной избыточности, обусловленной введением 1 бита ЦСВ для каждых 56 бит данных, основано на том факте, что бит ЦСВ существует для любых 56 бит данных. Следовательно, относительная избыточность вычисляется следующим образом:

Относительная избыточность = 1/(1+56)= 1,75%

Вычисление относительной избыточности, обусловленной введением 2 битов ЦСВ для каждых 112 бит кода, основано на том факте, что бита ЦСВ существует для любых 112 бит кодовых слов. Следовательно, относительная избыточность вычисляется следующим образом:

Относительная избыточность = 2/(2+112)= 1,75%

Следовательно, в обоих случаях получается одна и та же избыточность.

Таблица 6

	Сравнение РР17	Без-ПСС (Нет регулирования ЦСВ)
Таблица 2 17РР-32	Таблица 3 17РР-52	Таблица 2 +2бита-ОС (Регулирование ЦСВ)
Среднее
Серия	3.3665	3.4048	3.3016	3.2868
Сумма	20011947	20011947	20011788	19660782
Всего	5944349	5877654	6061150	5981807
2Т	0.2256	0.2246	0.2417	0.1419
3Т	0.2217	0.2069	0.2234	0.2281
4Т	0.1948	0.1935	0.1902	0.1915

5Т	0.1499	0.1491	0.1502	0.1511
6Т	0.1109	0.1904	0.1135	0.1141
7Т	0.0579	0.0814	0.0561	0.0544
8Т	0.0392	0.0351	0.0218	0.0188
9Т	—	0.0023	---	---
10Т	—	0.0009	---	---
КМТК(1)	0.3837	0.3890	0.3628	0.3641
КМТК(2)	0.3107	0.3137	0.2884	0.2883
КМТК(3)	0.1738	0.1906	0.1717	0.1716
КМТК.(4)	0.0938	0.0806	0.0909	0.0907
КМТК(5)	0.0299	0.0228	0.0456	0.0452
КМТК(6)	0.0081	0.0033	0.0219	0.0217
КМТК.(7)	___	---	0.0100	0.0099
КМТК(8)	---	---	0.0047	0.0046
КМТК.(9)	---	---	0.0022	0.0022
МаКС
КМТК	6	6	18	18

пик ЦСВ #-36 до 36#-35 до 40*-46 до 43* -1783 до 343367 (#:56 бит данных+1бс бит, 1,75%) (*: 112сбит+2бс бита, 1,75%)

Приведенные выше результаты подтверждают, что, используя табл. 2 и 3, выполняется система ОДС (1,7), но, в то же время, минимальная и максимальная серии сохраняются, а число последовательных появлений минимальной серии ограничено 6. Кроме того, результаты ЦСВ подтверждают, что регулирование ЦСВ может выполняться в строке данных (т. е. значения пиковой ЦСВ заключены в заданном диапазоне) и в этом случае, поскольку эффективность битов регулирования ЦСВ высока, возможно получить компоненты низкочастотного диапазона, которые являются более подходящими, чем при обычном методе введения битов ЦСВ в строку кодовых слов (последовательность канальных битов). Результаты ЦСВ подтверждают, что в случае табл. 1 разность между положительной и отрицательной пиковыми ЦСВ составляет 89(=46+43), в то время как в случае табл. 2 и 3 эти разности составляют 72(=36+36) и 75(=35+40), соответственно, которые обе меньше, чем значение разности для табл. 1.

Из вышеприведенного описания очевидно, что по сравнению с традиционной системой ОДС (1-7), т.е. системой, базирующейся на табл. 1, так называемая 1 7РР система, использующая табл. 2 или 3, способна ограничивать число повторений минимальной серии самое большее 6. В результате, можно ожидать улучшение в отношении характеристики появления ошибок при высокой плотности на линии.

Кроме того, поскольку эффективность регулирования ЦСВ очень хорошая, то выполнение регулирования ЦСВ в 1 7РР системе с той же относительной избыточностью 1,75%, как и в традиционной системе ОДС(1-7), приводит к меньшей разности между отрицательными и положительными пиковыми значениями. В результате, поскольку низкочастотные компоненты могут быть подавлены, то могут стабильно выполняться операции записи/воспроизведения данных.

Более того, моделирование также было выполнено для проверки распространения ошибки демодуляции, вызванной сдвигом битов в последовательности канальных битов, генерированной из тех же случайных данных, как в описанном выше случае. Результат проверки указывает, что наихудшее распространение ошибки в 1 7РР системе составляет 3 байта. Однако этот результат также подтверждает, что частота действительной генерации ошибки почти 0, величина, указывающая не такое большое ухудшение по сравнению с традиционной системой ОДС (1-7). Были установлены средние коэффициенты ошибок в байтах: 1,014 байтов для табл. 1, 1,167 байтов для табл. 2 и 1,174 байтов для табл. 3. Следует заметить, что для таблиц преобразования, предложенных в настоящем изобретении, числовые значения коэффициента ошибок включают биты регулирования ЦСВ, а для традиционной системы ОДС (1-7) эти числовые значения не включают биты регулирования ЦСВ. То есть считается, что измерения не обязательно могут быть выполнены при одних и тех же условиях. Разница в условиях измерений может отрицательно влиять на числовые значения и, следовательно, при сравнении необходимо учитывать влияние этой разницы на численные значения.

Таблица 7

Ошибочные отклики на сдвиг

	Таблица 2	Таблица 3	Таблица 1
	17РР-32	1 7РР-52	2бита-!)С
Наихудший случай	3 байта	3 байта	2 байта
(бс биты)	Включены	Включены	Исключены
Ошибка в байте (0)	0.028	0.096	0.080
Ошибка в байте (1)	0.777	0.0635	0.826
Ошибка в байте (2)	0.195	0.268	0.094
Ошибка в байте (3)	0.000	0.001	---
Среднее

Коэффициент ошибок в байтах 1,167 байтов 1,174 байтов 1,014 байтов

Как описано выше, в настоящем варианте таблицы преобразования с минимальной серией б=1, максимальной серией к=7 и коэффициентом преобразования т/п=2/3 включают коды замещения для ограничения числа последовательных появлений длин минимальной серии, что приводит к следующим эффектам.

(1) Улучшается выполнение записи и воспроизведения при высокой плотности по линии и увеличивается допустимое отклонение по тангенциальному наклону.

(2) Возможность понизить число частей с низким уровнем, чтобы увеличить точность обработки волнового сигнала, такой как АСС (автоматическое регулирование усиления) и РЬЬ (система фазовой автоподстройки частоты) и, следовательно, улучшить общую характеристику.

(3) По сравнению с традиционной системой возможно выполнение конструкции с небольшой длиной пути в памяти из битов кода или др. и, следовательно, уменьшение размера электрической цепи.

Кроме того, остаток от деления на 2 количества 1 элементов в строке данных, имеющий величину 0 или 1, всегда будет равен остатку от деления на 2 количества 1 элементов в строке кодовых слов, полученной в результате преобразования строки данных, обеспечивая следующие дополнительные эффекты:

(4) Число избыточных битов для регулирования ЦСВ может быть уменьшено.

(5) При минимальной серии б=1 и параметрах преобразования (т, п) = (2, 3) регулирование ЦСВ может быть выполнено с 1,5битовым кодовым словом.

(6) Кроме того, при низкой относительной избыточности минимальная и максимальная серии б и к могут быть сохранены.

Более того, таблицы преобразования специально включают коды замещения для сохранения предела длины серии, приводя к следующим дополнительным эффектам:

(7) Таблицы компактны.

(8) Распространение ошибки модуляции, вызванной сдвигом битов, может быть прервано в том же состоянии, что и при традиционной системе, основанной на табл. 1.

Следует заметить, что в качестве носителя представления программы для представления компьютерной программы, которая должна быть выполнена для осуществления вышеописанного процесса обработки сигналов, дополнительно помимо носителя записи, такого как магнитные диск, могут быть использованы СОКОМ и полупроводниковая память, трассы (среды) связи, такие как сеть и ретранслятор.

Эффекты изобретения

Как описано выше, согласно устройству модуляции, заявленному по п. 1 , способу модуляции, заявленному по п.23, носителю представления программы, заявленному по п. 24, устройству демодуляции, заявленному по п.25, способу демодуляции, заявленному по п.28, и носителю представления программы, заявленному по п.29, процесс преобразования осуществляется на основе таблицы преобразования, устанавливающей правило преобразования, согласно которому остаток от деления на 2 числа 1 элементов в строке данных, имеющий величину 0 или 1, всегда будет равен остатку от деления на 2 числа 1 элементов в строке кодовых слов, полученной в результате преобразования строки данных, а коды преобразования таблицы преобразования содержат:

базовые коды для б=1, к=7, т=2 и п=3;

первые коды замещения для ограничения числа последовательных появлений минимальной серии б; и вторые коды замещения для сохранения предельной величины к длины серии.

В результате, регулирование ЦСВ может быть выполнено путем использования небольшого числа избыточных битов и строка кодовых слов может быть записана и воспроизведена с малым количеством ошибок при высокой плотности по линии. Кроме того, может быть подавлен рост распространения ошибки демодуляции, вызванной сдвигом бита.

Краткое описание чертежей

Варианты настоящего изобретения описаны со ссылками на следующие схемы, на которых фиг. 1 - блок-схема, представляющая типичную конфигурацию варианта осуществления устройства модуляции, предложенного в настоящем изобретении;

фиг. 2 - пояснительная схема, использованная для описания процесса обработки данных, осуществляемого блоком 11 определения/введения битов регулирования ЦСВ, выполненным в устройстве модуляции, показанном на фиг. 1;

фиг. 3 - блок-схема, представляющая типичную конфигурацию блока 12 модуляции, примененного в устройстве модуляции, показанном на фиг. 1;

фиг. 4 - схема, поясняющая процесс обработки данных, выполняемый блоком 12 модуляции, показанным на фиг. 3;

фиг. 5 - блок-схема, представляющая типичную конфигурацию варианта реализации устройства демодуляции, предложенного в настоящем изобретении;

фиг. 6 - блок-схема, представляющая типичную конфигурацию блока 111 демодуляции, примененного в устройстве демодуляции, показанном на фиг. 5;

фиг. 7 - пояснительная схема, использованная для описания процесса обработки данных, осуществляемого блоком 111 демодуляции, показанным на фиг. 6;

фиг. 8 - схема последовательности операций, использованная в качестве ссылки при пояснении операций, выполняемых блоком 112 удаления битов регулирования ЦСВ, применяемым в устройстве демодуляции, показанном на фиг. 5;

фиг. 9 - блок-схема, представляющая другую типичную конфигурацию варианта выполнения устройства модуляции, предложенного в настоящем изобретении;

фиг. 10 - блок-схема, представляющая другую типичную конфигурацию варианта выполнения устройства демодуляции, предложенного в настоящем изобретении; и фиг. 11 - схема, представляющая пример кода для записи с введенными в него сигналами синхронизации и битами регулирования ЦСВ.

Перечень основных цифровых позиций

Блок определения/введения битов регулирования ЦСВ

Блок модуляции

Блок кодирования БВНИ

Регистр сдвига

Блок оценки длины кодового ограничения

Блок детектирования кода ограничения последовательных появлений минимальной серии

Блок детектирования кода обеспечения предела длины серии

35-1 - 35-4 Блоки преобразования

Мультиплексор

Буфер

111 Блок демодуляции

112 Блок удаления битов регулирования ЦСВ

121 Компаратор

122 Блок оценки длины кодового ограничения

123 Блок детектирования кода ограничения последовательных появлений минимальной серии

124 Блок детектирования кода обеспечения предела длины серии

125-1 - 125-4 Блоки обратного преобразования

126 Мультиплексор

Claims

ФОРМУЛА ИЗОБРЕТЕНИЯ

1. Устройство модуляции для преобразования данных с базовой длиной данных т в неравномерный код (б, к; т, п; г) с базовой длиной η бит, где б - минимальная, а к - максимальная предельная величина длины серии, упомянутое устройство модуляции, отличающееся тем, что имеет средство преобразования для преобразования входных данных в код в соответствии с таблицей преобразования, причем упомянутая таблица преобразования устанавливает правило преобразования, в соответствии с которым остаток от деления на 2 числа 1 элементов в строке данных, имеющих величину 0 или 1, всегда будет равен остатку от деления на 2 числа 1 элементов в строке кодовых слов, полученной в результате преобразования упомянутой строки данных, а коды преобразования упомянутой таблицы преобразования содержат базовые коды для б=1, к=7, т=2, п=3;

первые коды замещения для ограничения числа последовательных появлений упомянутой минимальной серии б, и вторые коды замещения для сохранения упомянутой предельной величины к длины серии.
2. Устройство модуляции по п. 1, отличающееся тем, что число пар, каждая из которых содержит строку данных и строку кодов, состоящую из упомянутых базовых кодов, для длины 1=1 кодового ограничения меньше, чем 4 (=2^т=2²).
3. Устройство модуляции по п.1, отличающееся тем, что упомянутые базовые коды упомянутых таблиц преобразования имеют структуру с переменной длиной слова.
4. Устройство модуляции по п.1, отличающееся тем, что упомянутые базовые коды упомянутых таблиц преобразования включают код *0*, в котором символ * представляет собой неопределенный код, который является 0, если непосредственно предшествующее или последующее кодовое слово - 1, и 1, если упомянутое непосредственно предшествующее или последующее кодовое слово - 0, означая, что упомянутый код *0* либо 000, либо 101.
5. Устройство модуляции по п.1, отличающееся тем, что упомянутые коды преобразования упомянутых таблиц преобразования включают коды, каждый из которых определен путем обращения к непосредственно последующей строке кодовых слов или непосредственно последующей строке данных.
6. Устройство модуляции по п.1, отличающееся тем, что упомянутые коды преобразования упомянутых таблиц преобразования включают коды, каждый из которых определен путем обращения к непосредственно последующей строке кодовых слов или строке кодовых слов специального вида.
7. Устройство модуляции по п.5, отличающееся тем, что упомянутые коды, каждый из которых определен путем обращения к непосредственно последующей строке кодовых слов или непосредственно последующей строке данных, представляют собой упомянутые первые или вторые коды замещения.
8. Устройство модуляции по п.1, отли чающееся тем, что число пар, каждая из которых состоит из строки данных и кодовой строки, состоящей из упомянутых базовых кодов, для длины 1=1 кодового ограничения равно 4(=2^т=2²).
9. Устройство модуляции по п. 1 , отличающееся тем, что для длин ί кодового ограничения, равных 2 или больше, упомянутые коды преобразования все представляют собой упомя нутые первые и вторые коды замещения.
10. Устройство модуляции по п. 1 , отличающееся тем, что упомянутые коды преобразования для длины 1=2 кодового ограничения представляют собой коды для сохранения упомянутой минимальной серии б на 1.
11. Устройство модуляции по п. 1 , отличающееся тем, что упомянутые коды преобразования упомянутых таблиц преобразования включают коды, каждый из которых определен путем обращения к непосредственно предшествующей строке кодовых слов.
12. Устройство модуляции по п. 1 , отличающееся тем, что упомянутое устройство до полнительно имеет средство введения сигнала синхронизации для введения в произвольную позицию в упомянутой строке кодовых слов сигнала синхронизации, включающего уникальную комбинацию, не включенную в упомянутые коды преобразования упомянутой таблицы преобразования.
13. Устройство модуляции по п. 12, отличающееся тем, что упомянутая уникальная комбинация представляет собой комбинацию, которая нарушает упомянутую максимальную серию к.
14. Устройство модуляции по п. 12, отличающееся тем, что упомянутая уникальная комбинация представляет собой комбинацию, которая сохраняет упомянутую минимальную серию ά.
15. Устройство модуляции по п. 12, отличающееся тем, что уникальная комбинация в упомянутом сигнале синхронизации содержит 1 кодовое слово в его начале, выполняющее функцию бита соединения с кодовым словом, полученным в результате преобразования вплоть до непосредственно предшествующего данного, второй бит для сохранения упомянутой минимальной серии ά и третий бит.
16. Устройство модуляции по п. 12, отличающееся тем, что упомянутый сигнал синхронизации представляет собой, по размеру, по меньшей мере, 12 кодовых слов.
17. Устройство модуляции по п. 12, отличающееся тем, что для сигнала синхронизации размером, по меньшей мере, 21 кодовое слово, упомянутый сигнал синхронизации включает, по меньшей мере, 2 комбинации с максимальной серией к=8.
18. Устройство модуляции по п. 12, отличающееся тем, что упомянутые коды преобразования упомянутой таблицы преобразования включают коды завершения, каждый для завершения упомянутого кода, получающегося в результате преобразования.
19. Устройство модуляции по п. 18, отличающееся тем, что упомянутые коды завершения предписаны для упомянутых базовых кодов с длиной ί кодового ограничения, для которых число пар, каждая из которых содержит строку данных и кодовую строку, состоящую из упомянутых базовых кодов, меньше, чем 4(=2^т=2²), и устанавливают правило преобразования, согласно которому остаток от деления на 2 числа 1 элементов в строке данных, имеющий величину 0 или 1, всегда будет равен остатку от деления на 2 числа 1 элементов в строке кодовых слов, полученной в результате преобразования упомянутой строки данных.
20. Устройство модуляции по п. 18, отличающееся тем, что для выявления упомянутого кода завершения 1 кодовое слово в начале упомянутой комбинации сигнала синхронизации, выполняющее функцию бита соединения, устанавливается на 1, когда используется упомянутый код завершения, и на 0, когда упомянутый код завершения не используется.
21. Устройство модуляции по п. 12, отличающееся тем, что упомянутая уникальная комбинация расположена между 3 битами в начале упомянутого сигнала синхронизации и 3 битами в конце упомянутого сигнала синхронизации, а упомянутые 3 бита в начале и 3 бита в конце, каждый из них, используются в качестве перехода, содержащего смещенные данные и биты соединения.
22. Устройство модуляции по п.12, отличающееся тем, что головной первый из 3 битов в начале упомянутого сигнала синхронизации имеет величину, представляющую слова, данных до преобразования, имеющих вид тбитовых блоков; следующий второй из 3 битов устанавливается на 1 для того, чтобы указать упомянутый сигнал синхронизации; головной первый из 3 битов в конце упомянутого сигнала синхронизации устанавливается на 0 для того, чтобы указать упомянутый сигнал синхронизации; а следующий второй из упомянутых 3 битов в упомянутом конце имеет величину, представляющую упомянутые слова данных до преобразования, имеющих вид т-битовых блоков.
23. Устройство модуляции по п.1, отличающееся тем, что упомянутое устройство дополнительно имеет средство регулирования ЦСВ для регулирования ЦСВ входных данных и подачи упомянутой ЦСВ в упомянутое средство преобразования.
24. Устройство модуляции по п.1, отличающееся тем, что упомянутое средство преобразования содержит первое средство детектирования кода для детектирования упомянутых первых кодов замещения для ограничения числа последовательных появлений упомянутой минимальной серии ά, и второе средство детектирования кода для детектирования упомянутых вторых кодов замещения для сохранения предельной величины длины серии.
25. Способ модуляции, выполняемый в устройстве модуляции, для преобразования данных с базовой длиной данных т бит в неравномерный код (ά, к; т, п; г) с базовой длиной кода η бит, где ά - минимальная серия, а к предельная величина длины серии, отличающийся тем, что включает этап преобразования по преобразованию входных данных в код в соответствии с таблицей преобразования, при этом упомянутая таблица преобразования устанавливает правило преобразования, согласно которому остаток от деления на 2 числа 1 элементов в строке данных, имеющий величину 0 или 1, всегда будет равен остатку от деления на 2 числа 1 элементов в строке кодовых слов, получающейся в результате преобразования упомянутой строки данных, а коды преобразования упомянутой таблицы преобразования содержат базовые коды для ά=1, к=7, т=2 и п=3;

первые коды замещения для ограничения числа последовательных появлений упомянутой минимальной серии ά; и вторые коды замещения для сохранения упомянутой предельной величины к длины серии.
26. Носитель представления программы для представления программы по осуществлению обработки данных, включающей этап преобразования, с преобразованием входных данных в код в соответствии с данными таблицы преобразования в устройстве модуляции, для преобразования данных с базовой длиной данных т бит в неравномерный код (б, к; т, п; г) с базовой длиной кода η бит, где б -минимальная серия, а к - предельная величина длины серии, отличающийся тем, что упомянутая таблица преобразования устанавливает правило преобразования, в соответствии с которым остаток от деления на 2 числа 1 элементов в строке данных, имеющий величину 0 или 1, всегда будет равен остатку от деления на 2 числа 1 элементов в строке кодовых слов, полученной в результате преобразования упомянутой строки данных, а коды преобразования упомянутой таблицы преобразования содержат базовые коды для б=1, к=7, т=2 и п=3;

первые коды замещения для ограничения числа последовательных появлений упомянутой минимальной серии б; и вторые коды замещения для сохранения упомянутой предельной величины к длины серии.
27. Устройство демодуляции для преобразования неравномерного кода (б, к; т, п; г) с базовой длиной кода η бит в данные с базовой длиной данных т бит, где б - минимальная серия, а к - предельная величина длины серии, упомянутое устройство демодуляции, отличающееся тем, что имеет средство преобразования для преобразования входного кода в данные в соответствии с таблицей преобразования, при этом упомянутая таблица преобразования устанавливает правило преобразования, в соответствии с которым остаток от деления на 2 числа 1 элементов в строке данных, имеющий величину 0 или 1, всегда будет равен остатку от деления на 2 числа 1 элементов в строке кодовых слов, полученной в результате преобразования упомянутой строки данных, а коды преобразования упомянутой таблицы преобразования содержат базовые коды для б=1, к=7, т=2 и п=3, первые коды замещения для ограничения числа последовательных появлений упомянутой минимальной серии б, и вторые коды замещения для сохранения упомянутой предельной величины к длины серии.
28. Устройство демодуляции по п.27, отличающееся тем, что упомянутое устройство дополнительно имеет средство удаления битов для удаления избыточных битов, введенных в упомянутый код с заданными интервалами.
29. Устройство демодуляции по п.28, отличающееся тем, что упомянутые избыточные биты представляют собой биты ЦСВ или сигналы синхронизации.
30. Способ демодуляции, выполняемый в устройстве демодуляции, для преобразования неравномерного кода (б, к; т, п; г) с базовой длиной кода η бит в данные с базовой длиной данных т бит, где б - минимальная серия, а к предельная величина длины серии, упомянутый способ демодуляции, отличающийся тем, что имеет этап преобразования по преобразованию входного кода в данные в соответствии с таблицей преобразования, при этом упомянутая таблица преобразования устанавливает правило преобразования, в соответствии с которым остаток от деления на 2 числа 1 элементов в строке данных, имеющий величину 0 или 1, всегда будет равен остатку от деления на 2 числа 1 элементов в строке кодовых слов, полученной в результате преобразования упомянутой строки данных, а коды преобразования упомянутой таблицы преобразования содержат базовые коды для б=1, к=7, т=2 и п=3;

первые коды замещения для ограничения числа последовательных появлений упомянутой минимальной серии б; и вторые коды замещения для сохранения упомянутой предельной величины к длины серии.
31. Носитель представления программы для представления программы, включающей этап преобразования, с преобразованием входного кода в данные в соответствии с таблицей преобразования, в устройстве демодуляции для преобразования неравномерного кода (б, к; т, п; г) с базовой длиной кода η бит в данные с базовой длиной данных т бит, где б - минимальная серия, а к - предельная величина длины серии, отличающийся тем, что упомянутая таблица преобразования устанавливает правило преобразования, в соответствии с которым остаток от деления на 2 числа 1 элементов в строке данных, имеющий величину 0 или 1, всегда будет равен остатку от деления на 2 числа 1 элементов в строке кодовых слов, полученной в результате преобразования упомянутой строки данных, а коды преобразования упомянутой таблицы преобразования содержат базовые коды для б=1, к=7, т=2 и п=3, первые коды замещения для ограничения числа последовательных появлений упомянутой минимальной серии б, и вторые коды замещения для сохранения упомянутой предельной величины к длины серии.