DE69928911T2

DE69928911T2 - Als batterielader benutzbarer gleichstromwandler,und verfahren zum aufladen einer batterie

Info

Publication number: DE69928911T2
Application number: DE69928911T
Authority: DE
Inventors: Salvatore Pappalardo; Francesco Pulvirenti
Original assignee: STMicroelectronics SRL
Current assignee: STMicroelectronics SRL
Priority date: 1999-04-29
Filing date: 1999-04-29
Publication date: 2006-08-17
Anticipated expiration: 2019-04-30
Also published as: EP1049230A1; US6351110B1; EP1049230B1; DE69928911D1

Description

Die vorliegende Erfindung bezieht sich auf einen DC-DC-Wandler bzw. Gleichstromwandler, welcher als Batterieladegerät benutzbar ist, und auf ein Verfahren zum Laden einer Batterie.
Für das Laden von Batterien, z.B. von Batterien von Handys bzw. Mobiltelefonen, ist das Benutzen von DC-DC-Wandlern, welche als Batterieladegeräte arbeiten und in der Lage sind, verschiedene Ladealgorithmen für NiCd-, NiMH- und LiIon-Batterien auszuführen, bekannt.
In der EP-A-0 752 748 im Namen des vorliegenden Antragstellers wird z.B. ein Batterieladegerät mit vielfältiger Funktion, welches sich selbst als Versorgungsspannungsreguliergerät für batteriegespeiste Geräte konfiguriert, veröffentlicht.
1 stellt einen bekannten Abwärts-DC-DC-Wandler dar, welcher als ein Batterieladegerät nutzbar ist und schaltungsmäßig ähnlich zu dem ist, welcher in der EP-A-0 752 748 veröffentlicht ist.
Der DC-DC-Wandler, insgesamt durch die Referenzziffer 1 angezeigt, weist auf: einen Schalter 2, z.B. aus einem MOS-Transistor gebildet, dessen Öffnen und Schließen durch eine Treiberstufe 4 gesteuert wird und welcher einen ersten Anschluss bietet, welcher mit einer Versorgungsleitung 6 verbunden ist, welche bei der Spannung VCC vorgespannt ist, und einen zweiten Anschluss bietet, welcher über eine Diode 8 mit der Erde verbunden ist; eine Drossel 10 und einen Abtastwiderstand 12, welcher in Reihe zwischen dem zweiten Anschluss des Schalters 2 und einem Knoten 14 angeschlossen ist, welcher umgekehrt über eine Diode 16 an einem positiven Pol der Batterie 18 ange schlossen ist, welche zu laden ist, deren negativer Pol als mit der Erde verbunden dargeboten wird; einen Kondensator 20, welcher zwischen dem Knoten 14 und der Erde angeschlossen ist; und einen Spannungsteiler 22, welcher aus zwei Widerständen 24, 26 gebildet ist, welche parallel zur Batterie 18 angeschlossen sind, und welcher einen dazwischen liegenden Knoten 28 bietet, auf welchem dieser eine Spannung VFB liefert, durch das Teilungsverhältnis proportional zur Spannung VBAT, welche zwischen den Polen der Batterie 18 gegenwärtig ist.
Der DC-DC-Wandler 1 weist ferner auf: einen Differentialspannungsfehlerverstärker 30, welcher einen invertierenden Anschluss bietet, welcher zu dem dazwischen liegenden Knoten 28 des Spannungsteilers 22 angeschlossen ist und welcher von dem letzteren die Spannung VFB empfängt, einen nicht invertierenden Anschluss, welcher eine Referenzspannung VREF empfängt, und einen Ausgangsanschluss, welcher an einem Ausgangsknoten 32 angeschlossen ist; einen Differentialstromfehlerverstärker 34, welcher einen invertierenden Anschluss und einen nicht invertierenden Anschluss bietet, welcher über den Abtastwiderstand 12 angeschlossen ist, und einen Ausgangsanschluss, welcher mit einem Knoten 36 einer Ausgangsstufe 38 des Spannungsfehlerverstärkers 30 verbunden ist, welcher damit zwischen dem Spannungsfehlerverstärker 30 und dem Stromfehlerverstärker 34 geteilt wird; und einen Offset-Spannungsgenerator 40, welcher eine Offset-Spannung VOFFS liefert und welcher zwischen dem invertierenden Anschluss des Stromfehlerverstärkers 34 und einem Anschluss des Abtastwiderstandes 12 angeordnet ist.
Der Spannungsfehlerverstärker 30 und der Stromfehlerverstärker 34 werden über jeweils die Stromgeneratoren 44, 46 vorgespannt, welche jeweils einen Vorstrom IV und einen Vorstrom IP liefern, welche beide einen konstanten Wert aufweisen.
Die Funktion des Offset-Spannungsgenerators 40 besteht darin, dass er den Ladestrom IBAT der Batterie 18 programmiert. In der Tat, wenn der Stromfehlerverstärker 34 ausgeglichen wird, d.h. wenn die Spannung zwischen dem invertierenden Anschluss und dem nicht invertierenden Anschluss im Wesentlichen null ist, fließt in dem Abtastwiderstand 12 ein Strom, welcher einen Spannungsabfall über ihm bestimmt, welcher gleich und mit umgekehrtem Vorzeichen der Offset-Spannung VOFFS ist, und dieser Strom definiert den Batterieladestrom IBAT. Um einen 1-A-Batterieladestrom zu programmieren, wobei ein 0,1-Ω-Abtastwiderstand benutzt wird, ist es beispielsweise ausreichend, eine Offset-Spannung von 100 mV zu erzeugen.
Schließlich weist der DC-DC-Wandler 1 ein Null-Pol-Kompensationsnetzwerk 48 auf, welches beinhaltet: einen Widerstand 50 und einen Kondensator 52, welche in Reihe zwischen dem Ausgangsknoten 32 und der Erde verbunden sind; und einen Differentialkomparator 54, welcher als PWM-(Pulsbreitenmodulator-) Komparator bekannt ist, welcher einen invertierenden Anschluss bietet, welcher eine Vergleichsspannung VC empfängt, welche eine Sägezahnwellenform besitzt, einen nicht-invertierenden Anschluss, welcher an dem Ausgangsknoten 32 angeschlossen ist, und einen Ausgangsanschluss, welcher an dem Eingang der Treiberstufe 4 des Schalters 2 angeschlossen ist, welcher grundsätzlich als ein Pulsbreitemodulator arbeitet und welcher an einem Ausgang eine Spannung liefert, welche eine Rechteckwellenform besitzt und dessen Tastgrad eine Funktion der Spannung ist, die auf dem Knoten 32 vorhanden ist.
Die Ausgangsstufe 38 des Spannungsfehlerverstärkers 30 weist auf: einen Stromspiegel 60, welcher einen ersten und einen zweiten NMOS-Transistor M11, M12 beinhaltet, welche Gate-Anschlüsse besitzen, die miteinander und an dem Drain-Anschluss des Transistors M11 angeschlossen sind, Quellanschlüsse, welche an der Erde angeschlossen sind, und Drain- Anschlüsse, welche an den jeweiligen Lasten angeschlossen sind, von denen jede aus einem PMOS-Transistor M9, M10 besteht, welche umgekehrt an einer Versorgungsleitung 80 angeschlossen sind, welche auf die Spannung VREG eingestellt ist. Zusätzlich definiert der Drain-Anschluss des Transistors M11 den Knoten 36, an welchem der Ausgangsanschluss des Stromfehlerverstärkers 34 angeschlossen ist.
Die Betriebsweise des DC-DC-Wandlers 1 ist wie folgt. Während der Batterieaufladephase dominiert der Stromfehlerverstärker 34 über dem Spannungsfehlerverstärker, und der DC-DC-Wandler 1 arbeitet in einem Stromregelzustand, wobei er sich als ein Konstantstromgenerator verhält und die Spannung reguliert, welche über dem Abtastwiderstand 12 vorhanden ist, so dass diese einen Wert gleich dem der Offset-Spannung VOFFS annehmen wird, welche über dem Offset-Spannungsgenerator 40 zugeliefert wird.
Speziell während der Stromregulierphase liefert der Stromfehlerverstärker 34 an einem Ausgang den Strom IOUT, welcher für das Aufrechterhalten der Ausgangsstufe 38 im Gleichgewicht für die gesamte Dauer der Batterieaufladephase notwendig ist, und steuert über den Komparator 54 den Tastgrad des Signals, welches durch den Komparator 54 selbst geliefert wird, um so die Spannungen, welche auf seinen eigenen invertierenden und nicht invertierenden Anschlüssen vorhanden sind, gleich zu machen.
Der Stromfehlerverstärker 34 führt eine negative Rückkopplung aus. In der Tat führt eine mögliche Veränderung in dem Batterieladestrom IBAT zu einer Unausgeglichenheit des Stromfehlerverstärkers 34 mit einer konsequenten Variation in der Spannung des Ausgangsknotens 32 und deshalb des Tastgrades des Ausgangssignals des Komparators 54, welcher dazu dient, den programmierten Wert des Batterieladestromes IBAT wiederherzustellen.
Während der Stromregelphase wird die Batterie 18 somit mit einem konstanten Strom entsprechend dem wert aufgeladen, welcher über den Offset-Spannungsgenerator 40 programmiert ist, und die Batteriespannung VBAT erhöht sich fortschreitend in Richtung des Vollaufladewerts VFIN, auf welchen die Spannung der Batterie 18 zu bringen ist.
Der Stromfehlerverstärker 34 herrscht über den Spannungsfehlerverstärker 30 so lange, wie der Spannungsfehlerverstärker 30 unausgeglichen ist, d.h. so lange, wie die Spannung VFB niedriger als die Referenzspannung VREF ist, und von daher ist die Differentialeingangsspannung ΔV = VREF – VFB, welche zwischen den Eingangsanschlüssen des Spannungsfehlerverstärkers 30 vorhanden ist, positiv.
Wenn sich die Batteriespannung VBAT dem vollen Ladewert VFIN nähert, nähert sich die Differentialeingangsspannung ΔV = VREF – VFB, welche zwischen den Eingangsanschlüssen des Spannungsfehlerverstärkers 30 vorhanden ist, null, der Stromfehlerverstärker 34 kommt aus dem Gleichgewicht, während der Spannungsfehlerverstärker 30 im Gleichgewicht ist und damit über den Stromfehlerverstärker 34 vorherrscht, wobei er somit einen Abfall in dem Batterieladestrom IBAT einprägt; der DC-DC-Wandler 1 tritt deshalb in die Spannungsregulierphase ein, in welcher der Spannungsfehlerverstärker 30 die Batteriespannung VBAT steuert.
2 zeigt ein detaillierteres Schaltbild des Stromfehlerverstärkers 34 und des Spannungsfehlerverstärkers 30, in welchem die Teile, welche identisch oder äquivalent zu denen der 1 sind, durch die gleichen Referenzziffern oder -buchstaben gekennzeichnet sind.
Entsprechend zu dem, was in 2 dargestellt ist, bietet der Stromfehlerverstärker 34 eine Differentialeingangsstufe 70 mit PNP-bipolaren Transistoren in Darlington-Konfiguration, so, als wenn er mit der Erde kompatibel ist.
Im Detail weist die Differentialeingangsstufe 70 auf: ein Paar von PNP-bipolaren Transistoren Q1, Q2, welche in differentieller Konfiguration angeschlossen sind, welche miteinander und mit dem Stromgenerator 46 verbunden sind, welcher den Vorstrom IP liefert, wobei der Stromgenerator 46 umgekehrt mit der Versorgungsleitung 6 verbunden ist, Kollektoranschlüsse, welche mit den jeweiligen Lasten verbunden sind, und Basisanschlüsse, welche mit den Emitteranschlüssen der jeweiligen PNP-bipolaren Transistoren Q3, Q4 verbunden sind, welche zusammen mit den Transistoren Q1 und Q2 zwei Darlington-Paare definieren und welche Kollektoranschlüsse bieten, welche mit der Erde verbunden sind, und Basisanschlüsse, welche über dem Abtastwiderstand 12 angeschlossen sind.
Die Differentialeingangsstufe 70 weist ferner auf: ein Paar von Stromgeneratoren 72, welche gleiche Ströme IOFFS liefern und welche zwischen dem Basisanschluss des Transistors Q1 bzw. des Transistor Q2 und der Versorgungsleitung 6 angeschlossen sind; und einen Widerstand 74, welcher zwischen dem Basisanschluss des Transistors Q1 und dem Emitteranschluss des Transistors Q3 angeordnet ist und zusammen mit dem Stromgenerator 72 den Offset-Spannungsgenerator 40 (1) definiert, welcher zuvor beschrieben wurde.
Die Last des Transistors Q2 besteht aus einem NPN-bipolaren Transistor Q6, welcher über eine Diode angeschlossen ist, d.h. welcher mit seinem Emitteranschluss mit der Erde verbunden ist und mit den Basis- und Kollektoranschlüssen miteinander und mit dem Kollektoranschluss des bipolaren Transistors Q2 verbunden ist.
Die Last des Transistors Q1 besteht aus einem der zwei NPN-bipolaren Transistoren Q5, Q7, welche einen Stromspiegel 76 bilden, welcher ein Einheitsspiegelverhältnis besitzt. Speziell bieten die Transistoren Q5, Q7 Emitteranschlüsse, welche mit der Erde verbunden sind, und Basisanschlüsse, welche miteinander verbunden sind; zusätzlich ist der Transistor Q5 über eine Diode angeschlossen und stellt die Last des Transistors Q1 dar, d.h. er bietet den Kollektoranschluss, der sowohl an seinem eigenen Basisanschluss als auch an dem Kollektoranschluss des Transistors Q1 angeschlossen ist, während der Kollektoranschluss des Transistors Q7 an einem der zwei PMOS-Transistoren MA, MB angeschlossen ist, welche einen Stromspiegel 78 bilden, welcher ein Einheitsspiegelverhältnis besitzt. Die Transistoren MA, MB bieten Quellanschlüsse, welche mit der Versorgungsleitung 80 verbunden sind, welche auf die Spannung VREG gesetzt ist, und Gate-Anschlüsse, welche miteinander und mit dem Drain-Anschluss des Transistors MA verbunden sind, welcher umgekehrt mit dem Kollektoranschluss des Transistors Q7 verbunden ist; zusätzlich stellt der Drain-Anschluss des Transistors MB den Ausgangsanschluss des Stromfehlerverstärkers 34 dar, auf welchem der Strom IOUT geliefert wird und welcher mit dem Knoten 36 der Ausgangsstufe 38 des Spannungsfehlerverstärkers 30 verbunden ist.
Der Spannungsfehlerverstärker 30 weist auf: eine Differentialeingangsstufe 84, welche aus einem Paar von PMOS-Transistoren M1, M2 gebildet ist, welche in differentieller Konfiguration verbunden sind und welche die Quellanschlüsse bieten, welche miteinander und mit dem Stromgenerator 44 verbunden sind, welcher den Vorstrom IV liefert, welcher umgekehrt mit der Versorgungsleitung 80 verbunden ist, Drain-Anschlüsse, welche mit den jeweiligen Lasten verbunden sind und Gate-Anschlüsse, welche die Spannung VREF und die Spannung VFB empfangen.
Die Last des Transistors M1 besteht aus einem der zwei NMOS-Transistoren M3, M5, welche einen Stromspiegel 86 bilden, welcher ein Einheitsspiegelverhältnis besitzt, während die Last des Transistors M2 aus einem der zwei NMOS-Transistoren M4, M6 besteht, welche einen Stromspiegel 88 bilden, welcher ein Einheitsspiegelverhältnis besitzt.
Speziell bieten die Transistoren M3 und M5 Quellanschlüsse, welche mit der Erde verbunden sind, und Gate-Anschlüsse, welche miteinander verbunden sind. Zusätzlich ist der Transistor M3 über eine Diode angeschlossen und stellt die Last des Transistors M1 dar, d.h. er bietet den Drain-Anschluss, welcher sowohl mit seinem eigenen Gate-Anschluss als auch mit dem Drain-Anschluss des Transistors M1 verbunden ist. Die Transistoren M4 und M6 bieten Quellanschlüsse, welche mit der Erde verbunden sind, und Gate-Anschlüsse, welche miteinander verbunden sind; zusätzlich ist der Transistor M4 über eine Diode angeschlossen und stellt die Last des Transistors M2 dar, d.h. er bietet den Drain-Anschluss, welcher sowohl mit seinem eigenen Gate-Anschluss als auch mit dem Drain-Anschluss des Transistors M2 verbunden ist.
Der Drain-Anschluss des Transistors M5 ist mit einem der zwei PMOS-Transistoren M7, M9 verbunden, welche einen Stromspiegel 90 bilden, welcher ein Einheitsspiegelverhältnis besitzt, während der Drain-Anschluss des Transistors M6 mit einem der zwei PMOS-Transistoren M8, M10 verbunden ist, welche einen Stromspiegel 92 bilden, welcher ein Spiegelverhältnis gleich N besitzt.
Speziell die Transistoren M7 und M9 bieten Quellanschlüsse, welche mit der Versorgungsleitung 80 verbunden sind, und Gate-Anschlüsse, welche miteinander verbunden sind; zusätzlich ist der Transistor M7 über eine Diode angeschlossen und stellt die Last für den Transistor M5 dar, d.h. er bietet den Drain- Anschluss, welcher sowohl mit seinem eigenen Gate-Anschluss als auch mit dem Drain-Anschluss des Transistors M5 verbunden ist. Die Transistoren M8 und M10 bieten Quellanschlüsse, welche mit der Versorgungsleitung 80 verbunden sind, und Gate-Anschlüsse, welche miteinander verbunden sind; zusätzlich ist der Transistor M8 über eine Diode angeschlossen und stellt die Last des Transistors M6 dar, d.h. er bietet den Drain-Anschluss, welcher sowohl mit seinem eigenen Gate-Anschluss als auch mit dem Drain-Anschluss des Transistors M6 verbunden ist.
Der Drain-Anschluss des Transistors M9 ist mit einem ersten der zwei NMOS-Transistoren M11, M12 verbunden, welche einen Stromspiegel 94 bilden, welche ein Spiegelverhältnis gleich zu N besitzen, während der Drain-Anschluss des Transistors M10 mit dem zweiten der zwei Transistoren M11, M12 des Stromspiegels 94 verbunden ist. Speziell bieten die Transistoren M11 und M12 Quellanschlüsse, welche mit der Erde verbunden sind, und Gate-Anschlüsse, welche miteinander verbunden sind; zusätzlich ist der Transistor M11 über eine Diode angeschlossen und stellt die Last des Transistors M9 dar, d.h. er bietet den Drain-Anschluss, welcher sowohl mit seinem eigenen Gate-Anschluss als auch mit dem Drain-Anschluss des Transistors M9 verbunden ist, während der Transistor M12 die Last des Transistors M10 darstellt und den Drain-Anschluss bietet, welcher mit dem Drain-Anschluss des Transistors M10 verbunden ist. Die Drain-Anschlüsse der Transistoren M9 und M11 definieren ferner den Knoten 36, an welchem der Drain-Anschluss des Transistors MB angeschlossen ist.
3 stellt detaillierter das Schaltbild des Stromgenerators 46 dar, welcher den Vorstrom IP liefert. Entsprechend der Darstellung von 3 ist der Stromgenerator 46 aus vier PMOS-Transistoren MS1, MS2, MS3 und MS4 gebildet, welche in einer derartigen Weise angeschlossen sind, dass sie zwei Stromspie gel definieren, welche entsprechend einer Kaskadenstruktur eingestellt sind, um so die Ausgangsimpedanz des Stromgenerators 46 zu erhöhen, um den Vorstrom IP, welcher an der Eingangsstufe 70 geliefert wird, präziser zu machen.
Speziell bietet der Transistor MS4 den Gate-Anschluss, welcher mit dem Gate-Anschluss des Transistors MS2 verbunden ist, den Drain-Anschluss, welcher mit den Emitter-Anschlüssen der Transistoren Q1 und Q2 verbunden ist, und den Quellanschluss, welcher mit dem Drain-Anschluss des Transistors MS3 verbunden ist, welcher umgekehrt seinen Quellanschluss, welcher mit der Versorgungsleitung 6 verbunden ist, und seinen Gate-Anschluss bietet, welcher mit dem Gate-Anschluss des Transistors MS1 verbunden ist.
Der Transistor MS1 bietet seinen Quellanschluss, welcher mit der Versorgungsleitung 6 verbunden ist, und seinen Drain-Anschluss, welcher mit dem Quellanschluss des Transistors MS2 verbunden ist, welcher umgekehrt seinen Drain-Anschluss bietet, welcher mit einem Stromgenerator 96 verbunden ist, welcher einen Referenzstrom IPO liefert und welcher umgekehrt mit der Erde verbunden ist.
Ein Nachteil des oben beschriebenen DC-DC-Wandlers 1 liegt in der Schaltungstopologie, mit welcher der Stromgenerator 46 hergestellt ist, indem diese Schaltungstopologie eine anomale Betriebsweise des DC-DC-Wandlers 1 verursacht, wenn die volle Ladespannung VFIN, auf welche die Batteriespannung am Ende der Aufladung gebracht werden muss, sehr nahe an der Spannung VCC ist, auf welche die Versorgungsleitung 6 eingestellt ist.
Tatsächlich fährt während der Ladephase bei konstantem Strom die Batteriespannung VBAT fort, sich allmählich in Richtung des vollen Ladewertes VFIN zu erhöhen, und, um der Regelung wegen weiter richtig zu arbeiten, müssen die Transistoren MS3 und MS4, welche den Strom IP spiegeln, im Sättigungsbereich arbeiten, d.h. für jeden von ihnen muss VDS > VGS – VTH sein, wobei die Spannung VDS die Spannung zwischen den Drain- und Quell-Anschlüssen ist, die Spannung VGS die Spannung zwischen den Gate- und Quellanschlüssen ist und die Spannung VTH die Schwellwertspannung der Transistoren MS3 und MS4 ist.
Wenn man mit VSAT die Spannung, welche über den Transistoren MS3 und MS4 gegenwärtig ist, d.h. die Spannung, welche zwischen der Versorgungsleitung 6, welche auf die Spannung VCC eingestellt ist, und der Spannung der Emitter-Anschlüsse der Transistoren Q1 und Q2 der Eingangsstufe 70 gegenwärtig ist, mit VDS_MS3 und VDS_MS4 die Spannungen, welche zwischen den Drain- und Quellanschlüssen der Transistoren MS3 bzw. MS4 gegenwärtig sind, mit VCS1 und VCS2 die Spannungen, welche an den Basisanschlüssen der Transistoren Q4 bzw. Q3 gegenwärtig sind, und mit VBE_Q1, VBE_Q2, VBE_Q3 und VBE_Q4 die Spannungen, welche zwischen den Basis- und Emitteranschlüssen der Transistoren Q1, Q2, Q3 und Q4 jeweils gegenwärtig sind, bezeichnet, gilt: VSAT = VDSMS3 + VDSMS4 = VCC – VCS1 – VBEQ2 – VBEQ 4 = VCC – VCS2 – VOFFS – VBEQ1 – VBEQ3 woraus sich ergibt, dass die Spannung VSAT abnimmt, wenn sich die Spannung VCS2, d.h. die Batteriespannung VBAT, erhöht.
Wenn der volle Ladewert VFIN der Batteriespannung VBAT nahe der Spannung VCC ist, nimmt die Spannung VSAT bis zu einem derartigen Punkt ab, dass die Transistoren MS3 und MS4 im Triodenbereich arbeiten, und dies bedeutet, dass der Bias- bzw. Vor-Strom IP kleiner sein wird als der Referenzstrom IP0, welcher notwendig ist, um den DC-DC-Wandler 1 in dem oben beschriebenen Stromregulierzustand arbeiten zu lassen.
Wenn der erforderliche Strom IOUT unverändert bleibt, wird folglich der Strom, welcher in dem Transistor Q2 fließt, kleiner sein als der Strom, welcher in dem Transistor Q2 fließt, bevor die Transistoren MS3 und MS4 in den Triodenbereich eingetreten sind, und dies bringt mit sich, dass der Strom, welcher in dem Transistor Q1 fließt, größer sein wird als der Strom, welcher in dem Transistor Q2 fließt, und dies, weil die Eingangsstufe 70 des Stromfehlerverstärkers 34 nicht länger ausgeglichen ist. Seit dem Zeitpunkt jedoch, seit dem die Transistoren Q1 und Q2 ihre Emitter-Anschlüsse zusammengekoppelt haben, bedeutet dies auch, dass die Basis-Emitter-Spannung des Transistors Q1 kleiner ist als die Basis-Emitter-Spannung des Transistors Q2, und deshalb unterscheidet sich die Spannung VCS2, welche an dem Basisanschluss des Transistors Q3 vorhanden ist, von der Spannung VCS1, welche an dem Basisanschluss des Transistors Q4 vorhanden ist, um einen Betrag größer als die Offset-Spannung VOFFS, d.h. zwischen den invertierenden und nicht invertierenden Anschlüssen des Stromfehlerverstärkers 34 gibt es eine Differentialspannung, welche größer als die Offset-Spannung VOFFS ist.
Folglich wird dann der Batterieladestrom IBAT nicht länger auf dem programmierten Wert gehalten, sondern beginnt sich mehr und mehr zu erhöhen. Tatsächlich wird, wenn sich die Batteriespannung VBAT erhöht, und von daher in ähnlicher Weise die Spannung VCS2, der Betrag des Ungleichgewichtes des Stromfehlerverstärkers 34 größer, indem die Spannung VSAT abnimmt, die Transistoren MS3 und MS4 zunehmend in dem Triodenbereich arbeiten und der Bias-Strom IP fortfährt, abzunehmen.
Der Ladestrom stellt somit einen Spitzenwert dar, bei welchem die Spannung VBAT, welche bei konstantem Strom einem linearen Verlauf folgt, nun einer scharfen Erhöhung unterliegt, wobei sie in geringerer Zeit einen Endwert erreicht, welcher bei ei nigen Gegebenheiten auch unterschiedlich von dem vollen Ladewert VFIN sein kann.
4 gibt die Verläufe bzw. die Abhängigkeit des Batterieladestromes IBAT und der Batteriespannung VBAT als Funktion der Zeit wieder, welche das anomale Verhalten des DC-DC-Wandlers 1 zeigen, wenn die volle Ladespannung VFIN nahe der Spannung VCC der Versorgungsleitung 6 ist.
Der Spitzenwert des Ladestromes IBAT und sein zeitliches Verhalten hängen von vielen Faktoren ab, u.a. von dem Unterschied zwischen der Spannung VCC der Versorgungsleitung 6 und der vollen Ladespannung VFIN der Batterie 18 und der Zeitkonstanten des Kompensationsnetzwerkes 48, welche das zeitliche Ansprechen des DC-DC-Wandlers aufgrund einer Änderung der Betriebszustände beeinflusst.
Auf jeden Fall tendiert die Spannung, welche am Ausgangsknoten 32 vorhanden ist, an welchen die Ausgangsstufe 38, welche sich der Stromfehlerverstärker 34 und der Spannungsfehlerverstärker 30 teilen, angeschlossen ist, sich zu erhöhen, wobei die Treiberstufe 4 des Schalters 2 gezwungen wird, mit einem sich weiter erhöhenden Abtastzyklus zu arbeiten, und dies bedeutet, dass es abhängig von dem Wert des Unterschiedes zwischen der Spannung VCC der Versorgungsleitung 6 und der vollen Batterieladespannung VFIN und von dem Batterieladezustand in dem Moment, in welchem die Transistoren MS3 und MS4 in den Triodenbereich eintreten, passieren kann, dass die Spannung des Knotens 32 hohe Werte erreicht, so dass der Transistor M10 der Ausgangsstufe 38, welchen sich der Spannungsfehlerverstärker 30 und der Stromfehlerverstärker 34 teilen, gezwungen wird, in dem Triodenbereich zu arbeiten. Unter diesen Bedingungen fällt der Strom, welcher durch den Transistor M10 geliefert wird, rapide ab, und folglich wird der Ladestrom IBAT einem scharfen Abfall nach dem Spitzenwert unterliegen, da der Stromfehler verstärker 34 vollständig unausgeglichen sein wird, und der Strom IOUT, welcher von ihm geliefert wird und von dem erforderlich ist, den Knoten 32 auszubalancieren, wird ein sehr kleiner Bruchteil des Bias-Stromes IP sein und wird nahezu insgesamt im Transistor Q2 fließen. Die Batterie 18 wird so weiterhin mit einem sehr kleinen Strom geladen.
In der Praxis, wenn der volle Ladewert VFIN der Spannung VBAT der Batterie 18 nahe der Spannung VCC ist, ist der DC-DC-Wandler nicht länger in der Lage, einen konstanten Ladestrom IBAT an die Batterie 18 zu liefern, welche plötzlichen Spannungsvariationen unterliegt, die sie zerstören können.
Zusätzlich, wenn die Dauer des Stromspitzenwertes, welcher in dieser Phase auftritt, ein bestimmtes Zeitintervall überschreitet, kann der hohe Stromwert, welchen der DC-DC-Wandler 1 zuliefert, in dieser Phase den DC-DC-Wandler selbst zerstören.
Ziel der vorliegenden Erfindung ist es, einen DC-DC-Wandler zu liefern, welcher als Batterieladegerät nutzbar ist, welcher in der Lage ist, die Batterie zu schützen, dass sie gegen die Stromwerte- bzw. -spitzen geladen wird, welche erzeugt werden, wenn die volle Ladespannung VFIN, auf welche die Batteriespannung zu bringen ist, nahe an der Spannung VCC ist, mit welcher der Stromfehlerverstärker beliefert wird.
Ein weiteres Ziel der vorliegenden Erfindung ist es, ein Verfahren zum Laden einer Batterie zu liefern, welches mit Hilfe eines DC-DC-Wandlers ausgeführt wird, welcher in der Lage ist, die Batterie zu schützen, die durch ihn entgegen den Stromspitzenwerten aufgeladen wird, welche erzeugt werden, wenn die volle Ladespannung VFIN, auf welche die Batteriespannung zu bringen ist, nahe an der Spannung VCC ist, mit welcher der Stromfehlerverstärker beliefert wird.
Entsprechend der vorliegenden Erfindung wird ein DC-DC-Wandler geliefert, welcher als ein Batterieladegerät nutzbar ist, wie er in Anspruch 1 definiert wird.
Entsprechend der vorliegenden Erfindung wird darüber hinaus ein Verfahren zum Laden einer Batterie geliefert, wie es in Anspruch 8 definiert ist.
Zu einem besseren Verständnis der vorliegenden Erfindung wird nun eine bevorzugte Ausführungsform derselben beschrieben, einfach zu dem Zweck, ein nicht eingrenzendes Beispiel zu liefern, mit Bezug auf die beigefügten Zeichnungen, in welchen:
1 ein Schaltbild eines DC-DC-Wandlers zeigt, welcher als ein Batterieladegerät genutzt werden kann;
2 und 3 detailliertere Schaltbilder von Verstärkern zeigen, welche ein Teil des DC-DC-Wandlers der 1 bilden;
4 die Abhängigkeit des Ladestromes und der Spannung einer Batterie zeigt, welche durch Nutzen des DC-DC-Wandlers der 1 aufgeladen wird;
5 ein detailliertes Schaltbild eines Verstärkers zeigt, welcher einen Teil des DC-DC-Wandlers entsprechend der vorliegenden Erfindung bildet; und
6 die Abhängigkeit des Ladestromes einer Batterie zeigt, welche durch Nutzen des DC-DC-Wandlers entsprechend der vorliegenden Erfindung aufgeladen wird.
Die vorliegende Erfindung basiert auf dem Grundsatz des Definierens eines Strom-Shunt-Pfades, welcher den Zweck hat, einen Teil des Bias-Stromes IP zu shunten, welcher der Eingangsstufe des Stromfehlerverstärkers zugeführt wird, bevor die Batteriespannung solche Werte erreicht, dass sie die Transistoren MS3 und MS4 dazu bringt, in den Triodenarbeitsbereich einzutreten, um so den Wandler und die Batterie zu schützen, dass dieser von plötzlichen Stromspitzenwerten geladen wird, welche unter Betriebszuständen auftreten können, wie sie vorher beschrieben wurden, d.h. wenn die volle Batterieladespannung VFIN nahe an der Spannung VCC ist.
5 zeigt das Schaltbild eines Stromfehlerverstärkers, welcher entsprechend der vorliegenden Erfindung hergestellt ist, in welchem Teile, welche identisch oder äquivalent zu denen des Stromfehlerverstärkers sind, welcher in den 2 und 3 dargestellt wird, mit den gleichen Referenzzahlen identifiziert sind.
Im Einzelnen unterscheidet sich entsprechend der vorliegenden Erfindung der Stromfehlerverstärker, welcher als Ganzes mit der Nummer 34' angezeigt ist, von dem Stromfehlerverstärker 34 darin, dass er eine Schutzstufe 100 aufweist, welche parallel zum Stromgenerator 46 angeschlossen ist.
Speziell weist die Schutzstufe 100 zwei Transistoren QA und QB auf, welche die gleiche Fläche besitzen und vom gleichen Typ sind, wie die Transistoren Q1 und Q2 der Eingangsstufe 70. Speziell ist der Transistor QA über eine Diode angeschlossen und bietet einen Emitter-Anschluss, welcher an einen Widerstand 104 angeschlossen ist, umgekehrt angeschlossen an die Versorgungsleitung 6, einen Kollektoranschluss, welcher an einen Stromgenerator 106 angeschlossen ist, umgekehrt an die Erde angeschlossen ist und einen konstanten Referenzstrom IR liefert, und einen Basisanschluss, welcher an seinen eigenen Kollektoranschluss und an den Basisanschluss des Transistors QB angeschlossen ist. Der Transistor QB bietet ferner einen Kollektoranschluss, welcher an den Kollektoranschluss des Transistors Q1 angeschlossen ist, und einen Emitter-Anschluss, welcher an den Drain-Anschluss eines NMOS-Transistors MS5 angeschlossen ist, welcher eine Abmessung besitzt, welche der halben Abmessung des Transistors MS4 entspricht. Der Transistor MS5 bietet ferner einen Gate-Anschluss, welcher an den Drain-Anschluss des Transistors MS2 angeschlossen ist, und einen Quellanschluss, welcher an den Drain-Anschluss des Transistors MS3 und den Quellanschluss des Transistors MS4 angeschlossen ist, und hat den Zweck, umgekehrt die Basis-Emitter-Verbindung des Transistors QB zu schützen.
Die Betriebsweise des Stromfehlerverstärkers 34' ist wie folgt. Solange wie die Spannung VCS2 des Basisanschlusses des Transistors Q3, welche proportional zur Batteriespannung VBAT ist, ausreichend niedriger als die Spannung VCC ist, liefert der DC-DC-Wandler der Batterie 18 einen konstanten Ladestrom IBAT. Tatsächlich ist in dieser Situation die Basisspannung VB_QB des Transistors QB viel größer als die Basisspannung VB_Q1 des Transistors Q1, d.h.: VBQB >> VBQ1 = VCS2 + VBEQ3 + VOFFS = VBEQ2 = VCS1 + VBEQ4 und daher ist der Strom, welcher in dem Transistor QB fließt, null, und der Bias-Strom IP teilt sich gleichmäßig zwischen den zwei Zweigen der Eingangsstufe 70 auf, d.h. in den Transistoren Q1 und Q2 fließt ein Strom gleich IP/2, und der Strom IOUT, welcher gleich dem Strom IQ5 ist, in dem der Stromspiegel 76 ein Einheitsspiegelverhältnis bietet, ist ebenfalls gleich IP/2.
Wenn sich die Batteriespannung VBAT erhöht, und wenn sich daher die Spannung VCS2 erhöht, erhöhen sich auch die Basisspannungen der Transistoren Q1 und Q2, und wenn diese nahe an der Basisspannung des Transistors QB sind, dann wird ein Teil des Stromes IP beginnen, auch in dem Transistor QB zu zirkulieren.
In dem Transistor Q5 wird so ein Strom fließen, welcher gleich der Summe der Ströme ist, welche in den Transistoren Q1 und QB fließen, d.h. IQ5 = IQ1 + IQB.
Wenn sich die Batteriespannung VBAT erhöht, neigt der Spannungsfehlerverstärker 30 insbesondere dazu, aus dem Zustand des Ungleichgewichts, in welchem er ist, in den Zustand des Gleichgewichts überzugehen, wobei er selbst den Strom liefert, welcher notwendig ist, um den Ausgangsknoten 32 im Gleichgewicht zu halten. In diesen Zuständen tendiert der Strom IOUT, welcher durch den Stromfehlerverstärker 34' geliefert wird, dazu, progressiv abzunehmen, und dieses Abnehmen führt so auch zu dem Abnehmen des Stromes IQ5.
Da jedoch der Bias-Strom IP der Eingangsstufe 70 konstant ist, bringt das Abfallen des Stromes IQ5, welches die Summe der Ströme ist, welche in dem Transistor Q1 und in dem Transistor QB fließen, unausweichlich einen Abfall des Stromes, welcher in dem Transistor Q1 fließt, welcher deshalb kleiner sein wird als der Strom, welcher in dem Transistor Q2 fließt.
Dies verursacht, dass die Basis-Emitter-Spannung des Transistors Q1 größer ist als die Basis-Emitter-Spannung des Transistors Q2, und da die Offset-Spannung VOFFS konstant ist, wird folglich die Eingangsstufe 70 des Stromfehlerverstärkers 34' unausgeglichen, so dass sie ein Abnehmen in dem Ladestrom IBAT verursacht.
In dieser Phase ist die Spannung VOFFS größer als die Differenz zwischen der Spannung VCS1 und die Spannung VCS2, und deshalb wird die Batteriespannung VBAT auf einen bestimmten Wert anwachsen, bei welchem der Ladestrom IBAT null wird.
Auf diese Weise ist dann die Batterie 18 nicht in der Lage, vollständig bis zum vollen Ladewert VFIN geladen zu werden; jedoch wird sie vor den Stromspitzen geschützt, welche ihre Leistungsfähigkeit zerstören können.
Da der Batterieladestrom null ist, wird in dieser Endphase gelten: VCS1 = VCS2 und VBEQ1 – VBEQ2 = VOFFS
Folglich, wenn einmal der Strom IR, welcher durch den Stromgenerator 106 geliefert wird, festgelegt ist, gestattet geeignetes Dimensionieren des Widerstandes 104 das Unterbrechen der Batterieladephase, ohne dass der Strom über den typischen programmierten Wert hinausgeht.
6 zeigt die Abhängigkeit des Ladestromes IBAT als Funktion der Zeit, sowohl für den Fall, in welchem das Dimensionieren des Widerstandes 104 optimal ist (durchgezogene Linie), als auch für den Fall, bei welchem der Widerstand 104 einen Wert bietet, welcher niedriger als der optimale ist (gestrichelte Linie). Wie bemerkt werden kann, ist in dem Fall, in welchem das Dimensionieren des Widerstandes 104 optimal ist, die Spitze nicht länger auf dem Ladestrom IBAT vorhanden, während in dem Fall, in dem der Widerstand 104 einen Wert bietet, welcher niedriger als der optimale ist, die Ladephase in jedem Fall unterbrochen ist, und der Strom bietet eine Spitze, welche eine viel kleinere Amplitude besitzt als die eine, welche in dem DC-DC-Wandler 1 auftritt.
Es wird betont, dass die Schutzstufe 100 sich nur einmischt, wenn durch einen Fehler anomale Anwendungszustände eingestellt sind, d.h. wenn die volle Ladespannung VFIN, auf welche die Batterie 18 aufzuladen ist, sehr nahe an der Spannung VCC ist, wohingegen sie ungehindert in normalen Zuständen der Anwendung bleibt, für welche eine geeignete Betriebsweise des DC-DC-Wandlers garantiert wird.
Von diesem Standpunkt aus nimmt das optimale Dimensionieren des Widerstandes des Widerstandes 104 eine nicht zu vernachlässigende Bedeutung ein, insofern, dass auf der einen Seite, ein Widerstandswert, kleiner als der optimale, nur bewerkstelligt, die Stromspitzen zu begrenzen, auf der anderen Seite, würde ein widerstandswert größer als der optimale, eine Unterbrechung der Batterieladephase zu bald auslösen, so dass damit die Dynamik der Werte reduziert wird, innerhalb derer der DC-DC-Wandler bis hinauf zur Endphase des Ladens richtig arbeitet.
Der optimale Wert des Widerstands Rr des Widerstands 104 kann analytisch von dem folgenden Ausdruck abgeleitet werden: VR + VBEQA = VBEQB + VDSMS5 + VDSMS3 (sat)wobei VR die Spannung über den Widerstand 104 ist, VBE_QA und VBE_QE die Basis-Emitter-Spannungen der Transistoren QA und QB sind, VDS_MS5 die Drain-Quellspannung des Transistors MS5 ist (entsprechend wenigen Dutzend mV) und VDS_MS3 (sat) die Grenzsättigungs-Drain-Quellspannung des Transistors MS3 ist, über der der Transistor MS3 selbst beginnt, in dem Triodenbereich zu arbeiten.
Wenn man die obige analytische Beziehung nutzt, und mit der Unterstützung eines Simulators, ist es damit möglich, den Wert Rr des Widerstandes 104 richtig zu dimensionieren.
Die Vorteile des DC-DC-Wandlers 1' sind die folgenden. Zuerst bietet die Schutzstufe eine Schaltungstopologie, welche einfach ist und welche eine begrenzte Anzahl von elektronischen Komponenten aufweist, und sie gestattet einen Schutz, welcher für den DC-DC-Wandler und für die Batterie geschaffen ist, dass dieser lädt, wenn die Anwendungszustände anomal sind, wo bei auf der einen Seite das Leben der Batterie geschützt wird, welche auf der anderen Seite beträchtlichem Arbeitsstress unterliegen würde, und wobei auf der anderen Seite die Dynamik, innerhalb welcher der DC-DC-Wandlers korrekt in normalen Anwendungszuständen arbeitet, nicht reduziert wird.
Zusätzlich ist der Verbrauch der Schutzstufe sehr begrenzt dadurch, dass er nur auf dem Strom beruht, welcher im Widerstand 104 fließt.
Schließlich ist es klar, dass Modifikationen und Variationen an dem DC-DC-Wandler 1', welcher hier beschrieben und dargestellt wurde, gemacht werden können, ohne damit von dem Schutzbereich der vorliegenden Erfindung abzuweichen, wie sie in den angehängten Ansprüchen definiert sind.
Beispielsweise kann der Bias-Strom IP, und folglich der Referenzstrom IPO, von welchem der vorherige abhängt, keinen konstanten Wert besitzen, sondern er kann einen Wert bieten, welcher mit der Differentialeingangsspannung ΔV = VREF – VFB korreliert, welche zwischen den nicht invertierenden und den invertierenden Anschlüssen des Spannungsfehlerverstärkers 30 vorliegt. Auf diese Weise würde der Bias-Strom IP, welcher dem Stromfehlerverstärker 34' geliefert wird, progressiv abfallen, wenn die Batteriespannung VBAT ihren vollen Ladewert VFIN erreicht, wobei folglich der Stromfehlerverstärker 34' veranlasst wird, allmählich auszuschalten und natürlich am Ende der Batterieladephase, wobei dies garantiert, dass unter normalen Applikationszuständen des DC-DC-Wandlers, für welchen eine richtige Betriebsweise gesichert ist, ein Ladestrom IBAT mit einem konstanten wert geliefert wird, bis die volle Ladespannung VFIN erreicht ist.

Claims

DC-DC-Wandler bzw. Gleichstromwandler (1) zum Laden einer Batterie (18), wobei dieser aufweist: eine Stromfehler-Verstärkereinrichtung (34') zum Regeln des Batterieladestromes (IBAT) während einer Stromregelphase und eine Spannungsfehler-Verstärkereinrichtung (30) zum Regeln der Batterieladespannung (VBAT) während einer Spannungsregelphase, wobei die Stromfehler-Verstärkereinrichtung (34') und die Spannungsfehler-Verstärkereinrichtung (30) einen gewöhnlichen Ausgangsknoten (32) besitzen, um die Ladephasen der Batterie (18) zu steuern, wobei die Stromfehler-Verstärkereinrichtung (34') an eine Versorgungsleitung (6) angeschlossen ist, welche auf eine Versorgungsspannung (VCC) gesetzt bzw. eingestellt ist, und eine differentielle Eingangsstufe (70) und eine erste Stromerzeugungseinrichtung (46) aufweist, welche einen ersten Vorstrom (IP) für die differentielle Eingangsstufe (70) liefert; dadurch gekennzeichnet, dass der DC-DC-Wandler (1) ferner aufweist: eine Ladungsunterbrechungseinrichtung (QA, QB, MS5), um die Batterieladephase zu unterbrechen, bevor die Batterieladespannung (VBAT) eine Spannung (VFIN) der vollständigen Aufladung erreicht hat, und eine Aktiviereinrichtung (104, 106), um die Ladungsunterbrechungseinrichtung (QA, QB, MS5) zu aktivieren, wenn die Spannung (VFIN) der vollständigen Aufladung für die Versorgungsspannung (VCC) geschlossen bzw. gesperrt ist; wobei die Ladeunterbrechungseinrichtung eine Stromreduziereinrichtung (QA, QB, MS5) aufweist, um den Batterieladestrom (IBAT) zu reduzieren, wobei die Stromreduziereinrichtung (QA, QB, MS5) einen Quer- bzw. Nebenstrompfad definiert, welcher paral lel zu der Eingangsstufe (70) angelegt ist, um einen Teil des ersten Vorstroms (IP), welcher an die Eingangsstufe (70) geliefert wird, parallel zu schalten; wobei die Aktiviereinrichtung eine Freigabeeinrichtung (104, 106) aufweist, um den Nebenstrompfad freizugeben.
DC-DC-Wandler nach Anspruch 1, dadurch gekennzeichnet, dass die Eingangsstufe (70) aufweist: eine erste und eine zweite Transistoreinrichtung (Q1, Q2), welche in einer differentiellen Anordnung angeschlossen sind und welche bieten: erste Anschlüsse, die miteinander verbunden sind, zweite Anschlüsse, welche an die jeweiligen Ladungen (Q5, Q6) angeschlossen sind, und Steueranschlüsse; dadurch, dass die erste Stromerzeugungseinrichtung (46) aufweist: eine dritte, vierte, fünfte und sechste Transistoreinrichtung (MS1, MS2, MS3, MS4), wobei die sechste Transistoreinrichtung bietet: einen Steueranschluss, welcher mit einem Steueranschluss der vierten Transistoreinrichtung (MS2) verbunden ist, einen ersten Anschluss, welcher mit den ersten Anschlüssen der ersten und zweiten Transistoreinrichtung (Q1, Q2) verbunden ist, und einen zweiten Anschluss, welcher mit einem ersten Anschluss der fünften Transistoreinrichtung (MS3) verbunden ist, wobei die fünfte Transistoreinrichtung (MS3) einen zweiten Anschluss bietet, welcher an die Versorgungsleitung (6) angeschlossen ist, und einen Steueranschluss, welcher mit einem Steueranschluss der dritten Transistoreinrichtung (MS1) verbunden ist, wobei die vierte Transistoreinrichtung (MS2) ferner einen ersten Anschluss, welcher an eine zweite Stromerzeugungseinrichtung (96) angeschlossen ist, welche einen ersten Referenzstrom (IPO) liefert, und einen zweiten Anschluss bietet, welcher mit einem ersten Anschluss mit der dritten Transistoreinrichtung (MS1) verbunden ist, wobei die dritte Transistoreinrichtung (MS1) ferner einen zweiten Anschluss bietet, welcher an die Ver sorgungsleitung (6) angeschlossen ist; und dadurch, dass er ferner aufweist: siebte und achte Transistoren (QA, QB), wobei die siebte Transistoreinrichtung (QA) über eine Diode angeschlossen ist und bietet: einen ersten Anschluss, welcher an die dritte Stromerzeugungseinrichtung angeschlossen ist, welche einen zweiten Referenzstrom (IR) liefert, einen zweiten Anschluss, welcher an eine Widerstandseinrichtung (104) angeschlossen ist, welche umgekehrt an die Versorgungsleitung (6) angeschlossen ist, und einen Steueranschluss, welcher mit seinem eigenen ersten Anschluss und mit einem Steueranschluss der achten Transistoreinrichtung (QB) verbunden ist, wobei die achte Transistoreinrichtung (QB) ferner bietet: einen ersten Anschluss, welcher mit dem ersten Anschluss der ersten Transistoreinrichtung (Q1) verbunden ist und einen zweiten Anschluss, welcher mit dem ersten Anschluss der fünften Transistoreinrichtung (MS3) und mit dem zweiten Anschluss der sechsten Transistoreinrichtung (MS4) verbunden ist.
DC-DC-Wandler nach Anspruch 2, dadurch gekennzeichnet, dass die siebte und achte Transistoreinrichtung (QA, QB) die gleiche Fläche wie die erste und zweite Transistoreinrichtung (Q1, Q2) bieten.
DC-DC-Wandler nach Anspruch 2 oder Anspruch 3, dadurch gekennzeichnet, dass die siebte und achte Transistoreinrichtung (QA, QB) vom gleichen Typ wie die erste und zweite Transistoreinrichtung (Q1, Q2) sind.
DC-DC-Wandler nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass er ferner aufweist: eine neunte Transistoreinrichtung (MS5), welche zwischen der achten Transistoreinrichtung (QB) und den ersten und zweiten Anschlüssen der jeweiligen fünften und sechsten Transistoreinrichtung (MS3, MS4) liegt.
DC-DC-Wandler nach Anspruch 5, dadurch gekennzeichnet, dass die neunte Transistoreinrichtung (MS5) bietet: einen ersten Anschluss, welcher mit dem zweiten Anschluss der achten Transistoreinrichtung (QB) verbunden ist, einen zweiten Anschluss, welcher mit dem ersten und zweiten Anschluss der jeweiligen fünften und sechsten Transistoreinrichtung (MS3, MS4) verbunden ist, und einen Steueranschluss, welcher mit dem ersten Anschluss der vierten Transistoreinrichtung (MS2) verbunden ist.
DC-DC-Wandler nach einem der vorausgehenden Ansprüche, dadurch gekennzeichnet, dass die Stromfehler-Verstärkereinrichtung (34') und die Spannungsfehler-Verstärkereinrichtung (30) sich die gleiche Ausgangsstufe (38) teilen.
Verfahren zum Aufladen einer Batterie mit Hilfe eines DC-DC-Wandlers (1), welcher aufweist: eine Stromfehler-Verstärkereinrichtung (34') zum Regeln des Batterieladestroms (IBAT) während einer Stromregelphase und eine Spannungsfehler-Verstärkereinrichtung (30) zum Regeln der Batterieladespannung (VBAT) während einer Spannungsregelphase, wobei die Stromfehler-Verstärkereinrichtung (34') und die Spannungsfehler-Verstärkereinrichtung (30) einen gewöhnlichen Ausgangsknoten (32) besitzen, um die Ladephasen der Batterie (18) zu steuern, und wobei die Stromfehler-Verstärkereinrichtung (34') an eine Versorgungsleitung (6) angeschlossen ist, welche auf eine Versorgungsspannung (VCC) eingestellt ist, und wobei er eine differentielle Eingangsstufe (70) und eine erste Stromerzeugungseinrichtung (46) aufweist, welche einen Vorstrom (IP) für die differentielle Eingangsstufe (70) liefert; wobei das Verfahren dadurch gekennzeichnet ist, dass es den Schritt aufweist, die Batterieladephase zu unterbrechen, bevor die Batterieladespannung (VBAT) eine Spannung (VFIN) der voll ständigen Aufladung erreicht hat und wenn die Spannung (VFIN) der vollständigen Aufladung nahe an der Versorgungsspannung (VCC) ist; wobei der Schritt des Unterbrechens der Batterieladephase die Schritte aufweist: den Batterieladestrom (IBAT) durch Definieren eines Parallelstrompfades, welcher parallel zu der Eingangsstufe (70) angeordnet ist, zu reduzieren, um einen Teil des ersten Vorstromes (IP) parallel zu schalten, und um den Parallelstrompfad freizugeben.