DE69833495T2 - Herstellungsvefahren für eine mehrschichtige leiterplatte - Google Patents

Herstellungsvefahren für eine mehrschichtige leiterplatte Download PDF

Info

Publication number
DE69833495T2
DE69833495T2 DE69833495T DE69833495T DE69833495T2 DE 69833495 T2 DE69833495 T2 DE 69833495T2 DE 69833495 T DE69833495 T DE 69833495T DE 69833495 T DE69833495 T DE 69833495T DE 69833495 T2 DE69833495 T2 DE 69833495T2
Authority
DE
Germany
Prior art keywords
layers
layer
electrically conductive
supporting
supporting layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69833495T
Other languages
English (en)
Other versions
DE69833495D1 (de
Inventor
Leif Bergstedt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Application granted granted Critical
Publication of DE69833495D1 publication Critical patent/DE69833495D1/de
Publication of DE69833495T2 publication Critical patent/DE69833495T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676Single layer compositions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0129Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/061Lamination of previously made multilayered subassemblies
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49163Manufacturing circuit on or in base with sintering of base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer vielschichtigen Leiterplatte sowie eine vielschichtige Leiterplatte, die gemäß diesem Verfahren hergestellt wird.
  • FRÜHERER STAND DER TECHNIK
  • Eine herkömmliche Technik zum Erzielen von Leiterplatten mit kleinen Zwischenräumen zwischen den Bauteilen, die auf die Oberfläche der Leiterplatte montiert werden, mit anderen Worten Leiterplatten, die eine so genannte hohe Bestückungsdichte haben, besteht darin, die Leiterplatte als eine vielschichtige Platte herzustellen. Eine vielschichtige Leiterplatte umfasst eine Vielzahl von tragenden Schichten nicht leitenden Werkstoffs, auf welchen ein leitendes Muster angeordnet ist. Die leitenden Muster auf den verschiedenen tragenden Schichten sind miteinander in gewünschter Art durch das Anlegen von Bohrungen verbunden, so genannte „durchgehende Bohrungen", zwischen den verschiedenen tragenden Schichten an Stellen, an welchen eine Verbindung erforderlich ist. Die durchgehenden Bohrungen werden elektrisch leitend gemacht, indem sie ganz oder teilweise mit elektrisch leitendem Werkstoff gefüllt werden.
  • Eine bekannte Technik zum Verbinden der verschiedenen tragenden Schichten in einer vielschichtigen Leiterplatte ist das so genannte „Schmelzkleben". Das bedeutet, dass die leitenden Muster auf den verschiedenen tragenden Schichten angeordnet werden, und dass die verschiedenen Schichten übereinander in gewünschter Art angeordnet werden, wonach die Struktur, die so gebildet wird, einer Temperatur ausgesetzt wird, die höher ist als der Schmelzpunkt des Werkstoffs in der tragenden Struktur. Ein Problem, das sich bei diesem Verfahren ergibt, besteht darin, dass sich die Formen der leitenden Muster, wenn die tragenden Schichten ihren Schmelzpunkt erreichen oder überschreiten, aufgrund von Bewegungen in den tragenden Schichten ändern können. Wenn die tragende Schicht dann steif wird, ist es möglich, dass die leitenden Muster daher nicht genau die gleiche Form haben wie zuvor.
  • Aufgrund des oben beschriebenen Problems müssen die leitenden Muster oft breiter als erforderlich gemacht werden, um sicherzustellen, dass die gewünschte Zone mit leitenden Mustern bedeckt ist. Das fügt zu der Schwierigkeit des Herstellens von Leiterplatten mit kleinen leitenden Mustern und kleinen Abständen zwischen den leitenden Mustern noch hinzu.
  • Eine alternative früher bekannte Technik beim Schmelzkleben besteht darin, zwischen die tragenden Schichten Werkstoffe zu geben, die einen niedrigeren Schmelzpunkt haben als die tragenden Schichten. Beim Erhitzen wird die Struktur daher zusammengefügt, ohne dass die Struktur der leitenden Muster von maßlichen Änderungen in den tragenden Schichten beeinträchtigt wird. Diese Technik führt jedoch zu höheren Herstellungskosten und dazu, dass die Höhe der Struktur größer wird als erwünscht.
  • Das japanische Patent JP 63 047127 beschreibt ein Verfahren zum Herstellen von Leiterplatten, das auf einer Anzahl im Grunde identischer strukturierter Laminate besteht, die aufeinander zusammengefügt werden. Jedes Laminat-umfasst einen Kern, der auf seiner oberen und unteren Seite von einem äußeren Material mit niedrigerem Schmelzpunkt als der Kern umgeben ist. Das Laminat wird auf eine Temperatur erhitzt, die den Schmelzpunkt des äußeren Werkstoffs überschreitet, aber niedriger ist als der Schmelzpunkt des Kerns. Die verschiedenen Schichten des Laminats werden dadurch miteinander befestigt.
  • Ein Nachteil bei dieser Methode scheint darin zu liegen, dass jede tragende Schicht von zwei weiteren Schichten umgeben sein muss, deren einzige echte Funktion die von Klebeschichten ist.
  • Das japanische Patent JP 01 025597 zeigt ein Verfahren, bei dem die tragenden Schichten von verschiedenen Typen von Paste mit verschiedenen Schmelzpunkten umgeben sind. Dieses Verfahren scheint zu höheren Materialkosten und vielfachen Etappen in der Herstellung von Leiterplatten zu führen.
  • Das Dokument WO 96/08945 zeigt ein Verfahren, das für das Verfahren typisch ist, das mehrere Schichten verwendet, deren einzige Funktion die von Klebeschichten ist.
  • KURZDARSTELLUNG DER ERFINDUNG
  • Das Problem, das durch die vorliegende Erfindung gelöst wird, ist das Verwirklichen eines Verfahrens zum Herstellen vielschichtiger Leiterplatten, das kostengünstig und einfach im Gebrauch ist und es erlaubt, die verschiedenen tragenden Schichten in der Leiterplatte an Ort und Stelle ohne Klebeschichten oder andere Zwischenschichten zu befestigen.
  • Die Erfindung löst dieses Problem anhand eines Verfahrens zum Herstellen einer vielschichtigen Leiterplatte, das eine Vielzahl von tragenden Schichten für leitende Muster umfasst, bei dem die tragenden Schichten alle aus unterschiedlichen Werkstoffen bestehen. Als Werkstoff für eine erste tragende Schicht für leitende Muster wird der Werkstoff ausgewählt, der den, höchsten Schmelzpunkt der verschiedenen Werkstoffe für tragende Schichten für leitende Muster hat. Auf dieser ersten tragenden Schicht ist ein erstes leitendes Muster gewünschter Form angeordnet.
  • Ausgehend von der ersten tragenden Schicht werden nacheinander neue tragende Schichten angeordnet, bei welchen als Material für jede neue tragende Schicht ein Werkstoff mit niedrigerem Schmelzpunkt als dem der tragenden Schicht ausgewählt wird, die in die Richtung der ersten tragenden Schicht am nächsten liegt. Jede neue tragende Schicht wird an der Struktur durch Exponieren der Struktur mit einer Temperatur befestigt, die den Schmelzpunkt der neuen tragenden Schicht überschreitet, aber niedriger ist als der Schmelzpunkt der tragenden Schicht, die in die Richtung der ersten tragenden Schicht am nächsten liegt. Derart werden die in der Struktur gegenwärtigen leitenden Muster nicht von Bewegungen in ihren jeweiligen tragenden Schichten beeinträchtigt.
  • Sobald die Struktur nach jedem Erhitzen wieder eine Temperatur angenommen hat, die es erlaubt, die neueste oberste tragende Schicht herzustellen, wird auf mindestens einer der neuen obersten tragenden Schichten ein leitendes Muster mit gewünschter Form angelegt.
  • Elektrisch leitende Muster in mindestens zwei tragenden Schichten werden miteinander verbunden. Diese Verbindungen bestehen vorzugsweise aus durchgehenden Bohrungen.
  • Das Verfahren wird wiederholt, bis die gewünschte Anzahl von Schichten in der Struktur gegenwärtig ist. Auf der obersten Schicht können leitende Muster und/oder elektronische Bauteile angeordnet werden.
  • BESCHREIBUNG DER ZEICHNUNGEN
  • Die Erfindung wird unten genauer mit Hilfe eines Beispiels einer Ausführungsform und unter Bezugnahme auf die anliegenden Zeichnungen beschrieben, in welchen
  • 1a-1g diagrammartig im Querschnitt die Herstellung einer erfindungsgemäßen Leiterplatte zeigen.
  • 2 ein Flussschema eines erfindungsgemäßen Verfahrens zeigt.
  • BEVORZUGTE AUSFÜHRUNGSFORM
  • 1a veranschaulicht in diagrammartigem Querschnitt eine tragende Schicht 10, die ein leitendes Muster 20 trägt. Die tragende Schicht 10 bildet eine erste Schicht in einer Struktur 100 für eine Leiterplatte. Die Struktur 100 umfasst eine Vielzahl tragender Schichten für leitende Muster, wobei die tragenden Schichten alle aus unterschiedlichen Werkstoffen bestehen.
  • Ein geeigneter Werkstoff für die erste Schicht 10 ist ein PTFE-Werkstoff (Polytetrafluorethylen) mit einem relativ großen Glasgehalt, wobei sich gute maßliche Stabilität ergibt, zum Beispiel TACONIC TLC 32®.
  • In 1b wird die Struktur 100 der 1a durch eine zweite tragende Schicht 30 vergrößert. Als Werkstoff für die zweite tragende Schicht 30 wird ein Werkstoff ausgewählt, der einen niedrigeren Schmelzpunkt hat als die erste tragende Schicht 10.
  • Die zweite tragende Schicht 30 wird an der Struktur 100 durch Exponieren der Struktur 100 inklusive der zweiten tragenden Schicht 30 mit einer Temperatur befestigt, die den Schmelzpunkt für die zweite tragende Schicht 30 überschreitet, aber niedriger ist als der Schmelzpunkt für die erste tragende Schicht 10. Derart wird das leitende Muster 20, das in der Struktur 100 vorhanden ist, nicht durch Bewegungen in der tragenden Schicht 10, die das leitende Muster 20 trägt, beeinträchtigt.
  • Sobald die zweite tragende Schicht 30 derart an der Struktur 100 befestigt wurde und danach eine Temperatur angenommen hat, die niedriger ist als ihr Schmelzpunkt, wird ein zweites leitendes Muster 50 mit gewünschter Form auf der Oberseite der zweiten tragenden Schicht 30 angeordnet, so dass sie die in 1c gezeigte Struktur 100 ergibt.
  • Die leitenden Muster 20, 50, die nun auf den tragenden Schichten 10, 30 in der Struktur 100 gegenwärtig sind, werden an gewünschten Punkten mittels durchgehender Bohrungen 40 verbunden. Die durchgehenden Bohrungen 40 werden vorzugsweise durch Bohrungen angelegt, die in dem Teil der Struktur hergestellt werden, der die leitenden Muster trennt, wobei die Bohrungen ganz oder teilweise mit elektrisch leitendem Material gefüllt werden.
  • Das Konzept der Erfindung sollte nun klar sein, der Vollständigkeit halber wird aber auch das Anlegen zweier weiterer Schichten beschrieben.
  • In 1d wurde die Struktur durch eine dritte tragende Schicht 60 vergrößert. Als Werkstoff für die dritte tragende Schicht 60 wird ein Werkstoff mit einem niedrigeren Schmelzpunkt als der der zweiten tragenden Schicht 30 ausgewählt. Bei einer bevorzugten Ausführungsform der Erfindung ist ein geeigneter Werkstoff für die dritte tragende Schicht 60 PFA, Perfluoralkoxyl.
  • Die dritte tragende Schicht 60 wurde an der Struktur 100 in einer Art befestigt, die analog zu der zweiten tragenden Schicht 30 ist, mit anderen Worten durch Exponieren der Struktur inklusive der dritten tragenden Schicht 60 mit einer Temperatur, die den Schmelzpunkt der dritten tragenden Schicht 60 überschreitet, die aber niedriger ist als der Schmelzpunkt der zweiten tragenden Schicht 30.
  • In 1e wurde ein drittes leitendes Muster 70 gewünschter Form auf der dritten tragenden Schicht 60 angeordnet. Wie oben beschrieben, wurde dieses dritte leitende Muster 70 angelegt, als die dritte tragende Schicht 60 nach dem Erhitzen der Struktur 100 eine Temperatur angenommen hatte, die niedriger ist als ihr Schmelzpunkt. Das dritte leitende Muster 70 ist an gewünschten Stellen mit dem zweiten leitenden Muster 50 mittels durchgehender Bohrungen 80 verbunden.
  • In 1f ist über dem dritten leitenden Muster 70 eine vierte tragende Schicht 90 gezeigt, die an der Struktureinheit in einer Art befestigt wurde, die analog zu dem ist, was oben für andere Schichten 10, 30, 60 in der Struktur 100 beschrieben wurde. Bei einer bevorzugten Ausführungsform der Erfindung ist ein geeigneter Werkstoff für diese vierte tragende Schicht 90 FEP, fluoriertes Ethylenpolypropylen.
  • Die vierte tragende Schicht 90 ist dazu bestimmt, die oberste Schicht der Struktur 100 zu sein, weshalb nicht nur leitende Muster 120 gewünschter Form, sondern auch Bauteile, geeigneterweise elektronische Bauteile, auf dieser vierten Schicht 90 in 1g angeordnet wurden. Leitende Muster 120 gewünschter Form wurden angelegt, und Bauteile 130 wurden auf der vierten tragenden Schicht 90 aufgebracht, sobald die vierte tragende Schicht 90 nach dem Erhitzen der Struktur 100 eine Temperatur angenommen hatte, die niedriger ist als ihr Schmelzpunkt.
  • Mittels durchgehender Bohrungen 110 und der leitenden Muster 120 auf der vierten tragenden Schicht sind die Bauteile mit anderen leitenden Mustern in der gewünschten Art verbunden.
  • Die Unterschiede zwischen den Schmelzpunkten der verschiedenen tragenden Schichten 10, 30, 60, 90 liegen geeigneterweise innerhalb des Bereichs von 1-1000°C, vorzugsweise innerhalb des Bereichs 10-300°C, geeigneterweise innerhalb des Bereichs 20-200°C.
  • Bei einer bevorzugten Ausführungsform sind diese leitenden Muster, die auf den tragenden Schichten angeordnet sind, durch Anordnen einer Schicht leitenden Materials (in den Figuren nicht gezeigt), zum Beispiel Kupfer, angeordnet, das im Wesentlichen die gesamte tragende Schicht bedeckt, auf den leitenden Schichten. Nachdem eine tragende Schicht an der Struktur wie oben angegeben befestigt wurde, wird das gewünschte Muster in der Schicht des leitenden Werkstoffs geschaffen.
  • 2 zeigt ein Flussdiagramm eines erfindungsgemäßen Verfahrens.
  • Die leitenden Muster auf den tragenden Schichten können in einer großen Vielfalt von Arten angelegt werden. Drei verschiedene solcher Verfahren werden unten beschrieben. Diese drei Verfahren sind subtraktiv, halb additiv und additiv.
  • Ein subtraktives Verfahren bedeutet, dass im Wesentlichen die ganze Oberfläche, auf der man eine elektrisch leitende Schicht wünscht, mit elektrisch leitendem Werkstoff abgedeckt wird. Über den Stellen, an welchen man am Ende des Prozesses elektrisch leitenden Werkstoff haben will, wird so genannter „Fotolack" angeordnet. Die Fläche wird danach geätzt, wodurch die elektrisch leitende Schicht mit Ausnahme der Teile, die durch Fotolack bedeckt sind, entfernt wird. Danach kann der Fotolack zum Beispiel durch Waschen entfernt werden, wodurch die bleibenden Flächen elektrisch leitenden Werkstoffs freigelegt werden. Mit anderen Worten hat die Fläche nun elektrisch leitenden Werkstoff nur an den Stellen, an welchen er erwünscht war.
  • Ein halb additives Verfahren bedeutet, dass zum Beispiel durch Gebrauch eines chemischen Verfahrens die ganze Oberfläche, auf der man elektrisch leitende Schichten haben will, mit einer extrem dünnen ersten Schicht elektrisch leitenden Werkstoffs bedeckt wird. Danach wird Fotolack an den Stellen auf dieser extrem dünnen Schicht elektrisch leitenden Werkstoffs angebracht, an welchen man am Ende des Verfahrens keine elektrisch leitenden Schichten haben will. Durch galvanische Mittel zum Beispiel, wird danach eine etwas dickere zweite Schicht elektrisch leitenden Werkstoffs, bei der die Fläche nicht mit Fotolack bedeckt wird, aufgetragen. Der Fotolack wird anschließend entfernt, zum Beispiel durch Waschen. Als letzte Etappe wird elektrisch leitender Werkstoff zum Beispiel durch Ätzen bis zu einer Tiefe entfernt, die der Stärke der ersten Schicht des elektrisch leitenden Werkstoffs entspricht. Elektrisch leitender Werkstoff wird daher nur dort belassen, wo die zweite Schicht elektrisch leitenden Werkstoffs aufgebracht wurde.
  • Ein additives Verfahren bedeutet, dass die Oberfläche, auf der die Gegenwart elektrisch leitenden Werkstoffs gewünscht wird, mit Fotolack an Stellen bedeckt wird, an welchen elektrisch leitender Werkstoff unerwünscht ist. An anderen Lagen auf der Fläche wird elektrisch leitender Werkstoff angeordnet. Der Fotolack wird danach weggewaschen, wonach elektrisch leitender Werkstoff auf der Oberfläche nur an den gewünschten Stellen verbleibt.
  • Die Erfindung ist nicht auf die oben beschriebene veranschaulichende Ausführungsform beschränkt, sondern kann frei innerhalb des Geltungsbereichs der folgenden Patentansprüche variiert werden.
  • Als Werkstoff für die tragenden Schichten können beliebige geeignete Werkstoffe mit verschiedenen Schmelzpunkten im Prinzip gemäß dem beschriebenen Konzept ausgewählt werden.
  • Beispiele für andere Werkstoffe für tragende Schichten sind Polyamid und Polyester.
  • Die Anzahl tragender Schichten zum Beispiel kann auch frei variiert werden und ist offensichtlich nicht auf die oben gezeigte Anzahl beschränkt.
  • Ferner kann die Struktur nicht nur auf einer Seite der ersten tragenden Schicht erweitert werden; unter Gebrauch des erfindungsgemäßen Verfahrens können neue tragende Schichten zu beiden Seiten der ersten tragenden Schicht angeordnet werden.
  • Zwischen den tragenden Schichten, die leitende Muster tragen, kann man andere Werkstoffe mit einer anderen Funktion als das Tragen leitender Muster anordnen. Diese Schichten können in diesem Fall Schmelzpunkte haben, die von den oben erfindungsgemäß definierten Konzepten abweichen.
  • Wenn eine neue Schicht an der Struktur durch Erhitzen befestigt wird, muss die neue Schicht an der Struktur während mindestens eines Teils des Erhitzens befestigt werden. Das kann in einer Vielzahl von Arten erfolgen und ist für die Erfindung nicht ausschlaggebend, weshalb es hier nicht beschrieben wurde.
  • Es kann auch in Betracht gezogen werden, leitende Muster auf mehr als einer Seite der tragenden Schichten anzuordnen.

Claims (7)

  1. Verfahren zum Herstellen einer Struktur (100) für eine Leiterplatte, umfassend eine Vielzahl tragender Schichten (10, 30, 60, 90), die alle aus unterschiedlichen Werkstoffen bestehen, wobei die tragenden Schichten (10, 30, 60, 90) elektrisch leitende Muster (20, 50, 70, 120) tragen, dadurch gekennzeichnet, dass es die folgenden Etappen umfasst – als Werkstoff für die erste tragende Schicht (10) wird der Werkstoff mit dem höchsten Schmelzpunkt der verschiedenen Werkstoffe für tragende Schichten ausgewählt, – ausgehend von der ersten tragenden Schicht (10) werden nacheinander neue tragende Schichten (30, 60, 90) angeordnet, – als Werkstoff für jede neue tragende Schicht (30, 60, 90) wird ein Werkstoff mit einem niedrigerem Schmelzpunkt als die tragende Schicht ausgewählt, die in die Richtung der ersten tragenden Schicht (10) am nächsten liegt, – jede neue tragende Schicht (30, 60, 90) wird mit der Struktur (100) verbunden, indem die Struktur (100) einer Temperatur ausgesetzt wird, die den Schmelzpunkt der neuen tragenden Schicht (30, 60, 90) überschreitet, jedoch niedriger ist als der Schmelzpunkt der tragenden Schicht, die in die Richtung der ersten tragenden Schicht (10) am nächsten liegt, – auf mindestens einer Seite jeder tragenden Schicht (30, 60, 90) ist ein gewünschtes elektrisch leitendes Muster (50, 70, 120) angeordnet, – die elektrisch leitenden Muster (20, 50, 70, 120) auf mindestens zwei tragenden Schichten (10, 30, 60, 90) sind miteinander (40, 80, 110) verbunden.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Seite der neuen tragenden Schichten (30, 60, 90), auf welcher ein gewünschtes elektrisch leitendes Muster (50, 70, 120) angeordnet ist, die Seite ist, die von der tragenden Schicht mit dem höheren Schmelzpunkt wegzeigt.
  3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass der Temperaturunterschied zwischen den Schmelzpunkten zweier benachbarter tragender Schichten innerhalb des Bereichs von 1-1.000°C liegt, vorzugsweise innerhalb des Bereichs 10-300°C, geeigneterweise innerhalb des Bereichs 20-200°C.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die elektrisch leitenden Muster (20, 50, 70, 120) in mindestens zwei tragenden Schichten (10, 30, 60, 90) miteinander durch das Anlegen von Bohrungen (40, 80, 110) in dem Teil der Struktur (100), der die Muster (20, 50, 70, 120) trennt, verbunden sind, wobei die Bohrungen (40, 80, 110) ganz oder teilweise mit elektrisch leitenden Werkstoff gefüllt sind.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass zumindest eines der gewünschten elektrisch leitenden Muster (20, 50, 70, 120) mit einem subtraktiven Verfahren angelegt wird.
  6. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass zumindest eines der gewünschten elektrisch leitenden Muster (20, 50, 70, 120) mit einem halb additiven Verfahren hergestellt wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass zumindest eines der gewünschten elektrisch leitenden Muster (20, 50, 70, 120) mit einem additiven Verfahren angelegt wird.
DE69833495T 1997-09-17 1998-09-15 Herstellungsvefahren für eine mehrschichtige leiterplatte Expired - Lifetime DE69833495T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9703344 1997-09-17
SE9703344A SE510487C2 (sv) 1997-09-17 1997-09-17 Flerlagerskretskort
PCT/SE1998/001633 WO1999014994A1 (en) 1997-09-17 1998-09-15 Multi-layer circuit board

Publications (2)

Publication Number Publication Date
DE69833495D1 DE69833495D1 (de) 2006-04-20
DE69833495T2 true DE69833495T2 (de) 2006-09-28

Family

ID=20408269

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69833495T Expired - Lifetime DE69833495T2 (de) 1997-09-17 1998-09-15 Herstellungsvefahren für eine mehrschichtige leiterplatte

Country Status (6)

Country Link
US (2) US6249962B1 (de)
EP (1) EP1025749B1 (de)
AU (1) AU9194498A (de)
DE (1) DE69833495T2 (de)
SE (1) SE510487C2 (de)
WO (1) WO1999014994A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345549A (ja) * 2000-06-01 2001-12-14 Fujitsu Ltd 実装用基板の製造方法及び部品実装方法並びに実装用基板製造装置
US7506438B1 (en) * 2000-11-14 2009-03-24 Freescale Semiconductor, Inc. Low profile integrated module interconnects and method of fabrication
AT412681B (de) * 2002-04-22 2005-05-25 Hueck Folien Gmbh Substrate mit unsichtbaren elektrisch leitfähigen schichten
US7260890B2 (en) * 2002-06-26 2007-08-28 Georgia Tech Research Corporation Methods for fabricating three-dimensional all organic interconnect structures
US6987307B2 (en) * 2002-06-26 2006-01-17 Georgia Tech Research Corporation Stand-alone organic-based passive devices
US6900708B2 (en) * 2002-06-26 2005-05-31 Georgia Tech Research Corporation Integrated passive devices fabricated utilizing multi-layer, organic laminates
US7489914B2 (en) * 2003-03-28 2009-02-10 Georgia Tech Research Corporation Multi-band RF transceiver with passive reuse in organic substrates
US8345433B2 (en) * 2004-07-08 2013-01-01 Avx Corporation Heterogeneous organic laminate stack ups for high frequency applications
US7439840B2 (en) 2006-06-27 2008-10-21 Jacket Micro Devices, Inc. Methods and apparatuses for high-performing multi-layer inductors
US7808434B2 (en) * 2006-08-09 2010-10-05 Avx Corporation Systems and methods for integrated antennae structures in multilayer organic-based printed circuit devices
US7989895B2 (en) 2006-11-15 2011-08-02 Avx Corporation Integration using package stacking with multi-layer organic substrates

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4180608A (en) * 1977-01-07 1979-12-25 Del Joseph A Process for making multi-layer printed circuit boards, and the article resulting therefrom
JPH074822B2 (ja) 1986-08-15 1995-01-25 松下電工株式会社 多層プリント配線板の製法
JP2517726B2 (ja) 1987-07-22 1996-07-24 ソニー株式会社 多層配線基板の製造方法
US4806188A (en) * 1988-03-04 1989-02-21 E. I. Du Pont De Nemours And Company Method for fabricating multilayer circuits
JPH02237197A (ja) * 1989-03-10 1990-09-19 Hitachi Ltd 多層回路基板及びその製造方法並びにその用途
JPH0632670A (ja) 1992-07-16 1994-02-08 Nippon Cement Co Ltd セラミックスと金属の接合用ロウ材及びその接合方法
US5384690A (en) * 1993-07-27 1995-01-24 International Business Machines Corporation Flex laminate package for a parallel processor
JPH07249869A (ja) 1994-03-08 1995-09-26 Sumitomo Metal Mining Co Ltd ガラスセラミックス多層回路板及びその製造方法
US5434751A (en) * 1994-04-11 1995-07-18 Martin Marietta Corporation Reworkable high density interconnect structure incorporating a release layer
US5449427A (en) * 1994-05-23 1995-09-12 General Electric Company Processing low dielectric constant materials for high speed electronics
US5719354A (en) * 1994-09-16 1998-02-17 Hoechst Celanese Corp. Monolithic LCP polymer microelectronic wiring modules
DE69631573T2 (de) * 1995-10-16 2004-12-16 Sumitomo Chemical Co., Ltd. Prepreg, Verfahren zu seiner Herstellung und gedrucktes Leiterplattensubstrat, das dasselbe verwendet
US5993945A (en) * 1996-05-30 1999-11-30 International Business Machines Corporation Process for high resolution photoimageable dielectric
US5679444A (en) * 1996-07-15 1997-10-21 International Business Machines Corporation Method for producing multi-layer circuit board and resulting article of manufacture

Also Published As

Publication number Publication date
US6717063B2 (en) 2004-04-06
AU9194498A (en) 1999-04-05
EP1025749B1 (de) 2006-02-15
US20010016980A1 (en) 2001-08-30
US6249962B1 (en) 2001-06-26
EP1025749A1 (de) 2000-08-09
SE9703344D0 (sv) 1997-09-17
WO1999014994A1 (en) 1999-03-25
DE69833495D1 (de) 2006-04-20
SE510487C2 (sv) 1999-05-31
SE9703344L (sv) 1999-03-18

Similar Documents

Publication Publication Date Title
DE4002025C2 (de) Leiterplatte
DE3020196C2 (de) Mehrebenen-Leiterplatte und Verfahren zu deren Herstellung
EP0175045B1 (de) Verfahren zur Herstellung von durchkontaktierten flexiblen Leiterplatten für hohe Biegebeanspruchung
DE3822071C2 (de) Verfahren zur Herstellung von mehrlagigen starr-flexiblen Leiterplatten
DE2702844C2 (de) Verfahren zur Herstellung einer vielschichtigen gedruckten Schaltung
DE2946726C2 (de) Leiterplatte mit starren und flexiblen Bereichen und Verfahren zu deren Herstellung
DE69729196T2 (de) Flachtransformator
DE69831467T2 (de) Mehrschicht-Schaltungsplatte
DE10016064B4 (de) Substrat,Einzelsubstrat und Verfahren zur Herstellung derselben
DE4100233A1 (de) Verfahren zum herstellen gedruckter schaltungen
DE3545989C2 (de)
EP0035093A2 (de) Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips
DE69923205T2 (de) Leiterplattenanordnung und verfahren zu ihrer herstellung
DE2816857A1 (de) Gedruckte schaltung
DE4020498C2 (de) Verfahren zum Herstellen von Multiwire-Leiterplatten mit isolierten Metalleitern und/oder optischen Leitern
DE69833495T2 (de) Herstellungsvefahren für eine mehrschichtige leiterplatte
CH630202A5 (en) Process for producing a printed circuit board having rigid areas and at least one flexible area
DE69433411T2 (de) Herstellung einer mehrschichtigen kombinierten starr-flexiblen leiterplatte
DE10348010A1 (de) Mehrschichtleiterplatte, Verfahren zu deren Herstellung und Mehrschichtleiterplatte verwendendes Mobilgerät
EP0195935A2 (de) Verfahren zur Herstellung einer starre und flexible Partien aufweisenden Leiterplatte für gedruckte elektrische Schaltungen
DE3512237A1 (de) Mehrschichtige flexible schaltungsanordnung mit verbindungsvorrichtungen zwischen den schichten
AT398876B (de) Zwei- oder mehrlagige leiterplatte
DE602004005598T2 (de) Verfahren zur herstellung einer midplane
DE1765341B1 (de) Verfahren zur herstellung einer mehrlagigen gedruckten schaltung
CH629057A5 (en) Method for designing electrically conductive layers for producing printed circuits, as well as a multi-layer base material for carrying out the method

Legal Events

Date Code Title Description
8364 No opposition during term of opposition