DE69736157T2 - Filmträger und in einer Halbleiteranordnung verwendete Filmträger - Google Patents

Filmträger und in einer Halbleiteranordnung verwendete Filmträger Download PDF

Info

Publication number
DE69736157T2
DE69736157T2 DE69736157T DE69736157T DE69736157T2 DE 69736157 T2 DE69736157 T2 DE 69736157T2 DE 69736157 T DE69736157 T DE 69736157T DE 69736157 T DE69736157 T DE 69736157T DE 69736157 T2 DE69736157 T2 DE 69736157T2
Authority
DE
Germany
Prior art keywords
metallic
patterns
semiconductor device
resin
tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69736157T
Other languages
English (en)
Other versions
DE69736157D1 (de
Inventor
Morihiko Ikemizu
Takayuki Okutomo
Yutaka Fukuoka
Masafumi Takeuchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE69736157D1 publication Critical patent/DE69736157D1/de
Application granted granted Critical
Publication of DE69736157T2 publication Critical patent/DE69736157T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

  • Diese Erfindung bezieht sich auf ein TAB-Band und eine Halbleitervorrichtung, die das TAB-Band verwendet, und insbesondere auf ein TAB-Band, das als ein Ball-Grid-Array-(BGA)(Kugelgitteranordnung)-Bandtyp verwendet wird.
  • Ein IC-Paket für eine hochgeschwindigkeitshalbleiterintegrierte Schaltkreisvorrichtung ist bekannt aus US 5,162,896 A , wobei eine leitfähige Dünnfilmverdrahtung auf einer isolierenden Dünnfilmschicht gebildet wird und eine Durchführungstyp-Signaleingabeverdrahtung einen inneren Leiter aufweist, mit der eine zugehörige Signalausgangsklemme des Chips direkt verbunden ist, wobei ein Klemmenfeld zum Aufnehmen eines Hochgeschwindigkeitseingabsignals und ein Klemmenfeld mit dem ein Impedanzanpassungswiderstand verbunden ist.
  • Ferner ist eine Halbleitervorrichtung einer TAB-Struktur bekannt aus US 5,334,858 A , gemäß der ein IC-Chip auf einem Bandteil befestigt ist und eine Mehrzahl von Leitern auf dem Bandteil angeordnet ist, wobei ein isolierender Teil die Mehrzahl von Leitern abdeckt. Eine derartige Halbleitervorrichtungskonstruktion erlaubt die Funktion der Vorrichtung zu testen und zu unterscheiden zwischen den Fehlern in dem Chip und den Leitungsleitungen.
  • Ferner ist eine automatische Band-Bonding-Halbleitervorrichtung bekannt aus EP 0 528 323 A , in der eine Mehrzahl von elektrischen Leitern auf einem dünnen Kupferfilm gebildet ist, der mit einem Trägerfilm entweder abgeflacht oder anhaftend gebondet ist. Die Vorrichtung umfasst vier Bereiche, die mit thermisch-mechanischen Leitern bereitgestellt werden, wobei der Raum zwischen den einzelnen thermisch-mechanischen Leitern ähnlich zu dem Raum zwischen den einzelnen elektrischen Leitern auf dem Chip bereitgestellt wird.
  • 3 ist eine Draufsicht, die ein konventionelles TAB-Band einer Dreischichtstruktur zeigt. 4 ist eine Schnittansicht, die das TAB-Band von 3 zeigt. Das in 3 und 4 gezeigte TAB-Band umfasst ein Harzband 35 aus Polyimid, einen Kleber 34, der das Harzband abdeckt, und Kupferfolienmuster 31 und 32, die auf dem Kleber gebildet sind.
  • Die Kupferfolienmuster 31 und 32 bestehen aus Feldern 31a, an die Lötkugeln angefügt sind, und Leitern 32a zum Verbinden der Felder 31a mit einem Halbleiterchip (nicht gezeigt). Die Kupferfolienmuster 31 und 32, die herausragende Teile des Klebers 34 sind mit Lötabdeckung 33 abgedeckt, die sie schützen. Ein Loch wird in dem Teil der Lötabdeckung 33 gebildet, gebildet auf jedem Feld 31a. Angenommen, dass jedes Kupferfolienmuster eine Filmdicke von 18 μm aufweist, ist der Unterschied in einer Höhe auch 18 μm zwischen der oberen Oberfläche und jeden der Teile der Lötabdeckung 33, die das Kupferfolienmuster 31 und 32 abgedecken, und der oberen Oberfläche jedes der Teile von der Lötabdeckung 33, die die herausragenden Teilen des Klebers 34 abgedecken.
  • 5 zeigt einen Versteifer, an dem das Polyimidband 35 des TAB-Bandes angehaftet ist. Dieser Versteifer ist für ein BGA-Band und umfasst eine Metallplatte 52 und einen Kleber 51, der darauf abdeckt.
  • 6 ist eine Ansicht, die nützlich ist zum Erklären eines Vorgangs zum Anhaften des in 4 gezeigten TAB-Bandes an den in 5 gezeigten Versteifer durch Thermokompressionsbonding. In 6 werden Elemente ähnlich zu denen in 4 und 5 gezeigten durch entsprechende Bezugsziffern gekennzeichnet und eine Erklärung dessen ausgelassen. Wie in 6 gezeigt wird, wird das TAB-Band und der Versteifer zwischen Werkzeugen 61 und 62 gehalten. In diesem Zustand wird ein Druck auf das TAB-Band und den Versteifer von außerhalb der beiden Werkzeuge 61 und 62 ausgeübt, während eine Hitze darauf angewendet wird. Als ein Ergebnis werden das Band und der Versteifer zueinander mittels des Klebers 51 angehaftet.
  • Danach wird das resultierende TAB-Band 74, wie in 7A gezeigt, an einen Halbleiterchip 72 angehaftet, wobei der Chip 72 mit einen Giesharz 71 versiegelt wird und Lötkugeln 75 an die Felder des TAB-Bandes 74 angefügt werden, wodurch eine Halbleitervorrichtung gebildet wird. 7B ist eine Draufsicht der in 7A gezeigten Halbleitervorrichtung.
  • In 6 ein Prozess zum Anhaften des TAB-Bandes an den Versteifer durch Thermokompression, wobei die Lötabdeckung 33 wie oben beschrieben große Unregelmäßigkeiten aufweist, und daher der Druck von dem oberen und unteren Werkzeugen 61 und 62 nicht die tiefen konkaven Teile 63 der Lötabdeckung erreicht. Demgemäß wird der Kleber 51 nicht ausreichend an die Stellen unterhalb der konkaven Teile 63 gedrückt und kann somit gut unzulänglich angehaftete Teile 81 aufweisen, wie in 8 gezeigt ist.
  • Danach, wenn der Kleber 51 in einem Behandlungs- oder Reflowprozess erhitzt wird, tritt eine Blase an dem unzureichend angehafteten Teil auf. 9 ist eine Schnittansicht, die den Zustand des BGA-Bandes zeigt, in dem eine Blase 91 darin auftritt. Es wird aus 9 verstanden, dass das BGA-Band infolge der Lage 91 gewickelt ist, wodurch die Flachheit der Packung vermindert wird, und es wird schwierig die Höhe der Lötkugeln gleich zu machen.
  • Es ist die Aufgabe der Erfindung das TAB-Band sicher über die ganze Oberfläche eines Versteifers anzuhaften und dadurch die Flachheit des Paketes zu erhöhen.
  • Um die Aufgabe zu lösen umfasst die Erfindung ein Harzband, auf dem Harzband gebildete Felder, aus Kupferfolienmuster bestehende Leiter, zwischen dem Kupferfolienmuster bereitgestellte Blindkupferfolienmuster und eine Lötabdeckung, die die, gesamte Oberfläche des Kupferfolienmusters und die Blindkupferfolienmuster abdeckt.
  • Die Erfindung kann besser aus der folgenden detaillierten Beschreibung verstanden werden, wenn sie in Verbindung mit den beigefügten Zeichnungen betrachtet wird, in dem:
  • 1 eine Schnittansicht ist, die die Ausführungsform der Erfindung zeigt;
  • 2 eine Draufsicht der Ausführungsform von 1 ist;
  • 3 eine Draufsicht ist, die ein konventionelles TAB-Band zeigt;
  • 4 eine Schnittansicht des in 3 gezeigten TAB-Bandes ist;
  • 5 eine Ansicht ist, die einen Versteifer zum Verwenden in einem BGA-Band verwendet;
  • 6 eine Ansicht ist, die nützlich ist zum Erklären eines Vorgangs zum Anhaften eines TAB-Bandes an einen Versteifer durch eine Thermokompression;
  • 7A eine Schnittansicht ist, die eine Halbleitervorrichtung zeigt;
  • 7B eine Draufsicht der in 7A gezeigten Halbleitervorrichtung ist;
  • 8 eine Schnittansicht ist, die ein konventionell es BGA-Band zeigt, das einer Thermokompressionsanfügungsbehandlung erhalten wird; und
  • 9 eine Schnittansicht ist, die ein konventionelles BGA-Band zeigt, das nach einer Hitzebehandlung erhalten wird.
  • Die Ausführungsform der Erfindung wird mit Bezug auf die beigefügten Zeichnungen beschrieben.
  • 1 ist eine Schnittansicht, die ein BGA-Band gemäß der Ausführungsform der Erfindung zeigt. 2 ist eine Draufsicht der Ausführungsform von 1. Die Schnittansicht von 1 wird entlang der Linien I-I von 2 betrachtet.
  • In dem BGA-Band der Ausführungsform deckt ein Kleber 14 eine Oberfläche des Harzbandes 15 ab, hergestellt aus z.B. Polyimid. Metallmuster, zum Beispiel Kupferfolienmuster 19, werden auf dem Kleber 14 gebildet. Die Kupferfolienmuster 19 bestehen aus Feldern 11, an die Lötkugeln angefügt sind, und Leiter 12 zum Verbinden der Felder 11 mit dem Halbleiterchip. Jeder Leiter 12 hat eine Breite von z.B. 30–60 μm.
  • Der Kleber 14 wird mit Blindmetallmustern 10, 10a, 10b wie Kupferfolienmuster 19, bereitgestellt. Das Blindmetallmuster bedeutet ein Muster, das elektrisch zwischen dem Feld 11 und dem Leiter 12 verbunden ist, und eine Breite größer als der Leiter 12 aufweist, oder ein weder mit dem Feld 11 noch dem Leiter 12 elektrisch verbundenes Muster. Die Breite des Musters ist beispielsweise maximal 600–800 μm.
  • Die Kupferfolienmuster 10 bis 12 sind mit einer Lötabdeckung 13 abgedeckt. Die Gegenüberliegende Seite des Polyimidbandes 15 ist an eine Metallplatte 17 mittels eines Klebers 16 angehaftet. Die Metallplatte 17 und der Kleber 16 stellen einen Versteifer dar.
  • Wie in 1 und 2 gezeigt ist, werden jedes Blindmuster 10, 10a, 10b in einem breiten Raum gebildet, der zwischen aneinander liegenden der Felder 11 oder der Leiter 12 definiert wird, oder zwischen jedem Feld 11 und einem zugehörigen Leiter 12. Im Allgemeinen werden die Blindmuster 12 gleichzeitig mit den Feldern 11 und den Leitern 12 gebildet. Die Blindmuster können unabhängig von den anderen Elementen als Blindmuster 10, 10a, oder verbunden mit dem Feld 11 als ein Blindmuster 10b, oder geerdet gebildet werden.
  • In der Ausführungsform sind die Bereiche der Teile des Klebers 14, die in einer Stufe vor dem Abdecken der Lötabdeckung 13 herausragen durch Bereitstellen der Blindmuster 10, 10a, 10b auf dem Kleber 14 minimiert. Da die Lötabdeckung 13 in dieser Stufe angewendet wird, wird der Unterschied in der Höhe zwischen der oberen Oberfläche jedes der Teile der Lötabdeckung 13, die die Kupferfolienmuster abdeckt, und der oberen Oberfläche jedes der Teile der Lötabdeckung 13, die die herausragenden Teilen des Klebers 14 abgedeckt, minimiert. Wenn die Filmdicke der Kupferfolienmuster 19 18 μm ist, kann der Unterschied in einer Höhe auf 3–18 μm vermindert werden, insbesondere auf 7 μm oder weniger.
  • Demgemäß kann zur Zeit eines Anhaftens des Versteifers an das TAB-Band ein einheitlicher Druck auf den gesamten Kleber angewendet werden, mit dem Ergebnis, dass keine unzureichenden angehafteten Teile zwischen dem Kleber 16 und dem TAB-Band 15 gebildet werden, und somit keine Blasen dazwischen auftreten. Somit wird die Anhaftung zwischen dem Kleber 16 und dem TAB-Band 15 erhöht.
  • Ferner wird, da der Kontaktbereich zwischen dem Kleber 14 und dem Kupferfolienmuster durch Verbinden von Blindmustern mit Leitern und Feldern erhöht wird, die Stärke der Anhaftung zwischen dem TAB-Band 15 und der Kupferfolie erhöht.
  • Zusätzlich vermindert eine Erdung der Blindmetallmuster, die zwischen den Feldern gebildet werden, die Induktivität zwischen jedem Paar von aneinander liegenden Feldern.
  • Obwohl in der oben beschriebenen Ausführungsform das TAB-Band eine Dreischichtstruktur aufweist, ist die Erfindung nicht darauf beschränkt. Das TAB-Band kann eine Doppelschichtstruktur aufweisen, die aus einem Harzband und einer Kupferfolienmusterschicht besteht. Auch sind die Muster und die Blindmuster nicht auf Kupferfolienmuster beschränkt.

Claims (8)

  1. Eine Halbleitervorrichtung mit: einem Harzband (15); metallischen Mustern (19) einschließlich Feldern (11) und Leitern (12), die auf dem Harzband gebildet sind; und einer Lötabdeckung (13), die auf den metallischen Mustern und auf herausgestellten Teilen des Harzbandes zwischen den metallischen Mustern abdeckt; metallischen Blindmustern (10, 10a, 10b), die elektrisch zwischen den Feldern (11) und einem entsprechenden Leiter (12) verbunden sind und eine Breite aufweisen, die größer ist als die des Leiters (12), oder elektrisch verbunden sind mit weder einem der Felder (11) noch einem der Leiter (12), wobei die metallischen Muster mit der Lötabdeckung abgedeckt sind, um dadurch Unterschiede in einer Höhe zwischen oberen Oberflächen der metallischen Muster zu vermindern.
  2. Halbleitervorrichtung gemäß Anspruch 1, dadurch gekennzeichnet, dass die Summe der Dicke jedes metallischen Musters (19) und die Dicke des Teils der Lötabdeckung (13), die auf jedem metallischen Muster bereitgestellt wird, um einen Betrag von 3 μm bis weniger als 8 μm größer ist als die Dicke der Lötabdeckung (13) zwischen jedem metallischen Blindmuster und entsprechenden benachbarten der metallischen Muster.
  3. Halbleitervorrichtung gemäß Anspruch 1, dadurch gekennzeichnet, dass die metallischen Blindmuster (10), die mit weder einem der Felder (11) noch mit einem der Leiter (12) verbunden sind, geerdet sind.
  4. Halbleitervorrichtung gemäß Anspruch 1, dadurch gekennzeichnet, dass ein Klebemittel (14) zwischen dem Harzband (15) und den metallischen Mustern (19) und zwischen dem Harzband (15) und den metallischen Blindmustern (10, 10a, 10b) abdeckt.
  5. Halbleitervorrichtung gemäß Anspruch 1, gekennzeichnet durch ferner Umfassen von einem Versteifer (17), der einer Stapeloberfläche des Harzbandes anhaftet, wobei die metallischen Blindmuster einen gleichförmigen Druck erlauben, der auf den Versteifer zu der Zeit ausgeübt wird, zu der das Harzband an dem Versteifer mit Druck anhaftet.
  6. Halbleitervorrichtung gemäß Anspruch 5, dadurch gekennzeichnet, dass ein Klebemittel (14) zwischen dem Harzband (15) und den metallischen Mustern (19) und zwischen dem Harzband und den metallischen Blindmustern (10) anhaftet.
  7. Halbleitervorrichtung gemäß Anspruch 1, dadurch gekennzeichnet, dass das Harzband (15), metallische Muster (19) und metallische Blindmuster (10, 10a, 10b) ein TAB-Band darstellen.
  8. Halbleitervorrichtung gemäß Anspruch 7, dadurch gekennzeichnet, dass ein Klebemittel (14) zwischen dem Harzband (15) und den metallischen Mustern (19) und zwischen dem Harzband und dem metallischen Blindmustern (10) anhaftet.
DE69736157T 1996-06-20 1997-06-19 Filmträger und in einer Halbleiteranordnung verwendete Filmträger Expired - Lifetime DE69736157T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP15968696 1996-06-20
JP15968696A JP3346985B2 (ja) 1996-06-20 1996-06-20 半導体装置

Publications (2)

Publication Number Publication Date
DE69736157D1 DE69736157D1 (de) 2006-08-03
DE69736157T2 true DE69736157T2 (de) 2007-05-03

Family

ID=15699111

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69736157T Expired - Lifetime DE69736157T2 (de) 1996-06-20 1997-06-19 Filmträger und in einer Halbleiteranordnung verwendete Filmträger

Country Status (7)

Country Link
US (1) US5892277A (de)
EP (1) EP0814510B1 (de)
JP (1) JP3346985B2 (de)
KR (1) KR100253872B1 (de)
CN (1) CN1087102C (de)
DE (1) DE69736157T2 (de)
TW (1) TW460996B (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3638778B2 (ja) * 1997-03-31 2005-04-13 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
US6194313B1 (en) * 1997-04-30 2001-02-27 Texas Instruments Incorporated Method for reducing recess for the formation of local interconnect and or plug trench fill for etchback process
JP4307664B2 (ja) 1999-12-03 2009-08-05 株式会社ルネサステクノロジ 半導体装置
TW469552B (en) * 1999-12-10 2001-12-21 Toshiba Corp TAB type semiconductor device
US6501170B1 (en) 2000-06-09 2002-12-31 Micron Technology, Inc. Substrates and assemblies including pre-applied adhesion promoter
US6555910B1 (en) * 2000-08-29 2003-04-29 Agere Systems Inc. Use of small openings in large topography features to improve dielectric thickness control and a method of manufacture thereof
KR100378185B1 (ko) * 2000-10-16 2003-03-29 삼성전자주식회사 테스트용 탭을 구비하는 마이크로 비지에이 패키지 테이프
JP4626919B2 (ja) * 2001-03-27 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置
US6528417B1 (en) * 2001-09-17 2003-03-04 Taiwan Semiconductor Manufacturing Company Metal patterned structure for SiN surface adhesion enhancement
JP3914732B2 (ja) * 2001-10-02 2007-05-16 鹿児島日本電気株式会社 回路基板の接続構造及び該接続構造を備えた液晶表示装置並びに液晶表示装置の実装方法
JP2009527121A (ja) * 2006-02-15 2009-07-23 エヌエックスピー ビー ヴィ 半導体パッケージの製造方法、パッケージ基板、および集積回路（ｉｃ）デバイス
TWI474458B (zh) * 2012-03-23 2015-02-21 Chipmos Technologies Inc 半導體封裝基板
US9508637B2 (en) 2014-01-06 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
US9275967B2 (en) * 2014-01-06 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
US9418928B2 (en) 2014-01-06 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
US9305890B2 (en) 2014-01-15 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Package having substrate with embedded metal trace overlapped by landing pad
KR102214512B1 (ko) * 2014-07-04 2021-02-09 삼성전자 주식회사 인쇄회로기판 및 이를 이용한 반도체 패키지

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162896A (en) * 1987-06-02 1992-11-10 Kabushiki Kaisha Toshiba IC package for high-speed semiconductor integrated circuit device
US4916514A (en) * 1988-05-31 1990-04-10 Unisys Corporation Integrated circuit employing dummy conductors for planarity
JP2864705B2 (ja) * 1990-09-21 1999-03-08 セイコーエプソン株式会社 Ｔａｂ用フイルムキャリアテープ及びそのリードへのはんだ被覆方法
JPH081917B2 (ja) * 1991-01-22 1996-01-10 株式会社東芝 フィルムキャリアテ−プ
JP3197291B2 (ja) * 1991-04-30 2001-08-13 株式会社リコー Ｔａｂ実装体
US5289032A (en) * 1991-08-16 1994-02-22 Motorola, Inc. Tape automated bonding(tab)semiconductor device and method for making the same
US5441915A (en) * 1992-09-01 1995-08-15 Taiwan Semiconductor Manufacturing Company Ltd. Process of fabrication planarized metallurgy structure for a semiconductor device
JPH088295A (ja) * 1994-06-20 1996-01-12 Toshiba Corp 半導体実装装置およびその製造方法

Also Published As

Publication number Publication date
KR100253872B1 (ko) 2000-04-15
DE69736157D1 (de) 2006-08-03
KR980005944A (ko) 1998-03-30
US5892277A (en) 1999-04-06
JPH1012676A (ja) 1998-01-16
CN1087102C (zh) 2002-07-03
EP0814510A3 (de) 1999-04-21
JP3346985B2 (ja) 2002-11-18
EP0814510B1 (de) 2006-06-21
EP0814510A2 (de) 1997-12-29
TW460996B (en) 2001-10-21
CN1170234A (zh) 1998-01-14

Similar Documents

Publication Publication Date Title
DE69736157T2 (de) Filmträger und in einer Halbleiteranordnung verwendete Filmträger
DE69133497T2 (de) Leiterrahmen für eine Halbleiteranordnung und dessen Herstellungsverfahren
DE19959938C2 (de) Herstellungsverfahren einer eine Gehäusestruktur aufweisenden Halbleitervorrichtung
DE69732166T2 (de) In der mitte bestückte lötballgitter-packung
DE60101159T2 (de) Herstellungsmethode eines stapelchip-ic-gehäuses auf scheibenebene
DE3414961C2 (de)
DE69209169T2 (de) Verbindungstechnik für integrierte Schaltung
DE69838935T2 (de) Herstellungsverfahren für halbleiterscheiben, halbleiterbauelemente und chipkarten
DE2554965C2 (de)
DE69014202T2 (de) Verfahren zur erdung eines chip-trägers mit kontaktfeldern von ultrahoher dichte.
DE69834064T2 (de) Montagestruktur einer Halbleiteranordnung und Verfahren zum Montieren einer Halbleiteranordnung
DE19628376A1 (de) Integrierte Schaltkreisanordnung und Verfahren zu deren Herstellung
DE19725464C2 (de) Halbleiterbaugruppe und Verfahren zu deren Herstellung, bei dem ein Klebstoff aus anisotrop leitendem Material verwendet wird
EP0961531B1 (de) Hochintegrierte elektronische Schaltung, insbesondere zum Einsatz in Herzschrittmachern
DE19827237A1 (de) Substrat für Halbleiterbauelementgehäuse und Halbleiterbauelementgehäuse unter Verwenden desselben, sowie Herstellungsverfahren für diese
DE3616493A1 (de) Verfahren zum packen von chips fuer integrierte schaltungen und integrierte schaltungspackungen
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE3850224T2 (de) Verbindungstechnik mit dielektrischen Schichten.
DE10339770B4 (de) Verfahren zum Herstellen einer FBGA-Anordnung
DE69209482T2 (de) Elektronikverpackung mit erhöhter Wärmeableitung und Verfahren zu ihrer Herstellung
DE3616494A1 (de) Integrierte schaltungspackung und verfahren zur herstellung einer integrierten schaltungspackung
DE69104683T2 (de) System für das Zusammenschalten elektrischer Komponenten mit verschiedenen Verbindungserfordernissen zum Montieren der Komponenten auf Leiterplatten.
DE2536316A1 (de) Elektrische schaltungsanordnung in kompaktbauweise
DE69313062T2 (de) Chip-Direktmontage
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition