DE69735034T2

DE69735034T2 - Vorrichtung zum Verarbeiten eines Videosignals

Info

Publication number: DE69735034T2
Application number: DE69735034T
Authority: DE
Inventors: Takashi Ibaraki-shi Osaka Yamaguchi; Yutaka Osaka-shi Nio; Toshiaki Ibaraki-shi KITAHARA
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp
Priority date: 1996-05-07
Filing date: 1997-05-07
Publication date: 2006-08-31
Anticipated expiration: 2017-05-08
Also published as: EP0806867A2; CN1164796A; EP0806867B1; MY121608A; KR100449116B1; US20020085120A1; US6441860B1; CN1174610C; EP0806867A3; KR970078508A; TW376642B; DE69735034D1

Description

Gebiet der Erfindung
Die vorliegende Erfindung betrifft das Gebiet der Videosignal-Verarbeitungsvorrichtungen, die Videosignale unter Verwendung eines programmierbaren Signalprozessors regenerieren und decodieren.
Hintergrund der Erfindung
Die Spezifikationen für Rundfunksysteme für Fernsehsignale werden immer vielgestaltiger. Gegenwärtig sind außer dem vorhandenen terrestrischen Fernsehfunk im NTSC-Farbformat (nachstehend als NTSC-Fernsehfunk bezeichnet) NTSC-Rundfunksysteme über Rundfunk- und Nachrichtensatelliten, hochauflösender Fernsehfunk und digitaler Fernsehfunk in Betrieb.
Da die Spezifikationen für Rundfunksysteme immer vielgestaltiger werden, müssen Fernsehgeräte die entsprechende Fähigkeit haben, Fernsehsignale zu empfangen, die über unterschiedliche Rundfunksysteme gesendet werden. Und da Informationsverarbeitungsgeräte, wie etwa Personal Computer, eine immer breitere Verwendung finden, wird für Fernsehgeräte für den Heimgebrauch als Anzeige-Eigenschaft eine sogenannte VGA-Auflösung (VGA: Video Graphics Array; videographisches Array) benötigt.
Herkömmlich werden Fernsehsignale von unterschiedlichen Rundfunksystemen durch Umschalten der Feldfrequenz, Auflösung und Anzahl der abgetasteten Zeilen für jedes System empfangen und verarbeitet, und das hat zu größeren und komplizierteren Schaltkreisen geführt.
Beispielsweise zeigt 6 ein Blockdiagramm eines Fernsehgeräts, das so gestaltet ist, dass es zusammengesetzte NTSC-Fernseh-Videosignale und zusammengesetzte MUSE-Fernseh-Videosignale empfängt.
Zusammengesetzte NTSC-Fernseh-Videosignale werden wie folgt empfangen. Ein Tuner wählt einen Kanal für zusammengesetzte NTSC-Fernseh-Videosignale. Die Signale werden mit einem VIF-Verstärker (VIF: Video Intermediate Frequency; Video-Zwischenfrequenz) verstärkt und dann von einem Detektor erkannt, um zusammengesetzte Basisband-NTSC-Fernseh-Videosignale zu erzeugen. Die Basisband-NTSC-Fernseh-Videosignale werden in einen Eingangsanschluss 72 in 6 eingegeben. Eine Blockierschaltung 82 stellt den Gleichstrompegel der zusammengesetzten Basisband-NTSC-Fernseh-Videosignale auf einen entsprechenden Pegel ein, und ein Analog-Digital-Wandler 83 quantisiert die resultierenden zusammengesetzten Basisband-NTSC-Fernseh-Videosignale und wandelt sie in digitale Signale um. Die Abtastfrequenz zur Quantisierung ist mit dem Farbhilfsträger phasenverriegelt und ist mit ca. 14 MHz viermal höher (nachstehend mit 4 f_SC bezeichnet) als die des Farbhilfsträgers. Die digitalisierten zusammengesetzten Basisband-NTSC-Fernseh-Videosignale werden einem NTSC-Videosignal-Decodierer 76N zugeführt.
Ein Synchronisationssignal-Regenerator 75 für zusammengesetzte NTSC-Fernseh-Videosignale regeneriert ein mit dem Farbhilfsträger phasenverriegeltes Taktsignal ϕ₈₁ aus den quantisierten und digitalisierten zusammengesetzten Basisband-NTSC-Fernseh-Videosignalen mit einem Resonanzkreis mit einem Quarzschwinger 102. Der Synchronisationssignal-Regenerator 75 erkennt auch die Synchronisationssignal-Komponenten der quantisierten und digitalisierten zusammengesetzten NTSC-Fernseh-Videosignale mit dem Taktsignal ϕ₈₁, regeneriert Horizontalsynchronisationssignale und Vertikalsynchronisationssignale und erzeugt die benötigten Impulssignale, wie etwa Taktsignale ϕ₈₂, die mit den eingegeben Horizontalsynchronisationssignalen phasenverriegelt sind, und Nulltastimpulse. Der Zusammengesetzte-NTSC-Fernseh-Videosignale-Decodierer 76N decodiert die zusammengesetzten NTSC-Fernseh-Videosignale über einen Helligkeitssignal-Prozess und einen Chrominanzsignal-Prozess unter Verwendung verschiedener Signale, wie etwa der Taktsignale ϕ₈₁, der Taktsignale ϕ₈₂ und der Horizontalsynchronisationssignale.
Der Zusammengesetzte-Basisband-Videosignale-Decodierer 76E des Standards für das Fernsehen mit erweiterter Auflösung der zweiten Phase (ED2) regeneriert, zusätzlich zur Decodierung durch 76N, horizontale Verarbeitungssignale hoher Preemphasis aus den zusammengesetzten ED2-Videosignalen unter Verwendung der Taktsignale ϕ₈₁, der mit ϕ₈₁ phasenverriegelten Taktsignale und der Synchronisationssignale. Nach der vorstehenden Verarbeitung werden die Videosignale mit einem Taktsignal ϕ₈₃ abgetastet, das mit dem Horizontalsynchronimpuls und dem Vertikalsynchronimpuls der Ausgangsschaltung synchronisiert ist, um die Videosignale mit dem Horizontalsynchronimpuls und dem Vertikalsynchronimpuls der Ausgangsschaltung zu synchronisieren. Das Taktsignal ϕ₈₃ wird von einem Resonanzkreis mit einem Quarzschwinger 103 erzeugt und wird mit dem Horizontalsynchronimpuls und dem Vertikalsynchronimpuls der Ausgangsschaltung synchronisiert. Für die zusammengesetzten ED2-Videosignale wird nach der vorstehenden Verarbeitung ein vertikales Verarbeitungssignal hoher Preemphasis unter Verwendung des Taktsignals ϕ₈₃ und eines mit ϕ₈₃ phasenverriegelten Taktsignals regeneriert.
An dieser Stelle können der Helligkeitssignal-Prozess in 76N mit dem Helligkeitssignal-Prozess in 76E sowie der Chrominanzsignal-Prozess in 76N und der Chrominanzsignal-Prozess in 76E jeweils miteinander verknüpft werden, sodass sie einen gemeinsamen Schaltkreis haben.
Nachstehend wird das Verfahren zum Decodieren von zusammengesetzten MUSE-Fernseh-Videosignalen beschrieben. Ein Tuner wählt einen Kanal, und die VIF-Schaltung verstärkt die empfangenen Signale. Der Detektor erkennt die Wellenform und erzeugt zusammengesetzte Basisband-MUSE-Fernseh-Videosignale. Eine Blockierschaltung 92 stellt den Gleichstrompegel der zusammengesetzten Basisband-MUSE-Fernseh-Videosignale auf einen entsprechenden Pegel ein, und ein Analog-Digital-Wandler 93 quantisiert die zusammengesetzten Basisband-MUSE-Fernseh-Videosignale und wandelt sie in digitale zusammengesetzte Videosignale um. Ein Taktsignal, das mit dem Horizontalphasen-Standardsignal phasenverriegelt ist und eine Frequenz von etwa 16,2 MHz hat, wird als Abtastfrequenz zur Quantisierung verwendet. Die digitalisierten zusammengesetzten Basisband-MUSE-Fernseh-Videosignale werden einem Zusammengesetzte-MUSE-Videosignale-Decodierer 74 zugeführt. Der Decodierer 74 regeneriert Breitband-Hochauflösungs-Videosignale durch näherungsweises Interpolieren von nicht-gesendeten Signalen von Abtaststellen unter Verwendung der Infield-Interpolation, der Inframe-Interpolation oder der Interframe-Interpolation.
Ein Synchronisationssignal-Regenerator 73 für zusammengesetzte MUSE-Fernseh-Videosignale regeneriert Horizontalphasen-Standardsignale, Horizontalsynchronisationssignale, Vertikalphasen-Standardsignale und Vertikalsynchronisationssignale aus den zusammengesetzten MUSE-Fernseh-Videosignalen. Außerdem regeneriert der Synchronisationssignal-Regenerator 73 ein Taktsignal ϕ₉₁, das zum Betreiben des Zusammengesetzte-MUSE-Videosignale-Decodierers benötigt wird, aus einem Resonanzkreis mit einem Quarzschwinger 100 und erzeugt unterschiedliche Steuersignale für das Eingangssignal. Für die zusammengesetzten MUSE-Videosignale werden Videosignale der Horizontalabtastperiode zum Übertragen auf 11/12 komprimiert, sodass der Decodierer sie dekomprimieren muss. Zu diesem Zweck wird von dem Resonanzkreis mit dem Quarzschwinger 101 ein mit dem Horizontalabtastimpuls der Anzeigevorrichtung phasenverriegeltes Taktsignal ϕ₉₃ erzeugt, dessen Frequenz etwa 44 MHz beträgt. Auf der letzten Stufe des Decodierungsprozesses für die zusammengesetzten MUSE-Videosignale werden die decodierten Videosignale mit dem Taktsignal ϕ₉₃ von etwa 44 MHz abgetastet und mit dem Horizontalabtastimpuls synchronisiert. Die Digital-Analog-Wandler 87 und 97 wandeln die einzelnen Ausgangssignale des Zusammengesetzte-NTSC-Fernseh-Videosignale-Decodierers 76N, des Zusammengesetzte-ED2-Videosignale-Decodierers 76E und des Zusammengesetzte-MUSE-Fernseh-Videosignale-Decodierers 74 in analoge Signale um. Der Schaltkreis 80 wählt die Signale aus und gibt sie aus. Gleichzeitig wählt auch der Schaltkreis 79 die Synchronisationssignale aus und gibt sie aus.
Die europäische Patentanmeldung EP 0710016 beschreibt einen Fernseh-Empfänger für Rundfunksysteme mit mehreren Anzeigeformaten, der eine Rundfunk-Schnittstelle mit einem Tuner zum Demodulieren und einem ADC-Modul als Mehrstandard-Decodierer zum Umwandeln in digitale Signale, einen Feld-Spreader zum Speichern der digitalen Signale und einen programmierbaren Digitalsignalprozessor aufweist, der verschiedene Bildverarbeitungsalgorithmen in Abhängigkeit vom Bildeingangsformat ausführen kann. Dieses Fernsehsystem ändert die Größe der verschiedenen empfangenen Bildformate zum Anzeigen auf einem üblichen Gerät.
Das Dokument EP 0 529 442 beschreibt einen Fernseh-Empfänger, der eine Vielzahl von Digitalsignalprozessoren verwendet. Bei diesem Fernseh-Empfänger speichert ein Speicher Signalverarbeitungsprogramme, die einer Vielzahl von Fernsehsystemen entsprechen, und ein Programm, das für das Fernsehsystem eines Eingangsbildsignals geeignet ist, wird aus dem Speicher gelesen und in ein internes Programm des entsprechenden Digitalsignalprozessors geschrieben. Der gewählte Digitalsignalprozessor kann somit das digitalisierte Eingangsbildsignal verarbeiten und das verarbeitete Signal an einen Digital-Analog-Wandler zum Anzeigen senden.
Kurze Darstellung der Erfindung
Die vorliegende Erfindung betrifft eine Videosignal-Verarbeitungsvorrichtung zum Regenerieren und Decodieren von Videosignalen unter Verwendung von programmierbaren Signalprozessoren.
In der Regel werden zum Decodieren von eingegebenen Fernseh-Videosignalen jedes Signalstandards ein Exklusiv-Decodierer, ein Synchronisationsregenerator und ein Taktgenerator benötigt. Das hat zu größeren Schaltkreisen sowie Nachteilen bei Kosten und Produktivität geführt.
Ziel der vorliegenden Erfindung, die in den beigefügten Ansprüchen definiert ist, ist die Bereitstellung von Lösungen für die vorgenannten Nachteile.
Die vorliegende Erfindung betrifft einen Videosignal-Decodierer, der einen Taktsignalgenerator zum Erzeugen eines mit einem Horizontalphasen-Standardsignal phasenverriegelten Taktsignals in einem eingegebenen zusammengesetzten Videosignal, einen weiteren Taktsignalgenerator zum Erzeugen eines mit einem externen Synchronisationsimpuls phasenverriegelten Taktsignals zum Ansteuern einer Anzeigevorrichtung, um das Videosignal auf einem Bildschirm anzuzeigen, und einen spannungsgesteuerten Oszillator (VCO) verwendet, mit dem die einzelnen Taktsignalgeneratoren Signale verschiedener Frequenzen ausgeben können. Mit Hilfe des VCO können in Abhängigkeit von dem Format des eingegebenen Videosignals Breitband-Frequenzen ausgegeben werden.
Die vorliegende Erfindung betrifft auch eine Videosignal-Verarbeitungsvorrichtung mit einer Katodenstrahlröhre (CRT) als Vorrichtung zum Anzeigen des zusammengesetzten Videosignals. Die Erfindung verwendet einen zweiten programmierbaren Signalprozessor zum Auslesen des in dem Speicher gespeicherten zusammengesetzten Videosignals unter Referenzierung des von einem Synchronisationsimpulsgenerator erzeugten Synchronisationssignals zum Anzeigen von decodierten zusammengesetzten Videosignalen, einen Speicher, der mehrere Programme zum Steuern des zweiten programmierbaren Signalprozessors speichert, und Steuermittel zum Auswählen und Auslesen eines in dem Speicher gespeicherten Programms in Abhängigkeit von dem Format des eingegebenen Videosignals und zum Einschreiben des gewählten Programms in einen Speicher des programmierbaren Prozessors. Dadurch kann der programmierbare Prozessor den erforderlichen Ablenkungsprozess, der dem Format des Videosignals entspricht, das unter Referenzierung des Synchronisationsimpuls angezeigt werden soll, zum Anzeigen des Videosignals wählen, und dadurch wird eine Vorrichtung realisiert, mit der mehrere Anzeigeformate verarbeitet werden können.
Kurze Beschreibung der Zeichnungen
1 ist ein Blockdiagramm einer Videosignal-Verarbeitungsvorrichtung der vorliegenden Erfindung.
2 ist ein Blockdiagramm eines Eingangssynchronisationssignal-Prozessors der Videosignal-Verarbeitungsvorrichtung in 1.
3 ist ein Blockdiagramm eines Ausgangssynchronisationssignal-Prozessors der Videosignal-Verarbeitungsvorrichtung in 1.
4 ist ein Blockdiagramm eines Ausgangsablenksignal-Generators der Videosignal-Verarbeitungsvorrichtung in 1.
5 ist ein Blockdiagramm eines programmierbaren Signalprozessors der Videosignal-Verarbeitungsvorrichtung in 1.
6 ist ein Blockdiagramm der herkömmlichen Videosignal-Verarbeitungsvorrichtung zum Empfangen und Verarbeiten von zusammengesetzten NTSC-Fernseh-Videosignalen und zusammengesetzten MUSE-Fernseh-Videosignalen.
Beschreibung der bevorzugten Ausführungsformen
1 ist ein Blockdiagramm einer Videosignal-Verarbeitungsvorrichtung der vorliegenden Erfindung. Die Erfindung ist für einen breiten Bereich von eingegebenen zusammengesetzten Videosignalen (unter anderem Synchronisationssignale), wie etwa zusammengesetzte MUSE-Fernseh-Videosignale, zusammengesetzte NTSC-Fernseh-Videosignale und zusammengesetzte Basisband-Hochauflösungs-Fernsehsignale, vorgesehen.
Ein Signalwähler 1 wählt ein Videosignal, eine Blockierschaltung 2 stellt den Gleichstrompegel ein und ein Analog-Digital-Wandler 3 wandelt das Videosignal in ein digitales Videosignal um. Das digitale Videosignal wird dann für einen ersten programmierbaren Signalprozessor 4 und einen Eingangssynchronisationssignal-Prozessor 8 bereitgestellt. Der Eingangssynchronisationssignal-Prozessor 8 trennt das Synchronisationssignal von dem eingegeben Videosignal und regeneriert es aus dem eingegebenen Videosignal und erzeugt außerdem ein Taktsignal, das mit dem Horizontalphasen-Standardsignal des eingegebenen Videosignals phasenverriegelt ist.
2 ist ein Blockdiagramm des Eingangssynchronisationssignal-Prozessors 8. Der Eingangssynchronisationssignal-Prozessor 8 weist ein programmierbares Zählwerk auf, um mehrere eingegebene zusammengesetzte Videosignale zu verarbeiten. Dieser Prozessor kann so konfiguriert sein, dass er Funktionen und Operationen jedes Blocks entsprechend den eingegebenen zusammengesetzten Videosignalen umschaltet. Zunächst trennt ein Synchronisationssignal-Detektor 20 die Horizontalsynchronisationssignal-Komponente und die Vertikalsynchronisationssignal-Komponente von dem digitalen Videosignal. Für zusammengesetzte NTSC-Fernseh-Videosignale wird der Gleichstrompegel des Synchronisationssignals so festgelegt, dass er niedriger als der Schwarzpegel des Videosignals ist. Daher können Horizontal- und Vertikalsynchronisationssignal-Komponenten durch Eingeben des Ausgangssignals nach dem Trennen aufgrund der entsprechenden Trennungsniveau-Einstellung in einen Synchronisationssignal-Trenner getrennt werden. Für zusammengesetzte MUSE-Fernseh-Videosignale ist ein Bildsynchronisationsimpuls, die die Vertikalsynchronisationssignal-Komponente ist, durch Autokorrelation mit der Zeit nachweisbar. Die Horizontalsynchronisationssignal-Komponente kann mit einem Zählwerk, das mit dem Bildsynchronisationsimpuls in Betrieb gesetzt wird, getrennt werden.
Ein zusammengesetztes digitales Videosignal wird in einen Speicher 25 für das Standard-Synchronisationssignal eingegeben. Bei zusammengesetzten MUSE-Fernseh-Videosignalen gewinnt der Speicher 25 die Wellenform des in das zusammengesetzte Videosignal eingemischten Horizontalphasen-Standardsignals. Bei zusammengesetzten NTSC-Fernseh-Videosignalen gewinnt der Speicher ein Farbsynchronsignal zum Regenerieren des Farbhilfsträgers. Die gewonnene Wellenform des digitalen Signals wird an eine CPU 12 gesendet. Durch den Betrieb eines Schleifenfilters wird eine an einen Eingangsspannungsanschluss 28 eines VCO angelegte Eingangsspannung V₂₈ von der CPU berechnet und einem VCO 11a zugeführt, sodass eine Rückkopplungsschleife entsteht.
Der VCO 11a ist ein variabler Breitband-Taktgenerator, der mit Gleichspannung gesteuert wird und einen Breitband-Taktimpuls von beispielsweise etwa 32 MHz für zusammengesetzte MUSE-Fernseh-Videosignale, von 28 MHz für zusammengesetzte NTSC-Fernseh-Videosignale und von 50 MHz für VGA unter Verwendung beispielsweise eines Mitkopplungsoszillators als Schwingungsquelle erzeugen kann.
Der ausgegebene Taktimpuls ϕ₂₉ des VCO 11a wird an den Analog-Digital-Wandler 3, den programmierbaren Prozessor 4 und den Eingangssynchronisationssignal-Prozessor 8 gesendet und als Systemtaktimpuls verwendet.
Der von dem Synchronisationssignal-Detektor 20 ausgegebene Horizontalsynchronimpuls wird nicht unverändert verwendet, sondern muss unter Verwendung einer Rückkopplungsschleife stabilisiert werden, um zusammengesetzte Nicht-Standard-NTSC-Videosignale, wie etwa Wiederherstellungssignale des MAZ-Geräts, zu verarbeiten. Ein Horizontalsynchronisationsphasen-Detektor 21a erkennt einen Phasenfehler zwischen dem erzeugten Horizontalsynchronimpuls und dem von dem Horizontalsynchronisationsphasen- Detektor 21a erkannten Horizontalsynchronisationssignal. Das Erkennungsergebnis wird an die CPU 12 zur Berechnung des Teilungsverhältnisses gesendet, mit dem ein programmierbares Horizontalgeschwindigkeits-Zählwerk 23a den Phasenfehler löscht. Die CPU 12 sendet das Berechnungsergebnis an das Horizontalgeschwindigkeits-Zählwerk 23a, sodass eine Rückkopplungsschleife entsteht. Das Berechnungsergebnis gibt die Anzahl der eingegebenen Systemtaktimpulse in einem Horizontalabtastungs-Zeitraum an. Das getrennte Ausgangssignal des programmierbaren Horizontalgeschwindigkeits-Zählwerks 23 (Anm. d. Übers.: muss wohl „23a" heißen) wird an einen Speicher 5 als Schreib-Adresse gesendet. Jeder Phasenfehler, der kleiner als die Taktfrequenz des Systemtakts ist, wird von der CPU 12 als horizontaler Versatz erkannt, und dieser Phasenfehler kann durch Anwenden einer Phasenkorrektur gedämpft werden, die den Versatz in dem programmierbaren Prozessor 4 ausgleicht.
Ein Impulserzeugungs-Zählwerk 24a stellt dass getrennte Ausgangssignal des programmierbaren Horizontalgeschwindigkeits-Zählwerks 23a auf die erforderliche Phase und Impulsdauer ein und sendet es als erkannten Horizontalsynchronimpuls ϕ₃₁ an einen Ausgangssynchronisationsimpuls-Prozessor 9. Das Impulserzeugungs-Zählwerk 24a stellt auch das Vertikalsynchronisationssignal, das von dem Synchronisationssignal-Detektor 20 in 2 erkannt wird, auf die erforderliche Phase und Impulsdauer ein und gibt es als erkannten Vertikalsynchronimpuls ϕ₃₂ aus.
Das digitale Videosignal, das in den programmierbaren Prozessor 4 eingegeben worden ist, wird entsprechend dem Format des eingegebenen Videosignals decodiert. 5 zeigt das Blockdiagramm einer bevorzugten Ausführungsform des programmierbaren Prozessors. Ein Verarbeitungselement 50 wird aufgrund des MIMD-Systems (MIMD: Multiple Instructions/Mutiple Data Stream; Mehrbefehls-/Mehrdatenstrom) in einer Matrix justiert, und die einzelnen Verarbeitungselemente 50 werden durch Vierpolkreuzglied-Verdrahtung verbunden. Das Verarbeitungselement 50 weist eine arithmetisch-logische Einheit (ALU), ein Befehlsregister, das die ALU steuert, und ein Datenregister zum Eingeben von Zahlenwerten auf. Jedes Register ist mittels einer Exklusivleitung mit der CPU 12 verbunden, sodass die Verfahren für die Signalverarbeitung durch Neuschreiben des Registers entsprechend dem Standard des eingegebenen Videosignals oder der Decodierungsart dynamisch geändert werden können.
Tabelle 1 stellt den Signal-Prozess des programmierbaren Signalprozessors den einzelnen Signalformaten gegenüber.
Wie in Tabelle 1 gezeigt, trennt der programmierbare Signalprozessor 4 Y/C, decodiert das Chrominanzsignal und verarbeitet ACC zum Decodieren der zusammengesetzten NTSC-Fernseh-Videosignale. Zum Decodieren von zusammengesetzten ED2-Fernseh-Videosignalen trennt der programmierbare Signalprozessor 4 Y/C, decodiert das Chrominanzsignal und verarbeitet ACC und das Horizontalsignal hoher Preemphasis (HH). Für diese Prozesse werden die eingegebenen Systemtaktimpulse ϕ₂₉ verwendet. Zum Decodieren von zusammengesetzten MUSE-Fernseh-Videosignalen interpoliert der programmierbare Signalprozessor 4 den Stehbildbereich und den Bewegtbildbereich des Signals, stellt eine Bewegung fest und führt eine fortlaufende Abtastung durch.
Die mit dem programmierbaren Signalprozessor 4 decodierten Signale werden in den Speicher 5 zum Synchronisieren mit dem Systemtaktimpuls zum Anzeigen geschrieben. In der Regel wird ungeachtet einer asynchronen oder synchronen Verarbeitung ein Schreib-Lese-Speicher (zum sogenannten Lese-modifizierten Schreiben) zum Senden und Empfangen von digitalen Signalen zwischen Schaltungen verwendet, die mit verschiedenen Systemtaktsignalen betrieben werden. Die Schreib-Adresse für den Speicher 5 wird von dem eingegebenen Systemtaktimpuls ϕ₂₉ gebildet, der von dem Eingangssynchronisationssignal-Prozessor 8 erzeugt wird, der ein Eingangssynchronisationssignal und einen Bereich von mit diesem synchronisierten Impulsen erzeugt.
Tabelle 1
Nachstehend wird der Ausgangssynchronisationsimpuls-Prozessor 9 unter Bezugnahme auf 3 erläutert. Das Horizontalsynchronisationssignal ϕ₃₁, das Vertikalsynchronisationssignal ϕ₃₂ und das externe Synchronisationssignal ϕ₁₆, das von dem Eingangssynchronisationssignal-Prozessor 8 erkannt wird, bilden einen Phasenregelkreis (PLL) zum Synchronisieren des Systemtaktes zum Anzeigen mit dem externen Synchronisationssignal ϕ₁₆.
Bei Bild-in-Bild-Fernsehgeräten verwendet das externe Synchronisationssignal ϕ₁₆ das Synchronisationssignal des im Hauptbild anzuzeigenden Videosignals als Standard des Synchronisationsimpulses zum Anzeigen und erzeugt aufgrund des Standards Adressdaten zum Speichern des im Teilbild anzuzeigenden Videosignals im Speicher 5. In den 2 und 3 wurde zwar die Signalverarbeitung des externen Synchronisationssignals weggelassen, aber der Speicher 5 kann mit dem externen Synchronisationssignal durch bloßes Umschalten der Schreib-Adresse synchronisiert werden. Ein Schreib-Adressen-Generator wird periodisch mit einem Feld in Betrieb gesetzt, wenn das externe Synchronisationssignal eingegeben wird, um die Differenz in der Bildfrequenz auszugleichen. Wenn das interne Synchronisationssignal eingegeben wird, wird der Schreib-Adressen-Generator periodisch von dem Bild in Betrieb gesetzt. Die Bild-in-Bild-Anzeige wird durch Schreiben von zwei Arten von asynchronen digitalen Videosignalen in den Speicher unter Verwendung des externen Synchronisationssignals ϕ₁₆, des eingegebenen Systemtaktimpulses ϕ₆₉, der mit dem Signal ϕ₁₆, synchronisiert ist, und des internen eingegebenen Systemtaktimpulses ϕ₂₉ und durch Auslesen des digitalen Videosignals aus dem Speicher 5 unter Verwendung dieser Systemtaktimpulse zum Anzeigen realisiert.
Bei zusammengesetzten NTSC-Fernseh-Videosignalen muss die Anzahl der Taktimpulse an die Anzeigebreite (Anzahl der Bildelemente) für jede Zeile angepasst werden, da die Videosignalverarbeitung, wie etwa die Interpolation von Horizontalabtastzeilensignalen, zeilenweise erfolgt. Außerdem muss ein Taktsignal erzeugt werden, das mit der Zeilenfrequenz (Horizontalabtastfrequenz) phasenverriegelt ist. Ein Horizontalphasendetektor 21b erkennt einen Phasenfehler zwischen dem Horizontalsynchronimpuls ϕ₃₄, der von einem programmierbaren Horizontalgeschwindigkeits-Zählwerk 23b erzeugt wird, das den Takt von ca. 28 MHz in 1/1820 teilt, und dem erkannten Horizontalsynchronimpuls ϕ₃₁. Das Erkennungsergebnis wird mit der CPU 12 berechnet, um das Ergebnis in eine Spannung umzuwandeln, und es wird von dem Eingangsspannungsanschluss 28 als V₂₈ ausgegeben, um die Schwingfrequenz eines VCO 11b zu steuern. Der VCO 11b addiert den ausgegebenen Systemtakt ϕ₃₃, der mit der Horizontalabtastfrequenz der Anzeigevorrichtung synchronisiert ist, zu dem programmierbaren Horizontalgeschwindigkeits-Zählwerk 23b, sodass eine Rückkopplungsschleife entsteht. Der Synchronisationsimpuls-Prozessor 9 für die Anzeigevorrichtung arbeitet stets mit Referenzierung des ausgegebenen Systemtaktes ϕ₃₃ als Standardtakt. In der Regel wird die Zeitkonstante der Rückkopplungsschleife sehr groß eingestellt, um einen stabilen Ausgangssystemtakt zu erzeugen, der mit der Zeilenfrequenz des eingegeben Videosignals verriegelt ist, und um einen Einfluss von Synchronisationsfehlern aus dem eingegebenen Horizontalsynchronisationssignal zu vermeiden.
Das Horizontalgeschwindigkeits-Zählwerk 23b, das mit dem Horizontalsynchronimpuls gesteuert wird, stellt den ausgegebenen Horizontalabtastgeschwindigkeits-Impuls unter Verwendung eines Impulsgenerators 24b mit Zählwerk auf die erforderliche Phase und Impulsdauer ein und gibt den Impuls als Horizontalsynchronimpuls ϕ₃₅ zum Anzeigen aus. In der gleichen Weise stellt der Impulsgenerator 24b mit Zählwerk die Phase und Impulsdauer des erkannten Vertikalsynchronimpulses ein und gibt ihn als Vertikalsynchronimpuls ϕ₃₆ aus.
Bei zusammengesetzten MUSE-Fernseh-Videosignalen beträgt die Frequenz des Systemtaktsignals ϕ₃₃ zum Anzeigen ca. 44 MHz, und das Teilungsverhältnis, das in dem programmierbaren Horizontalgeschwindigkeits-Zählwerk 23b verwendet wird, das mit dem Horizontalsynchronimpuls gesteuert wird, beträgt 1/1320.
Der VCO 11a und der VCO 11b sind variable Oszillatoren, die von etwa 10 MHz bis 50 MHz einstellbar sind, um den Breitband-Ausgangssignalen zu entsprechen.
Die Auslese-Adresse des Speichers 5 wird im Ausgangssynchronisationsimpuls-Prozessor 9 erzeugt. Bei zusammengesetzten NTSC-Fernseh-Videosignalen und zusammengesetzten MUSE-Fernseh-Videosignalen wird der Zeilenspeicher zum zeilenweisen Verarbeiten von Videosignalen und zum Umwandeln der Lesephase und -frequenz mittels des ausgegeben Systemtaktes ϕ₃₃ verwendet.
Der programmierbare Signalprozessor 6 decodiert das zusammengesetzte Videosignal unter Verwendung des ausgegebenen Systemtaktes ϕ₃₃ und des ausgegebenen Synchronisationsimpulses. Wie in Tabelle 1 gezeigt, werden zum Decodieren von zusammengesetzten NTSC-Fernseh-Videosignalen Prozesse ausgeführt, die eine Zeilensignal-Interpolation, Schriftsignal-Einfügung und Bildgüte-Kompensation umfassen. Zum Decodieren von ED2-Signalen werden Prozesse ausgeführt, die eine Zeilensignal-Interpolation, Regenerierung eines Vertikalverarbeitungssignals mit zeitlicher Preemphasis (VT) oder eines Vertikalverarbeitungssignals mit hoher Preemphasis (VH), Schriftsignal-Einfügung und Bildgüte-Kompensation umfassen.
In einem ROM sind mehrere Signalverarbeitungsprogramme gespeichert, und die CPU 12 ladet das zum Decodieren der Videosignale benötigte Programm in das Befehlsregister des programmierbaren Signalprozessors in Abhängigkeit von der Art des erkannten Videosignals. Die decodierten zusammengesetzten Videosignale werden über einen Digital-Analog-Wandler 7 in analoge Signale umgewandelt und als Videosignale zum Anzeigen ausgegeben. Gleichzeitig erzeugt der Ausgangssynchronisationsimpuls-Prozessor 9 einen Synchronisationsimpuls ϕ₁₈, der in die Impuls-Wellenform gebracht wird.
4 zeigt einen Ablenksignalgenerator 10. Wenn die Anzeigevorrichtung eine Katodenstrahlröhre (CRT) ist, werden die Impulse, die den Horizontalausgangstransistor ansteuern, zu einem Horizontalphasendetektor 21c zurückgesendet und bilden eine PLL-Schaltung mit dem Horizontalsynchronimpuls, um den speziellen Betrieb der Horizontalblenkschaltung für die CRT zu stabilisieren. Der Horizontalphasendetektor 21c erkennt alle Frequenz- oder Phasenfehler zwischen dem ausgegebenen Horizontalsynchronimpuls ϕ₃₅ und den Impulsen, die den Horizontalausgangstransistor ϕ₄₁ zum Ablenken ansteuern. Das Erkennungsergebnis wird in die CPU 12 eingegeben, die einen Horizontalabtastsignal-Prozessor enthält, der eine Rückkopplungsschleife zum Berechnen von Phasenfehlern bildet. Der Wert zum Kompensieren des berechneten Phasenfehlers wird als Teilungsverhältnis an ein programmierbares Horizontalgeschwindigkeits-Zählwerk 23c gesendet. Dann stellt der Impulsgenerator 24c mit Zählwerk die Phase und Impulsdauer des Ausgangssignals des programmierbaren Horizontalgeschwindigkeits-Zählwerks 23c ein. Da die vorgenannten Prozesse in einer Einheit des Systemtaktes zum Anzeigen ausführt werden, wird jeder Phasenfehler, der kleiner als die Taktfrequenz des Systemtaktes ϕ₃₃ zum Anzeigen ist, ignoriert. (Mit anderen Worten, das System reagiert nicht auf diesen Phasenfehler.) Eine Kompensationsschaltung 40 für den Versatz des Taktsignals kompensiert fortlaufend analog den Phasenfehler, der von dem Horizontalsynchronisationssignal-Prozessor berechnet wird, der eine Rückkopplungsschleife in der CPU 12 bildet, verstärkt die Impuls-Wellenform der erzeugten Zeilenfrequenz und gibt sie als Horizontalablenk-Ausgangsimpuls ϕ₄₂ aus. Der Impulsgenerator 24c mit Zählwerk formt die Wellenform des Vertikalsynchronisations-Ausgangsimpulses ϕ₃₆ und gibt ihn als Vertikalablenk-Ausgangsimpuls ϕ₄₃ aus. ... hängen von dem Horizontalablenk-Ausgangsimpuls ϕ₄₂ und dem Vertikalablenk-Ausgangsimpuls ϕ₄₃ ab. Durch programmierbares Schalten der Ablenkschaltung entsprechend dem Standard der anzuzeigenden Videosignale können mehrere Anzeigeformate verarbeitet werden.
Die vorliegende Erfindung hat programmierbare Signalprozessoren, die mit dem Eingangsanschluss und dem Ausgangsanschluss des Speichers verbunden sind, wodurch ein einziger Videosignalprozessor Videosignale vieler verschiedener Rundfunksysteme, die unterschiedliche Synchronisationssignalfrequenzen, Feldfrequenzen und Abtastfrequenzen haben, und Datensignale verarbeiten kann, die aus zusammengesetzten Synchronisationssignalen mit unterschiedlichen Abtastfrequenzen bestehen.
Figuren

1 Ein gabe von zusammengesetzten Videosignalen Blockierschaltung A/D-Wand. Programmierbar Signalprozessor Speicher Programmierbar Signalprozessor D/A-Wand. Ausgabe von Videosignalen Ausgabe von Synchronisationssignalen Eingangssynchr.signal-Prozessor Ausgangssynchr.impuls-Prozessor Ausgangsablenksignalgenerator Ausgabe von Ablenksignalen Eingabe von externen Synchronisationssignalen

2 Zusammengesetztes digitales Videosignal Synchronis.signal-Detektor Horizontalsynchronis.phasen-Detektor CPU (eine Rückkopplungsschleife bildender Horizontalabtastsignal-Prozessor) Programmierbares Horizontalgeschwindigkeits-Zählwerk Speicher-Schreib-Adresse Impulsgenerator mit Zählwerk Erkannter Horizontalsynchronimpuls Erkannter Vertikalsynchronimpuls Speicher für Standard-Synchronisationssignal CPU (eine Rückkopplungsschleife bildender Taktgenerator) VCO-Eingangsspannung Eingegebenes Systemtaktsignal

3 Erkannter Horizontalsynchronimpuls Erkannter Vertikalsynchronimpuls Horizontalphasen-Detektor CPU (eine Rückkopplungsschleife bildender Horizontalabtastsignal-Prozessor) Programmierbares Horizontalgeschwindigkeits-Zählwerk Speicher-Schreib-Adresse Impulsgenerator mit Zählwerk Ausgegebener Horizontalsynchronimpuls Ausgegebener Vertikalsynchronimpuls VCO-Eingangsspannung Ausgegebenes Systemtaktsignal

4 Ausgegebener Horizontalsynchronimpuls Ausgegebener Vertikalsynchronimpuls Horizontalphasen-Detektor CPU (eine Rückkopplungsschleife bildender Horizontalsynchronisationssignal-Prozessor) Programmierbares Horizontalgeschwindigkeits-Zählwerk Horizontalablenkungs-Steuerimpuls Impulsgenerator mit Zählwerk Kompensationsschaltung für den Versatz des Taktsignals Horizontalablenk-Ausgangsimpuls ϕ₄₂ Vertikalablenk-Ausgangsimpuls ϕ₄₃

5 Befehlsregister Datenregister

6 Zusammengesetzte MUSE-Fernseh-Videosignale Blockierschaltung A/D-Wandler (MUSE-) Synchronisationssignal-Regenerator Eingangsseite Ausgangsseite Zusammengesetzte-MUSE-TV-Videosignale-Decodierer D/A-Wandler Ausgegebener Synchronimpuls Zusammengesetzte NTSC-Fernseh-Videosignale Blockierschaltung A/D-Wandler (NTSC-) Synchronisationssignal-Regenerator Eingangsseite Ausgangsseite Zusammengesetzte-NTSC-TV-Videosignale-Decodierer D/A-Wandler Ausgegebenes Videosignal Zusammengesetzte-ED2-TV-Videosignale-Decodierer

Claims

Videosignal-Verarbeitungsvorrichtung mit: mindestens zwei programmierbaren Signalprozessoren (4, 6) zum Verarbeiten eines zusammengesetzten Videosignals mit Synchronisationssignal-Komponenten, wobei das zusammengesetzte Videosignal eines von einer Vielzahl von Signalformaten haben kann; mindestens einem Speichermittel (5) zum Speichern des Ausgangssignals von mindestens einem ersten programmierbaren Signalprozessor (4), wobei der mindestens eine erste programmierbare Signalprozessor (4) zum Decodieren des zusammengesetzten Videosignals mit dem Eingangsanschluss des mindestens einen Speichermittels (5) verbunden ist und mindestens ein zweiter programmierbarer Signalprozessor (6) zum Auslesen des in dem Speichermittel gespeicherten zusammengesetzten Videosignals mit dem Ausgangsanschluss des Speichermittels (5) verbunden ist; Mitteln zum Trennen einer Synchronisationssignal-Komponente von dem eingegebenen Videosignal und zum Erneuern des Synchronisationssignals; einem ersten Taktsignalgenerator (11a) zum Erzeugen eines ersten Taktsignals, das mit einer Phase des eingegebenen Videosignals phasenverriegelt ist; einem Ausgangssynchronisationsimpuls-Generator (9) zum Erzeugen eines Synchronisationsimpulses, um das Videosignal an einer Anzeigevorrichtung anzuzeigen, wobei der Synchronisationsimpuls mit einem fremden Synchronisationssignal phasenverriegelt ist, das mit dem eingegebenen Video-Synchronisationssignal nicht phasenverriegelt ist, sowie zum Erzeugen eines System-Ausgangstaktsignals, das mit dem Synchronisationsimpuls phasenverriegelt ist; Mitteln (8) zum Senden des ersten Taktsignals zu dem ersten programmierbaren Signalprozessor (4) und des System-Ausgangstaktsignals zu dem zweiten programmierbaren Signalprozessor (6); einem Speicher, der mehrere Programme zum Verarbeiten des Videosignals mit einem programmierbaren Signalprozessor speichert; und Steuermitteln zum Wählen eines in dem Speicher gespeicherten Programms für jeden programmierbaren Signalprozessor entsprechend dem Signalformat des zusammengesetzten Videosignals.
Videosignal-Verarbeitungsvorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass der erste Taktsignalgenerator (11a), der ein Taktsignal erzeugt, das mit dem Phasen-Standardsignal des eingegebenen Videosignals phasenverriegelt ist, einen spannungsgesteuerten Oszillator (VCO) zum Ausgeben eines Taktsignals mit einer bestimmten Frequenz entsprechend dem Format des eingegebenen Videosignals aufweist.
Videosignal-Verarbeitungsvorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass eine Katodenstrahlröhre als Bildanzeigevorrichtung der Videosignal-Verarbeitungsvorrichtung verwendet wird und dass der zweite programmierbare Signalprozessor (6) einen Ablenkungsprozess in Bezug auf das von dem Ausgangssynchronisationsimpuls-Generator (9) erzeugte Synchronisationssignal zum Anzeigen von decodierten Videosignalen an der Bildanzeigevorrichtung wählt.
Videosignal-Verarbeitungsvorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass zwei Videosignale, die ein erstes Synchronisationssignal mit einer Frequenz f1 bzw. ein zweites Synchronisationssignal mit einer Frequenz f2 haben, auf einem geteilten Bildschirm oder einem Überlagerungsbildschirm einer einzigen Anzeigevorrichtung unter Verwendung des System-Ausgangstaktsignals, das mit dem zweiten Synchronisationssignal mit der Frequenz f2 phasenverriegelt ist, angezeigt werden, wobei f1 die Frequenz des Synchronisationssignals des eingegebenen Videosignals, das von dem ersten programmierbaren Prozessor (4) verarbeitet wird, ist und f2 eine fremde Frequenz, die mit f1 ≠ f2 eingegeben wird, ist.