DE69731019T2 - Verfahren zu Herstellung eines monokristallinen Halbleiterwafers mit hochglanzpolierter Oberfläche, unter Benutzung eines Gasphasen-Ätz- und eines Aufwärm-Schrittes, und durch dieses Verfahren hergestellter Wafer - Google Patents

Verfahren zu Herstellung eines monokristallinen Halbleiterwafers mit hochglanzpolierter Oberfläche, unter Benutzung eines Gasphasen-Ätz- und eines Aufwärm-Schrittes, und durch dieses Verfahren hergestellter Wafer Download PDF

Info

Publication number
DE69731019T2
DE69731019T2 DE69731019T DE69731019T DE69731019T2 DE 69731019 T2 DE69731019 T2 DE 69731019T2 DE 69731019 T DE69731019 T DE 69731019T DE 69731019 T DE69731019 T DE 69731019T DE 69731019 T2 DE69731019 T2 DE 69731019T2
Authority
DE
Germany
Prior art keywords
wafer
gloss surface
polishing
monocrystalline semiconductor
pace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69731019T
Other languages
English (en)
Other versions
DE69731019D1 (de
Inventor
Hiroshi Annaka-shi Oishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of DE69731019D1 publication Critical patent/DE69731019D1/de
Application granted granted Critical
Publication of DE69731019T2 publication Critical patent/DE69731019T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/974Substrate surface preparation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Drying Of Semiconductors (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • Bereich der Erfindung
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen monokristalliner Halbleiterwafer mit Hochglanz-Oberfläche, die einen hohen Grad an Flachheit aufweisen, wobei das Verfahren einen Gasphasenätzvorgang umfasst, und insbesondere auf ein Verfahren zum Herstellen von Siliziumhalbleiterwafern mit Hochglanz-Oberfläche und auf monokristalline Halbleiterwafer mit Hochglanz-Oberfläche, die einen hohen Grad an Flachheit aufweisen und durch das Verfahren hergestellt sind.
  • Beschreibung verwandter Techniken
  • Wie durch das Vorgangsflussdiagramm in 6 gezeigt, hat ein herkömmliches Verfahren zum Herstellen von Siliziumhalbleiterwafern mit Hochglanz-Oberfläche im Allgemeinen einen Schneidevorgang A, in dem ein mit einer monokristallinen Produktionsvorrichtung produzierter monokristalliner Block geschnitten wird, um dünne, scheibenartige Wafer zu erhalten; einen Abschrägungsvorgang B, in dem die Außenränder abgeschrägt werden, um die Bildung von Rissen und Defekten in dem im Vorgang A erhaltenen Wafer zu verhindern; einen Läppvorgang C, in dem der abgeschrägte Wafer geläppt wird, um eine flache Oberfläche aufzuweisen; einen Ätzvorgang D, in dem der in der abgeschrägten und geläppten Waferoberfläche verbleibende Bearbeitungsschaden eliminiert wird; einen primären Hochglanzoberflächen-Poliervorgang E, in dem die Oberfläche des geätzten Wafers grob poliert wird; einen Hochglanzoberflächen-Fertigpoliervorgang F, in dem die Oberfläche des Wafers, der der primären Hochglanzoberflächenpolierung unterzogen worden ist, Hochglanz-Fertigpolierung unterzogen wird; und einen letzten Reinigungsvorgang G, in dem der Wafer, der der Hochglanzoberflächen-Fertigpolierung unterzogen worden ist, gereinigt wird, so dass das Poliermaterial und an dem Wafer anhaftende Fremdstoffe beseitigt werden, beinhaltet.
  • EP-A-0588055 offenbart ein Verfahren zum Herstellen eines Wafers, das Schritte des Schneidens, des Abschrägens, des Läppens, des Ätzens, der groben Hochglanzoberflächenpolierung, der endgültigen Hochglanzoberflächenpolierung und des Reinigens umfasst, wie in dem Oberbegriff des hier angehängten Anspruch 1 festgelegt.
  • In manchen Fällen schließt der Hochglanzoberflächen-Poliervorgang drei Stufen des Polierens ein: nämlich ein primäres Polieren, ein sekundäres Polieren und ein Fertigpolieren, oder sogar mehr Stufen, um eine gute Flachheit und Oberflächenrauheit bereitzustellen.
  • Des Weiteren wird in solchen Fällen, in denen Wafer aus einem Block Halbleitersilizium, das gemäß dem Czochralski-Verfahren hergestellt ist, produziert werden, eine Wärmebehandlung mit Donator-Annihilation zum Eliminieren des Effekts von residenten Sauerstoffdonatoren im Allgemeinen vor dem Hochglanzoberflächen-Poliervorgang, zum Beispiel unmittelbar nach dem Ätzvorgang D, ausgeführt.
  • Das oben beschriebene herkömmliche Verfahren zum Herstellen von Halbleiterwafern mit Hochglanz-Oberfläche schließt jedoch viele Vorgänge ein und ist kompliziert; obwohl die Produktionskosten dadurch hoch sind, ist das herkömmliche Verfahren des Weiteren immer noch unfähig, den genauen Grad an Flachheit, der durch den höheren Grad an Integration neuester führender Halbleitergeräte gefordert wird, bereitzustellen.
  • Die Untersuchung und Entwicklung von verschiedenen Techniken ist folglich fortgeführt worden, mit einem Blick auf das Erhöhen des Grads an Integration von zukünftigen Halbleitervorrichtungen und das Erhöhen des Durchmessers und das Verbessern der Flachheit von Wafern.
  • Darunter ist eine besonders wichtige Technik, bekannt als PACE (Hochrate-Plasmaätzen), vor kurzem entwickelt worden (siehe zum Beispiel die Offenlegungsschrift der japanischen Patentanmeldungen (kokai) Nr. 5-160074, 6-5571 und 7-288249).
  • Bei diesem Verfahren wird die Dicke eines Wafers durch Gasphasenätzen einheitlich gemacht. Die Menge Material, die durch Plasmaätzen beseitigt wird, wird durch das Messen der Dickenverteilung des Wafers und dann das Steuern der Geschwindigkeit der Düse, die gemäß der so gemessenen Verteilung über den Wafer tastet, gesteuert. Auf diese Weise wird die Waferdicke einheitlich gemacht und der Wafer wird sehr flach gemacht.
  • Wenn der PACE-Vorgang nach dem Hochglanzoberflächen-Fertigpoliervorgang F des herkömmlichen in 6 gezeigten Verfahrens zum Herstellen von monokristallinen Siliziumhalbleiterwafern mit Hochglanz-Oberfläche eingefügt wird, kann der Grad an Flachheit des Wafers (TTV, Gesamtdickenabweichung; d. h. der Unterschied zwischen der Höchstdicke und der Mindestdicke über die gesamte Oberfläche eines Wafers) verglichen mit dem Fall des herkömmlichen Verfahrens (siehe 5A) merklich verbessert werden (siehe 5B). Infolgedessen kann ein zufriedenstellend hoher Grad an Flachheit, der für zukünftige Halbleiterwafer mit Hochglanz-Oberfläche erforderlich ist, durch dieses Verfahren erhalten werden.
  • Obwohl die vorher erwähnte PACE-Technik die Flachheit der Wafer in großem Ausmaß verbessert, wird zwangsläufig eine neue Rauheit mit einer Periodizität von ungefähr 0,01–5 μm, bekannt als Trübung, auf der Oberfläche produziert, da der Wafer Hochenergieplasma ausgesetzt wird, und die Oberflächenrauheit, die durch die Hochglanzoberflächen-Fertigpolierung verbessert worden ist, wird zwangsläufig nachteilig beeinflusst. Damit diese Trübung beseitigt werden kann, muss folglich eine Spezialpolierung, bekannt als „Kontaktpolierung" (touch polishing), durchgeführt werden, um das Material in einer Dicke von ungefähr 10 nm zu beseitigen.
  • Des Weiteren ist PACE dafür verantwortlich, Schaden und Defekte in der Waferoberfläche zu verursachen, und ein weiterer Vorgang wie beispielsweise eine Polier-, Ätz- oder Wärmebehandlung muss durchgeführt werden, um solchen Schaden und solche Defekte nach der PACE-Behandlung zu beseitigen.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist ein Ziel der vorliegenden Erfindung, ein Verfahren zum Herstellen von monokristallinen Halbleiterwafern mit Hochglanz-Oberfläche bereitzustellen, die einen hohen Grad an Flachheit aufweisen, wobei das Verfahren die mit dem herkömmlichen Verfahren einhergehenden Probleme einschließlich eines Gasphasenätzvorgangs wie beispielsweise PACE, d. h. Trübung, die auf einer Waferoberfläche produziert wird, der Verursachung von Schaden und Defekten in der Oberfläche, hoher Kosten und niedriger Produktivität lösen kann.
  • Ein weiteres Ziel der vorliegenden Erfindung ist das Bereitstellen von monokristallinen Halbleiterwafern mit Hochglanz-Oberfläche, die durch das obige Verfahren hergestellt werden.
  • Um die obigen Ziele zu erreichen, stellt die vorliegende Erfindung ein Verfahren zum Herstellen eines monokristallinen Halbleiterwafers mit Hochglanz-Oberfläche, das mindestens die Schritte des Schneidens eines monokristallinen Halbleiterblocks, um einen dünnen, scheibenförmigen Wafer zu erhalten; des Abschrägens des Außenrands des Wafers, der durch den Schneideschritt erhalten wurde; des Läppens des abgeschrägten Wafers, um die Oberfläche des abgeschrägten Wafers flach zu machen; des Durchführens von Ätzen, um den Bearbeitungsschaden, der in der abgeschrägten und geläppten Waferoberfläche verbleibt, zu beseitigen; des Unterziehens der Oberfläche des geätzten Wafers einer Hochglanzoberflächenpolierung, wobei die Hochglanzoberflächenpolierung aus einem groben Hochglanzoberflächen-Poliervorgang und einem Hochglanzoberflächen-Fertigpoliervorgang besteht; und des Reinigens des hochglanzoberflächenpolierten Wafers beinhaltet, dadurch gekennzeichnet, dass die Oberfläche des hochglanzoberflächenpolierten Wafers Gasphasenätzen unterzogen wird, um die Oberfläche des Wafers bis zu einem hohen Grad flach zu machen, und dadurch, dass der Schritt der Hochglanzoberflächenpolierung, der vor dem Schritt des Gasphasenätzens durchgeführt wird, nur den groben Hochglanzoberflächen-Poliervorgang beinhaltet, wobei der Hochglanzoberflächen-Fertigpoliervorgang nach dem Schritt des Gasphasenätzens und vor dem Schritt des Reinigens ausgeführt wird.
  • Der dem Gasphasenätzen vorausgehende Hochglanzoberflächen-Poliervorgang wird wie oben beschrieben in der Stufe der groben Hochglanzoberflächenpolierung gestoppt, denn wenn der Wafer nach der Hochglanzoberflächen-Fertigpolierung wie in der Vergangenheit Gasphasenätzen unterzogen wird, wird die vorher erwähnte Trübung zwangsläufig durch den Schritt des Gasphasenätzens eingeführt, und die Oberflächenrauheit, die durch die Hochglanzoberflächen-Fertigpolierung verbessert worden ist, wird zwangsläufig nachteilig beeinflusst. Das Stoppen in der Stufe der groben Hochglanzoberflächenpolierung in dem Schritt der Hochglanzoberflächenpolierung vor dem Ausführen des Gasphasenätzens macht es möglich, einen verschwenderischen Vorgang zu vermeiden, indem das Ausführen von Hochglanzoberflächen-Fertigpolierung nach dem Schritt des Gasphasenätzens ausgeführt wird, und macht es ebenfalls möglich, Wafer zu erhalten, die eine ausgezeichnete Flachheit, bereitgestellt durch das Gasphasenätzen, besonders PACE, und eine ausgezeichnete, durch die Hochglanz-Fertigpolierung bereitgestellte Oberflächenrauheit aufweisen.
  • Der grobe Hochglanzoberflächen-Poliervorgang in dem dem Schritt des Gasphasenätzens vorausgehenden vorher erwähnten Schritt der Hochglanzoberflächenpolierung wird vorzugsweise derart ausgeführt, dass der quadratische Mittelwert der Wellenkomponente nicht mehr als 0,5 nm beträgt.
  • Der vorher erwähnte grobe Hochglanzoberflächen-Poliervorgang in dem dem Schritt des Gasphasenätzens vorausgehenden Schritt der Hochglanzoberflächenpolierung wird derart ausgeführt, dass der quadratische Mittelwert der Rauheitskomponente, die eine Periodizität von ungefähr 5–100 μm aufweist, die als Welle bekannt ist, auf nicht mehr als den spezifizierten Wert begrenzt wird, um die Beseitigung des Materials in dem Hochglanzoberflächen-Fertigpoliervorgang, der nach dem Schritt des Gasphasenätzens ausgeführt wird, so weit wie möglich zu reduzieren, und dadurch den nachteiligen Effekt auf den hohen Grad an Flachheit, die durch das Gasphasenätzen, besonders durch PACE, produziert wird, zu reduzieren.
  • In diesem Fall wird ein Wärmebehandlungsschritt vorzugsweise nach dem vorher erwähnten Schritt des Gasphasenätzens und vor dem vorher erwähnten Schritt des endgültigen Reinigens ausgeführt.
  • Der Oberflächenschaden und die Oberflächendefekte, die durch das Gasphasenätzen, besonders PACE, eingeführt werden, können durch das Ausführen einer Wärmebehandlung nach dem Schritt des Gasphasenätzens auf diese Weise eliminiert werden.
  • In diesem Fall wird der Wärmebehandlungsschritt vorzugsweise vor dem Hochglanzoberflächen-Fertigpoliervorgang ausgeführt.
  • Wenn die Wärmebehandlung nach dem Schritt des Gasphasenätzens und vor dem Hochglanzoberflächen-Fertigpoliervorgang ausgeführt wird, kann jeder Oxidfilm, jede Verschmutzung etc., der/die auf der Waferoberfläche als Ergebnis der Wärmebehandlung gebildet werden kann, eliminiert werden.
  • Der vorher erwähnte Wärmebehandlungsschritt wird vorzugsweise 20 Minuten bis 2 Stunden lang bei einer Temperatur im Bereich von 400–800°C ausgeführt.
  • Das Unterziehen des Wafers einer Wärmebehandlung nach dem Gasphasenätzen unter derartigen Bedingungen macht es möglich, den Oberflächenschaden und die Oberflächendefekte des Wafers, die im Gasphasenätzen – besonders durch den PACE-Vorgang – eingeführt worden sind, vollständig zu eliminieren, genauso wie Abnutzung aufgrund der Behandlungstemperaturen und Behandlungszeiten über den erforderlichen Niveaus zu bewältigen.
  • Die Wärmebehandlung ist vorzugsweise eine Wärmebehandlung mit Donator-Annihilation.
  • Die Wärmebehandlung mit Donator-Annihilation, die herkömmlicherweise vor dem Hochglanzoberflächen-Polierschritt ausgeführt wird, zum Beispiel nach dem Schritt des Ätzens, wird nach dem Schritt des Gasphasenätzens ausgeführt, so dass die Wärmebehandlung mit Donator-Annihilation auch als Wärmebehandlung zum Beseitigen des Oberflächenschadens und der Oberflächendefekte, die durch den Schritt des Gasphasenätzens produziert werden können, dienen kann. Dies macht es möglich, die Probleme des Gasphasenätzens, besonders PACE, ohne Einführung einer Erhöhung der Kosten zu lösen.
  • Der Halbleitermonokristall ist vorzugsweise Silizium.
  • Da das Verfahren der vorliegenden Erfindung verwendet werden kann, um einen monokristallinen Halbleiterwafer mit Hochglanz-Oberfläche zu erhalten, der einen hohen Grad an Flachheit aufweist, wird es bei der Herstellung von zukünftigen monokristallinen Siliziumhalbleiterwafern mit Hochglanz-Oberfläche, die einen hohen Grad an Flachheit für einen erhöhten Grad an Integration erfordern, von besonderem Vorteil sein.
  • Die vorliegende Erfindung ist folglich effektiv, wenn als das Gasphasenätzen besonders Hochrate-Plasmaätzen ausgeführt wird.
  • Die durch das Verfahren der vorliegenden Erfindung hergestellten monokristallinen Halbleiterwafer mit Hochglanz-Oberfläche weisen einen hohen Grad an Flachheit auf; folglich genügen sie auf angemessene Weise dem hohen Grad an Flachheit, der für führende Wafer, die zukünftig gefragt sein werden, erforderlich ist.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist ein allgemeines Vorgangsflussdiagramm des Verfahrens zum Herstellen von monokristallinen Halbleiterwafern mit Hochglanz-Oberfläche gemäß der vorliegenden Erfindung;
  • 2 ist eine Zeichnung, die einen Vergleich von Wellenkomponenten zwischen der vorliegenden Erfindung und dem herkömmlichen Vorgang zeigt;
  • 3 ist eine Zeichnung, die einen Vergleich von Trübungskomponenten zwischen der vorliegenden Erfindung und dem herkömmlichen Vorgang zeigt;
  • 4 ist eine Zeichnung, die den Effekt der Anwesenheit oder Abwesenheit einer Wärmebehandlung und Behandlungstemperatur in der vorliegenden Erfindung und dem herkömmlichen Vorgang zeigt;
  • 5A und 5B sind Zeichnungen, die den flach machenden Effekt aufgrund eines PACE-Vorgangs auf einem monokristallinen Siliziumwafer mit Hochglanz-Oberfläche, der einen Durchmesser von 200 mm aufweist, darstellen, wobei 5A den Fall des herkömmlichen Vorgangs zeigt und 5B den Fall zeigt, in dem der PACE-Vorgang eingeschlossen worden ist; und
  • 6 ist ein Flussdiagramm eines herkömmlichen Herstellungsvorgangs für Siliziumwafer mit Hochglanz-Oberfläche.
  • BESCHREIBUNG DER ERFINDUNG UND AUSFÜHRUNGSFORMEN
  • Die vorliegende Erfindung wird unten detaillierter beschrieben.
  • In einem Vorgang, während dem unter Verwendung von Gasphasenätzen, besonders dem PACE-Vorgang, sehr flache monokristalline Halbleiterwafer mit Hochglanz-Oberfläche hergestellt werden, ist es im Allgemeinen notwendig, die Kosten so weit wie möglich zu reduzieren und Probleme wie beispielsweise Trübung und Schaden, die durch den PACE-Vorgang erzeugt werden, zu lösen, ohne den hohen Grad an Flachheit, der durch den PACE-Vorgang bereitgestellt wird, zu verlieren. Der PACE-Vorgang, der als ein Gasphasenätzverfahren dient, ist als ein Beispiel beschrieben.
  • Wie oben beschrieben worden ist, produziert der PACE-Vorgang eine neue Rauheit mit einer Periodizität von ungefähr 0,01–5 μm, bekannt als Trübung. Dies muss folglich durch eine auf den PACE-Vorgang nachfolgende Art von neuer Hochglanzoberflächen-Fertigpolierung eliminiert werden. Wenn dies getan wird, wird es überflüssig, als den in dem PACE-Vorgang verwendeten Wafer einen Wafer zu verwenden, der eine gute Oberflächenrauheit aufweist, die durch herkömmliches Hochglanzoberflächen-Fertigpolieren erhalten wurde, und es kann gesagt werden, dass bloß grobes Polieren zufriedenstellend ist.
  • Andererseits verschlechtert sich die mit PACE assoziierte Produktivität in umgekehrter Proportion zu der Materialabnahme. Hinsichtlich der Waferverarbeitungskosten ist es folglich wünschenswert, dass die durch den PACE-Vorgang zu beseitigende Materialabnahme auf nicht mehr als ein paar μm beschränkt wird. Es ist folglich wünschenswert, dass ein dem PACE-Vorgang zu unterziehender Wafer einen gewissen Grad an Flachheit aufweist und dass seine Oberfläche nicht rau ist.
  • Des Weiteren variiert die durch den herkömmlichen PACE-Vorgang beseitigte Materialabnahme von ein paar μm zu einigen zehnfachen von μm, und in solch einem Fall verbleibt die Oberflächenrauheit des verwendeten Wafers vor und nach dem PACE-Vorgang praktisch unverändert. Das heißt, wenn ein PACE-Vorgang zum Beispiel mit einem herkömmlichen geätzten Wafer (einem dem Ätzvorgang D aus 6 folgenden Wafer) ausgeführt wird, der nicht der Hochglanzoberflächenpolierung unterzogen worden ist, gibt es eine merkliche Verbesserung des Grads an Flachheit des Wafers, aber die Oberflächenrauheit ist die gleiche wie die der geätzten Oberfläche vor dem PACE-Vorgang.
  • Wenn der PACE-Vorgang des Weiteren zum Beispiel mit einem Wafer ausgeführt wird, der hochglanzoberflächenpoliert worden ist, wird die vorher erwähnte Oberflächenrauheitskomponente mit einer Periodizität von 5–100 μm, bekannt als Welle, nicht eliminiert und verbleibt weiterhin. Die Hochglanzoberflächenpolierung muss folglich nachfolgend auf den PACE-Vorgang erneut ausgeführt werden, um die Welle zu beseitigen.
  • Es ist jedoch sehr wahrscheinlich, dass der sehr hohe Grad an Flachheit, der durch den PACE-Vorgang produziert wird, zu dieser Zeit zwangsläufig nachteilig beeinflusst wird. Das neue Polieren nach dem PACE-Vorgang muss folglich so wenig Materialabnahme wie möglich einschließen.
  • Angesichts der oben beschriebenen Fakten wird in der vorliegenden Erfindung der Hochglanzoberflächen-Poliervorgang vor dem PACE-Vorgang auf der groben Polierstufe gestoppt, und die Fertigpolierung wird nach dem PACE-Vorgang ausgeführt.
  • Der Hochglanzoberflächen-Poliervorgang vor der PACE-Verarbeitung wird auf der groben Polierstufe gestoppt (hier bedeutet dies das Polieren vor der Fertigpolierung, wie bespielsweise primäres Polieren oder sekundäres Polieren), denn wenn PACE unter Verwendung eines Wafers nach der Fertigpolierung auf die herkömmliche Weise ausgeführt wird, wird die vorher erwähnte Trübung zwangsläufig in dem PACE-Vorgang eingeführt, und die Oberflächenrauheit, die durch die Hochglanzoberflächen- Fertigpolierung verbessert wird, wird zwangsläufig nachteilig beeinflusst. Ein verschwenderischer Vorgang kann folglich vermieden werden, und eine Reduzierung der Verarbeitungskosten kann erreicht werden, in dem der Hochglanzoberflächen-Poliervorgang vor dem PACE-Vorgang auf der groben Polierstufe gestoppt wird und die Hochglanzoberflächen-Fertigpolierung nach dem PACE-Vorgang ausgeführt wird.
  • In diesem Fall wird das grobe Polieren in dem Hochglanzoberflächen-Poliervorgang vor dem PACE-Vorgang vorzugsweise derart ausgeführt, dass der quadratische Mittelwert der Wellenkomponente (ausgedrückt durch den quadratischen Mittelwert der Rauheit der Oberflächenrauheit mit einer Periodizität von 5–100 μm) nicht mehr als 0,5 nm beträgt.
  • Wie vorher erwähnt verbleibt in Verbindung mit der Welle die Rauheit nach dem PACE-Vorgang genauso, wie sie vor dem PACE-Vorgang war. Die Wellenkomponente muss folglich in dem Hochglanzoberflächen-Poliervorgang vor dem PACE so weit wie möglich beseitigt werden, um die Materialabnahme in dem nach dem PACE-Vorgang ausgeführten Fertigpoliervorgang so weit wie möglich zu reduzieren und das Verschlechtern des hohen Grads an Flachheit, bereitgestellt durch die PACE-Verarbeitung, zu vermeiden. Dies ist der Grund für das Ausführen des groben Polierens, so dass der quadratische Mittelwert der Wellenkomponente nicht größer als 0,5 nm wird.
  • In der vorliegenden Erfindung wird der Hochglanzoberflächen-Poliervorgang vor dem PACE-Vorgang folglich bei der groben Polierung gestoppt, wobei nur die Reduzierung der Wellenkomponente berücksichtigt worden war, und die Fertigpolierung wird nach dem PACE-Vorgang ausgeführt.
  • Für einen derartigen groben Poliervorgang sollte eine Hochglanzoberflächenpolierung unter Auslassung der so genannten Fertigpolierung, die in dem herkömmlichen Vorgang ausgeführt wird, ausgeführt werden. In diesen Fällen, in denen der herkömmliche Vorgang drei Stufen mit einer primären Polierung, einer sekundären Polierung und einer Fertigpolierung oder sogar mehr Stufen beinhaltet, sollte der vorher erwähnte grobe Poliervorgang der Hochglanzoberflächen-Poliervorgang sein, bei dem, zusätzlich zu der Fertigpolierung, ein Teil des früheren Poliervorgangs ebenfalls ausgelassen wird.
  • Wie oben beschrieben, können die durch den PACE-Vorgang produzierte überschüssige Wellenkomponente und die Trübungskomponente eliminiert werden, ohne die durch die nach dem PACE-Vorgang ausgeführte Fertigpolierung beseitigte Materialabnahme zu erhöhen. Der durch den PACE-Vorgang produzierte hohe Grad an Flachheit wird ebenfalls nicht nachteilig beeinflusst. Des Weiteren ist dieser Vorgang einfach eine Veränderung der Reihenfolge, in der der herkömmliche Fertigpoliervorgang ausgeführt wird, und es besteht kein Bedarf an der Zugabe eines besonderen Vorgangs wie etwa „Kontaktpolierung" (touch polishing), wie vorher erwähnt.
  • Die monokristallinen Halbleiterwafer mit Hochglanz-Oberfläche, die sowohl einen durch den PACE-Vorgang bereitgestellten guten Grad an Flachheit als auch eine durch die Hochglanzoberflächen-Fertigpolierung bereitgestellte gute Oberflächenrauheit aufweisen, können mit niedrigeren Kosten als mit dem herkömmlichen Vorgang zum Herstellen eines monokristallinen Halbleiterwafers mit Hochglanz-Oberfläche, in dem PACE eingeschlossen ist, hergestellt werden.
  • In dem Verfahren gemäß der vorliegenden Erfindung wird eine Wärmebehandlung vorzugsweise nach dem PACE-Vorgang und vor dem endgültigen Reinigungsvorgang durchgeführt.
  • Dies liegt daran, dass der PACE-Vorgang dafür verantwortlich ist, Schaden und Defekte in der Waferoberfläche einzuführen, und der Schaden und die Defekte müssen durch einen zusätzlichen Vorgang nachfolgend auf den PACE-Vorgang wie beispielsweise Polieren, Ätzen oder Wärmebehandlung beseitigt werden. Dies kann ebenfalls durch den Hochglanzoberflächen-Fertigpoliervorgang nachfolgend auf den PACE-Vorgang erreicht werden, wie oben beschrieben. Da die Materialabnahme bei der Fertigpolierung so gering wie möglich gemacht wird, um den durch den PACE-Vorgang bereitgestellten hohen Grad an Flachheit beizubehalten, können jedoch in manchen Fällen Oberflächenschaden und -defekte nicht vollständig durch den Fertigpoliervorgang eliminiert werden.
  • Durch das Ausführen einer weiteren Wärmebehandlung nach dem PACE-Vorgang auf diese Weise können der Oberflächenschaden und die Oberflächendefekte, die durch den PACE-Vorgang eingeführt wurden, vollständig eliminiert werden, ohne den Grad an Flachheit nachteilig zu beeinflussen.
  • Diese Wärmebehandlung wird daher vorzugsweise nach dem PACE-Vorgang und vor der Hochglanzoberflächen-Fertigpolierung ausgeführt. Dies liegt daran, dass eine Möglichkeit der Bildung von zum Beispiel einem Oxidfilm oder einer Verschmutzung auf der Waferoberfläche als Resultat der Wärmebehandlung besteht, aber selbst in diesem Fall kann dieser/diese durch den Hochglanzoberflächen-Fertigpoliervorgang nachfolgend beseitigt werden.
  • Die Wärmebehandlung für die Eliminierung des Schadens und der Defekte in der Waferoberfläche nach dem PACE-Vorgang wird vorzugsweise bei einer Temperatur im Bereich von 400–800°C über einen Zeitraum von 20 Minuten bis 2 Stunden ausgeführt.
  • Eine Wärmebehandlungstemperatur unter 400°C ist unzureichend zum Eliminieren des Schadens und der Defekte, und wenn die Temperatur 800°C überschreitet, kann der Wafer verschiedenen nachteiligen Effekten unterliegen, wie beispielsweise Oxidation, und in jedem Fall ist bei Temperaturen unter 800°C der Schadeneliminierungseffekt zufriedenstellend. Der Schaden kann folglich zum Beispiel mit einer Wärmebehandlung 1 Stunde lang bei 500°C vollständig eliminiert werden, ohne Probleme wie etwa die oben angezeigten zu verursachen. Des Weiteren wird eine Wärmebehandlungszeit von 20 Minuten bis 2 Stunden bevorzugt. Dies liegt daran, dass die Eliminierung von Schaden mit Wärmebehandlung über weniger als 20 Minuten unzureichend ist und eine zufriedenstellende Eliminierung des Schadens erlangt werden kann, wenn die Wärmebehandlung 2 Stunden lang ausgeführt wird.
  • Hier in diesen Fällen, in denen Wafer mit einer Hochglanz-Oberfläche aus einem Block von Halbleitersilizium, hergestellt gemäß dem Czochralski-Verfahren, produziert werden, muss eine Wärmebehandlung mit Donator-Annihilation ausgeführt werden, um den Effekt von residenten Sauerstoffdonatoren zu eliminieren, und dies wird ungefähr 30 Minuten lang bei ungefähr 650°C ausgeführt, gewöhnlicherweise in einem Vorgang vor dem Hochglanzoberflächen-Poliervorgang, zum Beispiel unmittelbar nach dem Ätzvorgang.
  • In der vorliegenden Erfindung kann folglich die Wärmebehandlung mit Donator-Annihilation nach dem PACE-Vorgang ausgeführt werden, so dass die Wärmebehandlung mit Donator-Annihilation als eine Wärmebehandlung zur Eliminierung des/der durch den oben beschriebenen PACE-Vorgang produzierten Oberflächenschadens und der Oberflächendefekte dient. Dies macht es möglich, den Oberflächenschaden und die Oberflächendefekte zu eliminieren, die ein Problem bei PACE darstellen, ohne zu erhöhten Kosten zu führen, indem bloß die Position der Wärmebehandlung mit Donator-Annihilation innerhalb des gesamten herkömmlichen Vorgangs geändert wird.
  • Ausführungsformen der vorliegenden Erfindung werden unten mit Bezug auf die Zeichnungen detailliert beschrieben, aber die Erfindung ist nicht auf diese Ausführungsformen beschränkt.
  • 1 ist ein allgemeines Flussdiagramm des Verfahrens zum Herstellen eines monokristallinen Halbleiterwafers mit Hochglanz-Oberfläche gemäß der vorliegenden Erfindung.
  • Wie oben detailliert beschrieben worden ist, ereignet sich zwangsläufig ein merklicher Anstieg der Produktionskosten, wenn ein PACE-Vorgang, ein Wärmebehandlungsvorgang, um den restlichen Schaden zu eliminieren, und ein neuer Hochglanzoberflächen-Poliervorgang zur Beseitigung von Trübung einfach nach einem herkömmlichen Hochglanzoberflächen-Poliervorgang, der Vorgänge bis zur Hochglanzoberflächen-Fertigpolierung umfasst, hinzugefügt werden. Des Weiteren besteht in einem solchen Fall ebenfalls die Gefahr, dass der durch den PACE-Vorgang bereitgestellte hohe Grad an Flachheit nachteilig beeinflusst wird.
  • Ein Beispiel eines optimalen Vorgangs für das Verfahren zum Herstellen eines monokristallinen Halbleiterwafers mit Hochglanz-Oberfläche gemäß der vorliegenden Erfindung wird nun unter Bezug auf 1 für den Fall beschrieben, in dem Wafer mit Hochglanz-Oberfläche aus einem Block aus monokristallinem Halbleitersilizium, der durch das Czochralski-Verfahren hergestellt wurde, produziert werden.
  • Wie bei dem herkömmlichen Verfahren schließt dieser Vorgang das Ausführen eines Schneideschritts (1), in dem ein monokristalliner Block, der mit einem monokristallinen Produktionsgerät produziert worden ist, geschnitten wird, um dünne, scheibenförmige Wafer zu erhalten; eines Abschrägungsschritts (2), in dem der Außenrand abgeschrägt wird, um die Bildung von Rissen und Defekten in dem Wafer, der in dem Schneidevorgang (1) erhalten wurde, zu verhindern; eines Läppschritts (3), in dem die abgeschrägten Wafer geläppt und flach gemacht werden; und eines Ätzschritts (4), in dem der Bearbeitungsschaden, der in der abgeschrägten und geläppten Waferoberfläche verbleibt, beseitigt wird, ein. Der Vorgang bis zu dieser Stufe ist somit im Prinzip unverändert von dem herkömmlichen Vorgang für die Herstellung von monokristallinen Siliziumhalbleiterwafern mit Hochglanz-Oberfläche.
  • Das unterscheidende Merkmal der Erfindung ist das nachfolgende Verarbeiten, und die Wärmebehandlung mit Donator-Annihilation, die normalerweise als nächstes ausgeführt werden würde, oder die bereits hätte ausgeführt werden sollen, wird hier ausgelassen. Unmittelbar nach dem Ätzschritt (4) wird folglich ein Hochglanzoberflächen-Polierschritt (5) ausgeführt, einschließlich eines optionalen primären Hochglanzoberflächen-Poliervorgangs, und eines sekundären Hochglanzoberflächen-Poliervorgangs, in dem die Oberfläche des geätzten Wafers grober Polierung unterzogen wird.
  • Nachfolgend wird der Hochglanzoberflächen-Fertigpoliervorgang, in dem die Oberfläche des Wafers, die der vorher erwähnten groben Hochglanzoberflächenpolierung unterzogen worden ist, weiter poliert wird, und der gemäß dem herkömmlichen Vorgang als nächstes ausgeführt werden sollte, hier ausgelassen. Anstelle dessen wird ein Reinigungsschritt (6) ausgeführt, um den groben hochglanzoberflächenpolierten Wafer zu reinigen, wodurch das Poliermaterial und die an dem Wafer anhaftenden Fremdstoffe beseitigt werden. Nachfolgend wird ein PACE-Schritt (7) ausgeführt, in dem dem Wafer ein hoher Grad an Flachheit verliehen wird.
  • Ein Wärmebehandlungsschritt (8) wird dann ausgeführt, um den/die durch den PACE-Schritt produzierten Schaden und Defekte der Waferoberfläche zu eliminieren. Die Wärmebehandlung dient ebenfalls als eine Wärmebehandlung mit Donator-Annihilation.
  • Nach dem Wärmebehandlungsschritt wird ein Hochglanzoberflächen-Fertigpoliervorgang (9) ausgeführt, der die Welle und die Trübung – besonders die Trübung, die durch den PACE-Vorgang erzeugt worden ist – von der Waferoberfläche beseitigt und zur gleichen Zeit ebenfalls die Oberflächenoxidschicht beseitigt, die durch die Wärmebehandlung produziert worden ist. Zum Schluss wird ein endgültiger Waferreinigungsvorgang des Wafers (10) ausgeführt.
  • BEISPIELE
  • Wafer mit Hochglanz-Oberfläche mit einem Durchmesser von 200 mm wurden aus einem Block aus Siliziumhalbleitermonokristall, der gemäß dem Czochralski-Verfahren hergestellt wurde, produziert, und die durch die vorliegende Erfindung bereitgestellte Verbesserung der Waferqualität wurde durch Vergleich mit dem herkömmlichen Vorgang evaluiert. Die erhaltenen Ergebnisse sind in 2 bis 4 gezeigt.
  • Ein Vergleich der Wellenkomponenten ist in 2 gezeigt, ein Vergleich der Trübungskomponenten ist in 3 gezeigt und die Effekte der Abwesenheit oder Anwesenheit einer Wärmebehandlung und Wärmebehandlungstemperatur sind in 4 gezeigt.
  • Des Weiteren zeigt in 24(a) einen Wafer an, der mit dem herkömmlichen Vorgang zur Produktion von monokristallinen Halbleiterwafern mit Hochglanz-Oberfläche, in 6 gezeigt, erhalten wird, (b) zeigt einen Wafer unmittelbar nach dem PACE-Schritt in dem Vorgang zur Produktion von monokristallinen Halbleiterwafern mit Hochglanz-Oberfläche der vorliegenden Erfindung, in 1 gezeigt, an, und (c) zeigt einen Wafer der vorliegenden Erfindung an, der allen in 1 gezeigten Vorgängen der Erfindung unterzogen worden ist.
  • Die Wellenkomponente wurde wie folgt gemessen:
  • Eine optische Vorrichtung (WYKO Topo-3DTM: hergestellt von WYKO) zum Messen der Oberflächenform unter Verwendung des Mirau-Interferometers wurde verwendet, um die Oberflächenrauhheit des Bereichs von 250 μm × 250 μm zu messen. Das quadratische Mittel der Rauheit (quadratischer Mittelwert), das aus den Messungen berechnet wurde, wurde als eine Anzeige verwendet, die das Niveau der Welle zeigt.
  • Die Trübungskomponente wurde unter Verwendung eines lichtstreuenden Partikelzählers (LS-6000: HITACHI ELECTRONICS ENGINEERING CO. LTD) in einem Modus zum Messen von Trübung gemessen.
  • Die Lebensdauer wurde wie folgt gemessen:
  • Die Oberfläche eines zu messenden Wafers wurde chemischer Passivierung unterzogen und die Lebensdauer der so verarbeitenden Oberfläche wurde durch eine Vorrichtung (LIFE-TECH-88R: hergestellt von Semitex) zum Messen einer Lebensdauer unter Verwendung einer Mikrowelle gemessen.
  • Wie aus 2 ersichtlich ist, wurde wie bei einem herkömmlichen Wafer ein guter Wert hinsichtlich der Wellenkomponente der Oberflächenrauheit bei einem Wafer der vorliegenden Erfindung erhalten, weil die Welle des Wafers unmittelbar nach dem PACE-Vorgang durch die Fertigpolierung beseitigt wurde.
  • Wie aus 3 ersichtlich ist, wurde als nächstes wie bei einem herkömmlichen Wafer ein guter Wert hinsichtlich der Trübungskomponente der Oberflächenrauheit bei einem Wafer der vorliegenden Erfindung erhalten, weil die Trübungskomponente des Wafers unmittelbar nach dem PACE-Vorgang durch die Fertigpolierung beseitigt wurde.
  • Da der Wafer unmittelbar nach dem PACE-Schritt mehr Oberflächenschaden aufwies als ein herkömmlicher Wafer, versteht sich des Weiteren aus 4, dass sich die Waferlebensdauer merkbar verschlechterte. Die Waferlebensdauer wurde jedoch durch Verwendung einer Wärmebehandlung wiederhergestellt. Es wurde ebenfalls herausgefunden, dass eine Temperatur von mindestens 400°C, im Allgemeinen mindestens 500°C, als Behandlungstemperatur wünschenswert ist, dass eine Temperatur unter 800°C angemessen ist, und dass, selbst wenn die Temperatur dieses Niveau überschreitet, kein weiterer Effekt erwartet werden kann.
  • Andererseits hatte ein Wafer der vorliegenden Erfindung, bei dem die Welle, die Trübung und der Oberflächenschaden (Lebensdauer) auf die oben beschriebene Weise verbessert worden waren, den gleichen Grad an Flachheit wie den in 5B gezeigten, und der durch den PACE-Schritt bereitgestellte hohe Grad an Flachheit wurde gehalten.
  • In der oben beschriebenen Ausführungsform sind flach zu machende Wafer Halbleitersiliziumwafer. Die Erfindung ist jedoch nicht hierauf beschränkt, und die vorliegende Erfindung kann auch auf Wafer anderer Halbleitermaterialien, wie beispielsweise Germanium, oder Verbindungshalbleitereinkristalle wie etwa GaAs, GaP und InP angewendet werden.
  • Des Weiteren ist in der oben beschriebenen Ausführungsform die Herstellung von monokristallinen Siliziumhalbleiterwafern mit Hochglanz-Oberfläche mit einem Durchmesser von 200 mm beschrieben worden. Die Erfindung ist jedoch nicht darauf beschränkt und kann auf die Herstellung von Wafern mit einem hohen Grad an Flachheit, die dadurch erhalten wird, dass Siliziumhalbleiter mit einem großen Durchmesser, die einen Durchmesser von 300 mm oder mehr oder 400 mm oder mehr aufweisen, dem PACE-Schritt unterzogen werden. In diesen Fällen können die gleiche Wirkung und gleiche Effekte ebenso erhalten werden. Die vorliegende Erfindung kann umgekehrt natürlich ebenfalls auf Wafer mit einem Durchmesser von 150 mm oder weniger angewendet werden.
  • Obwohl in der oben beschriebenen Ausführungsform der PACE-Schritt als ein Beispiel des Gasphasenätzens verwendet wird, ist die vorliegende Erfindung des Weiteren nicht darauf beschränkt und kann auch in Fällen angewendet werden, in denen ein Wafer durch Gasphasenätzen zum Beispiel in dem Licht von hoher Intensität oder ein ultravioletter Laser als eine Erregungsquelle verwendet wird, flach gemacht wird. In diesen Fällen können die gleiche Wirkung und Effekte ebenso erhalten werden.

Claims (8)

  1. Ein Verfahren zum Herstellen eines monokristallinen Halbleiterwafers mit Hochglanz-Oberfläche, das mindestens die Schritte des Schneidens eines monokristallinen Halbleiterblocks, um einen dünnen, scheibenförmigen Wafer zu erhalten; des Abschrägens des Außenrands des Wafers, der durch den Schneideschritt erhalten wurde; des Läppens des abgeschrägten Wafers, um die Oberfläche des abgeschrägten Wafers flach zu machen; des Durchführens von Ätzen, um den Bearbeitungsschaden, der in der abgeschrägten und geläppten Waferoberfläche verbleibt, zu beseitigen; des Unterziehens der Oberfläche des geätzten Wafers einer Hochglanzoberflächenpolierung, wobei die Hochglanzoberflächenpolierung aus einem groben Hochglanzoberflächen-Poliervorgang und einem Hochglanzoberflächen-Fertigpoliervorgang besteht; und des Reinigens des hochglanzoberflächenpolierten Wafers beinhaltet, dadurch gekennzeichnet, dass die Oberfläche des hochglanzoberflächenpolierten Wafers Gasphasenätzen unterzogen wird, um die Oberfläche des Wafers bis zu einem hohen Grad flach zu machen, und dadurch, dass der Schritt der Hochglanzoberflächenpolierung, der vor dem Schritt des Gasphasenätzens durchgeführt wird, nur den groben Hochglanzoberflächen-Poliervorgang beinhaltet, wobei der Hochglanzoberflächen-Fertigpoliervorgang nach dem Schritt des Gasphasenätzens und vor dem Schritt des Reinigens ausgeführt wird.
  2. Verfahren zum Herstellen eines monokristallinen Halbleiterwafers mit Hochglanz-Oberfläche gemäß Anspruch 1, dadurch gekennzeichnet, dass der grobe Hochglanzoberflächen-Poliervorgang, der dem Schritt des Gasphasenätzens vorausgeht, derart ausgeführt wird, dass der quadratische Mittelwert der Wellenkomponente einer Rauheit kleiner-gleich 0,5 nm wird.
  3. Verfahren zum Herstellen eines monokristallinen Halbleiterwafers mit Hochglanz-Oberfläche gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, dass nach dem Schritt des Gasphasenätzens und vor dem Schritt des Reinigens ein Wärmebehandlungsschritt ausgeführt wird.
  4. Verfahren zum Herstellen eines monokristallinen Halbleiterwafers mit Hochglanz-Oberfläche gemäß Anspruch 3, dadurch gekennzeichnet, dass der Wärmebehandlungsschritt vor dem Hochglanzoberflächen-Fertigpoliervorgang ausgeführt wird.
  5. Verfahren zum Herstellen eines monokristallinen Halbleiterwafers mit Hochglanz-Oberfläche gemäß Anspruch 3 oder Anspruch 4, dadurch gekennzeichnet, dass der Wärmebehandlungsschritt 20 Minuten bis 2 Stunden lang bei einer Temperatur im Bereich von 400–800°C ausgeführt wird.
  6. Verfahren zum Herstellen eines monokristallinen Halbleiterwafers mit Hochglanz-Oberfläche gemäß einem der Ansprüche 3–5, dadurch gekennzeichnet, dass die Wärmebehandlung eine Wärmebehandlung mit Donator-Annihilation ist.
  7. Verfahren zum Herstellen eines monokristallinen Halbleiterwafers mit Hochglanz-Oberfläche gemäß einem der Ansprüche 1–6, dadurch gekennzeichnet, dass der Halbleitermonokristall ein Siliziummonokristall ist.
  8. Verfahren zum Herstellen eines monokristallinen Halbleiterwafers mit Hochglanz-Oberfläche gemäß einem der Ansprüche 1–7, dadurch gekennzeichnet, dass das Gasphasenätzen plasmagestütztes chemisches Ätzen ist.
DE69731019T 1996-03-28 1997-03-26 Verfahren zu Herstellung eines monokristallinen Halbleiterwafers mit hochglanzpolierter Oberfläche, unter Benutzung eines Gasphasen-Ätz- und eines Aufwärm-Schrittes, und durch dieses Verfahren hergestellter Wafer Expired - Lifetime DE69731019T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP09904796A JP3252702B2 (ja) 1996-03-28 1996-03-28 気相エッチング工程を含む半導体単結晶鏡面ウエーハの製造方法およびこの方法で製造される半導体単結晶鏡面ウエーハ
JP9904796 1996-03-28

Publications (2)

Publication Number Publication Date
DE69731019D1 DE69731019D1 (de) 2004-11-11
DE69731019T2 true DE69731019T2 (de) 2006-03-09

Family

ID=14236630

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69731019T Expired - Lifetime DE69731019T2 (de) 1996-03-28 1997-03-26 Verfahren zu Herstellung eines monokristallinen Halbleiterwafers mit hochglanzpolierter Oberfläche, unter Benutzung eines Gasphasen-Ätz- und eines Aufwärm-Schrittes, und durch dieses Verfahren hergestellter Wafer

Country Status (6)

Country Link
US (1) US5981392A (de)
EP (1) EP0798766B1 (de)
JP (1) JP3252702B2 (de)
DE (1) DE69731019T2 (de)
MY (1) MY119277A (de)
TW (1) TW439138B (de)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998044541A1 (en) * 1997-04-03 1998-10-08 Memc Electronic Materials, Inc. Flattening process for semiconductor wafers
US6030887A (en) * 1998-02-26 2000-02-29 Memc Electronic Materials, Inc. Flattening process for epitaxial semiconductor wafers
US6217650B1 (en) 1998-06-16 2001-04-17 Komatsu Electronic Metals Co., Ltd. Epitaxial-wafer fabricating process
JP2000077372A (ja) * 1998-08-31 2000-03-14 Sumitomo Metal Ind Ltd 気相成長用半導体ウェーハの製造方法
US6294469B1 (en) 1999-05-21 2001-09-25 Plasmasil, Llc Silicon wafering process flow
US6338805B1 (en) 1999-07-14 2002-01-15 Memc Electronic Materials, Inc. Process for fabricating semiconductor wafers with external gettering
US6200908B1 (en) 1999-08-04 2001-03-13 Memc Electronic Materials, Inc. Process for reducing waviness in semiconductor wafers
JP2001244240A (ja) * 2000-02-25 2001-09-07 Speedfam Co Ltd 半導体ウエハの製造方法
US6729941B2 (en) * 2000-04-12 2004-05-04 Shin-Etsu Handotai & Co., Ltd. Process for manufacturing semiconductor wafer and semiconductor wafer
EP1261020A4 (de) * 2000-10-26 2005-01-19 Shinetsu Handotai Kk Halbleiterscheibenherstellungsmethode, poliermaschine und halbleiterscheibe
US7591957B2 (en) * 2001-01-30 2009-09-22 Rapt Industries, Inc. Method for atmospheric pressure reactive atom plasma processing for surface modification
US7510664B2 (en) 2001-01-30 2009-03-31 Rapt Industries, Inc. Apparatus and method for atmospheric pressure reactive atom plasma processing for shaping of damage free surfaces
US6660177B2 (en) * 2001-11-07 2003-12-09 Rapt Industries Inc. Apparatus and method for reactive atom plasma processing for material deposition
KR20030053084A (ko) * 2001-12-22 2003-06-28 주식회사 실트론 실리콘 웨이퍼의 제조방법
AU2003272195A1 (en) * 2002-04-30 2004-01-06 Hrl Laboratories, Llc Quartz-based nanoresonators and method of fabricating same
US20040134418A1 (en) * 2002-11-08 2004-07-15 Taisuke Hirooka SiC substrate and method of manufacturing the same
US7371992B2 (en) 2003-03-07 2008-05-13 Rapt Industries, Inc. Method for non-contact cleaning of a surface
US8766745B1 (en) 2007-07-25 2014-07-01 Hrl Laboratories, Llc Quartz-based disk resonator gyro with ultra-thin conductive outer electrodes and method of making same
US7994877B1 (en) 2008-11-10 2011-08-09 Hrl Laboratories, Llc MEMS-based quartz hybrid filters and a method of making the same
US7514016B2 (en) * 2004-07-30 2009-04-07 Hitachi Global Storage Technologies Netherlands, Bv Methodology of chemical mechanical nanogrinding for ultra precision finishing of workpieces
DE102004054566B4 (de) 2004-11-11 2008-04-30 Siltronic Ag Verfahren und Vorrichtung zum Einebnen einer Halbleiterscheibe sowie Halbleiterscheibe mit verbesserter Ebenheit
US7185695B1 (en) * 2005-09-01 2007-03-06 United Technologies Corporation Investment casting pattern manufacture
DE102006023497B4 (de) 2006-05-18 2008-05-29 Siltronic Ag Verfahren zur Behandlung einer Halbleiterscheibe
US7555824B2 (en) 2006-08-09 2009-07-07 Hrl Laboratories, Llc Method for large scale integration of quartz-based devices
JP5169163B2 (ja) 2006-12-01 2013-03-27 旭硝子株式会社 予備研磨されたガラス基板表面を仕上げ加工する方法
US7884930B2 (en) * 2007-06-14 2011-02-08 Hrl Laboratories, Llc Integrated quartz biological sensor and method
US20100020311A1 (en) * 2007-06-14 2010-01-28 Hrl Laboratories, Llc Integrated quartz biological sensor and method
US10266398B1 (en) 2007-07-25 2019-04-23 Hrl Laboratories, Llc ALD metal coatings for high Q MEMS structures
TWI452726B (zh) * 2007-11-30 2014-09-11 Univ California 利用表面粗糙之高度光取出效率之氮化物基發光二極體
US8151640B1 (en) 2008-02-05 2012-04-10 Hrl Laboratories, Llc MEMS on-chip inertial navigation system with error correction
US7802356B1 (en) 2008-02-21 2010-09-28 Hrl Laboratories, Llc Method of fabricating an ultra thin quartz resonator component
US9190096B2 (en) * 2008-10-17 2015-11-17 Hoya Corporation Method for producing glass substrate and method for producing magnetic recording medium
US8176607B1 (en) 2009-10-08 2012-05-15 Hrl Laboratories, Llc Method of fabricating quartz resonators
US8912711B1 (en) 2010-06-22 2014-12-16 Hrl Laboratories, Llc Thermal stress resistant resonator, and a method for fabricating same
US9250074B1 (en) 2013-04-12 2016-02-02 Hrl Laboratories, Llc Resonator assembly comprising a silicon resonator and a quartz resonator
US9599470B1 (en) 2013-09-11 2017-03-21 Hrl Laboratories, Llc Dielectric high Q MEMS shell gyroscope structure
US9977097B1 (en) 2014-02-21 2018-05-22 Hrl Laboratories, Llc Micro-scale piezoelectric resonating magnetometer
US9991863B1 (en) 2014-04-08 2018-06-05 Hrl Laboratories, Llc Rounded and curved integrated tethers for quartz resonators
US10308505B1 (en) 2014-08-11 2019-06-04 Hrl Laboratories, Llc Method and apparatus for the monolithic encapsulation of a micro-scale inertial navigation sensor suite
US10031191B1 (en) 2015-01-16 2018-07-24 Hrl Laboratories, Llc Piezoelectric magnetometer capable of sensing a magnetic field in multiple vectors
DE102015224933A1 (de) 2015-12-11 2017-06-14 Siltronic Ag Monokristalline Halbleiterscheibe und Verfahren zur Herstellung einer Halbleiterscheibe
US10110198B1 (en) 2015-12-17 2018-10-23 Hrl Laboratories, Llc Integrated quartz MEMS tuning fork resonator/oscillator
US10175307B1 (en) 2016-01-15 2019-01-08 Hrl Laboratories, Llc FM demodulation system for quartz MEMS magnetometer
JP6598140B2 (ja) * 2016-05-19 2019-10-30 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP6863251B2 (ja) * 2017-12-04 2021-04-21 信越半導体株式会社 シリコンウェーハの加工方法
JP6933187B2 (ja) * 2018-05-01 2021-09-08 信越半導体株式会社 半導体シリコンウェーハの金属不純物除去方法
CN112002639A (zh) * 2020-07-21 2020-11-27 上海新昇半导体科技有限公司 一种外延晶圆的制造方法和外延晶圆
JP7028353B1 (ja) * 2021-04-21 2022-03-02 信越半導体株式会社 シリコンウェーハの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06103678B2 (ja) * 1987-11-28 1994-12-14 株式会社東芝 半導体基板の加工方法
DE4108394C2 (de) * 1991-03-15 1994-09-08 Komatsu Denshi Kinzoku Kk Verfahren zum Herstellen eines Siliziumsubstrats für eine Halbleitereinrichtung
DE4304849C2 (de) * 1992-02-21 2000-01-27 Mitsubishi Electric Corp Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
JPH065611A (ja) * 1992-06-16 1994-01-14 Mitsubishi Materials Corp シリコンウェーハの製造方法
JP2839801B2 (ja) * 1992-09-18 1998-12-16 三菱マテリアル株式会社 ウェーハの製造方法
JP2853506B2 (ja) * 1993-03-24 1999-02-03 信越半導体株式会社 ウエーハの製造方法
JPH08264552A (ja) * 1995-03-24 1996-10-11 Toshiba Ceramics Co Ltd シリコンウエーハの製造方法

Also Published As

Publication number Publication date
JPH09266186A (ja) 1997-10-07
US5981392A (en) 1999-11-09
JP3252702B2 (ja) 2002-02-04
TW439138B (en) 2001-06-07
DE69731019D1 (de) 2004-11-11
EP0798766B1 (de) 2004-10-06
EP0798766A1 (de) 1997-10-01
MY119277A (en) 2005-04-30

Similar Documents

Publication Publication Date Title
DE69731019T2 (de) Verfahren zu Herstellung eines monokristallinen Halbleiterwafers mit hochglanzpolierter Oberfläche, unter Benutzung eines Gasphasen-Ätz- und eines Aufwärm-Schrittes, und durch dieses Verfahren hergestellter Wafer
DE69325325T2 (de) Verfahren zur Herstellung von Halbleiterscheiben
DE19905737C2 (de) Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
DE2906470A1 (de) Halbleitersubstrat und verfahren zu seiner herstellung
DE69410514T2 (de) Verfahren zum Herstellen von Halbleiterscheiben
DE69605867T2 (de) Verfahren zur Herstellung von Halbleiterscheiben mit spiegelglatter Oberfläche
DE69835469T2 (de) Verfahren zur Herstellung eines geklebten Substrates
DE69802887T2 (de) Verfahren zur Herstellung Silicium Einkristall mit geringen Fehlstellen und dadurch hergestellte Silicium Einkristall und Silicium Scheiben
EP0001794B1 (de) Verfahren zum Herstellen einer gegetterten Halbleiterscheibe
DE68911621T2 (de) Verfahren zum Herstellen einer Einrichtung.
DE60015640T2 (de) Verfahren zur Herstellung eines Substrats aus synthetischem Quarzglas für eine Photomaske
DE68910368T2 (de) Verfahren zum Herstellen eines Halbleiterkörpers.
DE69510300T2 (de) Epitaktisches Plättchen und Verfahren zu seiner Herstellung
DE102009037281B4 (de) Verfahren zur Herstellung einer polierten Halbleiterscheibe
EP1843984A1 (de) Verfahren zur herstellung eines bauteils aus quarzglas für den einsatz in der halbleiterfertigung und nach dem verfahren erhaltenes bauteil
DE112008000396T5 (de) Endpolierverfahren für Einkristall-Siliziumwafer und Einkristall-Siliziumwafer
DE3686548T2 (de) Verfahren zur herstellung von scheiben.
DE102015225663A1 (de) Verfahren zum epitaktischen Beschichten von Halbleiterscheiben und Halbleiterscheibe
DE112014003787T5 (de) Verfahren zum Herstellen eines spiegelpolierten Wafers
DE10132788B4 (de) Qualitativ hochwertige optische Oberfläche und Verfahren zu ihrer Herstellung
DE2007865A1 (de) Verfahren und Vorrichtung zum Polieren einer Silicium-Oberflache
DE68927628T2 (de) Methode zur Reduktion der Oberflächenreflektivität einer Metallschicht während der Bearbeitung eines Halbleiterbauteils
DE69703600T2 (de) Verfahren zur Herstellung von Halbleiterscheiben
DE112016006354B4 (de) Siliziumwafer-einseiten-polierverfahren
DE69737880T2 (de) Oberflächenbehandlung für mikrobearbeitung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition