DE69729551T2

DE69729551T2 - Übertragungs- und aufzeichnungssystem mit vereinfachtem symboldetektor

Info

Publication number: DE69729551T2
Application number: DE69729551T
Authority: DE
Inventors: Joseph Gijsbert VAN DEN ENDEN
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1996-12-18
Filing date: 1997-12-08
Publication date: 2005-08-25
Anticipated expiration: 2017-12-09
Also published as: US6079045A; WO1998027681A3; EP0885499A2; CN1211361A; DE69729551D1; EP0885499A3; EP0885499B1; WO1998027681A2; KR19990082648A

Description

Die Erfindung betrifft ein Übertragungssystem mit einem Sender zum Senden digitaler Zeichen über einen Übertragungskanal zu einem Empfänger, wobei der genannte Empfänger einen Detektor umfasst, welche Detektor Qualitätsmaßbestimmungsmittel zum Bestimmen eines Qualitätsmaßes des Eingangssignals umfasst, wobei der Detektor ausgebildet ist, um eine Sequenz rekonstruierter Zeichen aus dem Eingangssignal und dem Qualitätsmaß abzuleiten.
Die Erfindung bezieht sich auch auf einen Empfänger, ein Aufzeichnungssystem, einen Detektor und ein Detektionsverfahren.
Ein Übertragungssystem nach dem Oberbegriff ist aus der veröffentlichten internationalen Patentanmeldung WO 96/13905 bekannt.
Derartige Übertragungssysteme finden beispielsweise Anwendung zum Senden von digitalen Zeichen über das öffentliche Telefonnetz, zum Senden multiplexer Signale zwischen Telefonvermittlungsstellen oder zum Senden digitaler Signale in Mobilfunksystemen. Unter Verwendung von Magnetbändern oder Magnetplatten, wie z. B. Festplatten und Disketten, können die genannten Aufzeichnungssysteme zum Aufzeichnen und Wiedergeben digitaler Zeichen verwendet werden. Derartige Aufzeichnungssysteme können auch mit optischen oder optomagnetischen Platten, wie z. B. CD, CD-ROM oder DVD (Digital Video Disc) verwendet werden.
Zum Senden von Quellenzeichen über einen Übertragungskanal oder zum Aufzeichnen von Quellenzeichen auf einem Aufzeichnungsmedium werden diese Quellenzeichen häufig in codierte Zeichen umgewandelt. Eine mögliche Codierungsaufgabe ist das Erhalten eines Signals, das eine Sequenz aus codierten Zeichen repräsentiert, die ein Frequenzspektrum aufweist, das spezielle Anforderungen erfüllt. Eine dieser Anforderungen ist beispielsweise das Fehlen einer Gleichstromkomponente, weil eine Anzahl von häufig verwendeten Übertragungskanälen oder Aufzeichnungsmedien eine Gleichstromkomponente nicht übertragen können. Ein anderer Grund zur Verwendung von Codierung ist das Erhalten der Möglichkeit, Übertragungsfehler zu korrigieren.
Bei dem bekannten Übertragungssystem wird ein Detektor verwendet, der zeichenweise Entscheidungen über den Zeichenwert trifft. Um die Zuverlässigkeit des Detektors zu erhöhen, umfasst dieser Detektor Fehlerdetektionsmittel, die Übertragungsfehler detektieren. Der Detektor umfasst auch Fehlerkorrekturmittel, um den Wert des am wenigsten zuverlässigen Zeichens oder der am wenigsten zuverlässigen Zeichen auf Basis eines mit den detektierten Zeichen zusammenhängenden Qualitätsmaßes zu korrigieren. Bei dem bekannten Übertragungssystem wird dieses Qualitätsmaß aus dem Analogsignalwert zum Zeitpunkt, zu dem die Entscheidung über den Zeichenwert getroffen wird, abgeleitet. Die Verwendung des Analogsignalwertes zur Bestimmung des Qualitätsmaßes erfordert zusätzliche Hardware zum Bestimmen und Speichern des genannten Analogsignalwertes.
Aufgabe der vorliegenden Erfindung ist, ein Übertragungssystem gemäß dem Oberbegriff zu verschaffen, das die oben erwähnte zusätzliche Hardware nicht benötigt.
Daher ist das erfindungsgemäße Übertragungssystem dadurch gekennzeichnet, dass die Qualitätsbestimmungsmittel ausgebildet sind, um das Qualitätsmaß aus der Position von Übergängen in dem aus dem Übertragungskanal empfangenen Signal zu bestimmen.
Die vorliegende Erfindung beruht auf der Erkenntnis, dass Störsignale nicht nur Veränderungen im Analogwert des Signals zu den Entscheidungszeitpunkten bewirken, sondern dass sie auch Änderungen der Positionen der Übergänge in dem Signal bewirken. Ein Maß für die Position der Übergänge kann sehr leicht vom Phasendetektor in der Taktrückgewinnungsschaltung erhalten werden, die immer in einem solchen Übertragungssystem vorhanden sein muss.
Es sei bemerkt, dass es nicht notwendig ist, dass für jedes Zeichen in dem Eingangssignal das Qualitätsmaß bestimmt wird. Das Qualitätsmaß wird bestimmt, wenn ein Übergang vorliegt. Wenn ein Code verwendet wird, der Übergänge für jedes Zeichen aufweist, steht für jedes Zeichen ein Qualitätssignal zur Verfügung, das die Verwendung eines Viterbi-Detektors zulässt. Ein solcher Code ist z. B. der Manchester-Code.
Eine Ausführungsform der Erfindung ist dadurch gekennzeichnet, dass die Qualitätsbestimmungsmittel ausgebildet sind, den letzten Übergang mit einer zeitlich hinter der Nennposition liegenden Position und den letzten Übergang mit einer zeitlich vor der Nennposition liegenden Position zu speichern.
Indem nur die Positionen der dem letzten Übergang entsprechenden Phasenfehler gespeichert wird, wird das Übertragungssystem erheblich vereinfacht, ohne dass die Fehlerkorrekturwahrscheinlichkeit abnimmt.
Die vorliegende Erfindung ist in der Zeichnung dargestellt und wird im Folgenden näher beschrieben. Es zeigen:
1 ein Übertragungssystem, in dem die Erfindung verwendet werden kann;
2 ein Aufzeichnungssystem, in dem die vorliegende Erfindung verwendet werden kann;
3 einen Detektor zur Verwendung in dem Übertragungssystem nach 1 oder in dem Aufzeichnungssystem nach 2;
4 graphische Darstellungen von tatsächlichen Eingangssignalen und den entsprechenden Fehlersignalen im Fall eines d = 1-Fehlers;
5 graphische Darstellungen von tatsächlichen Eingangssignalen und den entsprechenden Fehlersignalen im Fall eines k = 11-Fehlers;
6 die Implementierung eines Phasendetektors 34, der in dem Detektor von 3 verwendet werden soll;
7 einen Ablaufplan eines Programms für einen programmierbaren Prozessor, um die Funktion des Fehlersignalberechners 44 in 3 zu implementieren;
8 einen Ablaufplan eines Programms für einen programmierbaren Prozessor, um die Funktion der Prüfeinheit 40 und der Korrektureinheit 42 von 3 zu implementieren.
Bei dem Übertragungssystem nach 1 wird ein zu sendendes digitales Signal einem Codierer 4 in einem Sender 2 zugeführt. Der Ausgang des Codierers 4 ist mit einem Eingang eines Modulators 6 verbunden. Der Ausgang des Modulators 6 bildet den Ausgang des Senders 2. Der Ausgang des Senders 2 ist über ein Übertragungsmedium 8 mit einem Eingang eines Empfängers 10 verbunden. Das empfangene Signal wird einem Eingang eines Demodulators 12 zugeführt. Der Ausgang des Demodulators ist mit einem Eingang eines Entzerrers 14 verbunden. Der Ausgang des Entzerrers 14 ist mit einem Eingang eines Detektors 16 verbunden. Am Ausgang des Detektors 16 stehen die detektierten Zeichen zur Verfügung.
In dem Codierer 4 werden die zu sendenden digitalen Zeichen unter Verwendung eines Fehlerkorrekturcodes codiert. Dies kann z. B. ein Faltungscode oder ein Blockcode sein, wie z. B. ein Reed-Solomon-Code. Es ist auch denkbar, dass ein Schema für so genannte verkettete Codierung verwendet wird.
Die Ausgangszeichen des Codierers 4 werden auf einem Träger vom Modulator 6 moduliert. Mögliche Modulationsverfahren sind z. B. QPSK, QAM oder OFDM. Das modulierte Signal wird über ein Übertragungsmedium 8 zum Empfänger 10 gesendet. In dem Empfänger 10 wird das empfangene Signal vom Demodulator 12 demoduliert. Das demodulierte Signal wird von einem Entzerrer gefiltert, um Intersymbolinterferenz zu beseitigen, die durch die begrenzte Bandbreite des Übertagungsmediums bewirkt wird. Der Detektor 16 leitet die Ausgangszeichen aus dem geglätteten Signal am Ausgang des Entzerrers 14 ab. Am Ausgang des Detektors 16 stehen die Ausgangszeichen des Empfängers 10 zur Verfügung.
Bei dem Aufzeichnungssystem 20 nach 2 wird eine optische Platte mit Hilfe einer Leseeinheit 26 ausgelesen. Angenommen wird, dass die auf die optische Platte geschriebenen Daten entsprechend der 8-14-EFM-Codierung codiert worden sind, wie sie im Compactdisc-Standard verwendet wird. Die vorliegende Erfindung ist jedoch auch für die 8-16-EFM+-Codierung anwendbar, wie sie vom DVD (Digital Video Disc)-Standard übernommen worden ist. Der EFM-Code hat eine minimale Lauflänge (der Abstand zwischen aufeinander folgende Bits mit gleichem Wert, die durch eine Sequenz von Bits mit dem umgekehrten Wert getrennt sind) von 3 und eine maximale Lauflänge von 11. Der EFM+-Code hat auch eine minimale Lauflänge von 3 und eine maximale Lauflänge von 11. Dies ermöglicht einem erfindungsgemäßen System, mit EFM-Signalen und EFM+-Signalen zu arbeiten, ohne den Detektor erneut konfigurieren zu müssen. Es ist selbst nicht notwendig, den Detektor über die Art des zu empfangenden Codes zu informieren. Dies ist bei DVD-Spielern, die sowohl Platten entsprechend dem DVD-Standard unter Verwendung von EFM+ als auch Platten entsprechend den verschiedenen CD-Standards unter Verwendung von EFM abspielen können müssen, sehr vorteilhaft. Ohne die vorliegende Erfindung wären gesonderte Detektoren für EFM+ und EFM erforderlich.
Der Ausgang der Leseeinheit 26 wird von einem Entzerrer 28 gefiltert, um unerwünschte Intersymbolinterferenz zu beseitigen. Das Ausgangssignal des Entzerrers 28 wird vom Detektor 30 verwendet, um die Sequenz detektierter Zeichen zu erhalten. Der Betrieb des Detektors 30 soll später mehr im Einzelnen besprochen werden.
Bei dem Detektor 30 von 3 ist das Eingangssignal mit einem Analog/-Digital-Umsetzer verbunden. Der Ausgang des Analog/Digital-Umsetzers 32 ist mit einem Eingang einer digitalen Phasenregelschleife (PLL) 34 gekoppelt. Ein erster Ausgang der digitalen Phasenregelschleife, der die (noch unkorrigierten) rekonstruierten Zeichen trägt, ist mit einem Eingang einer Verzögerungseinheit 36 und einem Eingang eines Fehlerdetektors 38 verbunden. Ein zweiter Ausgang der PLL 34, der ein Maß für die Position der Nulldurchgänge des Eingangssignals der Phasenregelschleife 34 trägt, ist mit den Mitteln zum Bestimmen eines Zuverlässigkeitsmaßes verbunden, hier mit einem Fehlerberechner 44.
Ein Ausgang des Fehlerdetektors 38 ist mit einem ersten Eingang der Fehlerkorrekturmittel 40 gekoppelt. Ein Ausgang des Fehlerberechners 44 ist mit einem zweiten Eingang der Fehlerkorrekturmittel 40 verbunden. Ein Ausgang der Verzögerungseinheit 36 ist mit einem dritten Eingang der Fehlerkorrekturmittel 40 verbunden. Am Ausgang der Fehlerkorrekturmittel 40 stehen die (korrigierten) rekonstruierten Zeichen zur Verfügung.
Der Analog/Digital-Umsetzer 32 in 3 tastet das Signal am Ausgang des Entzerrers 28 mit einer Abtastperiode von 3T/2 ab, wobei T das Bitintervall des zu detektierenden Signals ist. Es sei bemerkt, dass der Abtasttakt nicht mit dem Bittakt synchronisiert zu werden braucht, sondern dass er aus einem freischwingenden Oszillator abgeleitet werden kann.
Die Phasenregelschleife 34 leitet aus dem Ausgangsignal ein digitales Taktsignal mit einer Periode gleich dem Bitintervall ab. Die Phasenregelschleife liefert auch die (vorläufige) Rekonstruktion der in dem Eingangssignal vorhandenen Zeichen. Die rekonstruierten Bits werden in einem Differentialformat dargestellt, d. h. eine „0" gibt einen konstanten Pegel des Signals am Eingang des Phasendetektors an und eine „1" zeigt einen sich ändernden Pegel des Signals am Eingang des Phasendetektors an. Am zweiten Ausgang des Phasendetektors liegt ein Signal an, dass die Abweichung der Position eines tatsächlichen Übergangs (Nulldurchgang) des Eingangssignals von der erwarteten Position dieses Übergangs repräsentiert. Diese Abweichung wird verwendet, um das Zuverlässigkeitsmaß gemäß der vorliegenden Erfindung zu bestimmen.
Gemäß der vorliegenden Erfindung genügt es, nur zwei Fehlersignale und ihre Positionen im Auge zu behalten. Die verwendeten Fehlersignale repräsentieren den Abstand zwischen einem Nulldurchgang und den nächstgelegenen Detektionszeitpunkt. Es werden zwei Typen von Fehlersignalen berechnet und gespeichert.
Das erste Fehlersignal LeftError wird berechnet, wenn ein Nulldurchgang mit dem nächstgelegenen Detektionszeitpunkt an seiner linken Seite (Detektionszeitpunkt liegt früher als der Nulldurchgang) auftritt. Der Wert des Signals LeftError ist gleich dem Abstand zwischen dem genannten Nulldurchgang und dem genannten nächstgelegenen Detektionszeitpunkt. Das zweite Fehlersignal RightError wird berechnet, wenn ein Nulldurchgang mit dem nächstgelegenen Detektionszeitpunkt auf seiner rechten Seite (Detektionszeitpunkt liegt später als Nulldurchgang) auftritt. Der Wert des Signals RightError ist gleich dem Abstand zwischen dem genannten Nulldurchgang und dem genannten nächstgelegenen Detektionszeitpunkt.
Auch die relative Position Dl und Dr in Bezug auf den letzten Aktualisierungszeitpunkt dieser zwei Fehlersignale wird gespeichert. Diese Fehlersignale können im Fall von Fehlern verwendet werden, um die wahrscheinlichsten fehlerhaften Zeichen zu bestimmen. Die Fehlersignale werden aus dem Phasenfehler berechnet, der von der Phasenregelschleife 34 geliefert wird.
Der Fehlerdetektor 38 prüft, ob die Lauflänge der Bits am Ausgang der Phasenregelschleife innerhalb des zulässigen Bereiches liegt. Wenn im EFM-(oder EFM+-) Fall die Lauflänge kleiner als drei ist, wird ein Fehler signalisiert. Dies geschieht, wenn in der Bitsequenz am Ausgang des Phasendetektors die Zeichenkette „11" oder „101" detektiert wird. Ein Fehler wird auch detektiert, wenn die Lauflänge gleich 11 ist. Dies tritt auf, wenn in der Bitsequenz am Ausgang des Phasendetektors die Zeichenkette „1000000000001" detektiert wird. Der Fehlerdetektor 38 signalisiert den Fehlerkorrekturmitteln 40 den detektierten Fehlertyp. Aus dem detektierten Fehlertyp und den von dem Fehlerberechner 44 bestimmten Fehlersignalen kann das letzte zuverlässige Zeichen oder die letzten zuverlässige Zeichen bestimmt und anschließend korrigiert werden.
Wenn die Bitsequenz am Ausgang des Phasendetektors 34 die Zeichenkette „11" (d = 1-Fehler) enthält, wird angenommen, dass beide Bits fehlerhaft sind.
Wenn die Fehlersignale angeben, dass in der Nähe des gleichen Detektionszeitpunkts zwei Nulldurchgänge waren, wird angenommen, dass die Nulldurchgänge überhaupt nicht aufgetreten sein sollten, und die Zeichenkette „11" wird invertiert, um die korrigierten Bits zu erhalten. In einer solchen Situation sind die Werte von Dl und Dr gleich Null.
Wenn der Abstand zwischen den Nulldurchgängen größer ist, wird angenommen, dass eine der „1"-en nach rechts verschoben werden muss und dass die andere „1" nach links verschoben werden muss, um die Zeichenkette „1001" zu erhalten, die die Lauflängenanforderung erfüllt. In dieser Situation ist zumindest einer der Werte von Dl und Dr ungleich 0.
Wenn die Bitsequenz am Ausgang des Phasendetektors 34 die Zeichenkette „101" (d = 2-Fehler) enthält, wird angenommen, dass eine der „1"-en fehlerhaft ist. In diesem Fall gibt es zwei durch zwei Detektionszeitpunkte getrennte Nulldurchgänge. In dieser Situation sind vier Fälle zu unterscheiden. Diese Fälle unterscheiden sich dadurch, ob die Positionen der Nulldurchgänge vor oder nach dem nächstgelegenen Detektionszeitpunkt liegen. In der Tabelle weiter unten werden diese Situationen dargestellt, zusammen mit den entsprechenden Fehlermaßen.
Tabelle 1
Wenn beide Nulldurchgänge vor dem nächstgelegenen Detektionszeitpunkt liegen, ist die wahrscheinlichste Situation, dass die zweite detektierte „1" fehlerhaft ist und diese daher nach rechts verschoben werden muss. Dies ist aus der graphischen Darstellung 31 in 4 ersichtlich, die die zwei möglichen idealen Eingangssignale a und b (gestrichelte Linien) und das tatsächliche Eingangssignal (ausgezogene Linie) zeigt. Aus der graphischen Darstellung 31 ist ersichtlich, dass der Abstand P zwischen dem ersten Nulldurchgang in dem Eingangssignal und dem ersten Nulldurchgang im Signal a immer größer ist als der Abstand Q zwischen dem zweiten Nulldurchgang in dem Eingangssignal und dem zweiten Nulldurchgang in dem Signal b. Wahrscheinlich ist infolge von Störsignalen der zweite Nulldurchgang in dem Signal b zur Position des tatsächlichen Nulldurchgangs in dem Eingangssignal verschoben worden. Daher wird das Signal b als ideale Repräsentation der detektierten Sequenz betrachtet und die Zeichenwerte nach den Korrekturen sind 01001.
Wenn beide Nulldurchgänge nach dem nächstgelegenen Detektionszeitpunkt auftreten, ist die wahrscheinlichste Situation, dass die erste detektierte „1" fehlerhaft ist und diese daher nach links verschoben werden muss. Dies ist aus der graphischen Darstellung 33 in 4 ersichtlich, die wiederum die zwei möglichen Eingangssignale a und b zeigt (gestrichelte Linien) und das tatsächliche Eingangssignal (ausgezogene Linie). Aus der Kurve 33 ist ersichtlich, dass der Abstand P zwischen dem ersten Nulldurchgang in dem Eingangssignal und dem ersten Nulldurchgang im Signal a immer kleiner ist als der Abstand Q zwischen dem zweiten Nulldurchgang in dem Eingangssignal und dem zweiten Nulldurchgang in dem Signal b. Es ist wahrscheinlich, dass infolge von Störsignalen der erste Nulldurchgang in dem Signal a zur Position des tatsächlichen Nulldurchgangs in dem Eingangssignal verschoben worden ist. Daher wird das Signal a als ideale Repräsentation der detektierten Sequenz betrachtet und die Zeichenwerte nach Korrektur sind 10010.
Wenn der erste Nulldurchgang vor dem nächstgelegenen Detektionszeitpunkt auftritt und der zweite Nulldurchgang nach dem nächstgelegenen Detektionszeitpunkt, sind beide Sequenzen von detektierten Zeichen möglich. Die Entscheidung zwischen ihnen beruht jetzt auf den Werten der Signale LeftError und RightError. Wenn LeftError kleiner ist als RightError, dann ist die wahrscheinlichste Situation die, dass die erste „1" fehlerhaft ist und daher diese eins nach links verschoben werden muss. Anderenfalls ist die wahrscheinlichste Situation, dass die zweite detektierte „1" fehlerhaft ist und daher diese Eins nach rechts verschoben werden muss. Dies ist aus der graphischen Darstellung 35 in 4 ersichtlich. In der graphischen Darstellung 35 sind die Fehlersignale LeftError mit L angedeutet und ist das Fehlersignal RightError mit R angedeutet. Aus der graphischen Darstellung 35 ist ersichtlich, dass, wenn LeftError (L) größer ist als RightError (R), der Abstand P zwischen dem ersten Nulldurchgang im Signal a und dem zweiten Nulldurchgang im tatsächlichen Eingangssignal größer ist als der Abstand Q zwischen dem zweiten Nulldurchgang im Signal b und dem zweiten Nulldurchgang im tatsächlichen Eingangssignal. In dieser Situation ist es wahrscheinlich, dass das Signal b die korrekte Zeichensequenz 01001 repräsentiert.
Wenn der erste Nulldurchgang nach dem nächstgelegenen Detektionszeitpunkt auftritt und der zweite Nulldurchgang vor dem nächstgelegenen Detektionszeitpunkt, sind beide Sequenzen von detektierten Zeichen möglich. Die Entscheidung zwischen ihnen beruht auf den Werten der Signale LeftError und RightError. Wenn LeftError kleiner ist als RightError, ist die wahrscheinlichste Situation, dass die erste „1" fehlerhaft ist und daher diese Eins nach links verschoben werden muss. Anderenfalls ist die wahrscheinlichste Situation, dass die zweite detektierte „1" fehlerhaft ist und daher diese Eins nach rechts ver schoben werden muss. Dies ist aus der graphischen Darstellung 37 in 4 ersichtlich. In der graphischen Darstellung 37 ist das Fehlersignal LeftError mit L angedeutet und das Fehlersignal RightError mit R. Aus der graphischen Darstellung 37 ist ersichtlich, dass, wenn LeftError (L) größer ist als RightError (R), der Abstand P zwischen dem ersten Nulldurchgang im Signal a und dem ersten Nulldurchgang in dem tatsächlichen Eingangssignal größer ist als der Abstand Q zwischen dem zweiten Nulldurchgang im Signal b und dem zweiten Nulldurchgang im tatsächlichen Eingangssignal. In dieser Situation ist wahrscheinlich, dass Signal b die korrekte Zeichensequenz 01001 repräsentiert.
Wenn die Bitsequenz am Ausgang des Phasendetektors 34 die Zeichenkette „010000000000010" (k = 12-Fehler) enthält, wird angenommen, dass eine der „1"-en eine falsche Position hat. In diesem Fall gibt es zwei durch 12 Detektionszeitpunkte getrennte Nulldurchgänge. Wieder müssen vier Fälle unterschieden werden. Diese Fälle unterscheiden sich dadurch, ob die Positionen der Nulldurchgänge vor oder nach dem nächstgelegenen Detektionszeitpunkt liegen. In der Tabelle weiten unten werden diese Situationen dargestellt, zusammen mit den entsprechenden Fehlermaßen.
TABELLE 2
Wenn beide Nulldurchgänge vor dem nächstgelegenen Detektionszeitpunkt liegen, ist die wahrscheinlichste Situation, dass die erste detektierte „1" fehlerhaft ist und daher diese Eins nach rechts verschoben werden muss. Dies ist aus der graphischen Darstellung 39 ersichtlich, in der der Abstand P zwischen dem ersten Nulldurchgang in dem tatsächlichen Eingangssignal und dem ersten Nulldurchgang in dem Signal b immer kleiner ist als der Abstand Q zwischen dem zweiten Nulldurchgang in dem tatsächlichen Eingangssignal und dem zweiten Nulldurchgang in dem Signal a. Die wahrscheinlichste Situation ist, dass der erste Nulldurchgang im Signal b zu seiner (fehlerhaften) tatsächlichen Position verschoben worden ist. Daher muss die erste Eins nach rechts verschoben werden.
Wenn beide Nulldurchgänge nach dem nächstgelegenen Detektionszeitpunkt auftreten, ist die wahrscheinlichste Situation, dass die zweite detektierte „1" fehlerhaft ist, und daher muss diese „1" nach links verschoben werden. Dies ist aus der graphischen Darstellung 41 ersichtlich, in der der Abstand P zwischen dem ersten Nulldurchgang im tatsächlichen Eingangsignal und dem ersten Nulldurchgang in dem Signal b immer größer ist als der Abstand Q zwischen dem zweiten Nulldurchgang im tatsächlichen Eingangssignal und dem zweiten Nulldurchgang im Signal a. Die wahrscheinlichste Situation ist, dass der zweite Nulldurchgang im Signal a zu seiner (fehlerhaften) tatsächlichen Position verschoben worden ist. Daher muss diese zweite Eins nach links verschoben werden.
Wenn der erste Nulldurchgang nach dem nächstgelegenen Detektionszeitpunkt auftritt und der zweite Nulldurchgang vor dem nächstgelegenen Detektionszeitpunkt, sind beide Sequenzen von detektierten Zeichen möglich. Die Entscheidung zwischen ihnen beruht auf den Werten der Signale LeftError und RightError. Wenn LeftError kleiner ist als RightError, ist die wahrscheinlichste Situation, dass die zweite „1" fehlerhaft ist und daher muss diese „1" nach links verschoben werden. Anderenfalls ist die wahrscheinlichste Situation, dass die erste detektierte „1" fehlerhaft ist und daher muss diese Eins nach rechts verschoben werden. In der graphischen Darstellung 43 von 5 wird das Fehlersignal Left-Error mit L angedeutet und das Fehlersignal RightError mit R. Aus der graphischen Darstellung 43 ist ersichtlich, dass, wenn LeftError (L) größer ist als RightError (R), der Abstand P zwischen dem ersten Nulldurchgang im Signal b und dem ersten Nulldurchgang in dem tatsächlichen Eingangssignal kleiner ist als der Abstand Q zwischen dem zweiten Nulldurchgang im Signal a und dem zweiten Nulldurchgang im tatsächlichen Eingangssignal. In dieser Situation ist es wahrscheinlich, dass Signal b die korrekte Zeichensequenz 01000000000001 repräsentiert.
Wenn der erste Nulldurchgang vor dem nächstgelegenen Detektionszeitpunkt liegt und der zweite Nulldurchgang nach dem nächstgelegenen Detektionszeitpunkt, sind wieder beide Sequenzen von detektierten Zeichen möglich. Die Entscheidung zwischen ihnen beruht auf den Werten der Signale LeftError und RightError. Wenn LeftError kleiner ist als RightError, ist die wahrscheinlichste Situation, dass die zweite „1" fehlerhaft ist und daher diese „1" nach links verschoben werden muss. Anderenfalls ist die wahrscheinlichste Situation, dass die erste detektierte „1" fehlerhaft ist und daher diese Eins nach rechts verschoben werden muss. In der graphischen Darstellung 45 von 5 wird das Fehlersignal LeftError mit L und das Fehlersignal RightError mit R angedeutet. Aus der graphischen Darstellung 45 ist ersichtlich, dass, wenn LeftError (L) größer ist als RightError (R), der Abstand P zwischen dem ersten Nulldurchgang im Signal b und dem ersten Nulldurchgang in dem tatsächlichen Eingangssignal kleiner ist als der Abstand Q zwischen dem zweiten Nulldurchgang im Signal a und dem zweiten Nulldurchgang im tatsächlichen Eingangssignal. In dieser Situation ist es wahrscheinlich, dass Signal b die korrekte Zeichensequenz 10000000000010 repräsentiert.
In den Korrekturmitteln 40 wird die vom Phasendetektor empfangene Bitsequenz wie oben beschrieben korrigiert. Die Korrektur wird ausgeführt, indem mit einer Korrektursequenz eine XOR-Operation ausgeführt wird.
In der Phasenregelschleife 34 von 6 ist der Eingang der Phasenregelschleife mit einem ersten Eingang einer Verzögerungseinheit 50, einem ersten Eingang eines Interpolierers 52 und einem ersten Eingang eines Bitdetektors 62 verbunden. Der Ausgang der Verzögerungseinheit 50 ist mit einem zweiten Eingang des Interpolierers 52 verbunden. Ein erster Ausgang des Interpolierers 52 ist mit einem ersten Eingang eines Multiplizierers 54 verbunden und ein zweiter Ausgang des Interpolierers 52, der das Ausgangssignal CROSS trägt, ist mit einem zweiten Eingang des Bitdetektors 62 verbunden. Der Ausgang des Multiplizierers 54 ist mit einem ersten Eingang eines Addierers 55 verbunden. Der Ausgang des Addierers 55, der das Signal PHASE trägt, ist mit einem dritten Eingang des Bitdetektors 62, mit einem Ausgang des Phasendetektors 34 und einem Eingang eines Filters 60 verbunden.
Der Ausgang des Filters 60 ist mit einem zweiten Eingang des Multiplizierers 54 und einem ersten Eingang eines Addierers 56 verbunden. Der Ausgang des Addieres 56 ist mit einem zweiten Eingang des Addierers 54 und einem Eingang eines Verzögerungselementes 58 verbunden. Das Ausgangssignal der Verzögerungseinheit 58, das das Signal DTO trägt, ist mit einem vierten Eingang des Bitdetektors 62 verbunden.
Die digitale Phasenregelschleife 43 verwendet einen digitalen Oszillator, der den Addierer 56 und die Verzögerungseinheit 58 umfasst. Das Signal am Eingang des Addierers 56 repräsentiert die Frequenz des digitalen Oszillators. Zu jedem Abtastzeitpunkt wird die Phase des digitalen Oszillators mit einem der Frequenz entsprechenden Wert erhöht. Der Wert der Frequenz wird von dem Filter 60 aus einem Phasenfehler abgeleitet, der der Differenz der tatsächlichen Nulldurchgänge und der Nennpositionen der genannten Nulldurchgänge entspricht. Das Filter 60 umfasst eine Kombination aus Proportionalpfad und Integrationspfad. Die Übertragungsfunktion H(z) des Filters 60 ist gleich z/(z – 1). Der Phasendetektor umfasst die Kombination aus Verzögerungseinheit 50 und Interpolierer 52.
Das Eingangssignal der Phasenregelschleife 34 wird mit einem freilaufenden Taktsignal mit einer Frequenz von 4/(3T) abgetastet, wobei T die Bitperiode ist. Der Interpolierer 52 bestimmt durch Vergleich der Vorzeichen der aufeinander folgenden Abtastwerte des Eingangssignals, ob im Eingangssignal ein Nulldurchgang vorliegt. Wenn ein solcher Nulldurchgang auftritt, gibt der Interpolierer 52 ein Signal CROSS an den Bitdetektor 62 ab. Der Interpolierer 52 bestimmt ein Maß ZERO für die Position des Nulldurchgangs gemäß:
In (1) ist S₁ der Wert des Eingangsabtastwertes vor dem Nulldurchgang und S₂ ist der Wert des Eingangsabtastwertes nach dem Nulldurchgang. Das Signal ZERO hat einen Wert zwischen 0 und 1. Das Signal ZERO wird mit der Frequenz multipliziert, um es zu normalisieren. Diese Multiplikation wird vom Multiplizierer 54 ausgeführt. Anschließend wird das Ausgangssignal des Addierers 56 zum Ausgangssignal des Multiplizierers 54 addiert, um ein Phasenfehlersignal PHASE zu erhalten, das ein Maß für einen Abstand eines Nulldurchgangs von seinem Nennwert ist. Das Phasenfehlersignal PHASE wird im Zweierkomplement-Format dargestellt. Dieses Phasenfehlersignal wird verwendet, um das Steuersignal für den digitalen Oszillator abzuleiten. Der digital gesteuerte Oszillator wird so gesteuert, dass der Phasenfehler bei der mittleren Position der Nulldurchgänge des Eingangssignals gleich 0 ist. Die Frequenz hat einen solchen Wert, dass im Mittel der digitale Oszillator einmal pro Bitperiode einen Überlauf aufweist. Dieser (virtuelle) Überlauf findet zum Entscheidungszeitpunkt statt. Der Überlauf kann virtuell sein, weil nicht immer genau zum Entscheidungszeitpunkt ein Abtastwert zur Verfügung steht.
Der Bitdetektor 62 bestimmt den Wert des aktuellen Bits aus dem Vorzeichen des aktuellen Abtastwertes, dem Signal CROSS, das das Vorhandensein eines Nulldurchgangs anzeigt, dem Phasenfehlersignal PHASE und dem tatsächlichen Ausgangssignal DTO des digitalen Oszillators, der den Addierer 56 und das Speicherelement 58 umfasst. Der Bitdetektor 62 ist ausgebildet, um das Vorzeichen des Eingangssignals zum (vir tuellen) Entscheidungszeitpunkt zu bestimmen. Zuerst muss festgestellt werden, ob es zwischen zwei Abtastwerten einen Entscheidungszeitpunkt gibt. Dies kann bestimmt werden, indem geprüft wird, ob zwischen zwei Abtastwerten das höchstwertige Bit des Signals DTO sich von „0" auf „1" geändert hat. Bei einer Abtastrate von 4/(3T) ist dies immer der Fall, außer in der Situation, wo das genannte MSB (Most Significant Bit, höchstwertiges Bit) sich von „1" auf „0" ändert. Daher braucht ein Ausgangssignal des Bitdetektors 62 nur blockiert zu werden, wenn der alte MSB-Wert gleich „1" ist und der neue MSB-Wert gleich „0". Der an den Ausgang weiterzuleitende Bitwert ist gleich dem Vorzeichen des Eingangssignals, wenn der Nulldurchgang nach dem (virtuellen) Detektionszeitpunkt erfolgt, und der an den Ausgang weiterzuleitende Bitwert ist der invertierte Wert des Vorzeichens des Eingangssignals, wenn der Nulldurchgang vor dem (virtuellen) Detektionszeitpunkt erfolgt. Dies kann in einfacher Weise aus dem Phasenfehlersignal PHASE bestimmt werden, das die Position des Nulldurchgangs angibt. Allgemein erfolgt der Nulldurchgang vor dem Detektionszeitpunkt, wenn das Signal PHASE (im Zweierkomplement) negativ ist, und der Nulldurchgang erfolgt nach dem Detektionszeitpunkt, wenn das Signal PHASE positiv ist. In Fällen, wo ein (virtueller) Überlauf des digitalen Oszillators auftritt, ist Vorsicht geboten. In solchen Situationen hängt die Entscheidung von dem aktuellen und vorhergehenden Wert des MSB des digitalen Oszillators (DTO) ab.
Wenn der vorhergehende Wert des MSB des DTO gleich „0" ist und der aktuelle Wert des MSB des DTO ist „1", findet keine Überlastung statt und daher kann die Position des Nulldurchgangs aus dem Signal PHASE allein abgeleitet werden, wie oben erläutert.
Wenn der vorhergehende Wert des MSB des DTO gleich „1" ist und der aktuelle Wert des MSB des DTO ist „1", erfolgt Überlastung. In dieser Situation erfolgt der Nulldurchgang vor dem Detektionszeitpunkt, wenn das Signal PHASE kleiner ist als null oder wenn das Signal PHASE größer als der vorhergehende DTO-Wert ist.
Wenn der vorhergehende Wert des MSB des DTO gleich „1" ist und der aktuelle Wert des MSB des DTO ist „0", erfolgt Überlastung. In dieser Situation liegt kein Detektionszeitpunkt vor, sodass das Signal PHASE überhaupt nicht betrachtet zu werden braucht.
Wenn der vorhergehende Wert des MSB des DTO gleich „0" ist und der aktuelle Wert des MSB des DTO ist „0", findet wieder Überlastung statt. In dieser Situation erfolgt der Nulldurchgang vor dem Detektionszeitpunkt, wenn das Signal PHASE kleiner ist als null und das Signal PHASE größer ist als der vorhergehende DTO-Wert.
Bei einer alternativen Ausführungsform des Bitdetektors 62 umfasst die Darstellung des Signals PHASE ein zusätzliches Bit, das anzeigt, dass ein Überlauf des DTO zwischen den Abtastzeitwerten aufgetreten ist. Das zusätzliche Bit in dem Signal PHASE hat einen Wert „0", wenn der Nulldurchgang vor dem Überlaufzeitpunkt des DTO liegt und einen Wert „1", wenn der Nulldurchgang nach dem Überlaufzeitpunkt liegt. Dieses Bit wird erhalten, indem die Größe der Speichereinheit 58 um ein Bit erhöht wird und das neue MSB als Überlaufbit verwendet wird. Ein Signal INV, das anzeigt, dass der Nulldurchgang vor dem Detektionszeitpunkt liegt (und daher anzeigt, dass die Bitwerte invertiert werden müssen), kann nach INV = (MSBDTO & EBPHASE & MSB PHASE ) + (MSBDTO & (EBPHASE A MSBPHASE )) (2)abgeleitet werden. In (2) ist MSB_DTO der Wert des neuen MSB des DTO, EB_PHASE ist das zusätzliche Bit des Signals PHASE und MSB_PHASE ist das MSB des Signals PHASE.
Der Wert der Ausgangsbits der PLL 34 wird im Differentialformat dargestellt. Eine „1" gibt eine Werteänderung an und eine „0" gibt einen konstanten Wert der empfangenen Bits an.
In dem Ablaufplan von 7 haben die Blöcke die Bedeutung entsprechend der unten stehenden Tabelle:
Das Programm nach 7 ist zum Implementieren der Funktion des Fehlersignalberechners 44 von 3 ausgebildet.
Eine Initialisierung der verwendeten Variablen erfolgt im Befehl 70. Das Programm nutzt die Signale CROSS, PHASE und DTO, die in der Phasenregelschleife 34 vorhanden sind. In dem Befehl 71 wird auf einen nächsten Abtastwert gewartet, der vom A/D-Umsetzer 32 von 3 genommen werden muss. Im Befehl 72 wird geprüft, ob zwischen dem vorliegenden Abtastwert und dem vorhergehenden Abtastwert des Eingangssignals ein Nulldurchgang vorliegt. Dies erfolgt durch Prüfen des Signals CROSS in der PLL 34.
Wenn kein Nulldurchgang vorliegt, wird geprüft, ob zwischen dem vorliegenden Abtastwert und dem aktuellen Abtastwert ein Entscheidungszeitpunkt vorliegt. Dies ist der Fall, wenn das MSB des Signals DTO gleich „1" ist. Wenn zwischen den Abtastwerten kein Entscheidungszeitpunkt vorliegt, wird das Programm beim Befehl 71 fortgesetzt. Wenn ein Entscheidungszeitpunkt vorliegt, werden die relativen Positionen des linken und des rechten Nulldurchgangs im Befehl 75 inkrementiert und anschließend wird das Programm beim Befehl 71 fortgesetzt.
Wenn die Ausführung des Befehls 72 ergibt, dass zwischen dem vorliegenden und dem vorgehenden Abtastwert ein Nulldurchgang vorliegt, wird im Befehl 74 geprüft, ob das Signal PHASE größer ist als Null. Wenn dies der Fall ist, wird im Befehl 76 das Signal RightError aus dem Signal PHASE entsprechend RightError = MaxPhase – PHASE (3)berechnet. In (3) ist MaxPhase der maximale Wert, den das Signal PHASE annehmen kann.
Im Befehl 80 wird geprüft, ob zwischen dem vorliegenden Abtastwert des Eingangssignals und dem vorhergehenden Abtastwert ein Entscheidungszeitpunkt vorliegt. Wenn ein solcher Detektionszeitpunkt nicht vorliegt, wird im Befehl 84 die Position Dr des letzten rechten Nulldurchgangs auf 0 gesetzt und das Programm wird beim Befehl 71 fortgesetzt. Wenn zwischen dem vorliegenden Abtastwert des Eingangssignals und dem vorhergehenden Abtastwert ein Detektionszeitpunkt vorliegt, wird beim Befehl 86 die Position Dr auf 1 gesetzt und im Befehl 92 wird der Wert der Position Dl des letzten linken Nulldurchgangs inkrementiert. Anschließend wird das Programm beim Befehl 71 fortgesetzt.
Wenn im Befehl 74 festgestellt wird, dass PHASE nicht größer als null ist, wird im Befehl 78 der Wert des Fehlersignals LeftError entsprechend LeftError = MaxPhase + PHASE (4)berechnet.
Im Befehl 82 wird geprüft, ob zwischen dem vorliegenden Abtastwert des Eingangssignals und dem vorhergehenden Abtastwert ein Entscheidungszeitpunkt vorliegt. Wenn kein solcher Detektionszeitpunkt vorliegt, wird im Befehl 88 die Position Dl des letzten rechten Nulldurchgangs auf 0 gesetzt und das Programm wird beim Befehl 71 fortge setzt. Wenn zwischen dem vorliegenden Abtastwert des Eingangssignals und dem vorhergehenden Abtastwert ein Detektionszeitpunkt vorliegt, wird im Befehl 90 die Position Dl auf 1 gesetzt und im Befehl 92 wird der Wert der Position Dr des letzten linken Nulldurchgangs inkrementiert. Anschließend wird das Programm beim Befehl 71 fortgesetzt.
8 zeigt einen Ablaufplan eines Programms für einen programmierbaren Prozessor zum Implementieren der Funktion des Fehlerdetektors 38 und des Fehlerkorrigierers 40. Die nummerierten Befehle entsprechend 8 haben die Bedeutung entsprechend der unten stehenden Tabelle.
In dem Ablaufplan von 8 wird das Programm beim Befehl 100 gestartet. Beim Befehl 102 wartet das Programm auf das nächste neue Bit aus der PLL 34. Das Vorliegen eines solchen neuen Bits wird von dem Signal NEW am Ausgang der PLL 34 signalisiert. Das Signal NEW entspricht dem MSB des Signals DTO in der PLL 34. Im Befehl 104 werden Korrekturflags C0 ... C6 für die verschiedenen Fehlerarten berechnet. Das Fehlerflag C0 entspricht einem d = 1-Fehler. Das Flag wird gesetzt, wenn im Fall eines d = 1-Fehlers die Bitsequenz „0110" in „0000" geändert werden muss. Die Flags C1, C2 und C3 entsprechen einem d = 2-Fehler. Diese Flags geben an, dass eine Bitsequenz „01010" in „10010" geändert werden muss. Sie werden unter den bereits anhand von Tabelle 1 erläuterten Bedingungen gesetzt. Die Flags C4, C5 und C6 entsprechen einem k/12-Fehler. Diese Flags geben an, dass eine Bitsequenz „1000000000001" in „1000000000010" geändert werden muss. Sie werden unter den bereits anhand von Tabelle 2 erläuterten Bedingungen gesetzt.
Im Befehl 106 wird geprüft, ob in der Bitsequenz aus der PLL 34 ein d = 1-Fehler vorliegt. Diese Prüfung wird ausgeführt, indem nach einer Bitsequenz „11" gesucht wird. Wenn ein solcher d = 1-Fehler vorliegt, wird, unter Verwendung des Wertes des Flag C0, im Befehl 108 eine Korrekturmaske bestimmt. Anschließend wird das Programm beim Befehl 120 fortgesetzt.
Wenn kein d = 1-Fehler vorliegt, wird im Befehl 110 geprüft, ob ein d = 2-Fehler in der Bitsequenz aus der PLL 34 vorliegt. Diese Prüfung wird ausgeführt, indem eine Bitsequenz „101" gesucht wird. Wenn ein d = 2-Fehler vorliegt, wird, unter Verwendung der Werte der Flags C1, C2 und C3, im Befehl 112 eine Korrekturmaske bestimmt. Anschließend wird das Programm beim Befehl 120 fortgesetzt.
Wenn kein d = 2-Fehler vorliegt, wird im Befehl 114 geprüft, ob ein k = 12-Fehler in der Bitsequenz aus der PLL 34 vorliegt. Diese Prüfung wird ausgeführt, indem eine Bitsequenz „1000000000001" gesucht wird. Wenn ein k = 12-Fehler vorliegt, wird, unter Verwendung der Werte der Flags C4, C5 und C6, im Befehl 116 eine Korrekturmaske bestimmt. Anschließend wird das Programm beim Befehl 120 fortgesetzt.
Wenn kein k = 12-Fehler vorliegt, wird die Korrekturmaske im Befehl 118 auf eine Sequenz von Nullen gesetzt, was angibt, dass keine Korrektur notwendig ist. Das Programm wird beim Befehl 120 fortgesetzt.
Im Befehl 120 wird die im vorhergehenden Teil des Programms bestimmte Korrekturmaske zusammen mit der Bitsequenz aus der PLL 34 einer XOR-Operation unterzogen, um die korrigierte Bitsequenz zu erhalten. Anschließend wird das Programm beim Befehl 102 fortgesetzt, um das nächste Bit aus der PLL 34 zu verarbeiten.

INSCHRIFT DER ZEICHNUNG

1

4: COD.
6: MOD.
12: DEMOD.
14: ENTZ.
16: DET.

2

26: LESE.
28: ENTZ.
30: DET.

3

32: A/D
34: PLL
36: VERZÖG.
40: KORRIG.
38: PRÜF.
44: FEHLERSIG.

6

52: INT.
60: FILTER
62: BITDETEKT.

7

70: ANFANG
71: NÄCHSTER ABTASTWERT
72: NULLDURCHGANG?
73: NEU?
74: PHASE
76: RightError BERECHNEN
78: LeftError BERECHNEN
80, 82: NEU?

8

100: ANFANG
102: NEU?

Claims

Übertragungssystem mit einem Sender (2) zum Senden digitaler Zeichen über einen Übertragungskanal (8) zu einem Empfänger (10), wobei der genannte Empfänger einen Detektor (16) umfasst, welche Detektor Qualitätsmaßbestimmungsmittel (44) zum Bestimmen eines Qualitätsmaßes des Eingangssignals umfasst, wobei der Detektor ausgebildet ist, um eine Sequenz rekonstruierter Zeichen aus dem Eingangssignal und dem Qualitätsmaß abzuleiten, dadurch gekennzeichnet, dass die Qualitätsbestimmungsmittel ausgebildet sind, um das Qualitätsmaß aus der Position von Übergängen in dem aus dem Übertragungskanal empfangenen Signal zu bestimmen.
Übertragungssystem nach Anspruch 1, dadurch gekennzeichnet, dass der Detektor Fehlerdetektionsmittel (38) zum Detektieren zumindest eines Fehlers in den rekonstruierten Zeichen und Fehlerkorrekturmittel (40) zum Korrigieren des rekonstruierten Zeichens, das dem Teil des Eingangssignals mit dem niedrigsten Qualitätsmaß entspricht, umfasst.
Übertragungssystem nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Qualitätsbestimmungsmittel (44) ausgebildet sind, um den letzten Übergang mit einer zeitlich hinter der Nennposition liegenden Position und den letzten Übergang mit einer zeitlich vor der Nennposition liegenden Position zu speichern.
Empfänger (10) zum Empfangen digitaler Zeichen aus einem Übertragungskanal (8), wobei der genannte Empfänger einen Detektor (16) umfasst, welcher Detektor Qualitätsmaßbestimmungsmittel (44) zum Bestimmen eines Qualitätsmaßes des Eingangssignals umfasst, wobei der Detektor ausgebildet ist, um eine Sequenz rekonstruierter Zeichen aus dem Eingangssignal und dem Qualitätsmaß abzuleiten, dadurch gekennzeichnet, dass die Qualitätsbestimmungsmittel ausgebildet sind, um das Qualitätsmaß aus der Position von Übergängen in dem aus dem Übertragungskanal empfangenen Signal zu bestimmen.
Empfänger nach Anspruch 4, dadurch gekennzeichnet, dass der Detektor Fehlerdetektionsmittel (38) zum Detektieren zumindest eines Fehlers in den rekonstruierten Zeichen und Fehlerkorrekturmittel (40) zum Korrigieren des rekonstruierten Zeichens, das dem Teil des Eingangssignal mit dem niedrigsten Qualitätsmaß entspricht, umfasst.
Wiedergabesystem (20) zum Wiedergeben von auf einem Medium (22) gespeicherten digitalen Zeichen, wobei das genannte Wiedergabesystem Auslesemittel (26) zum Ableiten eines Eingangssignals umfasst, das die auf dem Medium gespeicherten digitalen Zeichen repräsentiert, wobei das genannte Wiedergabesystem weiterhin einen Detektor (30) umfasst, welcher Detektor Qualitätsmaßbestimmungsmittel (44) zum Bestimmen eines Qualitätsmaßes des Eingangssignals umfasst, wobei der Detektor ausgebildet ist, um eine Sequenz rekonstruierter Zeichen aus dem Eingangssignal und dem Qualitätsmaß abzuleiten, dadurch gekennzeichnet, dass die Qualitätsbestimmungsmittel ausgebildet sind, um das Qualitätsmaß aus der Position von Übergängen in dem aus dem Medium empfangenen Signal zu bestimmen.
Wiedergabesystem nach Anspruch 6, dadurch gekennzeichnet, dass der Detektor Fehlerdetektionsmittel (38) zum Detektieren zumindest eines Fehlers in den rekonstruierten Zeichen und Fehlerkorrekturmittel (40) zum Korrigieren des rekonstruierten Zeichens, das dem Teil des Eingangssignals mit der niedrigsten Qualität entspricht, umfasst.
Detektor (30) zum Ableiten rekonstruierter digitaler Zeichen aus einem Signal, das von einem Aufzeichnungsmedium (22) empfangene digitale Zeichen repräsentiert, welcher Detektor Qualitätsmaßbestimmungsmittel (44) zum Bestimmen eines Qualitätsmaßes des Eingangssignals umfasst, wobei der Detektor ausgebildet ist, um eine Sequenz rekonstruierter Zeichen aus dem Eingangssignal und dem Qualitätsmaß abzuleiten, dadurch gekennzeichnet, dass die Qualitätsbestimmungsmittel ausgebildet sind, um das Qualitätsmaß aus der Position von Übergängen in dem aus dem Medium empfangenen Signal zu bestimmen.
Detektor nach Anspruch 8, dadurch gekennzeichnet, dass der Detektor Fehlerdetektionsmittel (38) zum Detektieren zumindest eines Fehlers in den rekonstruierten Zeichen und Fehlerkorrekturmittel (40) zum Korrigieren des rekonstruierten Zeichens, das dem Teil des Eingangssignals mit dem niedrigsten Qualitätsmaß entspricht, umfasst.
Verfahren zum Wiedergeben digitaler Zeichen, die von einem Eingangssignal getragen werden, wobei das genannte Verfahren Ableiten eines die digitalen Zeichen repräsentierenden Eingangssignals, Bestimmen eines Qualitätsmaßes des Eingangssignals, Ableiten einer Sequenz rekonstruierter Zeichen aus dem Eingangssignal und dem Qualitätsmaß umfasst, dadurch gekennzeichnet, dass das Verfahren das Bestimmen des Qualitätsmaßes aus der Position von Übergängen in dem aus dem Übertragungskanal empfangenen Signal umfasst.
Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass das Verfahren Detektieren zumindest eines Fehlers in den rekonstruierten Zeichen und Korrigieren des rekonstruierten Zeichens, das dem Teil des Eingangssignals mit der niedrigsten Qualität entspricht, umfasst.