DE69708981T2 - Flüssigkristallanzeige - Google Patents

Flüssigkristallanzeige

Info

Publication number
DE69708981T2
DE69708981T2 DE69708981T DE69708981T DE69708981T2 DE 69708981 T2 DE69708981 T2 DE 69708981T2 DE 69708981 T DE69708981 T DE 69708981T DE 69708981 T DE69708981 T DE 69708981T DE 69708981 T2 DE69708981 T2 DE 69708981T2
Authority
DE
Germany
Prior art keywords
type
electrode
semiconductor layer
liquid crystal
intrinsic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69708981T
Other languages
English (en)
Other versions
DE69708981D1 (de
Inventor
Genshiro Kawachi
Yoshiro Mikami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE69708981D1 publication Critical patent/DE69708981D1/de
Application granted granted Critical
Publication of DE69708981T2 publication Critical patent/DE69708981T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G02F1/136245—Active matrix addressed cells having more than one switching element per pixel having complementary transistors

Landscapes

  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Description

    Hintergrund der Erfindung
  • Die Erfindung betrifft Flüssigkristallanzeigen gemäß den Oberbegriffen der unabhängigen Ansprüche 1, 12 und 20. Derartige Flüssigkristallanzeigen sind in der EP-A 0 629 003 offenbart.
  • Als Anzeigevorrichtungen zum Anzeigen von Bildinformationen und. Schriftzeichen zur Verwendung auf dem Gebiet der Büroautomatisierungstechnik und ähnlichem sind eine aktive Matrix ansteuernde Flüssigkristallanzeigen unter Verwendung von Dünnfilmtransistoren (im folgenden als TFT bezeichnet) bekannt. Für diese Art von konventionellen Flüssigkristallanzeigen sind weitere Verbesserungen der Auflösung und der hohen Anzeigenqualität sowie eine Kostensenkung bei der Herstellung notwendig. Zur Lösung dieser Probleme ist es am wichtigsten, die Leistung des Dünnfilmtransistors zu verbessern, der ein Schlüsselbauteil der eine aktive Matrix ansteuernden Flüssigkristallanzeigen darstellt. Diesbezüglich wurde in dem Conference Record of International Display Research Conference 1985, Seite 9 ein Konzept zur Bildung von hochentwickelten Hochleistungs-TFTs auf einem Glassubstrat vorgeschlagen, in dem periphere Steuerschaltungen zur Steuerung einer TFT aktiven Matrix unter Verwendung von TFTs hergestellt und in ihre Anzeigeneinheit auf dem selben Substrat integriert wurden, um die Herstellungskosten zu senken. Durch die Bereitstellung der hochentwickelten, auf dem Glassubstrat integrierten, peripheren Hochleistungssteuerschaltungen kann eine erhebliche Reduzierung der Packaging-Kosten erwartet werden, da andere extern zu montierende Schaltungen und ihr Montageverfahren vereinfacht werden können. Jedoch ist für die Bereitstellung der Hochleistungsschaltungen die Entwicklung eines weiter verbesserten, hochentwickelten Hochleistungs-TFT erforderlich. Insbesondere wird von TFTs, die auf polykristallinem Silizium (im folgenden als poly-Si bezeichnet) ausgebildet sind, erwartet, daß sie die vielversprechendsten TFT sind, die für den Einsatz in Anzeigeinrichtungen mit integrierten, peripheren Steuerschaltungen geeignet sind, aber es müssen noch weitere technische Probleme gelöst werden, einschließlich die Verbesserung der Beweglichkeit der Ladungsträger und die Erniedrigung der Schwellenspannung Vth.
  • Ein Verfahren zum Betrieb bei einer niedrigeren Spannung durch die Erniedrigung der Schwellenspannung Vth von auf einem Isolator ausgebildeten Transistoren wurde, wie in Technical Digest of International Electron Device Meeting 1994, Seite 809- beschrieben ist, vorgeschlagen, bei dem ein sogenannter MOSFET mit einer dynamischen Schwellenspannung (im folgenden als DTMOS bezeichnet), der einen vierten, von der Source und der Drain getrennten Kontakt auf einem als eine bipolare aktive Schicht wirkenden Halbleiterfilm aufweist, der in Kontakt mit der Gateelektrode steht, als ein sub-um SOI-Bauteil (Silicon-On-Insulator) vorgeschlagen wird.
  • Gemäß dem oben erwähnten Stand in der Technik wird die Schwellenspannung von Transistoren über die Erniedrigung der Betriebsspannung ihrer Schaltungen hinaus deutlich reduziert, und dadurch wird die Versorgungsspannung erniedrigt und somit die Leistungsaufnahme der Steuerschaltungen minimiert. Dieses Merkmal einer verringerten Leistungsaufnahme, das durch diese bekannte Steuerschaltung erhalten wird, ist für eine Steuerschaltung erwünscht und ebenso für ein Bauteil für die Flüssigkristallanzeige. Es sollte jedoch berücksichtigt werden, dass der oben erwähnte Stand der Technik auf die Bereitstellung von Logikbauteilen oder Speicherbauteilen gerichtet ist, die bei einer geringen Spannung und mit einer hohen Geschwindigkeit betrieben werden können, und dass sie nicht so wie sie sind für die Steuereinrichtungen zum Steuern der Flüssigkristallanzeige eingesetzt werden können.
  • Das Halbleiterbauteil gemäß dem oben erwähnten Stand der Technik, wie es in der vorstehend genannten Literatur, Seiten 809- beschrieben ist, ist nämlich so gestaltet, dass es mit einer Gatespannung von 0,6 V oder weniger wirksam arbeitet, und dadurch kann das bekannte Halbleiterbauteil nicht so wie es ist in der Flüssigkristallanzeige eingesetzt werden, bei der eine untere Grenze der Gate-Steuerspannung durch eine Flüssigkristall-Steuerpannung bestimmt wird. Insbesondere ist zum Steuern eines normalen Flüssigkristallmaterials zumindest ±3 V in den Spitzenamplituden erforderlich, und dadurch ist eine höhere Spannung als diese minimale Spitzenspannung als Gatespannung zum Steuern von Pixelsteuertransistoren in der Flüssigkristallvorrichtung erforderlich. Somit kann das oben beschriebene, bekannte Halbleiterbauteil, das mit einer Gatespannung von unter 1 V arbeitet, nicht in der Flüssigkristallanzeige eingesetzt werden.
  • Das Dokument EP-A-0 629 003 offenbart eine Flüssigkristallanzeige mit Dünnfilm-Schaltungselementen auf einem Substrat, die einen TFT mit einer ersten, einer zweiten, einer dritten und einer vierten Elektrode, zwei ersten Halbleiterschichten vom leitfähigen Typ, die voneinander getrennt und auf die die zweite und die dritte Elektrode aufgebracht sind, einer eigenleitenden Halbleiterschicht und einer zweiten Schicht vom leitfähigen Typ, die auf der eigenleitenden Halbleiterschicht ausgebildet ist, und wobei die erste Elektrode über einen isolierenden Film auf der eigenleitenden Halbleiterschicht ausgebildet ist und die vierte Elektrode auf der zweiten Halbleiterschicht vom leitfähigen Typ ausgebildet ist, die auf der eigenleitenden Halbleiterschicht ausgebildet ist, umfassen. Diese Struktur wird zur Reduzierung einer langsamen Drift der Ausgangsspannung durch Injizieren von Minoritätsladungsträgern aus einem dotierten Bereich vom entgegengesetzten Typ in den Kanalbereich des TFT während des Abschaltens des Transistors verwendet, welcher über eine Dünnfilm-Versorgungsleitung in Vorwärtsrichtung betrieben wird.
  • Eine Aufgabe der Erfindung ist es, eine Flüssigkristallanzeige vom eine aktive Matrix ansteuernden Typ bereitzustellen, deren Leistungsaufnahme deutlich reduziert werden kann.
  • Eine weitere Aufgabe der Erfindung ist es, eine Flüssigkristallanzeige mit einer geringen Leistungsaufnahme bereitzustellen, die eine integrierte Steuerschaltung aufweist.
  • Noch eine weitere Aufgabe der Erfindung ist es, eine Steuerschaltung zur Verwendung in einer Flüssigkristallanzeige mit einer geringen Leistungsaufnahme bereitzustellen.
  • Gemäß der Erfindung, wie sie in den Ansprüchen 1, 12 und 20 definiert ist, umfasst ein Halbleiterelement zur Verwendung als Schaltelement, das in einem Anzeigebereich der Flüssigkristallanzeige ausgebildet sein soll, oder zur Verwendung als Steuerelement, das im Bereich einer Steuerschaltung zum Steuern des Anzeigebereichs ausgebildet sein soll: eine erste Elektrode, eine zweite Elektrode, eine dritte Elektrode und eine vierte Elektrode; zwei erste Halbleiterschichten vom leitenden Typ, die getrennt voneinander ausgebildet und mit den zweiten beziehungsweise dritten Elektroden verbunden sind; eine eigenleitende Halbleiterschicht, die mit den beiden ersten Halbleiterschichten vom leitenden Typ verbunden ist; und eine zweite Halbleiterschicht vom leitenden Typ, die auf der eigenleitenden Halbleiterschicht ausgebildet ist, wobei die erste Elektrode über einen isolierenden Film auf der eigenleitenden Halbleiterschicht ausgebildet ist, und die vierte Elektrode auf der zweiten Halbleiterschicht vom leitenden Typ ausgebildet ist, die auf der eigenleitenden Halbleiterschicht ausgebildet ist.
  • Vorzugsweise sind die beiden ersten Halbleiterschichten vom leitenden Typ und die zweite Halbleiterschicht vom leitenden Typ durch die eigenleitende Halbleiterschicht voneinander getrennt. Ferner erstreckt sich die eigenleitende Halbleiterschicht, gemäß einem weiteren Aspekt der Erfindung, in seitlichen Richtungen zumindest in Richtung der beiden ersten Halbleiterschichten vom leitenden Typ auf dem Substrat weiter als die isolierende Schicht.
  • Vorteilhafterweise sind die erste und die vierte Elektrode zum Verdrahten der Flüssigkristallanzeige über einen Widerstand elektrisch verbunden.
  • Die eigenleitende Halbleiterschicht, die ersten Halbleiterschichten vom leitenden Typ und die zweite Halbleiterschicht vom leitenden Typ sind vorzugsweise ein Dünnfilmhalbleiter, der entweder aus Silizium, Silizium-Germanium oder Siliziumkarbid besteht. Ferner können sie auch aus polykristallinen Siliziumfilmen bestehen. Es ist insbesondere vorteilhaft, polykristalline Siliziumfilme in einer Flüssigkristallanzeige vom Typ mit einer integrierten Steuerschaltung einzusetzen.
  • Das erfindungsgemäße Halbleiterelement kann so konstruiert sein, dass es eine Struktur aufweist, die entweder vom planaren Typ, vom invertiert gestaffelten Typ oder vom positiv gestaffelten Typ ist. Im Fall des invertiert gestaffelten Typs ist eine erste Elektrode auf einem von zwei Substraten ausgebildet, eine isolierende Schicht ist auf der ersten Elektrode ausgebildet und eine eigenleitende Halbleiterschicht ist auf dieser isolierenden Schicht ausgebildet, dann sind zwei erste Halbleiterschichten vom leitfähigen Typ auf der eigenleitenden Halbleiterschicht ausgebildet. Ferner sind im Fall des planaren Typs die dritten und die vierten Elektroden auf einem der zwei Substrate ausgebildet.
  • In beiden Fällen der positiv gestaffelten und der invertiert gestaffelten Typen ist es ebenso möglich, dass entweder eine der zwei ersten Halbleiterschichten vom leitfähigen Typ oder die zweite Halbleiterschicht vom leitfähigen Typ durch Selbsteinstellung unter Verwendung eines Musters eines Gegenstücks als ihr eigenes Maskenmuster gebildet ist.
  • Das erfindungsgemäße Halbleiterelement kann für komplementäre Halbleiterelemente vom N- und P-Typ eingesetzt werden, die im Steuerschaltungsbereich in der Flüssigkristallanzeige ausgebildet sein können. Insbesondere kann das erfindungsgemäße komplementäre Halbleiterelementin einem Schieberegister innerhalb dieser Schaltungen angewendet werden, da eine Schaltung zum vertikalen Scannen und eine Bildsignal-Steuersschaltung in dem Steuerschaltungsbereich vorhanden sind. Spezifischer kann, wenn das erfindungsgemäße Halbleiterelement im Steuerschaltungsbereich in einer Flüssigkristallanzeige vom Typ mit einer integrierten, peripheren Schaltung verwendet wird, deren Leistungsaufnahme wirksam und deutlich reduziert werden.
  • Gemäß der Erfindung ist eine eigenleitende Halbleiterschicht als eine i-Halbleiterschicht zwischen den ersten, den zweiten und den dritten Elektroden ausgebildet. In diese eigenleitende Halbleiterschicht ist ein Ladungsträger injiziert, der eine Polarität aufweist, die sich von einer Polarität eines Ladungsträger in den Störstellen- Halbleiterschichten des ersten leitfähigen Typs unterscheidet, welche jeweils mit den zweiten und dritten Elektroden verbunden sind. Gemäß dieser Anordnung ist, wenn die mit den zweiten beziehungsweise dritten Elektroden verbundenen Störstellen- Halbleiterschichten aus einer Halbleiterschicht vom n-Typ bestehen, ein p-i-n-Übergang zwischen einer Ladungsträger-Injektionsschicht oder der vierten Elektrode und der zweiten Elektrode ausgebildet.
  • Ferner ist, wenn eine über die Ladungsträger-Injektionsschicht, das heißt die vierte Elektrode und die zweite Elektrode, angelegte Spannung Vb beträgt, wird die Spannung Vb zwischen einem i-n- Übergang und der i-Schicht des p-i-n-Übergangs geteilt, wodurch verhindert wird, dass ein Überstrom (Basisstrom) fließt. Dadurch kann der Betrieb bei einer geringen Leistungsaufnahme gewährleistet werden, bis die Gatespannung (die an die erste Elektrode anzulegen ist) deutlich zunimmt. Eine Spannung in voller Höhe von Vb wird nämlich an den Source-Übergang angelegt, wenn eine Halbleiterschicht vom P- oder N-Typ an Stelle der eigenleitenden Halbleiterschicht gemäß der Erfindung eingesetzt wird, und wenn Vb eine Einbauspannung (ungefähr 0,6 V) des Source-Übergangs überschreitet, wird verursacht, dass ein Überstrom fließt, und dadurch steigt die Leistungsaufnahme schnell an. Im Gegensatz dazu wird, wenn eine aktive Halbleiterschicht einen eigenleitenden Halbleiter umfasst, der Basis-Überstrom nicht fließen, bis eine deutlich höhere Gatespannung angelegt wird, und dadurch wird der Betrieb bei einer geringen Leistungsaufnahme gewährleistet. In diesem Fall wird, aufgrund der Annahme des p-i-n-Übergangs, das Ausmaß des Abfalls der Schwellenspannung gering, es ist aber immer noch deutlich im Vergleich zu den konventionellen Elementen. Aufgrund dieses Abfalls der Schwellenspannung wird es möglich, die Flüssigkristall- Steuerelemente und zugehörige periphere Schaltungen mit geringeren Spannungen zu betreiben, und dadurch wird die Leistungsaufnahme der Anzeigen vom Typ mit einer aktiven Matrix deutlich reduziert.
    • Kurze Beschreibung der Zeichnungen
  • Diese und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung mit Bezugnahme auf die beigefügten Zeichnungen besser verständlich, wobei:
  • Fig. 1 eine Querschnittsansicht eines Halbleiterelements gemäß einer Ausführungsform der Erfindung zeigt;
  • Fig. 2 eine im Querschnitt dargestellte, schematische grafische Darstellung des in Fig. 1 gezeigten Halbleiterelements zeigt, die die Prinzipien für dessen Betrieb aufzeigt;
  • Fig. 3 eine schematische grafische Darstellung von Energiebändern zeigt, die die Prinzipien für den Betrieb des in Fig. 1 gezeigten Halbleiterelements aufzeigt;
  • Fig. 4 eine grafische Darstellung der Übertragungskennlinien des in Fig. 1 gezeigten Halbleiterelements zeigt;
  • Fig. 5 einen Querschnitt eines Halbleiterelements gemäß einer zweiten Ausführungsform der Erfindung zeigt;
  • Fig. 6 einen Querschnitt eines Halbleiterelements gemäß einer dritten Ausführungsform der Erfindung zeigt;
  • Fig. 7 ein Ersatzschaltbild eines Halbleiterelements gemäß einer vierten Ausführungsform der Erfindung zeigt;
  • Fig. 8 eine Draufsicht auf ein Halbleiterelement gemäß einer fünften Ausführungsform der Erfindung zeigt;
  • Fig. 9 einen Querschnitt eines TFT entlang der X-X'-Linie in Fig. 8 zeigt;
  • Fig. 10 eine Draufsicht auf ein Halbleiterelement gemäß einer sechsten Ausführungsform der Erfindung zeigt;
  • Fig. 11 einen Querschnitt eines TFT entlang der X-A-Linie in Fig. 10 zeigt;
  • Fig. 12 ein Schaltbild eines Invertierers vom komplementären Typ gemäß einer siebten Ausführungsform der Erfindung zeigt;
  • Fig. 13 eine Draufsicht auf den in Fig. 12 gezeigten Invertierer vom komplementären Typ zeigt;
  • Fig. 14 einen Querschnitt eines Invertierers vom komplementären Typ gemäß einer achten Ausführungsform der Erfindung zeigt;
  • Fig. 15 eine Draufsicht auf den in Fig. 14 gezeigten Invertierer vom komplementären Typ zeigt, der ein erfindungsgemäßes Halbleiterelement vom planaren Typ ist;
  • Fig. 16 eine Draufsicht auf ein Einheitsbildelement in einer Flüssigkristallanzeige gemäß einer neunten Ausführungsform der Erfindung und entlang von X-X' in Fig. 15 zeigt;
  • Fig. 17 einen Querschnitt der Flüssigkristallanzeige entlang von Y-Y' in Fig. 18 zeigt;
  • Fig. 18 ein Ersatzschaltbild zeigt, das einen schematischen Aufbau der Flüssigkristallanzeige aufzeigt;
  • Fig. 19 eine Draufsicht und einen Querschnitt eines Halbleiterelements gemäß einer zehnten Ausführungsform der Erfindung zeigt;
  • Fig. 20 eine Draufsicht und einen Querschnitt eines Einheitsbildelements einer Flüssigkristallanzeige zeigt, die unter Verwendung des in Fig. 19 gezeigten Halbleiterelements aufgebaut ist;
  • Fig. 21 ein Ersatzschaltbild einer Flüssigkristallanzeige vom Typ mit einer integrierten Steuerschaltung zeigt, die unter Verwendung des in Fig. 19 gezeigten Halbleiterelements aufgebaut ist;
  • Fig. 22 einen Schaltungsaufbau zeigt, der ein Schieberegister und einen Puffer umfasst, der in der in Fig. 21 gezeigten Flüssigkristallanzeige vom Typ mit einer integrierten Steuerschaltung eingesetzt ist;
  • Fig. 23 eine Querschnittsansicht eines Halbleiterelements zeigt, die ein Verfahren zu dessen Herstellung gemäß einer elften Ausführungsform der Erfindung aufzeigt;
  • Fig. 24 eine Querschnittsansicht eines Halbleiterelements zeigt, die ein Verfahren zu dessen Herstellung gemäß einer zwölften Ausführungsform der Erfindung aufzeigt;
  • Fig. 25 eine grafische Darstellung zeigt, in der die Strom- Spannungs-Kennlinien des in Fig. 19 gezeigten Halbleiterelements angegeben sind;
  • Fig. 26 einen Querschnitt einer Flüssigkristallzelle einer Flüssigkristallanzeige gemäß einer dreizehnten Ausführungsform der Erfindung zeigt;
  • Fig. 27 einen Querschnitt einer Flüssigkristallzelle einer Flüssigkristallanzeige gemäß einer vierzehnten Ausführungsform der Erfindung zeigt.
  • Beschreibung der bevorzugten Ausführungsformen Bevorzugte Ausführungsformen der Erfindung werden mit Bezugnahme auf die beigefügten Zeichnungen detailliert beschrieben.
    • Erste Ausführungsform der Erfindung:
  • Mit Bezugnahme auf die Fig. 1 wird im Folgenden eine erste Ausführungsform der Erfindung beschrieben. Fig. 1 zeigt eine Querschnittsansicht eines Halbleiterelements gemäß der ersten Ausführungsform, das eine Gateelektrode 10 als eine erste Elektrode aufweist, die aus Chrom besteht und auf der Oberfläche eines Glassubstrats 1 ausgebildet ist. Die Gateelektrode 10 ist mit einem aus einem SiN-Film bestehenden, das Gate isolierenden Film 20 überzogen. Eine eigenleitende a-Si-Schicht 30 ist auf dem das Gate isolierenden Film 20 ausgebildet. Auf der Oberfläche der eigenleitenden a- Si-Schicht 30 sind mit Phosphor dotierte a-Si-Schichten vom n-Typ 31, 32 und eine mit Bor dotierte a-Si-Schicht vom p-Typ 33 ausgebildet.
  • Die a-Si-Schicht vom p-Typ 33 wird durch Selbsteinstellung unter Verwendung des Musters der a-Si-Schichten vom n-Typ 31 und 32 als ihr eigenes Maskenmuster zwischen den zwei a-Si-Schichten vom n-Typ 31 und 32 auf der eigenleitenden a-Si-Schicht 30 gebildet. Die Verwendung des Musters der a-Si-Schichten vom n-Typ 31, 32 als ihr eigenes Maskenmuster, um dadurch eine a-Si-Schicht vom p-Typ 32 zu bilden, ermöglicht die Bildung sowohl der a-Si- Schichten vom n-Typ 31, 32 als auch der a-Si-Schicht vom p-Typ 33 durch einen einzigen photolithographischen Verfahrensschritt, und dadurch wird deren Herstellungsprozess vereinfacht und somit werden die Produktionskosten gesenkt. Ferner werden, da die zweiten und die dritten Elektroden jeweils mit den a-Si-Schichten vom n-Typ 31 und 32 zu verbinden sind, eine Sourceelektrode 11 und eine aus Titan bestehende Drainelektrode 12 gebildet. Ferner wird eine Basiselektrode 14, die in Kontakt mit einer a-Si-Schicht vom p-Typ 33 steht, als eine Lochinjektions-Elektrode ausgebildet. Dann wird der gesamte Abschnitt des Elements mit einem aus einem SiN-Film bestehenden Passivierungsfilm 22 überzogen, und dadurch wird ein erfindungsgemäßer Feldeffekttransistor vom n-Typ bereitgestellt.
  • Gemäß dieser Ausführungsform der Erfindung ist nämlich der Majoritätsladungsträger ein Elektron und der Minoritätsladungsträger ist ein Loch. Durch Anlegen einer positiven Spannung, die relativ zur Sourceelektrode 11 positiv ist, an die Basiselektrode 14, welche mit der a-Si-Schicht vom p-Typ 33 in Kontakt steht, wird verursacht, dass der aus Löchern bestehende Minoritätsladungsträger in die eigenleitende Siliziumschicht 30 injiziert wird.
  • Nun wird mit Bezugnahme auf die Fig. 2 und 3 der Betrieb des in Fig. 1 gezeigten Halbleiterelements genau beschrieben. In dem Transistor vom n-Typ wird, mit Bezugnahme auf die Fig. 2, ein Leitungszustand (ON-Zustand) durch Anlegen positiver Spannungen Vg und Vd, welche relativ zu der an Erdpotenzial liegenden Sourceelektrode 11 positiv sind, an die Gateelektrode 10 beziehungsweise an die Drainelektrode 12 verwirklicht. Zu diesem Zeitpunkt wird eine positiver Spannung Vb an die vierte Elektrode 14 (im folgenden als Basiselektrode bezeichnet) angelegt, die in Kontakt mit der auf der eigenleitenden Halbleiterschicht ausgebildeten Schicht vom p+Typ 33 steht. Durch die angelegte positive Spannung Vb wird ein n-i-p- Übergang, der die mit der Sourceelektrode 11 in Kontakt stehende n+Schicht 31, die eigenleitende Halbleiterschicht 30 und die p+Schicht 33 umfasst, in Vorwärtsrichtung betrieben, und dadurch wird verursacht, dass Löcher durch die p+Schicht 33 in die eigenleitende Halbleiterschicht injiziert werden.
  • Ein Strom der injizierten Löcher ist durch φh dargestellt. Dann driften die injizierten Löcher in Richtung der Sourceelektrode 11, werden dort aber von einer Potenzialbarriere an einem n+/i- Übergang blockiert, der zwischen der n+Schicht 31 und der eigenleitenden Halbleiterschicht 30 ausgebildet ist, und sammeln sich dadurch in der Nähe des n+/i-Übergangs. Die angesammelten Löcher verursachen ihrerseits, dass die Potenzialbarriere an dem n+/i- Übergang erniedrigt wird. Dadurch wird eine große Menge von Elektronen von der n+Schicht 31 in die eigenleitende Halbleiterschicht 30 in Richtung eines Kanals ch injiziert, der an einer Grenze zwischen der eigenleitenden Halbleiterschicht 30 und dem das Gate isolierenden Film 20 ausgebildet ist. Ein Strom der injizierten Elektronen ist durch Φe dargestellt. Infolgedessen kann eine deutliche Zunahme des Majoritätsladungsträgerstroms (Elektronen) durch die Injektion einer kleinen Menge eines Minoritätsladungsträgerstroms (Löcher) gemäß der Erfindung verwirklicht werden.
  • Der Status der Ladungsträgerströme über die Energiebänder am Source-Übergang entlang von X-X' in Fig. 2 ist in Fig. 3 dargestellt, in der aufgezeigt ist, dass die von der Basiselektrode 14 injizierten Löcher durch die Potenzialbarriere an dem n+/i-Übergang blockiert werden, um sich in der Nähe des n+/i-Übergangs anzusammeln. Dadurch ändert sich die Potenzialenergie in der eigenleitenden Halbleiterschicht 30 von ihrem anfänglichen Status vor der Ansammlung der injizierten Löcher, der durch die gestrichelten Linien dargestellt ist, auf einen Status, wie er durch die durchgezogenen Linien dargestellt ist, und dadurch wird die Potenzialbarriere gegenüber einer in der n+Schicht 31 vorhandenen Menge von Elektronen erniedrigt, und dadurch wird zugelassen, dass die Menge von Elektronen in Richtung des Kanals ch injiziert werden, wie durch Φe dargestellt ist.
  • Andererseits wird, zum Abschalten des Transistors, sowohl an das Gate 10 als auch an die Basiselektrode 14 eine negative Spannung angelegt, so dass der n-i-p-Übergang in Rückwärtsrichtung betrieben wird. Wenn der n-i-p-Übergang in Rückwärtsrichtung betrieben wird, wird die Injektion von Löchern von der Basiselektrode 14 gestoppt und dadurch der Strom unterbrochen.
  • Gemäß des Merkmals dieser Ausführungsform der Erfindung ist die Wirkung der Stromverstärkung in dem Transistor in einem Bereich unterhalb des Schwellenwerts, in dem der Elektronenstrom aufgrund der Injektion von der Sourceelektrode 11 begrenzt ist, am bedeutendsten, und somit ändern sich die Übertragungskennlinien darin, so dass, wie in Fig. 4 dargestellt, ein Stromanstieg in dem Bereich unterhalb des Schwellenwerts R mit zunehmendem Basisstrom ib steil wird, und dadurch wird vorteilhafterweise zugelassen, dass die Schwellenspannung Vth sinkt.
  • Gemäß diesem Merkmal dieser oben beschriebenen Ausführungsform der Erfindung wird die Spannung Vb zwischen der i-Schicht und dem i/n-Übergang des n-i-p-Übergangs geteilt, da die eigenleitende Halbleiterschicht 30 als ihre Halbleiterschicht verwendet wird, wenn eine Spannung Vb zwischen der Basis und der Source angelegt wird, und dadurch wird verhindert, dass ein Basis-Überstrom fließt, bis eine deutlich höhere Spannung über die Basis und die Source angelegt wird, und dadurch wird der Betrieb bei einer höheren, beispielsweise ±5 V überschreitetenden Gatespannung und mit einer reduzierten Leistungsaufnahme gewährleistet. Dadurch wird es möglich, die Spannung zur Steuerung der Flüssigkristallanzeige zu erniedrigen und dadurch die Leistungsaufnahme der Anzeige vom eine aktive Matrix ansteuernden Typ zu minimieren, wenn ein Halbleiterbauteil, dessen Schwellenspannung erniedrigt werden kann, als Flüssigkristallsteuerelement oder als Bauteil dessen peripherer Schaltung verwendet wird.
    • Zweite Ausführungsform:
  • Fig. 5 zeigt eine Querschnittsansicht eines Halbleiterbauteils gemäß einer zweiten Ausführungsform der Erfindung.
  • Das Halbleiterbauteile gemäß der zweiten Ausführungsform der Erfindung weist eine Struktur eines TFT vom positiv gestaffelten Typ auf, bei dem eine Sourceelektrode 11, eine Drainelektrode 12 und eine Basiselektrode 14, die jeweils aus Chrom bestehen, getrennt voneinander auf der Oberfläche eines Glassubstrats ausgebildet sind. Auf den Oberflächen der Sourceelektrode 11 und der Drainelektrode 12 sind a-Si-Schichten vom n-Typ 31 beziehungsweise 32 ausgebildet, und auf der Oberfläche der Basiselektrode 14 ist eine a- Si-Schicht vom p-Typ 33 ausgebildet. Eine eigenleitende Halbleiterschicht (eigenleitende a-Si-Schicht) 30 ist zwischen den Source- und Basiselektroden, zwischen den Basis- und Drainelektroden und auf den Oberflächen der a-Si-Schichten vom n-Typ 31 und 32 sowie auf der a-Si-Schicht vom p-Typ 33 ausgebildet. Ein aus einem Siliziumnitrid(SiN)-Film bestehender, das Gate isolierender Film 20 ist auf der Oberfläche der eigenleitenden Halbleiterschicht 30 ausgebildet, und ferner ist eine aus Aluminium bestehende Gateelektrode 10 auf dem das Gate isolierenden Film 20 ausgebildet. Dann wird die gesamte Struktur des oben beschriebenen Bauteils in einem aus einem Siliziumnitrid(SiN)-Film bestehenden Passivierungsfilm 22 eingekapselt.
  • In dem Halbleiterbauteil gemäß der zweiten Ausführungsform der Erfindung sind die Majoritätsladungsträger Elektronen und die Minoritätsladungsträger Löcher, ähnlich wie in der ersten Ausführungsform der Erfindung.
  • Gemäß dieser Anordnung der zweiten Ausführungsform der Erfindung wird eine positive Spannung, die relativ zu einer Spannung an der Sourceelektrode 11 positiv ist, an die Basiselektrode 14 angelegt, welche in Kontakt mit der a-Si-Schicht vom p-Typ 33 steht, und dadurch wird verursacht, dass der aus Löchern bestehende Minoritätsladungsträger in die eigenleitende Halbleiterschicht 30 injiziert wird. Dadurch wird es nach dem gleichen Prinzip, wie es in der ersten Ausführungsform der Erfindung beschrieben wurde, möglich, ihre Schwellenspannung zu erniedrigen und infolgedessen ihre Stromsteuerbarkeit deutlich zu verbessern.
  • In dieser zweiten Ausführungsform der Erfindung wird die eigenleitende Halbleiterschicht (eigenleitende a-Si-Schicht) 30 in der gleichen Weise wie in der ersten Ausführungsform der Erfindung als ihre aktive Schicht verwendet, sie ist jedoch nicht darauf beschränkt, und andere halbleitenden Materialien, wie z. B. polykristallines Silizium (poly-Si) oder Silizium-Germanium(SiGe)-Filme können ebenso für den gleichen Zweck verwendet werden.
    • Dritte Ausführungsform:
  • Fig. 6 zeigt eine Querschnittsansicht eines Halbleiterbauteils gemäß einer dritten Ausführungsform der Erfindung.
  • Das Halbleiterbauteil gemäß den dritten Ausführungsform der Erfindung weist eine Struktur eines TFT vom planaren Typ auf, bei dem eine aus Chrom bestehende Basiselektrode 14 auf einem Glassubstrat 1 in dessen Mittelabschnitt ausgebildet wird, und poly-Si- Schichten vom n-Typ 311 und 321 werden durch die Basiselektrode 14, die zwischen sie geschaltet ist, voneinander getrennt auf dem Glassubstrat ausgebildet. Eine poly-Si-Schicht vom p-Typ 331 wird auf der Oberfläche der Basiselektrode 14 ausgebildet. Ferner wird eine eigenleitende Halbleiterschicht (eigenleitende poly-Si-Schicht) 301 ausgebildet und umgibt sowohl die Basiselektrode 14 als auch die poly-Si-Schicht vom p-Typ 331. Ein aus SiO&sub2; bestehender, das Gate isolierender Film 201 wird auf einen Teil der eigenleitenden Halbleiterschicht 301 ausgebildet, wird eine aus Aluminium bestehende Gateelektrode 10 auf dem das Gate isolierenden Film 201 ausgebildet. Die poly-Si-Schichten vom n-Typ 311 und 321, die teilweise in Kontakt mit der eigenleitenden Halbleiterschicht 301 ausgebildet sind, sind ferner mit einer Sourceelektrode 11 und einer Drainelektrode 12 verbunden, die beide jeweils aus Chrom bestehen. Dann werden die Sourceelektrode 11, die Drainelektrode 12 und die Gateelektrode 10 von einem isolierenden Schutzfilm 21 umgeben, und der gesamte Aufbau des Bauteils wird in einem Passivierungsfilm 22 eingekapselt. Auch in dieser dritten Ausführungsform der Erfindung sind die Majoritätsladungsträger Elektronen und die Minoritätsladungsträger Löcher, wie in der ersten Ausführungsform der Erfindung.
  • Gemäß dieser Bauteilanordnung der dritten Ausführungsform der Erfindung wird verursacht, dass die aus Löchern bestehenden Minoritätsladungsträger in die eigenleitende Halbleiterschicht 301 injiziert werden, wenn eine positive Spannung, die relativ zu einer Spannung an der Sourceelektrode 11 positiv ist, an die Basiselektrode 14 angelegt wird, welche in Kontakt mit der poly-Si-Schicht vom p-Typ 331 steht. Dadurch wird es nach dem gleichen Betriebsprinzip des Halbleiterbauteils, wie es in Fig. 1 aufgezeigt wurde, möglich, die Schwellenspannung zu erniedrigen und dadurch die Stromsteuerbarkeit deutlich zu verbessern.
  • Ferner sind gemäß dieser Ausführungsform der Erfindung die poly- Si-Schichten vom n-Typ 311 und 321 mittels Selbsteinstellung bezüglich des Musters des das Gate isolierenden Films 201 und der Gateelektrode 10 ausgebildet. Das Muster des das Gate isolierenden Films 201 und der Gateelektrode 10 wird nämlich als Maske zur Bildung der poly-Si-Schichten vom n-Typ 311 und 321 verwendet. Dadurch wird es ermöglicht, dass durch einen einzigen photolithographischen Verfahrensschritt sowohl die Muster der poly-Si- Schichten vom n-Typ 311 und 321 als auch das Muster der Gateelektrode 10 bereitgestellt werden, und dadurch wird der Herstellungsprozess vereinfacht und die Herstellungskosten werden gesenkt. Ferner besteht ein weiterer Vorteil darin, dass parasitäre kapazitive Blindwiderstände zwischen der Gateelektrode 10 und der Sourceelektrode 11 sowie zwischen der Gateelektrode 10 und der Drainelektrode 12 minimiert werden können, da die Breite der Überlappung der Gateelektrode 10 mit den poly-Si-Schichten vom n- Typ 311 und 312 aufgrund des Selbsteinstellungsverfahrens gemäß der Erfindung minimiert wird, und dadurch wird ein schnellerer Betrieb des Bauteils verwirklicht.
    • Vierte Ausführungsform der Erfindung:
  • Wenn ein Halbleiterbauteil gebildet wird, das vier Anschlüsse einer Gateelektrode, einer Sourceelektrode, einer Drainelektrode und einer Basiselektrode aufweist, kann dieses vier Anschlüsse aufweisende Halbleiterbauteil nicht so wie es ist für einen Transistor zur Verwendung in einer Flüssigkristallanzeige oder in ihrer zugehörigen Steuerschaltung angewendet werden, welche prinzipiell Transistoren mit drei Anschlüssen benötigt. Daher muss für die Anwendung dieses Transistors mit vier Anschlüssen eine zusätzliche Verdrahtung zur Zufuhr eines Basisstroms bereitgestellt werden, die seinen Schaltungsaufbau deutlich verkompliziert und die Fläche der Schaltungen erhöht.
  • Daher wird, mit Bezugnahme auf die Fig. 7 und unter Berücksichtigung der Tatsache, dass in diesem Feldeffekttransistor (FET) gemäß der vierten Ausführungsform der Erfindung ein bipolarer Transistor vom npn-Typ mit einer a-Si-Schicht vom n-Typ 32, einer a-Si- Schicht vom p-Typ 33 und einer a-Si-Schicht vom n-Typ 31 zwischen der Sourceelektrode 11 und dem Kanal ch ausgebildet ist, erwogen, dass ein Basisstrom vom Gate zugeführt werden kann, indem die Basiselektrode 14 und die Gateelektrode 10 über einen Widerstand rb, der eine geeignete Größe aufweist, verbunden werden.
  • Wenn Gate und Basis über den Widerstand rb miteinander verbunden sind, kann die zusätzliche Verdrahtung vermieden werden, die konventionell zur Versorgung der Basiselektrode mit einem Basisstrom erforderlich gewesen wäre, und dadurch wird die Verdrahtung deutlich vereinfacht und die Dichte der Schaltungsintegration verbessert, wodurch eine höhere Auflösung der Anzeige verwirklicht werden kann.
    • Fünfte Ausführungsform der Erfindung:
  • Fig. 8 zeigt eine Draufsicht auf einen TFT vom planaren Typ gemäß der fünften Ausführungsform der Erfindung, und Fig. 9 zeigt eine Querschnittsansicht des TFT vom planaren Typ entlang von X-X' in Fig. 8.
  • Gemäß dieser Ausführungsform der Erfindung sind eine eigenleitende Halbleiterschicht 301 mit einem konvexen planaren Muster und ein Muster einer Gateelektrode 10, die in deren Mitte angeordnet ist, ausgebildet, und auf deren beiden Seiten sind n+Schichten 311 und 321 als Source beziehungsweise Drain ausgebildet. Zum Beispiel sind die n+Schichten 311 und 321 ähnlich dem Transistor vom planaren Typ gemäß Fig. 6 auf einem Glassubstrat ausgebildet. In dem oberen vorspringenden Abschnitt der eigenleitenden Halbleiterschicht 310 ist eine p+Schicht 331 ausgebildet, die als Basis dient. Die Sourceelektrode 11 und die Drainelektrode 12 sind jeweils in Kontakt mit der als Source wirkenden n+Schicht 311 und der als Drain wirkenden n+Schicht 321 ausgebildet. Ein Abschnitt, der sich unter der Gateelektrode von der eigenleitenden Halbleiterschicht 301 (Kanal) bis zu der p+Schicht 331 erstreckt, ist nicht mit Störstellen vom P-Typ oder N-Typ dotiert und bildet eine Schicht mit einem hohen Widerstand rb. Die aus den n+Schichten 311, 312 bestehende Source und Drain sowie die aus p+Schicht 331 bestehende Basis sind durch die eigenleitende Halbleiterschicht 301 voneinander getrennt.
  • Ebenso ist in dieser Ausführungsform der Erfindung, ähnlich wie in der ersten Ausführungsform, der Majoritätsladungsträger ein Elektron und der Minoritätsladungsträger ein Loch. Durch Anlegen einer positiven Spannung, die relativ zur Sourceelektrode 11 positiv ist, an die Basiselektrode 14, welche mit der poly-Si-Schicht vom p-Typ 331 in Kontakt steht, wird verursacht, dass der aus Löchern bestehende Minoritätsladungsträger in die eigenleitende poly-Si-Schicht 301 injiziert wird. Dadurch kann, gemäß dem gleichen Betriebsprinzip, wie bei dem in Fig. 1 gezeigten Halbleiterbauteil, ihre Schwellenspannung erniedrigt und dadurch ihre Stromsteuerungsfähigkeit verbessert werden.
  • Ferner wird durch die elektrische Verbindung zwischen der Basiselektrode 14 und der Gateelektrode 10 gemäß dieser Ausführungsform der Erfindung der Betrieb möglich, wie er mit dem Aufbau mit drei Anschlüssen, wie er in Fig. 7 dargestellt ist, erhältlich ist. In diesem Fall wird die Injektion eines Basis-Überstroms vermieden, da die Schicht mit einem hohen Widerstand rb der Begrenzung des Basisstroms dient, und dadurch wird der Betrieb bei einer niedrigen Leistung möglich, bis die Gatespannung ansteigt, um beispielsweise ±5 V zu überschreiten.
  • Strom-Spannungs-Kennlinien von TFTs gemäß dieser Ausführungsform der Erfindung, wie zum Beispiel Drainstrom zu Gatespannungs-Kennlinien sowie Drainstrom zu Drainspannungs- Kennlinien sind in den Fig. 25(a) und (b) mit denen konventioneller TFT verglichen.
  • Es wird klar aufgezeigt, dass die TFTs der Erfindung eine verbesserte Stromsteuerungsfähigkeit aufweisen, die deutlich größer ist als die der konventionellen TFTs.
    • Sechste Ausführungsform der Erfindung:
  • In Fig. 10 ist eine Draufsicht auf einen TFT vom planaren Typ gemäß einer sechsten Ausführungsform der Erfindung gezeigt. Fig. 11 zeigt eine Querschnittsansicht entlang von X-A in Fig. 10.
  • Gemäß dieser Ausführungsform der Erfindung ist, ähnlich wie bei der fünften Ausführungsform, eine eigenleitende Halbleiterschicht 301 so ausgebildet, dass sie ein konvexes planares Muster aufweist, wobei ein Muster einer Gateelektrode 10 in deren Mitte angeordnet ist. Auf beiden Seiten der eigenleitenden Halbleiterschicht 301 sind eine n+Schicht 311 als Source beziehungsweise eine n+Schicht 321 als Drain ausgebildet. Ferner ist in einem vorspringenden Abschnitt der konvex gemusterten, eigenleitenden Halbleiterschicht 301 eine p+Schicht 331 als Basis ausgebildet. Ferner ist in einem Abschnitt unter der Gateelektrode, der sich von der eigenleitenden Halbleiterschicht 301 (Kanal) bis zu der p+Schicht 331 erstreckt, eine Schicht mit einem hohen elektrischen Widerstand rb ausgebildet, die nicht mit Störstellen vom P-Typ oder N-Typ dotiert ist. Diese Merkmale sind die gleichen wie die der fünften Ausführungsform der Erfindung. Ein weiteres Merkmal dieser Ausführungsform besteht darin, dass sie eine Offset-Schicht roff umfasst, die aus der eigenleitenden Halbleiterschicht 301 zwischen der als Source wirkenden n+Schicht 311 und der als Drain wirkenden n+Schicht 321 und der eigenleitenden Halbleiterschicht 301 (Kanal) direkt unter der Gateelektrode 10 besteht. Das heißt, die als Source und als Drain wirkenden n+Schichten 311, 321 und die als Basis wirkende p+Schicht 331 weisen Anordnungen auf, die durch die eigenleitende Halbleiterschicht 301 voneinander getrennt sind. Um derartige Anordnungen zu verwirklichen, wird ein Muster eines das Gate isolierenden Films 20 so angeordnet, dass es größer ist, als die Gateelektrode 10, und durch Verwendung des Musters des das Gate isolierenden Films 20 als Maskenmuster zum maskieren anderer Gegenstücke werden die als Source und Drain wirkenden n+Schichten 311, 321 oder die als Basis wirkende p+Schicht 331 vorteilhaft ausgebildet.
  • Gemäß dieser Ausführungsform der Erfindung ist, ähnlich wie im Fall der ersten Ausführungsform, der Majoritätsladungsträger ein Elektron und der Minoritätsladungsträger ein Loch. In dieser Anordnung wird eine positive Spannung, die relativ zur Sourceelektrode 11 positiv ist, an die Basiselektrode 14 angelegt, welche mit der poly-Si-Schicht vom p-Typ 331 in Kontakt steht, und dadurch wird verursacht, dass der aus Löchern bestehende Minoritätsladungsträger in die eigenleitende poly-Si-Schicht 301 injiziert wird. Dadurch kann, gemäß dem gleichen Betriebsprinzip, wie bei dem in Fig. 1 gezeigten Halbleiterbauteil, die Schwellenspannung erfolgreich erniedrigt und dadurch die Stromsteuerungsfähigkeit deutlich verbessert werden. Ferner kann durch die elektrische Verbindung zwischen der Basiselektrode 14 und der Gateelektrode 10 gemäß dieser Ausführungsform der Erfindung der Betrieb des Halbleiterbauelements mit einer Anordnung mit drei Anschlüssen, wie sie in Fig. 7 dargestellt ist, verwirklicht werden. Bei dieser Anordnung wird die Injektion eines Basis-Überstrom wirksamer verhindert, da die Offset-Schicht roff sowie die Schicht mit einem hohen Widerstand rb der Begrenzung des Basisstroms dienen, und dadurch wird der Betrieb bei einer niedrigen elektrischen Leistung sichergestellt, bis die Gatespannung auf einen deutlich höheren Wert erhöht wird. Ferner wird das Auftreten von Hot Carriers unterdrückt, da die Offset- Schicht der Abschwächung eines zwischen der Sourceelektrode 11 und der Drainelektrode 12 vorhandenen elektrischen Feldes dient, und dadurch wird die Zuverlässigkeit der Komponenten deutlich erhöht.
    • Siebte Ausführungsform der Erfindung:
  • Fig. 12 zeigt eine schematische graphische Darstellung einer Schaltungsanordnung eines komplementären Invertierers (CMOS) unter Verwendung der in den Fig. 8 und 9 gezeigten Halbleiterelemente, und Fig. 13 zeigt eine Musteranordnung der in Fig. 12 gezeigten Invertiererschaltung. Diese Typen von Invertierern werden insbesondere in der Steuerschaltung einer Flüssigkristallanzeige eingesetzt. Der komplementäre Invertierer gemäß dieser Ausführungsform der Erfindung umfasst einen Transistor vom P-Typ PMOS und einen Transistor vom N-Typ NMOS, wobei jedes Gate und jede Basis in jedem Transistor über einen Basiswiderstand rb elektrisch verbunden sind. Eine erste Verdrahtungselektrode 105, die die Gateelektrode 10 des TFT mit einem Eingangsanschluss Vin koppelt, ist vorhanden und erstreckt sich bis zu einem vorspringenden Teil eines TFT mit einem konvexen Muster und ist über eine zweite Verdrahtungselektrode 106 mit der in dem vorspringenden Teil ausgebildeten Basiselektrode elektrisch verbunden.
  • Ferner werden durch die zweite Verdrahtungselektrode 106 Elektroden zur Versorgung der Schaltung mit einer Referenzspannung Vss und einer Energieversorgungsspannung Vdd sowie ein Ausgangsanschluß Vout bereitgestellt. Um einen schnellen Schaltungsbetrieb zu verwirklichen, wird ein eigenleitender poly-Si-Film 301 mit einer größeren Trägerbeweglichkeit als eine aktive Schicht eingesetzt. Ferner werden Transistoren vom N-Typ, die dazu neigen, dass darin Hot Carriers auftreten, zur Vermeidung einer Schwächung der Kennlinien während des Betriebs aufgrund von Hot Carriers mit einer Offset- Schicht roff, wie sie in Fig. 10 aufgezeigt ist, hergestellt.
  • Transistoren, die die Invertiererschaltung gemäß dieser Ausführungsform bilden, sind durch den oben beschriebenen Vorgang dazu in der Lage, bei einer geringeren Schwellenspannung zu arbeiten. Dadurch wird der Betrieb bei einer niedrigeren Versorgungsspannung ermöglicht, und dadurch kann die Leistungsaufnahme in der Schaltung vorteilhaft vermindert werden. Ferner wird ein über die Basiselektrode 14 von dem Eingangsanschluss zur Sourceelektrode fließender Eingabstrom unterdrückt, da der hohe Widerstand rb zwischen den Eingangsanschluss und die Basiselektrode 14 des TFT geschaltet ist, und dadurch wird die Leistungsaufnahme verringert.
    • Achte Ausführungsform der Erfindung:
  • Fig. 14 zeigt eine Querschnittsansicht einer komplementären (CMOS) Invertiererschaltung, die die in Fig. 1 dargestellten invertiert gestaffelten TFTs umfasst, und Fig. 15 zeigt eine Musteranordnung der in Fig. 14 gezeigten Invertiererschaltung. Der Aufbau eines Transistors vom N-Typ, der in der Fig. 14 auf der linken Seite dargestellt ist, ist der gleiche wie der in Fig. 1 gezeigte. Jedoch wird zur Verwirklichung eines schnelleren Schaltungsbetriebs ein eigenleitender poly-Si-Film 301 mit einer größeren Trägerbeweglichkeit als seine aktive Schicht eingesetzt. Der Aufbau eines Transistors vom P- Typ, der in der Fig. 14 auf der rechten Seite dargestellt ist, hat einen komplementären Aufbau bezüglich dem des oben erwähnten Transistors vom N-Typ. Poly-Si-Schichten vom n-Typ 311, 321 sind nämlich selektiv und teilweise auf der Oberfläche des eigenleitenden poly-Si-Films 301 ausgebildet, und ferner sind poly-Si-Schichten vom p-Typ 331 auf den anderen Bereichen der Oberfläche des eigenleitenden poly-Si-Films 301 ausgebildet, wo die poly-Si- Schichten vom n-Typ 311, 321 nicht ausgebildet sind. In dem oben genannten Transistor vom P-Typ wird der Minoritätsladungsträger, der aus Elektronen besteht, von der Basiselektrode 14 und über die poly-Si-Schicht vom n-Typ 311 injiziert, wodurch seine Schwellenspannung durch den gleichen Vorgang wie bei dem Transistor vom N-Typ erniedrigt wird.
  • Daher wird es für den die erfindungsgemäßen Halbleiterelemente umfassenden Invertierer möglich, bei einer niedrigen Eingangsspannung Vin geschaltet zu werden, und dadurch wird die Leistungsaufnahme in der Schaltung wirksam reduziert. Ferner sind, genauso wie in der in der Fig. 13 gezeigten Ausführungsform, die Basis des Transistors vom P-Typ und die Basis des Transistors vom N-Typ über den Basiswiderstand rb mit ihren Gateelektroden verbunden. Dadurch kann die Leistungsaufnahme deutlich reduziert werden, da ein von dem Eingangsanschluss durch die Basiselektrode 14 zur Sourceelektrode fließender Eingangsstrom unterdrückt wird.
    • Neunte Ausführungsform:
  • Fig. 16 zeigt eine Draufsicht auf ein Einheitsbildelement einer TFT aktiven Matrix, die unter Verwendung der in Fig. 1 gezeigten Halbleiterelemente aufgebaut ist. Ein Querschnitt des Aufbaus entlang von X-X' in Fig. 16 ist der gleiche wie der in Fig. 1 gezeigte. Die aktive Matrix umfasst: eine auf einem Glassubstrat ausgebildete Scanningelektrode 100; eine Signalelektrode 120, die sich mit der Scanningelektrode überkreuzt; einen der Nähe der Überkreuzung dieser Elektrode ausgebildeten TFT, der einen eigenleitenden a-Si- Film 30, eine Sourceelektrode 11 und eine auf dem eigenleitenden a- Si-Film 30 ausgebildete Basiselektrode 14 umfasst; ein Muster eines eigenleitenden a-Si-Films 30, das getrennt von dem eigenleitenden a-Si-Film 30 des IFT ausgebildet ist, und einen a-Si-Film vom n-Typ 31; und eine Bildelementelektrode 13, die mit der Sourceelektrode 11 des TFT verbunden ist.
  • Wie in den Fig. 1 und 17 zu sehen ist, ist die Basiselektrode 14 so angeordnet, dass sie in elektrischem Kontakt mit einer a-Si-Schicht vom p-Typ 33 steht, die auf der Oberfläche des eigenleitenden a-Si- Films 30 ausgebildet ist, welcher den TFT mit einem Muster eines a- Si-Films vom n-Typ 31 bildet, der auf der Oberfläche eines eigenleitenden a-Si-Films 30, getrennt von der a-Si-Schicht vom p-Typ 33 ausgebildet ist. Eine Kontaktelektrode 15 ist getrennt von der Basiselektrode 14 ausgebildet und steht an ihrem einen Ende mit dem a- Si-Film vom n-Typ 31 auf dem eigenleitenden a-Si-Film 30 in Kontakt, und das andere Ende der Kontaktelektrode 15 ist über eine in einem das Gate isolierenden Film 20 vorhandene Durchkontaktierung TH mit der Scanningelektrode 100 verbunden.
  • In dieser Anordnung sorgt das Muster des auf dem eigenleitenden a- Si-Film 30 ausgebildeten a-Si-Films vom n-Typ 31, der sowohl mit der Basiselektrode 14 als auch mit der Kontaktelektrode 15 in Kontakt steht, für einen Basiswiderstand, der dem Basiswiderstand rb in dem Ersatzschaltbild in Fig. 7 entspricht. Eine Größe des Widerstands rb kann durch Anpassung eines Spalts zwischen der Basiselektrode 14 und der Kontaktelektrode 15 gesteuert werden. Die Scanningelektrode 100 kann einen Basisstrom zuführen, da sie über den Widerstand mit der Basiselektrode 14 verbunden ist, und dadurch wird die Notwendigkeit vermieden, eine zusätzliche Zufuhrleitungsverdrahtung bereitzustellen, wodurch verhindert wird, dass das Öffnungsverhältnis der Bildelemente sinkt. Ferner wird, da der Basiswiderstand unter Verwendung eines Halbleiterfilms gebildet wird, der den TFT bildet, ein zusätzlicher Verfahrensschritt zur Bildung des Widerstands vermieden, und dadurch wird der Herstellungsprozess vereinfacht.
  • Fig. 18 zeigt eine schematische graphische Darstellung, die ein Ersatzschaltbild einer Anzeige zeigt, die unter Verwendung der in Fig. 16 gezeigten Einheitsbildelemente aufgebaut ist. In der in Fig. 16 gezeigten Zeichnung stellen XiG, Xi+1G, ... Bildsignalelektroden dar, die jeweils mit einem Bildelement zur Bildung eines Grünfilters G verbunden sind. In ähnlicher Weise stellen XiB, Xi+B, ... Bildsignalelektroden dar, die jeweils mit einem Bildelement zur Bildung eines Blaufilters verbunden sind, und XiR, Xi+R, ... stellen Bildsignalelektroden dar, die jeweils mit einem Bildelement zur Bildung eines Rotfilters verbunden sind. Yi, Yi+1, ... sind Scanningelektroden 100 zum Auswählen von Bildelementsäulen X1, X2, ..., und diese Scanningelektroden 100 sind mit einer vertikalen Scanningschaltung V verbunden. Die Bildsignalelektroden sind mit einer Bildsignalsteuerschaltung H verbunden. Ein Block SUP umfasst eine Starkstromleitung, um durch Teilen einer einzigen Stromversorgung eine Mehrzahl von stabilisierten Stromversorgungen zu erhalten, und eine Umwandlerschaltung zum Umwandeln von Information, die für die Anzeige auf einer Kathodenstrahlröhre geeignet ist, und die von einem Zentralrechner zugeführt wird, in Information, die für die Anzeige auf einer Flüssigkristallanzeige geeignet ist. Jeder einer Mehrzahl von von einer Mehrzahl von Scanningelektroden und einer Mehrzahl von Bildsignalelektroden umgebenen Anzeigebereichen auf der auf dem isolierten Substrat ausgebildeten Anzeigefläche umfasst ein Schaltelement, das mit seiner zugehörigen Scanningelektrode und der Bildsignalelektrode verbunden ist, eine mit dem Schaltelement verbundene Bildelementelektrode, eine gegenüberliegende Elektrode, die gegenüber der Bildelementelektrode angeordnet ist, und eine Flüssigkristallschicht, die zwischen der Bildelementelektrode und der gegenüberliegenden Elektrode angeordnet ist.
  • Da dieses Schaltelement in jedem Anzeigebereich vorhanden ist, wird das erfindungsgemäße Halbleiterelement verwendet. Durch die Verwendung des erfindungsgemäßen Halbleiterelements als Schaltelement in jedem Anzeigebereich kann eine Ausgangsspannung der vertikalen Scanningschaltung V verringert werden, und dadurch wird die Leistungsaufnahme in der Flüssigkristallanzeige deutlich reduziert.
    • Zehnte Ausführungsform:
  • Fig. 19 zeigt eine Draufsicht auf einen TFT vom planaren Typ gemäß einer zehnten Ausführungsform der Erfindung. Die Fig. 19(a) und 19(b) stellen TFTs vom N-Typ beziehungsweise vom P-Typ dar. Ferner zeigt Fig. 19(c) eine Querschnittsansicht entlang von Y-Y' in Fig. 19(a), und Fig. 19(d) zeigt eine Querschnittsansicht entlang von X-X' in Fig. 19(a). Andere Querschnitte entlang von A-A', B-B' und Z-Z' in den Fig. 19(a) und (b) sind in Fig. 24 gezeigt und werden später beschrieben.
  • Gemäß dieser Ausführungsform der Erfindung wird, in der gleichen Weise wie in der fünften Ausführungsform der Erfindung, eine eigenleitende Halbleiterschicht 301 mit einem konvexen planaren Muster bereitgestellt, und ein Muster einer Gateelektrode 10 ist in deren Mitte angeordnet, und n+Schichten 311 und 321 sind als Source und Drain jeweils auf beiden Seiten der eigenleitenden Halbleiterschicht ausgebildet. Ferner ist eine p+Schicht 331 als Basis in dem oberen vorspringenden Teil der konvexen eigenleitenden Halbleiterschicht 301 ausgebildet. Ferner ist, wie in der fünften Ausführungsform der Erfindung, in einem Abschnitt, der sich von der eigenleitenden Halbleiterschicht 301 (Kanal) unter der Gateelektrode bis zu der p+Schicht 331 erstreckt, eine Schicht mit einem hohen Widerstand rb ausgebildet, die nicht mit Störstellen vom P- Typ oder vom N-Typ dotiert ist. Gemäß dieser Ausführungsform ist eine aus der eigenleitenden Halbleiterschicht 301 bestehende Offset- Schicht roff zwischen den als Source und Drain wirkenden n+Schichten 311, 321 und der eigenleitenden Halbleiterschicht (Kanal) unmittelbar unter der Gateelektrode 10 ausgebildet. Die Anordnungen der als Source und Drain wirkenden n+Schichten 311, 321 und der als Basis wirkenden p+Schicht 331 sind nämlich durch die eigenleitende Halbleiterschicht 301 voneinander getrennt. Um derartige Anordnungen gemäß dieser Ausführungsform bereitzustellen, wird ein Muster eines das Gate isolierenden Films 20 größer ausgebildet als die Gateelektrode 10, und dann wird dieses Muster des das Gate isolierenden Films 20 als Maske zur Bildung der als Source und Drain wirkenden n+Schichten 311, 321 oder der als Basis wirkenden p+Schicht der 331 verwendet.
  • Ferner weist als weiteres Merkmal gemäß dieser Ausführungsform der Erfindung, wie in den Fig. 19(c) und (d) dargestellt, die Gateelektrode 10 eine derartige Struktur auf, dass sie sich bis zu dem oberen vorspringenden Abschnitt der eigenleitenden Halbleiterschicht vom konvexen Typ 301 erstreckt, und dass sie ein planares Muster mit freien Abschnitten über der als Basis bereitgestellten p+Schicht 331 und über der Schicht mit einem hohen Widerstand rb aufweist, und dass ferner die als Basis wirkende p+Schicht 331 und die sich bis zu dem vorspringenden Abschnitt erstreckende Gateelektrode 10 durch die Basiselektrode 14 elektrisch verbunden sind. Durch die Verbindung zwischen der p+Schicht 331 und der Gateelektrode 10 kann das Halbleiterbauteil gemäß dieser Ausführungsform als ein Halbleiterelement mit drei Anschlüssen verwendet werden. Durch die Übernahme dieses planaren Schaltungsmusters dieser Ausführungsform der Erfindung, können die Gateelektrode 10 und die Basiselektrode 14 vorteilhaft miteinander verbunden werden, während eine Zunahme der von dem Halbleiterbauteil beanspruchten Fläche minimiert wird. Ferner können durch die Entfernung eines Teils der Gateelektrode 10, die auf der Schicht mit einem hohen Widerstand rb angeordnet ist, Veränderungen der Werte der Schicht mit einem hohen Widerstand rb aufgrund einer Gatespannung vermieden werden, und dadurch wird eine Funktion zur Begrenzung des stabilisierten Basisstroms bereitgestellt. Ferner kann, da die Offset-Schicht roff zusätzlich zu der Schicht mit einem hohen Widerstand rb der Begrenzung des Basistroms dient, die Injektion eines Basis-Überstroms wirksamer verhindert werden, und dadurch wird der Betrieb bei einer geringen Leistungsaufnahme gewährleistet, bis die Gatespannung deutlich erhöht wird. Ferner wird die Erzeugung von Hot Carriers unterdrückt, da die Offset-Schicht der Abschwächung eines zwischen der Sourceelektrode 11 und der Drainelektrode 12 vorhandenen elektrischen Feldes dient, und dadurch wird die Zuverlässigkeit der Halbleiterbauteile deutlich erhöht.
  • Fig. 20(a) zeigt eine Draufsicht auf ein Einheitsbildelement einer TFT aktiven Matrix, die unter Verwendung des in Fig. 19(a) gezeigten Halbleiterbauteils aufgebaut ist, und Fig. 20(b) zeigt eine Querschnittsansicht entlang von X-X' in Fig. 20(a).
  • Diese aktive Matrix umfasst: eine auf der Oberfläche eines Glassubstrats ausgebildete Scanningelektrode 100; eine Signalelektrode 120, die überkreuzend mit der Scanningelektrode 100 ausgebildet ist; einen in der Nähe der Überkreuzung dieser Elektroden ausgebildeten TFT, der einen eigenleitenden poly-Si-Film 301, eine Sourceelektrode 11 und eine Basiselektrode 14 umfasst, die jeweils über eine Durchkontaktierung mit dem eigenleitenden poly-Si-Film 301 verbunden sind; und eine Bildelementelektrode 14, die mit der Sourceelektrode 11 des TFT verbunden ist. Wie in der Fig. 20(b) zu sehen ist, und wie in Fig. 19 dargestellt ist, verbindet die Basiselektrode 14 eine n+Schicht 331 und eine Gateelektrode 10. Durch das Verbinden der Basiselektrode 14 und der Scanningelektrode 100 in dieser erfindungsgemäßen Art und Weise, ist die Scanningelektrode 100 ebenso dazu geeignet, einen Basisstrom zuzuführen, und folglich wird die Notwendigkeit vermieden, eine zusätzliche Zufuhrleitungsverdrahtung bereitzustellen, wodurch verhindert wird, dass das Öffnungsverhältnis der Bildelemente reduziert wird. Ferner wird, da der Basiswiderstand unter Verwendung eines Teils des den TFT bildenden Halbleiterfilms gebildet werden kann, ein zusätzlicher Verfahrensschritt zur Bildung des Widerstands vermieden, und dadurch wird der Herstellungsprozess des Halbleiterbauteils vereinfacht.
  • Fig. 21 stellt ein Ersatzschaltbild einer Anzeige dar, die durch Integration der unter Verwendung des in den Fig. 12 und 13 gezeigten CMOS Invertierers aufgebauten Steuerschaltungen und der in Fig. 20 gezeigten TFT aktiven Matrix auf dem gleichen Substrat bereitgestellt ist. Diese Anzeige umfasst: eine erfindungsgemäße TFT aktive Matrix 50; eine vertikale Scanningschaltung 51 zum Steuern der Matrix; eine horizontale Scanningschaltung 53 zum Aufteilen eines Videosignals pro Scan in eine Mehrzahl von Blöcken und, um diese durch Time-Sharing zuzuführen; Datensignalleitungen Vdr1, Vdg1, Vdb1, ... zum Zuführen von Videosignaldaten; und eine Schaltmatrixschaltung 52, um der aktiven Matrix Videosignale zuzuführen, die in eine Mehrzahl von Blöcken aufgeteilt sind. Die vertikale Scanningschaltung 51 und die horizontale Scanningschaltung 53 sind unter Verwendung eines Schieberegisters und eines Puffers (der später mit Bezugnahme auf die Fig. 22 beschrieben wird) aufgebaut und werden durch Taktsignale CL1, CL2 und CKV gesteuert. Fig. 22 stellt eine einer Scanningleitung entsprechende Scanningschaltung dar. In der in Fig. 22 gezeigten Zeichnung bezeichnet die Ziffer 70 einen Transistor vom P-Typ, und die 71 bezeichnet einen Transistor vom N-Typ. Jeder dieser Transistoren weist einen Aufbau auf, in dem seine Basis und sein Gate über einen Widerstand rb verbunden sind. Das Schieberegister übernimmt die zeitliche Abstimmung unter Verwendung von zwei Phasentakten (Vcp1, Vcp2) und ihrer umgekehrten Takte (Vcp1, Vcp2), kehrt eine Eingangsspannung um und verschiebt sie dann, um sie auf den Puffer zu übertragen. Gleichzeitig ist dieses auf den Puffer zu übertragende Signal ebenso eine Eingabe als Eingangsspannung in ein Schieberegister entsprechend der nachfolgenden Scanningleitung. Der Puffer gibt eine Pulsspannung mit einer maximalen Spannung Vdd2 aus, die eine Scanningspannung für die Anzeige mit einer aktiven Matrix wird.
  • Für das aus einem TFT vom komplementären Typ bestehende Schieberegister, bei dem ein erfindungsgemäßes Halbleiterbauteil verwendet wird, wird bestätigt, dass es dazu in der Lage ist, mit der Hälfte der Leistungsaufnahme zu arbeiten, die normalerweise bei einem konventionellen Schieberegister, bei dem konventionelle TFTs eingesetzt werden, erforderlich ist. Ferner wurden das Ausgabeniveau oder Vdd der Scanningschaltung im Vergleich zum konventionellen Niveau halbiert, da die TFTs zu Bildung der aktiven Matrix unter Verwendung des erfindungsgemäßen Halbleiterbauteils aufgebaut sind. Dadurch wurde eine gesamte Leistungsaufnahme des ganzen Substrats der aktiven Matrix auf ein Drittel des konventionellen Werts reduziert.
  • Obwohl in der oben erwähnten Ausführungsform der Erfindung ein TFT vom planaren Typ verwendet wurde, ist sie nicht darauf beschränkt und die in den Fig. 1 oder 2 gezeigten TFTs vom invertiert gestaffelten Typ oder vom gestaffelten Typ können ebenso verwendet werden. Es sollte jedoch beachtet werden, dass das Halbleiterbauteil vom planaren Typ, bei dem der parasitäre kapazitive Blindwiderstand reduziert werden kann, sicherstellt, dass ein schnellerer Betrieb erreicht werden kann.
    • Elfte Ausführungsform:
  • Die Fig. 23(a) bis (d) zeigen jeweilige Herstellungsschritte in einer Querschnittsansicht des in Fig. 1 gezeigten, erfindungsgemäßen Halbleiterbauteils. Ein Cr-Film wird durch Sputtern auf der Oberfläche eines Glassubstrats 1 bis zu einer Dicke von 100 nm abgelagert und er wird unter Einsatz der bekannten Photolithographie zur Bereitstellung einer Gateelektrode 10 zu einer vorbestimmten planaren Form gemustert. Dann werden über die gesamte Fläche des Substrats einschließlich der Oberfläche der Gateelektrode 10 durch das Plasma-CVD-Verfahren nacheinander ein Siliziumnitrid(SiN)-Film 20, ein eigenleitender, amorpher Silizium(a-Si)-Film 30 und ein a-Si- Film vom n-Typ 31 gebildet. Die jeweiligen Filmdicken betragen 350 nm für den SiN-Film, 200 nm für den eigenleitenden a-Si-Film und 40 nm für den a-Si-Film vom n-Typ (siehe Fig. 23(a)).
  • Nachdem der eigenleitende a-Si-Film und der a-Si-Film vom n-Typ zu den vorbestimmten, planaren Formen gemustert wurden, wird ein Photoresist PR mit einer vorbestimmten planaren Form auf dem a-Si-Film vom n-Typ 31 ausgebildet, so dass der a-Si-Film vom n- Typ 31 durch Plasmaätzen unter Verwendung des Photoresists als seine Maske zu einer vorbestimmten Form gemustert wird, das heißt, der a-Si-Film vom n-Typ 31 wird in zwei aus einem a-Si-Film vom n-Typ 31 und einem a-Si-Film vom n-Typ 32 bestehende Teile geteilt (siehe Fig. 23(b)).
  • Nachfolgend wird die gesamte Fläche auf dem Substrat mit einem Ionenstrahl IB, der Bor enthält, bestrahlt, wobei der Photoresist verbleibt, und dadurch wird ein a-Si-Film vom p-Typ 33 in einem Bereich auf der Oberfläche des eigenleitenden a-Si-Films 30 gebildet, von dem der a-Si-Film vom n-Typ 31 teilweise entfernt worden war (Verweis auf die Fig. 23(c)).
  • Dann werden, nach der Entfernung des Photoresists PR, Cr und Al bis zu einer Dicke von 40 nm beziehungsweise 400 nm aufgesputtert und zur Bereitstellung einer Sourceelektrode 11, einer Drainelektrode 12 beziehungsweise einer Basiselektrode 14 jeweils zu einer vorbestimmten Form gemustert. Schließlich wird durch das Plasma- CVD-Verfahren ein SiN-Film bis zu einer Dicke von 400 nm als Passivierungsfilm 22 gebildet, und somit ist die Herstellung des erfindungsgemäßen Halbleiterelements beendet (Verweis auf die Fig. 23(d)).
  • Gemäß dieser Ausführungsform der Erfindung wird die a-Si-Schicht vom p-Typ 33 durch Selbsteinstellung bezüglich der Muster der a- Si-Schichten vom n-Typ 31 und 32 gebildet. Das heißt die a-Si- Schicht vom p-Typ 33 wird unter Verwendung der Muster der a-Si- Schichten vom n-Typ 31, 32 als seine eigene Maske gebildet. Dadurch können sowohl die a-Si-Schicht vom n-Typ 31, 32 als auch die a-Si-Schicht vom p-Typ 33 vorteilhafterweise durch ein photolithographisches Verfahren gemäß der Erfindung gebildet werden, und dadurch wird der Herstellungsprozess vereinfacht und die Herstellungskosten werden reduziert.
    • Zwölfte Ausführungsform:
  • In den Fig. 24(a) bis (f) sind die Herstellungsverfahren zur Herstellung des in Fig. 19 gezeigten, erfindungsgemäßen komplementären (CMOS) Halbleiterbauteils in jeweiligen Querschnittsansichten dargestellt. In den in der Fig. 24 gezeigten Zeichnungen entsprechen mit A-A', Y-Y', B-B', Z-Z' bezeichnete Schnitte jeweils den in der Fig. 19 mit A-A', Y-Y', B-B', Z-Z' bezeichneten Querschnitten.
  • Nach der Bildung eines eigenleitenden a-Si-Films 30 auf einem Glassubstrat durch das LPCVD-Verfahren bis zu einer Dicke von 50 nm wird ein Strahl eines Hochleistung-XCl-Excimer-Lasers LASER mit einer Energiedichte von 330 mJ/cm² von oben abgestrahlt, so dass das Aufschmelzen und Rekristallisieren des eigenleitenden a- Si-Film 30 verursacht und ein eigenleitender polykristalliner Silizium(poly-Si)-Film 301 erhalten wird (Verweis auf Fig. 24(a)).
  • Nach dem Mustern des poly-Si-Films 301 zu einem vorbestimmten, planaren Muster wird ein SiO&sub2;-Film durch Plasma-CVD bis zu einer Dicke von 100 nm gebildet, und ein Al-Film wird durch das Sputter- Verfahren bis zu einer Dicke von 100 nm gebildet, und sie werden zur Bereitstellung eines das Gate isolierenden Films 20 und einer Gateelektrode 10 zu jeweiligen planaren Mustern gemustert (Verweis auf die Fig. 24(b)).
  • Nach der Bildung eines Photoresist-Musters PR1 mit einer vorbestimmten Form und durch Verwendung der Muster des Photoresists PR 1 und der Gateelektrode 10 als ihre Maske wird zur Bildung einer poly-Si-Schicht vom n-Typ 311 ein Phosphor enthaltender Ionenstrahl IP abgestrahlt (Verweis auf Fig. 24(c)).
  • Nach der Entfernung des Photoresist-Musters PR1 wird ein weiteres Photoresist-Muster PR 2 gebildet, und unter Verwendung der Muster des Photoresist PR2 und der Gateelektrode 10 als ihre Maske wird ein Bor enthaltender Ionenstrahl darauf abgestrahlt, und dadurch werden poly-Si-Schichten 331 vom p-Typ gebildet. Nach der Entfernung des Photoresist-Musters PR2 wird ein XeCl-Excimer- Laserstrahl noch einmal mit einer Energiedichte von 200 mJ/cm² darüber gestrahlt, um das injizierte Phosphor und Bor zu aktivieren, und dadurch wird der elektrische Widerstand der poly-Si-Schicht vom n-Typ 311 und der poly-Si-Schicht vom p-Typ 321 verringert (Verweis auf Fig. 24(d)).
  • Dann wird durch das Plasma-CVD-Verfahren ein SiO&sub2;-Film bis zu einer Dicke von 300 nm als ein Passivierungsfilm 22 gebildet, der dann zu einem vorbestimmten Muster gemustert wird, wie in Fig. 24(e) dargestellt ist.
  • Schließlich werden durch Sputtern Cr und Al bis zu Dicken von 40 nm beziehungsweise 400 nm abgelagert, dann werden sie zur Bereitstellung einer Sourceelektrode 11, einer Drainelektrode 12 und einer Basiselektrode 14 zu jeweiligen Mustern gemustert, und damit ist das Herstellungsverfahren des erfindungsgemäßen Halbleiterelements, wie es in Fig. 24(f) dargestellt ist, abgeschlossen.
    • Dreizehnte Ausführungsform:
  • Fig. 26 zeigt ein schematisches Blockdiagramm einer erfindungsgemäßen Flüssigkristallanzeige im Querschnitt. Auf einem Glassubstrat 1, das unter einer im Mittelabschnitt in Fig. 26 angeordneten Flüssigkristallschicht 506 angeordnet ist, sind eine Scanningsignalelektrode 10 und eine Bildsignalelektrode 120, die sich beide in einer Matrix überkreuzen, ein in der Nähe der Überkreuzung ausgebildeter TFT und eine aus ITO bestehende Bildelementeelektrode 13 ausgebildet, die über den TFT gesteuert wird. Auf einem gegenüberliegenden Glassubstrat 508, das bezüglich der dazwischen angeordneten Flüssigkristallschicht 506 gegenüber dem Glassubstrat 1 angeordnet ist, sind eine aus ITO bestehende gegenüberliegende Elektrode 510, ein Farbfilter 507, ein Farbfilterschutzfilm 511 und ein Abschirmfilm 512 ausgebildet, welcher ein abschirmendes, schwarzes Matrixmuster bildet. Der Mittelabschnitt der Fig. 26 stellt einen Querschnitt eines Bildelementabschnitts dar, der Abschnitt auf der linken Seite der Zeichnung stellt den Endabschnitt der linken Seite von zwei Glassubstraten 1 und 508 im Querschnitt dar, wobei ein äußerer Zuleitungsanschluss vorhanden ist, und der Abschnitt auf der rechten Seite der Zeichnung stellt den Endabschnitt der rechten Seite von zwei Glassubstraten 1 und 508 dar, wobei kein äußerer Zuleitungsanschluss vorhanden ist.
  • Ein Dichtungsmaterial SL ist an beiden Seiten des linken Endabschnitts vorhanden und der rechte Endabschnitt ist so ausgebildet, dass die Flüssigkristallschicht 506 abgedichtet ist, und ist mit Ausnahme eines Flüssigkristallinjektionsanschlusses (nicht gezeigt) entlang des gesamten Abschnitts des Rands der zwei Glassubstrate 1 und 508 ausgebildet. Das Dichtungsmaterial kann beispielsweise aus Epoxidharz bestehen. Die auf dem gegenüberliegenden Glassubstrat 508 bereitgestellte, gegenüberliegende Elektrode 510 ist zumindest an einem Teil davon über eine Silberpaste SIL mit der äußeren Zuleitungsverdrahtung auf dem Glassubstrat 1 verbunden. Diese äußere Verbindungsverdrahtung wird im gleichen Herstellungsprozess gebildet wie die Scanningsignalverdrahtung 10, die Sourceelektrode 11, die Bildsignalverdrahtung 120 und die Basiselekrode 14. Jeweilige Orientierungsfilmschichten ORI1, ORI2, eine Bildelementelektrode 13, ein Schutzfilm 22 und ein Gate-SiN-Film 20 sind innerhalb des Dichtungsmaterials SL gebildet. Eine Polarisationsplatte 505 ist auf jeder der Außenflächen der zwei Glassubstrate 1 und 508 ausgebildet.
  • Die Flüssigkristallschicht 506 ist zwischen dem oberen Orientierungsfilm ORI1 und dem unteren Orientierungsfilm ORI2, die die Orientierung der Flüssigkristallmoleküle festlegen, angeordnet, und durch das Dichtungsmaterial SL abgedichtet. Der untere Orientierungsfilm ORI1 ist in dem oberen Abschnitt des Schutzfilms 20 auf dem Glassubstrat 1 ausgebildet. Auf der Innenfläche des gegenüberliegenden Glassubstrats 508 sind durch Laminierung nacheinander der Abschirmfilm 512, der Farbfilter 507, der Farbfilterschutzfilm 511, die gegenüberliegende Elektrode 510 und der obere Orientierungsfilm ORI2 ausgebildet. Diese Flüssigkristallanzeige wird durch die folgenden Schritte aufgebaut: getrenntes Ausbilden der Schichten auf dem Glassubstrat 1 und der Schichten auf dem gegenüberliegenden Glassubstrat 508; Laminieren des Glassubstrats 1 und des gegenüberliegenden Glassubstrats 508; und Abdichten des Flüssigkristalls 506 in einem dazwischenliegenden Raum. Dann wird eine TFT-gesteuerte Farbflüssigkristallanzeige bereitgestellt, indem eine Anpassung der Durchlässigkeit von Licht von einem Rücklicht BL durch die Bildelementelektrode 13 ermöglicht wird.
  • Da das oben beschriebene, erfindungsgemäße Halbleiterbauteil als TFT zur Steuerung der Bildelementelektrode 13 bei einer reduzierten Spannung verwendet wird, wurden Flüssigkristallanzeigen verwirklicht, die dazu in der Lage sind, bei einer reduzierten Leistungsaufnahme zu arbeiten.
    • Vierzehnte Ausführungsform:
  • Fig. 27 zeigt ein schematisches Blockdiagramm einer erfindungsgemäßen Flüssigkristallanzeige vom Reflexionstyp im Querschnitt. Nur ein Querschnitt eines Bildelementabschnitts ist dargestellt. Auf einem Glassubstrat 1, das unter einer sich im Mittelabschnitt in Fig. 27 befindenden Flüssigkristallschicht 506 bereitgestellt ist, sind eine Scanningsignalelektrode 10 und eine Bildsignalelektrode 120 ausgebildet, die einander in einer Matrix überkreuzen, und ein in der Nähe der Überkreuzung ausgebildeter TFT ist zur Steuerung einer Bildelementelektrode 130 darauf bereitgestellt. Gemäß dieser Ausführungsform der Erfindung besteht die Bildelementelektrode 130 aus Al. Auf der Innenfläche eines gegenüberliegenden Glassubstrats 508, das über einer Flüssigkristallschicht 506 gegenüber dem Glassubstrat 1 angeordnet ist, sind eine gegenüberliegende Elektrode 10, ein Farbfilter 507, ein Farbfilterschutzfilm 511 und ein Abschirmfilm 512 ausgebildet, welcher ein abschirmendes, schwarzes Matrixmuster bildet. Ferner ist eine Phasenplatte 530 zum Verschieben der Phase des Lichts und eine Polarisationsplatte 505 auf der Außenfläche des gegenüberliegenden Glassubstrats 1, 508 angeordnet. Jeweilige Orientierungsfilmschichten ORI1 und ORI2, eine Bildelementelektrode 13, ein Schutzfilm 22 und ein Gate-SiN-Film 20 sind innerhalb eines Dichtungsmaterials (nicht gezeigt) ausgebildet. Die Flüssigkristallschicht 506 ist zwischen den oberen und den unteren Orientierungsfilmen ORI1 und 0RI2, die die Orientierung der Flüssigkristallmoleküle festlegen, eingefügt und durch das Dichtungsmaterial abgedichtet. Der untere Orientierungsfilm ORI1 ist in dem oberen Abschnitt des Schutzfilms 22 auf dem Glassubstrat 1 ausgebildet. Auf der Innenfläche des gegenüberliegenden Glassubstrats 508 sind in einer Laminierung nacheinander ein Abschirmfilm 512, der Farbfilter 507, der Farbfilterschutzfilm 511, die gegenüberliegende Elektrode 510 und der obere Orientierungsfilm ORI2 ausgebildet. Diese erfindungsgemäße Flüssigkristallanzeige wird durch die folgenden Schritte hergestellt: getrenntes Ausbilden der Schichten auf dem Glassubstrat 1 und auf dem gegenüberliegenden Glassubstrat 508; anschließend Laminieren sowohl des Glassubstrats 1 als auch des gegenüberliegenden Glassubstrats 508; und Abdichten des Flüssigkristalls 506 in einem dazwischenliegenden Raum.
  • Da diese Ausführungsform der Erfindung eine Anzeige vom Reflexions-Typ ist, kommt einfallendes Licht von einer außerhalb des gegenüberliegenden Glassubstrats 508 bereitgestellten Lichtquelle, und dieses einfallende Licht wird von einer verspiegelten Oberfläche der Bildelementelektrode 130 reflektiert. Somit wird eine erfindungsgemäße TFT-gesteuerte Farbflüssigkristallanzeige vom Relexions-Typ bereitgestellt, bei der die Intensität des reflektierten Lichts in dem Abschnitt der Flüssigkristallschicht 506 angepasst wird. Bei dieser Art von Anzeige vom Reflexions-Typ kann eine Flüssigkristallanzeige mit einer niedrigen Leistungsaufnahme verwirklicht werden, da auf das Rücklicht, das eine bedeutende Menge an elektrischer Leistung aufnimmt, verzichtet wird. Ferner kann, wenn das oben beschriebene, erfindungsgemäße Halbleiterbauteil als TFTs zur Steuerung der Bildelementelektrode 130 und/ oder als TFTs zur Bildung zugehöriger peripherer Steuerschaltungen verwendet wird, eine Flüssigkristallanzeige mit einer sehr geringen Leistungsaufnahme verwirklicht werden, da die von den Substratkomponenten der aktiven Matrix aufgenommene elektrische Leistung reduziert werden kann. Diese Art von Flüssigkristallanzeige gemäß der Erfindung ist besonders vorteilhaft zur Verwendung als Bildanzeigevorrichtung in einem durch Trockenelemente gespeisten, tragbaren Informationsendgerät.
  • Wie hierin beschrieben wurde, besteht gemäß der Erfindung der Vorteil, dass das erfindungsgemäße Feldeffekthalbleiterbauteil seine Schwellenspannung deutlich reduzieren kann, und dadurch wird seine Betriebsspannung seiner Schaltung oder aktiven Matrix gesenkt, wodurch die Leistungsaufnahme der Anzeige reduziert wird.

Claims (22)

1. Flüssigkristallanzeige mit zwei Substraten (1, 508), von denen mindestens eines transparent ist, und einer Flüssigkristallschicht (506), die zwischen den zwei Substraten (1, 508) gehalten ist, wobei auf einem der zwei Substrate eine Mehrzahl von in einer Matrix angeordneten Halbleiterelementen ausgebildet ist, wobei
jedes der Mehrzahl von Halbleiterelementen umfasst: eine erste (10), eine zweite (11), eine dritte (12) und eine vierte Elektrode (14); zwei erste Halbleiterschichten vom leitfähigen Typ, die voneinander getrennt und auf die die zweite (11) und die dritte Elektrode (12) aufgebracht sind; eine eigenleitende Halbleiterschicht (30; 301), die in Kontakt mit beiden ersten Halbleiterschichten vom leitfähigen Typ steht; und eine zweite Halbleiterschicht vom leitfähigen Typ, die auf der eigenleitenden Halbleiterschicht ausgebildet ist, wobei die zwei ersten Halbleiterschichten vom leitfähigen Typ und die zweite Halbleiterschicht vom leitfähigen Typ durch die eigenleitende Halbleiterschicht (30; 301) voneinander getrennt sind, und wobei
die erste Elektrode über einen isolierenden Film (20; 201) auf der eigenleitenden Halbleiterschicht (30; 301) ausgebildet ist, und die vierte Elektrode (14) auf der zweiten Halbleiterschicht vom leitfähigen Typ ausgebildet ist, die auf der eigenleitenden Halbleiterschicht (30; 301) ausgebildet ist,
gekennzeichnet durch
Mittel (Vg, Vd) zur Erzeugung eines Leitungszustands in jedem der Halbleiterelemente durch das Anlegen positiver Spannungen an die erste beziehungsweise die dritte Elektrode (10; 12); und durch Mittel (Vb) zum Injizieren von Minoritätsladungsträgern in die eigenleitende Halbleiterschicht (30) durch das Anlegen einer positiven Spannung an die vierte Elektrode (14) im Leitungszustand, wobei die zweite Elektrode (11) an Erdpotential liegt.
2. Flüssigkristallanzeige nach Anspruch 1, wobei die eigenleitenden Halbleiterschicht (30; 301) einen Bereich aufweist, der sich weiter als ein Bereich der isolierenden Schicht (20; 201) in Richtung der zwei ersten Halbleiterschichten vom leitfähigen Typ auf dem Substrat erstreckt.
3. Flüssigkristallanzeige nach zumindest einem der Ansprüche 1 oder 2, wobei die erste Elektrode (10) und die vierte Elektrode (14) über einen Widerstand rb elektrisch verbunden sind.
4. Flüssigkristallanzeige nach zumindest einem der Ansprüche 1 bis 3, wobei die eigenleitende Halbleiterschicht (30), die ersten Halbleiterschichten vom leitfähigen Typ und die zweite Halbleiterschicht vom leitfähigen Typ einen Halbleiterfilm umfassen, der entweder aus Silizium, Silizium-Germanium oder Siliziumkarbid besteht.
5. Flüssigkristallanzeige nach zumindest einem der Ansprüche 1 bis 4, wobei die eigenleitende Halbleiterschicht (30; 301), die zwei ersten Halbleiterschichten vom leitfähigen Typ und die zweite Halbleiterschicht vom leitfähigen Typ jeweils aus einem polykristallinen Siliziumfilm bestehen.
6. Flüssigkristallanzeige nach zumindest einem der Ansprüche 1 bis 5, wobei die Mehrzahl der ersten Schichten vom leitfähigen Typ und die zweite Halbleiterschicht vom leitfähigen Typ ein Halbleiter vom n-Typ (31; 32; 311, 321) beziehungsweise ein Halbleiter vom p- Typ (33; 331) sind.
7. Flüssigkristallanzeige nach zumindest einem der Ansprüche 1 bis 6, wobei über die zweite Halbleiterschicht vom leitfähigen Typ von der vierten Elektrode (14) ein Ladungsträger in die eigenleitende Halbleiterschicht (30; 301) injiziert wird.
8. Flüssigkristallanzeige nach zumindest einem der Ansprüche 1 bis 7, wobei die erste (10), die zweite (11), die dritte (12) und die vierte Elektrode (14) einer Gate-, einer Source-, einer Drain- beziehungsweise einer Basiselektrode entsprechen.
9. Flüssigkristallanzeige nach zumindest einem der Ansprüche 1 bis 8, wobei jedes der Mehrzahl von Halbleiterelementen eine Struktur aufweist, die entweder vom planaren Typ, vom invertiert gestaffelten Typ oder vom normal gestaffelten Typ ist.
10. Flüssigkristallanzeige nach Anspruch 9, wobei die erste Elektrode auf einem der zwei Substrate ausgebildet ist, die isolierende Schicht (20; 201) auf der ersten Elektrode (10) ausgebildet ist, die eigenleitende Halbleiterschicht (30; 301) auf der isolierenden Schicht (20; 201) ausgebildet ist und die zwei ersten Halbleiterschichten vom leitfähigen Typ auf der eigenleitenden Halbleiterschicht ausgebildet sind.
11. Flüssigkristallanzeige nach Anspruch 9, wobei die zweite Elektrode (11), die dritte Elektrode (12) und die vierte Elektrode (14) auf einem der zwei Substrate ausgebildet sind.
12. Flüssigkristallanzeige mit zwei Substraten (1, 508), von denen mindestens eines transparent ist, und einer Flüssigkristallschicht (506), die zwischen den zwei Substraten (1, 508) gehalten ist, wobei eines der zwei Substrate (1, 508) einen Anzeigebereich und einen Steuerschaltungsbereich zur Steuerung des auf seiner Oberfläche angeordneten Anzeigebereichs aufweist, und wobei in dem Steuerschaltungsbereich eine Mehrzahl von komplementären Halbleiterelementen vom n-Typ und vom p-Typ ausgebildet sind, die ein Schieberegister bilden, wobei
jedes der in dem Steuerschaltungsbereich ausgebildeten Halbleiterelemente vom n-Typ umfasst: eine erste (10), eine zweite (11), eine dritte (12) und eine vierte Elektrode (14); zwei leitfähige Halbleiterschichten vom n-Typ (321), die voneinander getrennt und auf die die zweite (11) und die dritte Elektrode (12) aufgebracht sind; eine eigenleitende Halbleiterschicht (301), die mit den zwei leitfähigen Halbleiterschichten vom n-Typ (321) verbunden ist; und eine leitfähige Halbleiterschicht vom p-Typ (331), die teilweise auf der eigenleitenden Halbleiterschicht (301) ausgebildet ist, und wobei die zwei leitfähigen Halbleiterschichten vom n-Typ (321) und die zwei leitfähigen Halbleiterschichten vom p-Typ (331) durch die eigenleitende Halbleiterschicht (301) voneinander getrennt sind, und wobei
die erste Elektrode (10) über einen isolierenden Film (201) auf der eigenleitenden Halbleiterschicht (301) ausgebildet ist,
und die vierte Elektrode (14) auf der leitfähigen Halbleiterschicht vom p-Typ (331) ausgebildet ist, die teilweise auf der eigenleitenden Halbleiterschicht (301) ausgebildet ist, und
jedes der Mehrzahl der in dem Steuerschaltungsbereich ausgebildeten leitfähigen Halbleiterelemente vom p-Typ umfasst: eine fünfte (10), eine sechste (11), eine siebte (12) und eine achte Elektrode (14);
zwei leitfähige Halbleiterschichten vom p-Typ, die voneinander getrennt und auf die die sechste (11) und die siebte Elektrode (12) aufgebracht sind; eine eigenleitende Halbleiterschicht (301), die mit den zwei leitfähigen Halbleiterschichten vom p-Typ (331) verbunden ist;
und eine leitfähige Halbleiterschicht vom n-Typ (321), die auf der zweiten eigenleitenden Halbleiterschicht (301) ausgebildet ist, und wobei die zwei leitfähigen Halbleiterschichten vom p-Typ (331) und die zwei leitfähigen Halbleiterschichten vom n-Typ (321) durch die eigenleitende Halbleiterschicht (301) voneinander getrennt sind, und wobei
die fünfte Elektrode (10) über einen isolierenden Film (201) auf der eigenleitenden Halbleiterschicht (301) ausgebildet ist, und die achte Elektrode (14) auf der leitfähigen Halbleiterschicht vom n-Typ (321) ausgebildet ist, die auf der eigenleitenden Halbleiterschicht (301) ausgebildet ist,
gekennzeichnet durch
Mittel (Vg, Vd) zur Erzeugung eines Leitungszustands in jedem der Halbleiterelemente durch das Anlegen positiver Spannungen an die erste beziehungsweise die dritte Elektrode (10; 12); und durch Mittel (Vb) zum Injizieren von Minoritätsladungsträgern in die eigenleitende Halbleiterschicht (301) durch das Anlegen einer positiven Spannung an die vierte Elektrode (14) im Leitungszustand, wobei die zweite Elektrode (11) an Erdpotential liegt.
13. Flüssigkristallanzeige nach Anspruch 12, wobei ein in dem Anzeigebereich ausgebildetes Halbleiterelement ein Halbleiterelement vom n-Typ ist.
14. Flüssigkristallanzeige nach Anspruch 13, wobei das in dem Anzeigebereich ausgebildete Halbleiterelement vom n-Typ umfasst:
eine erste (10), eine zweite (11), eine dritte (12) und eine vierte Elektrode (14); zwei leitfähige Halbleiterschichten vom n-Typ (321), die voneinander getrennt und mit der zweiten (11) beziehungsweise der dritten Elektrode (12) verbunden sind; eine eigenleitende Halbleiterschicht (301), die mit den zwei leitfähigen Halbleiterschichten vom n-Typ (321) verbunden ist; und eine leitfähige Halbleiterschicht vom p-Typ (331), die auf der eigenleitenden Halbleiterschicht (301) ausgebildet ist, wobei
die erste Elektrode (10) über einen isolierenden Film (201) auf der eigenleitenden Halbleiterschicht (301) ausgebildet ist,
und die vierte Elektrode (14) auf der leitfähigen Halbleiterschicht vom p-Typ (331) ausgebildet ist, die auf der eigenleitenden Halbleiterschicht (301) ausgebildet ist.
15. Flüssigkristallanzeige nach Anspruch 12, wobei die in dem Anzeigebereich und dem Steuerschaltungsbereich ausgebildeten Halbleiterelemente entweder vom planaren Typ, vom invertiert gestaffelten Typ oder vom normal gestaffelten Typ sind.
16. Flüssigkristallanzeige nach Anspruch 12, wobei die eigenleitende Halbleiterschicht (301), die leitfähige Halbleiterschicht vom n- Typ (321) und die leitfähige Halbleiterschicht vom p-Typ (331) jeweils aus einem polykristallinen Siliziumfilm bestehen.
17. Flüssigkristallanzeige nach Anspruch 12, wobei die zwei leitfähigen Halbleiterschichten vom n-Typ (321) und die leitfähige Halbleiterschicht vom p-Typ (331) durch die eigenleitende Halbleiterschicht (301) voneinander getrennt sind.
18. Flüssigkristallanzeige nach Anspruch 17, wobei sich ein Bereich der eigenleitenden Halbleiterschicht (301) in einer vertikalen Richtung des Substrats zumindest in Richtung der zwei leitfähigen Halbleiterschichten vom n-Typ (321) weiter erstreckt, als ein Bereich der isolierenden Schicht.
19. Flüssigkristallanzeige nach Anspruch 12, wobei die erste (10) und die vierte Elektrode (14) beziehungsweise die fünfte (10) und die achte Elektrode (14) über einen Widerstand rb elektrisch verbunden sind.
20. Flüssigkristallanzeige mit zwei Substraten (1, 508), von denen mindestens eines transparent ist, und einer Flüssigkristallschicht (506), die zwischen den zwei Substraten (1, 508) gehalten ist, wobei eines der zwei Substrate (1, 508) einen Anzeigebereich und einen Steuerschaltungsbereich zur Steuerung des auf seiner Oberfläche angeordneten Anzeigebereichs aufweist,
der Anzeigebereich eine Mehrzahl von Scanningsignalelektroden (100) und eine Mehrzahl von Bildsignalelektroden (120) aufweist, die sich mit der Mehrzahl der Scanningsignalelektroden in einer Matrix kreuzen; eine Mehrzahl von Halbleiterelementen vom n-Typ an Kreuzungspunkten ausgebildet sind, die den Schnittpunkten zwischen der Mehrzahl von Scanningsignalelektroden (100) und der Mehrzahl von Bildsignalelektroden (120) entsprechen; und eine Mehrzahl von Bildelementelektroden (120) jeweils mit den Halbleiterelementen verbunden ist, und
der Steuerschaltungsbereich eine Mehrzahl von auf ihm ausgebildeten komplementären Halbleiterelementen vom n-Typ und vom p- Typ aufweist, die eine vertikale Scanningschaltung (51) und eine Bildsignalsteuerschaltung bilden, wobei
jedes der in dem Anzeigebereich oder in dem Steuerschaltungsbereich ausgebildeten Halbleiterelemente vom n-Typ umfasst: eine erste (10), eine zweite (11), eine dritte (12) und eine vierte Elektrode (14); leitfähige Halbleiterschichten vom n-Typ (31, 32; 311, 321), die mit der zweiten (11) beziehungsweise der dritten (12) Elektrode verbunden sind; eine eigenleitende Halbleiterschicht (30, 301), die mit diesen leitfähigen Halbleiterschichten vom n-Typ verbunden ist; und eine leitfähige Halbleiterschicht vom p-Typ (33; 331), die auf der eigenleitenden Halbleiterschicht (30, 301) ausgebildet ist, und wobei die zwei leitfähigen Halbleiterschichten vom n-Typ (31, 32; 311, 321) und die zwei leitfähigen Halbleiterschichten vom p-Typ (33, 331) durch die eigenleitende Halbleiterschicht (30, 301) voneinander getrennt sind, und wobei
die erste Elektrode (10) über einen isolierenden Film (20; 201) auf der eigenleitenden Halbleiterschicht (30; 301) ausgebildet ist, und die vierte Elektrode (14) auf der Oberfläche der Halbleiterschicht vom p-Typ ausgebildet ist, die auf der eigenleitenden Halbleiterschicht ausgebildet ist, und wobei
jedes der in dem Steuerschaltungsbereich ausgebildeten Halbleiterelemente vom p-Typ umfasst: eine fünfte (10), eine sechste (11), eine siebte (12) und eine achte Elektrode (14); leitfähige Halbleiterschichten vom p-Typ (33; 331), die mit der sechsten (11) beziehungsweise der siebten Elektrode (12) verbunden sind; ein eigenleitendes Halbleiterelement (30; 301), das mit diesen leitfähigen Halbleiterschichten vom p-Typ (33; 331) verbunden ist; und ein Halbleiterelement vom n-Typ (31, 32; 311, 321), das auf der eigenleitenden Halbleiterschicht (30; 301) ausgebildet ist, und wobei die zwei leitfähigen Halbleiterschichten vom p-Typ (33; 331) und die zwei leitfähigen Halbleiterschichten vom n-Typ (31, 32; 311, 321) durch die eigenleitende Halbleiterschicht (30; 301) voneinander getrennt sind, und wobei
die fünfte Elektrode (10) über einen isolierenden Film (20; 201) auf dem eigenleitenden Halbleiterelement ausgebildet ist, und die achte Elektrode (14) auf der leitfähigen Halbleiterschicht vom n-Typ (31, 32; 311; 321) ausgebildet ist, die auf dem eigenleitenden Halbleiterelement (30; 301) ausgebildet ist,
gekennzeichnet durch
Mittel (Vg, Vd) zur Erzeugung eines Leitungszustands in jedem der Halbleiterelemente durch das Anlegen positiver Spannungen an die erste beziehungsweise die dritte Elektrode (10; 12); und durch Mittel (Vb) zum Injizieren von Minoritätsladungsträgern in die eigenleitende Halbleiterschicht (30; 301) durch das Anlegen einer positiven Spannung an die vierte Elektrode (14) im Leitungszustand, wobei die zweite Elektrode (11) an Erdpotential liegt, und wobei jedes Halbleiterelement vom n-Typ in dem Anzeigebereich derart angeordnet ist, dass seine erste Elektrode (10) mit der Scanningsignalelektrode (100) verbunden ist, seine zweite Elektrode (11) mit der Bildsignalelektrode (120) verbunden ist, und seine vierte Elektrode (14) über einen elektrischen Widerstand rb mit der ersten Elektrode (10) verbunden ist.
21. Flüssigkristallanzeige nach Anspruch 20, wobei die zwei leitfähigen Halbleiterelemente vom n-Typ (31, 32; 311, 321) und das leitfähige Halbleiterelement vom p-Typ (33; 331) durch die eigenleitende Halbleiterschicht (30; 301) voneinander getrennt sind.
22. Flüssigkristallanzeige nach Anspruch 21, wobei die eigenleitende Halbleiterschicht (30; 301) einen Bereich aufweist, der sich weiter als ein Bereich der isolierenden Schicht (20; 201) in Richtung der zwei leitfähigen Halbleiterschichten vom n-Typ (21, 32; 311, 321) auf dem Substrat erstreckt.
DE69708981T 1996-07-03 1997-07-03 Flüssigkristallanzeige Expired - Fee Related DE69708981T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17318896 1996-07-03

Publications (2)

Publication Number Publication Date
DE69708981D1 DE69708981D1 (de) 2002-01-24
DE69708981T2 true DE69708981T2 (de) 2002-04-25

Family

ID=15955732

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69708981T Expired - Fee Related DE69708981T2 (de) 1996-07-03 1997-07-03 Flüssigkristallanzeige

Country Status (6)

Country Link
US (2) US6104040A (de)
EP (1) EP0816903B1 (de)
KR (1) KR100546905B1 (de)
DE (1) DE69708981T2 (de)
SG (1) SG73573A1 (de)
TW (1) TW324862B (de)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW324862B (en) * 1996-07-03 1998-01-11 Hitachi Ltd Liquid display apparatus
US6005801A (en) * 1997-08-20 1999-12-21 Micron Technology, Inc. Reduced leakage DRAM storage unit
JP2000347159A (ja) * 1999-06-09 2000-12-15 Hitachi Ltd 液晶表示装置
KR100324871B1 (ko) * 1999-06-25 2002-02-28 구본준, 론 위라하디락사 박막트랜지스터 제조방법
US6227723B1 (en) * 1999-06-30 2001-05-08 Kyocera Corporation Substrate for mounting an optical component and optical module provided with the same
US6952020B1 (en) 1999-07-06 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4104800B2 (ja) * 1999-12-08 2008-06-18 三菱電機株式会社 液晶表示装置およびｔｆｔパネル
US6998656B2 (en) * 2003-02-07 2006-02-14 Hewlett-Packard Development Company, L.P. Transparent double-injection field-effect transistor
TW490649B (en) * 2000-12-29 2002-06-11 Ind Tech Res Inst Drive circuit of a single matrix-type organic electrically triggered light emission pixel
JP4202012B2 (ja) * 2001-11-09 2008-12-24 株式会社半導体エネルギー研究所 発光装置及び電流記憶回路
JP2004296665A (ja) * 2003-03-26 2004-10-21 Seiko Epson Corp 半導体装置、電気光学装置、および電子機器
KR100542986B1 (ko) * 2003-04-29 2006-01-20 삼성에스디아이 주식회사 박막 트랜지스터, 상기 박막 트랜지스터 제조 방법 및 이를 이용한 표시장치
TW200500979A (en) * 2003-05-20 2005-01-01 Adv Lcd Tech Dev Ct Co Ltd Light emission type display apparatus
KR100515357B1 (ko) * 2003-08-14 2005-09-15 삼성에스디아이 주식회사 게이트와 바디가 전기적으로 연결된 박막 트랜지스터와 그제조방법
KR100543004B1 (ko) 2003-09-18 2006-01-20 삼성에스디아이 주식회사 평판표시장치
KR100501706B1 (ko) 2003-10-16 2005-07-18 삼성에스디아이 주식회사 게이트-바디콘택 박막 트랜지스터
KR100626007B1 (ko) * 2004-06-30 2006-09-20 삼성에스디아이 주식회사 박막 트랜지스터, 상기 박막 트랜지스터의 제조방법, 이박막 트랜지스터를 구비한 평판표시장치, 및 이평판표시장치의 제조방법
KR100688979B1 (ko) * 2005-06-14 2007-03-08 삼성전자주식회사 백라이트유닛
JP4967264B2 (ja) * 2005-07-11 2012-07-04 株式会社日立製作所 半導体装置
KR100741976B1 (ko) 2005-08-25 2007-07-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
US7754509B2 (en) * 2006-03-29 2010-07-13 Chunghua Picture Tubes, Ltd. Manufacturing method for thin film transistor
KR101261609B1 (ko) * 2006-07-06 2013-05-06 삼성디스플레이 주식회사 박막 트랜지스터, 표시판 및 그 제조 방법
KR101319076B1 (ko) 2006-12-22 2013-10-17 엘지디스플레이 주식회사 문턱 전압 복원 기능을 가진 트랜지스터와 그의 구동 및제조 방법
KR100878284B1 (ko) * 2007-03-09 2009-01-12 삼성모바일디스플레이주식회사 박막트랜지스터와 그 제조 방법 및 이를 구비한유기전계발광표시장치
KR100875432B1 (ko) 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR100889626B1 (ko) 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
KR100889627B1 (ko) 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
KR100982310B1 (ko) 2008-03-27 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100989136B1 (ko) 2008-04-11 2010-10-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101002666B1 (ko) 2008-07-14 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101272892B1 (ko) * 2009-11-11 2013-06-11 엘지디스플레이 주식회사 어레이 기판
WO2011099342A1 (en) * 2010-02-10 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
JP5521993B2 (ja) * 2010-11-17 2014-06-18 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置
KR102319478B1 (ko) * 2014-03-18 2021-10-29 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
CN105810749B (zh) * 2014-12-31 2018-12-21 清华大学 N型薄膜晶体管
KR102283919B1 (ko) 2015-01-06 2021-07-30 삼성디스플레이 주식회사 액정 표시 장치
CN105390510B (zh) * 2015-12-14 2018-06-01 武汉华星光电技术有限公司 低温多晶硅tft基板及其制作方法
US20220310732A1 (en) * 2020-10-27 2022-09-29 Chengdu Boe Optoelectronics Technology Co., Ltd. Array substrate, fabrication method thereof and display device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
US5493129A (en) 1988-06-29 1996-02-20 Hitachi, Ltd. Thin film transistor structure having increased on-current
US5017983A (en) 1989-08-03 1991-05-21 Industrial Technology Research Institute Amorphous silicon thin film transistor with a depletion gate
US5196911A (en) * 1990-07-26 1993-03-23 Industrial Technology Research Institute High photosensitive depletion-gate thin film transistor
JP3255942B2 (ja) 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JPH05299436A (ja) 1992-04-24 1993-11-12 Hitachi Ltd 薄膜トランジスタ及びそれを用いた液晶表示装置
JP3437863B2 (ja) 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
JPH07175084A (ja) 1993-12-21 1995-07-14 Hitachi Ltd 液晶表示装置及びその製造方法
GB9311129D0 (en) * 1993-05-28 1993-07-14 Philips Electronics Uk Ltd Electronic devices with-film circuit elements forming a sampling circuit
KR100294026B1 (ko) 1993-06-24 2001-09-17 야마자끼 순페이 전기광학장치
JP3030368B2 (ja) 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5858819A (en) 1994-06-15 1999-01-12 Seiko Epson Corporation Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device
JP3253808B2 (ja) * 1994-07-07 2002-02-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6124911A (en) * 1994-07-29 2000-09-26 Kabushiki Kaisha Toshiba Reflection LCD with a counter substrate having a plurality of curved areas
US5789762A (en) 1994-09-14 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor active matrix circuit
US5985703A (en) 1994-10-24 1999-11-16 Banerjee; Sanjay Method of making thin film transistors
KR0169385B1 (ko) 1995-03-10 1999-03-20 김광호 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법
JPH09266179A (ja) 1996-03-29 1997-10-07 Nec Corp タングステン合金電極および配線
TW324862B (en) * 1996-07-03 1998-01-11 Hitachi Ltd Liquid display apparatus
JP3323889B2 (ja) 1996-10-28 2002-09-09 三菱電機株式会社 薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
EP0816903A1 (de) 1998-01-07
US20030160237A1 (en) 2003-08-28
EP0816903B1 (de) 2001-12-12
DE69708981D1 (de) 2002-01-24
US6812489B2 (en) 2004-11-02
SG73573A1 (en) 2000-06-20
US6104040A (en) 2000-08-15
KR980010572A (ko) 1998-04-30
KR100546905B1 (ko) 2006-08-22
TW324862B (en) 1998-01-11

Similar Documents

Publication Publication Date Title
DE69708981T2 (de) Flüssigkristallanzeige
DE69510080T2 (de) Zellendesign für hochauflösendes aktiv-matrix-lcd
DE3689728T2 (de) Flüssigkristall-Anzeigevorrichtung.
DE19605669B4 (de) Aktivmatrix-Anzeigevorrichtung
DE3348083C2 (de)
DE69120329T2 (de) Anzeigevorrichtung mit aktiver Matrix
DE19500380C2 (de) Aktivmatrix-Flüssigkristallanzeige und Herstellungsverfahren dafür
DE19605634B4 (de) Aktivmatrixanzeigegerät
DE3587470T2 (de) Flüssigkristallanzeigevorrichtung.
DE102012108165B4 (de) Array-Substrat für Streufeldschaltung-Modus-Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen desselben
DE69434235T2 (de) Aktivmatrixschaltkreisplatine und deren Herstellungsverfahren
DE3587536T2 (de) Flüssigkristall-anzeigeelement und verfahren zu dessen herstellung.
DE69209126T2 (de) Verfahren zum Herstellen von Dünnfilmtransistoren und daraus hergestellten Dünnfilmtransistor
DE69226334T2 (de) Dünnschichttransistoranordnung für eine Treiber- und eine Matrixschaltung
DE3587740T2 (de) Anzeigevorrichtungen und Unteranordnungen mit Pixelelektroden.
DE69419472T2 (de) Dünnschichttransistor und diesen transistor gebrauchende anzeige.
DE69434450T2 (de) Dünnfilm-Halbleiterbauelement zur Sichtanzeige und dessen Herstellungsverfahren
DE69309583T2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE68929091T2 (de) Tafel mit aktiver Matrix
DE68921567T2 (de) Flüssigkristallanzeigetafel mit verminderten Pixeldefekten.
DE69009298T2 (de) Hochspannungs-Dünnschichttransistor mit zweitem Gate.
DE3130407A1 (de) Aktivmatrixanordnung fuer eine anzeigevorrichtung
DE19712233A1 (de) Flüssigkristallanzeige und Herstellungsverfahren dafür
DE102006060734B4 (de) Flüssigkristalldisplay und Verfahren zu dessen Herstellung
DE68923789T2 (de) Optische halbleitervorrichtung mit einer nulldurchgangsfunktion.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee