DE69706910T2 - Herstellungsverfahren einer T-förmigen Gate-Elektrode in einem Halbleiterbauelement, und die T-förmige Gate-Elektrode - Google Patents

Herstellungsverfahren einer T-förmigen Gate-Elektrode in einem Halbleiterbauelement, und die T-förmige Gate-Elektrode

Info

Publication number
DE69706910T2
DE69706910T2 DE69706910T DE69706910T DE69706910T2 DE 69706910 T2 DE69706910 T2 DE 69706910T2 DE 69706910 T DE69706910 T DE 69706910T DE 69706910 T DE69706910 T DE 69706910T DE 69706910 T2 DE69706910 T2 DE 69706910T2
Authority
DE
Germany
Prior art keywords
photoresist layer
gate electrode
shaped gate
photoresist
gate opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69706910T
Other languages
English (en)
Other versions
DE69706910D1 (de
Inventor
Koji Monden
Hidehiko Sasaki
Yasushi Yokoi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of DE69706910D1 publication Critical patent/DE69706910D1/de
Application granted granted Critical
Publication of DE69706910T2 publication Critical patent/DE69706910T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/949—Energy beam treating radiation resist on semiconductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

    HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung betrifft ein Herstellungsverfahren für eine T-förmige Gate-Elektrode in einem Halbleiterbauelement, wobei das Verfahren die folgenden Schritte umfaßt: 1) Ausbilden einer ersten Photolackschicht auf einem Halbleitersubstrat, auf dem Source- und Drain-Elektroden vorgesehen sind; 2) Ausbilden einer ersten Gate-Öffnung auf der ersten Photolackschicht zwischen den Source- und Drain-Elektroden; 3) Verformen der ersten Photolackschicht durch Brennen; 4) Ausbilden einer zweiten Photolackschicht über der ersten Photolackschicht und der ersten Gate-Öffnung; 5) Ausbilden einer zweiten Gate-Öffnung auf der zweiten Photolackschicht über der ersten Gate-Öffnung, wobei die zweite Gate-Öffnung größer ist als die erste Gate-Öffnung; 6) Abscheiden von Elektrodenmetall zur Ausbildung der T-förmigen Gate-Elektrode auf der zweiten Gate-Öffnung; und 7) Entfernen der ersten und zweiten Photolackschicht.
  • Um die Leistungsfähigkeit eines Feldeffekttransistors oder dergleichen zu verbessern, muß die Länge einer Gate-Elektrode verringert werden. Wenn man jedoch einfach eine dünne Gate- Elektrode herstellt, wird dadurch der Gate-Widerstand erhöht, was die Transistoreigenschaften zunehmend verschlechtert. Demzufolge wurde ein Aufbau einer T-förmigen Gate-Elektrode verwendet, bei dem die Gate-Länge verringert und die Querschnittsfläche des Gate vergrößert ist, um einen Anstieg des Gate-Widerstands zu verhindern.
  • In Fig. 2A bis 2G ist ein Verfahren zur Ausbildung einer T- förmigen Gate-Elektrode mit zwei herkömmlichen Photolackschichten dargestellt.
  • Gemäß Fig. 2A wird eine Source/Drain-Elektrode 2 auf einem Halbleitersubstrat 1 ausgebildet, und anschließend wird eine erste Photolackschicht 3 ausgebildet. Gemäß Fig. 2B wird Bestrahlungslicht 5 durch eine Photomaske 4 geschickt, um die erste Photolackschicht 3 zu belichten, und anschließend wird eine erste Gate-Öffnung 6 ausgebildet, indem die belichtete erste Photolackschicht 3 entwickelt wird. Im Anschluß daran wird gemäß Fig. 2C die erste Photolackschicht 3 durch Brennen, zum Beispiel 3 Minuten bei 180ºC, verformt, und gemäß Fig. 2D wird eine zweite Photolackschicht 7 ausgebildet, und Bestrahlungslicht 9 wird durch eine Photomaske 8 geschickt, um die zweite Photolackschicht 7 zu belichten. Anschließend wird gemäß Fig. 2E eine zweite Gate-Öffnung 10 ausgebildet, indem die belichtete zweite Photolackschicht 7 entwickelt wird.
  • Schließlich wird gemäß Fig. 2F Gateelektrodenmetall 11 auf der gesamten Oberfläche der zweiten Photolackschicht 7 abgeschieden, und gemäß Fig. 2G wird anschließend mit Hilfe einer Abhebetechnik zum Lösen der ersten Photolackschicht 3 und der zweiten Photolackschicht 7 das Gateelektrodenmetall 11 entfernt, um eine T-förmige Gate-Elektrode herzustellen. Bei dem obigen Verfahren ist es wesentlich, die erste Photolackschicht 3 zu brennen, damit sie aushärtet (der in Fig. 2C gezeigte Schritt), nachdem die erste Photolackschicht 3 mit einem solchen Muster versehen wurde, daß die Breite der ersten Gate-Öffnung 6 in der ersten Photolackschicht 3 nach dem Brennen konstant ist.
  • Durch das Brennen kommt es jedoch zu einer Verformung der ersten Photolackschicht 3, was die Form der letztendlich erhaltenen Gate-Elektrode stark beeinflußt. Mit anderen Worten, ein Anstiegswinkel β (in Fig. 2G dargestellt) der Gate- Elektrode wird bestimmt durch die Form der ersten Photolackschicht 3. Wenn sich also die erste Photolackschicht 3 verformt, wird der Anstiegswinkel β kleiner, so daß der Abstand zwischen der Gate-Elektrode 12 und dem Halbleitersubstrat 1 bis auf den Kontaktabschnitt derselben schmäler wird. Es ist daher schwierig, eine T-förmige Gate-Elektrode in einem Halbleiterbauelement zu erhalten, die einen großen Anstiegswinkel von insbesondere 30 Grad oder mehr hat.
  • Bei der T-förmigen Gate-Elektrode hat der Zwischenraum zwischen der Elektrode 12 und dem Halbleiter 1 eine Kapazität, nämlich die sogenannte Parasitärkapazität. Durch Vergrößern des Abstandes zwischen der Gate-Elektrode 12 und dem Halbleitersubstrat 1 wird die Parasitärkapazität verringert, d. h. die Transistoreigenschaften wie Grenzfrequenz und so weiter werden verbessert. Mit anderen Worten, durch Verformung der ersten Photolackschicht 3 wird die Parasitärkapazität erhöht, d. h. die Transistoreigenschaften werden verschlechtert.
  • Als Mittel zum Verhindern der Verformung der ersten Photolackschicht 3 kann ein UV-Härtungsverfahren verwendet werden, bei dem UV-Licht zu der ersten Photolackschicht 3 geschickt wird, damit diese schon im voraus nach dem in Fig. 2B gezeigten Schritt härtet. Das UV-Härtungsverfahren ist jedoch nicht vorzuziehen, weil es teure Geräte und eine lange Verarbeitungszeit erfordert, was die Kosten der Herstellung von Halbleiterbauelementen erhöht.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Demnach ist es eine Aufgabe der vorliegenden Erfindung, ein Herstellungsverfahren für eine T-förmige Gate-Elektrode der obengenannten Art bereitzustellen, bei dem die Verformung einer ersten Photolackschicht verhindert wird und die T-förmige Gate-Elektrode mit verringerter Parasitärkapazität ohne weiteres ausgebildet wird.
  • Gemäß der Erfindung wird die obengenannte Aufgabe gelöst durch Bereitstellen eines Herstellungsverfahrens der obengenannten Art, das dadurch gekennzeichnet ist, daß zwei Scheinöffnungen auf der ersten Photolackschicht in der Nähe beider Seiten der ersten Gate-Öffnung ausgebildet sind, und zwei erste konvexe Photolackabschnitte ausgebildet werden, wenn die erste Photolackschicht durch Brennen verformt wird. Bei dem oben beschriebenen Herstellungsverfahren kann eine Abhebetechnik ausgeführt werden, um die erste und zweite Photolackschicht zu entfernen.
  • Vorzugsweise haben die ersten konvexen Photolackabschnitte ein solches Muster, daß die T-förmige Gate-Elektrode analog einer V-Form ausgebildet wird.
  • Die T-förmige Gate-Elektrode kann so ausgebildet werden, daß ein Anstiegswinkel derselben mindestens 30 Grad zur Oberfläche des Halbleitersubstrats beträgt. Vorzugsweise beträgt der Anstiegswinkel der T-förmigen Gate-Elektrode mindestens 45 Grad. Die zweite Photolackschicht kann bei einer Temperatur gebrannt werden, die niedriger ist als eine Temperatur, bei der die erste Photolackschicht gebrannt wird. Das mit der T-förmigen Gate-Elektrode versehene Halbleiterbauelement kann ein Feldeffekttransistor sein.
  • Gemäß der Erfindung kann durch Ausbilden der Scheinöffnungen in der Nähe beider Seiten der ersten Gate-Öffnung eine Verformung der ersten Photolackschicht verhindert werden, und die steil ansteigenden ersten konvexen Photolackabschnitte können zwischen der ersten Gate-Öffnung und den Scheinöffnungen ausgebildet werden. So ist es möglich, schließlich die T- förmige Gate-Elektrode auszubilden, die einen großen Anstiegswinkel zur Oberfläche des Halbleitersubstrats hat. Der Grund, warum die zweite Photolackschicht vorzugsweise bei einer Temperatur gebrannt wird, die niedriger ist als eine Temperatur, bei der die erste Photolackschicht gebrannt wird, liegt darin, daß eine Vermischung der ersten Photolackschicht und der zweiten Photolackschicht während des Brennens verhindert werden soll, und daß eine Verformung der ersten Photolackschicht verhindert werden soll.
  • Bei dem Feldeffekttransistor, bei dem die T-förmige Gate- Elektrode einen Anstiegswinkel von mindestens 30 Grad zur Oberfläche des Halbleitersubstrats hat, kann der Abstand zwischen der Gate-Elektrode und dem Halbleitersubstrat bis auf den Kontaktabschnitt derselben vergrößert werden, so daß die Parasitärkapazität verringert werden kann, und es kann schließlich ein Feldeffekttransistor mit bevorzugten Eigenschaften wie zum Beispiel einer Grenzfrequenz und so weiter erhalten werden.
  • Bei dem Feldeffekttransistor, bei dem die T-förmige Gate- Elektrode einen Anstiegswinkel von mindestens 45 Grad hat, kann die Parasitärkapazität weiter verringert werden, um die Eigenschaften des Feldeffekttransistors zu verbessern.
    • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Fig. 1A bis 1G sind graphische Darstellungen zur Veranschaulichung eines Verfahrens zur Herstellung einer T-förmigen Gate-Elektrode unter Verwendung von zwei Photolackschichten gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Fig. 2A bis 2G sind graphische Darstellungen zur Veranschaulichung eines Verfahrens zur Herstellung einer T-förmigen Gate-Elektrode unter Verwendung von zwei herkömmlichen Photolackschichten.
    • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • In Fig. 1A bis 1G ist eine Ausführungsform der vorliegenden Erfindung dargestellt. Die gleichen Bezugszeichen wie jene in Fig. 2A bis 2G bezeichnen die gleichen oder entsprechende Teile. Gemäß Fig. 1A wird nach Ausbildung einer Source/Drain- Elektrode 2 auf einem Halbleitersubstrat 1 zum Beispiel ein positiver Photolack wie PFi26A (hergestellt von Sumitomo Chemical Co., Ltd.) in einer Dicke von ungefähr 1 um durch Schleuderbeschichten aufgetragen, und der aufgetragene Photolack wird 90 Sekunden bei 90ºC gebrannt, um eine erste Photolackschicht 3 auszubilden. Unter Verwendung eines i-Linien- Steppers, mit dem Bestrahlungslicht 5 auf die erste Photolackschicht 3 durch eine Photomaske 4' mit einem Gate-Muster und einem Scheinmuster mit einer Musterbreite von 0,5 um geschickt wird, wird anschließend die erste Photolackschicht 3 belichtet.
  • Gemäß Fig. 1B werden anschließend durch Entwickeln der ersten Photolackschicht 3 mit einem gewöhnlichen alkalischen Entwickler (zum Beispiel SD-1, hergestellt von Tokuyamasotatsu Co., Ltd.) eine erste Gate-Öffnung 6 und Scheinöffnungen 6' in der ersten Photolackschicht 3 ausgebildet. Um die Verformung der Photolackschicht während des Brennens in einem anschließenden Schritt gemäß Fig. 1C mit Hilfe der Oberflächenspannung zu verhindern, ist das Muster der ersten Photolackschicht so ausgebildet, daß zum Beispiel bei einer Breite der ersten Gate-Öffnung 6 von 0,5 um der Abstand zwischen der ersten Gate-Öffnung 6 und der Scheinöffnung 6' dementsprechend auf ungefähr 3 um eingestellt wird. Die Breite der Scheinöffnung 6' kann willkürlich sein.
  • Gemäß Fig. 1C wird die erste Photolackschicht 3 gebrannt. Die erste Photolackschicht 3 wird 15 Minuten bei 180ºC in einem Umluftofen oder 3 Minuten bei 180ºC mittels einer Heizplatte gebrannt. Durch das Brennen wird die erste Photolackschicht 3 weich, aber ihre Oberflächenspannung bildet konvexe Formen (Fig. 1C), die zwischen der ersten Gate-Öffnung und den Scheinöffnungen steil ansteigen, was aber nicht zu der herkömmlichen breiten Verformung gemäß Fig. 2C führt.
  • In der nachstehenden Tabelle 1 ist die Beziehung der Dicke der ersten Photolackschicht 3 und des Abstands zwischen der ersten Gate-Öffnung 6 und der Scheinöffnung 6' zu einem Anstiegswinkel α in einer T-förmigen Gate-Elektrode dargestellt, wenn die erste Gate-Öffnung 6 0,5 um breit ist. Wie aus der folgenden Tabelle 1 hervorgeht, kann durch Steuern der Dicke der ersten Photolackschicht 3 und des Abstands zwischen der ersten Gate-Öffnung 6 und der Scheinöffnung 6' der Anstiegswinkel α in der T-förmigen Gate-Elektrode gesteuert werden.
  • Wenn die Gate-Elektrode ohne die Scheinöffnungen 6' unter denselben Bedingungen wie in Tabelle 1 hergestellt wurde, betrug der Anstiegswinkel α 25º. Tabelle 1
  • Gemäß Fig. 1D wird anschließend, ähnlich wie bei dem herkömmlichen Verfahren, eine zweite Photolackschicht 7 so ausgebildet, daß sie die erste Gate-Öffnung umfaßt und über den steil ansteigenden ersten konvexen Photolackabschnitten liegt, und Bestrahlungslicht 9 wird durch eine Photomaske 8 geschickt, um die zweite Photolackschicht 7 zu belichten. Da die zweite Photolackschicht 7 vorzugsweise die Form eines Überhangs hat (Fig. 1E), bei dem sich nach der Entwicklung leicht eine Abhebetechnik ausführen läßt, besteht die zweite Photolackschicht 7 vorzugsweise aus AZ5214E (hergestellt von Hoechst Ltd.), mit dem sich die Form des Überhangs leicht herstellen läßt.
  • Gemäß Fig. 1E wird nach einem herkömmlichen Entwicklungsverfahren eine zweite Gate-Öffnung 10, die größer ist als die erste Gate-Öffnung 6, auf der zweiten Photolackschicht 7 über der ersten Gate-Öffnung 6 ausgebildet. Wie oben erwähnt, hat die zweite Photolackschicht 7 vorzugsweise die Form eines Überhangs.
  • Gemäß Fig. 1F wird anschließend auf den Seiten der konvexen Abschnitte der ersten Photolackschicht 3, die vom Boden der ersten Gate-Öffnung 6 durch die zweite Gate-Öffnung 10 steil ansteigen, ein Gateelektrodenmetall 11 durch Vakuumaufdampfen aufgebracht, so daß es Ti in einer Dicke von 100 nm, Pt in einer Dicke von 50 nm und Au in einer Dicke von 300 nm umfaßt.
  • Gemäß Fig. 1G werden schließlich die erste Photolackschicht 3 und die zweite Photolackschicht 7 nach der sogenannten Abhebetechnik gelöst und mit Hilfe eines organischen Lösemittels oder dergleichen entfernt, und das Gateelektrodenmetall 11 auf der zweiten Photolackschicht 7 wird entfernt, um eine T- förmige Gate-Elektrode 12' bereitzustellen, die im Vergleich zu dem herkömmlichen Aufbau einen großen Anstiegswinkel hat.
  • Gemäß dieser Ausführungsform kann die unerwünschte Verformung einer ersten Photolackschicht 3 beim Brennen nach Ausbildung der ersten Photolackschicht 3 verhindert werden. Nach dem Brennen kann die erste Photolackschicht 3 konvexe Formen aufweisen, die zwischen der ersten Gate-Öffnung 6 und den Scheinöffnungen 6' steil ansteigen, und der Anstiegswinkel α der schließlich erhaltenen T-förmigen Gate-Elektrode kann stärker vergrößert werden als der Anstiegswinkel β der herkömmlichen T-förmigen Gate-Elektrode. Infolgedessen kann die zwischen dem Halbleitersubstrat 1 und der Gate-Elektrode 12' erzeugte Parasitärkapazität verringert werden. Außerdem erfordert das Verfahren gemäß dieser Ausführungsform kein teures UV-Härtungsverfahren, so daß die oben beschriebenen Vorteile zu denselben Kosten wie bei dem herkömmlichen Herstellungsverfahren erzielt werden können.

Claims (7)

1. Verfahren zur Herstellung einer T-förmigen Gate- Elektrode (2') in einem Halbleiterbauelement, wobei das Verfahren die folgenden Schritte umfaßt:
1) Ausbilden einer ersten Photolackschicht (3) auf einem Halbleitersubstrat (1), auf dem Source- und Drain-Elektroden (2) vorgesehen sind,
2) Ausbilden einer ersten Gate-Öffnung (6) auf der ersten Photolackschicht (3) zwischen den Source- und Drain-Elektroden (2),
3) Verformen der ersten Photolackschicht (3) durch Brennen,
4) Ausbilden einer zweiten Photolackschicht (7) über der ersten Photolackschicht (3) und der ersten Gate-Öffnung (6),
5) Ausbilden einer zweiten Gate-Öffnung (10) auf der zweiten Photolackschicht (7) über der ersten Gate- Öffnung (6), wobei die zweite Gate-Öffnung (10) größer ist als die erste Gate-Öffnung (6),
6) Abscheiden von Elektrodenmetall (11) zur Ausbildung der T-förmigen Gate-Elektrode (12') auf der zweiten Gate-Öffnung (10), und
7) Entfernen der ersten und zweiten Photolackschicht (3, 7),
dadurch gekennzeichnet, daß
zwei Scheinöffnungen (6') auf der ersten Photolackschicht (3) in der Nähe beider Seiten der ersten Gate- Öffnung (6) ausgebildet sind, und zwei erste konvexe Photolackabschnitte ausgebildet werden, wenn die erste Photolackschicht (3) durch Brennen verformt wird.
2. Verfahren zur Herstellung einer T-förmigen Gate- Elektrode (12') in einem Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß eine Abhebetechnik angewandt wird, um die erste und zweite Photolackschicht (3, 7) zu entfernen.
3. Verfahren zur Herstellung einer T-förmigen Gate- Elektrode (12') in einem Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die ersten konvexen Photolackabschnitte ein solches Muster haben, daß die T-förmige Gate-Elektrode (12') analog einer V- Form ausgebildet wird.
4. Verfahren zur Herstellung einer T-förmigen Gate- Elektrode (12') in einem Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, daß die T-förmige Gate-Elektrode (12') so ausgebildet wird, daß ein Anstiegswinkel derselben mindestens 30 Grad zur Oberfläche des Halbleitersubstrats (1) beträgt.
5. Verfahren zur Herstellung einer T-förmigen Gate- Elektrode (12') in einem Halbleiterbauelement nach Anspruch 4, dadurch gekennzeichnet, daß der Anstiegswinkel der T-förmigen Gate-Elektrode (12') mindestens 45 Grad beträgt.
6. Verfahren zur Herstellung einer T-förmigen Gate- Elektrode (12') in einem Halbleiterbauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die zweite Photolackschicht (7) bei einer Temperatur gebrannt wird, die niedriger ist als eine Temperatur, bei der die erste Photolackschicht (3) gebrannt wird.
7. Verfahren zur Herstellung einer T-förmigen Gate- Elektrode (12') in einem Halbleiterbauelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß das Halbleiterbauelement ein Feldeffekttransistor ist.
DE69706910T 1996-04-10 1997-04-04 Herstellungsverfahren einer T-förmigen Gate-Elektrode in einem Halbleiterbauelement, und die T-förmige Gate-Elektrode Expired - Lifetime DE69706910T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8088010A JPH09283621A (ja) 1996-04-10 1996-04-10 半導体装置のｔ型ゲート電極形成方法およびその構造

Publications (2)

Publication Number Publication Date
DE69706910D1 DE69706910D1 (de) 2001-10-31
DE69706910T2 true DE69706910T2 (de) 2002-03-28

Family

ID=13930864

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69706910T Expired - Lifetime DE69706910T2 (de) 1996-04-10 1997-04-04 Herstellungsverfahren einer T-förmigen Gate-Elektrode in einem Halbleiterbauelement, und die T-förmige Gate-Elektrode

Country Status (5)

Country Link
US (1) US5804474A (de)
EP (1) EP0801418B1 (de)
JP (1) JPH09283621A (de)
KR (1) KR100239994B1 (de)
DE (1) DE69706910T2 (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1303792B1 (de) 2000-07-16 2012-10-03 Board Of Regents, The University Of Texas System Hoch auflösende ausrichtungsverfahren und entsprechende systeme für die präge-lithographie
WO2002006902A2 (en) 2000-07-17 2002-01-24 Board Of Regents, The University Of Texas System Method and system of automatic fluid dispensing for imprint lithography processes
US6524937B1 (en) * 2000-08-23 2003-02-25 Tyco Electronics Corp. Selective T-gate process
KR101031528B1 (ko) * 2000-10-12 2011-04-27 더 보드 오브 리전츠 오브 더 유니버시티 오브 텍사스 시스템 실온 저압 마이크로- 및 나노- 임프린트 리소그래피용템플릿
JP2003240997A (ja) * 2002-02-21 2003-08-27 Fujitsu Ltd 空間反射型構造を有する光集積回路の製造方法
JP3742030B2 (ja) 2002-04-23 2006-02-01 富士通株式会社 平面光導波回路デバイスの製造方法
US6932934B2 (en) * 2002-07-11 2005-08-23 Molecular Imprints, Inc. Formation of discontinuous films during an imprint lithography process
US7077992B2 (en) 2002-07-11 2006-07-18 Molecular Imprints, Inc. Step and repeat imprint lithography processes
US8349241B2 (en) 2002-10-04 2013-01-08 Molecular Imprints, Inc. Method to arrange features on a substrate to replicate features having minimal dimensional variability
US6871558B2 (en) 2002-12-12 2005-03-29 Molecular Imprints, Inc. Method for determining characteristics of substrate employing fluid geometries
US7906180B2 (en) * 2004-02-27 2011-03-15 Molecular Imprints, Inc. Composition for an etching mask comprising a silicon-containing material
US7906058B2 (en) 2005-12-01 2011-03-15 Molecular Imprints, Inc. Bifurcated contact printing technique
US7803308B2 (en) 2005-12-01 2010-09-28 Molecular Imprints, Inc. Technique for separating a mold from solidified imprinting material
CN101535021A (zh) 2005-12-08 2009-09-16 分子制模股份有限公司 用于衬底双面图案形成的方法和***
US7670530B2 (en) 2006-01-20 2010-03-02 Molecular Imprints, Inc. Patterning substrates employing multiple chucks
JP5306989B2 (ja) 2006-04-03 2013-10-02 モレキュラー・インプリンツ・インコーポレーテッド 複数のフィールド及びアライメント・マークを有する基板を同時にパターニングする方法
US8142850B2 (en) 2006-04-03 2012-03-27 Molecular Imprints, Inc. Patterning a plurality of fields on a substrate to compensate for differing evaporation times
US8850980B2 (en) 2006-04-03 2014-10-07 Canon Nanotechnologies, Inc. Tessellated patterns in imprint lithography
US7802978B2 (en) 2006-04-03 2010-09-28 Molecular Imprints, Inc. Imprinting of partial fields at the edge of the wafer
US7547398B2 (en) 2006-04-18 2009-06-16 Molecular Imprints, Inc. Self-aligned process for fabricating imprint templates containing variously etched features
US8012395B2 (en) 2006-04-18 2011-09-06 Molecular Imprints, Inc. Template having alignment marks formed of contrast material
JP2010067692A (ja) * 2008-09-09 2010-03-25 Toshiba Corp 半導体装置及び半導体装置の製造方法
KR20110133828A (ko) * 2010-06-07 2011-12-14 삼성전자주식회사 포토레지스트 패턴 형성 방법
JP2013258368A (ja) * 2012-06-14 2013-12-26 Toshiba Corp 半導体装置
US11682721B2 (en) * 2021-01-20 2023-06-20 Raytheon Company Asymmetrically angled gate structure and method for making same
US11881506B2 (en) * 2021-07-27 2024-01-23 Globalfoundries U.S. Inc. Gate structures with air gap isolation features

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4253888A (en) * 1978-06-16 1981-03-03 Matsushita Electric Industrial Co., Ltd. Pretreatment of photoresist masking layers resulting in higher temperature device processing
US4497684A (en) * 1983-02-22 1985-02-05 Amdahl Corporation Lift-off process for depositing metal on a substrate
JPS63137481A (ja) * 1986-11-28 1988-06-09 Nec Corp 半導体装置の製造方法
US5171718A (en) * 1987-11-27 1992-12-15 Sony Corporation Method for forming a fine pattern by using a patterned resist layer
JPH07111966B2 (ja) * 1989-12-22 1995-11-29 株式会社東芝 半導体装置の製造方法
JPH04360543A (ja) * 1991-06-06 1992-12-14 Mitsubishi Electric Corp 化合物半導体装置の製造方法
JP2735718B2 (ja) * 1991-10-29 1998-04-02 三菱電機株式会社 化合物半導体装置及びその製造方法
US5300403A (en) * 1992-06-18 1994-04-05 International Business Machines Corporation Line width control in a radiation sensitive polyimide
JP3119957B2 (ja) * 1992-11-30 2000-12-25 株式会社東芝 半導体装置の製造方法
JPH0815161B2 (ja) * 1993-03-03 1996-02-14 日本電気株式会社 半導体装置の製造方法
JP2565119B2 (ja) * 1993-11-30 1996-12-18 日本電気株式会社 パターン形成方法
JP3077524B2 (ja) * 1994-09-12 2000-08-14 株式会社村田製作所 半導体装置の製造方法
KR0135024B1 (en) * 1994-11-15 1998-04-20 Korea Electronics Telecomm Fabrication method of self-aligned t-gare gaas metal semiconductor field effect transistor
US5648198A (en) * 1994-12-13 1997-07-15 Kabushiki Kaisha Toshiba Resist hardening process having improved thermal stability

Also Published As

Publication number Publication date
KR100239994B1 (ko) 2000-01-15
DE69706910D1 (de) 2001-10-31
EP0801418A2 (de) 1997-10-15
JPH09283621A (ja) 1997-10-31
EP0801418B1 (de) 2001-09-26
US5804474A (en) 1998-09-08
EP0801418A3 (de) 1998-07-29

Similar Documents

Publication Publication Date Title
DE69706910T2 (de) Herstellungsverfahren einer T-förmigen Gate-Elektrode in einem Halbleiterbauelement, und die T-förmige Gate-Elektrode
DE2547792C3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE69717356T2 (de) Verfahren zur Herstellung von Heteroübergang-Bipolartransistoren mit hoher Verstärkung
DE69023976T2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit einem T-Gate.
EP0030640B1 (de) Verfahren zum Anbringen einer selbstausrichtenden Gateelektrode in einem V-Metalloxid-Feldeffekttransistor
DE19525745B4 (de) Verfahren zur Bildung eines Abdeckungsmusters
EP0286708B1 (de) Verfahren zur Herstellung von Kontaktöffnungen in einer Doppellagenisolation
DE3781191T2 (de) Verfahren zur herstellung einer integrierten schaltungshalbleiteranordnung unter verwendung eines lithographieschrittes.
DE1967363C2 (de)
WO1996001483A1 (de) Mikromechanisches bauelement und herstellungsverfahren
DE4132150C2 (de) Feldemissionselement und Verfahren zu dessen Herstellung
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
DE69823529T2 (de) Mehrstufige leitende schwarzmatrix
DE69326269T2 (de) Herstellungsverfahren von Kontaktöffnungen in integrierten Schaltungen
DE2903872C2 (de) Verfahren zur Ausbildung von Mustern mittels Maskenbedampfungstechnik
DE3933965A1 (de) Mesfet und verfahren zu dessen herstellung
DE69224423T2 (de) Leitfähige Muster-Schichtstruktur und Verfahren zur Herstellung der leitfähigen Muster-Schichtstruktur
EP0105189B1 (de) Verfahren zum Herstellen von Metallelektroden unterschiedlicher Dicke für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente wie Thyristoren
DE3424085C2 (de)
DE2020531C2 (de) Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren
DE3538855A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE102019209065B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE69507924T2 (de) Herstellungsverfahren für eine anordnung, wobei ein längsträger mit leiterbahnen zur elektrischen kontaktierung eines halbleiterelements versehen ist
DE3421127A1 (de) Verfahren zum herstellen einer halbleiteranordnung
EP0480313B1 (de) Verfahren zur Herstellung von T-Gate-Elektroden

Legal Events

Date Code Title Description
8364 No opposition during term of opposition