JP3742030B2 - 平面光導波回路デバイスの製造方法 - Google Patents
平面光導波回路デバイスの製造方法 Download PDFInfo
- Publication number
- JP3742030B2 JP3742030B2 JP2002120665A JP2002120665A JP3742030B2 JP 3742030 B2 JP3742030 B2 JP 3742030B2 JP 2002120665 A JP2002120665 A JP 2002120665A JP 2002120665 A JP2002120665 A JP 2002120665A JP 3742030 B2 JP3742030 B2 JP 3742030B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- patterns
- optical waveguide
- pattern
- waveguide circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12166—Manufacturing methods
- G02B2006/12176—Etching
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Optical Integrated Circuits (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は可変光アッテネータ（ＶＯＡ）、光モジュレータ、光スイッチ等の平面光導波回路デバイス及びその製造方法に関する。
【０００２】
【従来の技術】
通信容量増大に伴い、より大規模な光伝送路システムを実現するため、光デバイスにもより一層の高集積化、多チャンネル化が望まれている。このような需要に応える光デバイスとして、平面光導波回路（Ｐｌａｎａｒ・Ｌｉｇｈｔｗａｖｅ・Ｃｉｒｃｕｉｔ）デバイス（ＰＬＣデバイス）がある。
【０００３】
ＰＬＣデバイスの製造には、膜を堆積しこれをエッチングする等の半導体製造プロセスが利用可能であり、ウエハー一括処理が可能なため量産性に優れている。更に、駆動部の無いデバイス構成が可能なため安定性にも優れている。
【０００４】
ＰＬＣデバイスの製造方法は以下の通りである。まず、Ｓｉ基板上にＣＶＤ法によりアンダークラッド層を堆積する。次いで、アンダークラッド層上にＣＶＤ法によりコア層を堆積する。
【０００５】
次いで、フォトリソグラフィ及び反応性イオンエッチング（ＲＩＥ）によりコア層をエッチングして、コアを形成する。更に、ＣＶＤ法によりコアを埋め込むようにアンダークラッド層上にオーバクラッド層を堆積する。なお、アンダークラッド、コア、オーバクラッドはＳｉＯ2にＢ，Ｐ，Ｇｅ等を添加し、屈折率を変化させた膜で構成される。
【０００６】
コア上にオーバクラッド層を堆積するため、オーバクラッド層表面にコアの凸形状が転写される。この凸形状は、オーバクラッド層堆積後の熱処理条件（高温度化及び長時間化）により平坦化可能であるが、このような熱処理はコア形状を変形、コア位置ずれを引き起こすため、光デバイス特性を劣化させる要因となる。
【０００７】
よって、光デバイス特性とＰＬＣデバイス表面の平坦化を両立することは難しく、又研磨等による平坦化は製造プロセスを複雑にするため、特に外部信号（電気信号）により光を制御するＰＬＣデバイスにおいては、コア上の凸形状を有するクラッド層表面に精度の高い配線パターンを形成する技術が望まれている。
【０００８】
凸形状を有するＰＬＣ表面上に配線パターンを形成する光デバイスとしては、例えば熱光学効果を利用した可変光アッテネータ（ＶＯＡ）がある。ＶＯＡは、コア上部のオーバクラッド上に薄膜ヒーターを形成し、この薄膜ヒーターに電力を印加することにより、熱光学効果によるコア屈折率変化で光の位相を制御し、光の干渉現象を利用して減衰量を制御するタイプの光デバイスである。
【０００９】
薄膜ヒーター等の配線パターンを形成する方法には、主にドライエッチング、ウェットエッチング、リフトオフ法の３つが考えられる。エッチングによる配線形成は、材料が限定されてしまうという決定的な欠点を持つ。
【００１０】
一方、リフトオフ法は蒸着可能又はスパッタ可能な材料であれば全て配線形成が可能であるため、材料選択自由度が高く、且つＲＩＥ装置等の特別な装置を必要としないという優れた利点がある。
【００１１】
リフトオフ法によるＶＯＡの薄膜ヒーター形成方法は以下の通りである。まず、クラッドとこのクラッド中に埋め込まれたコアから形成される平面光導波回路（ＰＬＣ）上にフォトレジストを塗布し、このフォトレジストを所定温度でプリベーキングする。
【００１２】
次いで、このフォトレジストを露光してコアに対応する部分のフォトレジストを現像により除去する。次いで、所定温度でポストベーキングした後、Ｔｉ／Ｐｔ等の薄膜ヒーター材料を一様に堆積し、有機溶剤でレジストを除去すると、コアに対応するクラッド上に薄膜ヒーターが形成される。
【００１３】
【発明が解決しようとする課題】
リフトオフ法による薄膜ヒーター等の配線形成では、フォトレジストのベーキングや蒸着膜堆積時の応力によりレジスト収縮が起こる。このレジスト収縮はパターン間のレジストの厚さ及びレジストの長さに強く依存し、ランダムな凸部を有するクラッド上に配線パターンを形成する場合、各ヒーターパターン間のレジスト長のみならず、レジストの厚さも不均一となる。
【００１４】
よって、平坦なクラッド上に配線パターンを形成する場合に比べてパターン寸法のばらつきが顕著となり、デバイスチップの歩留まりを劣化させる。
【００１５】
これを図１を参照して更に説明する。基板２上にクラッド６及びコア８から構成される光導波回路４が形成されている。光導波回路４上にフォトレジスト１０を塗布し、フォトレジスト１０のベーキング及びパターニングを行うと、レジスト収縮が発生する。このレジスト収縮は蒸着膜堆積時の応力により加速される。
【００１６】
よって、所望のレジストパターン寸法は図１でａ＝ｂ＝ｃであるが、実際にはレジスト収縮のため、ａ＜ｂ，ｃとなる。これは図１において、中央部分のレジストの体積よりも両端部分のレジストの体積が大きいため、レジスト１０が両端部分でより大きな収縮を起こすためである。
【００１７】
特に、ＶＯＡにおいては、効率的にコアに熱を供給するため、コア上部にコアに対して対称に薄膜ヒーターを配置する必要がある。しかし、図２に示すようにヒーターパターン両側のレジスト１０の体積が異なると、レジスト収縮量が異なるため、薄膜ヒーターを形成すべきヒーターパターンＱの中心位置がコア８の中心の延長線Ｐからずれてしまい、消費電力の増加及びばらつきが発生するという問題があった。
【００１８】
図３は幅３３μｍのマスクを使用してヒーターを形成した時の、レジスト長とヒーター線幅との関係を示している。図３から明らかなように、レジスト長が大きくなるほど、ヒーター線幅が増加している。これはレジスト長が大きくなるほどレジスト収縮が大きくなるためだと考えられる。
【００１９】
図４はレジスト長とウエハー面内ヒーター線幅のばらつきの関係を示している。図４から明らかなように、レジスト長が増加すると、ウエハー面内ヒーター線幅のばらつきも大きくなっている。
【００２０】
よって、本発明の目的は、正規パターンの形成位置及び寸法精度を向上した平面光導波回路デバイスを提供することである。
【００２１】
本発明の他の目的は、リフトオフ配線プロセスにおけるレジスト収縮を抑制し、正規パターンの形成位置及び寸法精度を向上可能な平面光導波回路デバイスの製造方法を提供することである。
【００２５】
【課題を解決するための手段】
本発明によると、平面光導波回路デバイスの製造方法であって、基板上にアンダークラッド層を堆積し、前記アンダークラッド層上にコア層を堆積し、前記コア層をエッチングして複数のコアを形成し、前記複数のコアを覆うように前記アンダークラッド層上にオーバクラッド層を堆積し、前記オーバクラッド層上にリフトオフ用マスク層を形成し、前記各コアに対応する複数の第１開口パターンと該各第１開口パターンの少なくとも片側に該第１開口パターンから離間したダミーパターン形成用の複数の第２開口パターンとを形成するように、前記リフトオフ用マスク層をパターニングし、前記リフトオフ用マスク層上に導電性の配線パターン材料層を堆積し、パターニングされた前記リフトオフ用マスク層を剥離することにより、前記配線パターン材料層から形成された前記各コアに対応する複数の配線パターンと該各配線パターンの少なくとも片側に該配線パターンから離間して形成された複数のダミーパターンとを形成する、各ステップからなり、前記複数のダミーパターンは、前記各配線パターンと前記各ダミーパターンの間のリフトオフ用マスク層の体積が概略等しくなるような位置に形成されていることを特徴とする平面光導波回路デバイスの製造方法が提供される。
【００２７】
好ましくは、複数の第１パターンの各々及び複数の第２パターンの各々は、Ｔｉ，Ｐｔ，Ｎｉ，Ｒｈ，Ｃｒ，Ｔａ2Ｎから成る群から選択される物質若しくはその合金から形成されている。リフトオフ用マスク層はフォトレジスト等剥離可能な有機溶剤から構成される。
【００２８】
【発明の実施の形態】
図５を参照すると、Ｓｉウエハー１２内のＶＯＡチップ１４のレイアウトの一例が示されている。良く知られているように成膜、エッチング等の全てのプロセスをウエハー１２の状態で行い、完成後に個々のチップ１４に切り分ける。
【００２９】
図６は２段ＭＺＩ型アレイ可変光アッテネータチップ（ＶＯＡチップ）のレイアウトを示している。高い消光比を得るため、マッハツェンダ干渉型（ＭＺＩ）タイプのＶＯＡ１６を２個直列に接続している。
【００３０】
図７は本発明実施形態のＶＯＡ１６の拡大図であり、図８は図７の８−８線断面図である。Ｓｉ基板１８上にクラッド２２中にコア２４，２６が埋め込まれて構成される光導波回路２０が形成されている。
【００３１】
図７で符号２８，３０は３ｄＢ方向性結合器を示している。コア２４真上のクラッド２２上にはＴｉ／Ｐｔから成る薄膜ヒーター３２が形成されている。同様に、コア２６真上のクラッド２２上にはＴｉ／Ｐｔから成る薄膜ヒーター３４が形成されている。
【００３２】
３６，３８，４０はダミーパターンであり、同じくＴｉ／Ｐｔから形成されている。最も外側に位置するダミーパターン４０は他のダミーパターン３６，３８よりも広い幅を有している。これは後で説明するように、薄膜ヒーター３２，３４形成時のフォトレジストの収縮量を考慮してのことである。
【００３３】
Ｔｉはクラッド２２との密着材として使用する。よって、薄膜ヒーター３２，３４及びダミーパターン３６，３８，４０は、クラッド２２上にまずＴｉを堆積し、その上にＰｔを堆積する。
【００３４】
薄膜ヒーター３２，３４及びダミーパターン３６，３８，４０をＴｉ，Ｎｉ，Ｒｈ，Ｃｒ，又はＴａ2Ｎから成る群から選択される物質若しくはその合金から形成するようにしても良い。
【００３５】
薄膜ヒーター３２は一対の電極３３に接続されており、薄膜ヒーター３４も一対の電極３５に接続されている。電極３３，３５は例えばＴｉ／Ａｕから形成されている。
【００３６】
コア２６の一端に入射した信号光は方向性結合器２８で例えば５０対５０に分岐され、それぞれコア２４，２６伝搬する。薄膜ヒーター３２，３４に電力を印加することにより、熱光学効果によりコア２４，２６の屈折率が変化し、それに伴いコア２４，２６を伝搬する信号光の位相が変化する。
【００３７】
コア２４，２６を伝搬する信号光の位相の変化に応じて方向性結合器３０の出射側における分岐比が変化するため、薄膜ヒーター３２，３４に投入する電力を制御することにより、第１出射光に対する第２出射光の割合を制御することができる。よって、入射光パワーに対する第１出射光又は第２出射光パワーを薄膜ヒーター３２，３４に投入する電力に応じて減衰させることができる。
【００３８】
次に、図９（Ａ）〜図１０（Ｄ）を参照して、本発明実施形態の平面光導波回路デバイスの製造方法について説明する。まず、図９（Ａ）に示すように、Ｓｉ基板４２上にＣＶＤ法によりアンダークラッド層４４を堆積する。次いで、図９（Ｂ）に示すように、ＣＶＤ法によりコア層４６を堆積する。
【００３９】
次いで、フォトリソグラフィ及び反応性イオンエッチング（ＲＩＥ）によりコア層４６をエッチングして、図９（Ｃ）に示すように、コア４８を形成する。次いで、図９（Ｄ）に示すように、ＣＶＤ法によりコア４８を埋め込むようにアンダークラッド層４４上にオーバクラッド層５０を堆積する。コア４８をオーバクラッド層５０で埋め込んだため、オーバクラッド層５０の表面にコア４８に対応した凸部５２が形成される。
【００４０】
次いで、図１０（Ａ）に示すように、コア４８の上部の凸部５２を覆うことのできる程度の厚さにリフトオフ用マスク材としてのフォトレジスト５４を塗布する。フォトレジスト５４はオーバハングを形成可能なフォトレジストが望ましく、例えば、クラリアントジャパン株式会社製のＡＺ５２００ＮＪが使用可能である。
【００４１】
なお、リフトオフ用マスク材はフォトレジストに限られるものでは無い。フォトレジスト５４を塗布後約９０℃でフォトレジスト５４のプリベーキングを行う。
【００４２】
次いで、ヒーターパターン及びダミーパターンを有する露光マスクを使用して、フォトレジスト５４を露光し、マスクパターンをフォトレジスト５４上に転写する。
【００４３】
露光されたフォトレジスト５４を現像すると、図１０（Ｂ）に示すように、ヒーターパターン及びダミーパターンに対応する露光された位置のフォトレジスト５４が除去されたレジストパターン５６が形成される。その後、約１２０℃でフォトレジスト５４をポストベーキングし、レジストパターンが完成する。
【００４４】
ここで、ダミーパターンの位置及び寸法は、光導波回路のレイアウトにより適宜決定される。基本的には、ダミーパターンがヒーターパターンに近いとレジストピンフォール等の欠陥により、蒸着材により形成されたダミーパターンとヒーターが短絡し、コア４８に所望の屈折率変化を与えられなくなる可能性がある。
【００４５】
よって、デバイス特性に影響を与えない程度の間隔、例えば数１０μｍ以上の間隔でダミーパターンを配置することが望ましい。好ましくは、ヒーターパターンと各ダミーパターンの間のフォトレジスト５４の体積が概略等しくなるような位置にダミーパターンを配置する。
【００４６】
このような位置にダミーパターンを配置することにより、デバイス特性に悪影響を与えること無く、フォトレジスト５４のベーキング及びレジストパターン５６上への蒸着膜堆積時の応力によるレジスト収縮量を一様にすることができ、マスクに忠実な寸法で正確な位置にばらつきの少ない薄膜ヒーターを形成することができる。
【００４７】
次いで、図１０（Ｃ）に示すように、レジストパターン５６の上からＴｉ／Ｐｔ等のヒーター材料５８を蒸着或いはスパッタ等により堆積する。ヒーター材料堆積の際、レジストとヒーター材料の熱膨張係数差によるレジスト収縮は、ダミーパターン部でヒーター材料膜が寸断されることにより小さくすることができ、マスクに忠実な寸法で正確な位置にばらつきの少ない薄膜ヒーターを形成することができる。
【００４８】
その後、アセトン若しくはレジスト剥離液等の有機溶剤を使用してレジスト５４を剥離すると、図１０（Ｄ）に示すような薄膜ヒーター６０及びダミーパターン６２，６４を形成することができる。
【００４９】
ダミーパターン６２，６４が薄膜ヒーター６０の両側に形成されているが、上述したように薄膜ヒーター６０と短絡する恐れの無い程度に広い間隔でダミーパターン６２，６４を配置することで、デバイス特性にダミーパターンが悪影響を与えないようにしているため、ダミーパターン６２，６４のエッチング除去等の後工程を必要とせず、そのままデバイスチップ上に残すことができるため、工程の簡素化が可能となる。
【００５０】
電極３３，３５の形成方法は、基本的には薄膜ヒーター３２，３４の形成方法と同様である。即ち、薄膜ヒーター３２，３４形成後、再度リフトオフ用フォトレジストを平面光導波回路上に塗布する。
【００５１】
フォトレジストを所定温度（約９０℃）でプリベークした後、フォトレジストをパターニングする。更に、フォトレジストを所定温度（約１２０℃）でポストベークした後、Ｔｉ／Ａｕ電極材料を平面光導波回路上に蒸着、スパッタ等で一様に堆積し、有機溶剤でレジストを除去して電極３３，３５を形成する。
【００５２】
次に、図１１を参照してダミーパターンによるＶＯＡヒーターの中心位置ずれの補正について説明する。各ヒーターパターン６８と各ダミーパターン７０との間のフォトレジスト５４ａ，５４ｂ，５４ｃの体積が概略等しくなるような位置にダミーパターン７０を配置すると、フォトレジスト５４ａ，５４ｂ，５４ｃの収縮量がほとんど同一となるため、コア４８直上の正確な位置にヒーターパターン６８を形成することができる。
【００５３】
以上説明した実施形態では、本発明をＶＯＡの薄膜ヒーター形成に適用した例について説明したが、本発明はこれに限定されるものでは無く、光変調器、光スイッチ等の他の光導波回路デバイスにも同様に適用可能である。
【００５４】
本発明は以下の付記を含むものである。
【００５５】
（付記１） 平面光導波回路デバイスであって、
基板と、
前記基板上に形成された、クラッドと該クラッド中に埋め込まれたコアとを有する光導波回路と、
前記コアに対応して前記クラッド上に形成された第１パターンと、
前記第１パターンの少なくとも片側に該第１パターンから離間して形成された第２パターンと、
を具備したことを特徴とする平面光導波回路デバイス。
【００５６】
（付記２） 前記第１パターンはＴｉ，Ｐｔ，Ｎｉ，Ｒｈ，Ｃｒ，Ｔａ2Ｎから成る群から選択される物質若しくはその合金から形成される付記１記載の平面光導波路回路デバイス。
【００５７】
（付記３） 前記光導波回路は前記コアの上部の凸形状部分と平面状部分を有しており、
前記第１パターンは前記凸形状部分上に形成されている付記１記載の平面光導波回路デバイス。
【００５８】
（付記４） 前記第２パターンは前記平面状部分上に形成されている付記３記載の平面光導波回路デバイス。
【００５９】
（付記５） 前記第１パターンに接続された一対の電極を更に具備した付記１記載の平面光導波回路デバイス。
【００６０】
（付記６） 平面光導波回路デバイスであって、
基板と、
前記基板上に形成された、クラッドと該クラッド中に埋め込まれた複数のコアとからなる光導波回路と、
前記各コアに対応して前記クラッド上に形成された複数の第１パターンと、
前記各第１パターンの少なくとも片側に該第１パターンから離間して形成された複数の第２パターンと、
を具備したことを特徴とする平面光導波回路デバイス。
【００６１】
（付記７） 前記各第１パターンは、Ｔｉ，Ｐｔ，Ｎｉ，Ｒｈ，Ｃｒ，Ｔａ2Ｎから成る群から選択される物質若しくはその合金から形成される付記６記載の平面光導波回路デバイス。
【００６２】
（付記８） 前記複数の第２パターンの各々は、Ｔｉ，Ｐｔ，Ｎｉ，Ｒｈ，Ｃｒ，Ｔａ2Ｎから成る群から選択される物質から形成され、
最も外側に位置する第２パターンは他の第２パターンよりも広い幅を有している付記７記載の平面光導波回路デバイス。
【００６３】
（付記９） 平面光導波回路デバイスの製造方法であって、
基板上にアンダークラッド層を堆積し、
前記アンダークラッド層上にコア層を堆積し、
前記コア層をエッチングして複数のコアを形成し、
前記複数のコアを覆うように前記アンダークラッド層上にオーバクラッド層を堆積し、
前記オーバクラッド層上にリフトオフ用マスク層を形成し、
前記各コアに対応する複数の第１開口パターンと該各第１開口パターンの少なくとも片側に該第１開口パターンから離間して形成された複数の第２開口パターンとを形成するように、前記リフトオフ用マスク層をパターニングし、
前記リフトオフ用マスク層上に配線パターン材料層を堆積し、
パターニングされた前記リフトオフ用マスク層を剥離することにより、前記配線パターン材料層から形成された前記各コアに対応する複数の第１パターンと該各第１パターンの少なくとも片側に該第１パターンから離間して形成された複数の第２パターンとを形成する、
各ステップからなることを特徴とする平面光導波回路デバイスの製造方法。
【００６４】
（付記１０） 前記リフトオフ用マスク層はフォトレジストから構成される付記９記載の平面光導波回路デバイスの製造方法。
【００６５】
（付記１１） 前記リフトオフ用マスク層はポリイミドから構成される付記９記載の平面光導波回路デバイスの製造方法。
【００６６】
（付記１２） 前記複数の第１パターンの各々及び前記複数の第２パターンの各々は、Ｔｉ，Ｐｔ，Ｎｉ，Ｒｈ，Ｃｒ，Ｔａ2Ｎから成る群から選択される物質若しくはその合金から形成される付記９記載の平面光導波回路デバイスの製造方法。
【００６７】
（付記１３） 前記各第１パターンは薄膜ヒーターから構成される付記１２記載の平面光導波回路デバイスの製造方法。
【００６８】
（付記１４） 前記複数の第２パターンは、前記各第１パターンと前記各第２パターンの間のリフトオフ用マスク層の体積が概略等しくなるような位置に形成されている付記９記載の平面光導波回路デバイスの製造方法。
【００６９】
（付記１５） 前記フォトレジストを所定温度でベーキングするステップを更に具備した付記１０記載の平面光導波回路デバイスの製造方法。
【００７０】
【発明の効果】
本発明は以上詳述したように構成したので、リフトオフ配線プロセスにおけるレジスト収縮を抑制し、配線パターンの位置精度の向上及び寸法ばらつきの低減が可能となる。
【図面の簡単な説明】
【図１】従来方法の問題点説明図である。
【図２】従来方法の他の問題点説明図である。
【図３】レジスト長とヒーター線幅との関係を示す図である。
【図４】レジスト長とウエハー面内ヒーター線幅のばらつきの関係を示す図である。
【図５】ウエハー上でのＶＯＡチップレイアウトを示す図である。
【図６】２段型ＭＺＩアレイＶＯＡチップレイアウトを示す図である。
【図７】図６のＶＯＡの拡大図である。
【図８】図７の８−８線断面図である。
【図９】図９（Ａ）〜図９（Ｄ）は本発明の平面光導波回路デバイスの製造方法を説明する図である。
【図１０】図１０（Ａ）〜図１０（Ｄ）は本発明の平面光導波回路デバイスの製造方法を説明する図である。
【図１１】ダミーパターンによるＶＯＡヒーターの中心位置ずれの補正を説明する図である。
【符号の説明】
１２ ウエハー
１４ ＶＯＡチップ
１６ ＭＺＩ
１８ 基板
２０ 光導波回路
２２ クラッド
２４，２６ コア
２８，３０ 方向性結合器
３２，３４ 薄膜ヒーター
３６，３８，４０ ダミーパターン
４２ 基板
４４ アンダークラッド
４８ コア
５０ オーバクラッド
５２ 凸部
５４ フォトレジスト
５６ レジストパターン
５８ Ｔｉ／Ｐｔ蒸着膜
６０ 薄膜ヒーター
６２，６４ ダミーパターン
【発明の属する技術分野】
本発明は可変光アッテネータ（ＶＯＡ）、光モジュレータ、光スイッチ等の平面光導波回路デバイス及びその製造方法に関する。
【０００２】
【従来の技術】
通信容量増大に伴い、より大規模な光伝送路システムを実現するため、光デバイスにもより一層の高集積化、多チャンネル化が望まれている。このような需要に応える光デバイスとして、平面光導波回路（Ｐｌａｎａｒ・Ｌｉｇｈｔｗａｖｅ・Ｃｉｒｃｕｉｔ）デバイス（ＰＬＣデバイス）がある。
【０００３】
ＰＬＣデバイスの製造には、膜を堆積しこれをエッチングする等の半導体製造プロセスが利用可能であり、ウエハー一括処理が可能なため量産性に優れている。更に、駆動部の無いデバイス構成が可能なため安定性にも優れている。
【０００４】
ＰＬＣデバイスの製造方法は以下の通りである。まず、Ｓｉ基板上にＣＶＤ法によりアンダークラッド層を堆積する。次いで、アンダークラッド層上にＣＶＤ法によりコア層を堆積する。
【０００５】
次いで、フォトリソグラフィ及び反応性イオンエッチング（ＲＩＥ）によりコア層をエッチングして、コアを形成する。更に、ＣＶＤ法によりコアを埋め込むようにアンダークラッド層上にオーバクラッド層を堆積する。なお、アンダークラッド、コア、オーバクラッドはＳｉＯ2にＢ，Ｐ，Ｇｅ等を添加し、屈折率を変化させた膜で構成される。
【０００６】
コア上にオーバクラッド層を堆積するため、オーバクラッド層表面にコアの凸形状が転写される。この凸形状は、オーバクラッド層堆積後の熱処理条件（高温度化及び長時間化）により平坦化可能であるが、このような熱処理はコア形状を変形、コア位置ずれを引き起こすため、光デバイス特性を劣化させる要因となる。
【０００７】
よって、光デバイス特性とＰＬＣデバイス表面の平坦化を両立することは難しく、又研磨等による平坦化は製造プロセスを複雑にするため、特に外部信号（電気信号）により光を制御するＰＬＣデバイスにおいては、コア上の凸形状を有するクラッド層表面に精度の高い配線パターンを形成する技術が望まれている。
【０００８】
凸形状を有するＰＬＣ表面上に配線パターンを形成する光デバイスとしては、例えば熱光学効果を利用した可変光アッテネータ（ＶＯＡ）がある。ＶＯＡは、コア上部のオーバクラッド上に薄膜ヒーターを形成し、この薄膜ヒーターに電力を印加することにより、熱光学効果によるコア屈折率変化で光の位相を制御し、光の干渉現象を利用して減衰量を制御するタイプの光デバイスである。
【０００９】
薄膜ヒーター等の配線パターンを形成する方法には、主にドライエッチング、ウェットエッチング、リフトオフ法の３つが考えられる。エッチングによる配線形成は、材料が限定されてしまうという決定的な欠点を持つ。
【００１０】
一方、リフトオフ法は蒸着可能又はスパッタ可能な材料であれば全て配線形成が可能であるため、材料選択自由度が高く、且つＲＩＥ装置等の特別な装置を必要としないという優れた利点がある。
【００１１】
リフトオフ法によるＶＯＡの薄膜ヒーター形成方法は以下の通りである。まず、クラッドとこのクラッド中に埋め込まれたコアから形成される平面光導波回路（ＰＬＣ）上にフォトレジストを塗布し、このフォトレジストを所定温度でプリベーキングする。
【００１２】
次いで、このフォトレジストを露光してコアに対応する部分のフォトレジストを現像により除去する。次いで、所定温度でポストベーキングした後、Ｔｉ／Ｐｔ等の薄膜ヒーター材料を一様に堆積し、有機溶剤でレジストを除去すると、コアに対応するクラッド上に薄膜ヒーターが形成される。
【００１３】
【発明が解決しようとする課題】
リフトオフ法による薄膜ヒーター等の配線形成では、フォトレジストのベーキングや蒸着膜堆積時の応力によりレジスト収縮が起こる。このレジスト収縮はパターン間のレジストの厚さ及びレジストの長さに強く依存し、ランダムな凸部を有するクラッド上に配線パターンを形成する場合、各ヒーターパターン間のレジスト長のみならず、レジストの厚さも不均一となる。
【００１４】
よって、平坦なクラッド上に配線パターンを形成する場合に比べてパターン寸法のばらつきが顕著となり、デバイスチップの歩留まりを劣化させる。
【００１５】
これを図１を参照して更に説明する。基板２上にクラッド６及びコア８から構成される光導波回路４が形成されている。光導波回路４上にフォトレジスト１０を塗布し、フォトレジスト１０のベーキング及びパターニングを行うと、レジスト収縮が発生する。このレジスト収縮は蒸着膜堆積時の応力により加速される。
【００１６】
よって、所望のレジストパターン寸法は図１でａ＝ｂ＝ｃであるが、実際にはレジスト収縮のため、ａ＜ｂ，ｃとなる。これは図１において、中央部分のレジストの体積よりも両端部分のレジストの体積が大きいため、レジスト１０が両端部分でより大きな収縮を起こすためである。
【００１７】
特に、ＶＯＡにおいては、効率的にコアに熱を供給するため、コア上部にコアに対して対称に薄膜ヒーターを配置する必要がある。しかし、図２に示すようにヒーターパターン両側のレジスト１０の体積が異なると、レジスト収縮量が異なるため、薄膜ヒーターを形成すべきヒーターパターンＱの中心位置がコア８の中心の延長線Ｐからずれてしまい、消費電力の増加及びばらつきが発生するという問題があった。
【００１８】
図３は幅３３μｍのマスクを使用してヒーターを形成した時の、レジスト長とヒーター線幅との関係を示している。図３から明らかなように、レジスト長が大きくなるほど、ヒーター線幅が増加している。これはレジスト長が大きくなるほどレジスト収縮が大きくなるためだと考えられる。
【００１９】
図４はレジスト長とウエハー面内ヒーター線幅のばらつきの関係を示している。図４から明らかなように、レジスト長が増加すると、ウエハー面内ヒーター線幅のばらつきも大きくなっている。
【００２０】
よって、本発明の目的は、正規パターンの形成位置及び寸法精度を向上した平面光導波回路デバイスを提供することである。
【００２１】
本発明の他の目的は、リフトオフ配線プロセスにおけるレジスト収縮を抑制し、正規パターンの形成位置及び寸法精度を向上可能な平面光導波回路デバイスの製造方法を提供することである。
【００２５】
【課題を解決するための手段】
本発明によると、平面光導波回路デバイスの製造方法であって、基板上にアンダークラッド層を堆積し、前記アンダークラッド層上にコア層を堆積し、前記コア層をエッチングして複数のコアを形成し、前記複数のコアを覆うように前記アンダークラッド層上にオーバクラッド層を堆積し、前記オーバクラッド層上にリフトオフ用マスク層を形成し、前記各コアに対応する複数の第１開口パターンと該各第１開口パターンの少なくとも片側に該第１開口パターンから離間したダミーパターン形成用の複数の第２開口パターンとを形成するように、前記リフトオフ用マスク層をパターニングし、前記リフトオフ用マスク層上に導電性の配線パターン材料層を堆積し、パターニングされた前記リフトオフ用マスク層を剥離することにより、前記配線パターン材料層から形成された前記各コアに対応する複数の配線パターンと該各配線パターンの少なくとも片側に該配線パターンから離間して形成された複数のダミーパターンとを形成する、各ステップからなり、前記複数のダミーパターンは、前記各配線パターンと前記各ダミーパターンの間のリフトオフ用マスク層の体積が概略等しくなるような位置に形成されていることを特徴とする平面光導波回路デバイスの製造方法が提供される。
【００２７】
好ましくは、複数の第１パターンの各々及び複数の第２パターンの各々は、Ｔｉ，Ｐｔ，Ｎｉ，Ｒｈ，Ｃｒ，Ｔａ2Ｎから成る群から選択される物質若しくはその合金から形成されている。リフトオフ用マスク層はフォトレジスト等剥離可能な有機溶剤から構成される。
【００２８】
【発明の実施の形態】
図５を参照すると、Ｓｉウエハー１２内のＶＯＡチップ１４のレイアウトの一例が示されている。良く知られているように成膜、エッチング等の全てのプロセスをウエハー１２の状態で行い、完成後に個々のチップ１４に切り分ける。
【００２９】
図６は２段ＭＺＩ型アレイ可変光アッテネータチップ（ＶＯＡチップ）のレイアウトを示している。高い消光比を得るため、マッハツェンダ干渉型（ＭＺＩ）タイプのＶＯＡ１６を２個直列に接続している。
【００３０】
図７は本発明実施形態のＶＯＡ１６の拡大図であり、図８は図７の８−８線断面図である。Ｓｉ基板１８上にクラッド２２中にコア２４，２６が埋め込まれて構成される光導波回路２０が形成されている。
【００３１】
図７で符号２８，３０は３ｄＢ方向性結合器を示している。コア２４真上のクラッド２２上にはＴｉ／Ｐｔから成る薄膜ヒーター３２が形成されている。同様に、コア２６真上のクラッド２２上にはＴｉ／Ｐｔから成る薄膜ヒーター３４が形成されている。
【００３２】
３６，３８，４０はダミーパターンであり、同じくＴｉ／Ｐｔから形成されている。最も外側に位置するダミーパターン４０は他のダミーパターン３６，３８よりも広い幅を有している。これは後で説明するように、薄膜ヒーター３２，３４形成時のフォトレジストの収縮量を考慮してのことである。
【００３３】
Ｔｉはクラッド２２との密着材として使用する。よって、薄膜ヒーター３２，３４及びダミーパターン３６，３８，４０は、クラッド２２上にまずＴｉを堆積し、その上にＰｔを堆積する。
【００３４】
薄膜ヒーター３２，３４及びダミーパターン３６，３８，４０をＴｉ，Ｎｉ，Ｒｈ，Ｃｒ，又はＴａ2Ｎから成る群から選択される物質若しくはその合金から形成するようにしても良い。
【００３５】
薄膜ヒーター３２は一対の電極３３に接続されており、薄膜ヒーター３４も一対の電極３５に接続されている。電極３３，３５は例えばＴｉ／Ａｕから形成されている。
【００３６】
コア２６の一端に入射した信号光は方向性結合器２８で例えば５０対５０に分岐され、それぞれコア２４，２６伝搬する。薄膜ヒーター３２，３４に電力を印加することにより、熱光学効果によりコア２４，２６の屈折率が変化し、それに伴いコア２４，２６を伝搬する信号光の位相が変化する。
【００３７】
コア２４，２６を伝搬する信号光の位相の変化に応じて方向性結合器３０の出射側における分岐比が変化するため、薄膜ヒーター３２，３４に投入する電力を制御することにより、第１出射光に対する第２出射光の割合を制御することができる。よって、入射光パワーに対する第１出射光又は第２出射光パワーを薄膜ヒーター３２，３４に投入する電力に応じて減衰させることができる。
【００３８】
次に、図９（Ａ）〜図１０（Ｄ）を参照して、本発明実施形態の平面光導波回路デバイスの製造方法について説明する。まず、図９（Ａ）に示すように、Ｓｉ基板４２上にＣＶＤ法によりアンダークラッド層４４を堆積する。次いで、図９（Ｂ）に示すように、ＣＶＤ法によりコア層４６を堆積する。
【００３９】
次いで、フォトリソグラフィ及び反応性イオンエッチング（ＲＩＥ）によりコア層４６をエッチングして、図９（Ｃ）に示すように、コア４８を形成する。次いで、図９（Ｄ）に示すように、ＣＶＤ法によりコア４８を埋め込むようにアンダークラッド層４４上にオーバクラッド層５０を堆積する。コア４８をオーバクラッド層５０で埋め込んだため、オーバクラッド層５０の表面にコア４８に対応した凸部５２が形成される。
【００４０】
次いで、図１０（Ａ）に示すように、コア４８の上部の凸部５２を覆うことのできる程度の厚さにリフトオフ用マスク材としてのフォトレジスト５４を塗布する。フォトレジスト５４はオーバハングを形成可能なフォトレジストが望ましく、例えば、クラリアントジャパン株式会社製のＡＺ５２００ＮＪが使用可能である。
【００４１】
なお、リフトオフ用マスク材はフォトレジストに限られるものでは無い。フォトレジスト５４を塗布後約９０℃でフォトレジスト５４のプリベーキングを行う。
【００４２】
次いで、ヒーターパターン及びダミーパターンを有する露光マスクを使用して、フォトレジスト５４を露光し、マスクパターンをフォトレジスト５４上に転写する。
【００４３】
露光されたフォトレジスト５４を現像すると、図１０（Ｂ）に示すように、ヒーターパターン及びダミーパターンに対応する露光された位置のフォトレジスト５４が除去されたレジストパターン５６が形成される。その後、約１２０℃でフォトレジスト５４をポストベーキングし、レジストパターンが完成する。
【００４４】
ここで、ダミーパターンの位置及び寸法は、光導波回路のレイアウトにより適宜決定される。基本的には、ダミーパターンがヒーターパターンに近いとレジストピンフォール等の欠陥により、蒸着材により形成されたダミーパターンとヒーターが短絡し、コア４８に所望の屈折率変化を与えられなくなる可能性がある。
【００４５】
よって、デバイス特性に影響を与えない程度の間隔、例えば数１０μｍ以上の間隔でダミーパターンを配置することが望ましい。好ましくは、ヒーターパターンと各ダミーパターンの間のフォトレジスト５４の体積が概略等しくなるような位置にダミーパターンを配置する。
【００４６】
このような位置にダミーパターンを配置することにより、デバイス特性に悪影響を与えること無く、フォトレジスト５４のベーキング及びレジストパターン５６上への蒸着膜堆積時の応力によるレジスト収縮量を一様にすることができ、マスクに忠実な寸法で正確な位置にばらつきの少ない薄膜ヒーターを形成することができる。
【００４７】
次いで、図１０（Ｃ）に示すように、レジストパターン５６の上からＴｉ／Ｐｔ等のヒーター材料５８を蒸着或いはスパッタ等により堆積する。ヒーター材料堆積の際、レジストとヒーター材料の熱膨張係数差によるレジスト収縮は、ダミーパターン部でヒーター材料膜が寸断されることにより小さくすることができ、マスクに忠実な寸法で正確な位置にばらつきの少ない薄膜ヒーターを形成することができる。
【００４８】
その後、アセトン若しくはレジスト剥離液等の有機溶剤を使用してレジスト５４を剥離すると、図１０（Ｄ）に示すような薄膜ヒーター６０及びダミーパターン６２，６４を形成することができる。
【００４９】
ダミーパターン６２，６４が薄膜ヒーター６０の両側に形成されているが、上述したように薄膜ヒーター６０と短絡する恐れの無い程度に広い間隔でダミーパターン６２，６４を配置することで、デバイス特性にダミーパターンが悪影響を与えないようにしているため、ダミーパターン６２，６４のエッチング除去等の後工程を必要とせず、そのままデバイスチップ上に残すことができるため、工程の簡素化が可能となる。
【００５０】
電極３３，３５の形成方法は、基本的には薄膜ヒーター３２，３４の形成方法と同様である。即ち、薄膜ヒーター３２，３４形成後、再度リフトオフ用フォトレジストを平面光導波回路上に塗布する。
【００５１】
フォトレジストを所定温度（約９０℃）でプリベークした後、フォトレジストをパターニングする。更に、フォトレジストを所定温度（約１２０℃）でポストベークした後、Ｔｉ／Ａｕ電極材料を平面光導波回路上に蒸着、スパッタ等で一様に堆積し、有機溶剤でレジストを除去して電極３３，３５を形成する。
【００５２】
次に、図１１を参照してダミーパターンによるＶＯＡヒーターの中心位置ずれの補正について説明する。各ヒーターパターン６８と各ダミーパターン７０との間のフォトレジスト５４ａ，５４ｂ，５４ｃの体積が概略等しくなるような位置にダミーパターン７０を配置すると、フォトレジスト５４ａ，５４ｂ，５４ｃの収縮量がほとんど同一となるため、コア４８直上の正確な位置にヒーターパターン６８を形成することができる。
【００５３】
以上説明した実施形態では、本発明をＶＯＡの薄膜ヒーター形成に適用した例について説明したが、本発明はこれに限定されるものでは無く、光変調器、光スイッチ等の他の光導波回路デバイスにも同様に適用可能である。
【００５４】
本発明は以下の付記を含むものである。
【００５５】
（付記１） 平面光導波回路デバイスであって、
基板と、
前記基板上に形成された、クラッドと該クラッド中に埋め込まれたコアとを有する光導波回路と、
前記コアに対応して前記クラッド上に形成された第１パターンと、
前記第１パターンの少なくとも片側に該第１パターンから離間して形成された第２パターンと、
を具備したことを特徴とする平面光導波回路デバイス。
【００５６】
（付記２） 前記第１パターンはＴｉ，Ｐｔ，Ｎｉ，Ｒｈ，Ｃｒ，Ｔａ2Ｎから成る群から選択される物質若しくはその合金から形成される付記１記載の平面光導波路回路デバイス。
【００５７】
（付記３） 前記光導波回路は前記コアの上部の凸形状部分と平面状部分を有しており、
前記第１パターンは前記凸形状部分上に形成されている付記１記載の平面光導波回路デバイス。
【００５８】
（付記４） 前記第２パターンは前記平面状部分上に形成されている付記３記載の平面光導波回路デバイス。
【００５９】
（付記５） 前記第１パターンに接続された一対の電極を更に具備した付記１記載の平面光導波回路デバイス。
【００６０】
（付記６） 平面光導波回路デバイスであって、
基板と、
前記基板上に形成された、クラッドと該クラッド中に埋め込まれた複数のコアとからなる光導波回路と、
前記各コアに対応して前記クラッド上に形成された複数の第１パターンと、
前記各第１パターンの少なくとも片側に該第１パターンから離間して形成された複数の第２パターンと、
を具備したことを特徴とする平面光導波回路デバイス。
【００６１】
（付記７） 前記各第１パターンは、Ｔｉ，Ｐｔ，Ｎｉ，Ｒｈ，Ｃｒ，Ｔａ2Ｎから成る群から選択される物質若しくはその合金から形成される付記６記載の平面光導波回路デバイス。
【００６２】
（付記８） 前記複数の第２パターンの各々は、Ｔｉ，Ｐｔ，Ｎｉ，Ｒｈ，Ｃｒ，Ｔａ2Ｎから成る群から選択される物質から形成され、
最も外側に位置する第２パターンは他の第２パターンよりも広い幅を有している付記７記載の平面光導波回路デバイス。
【００６３】
（付記９） 平面光導波回路デバイスの製造方法であって、
基板上にアンダークラッド層を堆積し、
前記アンダークラッド層上にコア層を堆積し、
前記コア層をエッチングして複数のコアを形成し、
前記複数のコアを覆うように前記アンダークラッド層上にオーバクラッド層を堆積し、
前記オーバクラッド層上にリフトオフ用マスク層を形成し、
前記各コアに対応する複数の第１開口パターンと該各第１開口パターンの少なくとも片側に該第１開口パターンから離間して形成された複数の第２開口パターンとを形成するように、前記リフトオフ用マスク層をパターニングし、
前記リフトオフ用マスク層上に配線パターン材料層を堆積し、
パターニングされた前記リフトオフ用マスク層を剥離することにより、前記配線パターン材料層から形成された前記各コアに対応する複数の第１パターンと該各第１パターンの少なくとも片側に該第１パターンから離間して形成された複数の第２パターンとを形成する、
各ステップからなることを特徴とする平面光導波回路デバイスの製造方法。
【００６４】
（付記１０） 前記リフトオフ用マスク層はフォトレジストから構成される付記９記載の平面光導波回路デバイスの製造方法。
【００６５】
（付記１１） 前記リフトオフ用マスク層はポリイミドから構成される付記９記載の平面光導波回路デバイスの製造方法。
【００６６】
（付記１２） 前記複数の第１パターンの各々及び前記複数の第２パターンの各々は、Ｔｉ，Ｐｔ，Ｎｉ，Ｒｈ，Ｃｒ，Ｔａ2Ｎから成る群から選択される物質若しくはその合金から形成される付記９記載の平面光導波回路デバイスの製造方法。
【００６７】
（付記１３） 前記各第１パターンは薄膜ヒーターから構成される付記１２記載の平面光導波回路デバイスの製造方法。
【００６８】
（付記１４） 前記複数の第２パターンは、前記各第１パターンと前記各第２パターンの間のリフトオフ用マスク層の体積が概略等しくなるような位置に形成されている付記９記載の平面光導波回路デバイスの製造方法。
【００６９】
（付記１５） 前記フォトレジストを所定温度でベーキングするステップを更に具備した付記１０記載の平面光導波回路デバイスの製造方法。
【００７０】
【発明の効果】
本発明は以上詳述したように構成したので、リフトオフ配線プロセスにおけるレジスト収縮を抑制し、配線パターンの位置精度の向上及び寸法ばらつきの低減が可能となる。
【図面の簡単な説明】
【図１】従来方法の問題点説明図である。
【図２】従来方法の他の問題点説明図である。
【図３】レジスト長とヒーター線幅との関係を示す図である。
【図４】レジスト長とウエハー面内ヒーター線幅のばらつきの関係を示す図である。
【図５】ウエハー上でのＶＯＡチップレイアウトを示す図である。
【図６】２段型ＭＺＩアレイＶＯＡチップレイアウトを示す図である。
【図７】図６のＶＯＡの拡大図である。
【図８】図７の８−８線断面図である。
【図９】図９（Ａ）〜図９（Ｄ）は本発明の平面光導波回路デバイスの製造方法を説明する図である。
【図１０】図１０（Ａ）〜図１０（Ｄ）は本発明の平面光導波回路デバイスの製造方法を説明する図である。
【図１１】ダミーパターンによるＶＯＡヒーターの中心位置ずれの補正を説明する図である。
【符号の説明】
１２ ウエハー
１４ ＶＯＡチップ
１６ ＭＺＩ
１８ 基板
２０ 光導波回路
２２ クラッド
２４，２６ コア
２８，３０ 方向性結合器
３２，３４ 薄膜ヒーター
３６，３８，４０ ダミーパターン
４２ 基板
４４ アンダークラッド
４８ コア
５０ オーバクラッド
５２ 凸部
５４ フォトレジスト
５６ レジストパターン
５８ Ｔｉ／Ｐｔ蒸着膜
６０ 薄膜ヒーター
６２，６４ ダミーパターン
Claims (2)
- 平面光導波回路デバイスの製造方法であって、
基板上にアンダークラッド層を堆積し、
前記アンダークラッド層上にコア層を堆積し、
前記コア層をエッチングして複数のコアを形成し、
前記複数のコアを覆うように前記アンダークラッド層上にオーバクラッド層を堆積し、
前記オーバクラッド層上にリフトオフ用マスク層を形成し、
前記各コアに対応する複数の第１開口パターンと該各第１開口パターンの少なくとも片側に該第１開口パターンから離間したダミーパターン形成用の複数の第２開口パターンとを形成するように、前記リフトオフ用マスク層をパターニングし、
前記リフトオフ用マスク層上に導電性の配線パターン材料層を堆積し、
パターニングされた前記リフトオフ用マスク層を剥離することにより、前記配線パターン材料層から形成された前記各コアに対応する複数の配線パターンと該各配線パターンの少なくとも片側に該配線パターンから離間して形成された複数のダミーパターンとを形成する、各ステップからなり、
前記複数のダミーパターンは、前記各配線パターンと前記各ダミーパターンの間のリフトオフ用マスク層の体積が概略等しくなるような位置に形成されていることを特徴とする平面光導波回路デバイスの製造方法。 - 前記複数の配線パターンの各々及び前記複数のダミーパターンの各々は、Ｔｉ，Ｐｔ，Ｎｉ，Ｒｈ，Ｃｒ，Ｔａ２Ｎから成る群から選択される物質若しくはその合金から形成される請求項１記載の平面光導波回路デバイスの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002120665A JP3742030B2 (ja) | 2002-04-23 | 2002-04-23 | 平面光導波回路デバイスの製造方法 |
| US10/273,091 US6787867B2 (en) | 2002-04-23 | 2002-10-18 | Planar lightwave circuit device and manufacturing method therefor |
| US10/899,001 US6961503B2 (en) | 2002-04-23 | 2004-07-27 | Planar lightwave circuit device and manufacturing method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002120665A JP3742030B2 (ja) | 2002-04-23 | 2002-04-23 | 平面光導波回路デバイスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003315571A JP2003315571A (ja) | 2003-11-06 |
| JP3742030B2 true JP3742030B2 (ja) | 2006-02-01 |
Family
ID=29208014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002120665A Expired - Fee Related JP3742030B2 (ja) | 2002-04-23 | 2002-04-23 | 平面光導波回路デバイスの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6787867B2 (ja) |
| JP (1) | JP3742030B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3742030B2 (ja) * | 2002-04-23 | 2006-02-01 | 富士通株式会社 | 平面光導波回路デバイスの製造方法 |
| KR100678977B1 (ko) * | 2004-05-25 | 2007-02-05 | 강준모 | 더미 패턴을 이용한 광도파로의 제조 방법 |
| DE102004059951A1 (de) * | 2004-08-17 | 2006-02-23 | Giesecke & Devrient Gmbh | Vorrichtung zur Untersuchung von Dokumenten |
| JP2006108781A (ja) * | 2004-09-30 | 2006-04-20 | Sumitomo Osaka Cement Co Ltd | プロジェクタ装置 |
| AU2006236409B2 (en) | 2005-04-19 | 2011-05-19 | Adc Telecommunications, Inc. | Loop back plug and method |
| US8380023B2 (en) * | 2010-07-14 | 2013-02-19 | Furukawa Electric Co., Ltd. | Waveguide-type optical circuit |
| JP6418198B2 (ja) | 2016-04-25 | 2018-11-07 | 株式会社豊田自動織機 | 車両のブレーキホースの支持構造 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3206123B2 (ja) | 1992-07-07 | 2001-09-04 | 株式会社ソルテック | レジストパターン |
| JPH0883755A (ja) | 1994-09-13 | 1996-03-26 | Oki Electric Ind Co Ltd | レジストパターンの形成方法 |
| JPH09283621A (ja) | 1996-04-10 | 1997-10-31 | Murata Mfg Co Ltd | 半導体装置のｔ型ゲート電極形成方法およびその構造 |
| US6671034B1 (en) * | 1998-04-30 | 2003-12-30 | Ebara Corporation | Microfabrication of pattern imprinting |
| JP2000164594A (ja) | 1998-11-25 | 2000-06-16 | Murata Mfg Co Ltd | 配線パターンの形成方法 |
| JP3912949B2 (ja) | 1999-12-28 | 2007-05-09 | 株式会社東芝 | フォトマスクの形成方法及び半導体装置の製造方法 |
| US6507681B1 (en) * | 2000-08-02 | 2003-01-14 | Gemfire Corporation | Anti-waveguide routing structure |
| US6533907B2 (en) * | 2001-01-19 | 2003-03-18 | Symmorphix, Inc. | Method of producing amorphous silicon for hard mask and waveguide applications |
| US6801679B2 (en) * | 2001-11-23 | 2004-10-05 | Seungug Koh | Multifunctional intelligent optical modules based on planar lightwave circuits |
| JP3742030B2 (ja) * | 2002-04-23 | 2006-02-01 | 富士通株式会社 | 平面光導波回路デバイスの製造方法 |
-
2002
- 2002-04-23 JP JP2002120665A patent/JP3742030B2/ja not_active Expired - Fee Related
- 2002-10-18 US US10/273,091 patent/US6787867B2/en not_active Expired - Fee Related
-
2004
- 2004-07-27 US US10/899,001 patent/US6961503B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20030197233A1 (en) | 2003-10-23 |
| US6787867B2 (en) | 2004-09-07 |
| US6961503B2 (en) | 2005-11-01 |
| JP2003315571A (ja) | 2003-11-06 |
| US20050008282A1 (en) | 2005-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030031445A1 (en) | Method and system for reducing dn/dt birefringence in a thermo-optic PLC device | |
| WO1998040770A1 (en) | Method of making optical interconnects with hybrid construction | |
| JP2004038162A (ja) | テーパ型光導波路製造方法 | |
| JP2006208518A (ja) | 熱光学効果型光導波路素子およびその製造方法 | |
| JP2002323633A (ja) | 光導波路装置及びその製造方法 | |
| CN113050222B (zh) | 一种用于模分复用***的可重构聚合物模式转换器 | |
| US7577324B2 (en) | Methods to reduce polarization dependent loss in planar lightwave circuits | |
| JP3742030B2 (ja) | 平面光導波回路デバイスの製造方法 | |
| JP2006251563A (ja) | 導波路型可変光減衰器 | |
| JP4638749B2 (ja) | 熱光学位相変調器及びその製造方法 | |
| JPH10319258A (ja) | 低損失光能動素子の製造方法 | |
| US20030133684A1 (en) | Reducing polarization dependent loss caused by polarization dependent wavelength shift using core over-etch for planar lightwave circuit fabrication | |
| KR100342471B1 (ko) | 니켈 식각 마스크 제조방법 | |
| JP3343846B2 (ja) | 光導波路の製造方法 | |
| US6709882B2 (en) | Planar lightwave circuit active device metallization process | |
| JP3149088B2 (ja) | 光導波回路 | |
| JP3952294B2 (ja) | 導波路型光スイッチ | |
| JP3573332B2 (ja) | 干渉型熱光学光部品 | |
| JPH0973021A (ja) | 方向性結合器およびその製造方法 | |
| JP3459040B2 (ja) | 高分子熱光学光導波路素子 | |
| JPH10197737A (ja) | 光導波回路の製造方法 | |
| JP2009222742A (ja) | 熱光学位相シフタおよびその製造方法 | |
| JP2004077859A (ja) | 光導波回路の製造方法 | |
| WO2023243018A1 (ja) | シリコンフォトニクス回路及びシリコンフォトニクス回路の製造方法 | |
| JP2008158411A (ja) | 導波路型光スイッチ及びアレイ導波路型光スイッチ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041012 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050614 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050805 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051006 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051109 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081118 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131118 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |