DE69635289T2

DE69635289T2 - Verfahren zur Übertragung variabler Bitraten und dieses verwendende Sender

Info

Publication number: DE69635289T2
Application number: DE69635289T
Authority: DE
Inventors: Yukihiko Yokohama-shi Okumura; Fumiyuki Adachi; Akihiro Higashi; Koji Yokohama-shi Ohno
Original assignee: NTT Docomo Inc
Current assignee: NTT Docomo Inc
Priority date: 1995-02-23
Filing date: 1996-02-23
Publication date: 2006-04-27
Anticipated expiration: 2016-02-24
Also published as: DE69633891T2; EP1545026B1; EP0758168A4; DE69633891T3; US5896374A; EP1545026B8; CA2188455A1; EP1357689A3; WO1996026582A1; EP1545026A1; CN1365208A; DE69633891D1; DE69635289D1; EP0758168B2; EP0758168B1; EP0758168A1; EP1357689B1; CN1078412C; KR100220344B1; EP1357689A2

Description

GEBIET DER ERFINDUNG
Bei der vorliegenden Erfindung handelt es sich um einen Codemultiplexzugriff bei Mobilkommunikationssystemen, und genauer um ein Sendeverfahren mit variabler Rate, einen Sender und einen Empfänger, die das gleiche Verfahren verwenden, das offensichtlich Senden mit variabler Rate realisieren kann, indem Daten, die in Rahmen einer festen Länge enthalten sind, mit einer konstanten Senderate gesendet werden.
STAND DER TECHNIK
Bei Mobilkommunikation mit Codemultiplexzugriff unterliegen die Ausgabedaten (Sendedaten) von einer Sprachcodierung/-decodierung einer Primärmodulation, gefolgt von einer Sekundärmodulation, bei Verwendung einer Pseudozufallsfolge (Spreizcodefolge), die zu einem Breitbandsignal spektrumgespreizt und gesendet wird. Die Bitrate der Spreizcodefolge wird Chiprate genannt, und sie ist um das Zehn- bis Hundertfache schneller als die Senderate. Allgemein verwendet die Primärmodulation Binär- oder Quadraturphasenumtastung, und die Sekundärmodulation verwendet Binärphasenumtastung.
Beim Betrachten der Sprachkommunikation ist der Informationsgehalt der gesendeten Sprache nicht konstant, sondern er verändert sich von Zeit zu Zeit. Entsprechend kann die Senderate dadurch geändert werden, dass die Sendedaten in Rahmen einer festen Dauer unterteilt werden und durch Senden der Daten von variabler Bitlänge bei jedem Rahmen, wobei ein wirkliches Senden von Information bei jedem Rahmenzeitabschnitt erreicht wird. Dies kann nutzloses Senden umgehen, wobei der Leistungsbedarf des Senders herabgesetzt wird.
Das folgende Verfahren wird herangezogen, um Daten unterschiedlicher Senderate beim Codemultiplexzugriffssystem zu senden. Erstens werden Daten, deren Senderate kleiner als die Rahmensendungsrate ist, unter Verwendung eines Teils der Senderahmen gesendet (siehe beispielsweise R. Padovani, "Reverse Link Performance of IS-95 based Cellular Systems", IEEE Personal Communications, vol. 1, pp. 28-34, 3rd Quarter 1994). Andererseits werden Daten, deren Senderate höher als die Rahmensendungsrate ist, in eine Vielzahl von Sendekanälen unterteilt, und die unterteilten Daten werden unter Verwendung verschiedener Spreizcodes gespreizt, um gesendet zu werden.
Es ist bei diesem Verfahren jedoch erforderlich, eine Empfangsseite mit der Senderateninformation bereitzustellen. Wird alternativ die Senderateninformation nicht bereitgestellt, ist es erforderlich, die Werte der einzunehmenden Senderate vorherzubestimmen, um die Fehlererkennung der Empfangsdaten für sämtliche Senderaten durchzuführen, und die Empfangsdaten mit der Senderate, bei der der Fehler nicht als korrekte Daten erkannt werden, auszugeben.
Wenn in diesem Fall während des Sendens der Senderateninformation ein Fehler auftritt, kann die wirkliche Länge bei den empfangen Rahmen nicht bestimmt werden, was es erschwert, auf der Empfangsseite die Sendedaten wiederzuentdecken, selbst wenn kein Fehler während der Datensendung aufgetreten ist.
Daher ist es beim konventionellen Datensendungsverfahren schwierig, die Senderate während der Datenübertragung zu verändern, um eine variable Ratensendung zu erreichen. Hinzu kommt, wenn die Daten bei einer Rate deutlich unterhalb einer maximalen Senderate gesendet werden, tritt aufgrund der Leerstellen in den Rahmen Burst-Senden auf, während dem keine Datenübertragung durchgeführt wird. Solch burstähnliches Senden stellt insoweit ein Problem dar, als eine elektromagnetische Beeinflussung bewirkt wird.
Vorwärtsfehlerkorrektur der Sendedaten wird im allgemeinen angewendet, um die Sendequalität in dem Fall zu verbessern, bei dem viele Fehler während der Übertagung in einer Mobilkommunikationsumgebung auftreten können. In diesem Fall überträgt die Sendeseite Sendedaten (einschließlich der Senderateninformation), die einer Fehlerkorrekturcodierung unterzogen werden, und die Empfangsseite führt die Fehlerkorrekturdecodierung, gefolgt von der Auswertung der Senderateninformation, durch, um die wirkliche Datenlänge bei jedem empfangenen Rahmen zu bestimmen. Entsprechend kann die Senderateninformation bis zum Ende der Fehlerkorrekturdecodierung nicht erhalten werden. Folglich wird die Decodierung vor der Bestimmung der zu decodierenden Datenlänge durchgeführt, und als Folge kann die Fehlerkorrektur nicht ihre volle Wirkung erzielen.
Andererseits sind einige Daten unter den Sendedaten, die die Empfangsdatenqualität erheblich vermindern können, wenn sie verstümmelt sind. Beispielsweise erfordern Steuerdaten eine höhere Sendequalität als Sprachdaten. Auch die Sprachdaten enthalten einige, die stark die Qualität vermindern können, und andere, die die Qualität nicht vermindern, was vom Codierungsverfahren der Sprache abhängt. Mit anderen Worten, die Sendedaten enthalten Daten unterschiedlichen Grades der Bedeutung.
Aus dieser Sicht ist bei Zeitmultiplexzugriff ein Sendeverfahren vorgesehen, das Fehlerkorrekturcodes unterschiedlichen Korrekturvermögens entsprechend dem Grad der Bedeutung der Sendedaten (siehe beispielsweise "Personal Digital Cellular Telecommunication System RCR Standard, RCR STD-27", Research & Development Center for Radio System) verwendet. Diesem Verfahren jedoch fehlt die Anpassungsfähigkeit beim Übertragen von verschiedener Daten unterschiedlicher Senderaten.
Wie oben beschrieben, werden Hochgeschwindigkeitsdaten aufgeteilt und zu einer Vielzahl von Signalen unter Verwendung von Spreizcodes gespreizt, und die Spreizsignale werden zusammengefasst, um gesendet zu werden. Um solche Signale auf der Empfängerseite unter Verwendung kohärenten Erkennung zu demodulieren, muss die Sendeseite periodisch Pilotsymbole in die Sendedaten einbringen (siehe beispielsweise S. Sampei, "Fading Compensation for 16QAM in Land Mobille Communications", The Transactions of the Institude of Electronics, Information and Communication Engineers of Japan B-II, Vol. J72-B-II, pp. 7-15, January 1989 oder die neuere Version S. Sampei, et al. "Rayleigh Fading Compensation for QAM in Land Mobile Radio Communications", IEEE Transactions on Vehicular Technology, Vol. 42, No. 2, May 1993). Dieses Verfahren erfordert für die Vielzahl der Sendekanäle, die gleichen Pilotsymbole zu senden, wenn dieses Verfahren auf die Signale, die mit der Vielzahl der Spreizcodes gespreizt werden, angewendet wird. Die entsprechenden Kanäle jedoch zeigen den gleichen Schwund, und daher ist es nicht erforderlich, die Pilotsymbole über die Vielzahl der Kanäle zu senden. Da sich viele Anwender beim Codemultiplexzugriff das gleiche Frequenzband teilen, wird das Senden überflüssiger Signale die Anzahl der Anwender, die in einem begrenzten Frequenzband untergebracht werden können, vermindern, da das Übersprechen mit anderen Anwendern durch einen der Sendeleistung entsprechenden Betrag erhöht wird, der erforderlich ist, die überflüssigen Signale zu senden.
Darüber hinaus muss das Hochgeschwindigkeitssignal in eine Vielzahl von Signalen unterteilt werden, gefolgt von einer Spreizung, die unterschiedliche Spreizcodes verwendet, und durch Zusammenführen der Spreizsignale, und das zusammengeführte Signal wird zum Senden in ein Hochfrequenzband, gefolgt von einer Leistungsverstärkung, umgesetzt. Wenn die Vielzahl der Spreizsignale in der gleichen Phase zusammengefasst werden, wird die Amplitude der zusammengeführten Signale im Verhältnis der Anzahl der aufgeteilten Signale erhöht werden. Dies wird einen linearen Sendeleistungsverstärker hoher Spitzenleistung erfordern. Solch ein Leistungsverstärker mit hohem Leistungsverbrauch ist für tragbare Telephone, die eine niedrige Verlustleistung haben müssen, ungeeignet.
Das in dem europäischen Recherchenbericht zitierte Dokument XP000448042 zeigt die Merkmale des Oberbegriffs der unabhängigen Patentansprüche 1 und 4 (siehe Kapitel 2.1 und 3.2 des Dokuments).
ZUSAMMENFASSUNG DER ERFINDUNG
Eine Aufgabe der vorliegenden Erfindung ist das Bereitstellen eines Sendeverfahrens mit variabler Rate, einen Sender und einen Empfänger, die das gleiche Verfahren verwenden, was ermöglicht, ungehindert die Senderate zu ändern, ohne eine Empfangsseite mit der Senderateninformation der Sendedaten bereitzustellen.
Eine weitere Aufgabe der vorliegenden Erfindung ist das Bereitstellen eines Sendeverfahrens mit variabler Rate, einen Sender und einen Empfänger, die Datenschutz erreichen können, entsprechend dem Grad der Bedeutung, die die Sendedaten bilden.
Eine weitere Aufgabe der vorliegenden Erfindung ist die Bereitstellung eines Sendeverfahrens mit variabler Rate, einen Sender und einen Empfänger, die flexibel Daten über einen großen Bereich von niedriger zu hoher Rate senden können.
Gemäß einer ersten Ausgestaltung der vorliegenden Erfindung wird ein Sender zur Teilung von Informationsdaten in Parallelinformationsdaten für eine Vielzahl von Kanälen, und zum Senden der Parallelinformationsdaten in jeweiligen Kanälen bereitgestellt, wobei der Sender umfasst:
eine Fehlererfassungscodiereinrichtung zur Erzeugung von Fehlererfassungscodes der Informationsdaten,
eine Multiplexereinrichtung zum Multiplexen der Informationsdaten und der Fehlererfassungscodes in ein Multiplexsignal, und
einen Teilungsfunktionsabschnitt zur Teilung des Multiplexsignals in Parallelsignale für eine Vielzahl von Kanälen,
wobei der Sender dadurch gekennzeichnet ist, dass er umfasst:
eine Pilotsymboleinfügeeinrichtung zum Einfügen von Pilotsymbolen in eines oder mehrere der Parallelsignale in einem bestimmten Kanal oder bestimmten Kanälen, eine oder mehrere Spreizmodulationseinrichtung(en) zur Spreizung des Signals oder der Signale, in die die Pilotsymbole in dem bestimmten Kanal oder den bestimmten Kanälen eingesetzt wurden, und
eine oder mehrere Spreizmodulationseinrichtung(en) zur Spreizung eines oder mehrerer der Parallelsignale in einem oder mehreren Kanälen, der/die von dem bestimmten Kanal oder von den bestimmten Kanälen verschieden ist/sind.
Gemäß einer zweiten Ausgestaltung der vorliegenden Erfindung wird ein Signalübertragungsverfahren zur Teilung von Informationsdaten in Parallelinformationsdaten für eine Vielzahl von Kanälen und zur Übertragung der Parallelinformationsdaten in jeweilige Kanälen bereitgestellt, wobei das Verfahren die Schritte umfasst:
Erzeugen von Fehlererfassungscodes der Informationsdaten, und Teilen von die Informationsdaten und die Fehlererfassungscodes enthaltenden Anwenderdaten in Parallelsignale für eine Vielzahl von Kanälen,
wobei das Verfahren dadurch gekennzeichnet ist, dass es die Schritte umfasst:
Einfügen von Pilotsymbolen in eines oder mehrere der Parallelsignale in einem bestimmten Kanal oder bestimmten Kanälen,
Spreizen des Signals oder der Signale, in die die Pilotsymbole in dem bestimmten Kanal oder den bestimmten Kanälen eingesetzt wurden, und
Spreizen eines oder mehrerer der Parallelsignale in einem oder mehreren Kanälen, der/die von dem bestimmten Kanal oder den bestimmten Kanälen verschieden ist/sind.
KURZE BESCHREIBUNG DER ZEICHNUNG
1A und 1B zeigen Blockdiagramme eines ersten Vergleichsbeispiels eines Senders und eines Empfängers, wobei ein Sendeverfahren mit variabler Rate verwendet wird;
2A und 2B zeigen Diagramme einer Datenfolgenausgabe von einem Multiplexer 104 des ersten Vergleichsbeispiels, wobei 2A die Daten darstellt, wenn die Senderate maximal ist, und 2B die Daten darstellt, wenn die Senderate kleiner als der Maximalwert ist;
3 zeigt eine schematische Darstellung eines Rahmenspeichers 106B eines Datenverteilers 106 der 1A;
4 zeigt ein Diagramm des Aufbaus eines Rahmens bei der Datenfolgeausgabe vom Rahmenspeicher 106B der 1A;
5 zeigt eine Diagramm des Verarbeitungsverhaltens, wenn die Rahmenspeicher 103 und 106B, wobei jeder Rahmenspeicher zwei Seiten enthält, beim ersten Vergleichsbeispiel verwendet werden;
6A und 6B zeigen Blockdiagramme eines zweiten Vergleichsbeispiels eines Senders und eines Empfängers bei Verwendung eines Sendeverfahrens mit variabler Rate;
7A und 7B zeigen Blockdiagramme einer Ausgabe vom Multiplexer 104 der 6A, wobei 7A die Daten darstellt, wenn die Senderate maximal ist, und 7B zeigt die Daten, wenn die Senderate kleiner als das Maximum ist;
8A und 8B zeigen eine schematische Darstellung der Datenfolgeausgabe vom Multiplexer 104 der 6A, wenn die Senderateninformation im vorangegangen Rahmen gehalten wird;
9A und 9B zeigen Blockdiagramme eines dritten Vergleichsbeispiels eines Senders und eines Empfängers bei Verwendung eines Sendeverfahrens mit variabler Rate;
10 zeigt eine schematische Darstellung eines Arbeitsablaufs eines Repetierers 121 der 9A, wobei 10(A) die Ausgabe des Multiplexers 104 der 9A zeigt, 10(B) die Ausgabe eines Fehlerkorrekturcodierers der 9A zeigt und 10(C) die Ausgabe des Repetierers 121 zeigt;
11A und 11B zeigen Blockdiagramme eines vierten Vergleichsbeispiels eines Senders und eines Empfängers bei Verwendung eines Sendeverfahrens mit variabler Rate;
12 zeigt eine schematische Darstellung des Arbeitsablaufs des Repetierers 121 der 9A, wobei 12(A) die Ausgabe des Multiplexers 104 der 11A zeigt, 12(B) die Ausgabe eines Fehlerkorrekturcodierers der 11A zeigt und
12(C) die Ausgabe des Repetierers 121 zeigt;
13 zeigt eine schematische Darstellung eines Bitwiederholungsverfahrens von Rahmendaten eines Senders in einem fünften Vergleichsbeispiel eines Senders bei Verwendung eines Sendeverfahrens mit variabler Rate;
14A und 14B zeigen Blockdiagramme eines sechsten Vergleichsbeispiels eines Senders und eines Empfängers bei Verwendung eines Sendeverfahrens mit variabler Rate;
15A zeigt ein Blockdiagramm der Anordnung eines Pilotsymbolanordnungsblocks 130 der 14A;
15B zeigt ein Blockdiagramm der Anordnung eines primären Demodulators 152 der 14B;
16 zeigt eine schematische Darstellung der Datenaufbausausgabe vom Multiplexer 104 der 14A;
17 zeigt eine schematische Darstellung die Rangordnung des Einschreibens in den Rahmenspeicher und des Auslesens aus dem Rahmenspeicher 106B der 14A;
18 zeigt eine schematische Darstellung einer modulierten Symbolfolgeausgabe vom Pilotsymbolanordnungsblock 130 der 14A;
19 zeigt eine schematische Darstellung des Schlitzaufbaus des sechsten Vergleichsbeispiels;
20 zeigt ein Blockdiagramm eines siebten Vergleichsbeispiels eines Senders bei Verwendung eines Sendeverfahrens mit variabler Rate;
21 zeigt eine schematische Darstellung der Sendeleistungssteuerung beim siebten Vergleichsbeispiel;
22 zeigt eine schematische Darstellung eines Beispiels von im Rahmenspeicher 106B abgespeicherten Daten in einem achten Vergleichsbeispiel eines Senders bei Verwendung eines Sendeverfahrens mit variabler Rate;
23 zeigt in einem Blockdiagramm den wesentlichen Teil des Empfängers des achten Vergleichsbeispiels;
24 zeigt ein Blockdiagramm eines neunten Vergleichsbeispiels eines Senders bei Verwendung eines Sendeverfahrens mit variabler Rate;
25 zeigt in einem Blockdiagramm den wesentlichen Teil des Empfängers des fünften Vergleichsbeispiels.
26 zeigt ein Blockdiagramm eines ersten Ausführungsbeispiels eines Senders bei Verwendung des Sendeverfahrens mit variabler Rate gemäß der Erfindung;
27 zeigt eine schematische Darstellung der Rahmenstruktur einer Vielzahl gemäß dem ersten Ausführungsbeispiel übertragener Kanälen; und
28 zeigt eine Darstellung der Phasensteuerung einer Vielzahl übertragener Daten in einem zweiten Ausführungsbeispiel eines Senders bei Verwendung eines Sendeverfahrens mit variabler Rate gemäß der Erfindung.
GENAUE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
Die Erfindung wird nun unter Bezugnahme auf die begleitende Zeichnung beschrieben.
Erstes Vergleichsbeispiel
Die 1A und 1B sind Blockdiagramme eines ersten Vergleichsbeispiels eines Senders und eines Empfängers bei Verwendung des Sendeverfahrens mit variabler Rate gemäß einem Vergleichsbeispiel.
1A zeigt die Anordnung des Senders. In 1A wird eine an den Eingangsanschluss 101A angelegte Sendedatenfolge einem Fehlererkennungscodierer 102 und einem Rahmenspeicher 103 zugeführt. Das Rahmenspeicher 103 enthält die Daten mit der zu sendenden Anzahl von Bits während eines Rahmenzeitabschnitts. Andererseits berechnet der Fehlererkennungscodierer 102 den Fehlererkennungscode (beispielsweise CRC-Bits, Cyclic Redundancy Check) der Sendedaten eines Rahmens. Ein Multiplexer 104 gibt für jeden Rahmen eine Datenfolge aus, die aus dem berechneten Fehlererkennungscode, gefolgt von den Sendedaten besteht.
2A und 2B zeigen die Datenfolgeausgabe vom Multiplexer 104. 2A zeigt die Datenfolge, wenn die Senderate der Daten maximal ist, und 2B zeigt die Datenfolge, wenn die Senderate kleiner als der Maximalwert ist. Wie in 2B gezeigt, tritt eine Pausendauer (eine Leerstelle) bei jedem Rahmen auf, wenn die Senderate kleiner als die Maximalrate wird. Der Fehlererkennungscode wird an einer bestimmten Stelle bei jedem Rahmen eingefügt; in den 2A und 2B beispielsweise an den Anfang des Rahmens.
Bezugnehmend auf 1A unterliegt die Datenfolge eines Rahmens, in den die der Fehlererkennungscode eingefügt ist, der Fehlerkorrekturcodierung durch den Fehlerkorrekturcodierer 105, und sie wird in einer Datenverteiler 106 eingegeben. Die Datenverteiler 106 enthält eine Piloteinheit 106A und einen Rahmenspeicher 106B.
3 zeigt eine schematische Darstellung des Rahmenspeichers 106B des Datenverteilers 106. Obgleich der Rahmenspeicher 106B über zwei Seiten verfügt, das heißt eine A-Seite und eine B-Seite, zeigt 3 nur eine der beiden Seiten. Bezugnehmend auf diese Figur wird ein Beispiel der Datenverteilung beschrieben. Die Datenverteiler 106 liest die Datenfolge eines Rahmens in einer Richtung aus, die sich vom Einschreiben in den Rahmenspeicher 106B unterscheidet. Das heißt, die Datenverteiler 106 liest die Sendedaten in Spaltenrichtung aus, die in Zeilenrichtung des Rahmenspeichers 106B eingeschrieben wurde. Die auf diese Weise gespreizte Datenfolge wird auf der anderen Seite des Rahmenspeichers 106B wieder eingeschrieben. Zunächst zeigen die der linken Seite des Rahmenspeichers 106B zugeordneten Zahlen #1 – #N die Einschreibrichtung der Daten an, die im einem sechsten Vergleichsbeispiel eingehender erläutert wird.
4 zeigt die Rahmenanordnung der Datenfolgeausgabe vom Rahmenspeicher 106B an. Die zu den einzelnen Zeilen des Rahmenspeichers 106B gehörenden Datenabschnitte werden Schlitze genannt. Wenn eine Seite des Rahmenspeichers 106B, die einem Rahmen entspricht, aus M Bits/Zeile·N Zeilen besteht, wie in 3 gezeigt, besteht ein Schlitz aus N Bits, und ein Rahmen besteht aus M Schlitzen, und die Anzahl der Bits eines Rahmens beträgt N·M Bits. Auf solche Weise unterliegen die Sendedaten einer Fehlerkorrekturcodierung durch den Fehlerkorrekturcodierer 105, gefolgt von der Datenverteilung durch die Datenverteiler 106. Als Folge erhöht sich die Wahrscheinlichkeit, dass die Sendedaten durch Verwendung des Fehlerkorrekturcodes für Burst-Fehler (Fehler eines im Zeitschlitz sendenden Inhalts) korrigiert werden kann.
Die Rahmenspeicher 103 und 106B haben in 1A jeweils zwei Seiten (A-Seite und B-Seite), um zwei Rahmen zu enthalten. Die ersten Rahmendaten werden auf der A-Seite des Rahmens 3 eingeschrieben, und sie werden dann in die A-Seite des Rahmenspeichers 106B entsprechend der Fehlerkorrekturcodierung und der Datenverteilung eingeschrieben. Die zweiten Rahmendaten werden auf der B-Seite des Rahmenspeichers 103 eingeschrieben, und auf der B-Seite des Rahmenspeichers 106B im Anschluß an die Fehlerkorrekturcodierung und die Datenverteilung eingeschrieben. Durch wechselseitige Verwendung der A- und der B-Seite wird ermöglicht, die Verarbeitung einer Serie von Datenfolgen fortzusetzen.
5 zeigt die Verarbeitung unter Verwendung der zweiseitigen Rahmenspeicher. Wie in 5 gezeigt, wird die Sendedatenfolge eines Rahmens in den Rahmenspeicher 103 eingeschrieben, wird der kombinierten Verarbeitung einer Fehlerkorrekturcodierung und der Datenverteilung unterworfen, und dann werden die verarbeiteten Daten in den Rahmenspeicher 106B eingeschrieben. Als ein Ergebnis wird die Sendedatenfolge durch einen Betrag von ein Rahmenintervall plus der Verarbeitungszeit verzögert. Die Datenfolgeausgabe vom Rahmenspeicher 106B wird durch einen primären Modulator 108 phasenmoduliert, gefolgt durch eine Phasenmodulation (Spreizung) durch einen sekundären Modulator 109. Der sekundären Modulator 109 verwendet eine Spreizcodefolge mit einer Chiprate ganzzahliger Vielfacher (üblicherweise von Zehnfachen bis Hundertfachen) der Senderate der Sendedaten, wobei die Sendedaten von einem Ausgangsanschluss 110 ausgegeben werden. Der primäre Modulator 108 führt nicht die Modulation der Leerstelle bei jedem Schlitz aus.
Der Sender, der die oben dargelegte Verarbeitung durchführt, sendet die variable Anzahl der Bits in einem festen Rahmenzeitabschnitt. Mit anderen Worten werden die gespreizten Daten mit einer offensichtlich variablen Senderate gesendet.
1B zeigt ein Blockdiagramm des Empfängers. Der Empfänger entspreizt die von einem Eingangsanschluss 150 zugeführten Spreizdaten mit Hilfe eines sekundären Demodulators 151. Die entspreizten Daten werden von einem primären Demodulator 152 erfasst, und sie werden einer Datenzusammenführeinrichtung 153 zugeführt. Die Datenzusammenführeinrichtung 153 besteht aus einer Steuereinheit 153A und einem Rahmenspeicher 153B mit zweiseitiger Anordnung, und sie arbeitet in umgekehrter Richtung zur Eingabe, und sie gibt an den Datenverteiler 106 beim Sender aus. Genauer: Die Steuereinheit 153A schreibt die Daten in den Rahmenspeicher Spalte für Spalte (Schlitz für Schlitz) ein, und sie liest die Daten Zeile für Zeile aus. Diese Vorgehensweise ermöglicht, dass die ursprüngliche Datenfolge eines Rahmens wiederentdeckt werden kann, wobei sich die Aufbereitung des Fehlererkennungscodes und der Datenfolge anschließen Der Fehlererkennungscode und die Datenfolge durchlaufen eine Fehlerkorrekturdecodierung mit Hilfe eines Fehlerkorrekturdecodierers 154, und sie werden einem Demultiplexer 155 zugeführt. Der Demultiplexer 155 trennt den Fehlererkennungscode und die Sendedatenfolge, die an festen Stellen innerhalb des Rahmens angeordnet sind. Dies wird durch Synchronisieren der Rahmen innerhalb des Demultiplexers 155 durchgeführt. Der abgetrennte Fehlererkennungscode wird einem Fehlererkennungscodespeicher 157 zugeführt, um dort abgespeichert zu werden. Andererseits wird die Datenfolge durch einen Ausgangsanschluss 159 als Empfangsdaten ausgegeben, und einem Fehlererkennungscodierer 156 zugeführt. Der Fehlererkennungscodierer 156 führt die gleiche Fehlererkennungscodierung wie beim Sender bei der Eingabedatenfolge erneut aus. Der so erhaltene Fehlererkennungscode wird mit Hilfe eines Komparators 158 mit der im Fehlererkennungscodespeicher 157 abgespeicherten Datenfolge Bit für Bit verglichen. Der Komparator 158 erzeugt ein Koinzidenzsignal von einem Anschluß 160, wenn sämtliche Bits übereinstimmen. War während des Sendens kein Fehler aufgetreten, wird das Koinzidenzsignal mit der richtigen Anzahl von Bits der Sendedaten ausgegeben, wobei in diesem Fall die Empfangsdatenfolge bei dem empfangenen Rahmen für richtig befunden werden, und sie werden am Ausgangsanschluss 159 ausgegeben.
Die Datensendung, die, wie oben beschrieben, den Sender und den Empfänger verwendet, macht es überflüssig, die Information, die die Anzahl der Bits des Rahmens bildet, vom Sender zum Empfänger zu senden. Selbst wenn entsprechend die Anzahl der Bits im Rahmen (das heißt die offensichtliche Senderate) von Rahmen zu Rahmen an der Sendeseite verändert wird, kann die Empfangsseite hiermit einwandfrei empfangen. Mit anderen Worten kann die variable Senderate erreicht werden, wenn die offensichtliche Senderate während der Nachrichtensendung von Rahmen zu Rahmen verändert werden kann. Da die Länge des Rahmens fest ist, kann der Empfänger immer die Rahmen genau erkennen, selbst wenn Rahmen ohne Sendedaten gemischt werden.
Tritt ein Fehler bei den Sendedaten auf, kann der Komparator 158 das Koinzidenzsignal an einer falschen Stelle erfassen (nicht erfassen). In diesem Fall wird der Demultiplexer 155 entweder einen Teil der gesamten wirklichen Daten im Rahmen als wirkliche Daten ausgeben, oder Daten, die aus den gesamten wirklichen Daten plus überflüssigen Daten, die nachfolgen, bestehen. Der Sender und der Empfänger dieses Beispiels jedoch ordnen den Fehlererkennungscode an der festen Stelle im Rahmen an, und folglich kann die Wahrscheinlichkeit der Fehlerkennung auf einen sehr kleinen Wert reduziert werden, indem die Anzahl der Bits des Fehlererkennungscodes größer als die erforderlichen Bits zur Erkennung üblicher Fehler bestimmt wird. Hinzu kommt, dass die Begrenzung der zugelassenen Anzahl der Bits in einem Rahmen (beispielsweise Einstellung auf ein Mehrfaches von zwei Bits) wird die Stelle, an der das Koinzidenzsignal des Komparators 158 erhalten wird, einschränken, und dies kann darüber hinaus die Wahrscheinlichkeit verringern, das Koinzidenzsignal an einer falschen Stelle auszugeben.
Zweites Vergleichsbeispiel
6A und 6B zeigen Blockdiagramme eines zweiten Vergleichsbeispiels eines Senders und eines Empfängers bei Verwendung des Sendeverfahrens mit variabler Rate gemäß einem zweiten Vergleichsbeispiel. Das zweite Beispiel unterscheidet sich vom ersten Beispiel dahingehend, dass es die Senderateninformation vom Sender zum Empfänger bereitstellt. Genauer: Die Unterschiede zeigen sich in folgenden Punkten.

(1) Der Sender wird mit einem Senderateninformationsspeicher 113 versehen. Der Senderateninformationsspeicher 113 ist ein Speicher zum Abspeichern der Senderateninformation der im Rahmenspeicher 103 abgespeicherten Rahmendaten, das heißt, die Information, die die Anzahl von Bits der Rahmendaten darstellt. Die Information wird über den Anschluß 101B Rahmen für Rahmen im Senderateninformationsspeicher 113 abspeichert. Auf diese Weise sendet der Sender die Daten einer variablen Anzahl von Bits mit der Senderateninformation in einem festen Rahmenzeitabschnitt.
(2) Der Multiplexer 104 ordnet die Senderateninformation vor dem Fehlererkennungscode an. 7A und 7B zeigen die Ausgabe des Multiplexers 104. 7A zeigt die Ausgabe, wenn die Senderate der Sendedaten maximal ist, und 7B zeigt die Ausgabe, wenn die Senderate kleiner als die Maximalrate ist. In 7B tritt in jedem Rahmen ein Leerzeit, das heißt eine Leerstelle ohne Daten, auf. Wie in den Figuren gezeigt, besteht jeder Rahmen aus der Senderateninformation, dem Fehlererkennungscode und den Sendedaten Der Rahmen unterscheidet sich vom ersten Beispiel dahingehend, dass er mit der Senderateninformation, die vor dem Fehlererkennungscode angeordnet ist, versehen ist.
(3) Der Empfänger ist ebenfalls mit einer Senderateninformationsspeicher 161 versehen. Der Senderateninformationsspeicher 161 speichert die Senderateninformation, die aus den Empfangsdaten erhalten wurde, zugeführt vom Fehlerkorrekturdecodierer 154, ab.

Mit einer derartigen Anordnung sendet der Sender die Daten, wie in den 7A und 7B gezeigt, im Anschluß an ihre Datenverteilung, ihre Modulation und ihre Spreizung.
Der Empfänger entspreizt, demoduliert und führt die Empfangsdaten wie beim ersten Beispiel zusammen. Auf diese Weise wird die ursprüngliche Datenfolge eines Rahmens wiederhergestellt, und die Senderateninformation, der Fehlererkennungscode und die Sendedatenfolge wird erhalten. Diese werden dem Fehlerkorrekturdecodierer 154 zugeführt, um die Fehlerkorrekturcodierung zu durchlaufen.
Die in der wiederentdeckten Ausgabe des Fehlerkorrekturdecodierers 154 enthaltene Senderateninformation wird dem Senderateninformationsspeicher 161 zur Abspeicherung zugeführt, und sie wird an Anschluß 162 ausgegeben. Andererseits werden die Sendedatenfolge und der Fehlererkennungscode mit Hilfe des Demultiplexer 155 getrennt. Die Sendedaten werden dem Fehlererkennungscodierer 156 und der Anschluß 159, von dem sie als Empfangsdaten ausgegeben werden, zugeführt. Andererseits wird der Fehlererkennungscode dem Fehlererkennungscodespeicher 157 zugeführt, um abgespeichert zu werden.
Der Fehlererkennungscodierer 156 führt die gleiche Fehlererkennungscodierung aus wie die des Senders, bezogen auf das letzte Bit der Eingabedatenfolge. Das letzte Bit wird vom Senderateninformationsspeicher 161 zugeführt. Dies ist der wesentliche Punkt, der sich vom ersten Beispiel unterscheidet. Danach wird die Verarbeitung wie im ersten Beispiel fortgeführt. Der Komparator 158 vergleicht den vom Fehlererkennungscodierer 156 ausgegebenen Fehlererkennungscode Bit für Bit mit dem Inhalt des Fehlererkennungscodespeicher 157, und er gibt das Koinzidenzsignal am Anschluß 160 aus, wenn sämtliche Bits übereinstimmen. Wenn während des Senders kein Fehler auftritt, wird das Koinzidenzsignal wird an den Anschluß 160 ausgegeben, wobei in diesem Fall bestimmt wird, dass die vom Anschluß 159 ausgegebenen Sendedaten im Rahmen, und die vom Anschluß 162 ausgegebene Senderateninformation einwandfrei empfangen wurden.
Werden als Fehlerkorrekturcode ein Faltungscode und die Maximum-Likelihood-Decodierung als die Decodierungsverarbeitung bei diesem Beispiel gewählt, wird das decodierte Ergebnis der Senderateninformation zuerst durch sequentielle Anwendung der Maximum-Likelihood-Decodierung erhalten, und dann wird die Fehlerkorrekturdecodierung der Sendedaten am letzten Bit, festgelegt durch die Senderateninformation, durchgeführt. In diesem Fall wird vom decodierten Ergebnis der Senderateninformation erhöhte Zuverlässigkeit erhalten, da das im Decodierer gespeicherte Eingabesignal zunimmt, das heißt, da die den Sendedaten folgende codierte Datenfolge aufgrund der Kenndaten des Decodierers zunimmt. Aus diesem Grund wird empfohlen, dass die größtmögliche Datenfolge mit fester Länge, wie beispielsweise ein Fehlererkennungscode, der sich von den Sendedaten unterscheidet, unmittelbar hinter der Senderateninformation ohne Unterbrechung angeordnet wird.
Alternativ kann folgendes Verfahren zur Decodierung der Sendedaten, bezogen auf das letzte Bit, verwendet werden. Der Sender addiert Füllbits unmittelbar hinter dem letzte Bit, und er führt die Fehlererkennungscodierung bei den Bits aus. Der Empfänger vervollständigt die Fehlererkennungscodierung mit den Füllbits. Alternativ kann der Sender die Füllbits hinter die zu sendende Senderateninformation anordnen, und der Empfänger kann einmal die Decodierung an den Füllbits vervollständigen, und danach die Decodierung der Sendedaten bezogen auf das letzte Bit erneut starten.
Bei der oben beschriebenen Verarbeitung werden Verarbeitungen wie Entspreizen, Fehlerkorrekturdecodierung und Fehlererkennungscodierung nach dem Einschreiben der Eingabedatenfolge eines Rahmen in den Rahmenspeicher 153A der Entspreizungseinheit 153 erfolgreich durchgeführt. Entsprechend wird die Sendedatenfolge durch den Betrag von einem Rahmenintervall verzögert, das bei der Entspreizung plus der Verarbeitungszeit enthalten ist.
Zur Vermeidung einer solchen Verzögerung kann folgendes Verfahren herangezogen werden. Als erstes ordnet der Sender die mit dem derzeitigen Rahmen verbundene Senderateninformation an die Anfangsstelle des vorangegangenen Rahmens an, dessen Senderateninformation im Senderateninformationsspeicher 113 abgespeichert wird. Andererseits empfängt der Empfänger das letzte Bit der Sendedaten des derzeitigen Rahmens auf der Grundlage der Senderateninformation bei dem vorangegangenen Rahmens, der im Senderateninformationsspeicher 161 abgespeichert ist.
8A und 8B zeigen in diesem Fall die Datenfolgeausgabe vom Multiplexer 104 des Senders. Wird die Senderateninformation durch den vorangegangenen Rahmen gesendet, kann der Empfänger die Anzahl der Bits der wirklichen Daten des derzeitigen Rahmens empfangen, bevor sie zusammengeführt werden. Dies ermöglicht, die bei der Zusammenführung enthaltene Rahmenverzögerung zu eliminieren. Als ein Ergebnis kann die Leistung des Empfangssignals während des Sendens der derzeitigen wirklichen Daten genau gemessen werden. Dies ist erforderlich, um die Sendeleistungssteuerung zu erreichen, bei der die Leistung des Empfangssignals mit einer minimalen Verzögerungszeit gemessen werden muss, um zur Sendeseite zurückgeführt zu werden.
Um die Senderateninformation mit Hilfe des vorangegangenen Rahmens zu senden, ist ein Leerrahmen erforderlich, um die Senderateninformation des ersten Rahmens zu Beginn der aufeinanderfolgenden Datensendung zu senden.
Entsprechend dem Sender und dem Empfänger, die oben beschrieben wurden, führt der Empfänger die Wiedercodierung und die übereinstimmende Erkennung des Fehlererkennungscode durch, um die Wirksamkeit der Sendedaten für jeden Rahmen zu bestätigen. Selbst wenn daher die empfangene Senderateninformation (das heißt, der Informationsvertreter jeder Anzahl der zu sendenden Bits in dem Rahmen) falsch ist, kann die Möglichkeit (Fehlerkennung) der Ausgabe von Sendedaten fehlerhafter Länge auf ein Minimum reduziert werden. Dies ermöglicht, eine hochzuverlässige Datensendung variabler Rate zu erreichen.
Wird eine Datenfolge mit einer niedrigen Senderate durch den Sender und durch den Empfänger der oben beschriebenen ersten und zweiten Beispiele gesendet, wird ein Betrag der Sendedaten pro Rahmen reduziert. In solch einem Fall tritt ein Burst-Senden auf, bei dem eine kurze Datenfolge periodisch gesendet wird, da die Rahmenlänge fest ist. Ist von vorne herein bekannt, dass die Anzahl der Bits (die gesamten Bits des Fehlererkennungscodes und der Datenfolge) pro Rahmen kleiner oder gleich 1/K der maximalen Anzahl der Bits des Rahmens ist, wobei K eine positive ganze Zahl ist, kann der Burst-Betrieb vermieden werden, indem die Datenfolge mit ihren einzelnen Bits K-mal wiederholt wird, nachdem der Fehlerkorrekturcodierung der Datenfolge ausgeführt wurde. Die folgenden Beispiele und Ausführungsbeispiele sind ein Beispiel für solch eine Datensendung.
Drittes Vergleichsbeispiel
9A und 9B zeigen Blockdiagramme eines dritten Vergleichsbeispiels eines Senders und eines Empfängers bei Verwendung des Sendeverfahrens mit variabler Rate gemäß dem dritten Vergleichsbeispiel.
Dieses Beispiel unterscheidet sich hauptsächlich von dem in den 1A und 1B gezeigten ersten Vergleichsbeispiel in folgendem.

(1) Der Sender wird mit einem Repetierer 121 versehen, der hinter dem Fehlererkennungscodierer 105 angeordnet ist. Wie in 10(C) gezeigt, hat der Repetierer 121 eine Funktion, jedes Bit im Rahmen K-mal (zweimal in 10(C)) zu wiederholen. Auf diese Weise wird eine neue Datenfolge generiert, bei der die Bits der Ausgabedaten vom Fehlerkorrekturcodierer 105, wie in 10(B) gezeigt, jeweils K-mal wiederholt werden.
(2) Ein Multiplizierer 123 zur Steuerung der Sendeleistung wird zwischen dem primären Modulator 108 und dem sekundären Modulator 109 angeordnet. Die Datenausgabe vom Repetierer 121 wird durch den Datenverteiler 106 gespreizt, gefolgt von einer ersten und einer zweiten Modulation und dem Senden. Da das gleiche Bit K-mal gesendet wird, nimmt die mittlere Sendeleistung des Bit um einen Faktor K zu, verglichen mit der Sendeleistung, wenn keine Wiederholung durchgeführt wird. Die mittlere Sendeleistung ist proportional zur Überlagerungsleistung mit anderen Anwendern. Um das Anwachsen der mittleren Sendeleistung aufgrund der Wiederholung von Bits zu verhindern, wird das System in 9A mit dem Multiplizierer 123 versehen, der hinter dem primären Modulator 108 angeordnet ist, wodurch die Ausgabe des primären Modulators 108 mit dem Leistungsfaktor 1/K multipliziert wird.
(3) Der Empfänger wird mit einem Integrierer 171 und einer Verdünnungsschaltung 172 versehen, die unmittelbar hinter dem Datenzusammenführeinrichtung 153 angeordnet werden. Der Integrierer 171 empfängt eine Zusammenfassung für jedes kontinuierliche K-Symbol der entspreizten Empfangsdatenfolge. Die Verdünnungsschaltung 172 verdünnt die integrierte Ausgabe bei jedem K-Symbolintervall, und sie gibt das Ergebnis aus. Beide Schaltungen 171 und 172 führen diese Verarbeitung nur an dem Wiederholungsteil der Sendedaten aus, wodurch die anderen zusätzlichen Bits ohne Änderung durchgelassen werden.

Die Arbeitsweise des Beispiels wird nun beschrieben. 10(A) zeigt die Ausgabe des Multiplexers 104. Eine derartige Anordnung des Rahmens, einschließlich Leerstellen, wird das Senden im Burst-Betrieb bewirken. Um dies zu verhindern, werden der Fehlererkennungscode und die Sendedatenausgabe vom Fehlerkorrekturcodierer 105 (10(B)) dem Repetierer 121 zugeführt, der jedes Bit K-mal wiederholt (10(C)). Der Wiederholungskoeffizient K wird derart eingestellt, dass der Rahmen soweit wie möglich ausgefüllt ist (K = 2 in 10). Senden der Ausgabe des Repetierers 121 kann das Senden im Burst-Betrieb eliminieren.
Andererseits stellt der Empfänger die gleiche Datenfolge wie die Ausgabe des Fehlerkorrekturcodierers 105 des Senders über den Integrierer 171 und über die Verdünnungsschaltung wieder her. Danach wird die gleiche Verarbeitung wie im ersten Ausführungsbeispiel ausgeführt, wobei dies in der endgültigen Empfangsdatenfolge resultiert.
Die im Empfänger verwendete Zahl K der Wiederholung muss mit der im Sender verwendeten Zahl K übereinstimmen. Entsprechend ist es erforderlich, die Zahl K vor der Datensendung an den Empfänger zu senden.
Dieses Beispiel kann das Senden mit variabler Rate ohne das Senden im Burst-Betrieb erreichen, selbst wenn die Datensendungsrate wesentlich kleiner als die maximale Rate ist.
Viertes Vergleichsbeispiel
11A und 11B zeigen Blockdiagramme eines vierten Vergleichsbeispiels eines Senders und eines Empfängers bei Verwendung des Sendeverfahrens mit variabler Rate.
Dieses Beispiel ist eine Kombination aus dem zweiten und dem dritten Vergleichsbeispiel. Genauer: Der Senderateninformationsspeicher 113 und der Senderateninformationsspeicher 161 werden dem Sender beziehungsweise dem Empfänger des dritten Vergleichsbeispiels hinzugefügt.
12 zeigt ein Diagramm entsprechend 10 des zweiten Vergleichsbeispiels. Das vorliegende Beispiel ist dahingehen gekennzeichnet, dass die Senderateninformation unmittelbar vor den Sendedaten angeordnet sind. Da die weiteren Arbeitsabläufe aus den zweiten und aus den dritten Beispielen hervorgehen, wird auf die erneute Beschreibung verzichtet.
Fünftes Vergleichsbeispiel
Bei den oben beschriebenen dritten und vierten Vergleichsbeispielen werden die einzelnen Bits Bit für Bit K-mal wiederholt. Wie beispielsweise in 13 gezeigt, kann jede vorgegebene Anzahl von Bits (vier Bits in 13) nach der Einstellung K-mal (zweimal in
13) wiederholt werden. Bei dem in 25 gezeigten Empfänger ist eine Verschiebungseinrichtung 173 zwischen dem Datenzusammenführeinrichtung 153 und dem Integrierer 171 angeordnet, wodurch die Verschiebungseinrichtung 173 das gleiche Bit herauszieht, und der Integrierer 171 integriert über jedes K-Bitintervall. Die weitere Anordnung ist die gleiche wie in 9B gezeigt.
Dieses Beispiel kann die gleiche Wirkung erreichen wie das des vierten Vergleichsbeispiels.
Die oben beschriebenen ersten bis fünften Vergleichsbeispiele verwenden keine Pilotsymbole. Die Pilotsymbole haben ein vorgegebenes festes Muster, und sie werden intermittierend mit den Sendedaten, in die die Pilotsymbole periodisch angeordnet sind, gesendet, oder sie werden kontinuierlich durch einen fest zugeordneten Kanal gesendet. Ein Empfänger zieht die Pilotsymbole des bekannten Musters heraus, und er schätzt den Schwund des Sendewegs ab, um die Schwankung des Empfangssignals aufgrund des Schwunds zu kompensieren. Die folgenden Beispiele und Ausführungsbeispiele beziehen sich auf das Sendesystem mit variabler Rate einschließlich Pilotsymbolen.
Sechstes Vergleichsbeispiel
14A und 14B zeigen Blockdiagramme eines sechsten Vergleichsbeispiels des Senders und des Empfängers bei Verwendung des Sendeverfahrens mit variabler Rate.
Der Sender von 14A unterscheidet sich vom in 1A gezeigten Sender dahingehen:

(1) Eine Pilotsymbolanordnungsschaltung 130 zum Anordnen der Pilotsymbole wird zwischen dem primären Modulator 108 und dem sekundären Modulator 109 angeordnet. Die Pilotsymbolanordnungsschaltung 130 wird später unter Bezugnahme auf 15A beschrieben.
(2) Dem Multiplexer 104 werden vom Eingangsanschluss 101B Steuerdaten zugeführt. Die Steuerdaten sind für eine Schaltungsverbindung wichtig.
(3) Der Rahmenspeicher 103 wird entfernt, und die Anwenderdaten werden unmittelbar über den Eingangsanschluss 101A dem Multiplexer 104 zugeführt.

Anderseits unterscheidet sich der in 14B gezeigte Empfänger von dem in 1A gezeigten dahingehend.

(1) Der primäre Demodulator 152 hat eine andere Anordnung als der primäre Demodulator von 1B. Dies wird weiter hinten unter Bezugnahme auf 15B beschrieben.
(2) Die Anordnung des Fehlererkennungscodes im Rahmen wird bei diesem Beispiel nicht festgelegt, was sich vom ersten Vergleichsbeispiel unterscheidet. Entsprechend werden die Schaltungen vom Demultiplexer 155 und von nachfolgenden Schaltungen entfernt, und ein Fehlererkennungsschaltung 144 wird mit dem Ausgangsanschluss des Fehlerkorrekturdecodierers 154 verbunden.

Die Fehlererkennungsschaltung 144 verschiebt die Daten bei jedem Rahmen Bit für Bit, dividiert nacheinander die Daten durch die vorgegebenen Daten, und sie bestimmt, dass der Fehlererkennungscode an dem Punkt erkannt wird, an dem die Daten dividiert werden können. Da die Länge des Fehlererkennungscode von vorneherein bekannt ist, kann das letzte Bit der Sendedaten durch Erkennung des Fehlererkennungscodes gefunden werden. Auf diese Weise können die Sendedaten gewonnen werden.
Bei Rückkehr zu 14A wird die an den Eingangsanschluss 101 angelegte Datenfolge vom Anwender in Daten mit einer Dauer eines vorgegebenen Rahmenzeitabschnitts Tf unterteilt. Der Fehlererkennungscodierer 102 berechnet einen Prüfcode (beispielsweise CRC-Bits) für jeden Rahmen der Anwenderdaten, und er führt ihn dem Multiplexer 104 zu. Der Multiplexer 104 addiert die Steuerdaten hinzu, die über den Eingangsanschluss 101B vor den Anwenderdaten bei jedem Rahmen zugeführt werden, und er addiert den Prüfcode vom Fehlererkennungscodierer 102 am Ende der Daten beim Rahmen hinzu, wobei ein Rahmendatum gebildet wird.
16 veranschaulicht die Datenausgabe vom Multiplexer 104. Wie in 16 gezeigt, treten beim Rahmen Leerstellen auf, wenn die gesamte Anzahl von Bits (die der Senderate entspricht), der Steuerdaten, der Anwenderdaten und der Prüfcode kleiner als die maximale Anzahl der Bits (maximale Rate) ist, die mit einem Rahmen gesendet werden kann.
Die Sendedaten eines Rahmens unterliegen der Fehlerkorrekturcodierung durch den Fehlerkorrekturcodierer 105, und sie werden der Datenverteiler 106 zugeführt. Der Datenverteiler 106 liest die Daten eines Rahmens, die im Rahmenspeicher 106B abgespeichert wurden, in der Richtung aus, die sich von der Schreibrichtung, wie in 17 gezeigt, unterscheidet. Das heißt, die Sendedaten eines Rahmens, die in Zeilenrichtung des Datenverteilers 106 eingeschrieben wurden, werden in Spaltenrichtung mit einer vorgegebenen Rate ausgelesen.
Die ausgelesenen Daten unterliegen einer Phasenmodulation mit Hilfe des primären Modulators 108, und sie werden der Pilotsymbolanordnungsschaltung 130 zugeführt. Die Pilotsymbolanordnungsschaltung 130 ordnet periodisch die Pilotsymbole eines bekannten Musters bei den zugeführten Daten an, wobei eine modulierte Symbolfolge gebildet wird.
15A zeigt eine Blockdiagramm die Anordnung der Pilotsymbolanordnungsschaltung 130. Die Pilotsymbole bekannten Musters, die periodisch von einem Pilotsymbolgenerator 131 erzeugt werden, werden einem Multiplexer 132 zugeführt. Der Multiplexer 132 überträgt die vom primären Modulator 108 zugeführten Daten und die Pilotsymbole im Multiplexverfahren, wobei eine modulierte Symbolfolge erzeugt wird.
18 veranschaulicht die Anordnung der modulierten Symbolfolge. In 18 wird ein Abschnitt, der durch periodisch angeordneten Pilotsymbole eingeschlossen ist, Schlitz genannt. Angenommen, ein Schlitz setzt sich aus N Bits zusammen, und ein Rahmen setzt sich aus M Schlitzen zusammen, dann setzt sich ein Rahmen aus N·M Bits zusammen.
Die modulierte Symbolfolge wird dem sekundären Modulator 109 zugeführt. Der sekundäre Modulator 109 multipliziert die modulierte Symbolfolge mit einer Spreizcodefolge mit einer ganzzahligen Chiprate (einige Zehnfache bis einige Hundertfache)-mal der Symbolrate, und er führt das Ergebnis über den Ausgangsanschluss 110 einem Sendeleistungsverstärker zu.
Der Empfänger, der die Pilotsymbole bekannten Musters, die periodisch in die Sendedaten angeordnet wurden, empfängt, schätzt die Phase jedes Symbols im Schlitz ab, und er korrigiert die Phase unter Verwendung der Pilotsymbole. Dies kompensiert die Phase jedes Symbols, das durch den Schwund beim Senden verändert wurde. Diese Verarbeitung wird mit Hilfe des primäre Demodulators 152 durchgeführt.
15B zeigt ein Blockdiagramm der Anordnung des primären Demodulators 152. Das vom sekundären Demodulator 151 zugeführte entspreizte Signal wird dem Quasi-Kohärenzdetektor 181 zugeführt. Der Quasi-Kohärenzdetektor 181 erfasst quasikohärent das entspreizte Signal, das den Träger der gleichen Frequenz wie der Sender verwendet, und führt die erfasste Ausgabe einem Demultiplexer 182 zu. Der Demultiplexer 182 unterteilt die erhaltenen Daten mit Hilfe einer quasikohärenten Erkennung in Datensymbole und in die Pilotsymbole auf, und er führt die Datensymbole dem Kompensator 183 und die Pilotsymbole einer Übertragsabschätzeinheit 184 zu.
Die Übertragsabschätzeinheit 184 schätzt die Übertragsfunktion des Ausbreitungswegs von den Pilotsymbolen ab, und sie führt die Übertragsfunktion dem Kompensator 183 zu. Der Kompensator 183 gleicht die Phasen der Datenfolgeausgabe der Datensymbole als Antwort auf die geschätzte Übertragsfunktion ab, und er führt die kompensierte Ausgabe einer Bestimmungsschaltung 185 zu. Die Bestimmungsschaltung 185 bestimmt über die kompensierten Daten, und sie gibt die Datensymbole aus. Genaueres dieser Verarbeitung wird in der oben erwähnten Veröffentlichung von S. Sampei beschrieben.
Im Fall, bei dem die Pilotsymbole auf diese Weise periodisch in den Sendedaten angeordnet sind, um die kohärente Erkennung zu erreichen, liegt die Genauigkeit der Abschätzung des Sendewegs am günstigsten in der Nähe der Pilotsymbole. Daher sollten solche Daten, die hochqualitatives Senden erfordern, vor dem Senden bei diesem Ausführungsbeispiel in der Nähe der Pilotsymbole angeordnet sein. Genauer: Das Einschreiben und das Auslesen zum und vom Rahmenspeicher 106B des Datenverteilers 106 in 14A wird gesteuert, so dass die wichtigen Daten, die hochqualitatives Senden erfordern, wie beispielsweise Steuerdaten, in der Nachbarschaft der Pilotsignale angeordnet werden.
Diese Verarbeitung wird nun unter Bezugnahme auf die 3 und 19 beschrieben.
Wie oben beschrieben, veranschaulicht 3 die Anordnung der Rahmendaten im Rahmenspeicher 106B des Datenverteilers 106. Die Anzahl der Bits in einer Zeile des Rahmenspeichers 106B wird gleich der Anzahl der Schlitze M, die einen Rahmen bilden, angenommen. Darüber hinaus wird die Anzahl der Bits (das heißt, die Anzahl der Zeilen) in einer Spalte gleich der Anzahl der Bits N eines Schlitzes angenommen. Ein Rahmendatum einschließlich dem Prüfcode zur Fehlererkennung wird Bit für Bit in die Zeilenrichtung der Rahmenspeichers 106B, das in zweidimensionaler Form dargestellt wird, eingeschrieben. Das Einschreiben eines Rahmens wird im Rahmenspeicher 106B abwechselnd von oben nach unten Zeile für Zeile durchgeführt. Die mit den Zeilen von 3 verbundenen Zahlen stellen die Schreibrichtung dar. Da die Steuerdaten an der Anfangsstelle des Rahmens angeordnet sind, werden sie in den Zeilen mit kleinerer Zahl eingeschrieben. Mit anderen Worten, diese wichtigen Daten werden an den Anfangs- und Endstellen des Rahmens im Rahmenspeicher 106B eingeschrieben.
Andererseits werden die Daten im Rahmenspeicher 106B in Spaltenrichtung Bit für Bit ausgelesen. Die Spaltenzahlen 1 – M entsprechen den Schlitzzahlen von 18. Durch ein solches Auslesen der Daten aus dem Rahmenspeicher 106B werden die wichtigen Daten (Steuerdaten) bei jedem Schlitz in der Nähe der Pilotsymbole zugeordnet, wie in 19 gezeigt. In 19 erscheint eine Leerstelle im Schlitz, der der Leerstelle jedes Rahmens in 16 entspricht.
Der Empfänger ist mit der Datenzusammenführeinrichtung 153 entsprechend dem Datenverteiler 106 versehen. Die Datenzusammenführeinrichtung 153 stellt die Rahmendaten von den Schlitzdaten in einer Arbeitsablauf umgekehrt zu dem der Datenverteiler 106 wieder her.
Bei einer solchen Datensendung können die wichtigen Steuerdaten an Stellen in der Nähe des Pilotsymbols gesendet werden, an denen nur wenige Fehler auftreten.
Die Fehlerrate der Empfangsdaten verringert sich, wenn die Empfangsleistung ansteigt. Auf diese Weise kann die Datenfehlerrate verringert werden, indem die Sendeleistung entsprechend dem Wichtigkeitsgrad der Sendedaten gesteuert wird. Das folgende Beispiel 7 wird in Übereinstimmung hiermit verwirklicht.
Siebtes Vergleichsbeispiel
20 zeigt ein Blockdiagramm eines siebten Vergleichsbeispiels des Senders, der das Sendeverfahren mit variabler Rate verwendet. Der Sender unterscheidet sich vom Sender des sechsten, in 14A gezeigten Vergleichsbeispiels dahingehend, dass es mit einem Multiplizierer 141 in der Nähe der Pilotsymbolanordnungsschaltung 130 versehen ist. Der Multiplizierer 141 multipliziert die Ausgabe der Pilotsymbolanordnungsschaltung 130, wie in 19 gezeigt mit einem vorgegebenen Leistungskoeffizienten. Der Multiplizierer 141 multipliziert einen Leistungskoeffizienten mit einem größeren Wert mit ansteigendem Grad der Bedeutung der Daten. Beispielsweise werden die wichtigen Pilotsymbole und die Steuerdaten mit einem maximalen Leistungskoeffizienten multipliziert.
27 zeigt ein Diagramm der Beziehung zwischen den Datentypen und den Leistungskoeffizienten. Die vorgegebenen Anzahl von Bits werden durch bezügliche Daten entsprechend ihrer Typen, außer für Leerstellen, zugewiesen. Die Leerstellen werden mit einem besonderen Code aufgefüllt, um sie von anderen Teilen zu unterscheiden, und sie werden mit dem Wert Null multipliziert, damit sie nicht gesendet werden. Mit anderen Worten: Beim Code, der die Leerstellen darstellt, wird der Leistungskoeffizient auf den Wert Null gesetzt, wodurch deren Senden unterdrückt wird.
Obgleich der Multiplizierer 141 des Leistungskoeffizienten vor dem sekundären Modulator 109 angeordnet wird, kann er auch hinter dem sekundären Modulator 109 angeordnet werden.
21 zeigt das Steuerverhalten der Sendeleistung entsprechend dem Bedeutungsgrad der Daten. Durch diese Steuerung der Sendeleistung werden die wichtigen Daten mit größerer Sendeleistung gesendet, was ermöglicht, die Fehlerrate zu reduzieren. Hinzu kommt, da die Leerstellen nicht gesendet werden, dass zusätzliche Sendeleistung unterbunden werden kann. Als Ergebnis wird die Überlagerung mit anderen Anwendern verringert, und die Anzahl der Anwender innerhalb eines vorgegebenen Frequenzbandes kann entsprechend erhöht werden.
Achtes Vergleichsbeispiel
Das vorangegangene erste Vergleichsbeispiel beschreibt ein Beispiel, das die Daten mit verschiedener Rate sendet, ohne den Teilnehmer mit der Senderateninformation zu versehen, aus welcher Anzahl Bits die Daten bei jedem Rahmen bestehen. 22 und 23 zeigen ein weiteres Beispiel, das die Senderateninformation nicht an den Empfänger sendet.
Der Sender dieses Vergleichsbeispiels ist ähnlich dem in 29 gezeigten siebten Vergleichsbeispiel. 22 zeigt die gesendete Bitfolge, die in den Rahmenspeicher des Datenverteilers 106 des Senders eingeschrieben wird, wenn die Senderate kleiner als die maximale Senderate des Senders ist. Der Fehlererkennungscode (Prüfcode) wird am Ende der Sendedaten bei jedem Rahmen hinzugefügt, und danach folgt ein Leerzeichen.
Beim Senden werden die Sendedaten im Rahmenspeicher 106B Spalte für Spalte mit einer festen Rate ausgelesen, und sie werden sequentiell zu jedem Schlitz, der gesendet werden soll, zugeordnet. In 22 gehört der Raum, bei dem die Sendedaten nicht vorhanden sind, zu einem Leerzeichen bei jedem Schlitz. Als Ergebnis werden die Sendedaten der variablen Anzahl Bits ein einem festen Rahmenintervall bei einer konstanten Senderate gesendet.
23 zeigt den Hauptteil des Empfängers zum Empfangen der auf diese Weise gesendeten Daten. Der Empfänger entdeckt die Daten jedes Rahmens mit Hilfe des Datenzusammenführeinrichtung 153 in umgekehrter Arbeitsweise zum Datenverteilereinrichtung 106 beim Sender. Der Arbeitsvorgang ist der gleiche wie beim ersten Vergleichsbeispiel.
Die Daten eines Rahmens werden der Fehlererkennungsschaltung 144, die mit der Ausgabe der Datenzusammenführeinrichtung 106 verbunden ist, zugeführt. Die Fehlererkennungsschaltung 144 erkennt das letzte Bit der Sendedaten in der zuvor beschriebenen Weise. Genauer: Die Fehlererkennungsschaltung 144, die die Daten im Rahmen Bit für Bit verschiebt, unterteilt die Daten nacheinander durch die vorgegebenen Daten, und sie bestimmt, dass der Fehlererkennungscode empfangen wird, und die einwandfrei gesendeten Daten an dem Punkt erhalten werden, an dem die Daten geteilt werden können. Die gesendeten Originaldaten werden erhalten, wenn die Empfangsdaten an diesem Punkt ausgegeben werden.
Senden und Empfang auf diese Weise eliminiert die Notwendigkeit, jedes Mal die Senderateninformation, die die Anzahl der Daten in jedem Rahmen darstellt, zu senden. Hinzu kommt, dass der Empfänger die Daten einwandfrei erkennen kann, selbst wenn sich die Anzahl (offensichtliche Senderate) der Sendedaten bei jedem Rahmen ändert. Dies daher, selbst wenn keine Sendedaten vorliegen, der Empfänger dies aufgrund des festen Rahmenzeitabschnitts erkennen kann.
Auf diese Weise wird das Senden mit variabler Rate verwirklicht, bei der die offensichtliche Senderate (tatsächlich die Anzahl von Bits der Daten) sich von Rahmen zu Rahmen verändern kann, selbst wenn die Senderateninformation nicht gesendet wird. Es ist für die konventionelle variable Sendeinformation, die keine Senderateninformation im Voraus sendet, erforderlich, in Intervallen die Werte, die von der Senderate benötigt werden, vorherzubestimmen, und dies begrenzt die Anzahl der Senderaten, die ausgeführt werden können. Im Gegensatz hierzu, kann dieses Beispiel das Senden bei jeder beliebigen Rate erreichen.
Eine Bestimmung, dass kein Fehler aufgetreten ist, kann an einer falschen Stelle vorgenommen sein, wenn ein Fehler beim Senden auftritt. In diesem Fall können nur ein Teil der Sendedaten als wirkliche Daten ausgegeben werden oder die Sendedaten inklusive überflüssiger Randdaten können als wirkliche Daten ausgegeben werden. Wird dem Rechnung getragen, kann die Anzahl der Bits der Sendedaten in Intervallen eingestellt werden, und dies ermöglicht, die fehlerhafte Ausgabe der Daten zu verringern, da die Fehlererkennungspunkte weiter auseinanderliegen.
Neuntes Vergleichsbeispiel
Dieses Beispiel entspricht dem dritten Vergleichsbeispiel, bei dem das Senden im Burst-Betrieb, der bei intermittierendem Senden von kurzen Daten auftritt. Ist die Senderate kleiner oder gleich 1/K der durch einen Sendekanal zugelassenen maximale Rate, unterliegen die Sendedaten der Fehlerkorrekturcodierung, und jedes Bit der codierten Daten wird K-mal wiederholt, um die zu sendenden Rahmendaten zu bilden. Die Wiederholungszahl K wird zu Beginn des Sendens an den Empfänger gesendet.
24 zeigt die Anordnung des Empfängers. Dieses Beispiel unterscheidet sich vom siebten Vergleichsbeispiel in folgendem.

(1) Der Repetierer 121 wird mit dem Ausgang des Fehlerkorrekturcodierers 105 verbunden.
(2) Der Multiplizierer 141 wird mit dem Ausgang der das Pilotsymbol enthaltenden Schaltung 130 verbunden, um den Sendeleistungskoeffizienten zu multiplizieren, wodurch die Sendeleistung mit 1/K des siebten Beispiels, wie in 20 gezeigt, gesteuert wird, bei dem jedes Datenbit beim Rahmen nicht wiederholt wird.

Die durch diesen Sender gesendeten Daten werden durch einen Empfänger, ähnlich dem in 9B gezeigten, demoduliert, um die Sendedaten zurückzugewinnen.
Durch derartige Wiederholung von jedem Bit K-mal kann das Senden im Burst-Betrieb vermieden werden. Hinzu kommt, dass das achte Beispiel in Verbindung mit dem neunten Beispiel verwendet werden kann. In diesem Fall, wenn die Wiederholungsrate K an den Empfänger zu Beginn der Datensendung gesendet wird, kann der Empfänger die Sendedaten entsprechend mit der Fehlererkennungsinformation zurückgewinnen, selbst wenn die Senderate von Rahmen zu Rahmen variiert. Auf diese Weise kann übermäßiges Senden im Burst-Betrieb vermieden werden.
Erstes Ausführungsbeispiel der Erfindung
Eine Hochgeschwindigkeitsdatenübertragung erfordert das Senden von Daten von mehr als N·M Bits pro Rahmen. Dies wird durch Verwendung einer Vielzahl von Kanälen zur Ausführung der Parallelübertragung der Daten bewältigt. Das erste Ausführungsbeispiel ist zur Erreichung einer derartigen Hochgeschwindigkeitsübertragung bereitgestellt.
26 zeigt das erste Ausführungsbeispiel des Senders bei Verwendung des Übertragungsverfahrens mit variabler Rate gemäß der Erfindung, und 27 zeigt den zu übertragenden Rahmenaufbau.
Die 26 und 27 zeigen einen Fall, bei dem drei Rahmen gleichzeitig übertragen werden (3 Kanäle). Eine Datenübertragung mit höherer Geschwindigkeit erfordert mehr Kanäle. Der Empfänger wird über die Kanalnummern, die zur Hochgeschwindigkeitsübertragung verwendet werden, vor dem Beginn der Übertragung informiert. Die Kapazität des Rahmenspeichers des Datenverteilers 106 muss zumindest zweimal zur Speicherung der gesamten gleichzeitig übertragenen Rahmen reserviert werden. Außerdem muss der Rahmenspeicher von einer Vielzahl von Kanälen gleichzeitig zugänglich sein. Phasensteuerungseinrichtungen 146b und 146c sind nachstehend in dem nächsten zweiten Ausführungsbeispiel beschrieben, da dieses erste Ausführungsbeispiel den Fall beschreibt, in dem die Phasensteuerung nicht durchgeführt wird.
Gemäß 26 schreibt der Datenverteiler 106 die zu übertragenden Daten aufeinanderfolgend bei hoher Geschwindigkeit in den Rahmenspeicher zur Ausbildung einer Vielzahl übertragener Rahmen. Da die Steuerungsdaten an der Startposition jedes Rahmens platziert sind, werden sie auf die Seite-a des Rahmenspeichers geschrieben. Wird die Seite-a des Rahmenspeichers voll, werden die Daten auf die Seite-b des Rahmenspeichers geschrieben. Wird die Seite-b des Rahmenspeichers voll, werden die Daten auf die Seite-c des Rahmenspeichers geschrieben. Das Schreiben in den Rahmenspeicher wird bei einer Geschwindigkeit durchgeführt, die höher als die normale Übertragungsrate ist (das drei- oder vielfache der normalen Rate in diesem Fall).
Das gleichzeitige Lesen der Vielzahl der Rahmen aus diesem Rahmenspeicher wird mit der Rate ausgeführt, die gleich der normalen Übertragungsrate ist. Der Schreib- und Lesevorgang von jeder der Seiten des Rahmenspeichers wird wie im sechsten Vergleichsbeispiel ausgeführt.
Die mit Seite-a bis Seite-c assoziierten Daten durchlaufen die primäre Modulation durch Primärmodulatoren 108a – 108c, werden durch Sekundärmodulatoren 109a bis 109c bei Verwendung verschiedener Spreizcodefolgen gespreizt und durch einen Addierer 148 zur Übertragung aufsummiert.
Die Einfügung der Pilotsymbole wird nur in dem Kanal-a ausgeführt, und der Empfänger kompensiert die anderen Kanäle durch Verwendung der Pilotsymbole des Kanals-a. Daher reicht die Einfügung der Pilotsymbole lediglich durch den Kanal-a aus. Der Leistungskoeffizient wird auf die gleiche Weise wie in dem siebten Vergleichsbeispiel gesteuert.
27 zeigt die Rahmenstruktur von jedem Übertragungskanal, wenn die Hochgeschwindigkeitsübertragung durch die gleichzeitige Übertragung bei Verwendung einer Vielzahl von Kanälen implementiert ist. Wie in dieser Figur gezeigt, werden die Steuerungsdaten und die Pilotsymbole selbst dann über einen Kanal gesendet, wenn eine Vielzahl von Übertragungskanälen verwendet wird. Die anderen Kanäle übertragen die den Pilotsymbolen und den Steuerungsdaten entsprechenden Anteile nicht. Dies ermöglicht die Reduzierung der Störungsleistung bei anderen Anwendern.
Zum Empfang der über die Vielzahl an Kanälen übertragenen Daten muss der Empfänger dieselbe Anzahl an Empfangskanälen umfassen. Der Empfänger kompensiert die empfangenen Signale der anderen Kanäle durch Verwendung der über einen der Kanäle übertragenen Pilotsymbole. Die Steuerungsdaten eines der Kanäle werden auch zur Steuerung der anderen Kanäle verwendet. Der dem Datenverteiler 106 entsprechende Datensammler führt einen Schreib- und Lesevorgang in dem im Sender durchgeführten gegensätzlichen Verfahren durch. Der Rahmenspeicher des Datensammlers des Empfängers muss der Bedingung genügen, dass er eine Vielzahl von Daten gleichzeitig schreiben und die Vielzahl der geschriebenen Daten bei einer hohen Geschwindigkeit lesen kann (das dreifache der normalen Geschwindigkeit in diesem Fall).
Zweites Ausführungsbeispiel der Erfindung
Wie in dem ersten Ausführungsbeispiel beschrieben, ist die Hochgeschwindigkeitsdatenübertragung durch Zuweisung der übertragenen Daten zu einer Vielzahl von Übertragungskanälen, durch Ausführung derer primären Modulation und durch deren Spreizung in zu sendende Breitbandsignale unter Verwendung mehrerer Spreizcodes implementiert. Beispielsweise unter Verwendung der binären PSK beträgt die Phase nach der primären Modulation jedes Kanals entweder 0 (wenn das übertragene Datum „1" ist) oder π rad (wenn das übertragene Datum „0" ist). Durchlaufen sie die binäre PSK unter Verwendung der Spreizcodefolgen, nehmen auch die gespreizten Signale die Phasen von 0 oder π rad an. Werden entsprechend N gespreizte Signale ohne Verschiebung ihrer Phasen kombiniert, erhöht sich die Amplitude um den Faktor N, und daher ist ein Übertragungsleistungsverstärker mit hoher Spitzenleistung erforderlich.
Um dies zu vermeiden, wird die Phasensteuerung mit den in 26 gezeigten Phasensteuerungseinrichtungen 146b und 146c ausgeführt. 28 zeigt die Phasensteuerung, wenn N Signale gleichzeitig gesendet werden. In diesem Fall wird die Phase des primär oder sekundär modulierten Signals des n-ten Kanals um n·π/N rad gedreht. Dies ergibt eine kombinierte Amplitude des 1,4-fachen der Amplitude des unkombinierten Signals, wenn N=2 ist, und des 2,6-fachen, wenn N=4 ist. Damit kann die Spitze der Übertragungs-leistung verglichen mit der einfachen Kombination beschränkt werden.
Da in dem in 26 gezeigten Ausführungsbeispiel drei Kanäle verwendet werden, dreht die Phasensteuerungseinrichtung 146b die Phase um π/3, und die Phasensteuerungseinrichtung 146c dreht die Phase um 2·π/3. Obwohl die Phasensteuerungseinrichtungen 146b und 146c vor den sekundären Modulatoren 109b und 109c in 26 eingefügt sind, ist dies nicht wesentlich. Die Phasensteuerungseinrichtungen 146b und 146c können neben den Sekundärmodulatoren 109b und 109c angeordnet werden, da es ausreicht, die Phasen von den Trägern, die die sekundäre Modulation durchlaufen haben, zu verschieben.
Da andererseits der Empfänger die Phasenunterschiede der jeweiligen Kanäle kennt, muss er die Phasenunterschiede für die jeweiligen Kanäle mit Phasensteuerungseinrichtungen korrigieren. Nach der Korrektur der Phasenunterschiede der Kanäle kann der Empfänger bei Verwendung der über einen Kanal gesendeten Pilotsymbole die Daten der anderen Kanäle wie in dem ersten Ausführungsbeispiel kompensieren.

Claims

Sender zur Teilung von Informationsdaten in Parallelinformationsdaten für eine Vielzahl von Kanälen, und zum Senden der Parallelinformationsdaten in jeweiligen Kanälen, wobei der Sender umfasst: eine Fehlererfassungscodiereinrichtung (103; 26) zur Erzeugung von Fehlererfassungscodes der Informationsdaten, eine Multiplexereinrichtung (104) zum Multiplexen der Informationsdaten und der Fehlererfassungscodes in ein Multiplexsignal, und einen Teilungsfunktionsabschnitt (106) zur Teilung des Multiplexsignals in Parallelsignale für eine Vielzahl von Kanälen, wobei der Sender dadurch gekennzeichnet ist, dass er umfasst: eine Pilotsymboleinfügeeinrichtung (130a) zum Einfügen von Pilotsymbolen in eines oder mehrere der Parallelsignale in einem bestimmten Kanal oder bestimmten Kanälen, eine oder mehrere Spreizmodulationseinrichtung(en) (109a) zur Spreizung des Signals oder der Signale, in die die Pilotsymbole in dem bestimmten Kanal oder den bestimmten Kanälen eingesetzt wurden, und eine oder mehrere Spreizmodulationseinrichtung(en) (109b, 109c) zur Spreizung eines oder mehrerer der Parallelsignale in einem oder mehreren Kanälen, der/die von dem bestimmten Kanal oder von den bestimmten Kanälen verschieden ist/sind.
Sender gemäß Patentanspruch 1, ferner mit einem oder mehreren Phasenschieber(n) (146b, 146c) zum Schieben einer oder mehrerer Phase(n) eines oder mehrerer der Parallelsignale.
Sender gemäß Patentanspruch 1 oder 2, wobei die Multiplexereinrichtung (104) zum Multiplexen der Informationsdaten, der Fehlererfassungscodes und von Steuerdaten in das Multiplexsignal dient, und der Teilungsfunktionsabschnitt (106) zur Teilung des Multiplexsignals derart dient, dass die Steuerdaten lediglich in dem bestimmten Kanal oder den bestimmten Kanälen enthalten sind.
Signalübertragungsverfahren zur Teilung von Informationsdaten in Parallelinformationsdaten für eine Vielzahl von Kanälen und zur Übertragung der Parallelinformationsdaten in jeweilige Kanälen, wobei das Verfahren die Schritte umfasst: Erzeugen von Fehlererfassungscodes der Informationsdaten, und Teilen von die Informationsdaten und die Fehlererfassungscodes enthaltenden Anwenderdaten in Parallelsignale für eine Vielzahl von Kanälen, wobei das Verfahren dadurch gekennzeichnet ist, dass es die Schritte umfasst: Einfügen von Pilotsymbolen in eines oder mehrere der Parallelsignale in einem bestimmten Kanal oder bestimmten Kanälen, Spreizen des Signals oder der Signale, in die die Pilotsymbole in dem bestimmten Kanal oder den bestimmten Kanälen eingesetzt wurden, und Spreizen eines oder mehrerer der Parallelsignale in einem oder mehreren Kanälen, der/die von dem bestimmten Kanal oder den bestimmten Kanälen verschieden ist/sind.
Signalübertragungsverfahren gemäß Patentanspruch 4, wobei die Informationsdaten viele Informationsarten umfassen, deren Wichtigkeit voneinander verschieden ist, und in dem bestimmten Kanal oder den bestimmten Kanälen ein Übertragungssignal derart erzeugt wird, dass Informationen mit hoher Wichtigkeit in den Informationsdaten in der Nähe der Pilotsymbole angeordnet werden, und das Übertragungssignal gespreizt und das gespreizte Signal übertragen wird.
Signalübertragungsverfahren gemäß Patentanspruch 4, wobei die Übertragungsleistung der Pilotsymbole und der Informationen mit hoher Wichtigkeit in den Informationsdaten erhöht wird.
Signalübertragungsverfahren gemäß Patentanspruch 5 oder 6, wobei die Informationen mit hoher Wichtigkeit Steuerdaten darstellen.
Signalübertragungsverfahren gemäß Patentanspruch 4, wobei die Phasen der Parallelsignale gegeneinander verschoben werden.
Signalübertragungsverfahren gemäß Patentanspruch 5, wobei die Informationen mit hoher Wichtigkeit in der Nähe der Pilotsymbole angeordnet werden durch: Schreiben der Informationsdaten in einen Speicher mit N Zeilen und M Spalten Zeile für Zeile, abwechselnd in eine obenstehende Zeile und eine untenstehende Zeile des Speichers, Lesen der in dem Speicher gespeicherten Informationsdaten Spalte für Spalte aus dem Speicher, und Einfügen der Pilotsymbole bei jedem Lesen der Spalte, wobei die Informationen mit hoher Wichtigkeit im Voraus an einer Anfangsposition der Informationsdaten platziert werden.
Signalübertragungsverfahren gemäß Patentanspruch 4, wobei das Verfahren ein CDMA-Signalübertragungsverfahren ist, bei dem eine primäre Modulation der Informationsdaten und der Fehlererfassungscodes durchgeführt wird, und eine sekundäre Modulation der primär modulierten Informationsdaten und Fehlererfassungscodes unter Verwendung einer Spreizcodefolge durchgeführt wird.
Signalübertragungsverfahren gemäß Patentanspruch 4, wobei das Signalübertragungsverfahren ein Übertragungssignal durch Hinzufügen von Pilotsymbolen und Steuerdaten zu den Informationsdaten erzeugt, und das Übertragungssignal spreizt und das gespreizte Übertragungssignal in dem bestimmten Kanal oder den bestimmten Kanälen überträgt.