DE69629598T2 - Synchron-halbleiterspeichervorrichtung - Google Patents
Synchron-halbleiterspeichervorrichtung Download PDFInfo
- Publication number
- DE69629598T2 DE69629598T2 DE69629598T DE69629598T DE69629598T2 DE 69629598 T2 DE69629598 T2 DE 69629598T2 DE 69629598 T DE69629598 T DE 69629598T DE 69629598 T DE69629598 T DE 69629598T DE 69629598 T2 DE69629598 T2 DE 69629598T2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- data
- internal
- clock signal
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1045—Read-write mode select circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
Landscapes
- Dram (AREA)
Description
- TECHNISCHES GEBIET
- Die vorliegende Erfindung bezieht sich allgemein auf eine Halbleiterspeichervorrichtung und besonders auf eine synchrone Halbleiterspeichervorrichtung, die synchron zu einem Taktsignal arbeitet.
- TECHNISCHER HINTERGRUND
- In einer synchronen Halbleiterspeichervorrichtung (im Folgenden als SDRAM bezeichnet), die derzeit als kommerzielles Erzeugnis erhältlich ist, können die Burstlänge (BL) die /CAS-Latenz (CL) und dergleichen durch einen Benutzer bei seiner Verwendung in einem in der Vorrichtung enthaltenen Modusregister eingestellt werden.
- Dabei ist die Burstlänge eine Anzahl von Daten, die in einem Zugriffszyklus in Folge herausgelesen oder hineingeschrieben werden. In einem SDRAM sind BL von 1, 2, 4 oder 8 erhältlich, und einige Chips haben einen Ganzseitenmodus. Die /CAS-Latenz ist eine Anzahl von Taktzyklen, die von dem Anlegen der Leseanweisung bis zu einer Ausgabe von Daten von einem Ausgangspuffer vergangen ist. In einem SDRAM sind generell CL = 2, 3 erhältlich, und in einigen Chips CL = 1, 4.
- Auch wenn Betriebsarten wie Burstlänge und /CAS-Latenz, die in dem Modusregister eingestellt sind, sich bis zu einem Rücksetzen nicht ändern, wird das Modusregister beim Ausschalten zurückgesetzt und die eingestellte Information geht verloren.
- OFFENBARUNG DER ERFINDUNG
- Ein Ziel der vorliegenden Erfindung ist es, eine synchrone Halbleiterspeichervorrichtung bereitzustellen, in der eine ein gestellte Betriebsart auch beim Ausschalten nicht verloren geht.
- Die Aufgabe der vorliegenden Erfindung wird dadurch gelöst, dass eine synchrone Halbleiterspeichervorrichtung bereitgestellt wird mit einem Speicher, der Daten speichert; einem Taktpuffer, der ein internes Taktsignal erzeugt, indem er ein externes Taktsignal puffert; einem Eingangspuffer, der als Reaktion auf das interne Taktsignal ein internes Steuersignal erzeugt, indem er ein externes Steuersignal puffert; einem Adresspuffer, der als Reaktion auf das interne Taktsignal ein internes Adresssignal erzeugt, indem er ein externes Adresssignal puffert; einer Leseschaltung, die Daten aus dem Speicher liest; einer Schreibschaltung, die externe Daten in den Speicher schreibt; und einem nichtflüchtigen Speicherabschnitt, der entsprechend dem internen Steuersignal und dem internen Adresssignal eine Betriebsart speichert und die Leseschaltung und die Schreibschaltung entsprechend der Betriebsart steuert.
- Ein Hauptvorteil der vorliegenden Erfindung liegt darin, dass die synchrone Halbleiterspeichervorrichtung in einer Betriebsart neu gestartet werden kann, die in dem nichtflüchtigen Speicherabschnitt gespeichert ist, ohne dass die Betriebsart bei dem nächsten Einschalten nach dem Ausschalten wieder eingestellt werden muss, weil die Betriebsart in dem nichtflüchtigen Speicherabschnitt gespeichert ist.
- KURZBESCHREIBUNG DER FIGUREN
-
1 ist ein Blockschaltbild einer synchronen Halbleiterspeichervorrichtung entsprechend einer besten Weise zum Ausführen der vorliegenden Erfindung; und -
2 ist ein schematisches Blockschaltbild eines Speicherabschnitts und eines Modusdecoders, die in1 dargestellt sind und auf die zum Beschreiben ihres Betriebs verwiesen wird. - BESTE WEISE ZUM AUSFÜHREN DER ERFINDUNG
- Im Folgenden wird mit Bezug auf die Zeichnungen eine synchrone Halbleiterspeichervorrichtung als beste Weise zum Ausführen der vorliegenden Erfindung beschrieben. In den Zeichnungen bezeichnen gleiche Bezugszeichen gleiche oder einander entsprechende Elemente.
- Mit Bezug auf
1 enthält die synchrone Halbleiterspeichervorrichtung gemäß der vorliegenden Erfindung einen Dateneingabe/Ausgabeanschluss20 , ein Speicherzellenfeld35 , das externe Daten speichert, die dem Dateneingabe/Ausgabeanschluss20 als Eingabe zugeführt werden, eine Zeilenauswahlschaltung33 , die eine Zeile in dem Speicherzellenfeld35 auswählt, in die Daten geschrieben werden sollen oder aus der Daten gelesen werden sollen, eine Spaltenauswahlschaltung29 , die eine Spalte auswählt, in die Daten geschrieben werden sollen oder aus der Daten ausgelesen werden sollen, einen Eingangspuffer3 , der ein externes Taktsignal Ext.clk. puffert, einen Taktpuffer5 , der durch Puffern des Ausgabesignals des Eingabepuffers3 ein internes Taktsignal Int.clk. erzeugt, einen Eingabepuffer1 , der durch Empfangen und Puffern externer Steuersignale wie z. B. eines Zeilenadresshinweissignals /RAS, eines Spaltenadresshinweissignals /CAS, eines Schreibfreigabesignals /WE oder eines Chipauswahlsignals /CS synchron mit dem von dem Taktpuffer5 erzeugten internen Taktsignal Int.clk. interne Steuersignale erzeugt; einen Adresspuffer7 , der ein internes Adresssignal erzeugt, indem er ein externes Adresssignal (A0–A11) synchron mit dem internen Taktsignal Int.clk. empfängt und puffert; einen Spaltendecoder27 , der die Spaltenauswahlschaltung29 steuert, indem er ein Spaltenadreßsignal in dem internen Adress signal decodiert; einen Zeilendecoder31 , der die Zeilenauswahlschaltung33 antreibt, indem er ein Zeilenadresssignal in dem internen Adresssignal decodiert; einen Befehlsdecoder9 , der entsprechend einer Kombination zwischen dem Zeilenadresshinweissignal /RAS, dem Spaltenadresshinweissignal /CAS und dem Schreibfreigabesignal /WE, die dem Eingabepuffer als Eingaben zugeführt wurden, ein Leseanweisungssignal Read, ein Schreibanweisungssignal Write und ein Modusregistereinstellsignal MRS erzeugt und als Ausgabe weitergibt; ein Modusregister13 , das einen /CAS-Latenz-Einstellabschnitt130 , einen Burstlängeneinstellabschnitt131 , einen (nicht dargestellten) Bursttypeinstellabschnitt und dergleichen enthält und als Reaktion auf eine Eingabe des Modusregistereinstellsignals MRS entsprechend einer Kombination der externen Adresssignalbits A0–A11, die dem Adresspuffer7 als Eingabe zugeführt werden, eine Betriebsart wie eine /CAS-Latenz oder eine Burstlänge einstellt; einen Speicherabschnitt11 , der das interne Adresssignal und das Modusregistereinstellsignal MRS zum Einstellen der Betriebsart speichert, einen Modusdecoder12 , der ein in dem Speicherabschnitt11 gespeichertes Signal decodiert und dem Modusregister13 zuführt; eine Lesesteuerschaltung15 , die als Reaktion auf das interne Taktsignal Int.clk. und das Leseanweisungssignal Read in Übereinstimmung mit der in dem Modusregister13 eingestellten Betriebsart ein Augabefreigabesignal OEM und ein Lesesteuersignal erzeugt; eine Leseschaltung17 , die als Reaktion auf das Lesesteuersignal in dem Speicherzellenfeld35 gespeicherte Daten ausliest; einen Ausgabepuffer19 , der durch das Ausgabefreigabesignal OEM aktiviert wird und von der Leseschaltung17 gelesene Ausgabedaten puffert und an den Dateneingabe/Ausgabeanschluss20 weitergibt; eine Schreibsteuerschaltung21 , die als Reaktion auf das interne Taktsignal Int.clk. und das Schreibanweisungssignal Write entsprechend dem in dem Modusregister13 eingestellten Betriebsart ein Schreibsteuersignal21 erzeugt; einen Eingabepuffer23 , der dem Dateneingabe/Ausgabeanschluss20 als Eingabe zugeführte externe Daten puffert; und eine Schreibschaltung25 , die als Reaktion auf das Schreibsteuersignal als Ausgabe von dem Eingangspuffer23 zugeführte Daten in das Speicherzellenfeld35 schreibt. -
2 ist eine schematische Darstellung des Aufbaus des Speicherabschnitts11 und des Modusdecoders12 . - Wie in
2 dargestellt, enthält der Speicherabschnitt11 z. B. zwei nichtflüchtige Speicherelemente110 und111 , von denen jeder eine 1-Bit-Information speichert, und der Modusdecoder12 enthält einen Inverter und eine NAND-Schaltung. - Als nächstes wird der Betrieb der synchronen Halbleiterspeichervorrichtung beschrieben.
- Wenn das Zeilenadresshinweissignal /RAS, das Spaltenadresshinweissignal /CAS, das Schreibfreigabesignal /WE und das Chipauswahlsignal /CS einem Eingang des Eingabepuffers
1 als Reaktion auf das interne Taktsignal jeweils in einem Zustand mit logischem LOW-Pegel zugeführt werden, führt der Befehlsdecoder9 als Ausgabe dem Modusregister13 das Modusregistereinstellsignal MRS zu. - Das Modusregistereinstellsignal MRS wird in dem Speicherabschnitt
11 gespeichert, bis ein nächstes Modusregistereinstellsignal MRS als Ausgabe von dem Befehlsdecoder9 zugeführt wird. Wenn das Modusregister13 das Modusregistereinstellsignal MRS empfangen hat, speichert es in dem Speicherabschnitt11 eine Kombination der externen Adresssignalbits A0–A11, die dem Adresspuffer7 als Eingabe zugeführt wurden, und stellt entsprechend der Kombination jeweils in dem /CAS-Latenz-Einstellabschnitt130 und in dem Burstlängeneinstellabschnitt131 die /CAS-Latenz und die Burstlänge ein. Insbesondere wird die Burstlänge bezeichnet durch eine Kombination der externen Adresssignalbits A0, A1 und A2, und die /CAS-Latenz wird be zeichnet durch eine Kombination der externen Adresssignalbits A4, A5 und A6. - Beim Empfang des Leseanweisungssignals Read steuert die Lesesteuerschaltung
15 die Leseschaltung17 entsprechend der /CAS-Latenz und der Burstlänge, die in dem Modusregister13 eingestellt sind, synchron mit dem internen Taktsignal Int.clk. und liefert als Ausgabe das Ausgabefreigabesignal OEM zum Aktivieren des Ausgangspuffers19 . - Beim Empfangen des Schreibanweisungssignals Write steuert dagegen die Schreibsteuerschaltung
21 die Schreibschaltung25 entsprechend der in dem Modusregister13 eingestellten Burstlänge synchron mit dem internen Taktsignal Int.clk. - Wenn die synchrone Halbleiterspeichervorrichtung ausgeschaltet wird, gehen die in dem Modusregister
13 gespeicherten /CAS-Latenz und Burstlänge verloren. Beim Einschalten werden dagegen die /CAS-Latenz, die Burstlänge und dergleichen in dem Modusregister13 entsprechend dem Modusregistereinstellsignal MRS und dem internen Adresssignal, die in dem Speicherabschnitt11 gespeichert sind, wieder auf dieselben Werte eingestellt wie unmittelbar vor dem Ausschalten. - Mit Bezug auf
2 wird der Betrieb des Speicherabschnitts11 und dergleichen beschrieben. - Es sei angenommen, dass der Speicherabschnitt
11 beispielsweise zwei nichtflüchtige Speicherelemente110 und111 mit je 1 Bit enthält, die die Adressinformation (X, Y) speichern. Wenn (0 ,0 ) als (X, Y) beim Ausschalten gespeichert ist, liefert der Speicherabschnitt11 beim Einschalten (0 ,0 ) als Ausgabe, das Ausgangssignal A eines Inverters120 des Modusdecoders12 wird "1", und die Ausgangssignale B, C und D der Inverter121 ,122 und123 werden alle "0". Somit wird die Betriebsart wie z. B. die /CAS-Latenz, die durch das Signal A festgelegt wird, das den Wert "1" annimmt, zurückgesetzt. - Wenn (
0 ,1 ) als (X, Y) gespeichert ist, ist nur das Ausgabesignal B des Inverters121 "1". Wenn (1 ,0 ) gespeichert ist, ist nur das Signal C "1", und wenn (1 ,1 ) gespeichert ist, ist nur das Signal D "1". - Insbesondere können ein EPROM (elektrisch programmierbare Nurlesespeicher) ein EEPROM (elektrisch löschbarer und programmierbarer Nurlesespeicher) oder dergleichen als nichtflüchtige Speicherelemente
110 und111 verwendet werden. Wenn das Element überschreibbar ist, ist das Wiederbeschreiben mehrere Male möglich. - Mit der oben beschriebenen synchronen Halbleiterspeichervorrichtung kann das mühevolle Einstellen von Betriebsarten wie z. B. der /CAS-Latenz beim Einschalten vermieden werden, da die Informationen zum Einstellen der Betriebsarten wie z. B. der /CAS-Latenz und der Burstlänge in dem Speicherabschnitt
11 gespeichert sind, die das nichtflüchtige Speicherelement enthalten. - In dem Vorangehenden kann der Speicherabschnitt
11 in dem Modusregister13 enthalten sein und das dem Modusregister13 als Eingabe zugeführte Modusregistereinstellsignal MRS und ein Ausgabesignal des Modusdecoders12 speichern. Dieselben Vorteile können auch erzielt werden, wenn der Speicherabschnitt11 in dem Modusregister13 enthalten ist und Ausgabesignale des /CAS-Latenz-Einstellbereichs130 und des Burstlängeneinstellbereichs131 speichert.
Claims (2)
- Synchrone Halbleiterspeichervorrichtung mit einem Speicher (
35 ), der Daten speichert; einem Taktsignalpuffermittel (3 ,5 ) zum Puffern eines externen Taktsignals zum Erzeugen eines internen Taktsignals; einem Eingangspuffermittel (1 ), das auf das interne Taktsignal reagiert, zum Puffern eines externen Steuersignals zum Erzeugen eines internen Steuersignals; einem Adresspuffermittel (7 ), das auf das interne Taktsignal reagiert, zum Puffern eines externen Adresssignals zum Erzeugen eines internen Adresssignals; einem Datenlesemittel (15 ,17 ) zum Lesen der Daten aus dem Speicher; einem Datenschreibmittel (21 ,25 ) zum Schreiben externer Daten in den Speicher; und einem nichtflüchtigen Speichermittel (11 ,12 ,13 ) zum Speichern einer Betriebsart als Reaktion auf das internen Steuersignal und das interne Adresssignal und zum Steuern des Datenlesemittels und des Datenschreibmittels entsprechend der Betriebsart. - Synchrone Halbleiterspeichervorrichtung mit einem Speicher (
35 ), der Daten speichert; einem Taktsignalpuffermittel (3 ,5 ) zum Puffern eines externen Taktsignals zum Erzeugen eines internen Taktsignals; einem Eingangspuffermittel (1 ), das auf das interne Taktsignal reagiert, zum Puffern eines externen Steuersignals zum Erzeugen eines internen Steuersignals; einem Adresspuffermittel (7 ), das auf das interne Taktsignal reagiert, zum Puffern eines externen Adresssignals zum Erzeugen eines internen Adresssignals; einem Betriebsarteneinstellmittel (13 ), in dem eine Betriebsart eingestellt werden kann, die ein Leseverfahren von Daten aus dem Speicher und ein Schreibverfahren von externen Daten in den Speicher bestimmt; einem Datenlesemittel (15 ,17 ) zum Lesen der Daten aus dem Speicher als Reaktion auf die in dem Betriebsarteneinstellmittel eingestellte Betriebsart und als Reaktion auf das interne Taktsignal und auf ein Lesesignal; einem Datenschreibmittel (21 ,25 ) zum Schreiben externer Daten in den Speicher als Reaktion auf die in dem Betriebsarteneinstellmittel eingestellte Betriebsart und als Reaktion auf das interne Taktsignal und auf ein Schreibsignal; einem Anweisungsmittel (9 ) zum Erzeugen eines Betriebsarteneinstellsignals zum Einstellen der Betriebart in dem Betriebsarteneinstellmittel als Reaktion auf das interne Steuersignal und zum Erzeugen des Lesesignals und des Schreibsignals; und einem nichtflüchtigen Speichermittel (11 ) zum Speichern des Betriebsarteneinstellsignals und des internen Adresssignals und zum Zuführen des gespeicherten Betriebsarteneinstellsignals und des gespeicherten internen Adresssignals zu dem Betriebsarteneinstellmittel.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP1996/002781 WO1998013828A1 (fr) | 1996-09-26 | 1996-09-26 | Memoire a semi-conducteur du type synchrone |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69629598D1 DE69629598D1 (de) | 2003-09-25 |
DE69629598T2 true DE69629598T2 (de) | 2004-06-24 |
Family
ID=14153887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69629598T Expired - Fee Related DE69629598T2 (de) | 1996-09-26 | 1996-09-26 | Synchron-halbleiterspeichervorrichtung |
Country Status (4)
Country | Link |
---|---|
US (1) | US6064627A (de) |
EP (1) | EP0929075B1 (de) |
DE (1) | DE69629598T2 (de) |
WO (1) | WO1998013828A1 (de) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3092557B2 (ja) * | 1997-09-16 | 2000-09-25 | 日本電気株式会社 | 半導体記憶装置 |
JP3204384B2 (ja) * | 1997-12-10 | 2001-09-04 | エヌイーシーマイクロシステム株式会社 | 半導体記憶回路 |
JP2000030456A (ja) * | 1998-07-14 | 2000-01-28 | Fujitsu Ltd | メモリデバイス |
JP2000163969A (ja) * | 1998-09-16 | 2000-06-16 | Fujitsu Ltd | 半導体記憶装置 |
JP2000242565A (ja) * | 1999-02-19 | 2000-09-08 | Nec Corp | 無線携帯端末 |
US6240044B1 (en) * | 1999-07-29 | 2001-05-29 | Fujitsu Limited | High speed address sequencer |
US7073014B1 (en) | 2000-07-28 | 2006-07-04 | Micron Technology, Inc. | Synchronous non-volatile memory system |
US6728161B1 (en) * | 2000-06-30 | 2004-04-27 | Micron Technology, Inc. | Zero latency-zero bus turnaround synchronous flash memory |
EP1269473B1 (de) * | 2000-03-30 | 2014-06-11 | Round Rock Research, LLC | Synchroner flash-speicher mit nicht flüchtigem betriebsart-register |
DE60139766D1 (de) * | 2000-03-30 | 2009-10-15 | Micron Technology Inc | Synchroner flash-speicher |
US6785764B1 (en) | 2000-05-11 | 2004-08-31 | Micron Technology, Inc. | Synchronous flash memory with non-volatile mode register |
JP2002025272A (ja) | 2000-07-10 | 2002-01-25 | Sharp Corp | 半導体記憶装置およびその評価方法 |
US6728798B1 (en) * | 2000-07-28 | 2004-04-27 | Micron Technology, Inc. | Synchronous flash memory with status burst output |
KR20020014563A (ko) * | 2000-08-18 | 2002-02-25 | 윤종용 | 반도체 메모리 장치 |
US6691204B1 (en) * | 2000-08-25 | 2004-02-10 | Micron Technology, Inc. | Burst write in a non-volatile memory device |
GB2370667B (en) * | 2000-09-05 | 2003-02-12 | Samsung Electronics Co Ltd | Semiconductor memory device having altered clock frequency for address and/or command signals, and memory module and system having the same |
US6898683B2 (en) * | 2000-12-19 | 2005-05-24 | Fujitsu Limited | Clock synchronized dynamic memory and clock synchronized integrated circuit |
JP4745528B2 (ja) * | 2001-05-17 | 2011-08-10 | 富士通セミコンダクター株式会社 | レジスタの設定方法及び半導体装置 |
JP4078119B2 (ja) * | 2002-04-15 | 2008-04-23 | 富士通株式会社 | 半導体メモリ |
KR100546339B1 (ko) * | 2003-07-04 | 2006-01-26 | 삼성전자주식회사 | 차동 데이터 스트로빙 모드와 데이터 반전 스킴을 가지는단일 데이터 스트로빙 모드를 선택적으로 구현할 수 있는반도체 장치 |
CA2479868A1 (en) * | 2003-09-02 | 2005-03-02 | Ronald E. Brick | Light fixture |
DE102004050037B4 (de) * | 2003-10-09 | 2015-01-08 | Samsung Electronics Co., Ltd. | Speicherbauelement, Speichersystem und Betriebsmodussetzverfahren |
KR100560773B1 (ko) * | 2003-10-09 | 2006-03-13 | 삼성전자주식회사 | 동작 모드의 재설정없이 버스트 길이를 제어할 수 있는반도체 메모리 장치 및 그것을 포함하는 메모리 시스템 |
US11948629B2 (en) | 2005-09-30 | 2024-04-02 | Mosaid Technologies Incorporated | Non-volatile memory device with concurrent bank operations |
WO2007036050A1 (en) * | 2005-09-30 | 2007-04-05 | Mosaid Technologies Incorporated | Memory with output control |
US7652922B2 (en) | 2005-09-30 | 2010-01-26 | Mosaid Technologies Incorporated | Multiple independent serial link memory |
US7436708B2 (en) | 2006-03-01 | 2008-10-14 | Micron Technology, Inc. | NAND memory device column charging |
JP5011818B2 (ja) * | 2006-05-19 | 2012-08-29 | 富士通セミコンダクター株式会社 | 半導体記憶装置及びその試験方法 |
KR100902048B1 (ko) * | 2007-05-14 | 2009-06-15 | 주식회사 하이닉스반도체 | 반도체 장치의 어드레스 수신회로 |
KR100909625B1 (ko) * | 2007-06-27 | 2009-07-27 | 주식회사 하이닉스반도체 | 어드레스 동기 회로 |
US7688652B2 (en) * | 2007-07-18 | 2010-03-30 | Mosaid Technologies Incorporated | Storage of data in memory via packet strobing |
US8825967B2 (en) | 2011-12-08 | 2014-09-02 | Conversant Intellectual Property Management Inc. | Independent write and read control in serially-connected devices |
KR102164019B1 (ko) * | 2014-01-27 | 2020-10-12 | 에스케이하이닉스 주식회사 | 버스트 랭스 제어 장치 및 이를 포함하는 반도체 장치 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4698750A (en) * | 1984-12-27 | 1987-10-06 | Motorola, Inc. | Security for integrated circuit microcomputer with EEPROM |
JPS63206852A (ja) * | 1987-02-24 | 1988-08-26 | Hitachi Maxell Ltd | シングルチツプlsi |
JPS6423548A (en) * | 1987-07-20 | 1989-01-26 | Hitachi Ltd | Semiconductor integrated circuit device |
JPH0335498A (ja) * | 1989-06-30 | 1991-02-15 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2865807B2 (ja) * | 1990-05-28 | 1999-03-08 | 株式会社東芝 | 半導体記憶システム |
JP3379761B2 (ja) * | 1991-07-02 | 2003-02-24 | 株式会社日立製作所 | 不揮発性記憶装置 |
KR100274099B1 (ko) * | 1991-08-02 | 2001-01-15 | 비센트 비.인그라시아 | 점진적으로 프로그램가능한 비휘발성 메모리 및 이를 구비한 집적 회로와 비휘발성 메모리 프로그래밍 방법 |
JP3080520B2 (ja) * | 1993-09-21 | 2000-08-28 | 富士通株式会社 | シンクロナスdram |
JPH0863444A (ja) * | 1994-08-22 | 1996-03-08 | Mitsubishi Denki Semiconductor Software Kk | Eeprom内蔵マイクロコンピュータ及びeeprom内蔵マイクロコンピュータの製造方法 |
JPH08124380A (ja) * | 1994-10-20 | 1996-05-17 | Hitachi Ltd | 半導体メモリ及び半導体メモリアクセス方法 |
JP3986578B2 (ja) * | 1996-01-17 | 2007-10-03 | 三菱電機株式会社 | 同期型半導体記憶装置 |
US5784328A (en) * | 1996-12-23 | 1998-07-21 | Lsi Logic Corporation | Memory system including an on-chip temperature sensor for regulating the refresh rate of a DRAM array |
KR100252253B1 (ko) * | 1997-01-04 | 2000-05-01 | 윤종용 | 전기 소거식 프로그램어블 롬 |
-
1996
- 1996-09-26 EP EP96931997A patent/EP0929075B1/de not_active Expired - Lifetime
- 1996-09-26 WO PCT/JP1996/002781 patent/WO1998013828A1/ja active IP Right Grant
- 1996-09-26 DE DE69629598T patent/DE69629598T2/de not_active Expired - Fee Related
-
1999
- 1999-01-12 US US09/231,397 patent/US6064627A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO1998013828A1 (fr) | 1998-04-02 |
EP0929075A4 (de) | 1999-08-25 |
EP0929075B1 (de) | 2003-08-20 |
EP0929075A1 (de) | 1999-07-14 |
DE69629598D1 (de) | 2003-09-25 |
US6064627A (en) | 2000-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69629598T2 (de) | Synchron-halbleiterspeichervorrichtung | |
DE19615956C2 (de) | Ein nicht-flüchtiger, an einen DRAM-Bus anschließbarer Halbleiterspeicher und Verfahren zu dessen Betrieb | |
DE10052877B4 (de) | Mikrocontroller | |
DE69923634T2 (de) | Synchrone Burstzugriffshalbleiterspeicheranordnung | |
DE69828564T2 (de) | Kombinierter nichtflüchtiger programm-/datenspeicher für gleichzeitiges lesen von programmen und schreiben von daten | |
DE4114410C2 (de) | ||
US4426688A (en) | Memory system having an alternate memory | |
US5301278A (en) | Flexible dynamic memory controller | |
US7620768B2 (en) | Multiple erase block tagging in a flash memory device | |
DE69621280T2 (de) | Speichergerätschaltkreis und Verfahren zur gleichzeitigen Adressierung der Spalten einer Vielzahl von Banken einer Vielzahlbankspeicheranordnung | |
DE69621420T2 (de) | Halbleiteranordnung mit Modusregistersteuerschaltung | |
DE102007063812B3 (de) | Verfahren und Vorrichtung zum Kommunizieren von Befehls- und Adresssignalen | |
DE60224774T2 (de) | Datenverarbeitungssystem mit Lese-, Änderungs- und Schreibeinheit | |
DE102004027121B4 (de) | Ein Mehrfachbankchip, der mit einer Steuerung kompatibel ist, die für eine geringere Anzahl von Banken entworfen ist, und ein Verfahren zum Betreiben | |
DE112005002390T5 (de) | Burst-Betrieb für die Speichertransaktion und Speicherkomponenten, welche die zeitweilig multiplexierte Fehlerkorrekturcodierung unterstützen | |
JP2001266580A (ja) | 半導体メモリ装置 | |
DE102006030373A1 (de) | Halbleiterspeichervorrichtung | |
DE69029815T2 (de) | Zentralisierte referenz- und änderungstabelle für eine virtuelle speicheranordnung | |
US5343427A (en) | Data transfer device | |
DE102004050037B4 (de) | Speicherbauelement, Speichersystem und Betriebsmodussetzverfahren | |
JPS63163937A (ja) | メモリ制御装置 | |
DE10196011B3 (de) | Synchrone Speichereinrichtung und Verfahren zum Lesen von Daten von einer synchronen Speichereinrichtung | |
EP0415433B1 (de) | Steuersystem für Hauptspeicher | |
US4328566A (en) | Dynamic memory refresh system with additional refresh cycles | |
DE102006007174A1 (de) | Halbleiter-Speicherelement und Daten-Schreib- und -Leseverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |