DE69626244T2 - Binärkodierung von Signalen und digitale Signalverarbeitung - Google Patents
Binärkodierung von Signalen und digitale SignalverarbeitungInfo
- Publication number
- DE69626244T2 DE69626244T2 DE69626244T DE69626244T DE69626244T2 DE 69626244 T2 DE69626244 T2 DE 69626244T2 DE 69626244 T DE69626244 T DE 69626244T DE 69626244 T DE69626244 T DE 69626244T DE 69626244 T2 DE69626244 T2 DE 69626244T2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- value
- input signal
- circuit
- binary coding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims abstract description 9
- 238000005070 sampling Methods 0.000 claims description 19
- 230000000694 effects Effects 0.000 abstract description 3
- 230000003287 optical effect Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 10
- 230000007423 decrease Effects 0.000 description 8
- 238000013459 approach Methods 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10203—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter baseline correction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
- Television Signal Processing For Recording (AREA)
- Facsimile Image Signal Circuits (AREA)
Description
- Die vorliegende Erfindung bezieht sich auf Signalbinärkodierungs-Schaltungen und Digitalsignalverarbeitungs-Vorrichtungen und -Verfahren und ist beispielsweise auf eine Compact Dise- (im folgenden "CD" genannt) -Vorrichtung zur Binärkodierung eines wiedergegebenen Signals anwendbar,
- Bisher wurde beim Aufzeichnen von Information, beispielsweise digitalen Audio-, Video-Daten und sonstiger Daten, das digitale Signal nach Zusatz eines Fehlererfassungs-Korrekturkodes einer Modulationsschaltung zugeführt und in einen Kode umgewandelt, der für die charakteristischen Merkmale eines Aufzeichnungs- u. Wiedergabeesystems (Kanal-Kodierung) geeignet ist.
- Fig. 1 zeigt im einzelnen einen Überblick über das Signalformat eines CD-Systems, in dem die sog. 8-zu-14-Modulation (im folgenden als "EFM" bezeichnet) als das 8-zu-14-Modulationssystem benutzt wird. Die EFM ist eine 8-zu-14-Modulation zum Modulieren eines 8-Bit-Kodes (Zeichenkodes), der in einen 14-Kanalbitkode einzusetzen ist, und nach Zusatz eines 24-Kanalbit-Synchronisierungssignals und eines 14-Kanalbit-Subkodes zum Verbinden dieses Kodes durch ein Abstandsbit aus 3 Kanalbits und zum NRZ1-Aufzeichnen.
- Fig. 2 zeigt den Rahmenaufbau eines CD-Systems. Wie in Fig. 1 gezeigt, werden in 1 Sync-Rahmen (Abschnitt mit 6 abgetasteten Werten, 6 Abtastungen jeweils in L- und R- Kanälen, 1 Abtastung enthält 16-Bit-Daten) 14-Zeichen-Daten (Musiksignal) und 8-Zeichen Parität, die der Modulationsschaltung von einem CIRC- (Cross Interleave Reed-Solomon Code-)Kodierer einzugeben sind, jeweils in 14 Kanalbits umgewandelt, durch Abstandsbits aus 3 Kanalbits verbunden, zu 588 Kanalbits für 1 Rahmen angeordnet und auf der CD durch 4.3218 (Mbps) Kanalbits NRZI aufgezeichnet.
- Jedes Zeichen, das der Modulationsschaltung einzugeben ist, wird jeweils unter Bezugnahme auf z. B. eine ROM-Nachschlagetabelle in das Kanal-Bitmuster umgewandelt, wobei die Anzahl von Bits "0" zwischen Bits "1" und "1" größer als 2 und kleiner als 10 ist. Das Kanal-Bitmuster eines Rahmen- Synchronisierungssignals Sf hat die Form "100000000001000000000010", und eine der Formen "000", "001", "010" u. "100" wird als Abstandsbitmuster gewählt. Ein Subkodierungsrahmen wird durch 98 Rahmen gebildet, und es werden Subkode-Sync-Signale S0 (= "00100000000001") und S1 (= "000000000010010") als die nullten und die ersten Rahmen-Subkodes (Fig. 3) zugefügt.
- Hinsichtlich eines Beispiels für den abgetasteten Wert zeigt Fig. 4 ein Kanal-Bitmuster und eine Digitalsummenvariation (DSV), die gebildet sind, nachdem die EFM durchgeführt ist. Eine Abtastprobe mit 16 Bits wird in 8 Bits einer oberen Stufe und 8 Bits einer unteren Stufe unterteilt, wird durch den CIRC-Kodierer der Modulationsschaltung eingegeben und wird, nachdem sie 8-zu-14-umgewandelt ist, als ein Informationsbit betrachtet. Dabei kommen mehr als 2 und weniger als 10 Bits "0" zwischen Bits "1" und "1" des Informationsbits vor. Als das Abstandsbit wird eine der Formen "000", "001", "010" u. "100" ausgewählt. Hinsichtlich des "Verbindungspunkts" aus Informationsbits sollte stets die gleiche Regel wie zuvor beschrieben vorkommen, und es wird ein EFM-Signal, das 17 Kanalbits je Einheit (vorausgesetzt, dass das Rahmen-Synchronisierungssignal Sf aus 27 Kanalbits besteht) hat, von der Modulationsschaltung mit 4.3218 [Mbps] ausgegeben.
- Demgemäß beträgt die Dauer der Periode (Aufzeichnungswellenlänge) einer NRZI-Aufzeichnungswellenform mit hohem Pegel oder niedrigem Pegel, da Anzahlen von Kanalbits "0" von mehr als 2 und weniger als 10 zwischen einem optionalen Kanalbit "1" und dem folgenden Kanalbit "1" vorkommen, stets mehr als 3T und weniger als 11T (Fig. 4). In diesem Fall beträgt die kürzeste Aufzeichnungswellenlänge 3T, und die längste Aufzeichnungswellenlänge beträgt 11T. "T" ist eine Periode eines Kanatakts von 4.3218 (MHz) und wird im folgenden als (EFM·3T bis 11T)-Regel bezeichnet.
- Im folgenden wird die DSV als ein Index für den Gleichstromausgleich der NRZI-Aufzeichnungswellenform betrachtet. Die DSV ist als zeitliche Integration der Aufzeichnungswellenform vorgesehen. Im einzelnen wird die DSV-Änderung, wenn sich der hohe Pegel der Aufzeichnungswellenform für die Zeiteinheit T fortsetzt, als +1 angenommen, und die DSV-Änderung wird, wenn sich der niedrige Pegel für die Zeiteinheit T fortsetzt, als -1 angenommen.
- Die Änderungen der DSV-Zeit im Falle der Annahme, dass der Anfangswert der DSV zum Zeitpunkt t&sub0; Null ist, sind im unteren Teil von Fig. 4 gezeigt. Das Modulationssignal in der Periode von t&sub1; bis t&sub2; wird nicht unbedingt durch 17-Kanal- Bitmuster "01000001000001001" bestimmt, sondern wird von dem Modulationssignalpegel zum Zeitpunkt t&sub1;, d. h. dem letzten Pegel (im folgenden als CWLL bezeichnet) der Modulationssignal-Wellenform in der Periode von t&sub0; bis t&sub1; abhängen.
- Demgemäß betrifft die Modulationssignal-Wellenform, die in Fig. 4 gezeigt ist, den Fall, in dem CWLL zu dem Zeitpunkt t&sub0; ein niedriger Pegel (CWLL = "0") ist, und die Modulationssignal-Wellenform wird in dem Fall, indem CWLL zu dem Zeitpunkt t&sub0; = "1" (hoher Pegel) ist, zu dem umgekehrten Muster, das den hohen Pegel durch den niedrigen Pegel ersetzt.
- In ähnlicher Weise wird eine Zunahme und eine Abnahme der DSV von CWLL abhängen, und wenn CWLL zu dem Zeitpunkt t&sub0; = "0" ist, werden die Änderungen der DSV durch das Informationsbitmuster "01000100100010" (14 NWD), d. h. die Änderungen der DSV in der Periode von t&sub0; bis t&sub0;&sbplus;&sub1;&sub4;, +2 sein, wie dies in der Figur gezeigt ist. Im Gegensatz zu der Figur wird, wenn CWLL zu dem Zeitpunkt t&sub0; = "1" ist, die Änderung 14NWD = -2 sein. Außerdem wird die Änderung der DSV in der Periode t&sub0;&sbplus;&sub1;&sub4; bis t&sub1;&sbplus;&sub1;&sub4; 17NWD genannt.
- Im folgenden wird das "Abstandsbit", das in der Periode t&sub0;&sbplus;&sub1;&sub4; bis t&sub1; einzufügen ist, wie folgt beschrieben. Von den 4 Arten von Abstandsbits "000", "001", "010" u. "100" können "001" u. "100" gemäß der (EFM·3T bis 11T)-Regel nicht eingefügt werden, jedoch kann "010" oder "000" eingefügt werden. Im einzelnen kommen, wenn die Anzahl von Bits "0" am Ende des vorhergehenden Informationsbitmusters, das auszugeben ist, bevor das Abstandsbit "B" sein wird, und die Anzahl von Bits "0" am Anfang des gegenwärtigen Informationsbitmusters, das später auszugeben ist, als "A" angenommen werden, B = 1 und A = 1 vor, und demgemäß muss der Anfang des Abstandsbits "0" sein, das Ende muss "0" sein, und das Abstandsbitmuster, das eingefügt werden kann, wird "0 X 0".
- In Fig. 4 ist die DSV, wenn "010" als das Abstandsbit eingefügt isr, durch eine durchgehende Linie gezeigt, und wenn "000" eingefügt ist, durch eine gestrichelte Linie gezeigt. Im allgemeinen muss im Falle der Einfügung des Abstandsbits an irgendeinem Verbindungspunkt das Abstandsbit ausgewählt sein, das die (EFM·3T bis 11T)-Regel erfüllt. Überdies muss ein Auftreten des wiederholten Musters von 11T, welches das gleiche wie das Rahmen-Synchronisationsmuster ist, verhindert werden.
- In dem Fall, in dem die Abstandsbits jeweils zum Genügen dieser Regeln eingefügt sind, wird die akkumulierte DSV von dem Abstandsbit bis zu dem Ende des folgenden Informationsbitmusters zusätzlich zu der bisher akkumulierten DSV gewonnen, und diejenige, deren absoluter Wert der Minimalwert wird, wird als das geeignetste Abstandsbit ausgewählt.
- Hinsichtlich des Abstandsbits, das durch diese Algorithmen gewonnen wird, existiert die (EFMK·3T bis 11T)-Regel auch bei dem Verbindungspunkt von zwei 14-Bitdaten, und es wird eine unrichtige Erzeugung des Rahmen-Sync-Signals verhindert. Die akkumulierte DSV des EFM-Signals kann sehr nahe an Null gebracht werden.
- In dem Fall, in dem das Signal Gleichstromkomponenten enthält, liegt die akkumulierte DSV, da sich der integrierte Wert der Signal-Wellenform, d. h. die akkumulierte DSV, zu positiver oder negativer unendlicher Größe entwickelt, im allgemeinen sehr nahe bei Null, was bedeutet, dass die Gleichstromkomponente der Modulationssignal-Wellenform Null ist.
- In der Praxis wird für das Signal, das gemäß dem zuvor beschriebenen System moduliert ist, ein Bit "1" entsprechend einem Pit (Aufzeichnungsbereich in Form einer Vertiefung) auf der CD aufgezeichnet, und ein Bit "0" wird entsprechend einem Nichtaufzeichnungsbereich in Form eines "Spiegels" (auch als "Land" bezeichnet) aufgezeichnet. In dem Aufzeichnungssignal sind die Längen der Pits (Vertiefungen) und der Spiegel, da nur die Position, in der sich der Signalpegel umkehrt, zu der NRZI-Form moduliert wird, die Information enthält, sehr wichtig. Es würde jedoch nichts ausmachen, wenn die entsprechende Beziehung zwischen dem Signalpegel und dem Verhältnis Pit/Spiegel umgekehrt wäre. Das heißt, dass ein Bit "0", das entsprechend einem Pit (Aufzeichnungsbereich) aufgezeichnet ist, und ein Bit "1", das entsprechend einem Spiegel (Nichtaufzeichnungsbereich) aufgezeichnet ist, als das Gleiche betracht werden kann.
- Der Aufbau einer Wiedergabevorrichtung für optische Platten zum Wiedergeben einer optischen Platte (CD), auf der zuvor aufgezeichnet wurde, ist in Fig. 5 gezeigt. Die Wiedergabevorrichtung für optische Platten 1 hat eine Wiedergabesignal-Binärkodierungsschaltung 2. Eine optische Abtasteinrichtung 3 emittiert Licht und nimmt ein zurückgeworfenes Licht auf, um das auftreffende Licht in ein elektrisches Signal umzuwandeln. Das Signal, das in der optischen Abtasteinrichtung 3 gewonnen ist, wird über einen Verstärker 5 einem Eingangsanschluss 6 der Wiedergabesignal-Binärkodierungsschaltung 2 zugeführt. Im folgenden wird dieses Signal als Wiedergabe-HF-Signal S1 bezeichnet. Außerdem wird neben diesem Signal ein Signal S2 aus der optischen Abtasteinrichtung 3 einer Servoschaltung 7 eingegeben, um die Position von Linsen oder dgl. der optischen Abtasteinrichtung 3 zu bestimmen und um die Drehung eines Spindelmotors 8 zu regeln.
- Das der Wiedergabesignal-Binärkodierungsschaltung 2 einzugebende Wiedergabe-HF-Signal S1 wird dem positiven Eingangsanschluss eines Spannungskomparators 9 zugeführt. Der Spannungskomparator 9 vergleicht die Größe von Spannungen, die an den positiven Eingangsanschluss bzw. den negativen Eingangsanschluss gelegt werden. In dem Fall, in dem die Spannung des positiven Eingangsanschlusses größer ist, werden Ausgangssignale mit +5 [V] als hoher Pegel erzeugt, und in dem Fall, in dem die Spannung des negativen Eingangsanschlusses größer ist, werden Ausgangssignale mit 0 [V] als niedriger Pegel erzeugt. Dem negativen Eingangsanschluss des Spannungskomparators 9 wird das Ausgangssignal eines Integrators 10 zugeführt. Das heißt, dass der Spannungskomparator 9 das Wiedergabe-HF-Signal S1 unter Benutzung des Ausgangssignals des Integrators 10 als Schwellwert zu +5 [V] und 0 [V] binär kodiert.
- Das Ausgangssignal des Spannungskomparators 9 wird einem Subtrahierer 11 zugeführt, und gleichzeitig wird das Ausgangssignal über einen Ausgangsanschluss 12 einer PLL- Schaltung 13 und einer ECC-Signalverarbeitungsschaltung 14 einer Demodulationsschaltung zugeführt.
- Der Subtrahierer 11 subtrahiert eine Grundspannung von dem Ausgangssignal des Spannungskomparators 9. Als die Grundspannung wird die mittlere Spannung (+2,5 [V]) zwischen dem hohen Pegel und dem niedrigen Pegel des Ausgangssignals des Spannungskomparators 9 benutzt. Der Integrator 10 integriert das Ausgangssignal des Subtrahierers 11 und führt das Ausgangssignal dem negativen Eingangsanschluss des Spannungskomparators 9 zu.
- In folgenden wird die Arbeitsweise der derart aufgebauten Wiedergabesignal-Binärkodierungsschaltung 2 beschrieben.
- Im Falle des Aufzeichnungssignals auf der CD, das in Fig. 6A gezeigt ist, werden Pits wie in Figur gezeigt 6B auf der Platte aufgezeichnet. Zu dieser Zeit wird das Wiedergabesignal z. B. zu der Wellenform, wie sie in Fig. 6C gezeigt ist. In der Wiedergabesignal-Binärkodierungsschaltung 2 gemäß Fig. 5 kann die durch Binärkodierung des Wiedergabesignals erzeugte NRZI-Aufzeichnungswellenform unter Benutzung des Spannungskomparators 9 wiedergegeben werden. Hierbei entspricht der niedrige Pegel einem Pit, und der hohe Pegel entspricht einem Spiegel. Die entsprechende Beziehung ist der Beziehung zu der Aufzeichnungszeit, die zuvor beschrieben wurde, entgegengesetzt. Die entsprechende Umkehr der Beziehung zwischen Pegel und Pit/Spiegel würde jedoch kein irgendwie geartetes Problem verursachen. Es ist nur die Wiedergabe der korrekten Länge jedes davon sehr wichtig.
- Da das Ausgangssignal des Integrators 10 in Fig. 5 als der Schwellwert für die Binärkodierung benutzt wird, wird das Ausgangssignal (Binärsignal) des Spannungskomparators 11, wenn der Ausgangssignalwert der Wert wäre, der mit a, b, c in Fig. 6C gezeigt ist, bei jedem Ausgangssignalwert zu a', b' u. c', wie dies in Fig. 6D gezeigt ist. Der Schwellwert "b" ist der optimale Schwellwert und die Längen niedriger Pegel und hoher Pegel können korrekt wiedergegeben werden. Andererseits ist der Schwellwert "a" ein höherer Schwellwert als der optimale Schwellwert, und die Länge des hohen Pegels wird kürzer als das Original wiedergegeben, und die Länge des niedrigen Pegel wird länger als das Original wiedergegeben. Außerdem ist der Schwellwert "c" niedriger als der optimale Wert, und die Länge des hohen Pegels wird länger als das Original wiedergegeben, und die Länge des niedrigen Pegels wird kürzer als das Original wiedergegeben.
- Überdies sind gemäß Fig. 6A die Summe der Länge des niedrigen Pegels und die Summe der Länge des hohen Pegels zwischen t&sub0; u. t&sub1; gleich 8T. Hierbei wird in dem Subtrahierer 11 in Fig. 5 eine Operation durch Subtrahieren der Grundspannung 2,5 [V] von der Ausgangssignal-Wellenform des Spannungskomparators 9 durchgeführt. Dadurch wird der hohe Pegel in Entsprechung zu +2,5 [V) Spannung gebracht, und der niedrige Pegel wird in Entsprechung zu -2,5 [V] Spannung gebracht. Diese Wellenform wird durch den Integrator 10 integriert.
- Was die Wellenform betrifft, die durch den optimalen Schwellwert "b" gewonnen ist, beträgt der integrierte Wert zwischen t&sub0; u. t&sub1; 0 [V], und entsprechend ändert sich der integrierte Wert bei t&sub1; nicht gegenüber dem integrierten Wert bei t&sub0;. In ähnlicher Weise wie für die Wellenform, die durch den Schwellwert "a" gewonnen wird, der höher als der optimale Wert ist, nimmt der integrierte Wert bei t&sub1; gegenüber dem integrierten Wert bei t&sub0; ab. Außerdem nimmt für die Wellenform, die durch den Schwellwert "c" gewonnen wird, der niedriger als der optimale Wert ist, der integrierte Wert bei t&sub1; gegenüber dem integrierten Wert bei t&sub0; zu.
- Um die Erklärung zu vereinfachen, ist ein Diagramm gezeigt, in dem Schwellwerte, die dem Spannungskomparator bei t&sub0; bis t&sub1; zuzuführen sind, konstant sind. In der Praxis werden die integrierten Werte, die auf diese Weise gewonnen werden, jedoch von Augenblick zu Augenblick der Schwellwert des Spannungskomparators 9. Im einzelnen nimmt er in dem System, in dem die Summen der Längen des niedrigen Pegels und des hohen Pegels gleich werden, wenn der Schwellwert, der dem Spannungskomparator 9 durch den Integrator 10 zugeführt wird, zu hoch ist, automatisch ab, und nimmt, wenn der Schwellwert zu niedrig ist, automatisch zu. Demgemäß wird die Binärkodierung schließlich mit dem optimalen Schwellwert durchgeführt.
- Andererseits regelt die EFM die akkumulierte DSV durch Auswählen des Abstandsbits derart, dass sie so nahe wie möglich nach Null gebracht wird. Demgemäß arbeitet das System (in dem die Summen der Längen des niedrigen Pegels und des hohen Pegels gleich sind) in dem Fall, in dem für das System die EFM eingeführt ist, automatisch richtig.
- Im Falle der CD wird ein Aufzeichnungssignal auf einem Master (Vaterplatte) durch z. B. eine Master-Bildungseinrichtung aufgezeichnet, um das Aufzeichnungssignal auf der Platte durch einen Metall-Master, eine Mutterplatte, eine Matrize (Sohnplatte) und dgl. zu bilden. In diesem Fall variieren die Größen der in der Platte auszubildenden Pits abhängig von der Verfassung der Master-Bildungseinrichtung und des Masters. Dieses Phänomen wird "Asymmetrie" genannt. Es ist bekannt, dass die Asymmetrie in vielen Fällen die gleiche Wirkung auf alle Pits hat, die verschiedene Längen in Richtung der Pit-Breite haben, und sie diese um den gleichen Betrag an der Vorder- und der Hinterseite aller Pits beeinträchtigt, die verschiedene Längen in Richtung der Pit-Länge haben (Fig. 7A bis Fig. 7C).
- Wie aus dem zuvor beschriebenen Arbeitsprinzip ersichtlich erzeugt die Binärkodierungschaltung selbst dann einen korrekten optimalen Schwellwert, wenn eine Asymmetrie existiert. Im einzelnen korrigiert die Binärkodierungsschaltung die physikalischen Differenzen von Pit- und Spiegel- Längen auf der Platte aufgrund der Asymmetrie, und die Binärkodierung wird derart mit dem Schwellwert ausgeführt, dass die korrekten Längen der hohen Pegel und der niedrigen Pegel des Signals, von denen angenommen wird, dass sie ursprünglich aufgezeichnet wurden, gewonnen werden können.
- Daraufhin wird in der Wiedergabesignal-Binärkodierungsschaltung, die zuvor beschrieben wurde, allgemein für die Wiedergabesignal-Verarbeitungsschaltung, beispielweise für Platten, eine Schaltungs-Digitalisierung durchgeführt, um die Einstellung zu vereinfachen und eine hochintegrierte Einrichtung zu verwirklichen. In diesem Fall wird ein Wiedergabesignal durch eine diskrete Zeitabtastung abgetastet, und der abgetastete Wert wird verarbeitet. Dies trifft auch auf die Wiedergabesignal-Binärkodierungsschaltung zu.
- Wenn die Signalbinärkodierungs-Schaltung jedoch lediglich durch das Diskret-Zeitsystem betrieben würde, erfasste die zuvor beschriebene Schaltung die Schwellwertdifferenz als eine Abweichung der Binärwellenformflanke in Zeitbasisrichtung. Da deren Auflösung jedoch die Abtastperiode wird, tritt im Falle der Erfassung der Schwellwertdifferenz eine tote Zone auf. Besonders in einem System, dessen Abtastfrequenz für die modulierte Kanaltaktfrequenz nicht groß genug ist, kann keine präzise Schwellwertregelung für die Binärkodierung durchgeführt werden.
- Der Stand der Technik, der sich auf bekannte Schaltungen zum Regeln der Gleichspannung eines Signals bezieht, enthält die Europäische Patentanmeldung EP-A-0 120 474 und das US-Patent 3, 304, 508. In der Europäischen Patentanmeldung EP-A-0 414 548 ist eine Schaltung zum Wiederhertellen von Gleichstrom- und Niderfrequenz-Komponenten eines digitalen Signals offenbart, die eine Doppelgleichrichterschaltung umfasst, die mit einer Einrichtung zur harten Begrenzung und einem Tiefpassfilter verbunden ist.
- In den vorliegenden Ansprüchen sind jeweilige verschiedene Ausführungsformen der Erfindung angegeben.
- Ausführungsbeispiele der vorliegenden Erfindung können vorsehen: Eine Subtrahierschaltung zum Subtrahieren der Gleichstromkomponenten von einem eingegebenen abgetasteten Wert, eine Komparatorschaltung zum Vergleichen des Ausgangssignalwerts und des Schwellwerts der Subtrahierschaltung und Ausgeben des Binärsignals, das dem Vergleichswert entspricht, eine Amplitudenbegrenzungsschaltung zum Amplitudenbegrenzen des Ausgangssignalwerts der Subtrahiererschaltung mit einem festen Wert und eine Gleichstromkomponentenbildungs-Schaltung zum Berechnen der Gleichstromkomponenten aus dem Ausgangssignalwert der Amplitudenbegrenzungsschaltung.
- Eine bevorzugte Ausführungsform der Erfindung, die im folgenden beschrieben wird, sieht eine Signalbinärkodierungs- Schaltung und eine Aufzeichnungsmedium-Wiedergabevorrichtung vor, in denen ein Eingangssignal, das durch eine Diskretzeittechnik abgetastet ist, mit Genauigkeit binär kodiert werden kann.
- Im folgenden wird die Erfindung weiter anhand eines veranschaulichenden und nichteinschränkenden Beispiels unter Bezugnahme auf die vorliegenden Figuren beschrieben, in denen gleiche Teile durchwegs mit gleichen Bezugszeichen oder Zeichen bezeichnet sind.
- Fig. 1 zeigt eine Tabelle, die das Signalformat des CD- Systems darstellt.
- Fig. 2 zeigt eine schematische Darstellung eines Rahmenaufbaus.
- Fig. 3 zeigt eine schematische Darstellung eines Subkodierungs-Rahmenaufbaus.
- Fig. 4 zeigt ein charakteristisches Diagramm eines Beispiels für einen abgetasteten Wert, ein Kanal- Bitmuster nach der EFM und eine Digitalsummenvariation.
- Fig. 5 zeigt eine schematische Darstellung des Aufbaus einer Wiedergabevorrichtung für optische Platten nach dem Stand der Technik, die eine Wiedergabesignal-Binärkodierungsschaltung hat.
- Fig. 6A bis Fig. 6D zeigen charakteristische Impuls/Zeit- Diagramme der Wiedergabesignal-Wellenform und der Binärsignal-Wellenform.
- Fig. 7A bis Fig. 7C zeigen schematische Darstellungen der allgemeinen Konzeption der sog. Asymmetrie.
- Fig. 8 zeigt eine schematische Darstellung des Aufbaus einer Digitalsignalverarbeitungs-Vorrichtung als ein Ausführungsbeispiel der vorliegenden Erfindung.
- Fig. 9 zeigt ein charakteristisches Diagramm, welches das Ausgangssignal darstellt, das für das Ausgangssignal der Amplitudenbegrenzungsschaltung charakteristisch ist.
- Fig. 10 zeigt eine schematische Darstellung einer Wiedergabesignal-Binärkodierungsschaltung, die in gleicher Weise wie die Binärkodierungsschaltung gemäß Fig. 5 fungiert.
- Fig. 11A bis Fig. 11C zeigen charakteristische Diagramme einer Wiedergabesignal-Wellenform und eines Amplitudenbegrenzungs-Ausgangssignals.
- Fig. 12 zeigt ein charakteristisches Diagramm des Amplitudenbegrenzungswerts eines Wiedergabesignals und des Zustands in einer Abtastperiode.
- Fig. 13 zeigt ein charakteristisches Diagramm der Differenz zwischen den Verhaltensweisen von Wiedergabesignal-Binärkodierungsschaltungen 20 u. 30 in einem diskreten Zeitsystem.
- Fig. 14 zeigt ein charakteristisches Diagramm eines integrierten Werts im Falle der Benutzung eines Amplitudenbegrenzers,
- Fig. 15 zeigt ein charakteristisches Diagramm eines integrierten Werts im Falle der Benutzung eines Komparators.
- Im folgenden werden bevorzugte Ausführungsbeispiele der vorliegenden Erfindung unter Bezugnahme auf die vorliegenden Figuren beschrieben.
- Fig. 8, in der Teile, die solchen in Fig. 5 entsprechen, mit gleichen Bezugszeichen versehen sind, zeigt den Aufbau einer Digitalsignalverarbeitungs-Vorrichtung 20, die mit einer Wiedergabesignal-Binärkodierungsschaltung 21, auf welche die Erfindung angewendet ist, verbunden ist.
- Eine optische Abtasteinrichtung 3 emittiert Licht in Richtung der optischen platte 4 und gibt reflektiertes Licht ein, um das auftreffende Licht in ein elektrisches Signal umzuwandeln. Das Signal, das in der optischen Abtasteinrichtung 3 gewonnen ist, wird über einen Verstärker 5 durch einen Abtast-A/D-Wandler 22 mit einer festen Abtastfrequenz abgetastet und über einen Eingangsanschluss 6 eingegeben. Dieses Eingangssignal wird als ein Wiedergabe-HF-Signal S3. Überdies wird neben diesem Signal ein Signal S2 aus der optischen Abtasteinrichtung 3 einer Servoschaltung 7 eingegeben, um die Position von Linsen der optischen Abtasteinrichtung 3 zu bestimmen und um die Drehung eines Spindelmotors 8 zu regeln.
- Eine Wiedergabesignal-Binärkodierungsschaltung 21 umfasst einen Subtrahierer 23, eine Amplitudenbegrenzungsschaltung 29, einen Komparator 25 und einen Integrator 10.
- Dem Subtrahierer 23 werden das Wiedergabe-HF-Signal S3 über einen positiven Eingangsanschluss und ein Ausgangssignal des Integrators 10 über einen negativen Eingangsanschluss eingegeben, und Ausgangssignale eines Berechnungsergebnisses werden der Amplitudenbegrenzungsschaltung 24 bzw. dem Komparator 25 eingegeben.
- Die Amplitudenbegrenzungsschaltung 24 ist eine Schaltung, die eine Eingangssignal/Ausgangssignal-Kennlinie hat, die "a" als den Amplitudengrenzwert bestimmt, wie dies in Fig. 9 gezeigt ist. Das Ausgangssignal der Amplitudenbegrenzungsschaltung 24 wird über den Integrator 10 dem negativen Eingangsanschluss des Subtrahierer 23 zugeführt. Überdies ist der Komparator 25 die Schaltung, die "1" ausgibt, wenn das Eingangssignal größer als Null ist, und z. B. "0" ausgibt, wenn das Eingangssignal kleiner als Null ist, und das Eingangssignal binär kodiert, was Null als den Schwellwert bestimmt. Das Ausgangssignal des Komparators 25 wird an eine PLL-Schaltung 13 und eine ECC- Signalverarbeitungsschaltung 14 der letzten Stufe über einen Ausgangsanschluss 12 ausgegeben.
- Nach dem vorstehend beschriebenen Aufbau wird zunächst eine Wiedergabesignal-Binärkodierungsschaltung 30, die in Fig. 10 gezeigt ist, vor einer Erklärung der Wiedergabesignal- Binärkodierungsschaltung 21, die in Fig. 8 gezeigt ist, betrachtet. In der Wiedergabesignal-Binärkodierungsschaltung 30 ist der Subtrahierer 31 vor dem Spannungskomparator 9 der Wiedergabesignal-Binärkodierungsschaltung 2 angeordnet, die in Fig. 5 gezeigt ist. Das Eingangssignal an dem Eingangsanschluss 6 wird dem positiven Eingangsanschluss des Subtrahierers 31 zugeführt, und das Ausgangssignal des Integrators 10 wird dem negativen Eingangsanschluss des Subtrahierers 31 zugeführt. Außerdem wird das Ausgangssignal des Subtrahierers 31 dem positiven Eingangsanschluss des Spannungskomparators 9 zugeführt, und der negative Eingangsanschluss des Spannungskomparators 9 ist geerdet.
- In der Wiedergabesignal-Binärkodierungsschaltung 2, die in Fig. 5 gezeigt ist, bei der das Wiedergabe-HF-Signal des Verstärkers "A" ist und das Ausgangssignal des Integrators 10 "B" ist, entscheidet der Spannungskomparator 9, ob die folgende Ungleichung (1) gegeben ist oder nicht:
- A > B (1)
- Diese Ungleichung (1) kann modifiziert und als die folgende Urgleichung (2) ausgedrückt werden:
- A - B > 0 (2)
- Gemäß Fig. 10 wird das Ausgangssignal des Subtrahierers 31 unter der gleichen Bedingung, wie sie zuvor beschrieben wurde, zu A-B. Da der negative Eingangsanschluss des Spannungskomparators 9 geerdet ist, beträgt es 0. Demgemäß stellt die Ungleichung (2) die gleiche Definition wie diejenige des Spannungskomparators 9 in Fig. 10 dar. Es ist daher ersichtlich, dass die Wiedergabesignal-Binärkodierungsschaltung 30 gemäß Fig. 10 und die Wiedergabesignal- Binärkodierungsschaltung 2 gemäß Fig. 5 vollständig in gleicher Weise arbeiten.
- Als nächstes wird die Wiedergabesignal-Binärkodierungsschaltung 21 in Fig. 8 als eine Schaltung betrachtet, in welcher der Spannungskomparator 9 der Wiedergabesignal- Binärkodierungsschaltung 30 gemäß Fig. 10 durch die Amplitudenbegrenzungsschaltung 24 ersetzt ist. Zunächst sei vorausgesetzt, dass das Eingangssignal eine kontinuierliche Wellenform hat. In dem Fall, in dem Pits wie in Fig. 11A in der optischen Platte 4 ausgebildet (aufgezeichnet) sind, wird das Wiedergabesignal ein solches, wie es als Wellenform in Fig. 11B gezeigt ist. Hierbei hat das Aufzeichnungsmuster die Form 3T-7T-7T-3T, und es sei angenommen, dass eine Asymmetrie besteht, welche die Pits ein wenig kurz macht.
- Gemäß Fig. 8 wird das Ausgangssignal des Integrators 10 von dem Eingangssignal als Gleichstromkomponentenwert subtrahiert. Wenn die Werte diejenigen Werte wären, die in Fig. 11B durch "a", "b" u. "c" gezeigt sind, würde das Ausgangssignal des Amplitudenbegrenzers 24 zu dieser Zeit ein solches sein, wie es in Fig. 11C gezeigt ist. Hierbei sind die Amplitudengrenzwerte des Amplitudenbegrenzers 24 die Werte, die in Fig. 11C durch gestrichelte Linien gezeigt sind. Die Amplitudengrenzwerte werden später beschrieben.
- Es ist ersichtlich, dass der Wert von "b" in Fig. 11 der optimale Wert als der Gleichstromwert ist, da die Längen des hohen Pegels und des niedrigen Pegels bei 3T bzw. 7T im Falle der Betrachtung des Signals als binär kodiert gleich sind.
- Hinsichtlich der Wellenform, die durch den optimalen Gleichstromwert "b" gewonnen wird, kann keine vertikale Asymmetrie infolge der Asymmetrie im Falle der Amplitudenbegrenzung durch den Amplitudengrenzwert wie durch gestrichelte Linien in der Figur gezeigt gesehen werden. Folglich beträgt der integrierte Wert zwischen t&sub0; bis t&sub1; 0 [V], und der integrierte Wert bei t&sub1; ändert sich nicht gegenüber dem integrierten Wert bei t&sub0;. In ähnlicher Weise wie für die Wellenform, die durch den Gleichstromwert "a" gewonnen wird, der höher als der optimale Wert ist, nimmt der integrierte Wert bei t&sub1; gegenüber dem integrierten Wert bei t&sub0; ab, und der integrierte Wert bei t&sub1; nimmt für die Wellenform, die durch den Gleichstromwert "c" gewönnen wird, der niedriger als der optimale Wert ist, gegenüber dem integrierten Wert bei t&sub0; zu.
- Gemäß der vorstehenden Beschreibung der Figur sind die Gleichstromwerte, die dem Subtrahierer 23 bei t&sub0; bis t&sub1; zuzuführen sind, als konstante Werte gezeigt. In der Praxis wird der auf diese Weise gewonnene integrierte Wert jedoch von Augenblick zu Augenblick selbst der subtrahierte Wert des Subtrahierers 23. Im einzelnen nimmt der subtrahierte Wert, der dem Subtrahierer 23 durch den Integrator 10 zugeführt wird, in dem System, in dem die Ursprungssignal-Wellenform keine Gleichstromkomponente hat, wenn das Signal, das durch die EFM moduliert ist, eingegeben wird, automatisch ab, wenn er zu hoch ist, und nimmt automatisch zu, wenn er zu niedrig ist. Auf diese Weise werden die Gleichstromkomponenten schließlich aus dem Ausgangssignal des Subtrahierers 23 entfernt, und das Signal kann korrekt durch den Komparator 25 binär kodiert werden.
- Die Arbeitsweise, die zuvor beschrieben wurde, ist angenähert die gleiche wie die Arbeitsweise der Wiedergabesignal- Binärkodierungsschaltung 30 gemäß Fig. 10, sofern sie entsprechend dem Dauer-Zeitsystem betrachtet wird. Das Eingangssignal für den Integrator 10 unterscheidet sich jedoch in der Nähe der Polaritätsumkehr bei dieser Arbeitsweise von der Arbeitsweise, die zuvor beschrieben wurde, in dem Fall, in dem die Wiedergabesignal-Binärkodierungsschaltung 30 gemäß Fig. 10 auf das Diskret-Zeitsystem angewendet wird.
- Fig. 13 zeigt ein Beispiel zur Erklärung des Unterschieds im Verhalten zwischen der Wiedergabesignal-Binärkodierungsschaltung 20 gemäß Fig. 8 und der Wiedergabesignal-Binärkodierungsschaltung 30 gemäß Fig. 10 in dem Diskret-Zeitsystem. Die Wellenform, die als die Eingangssignal-Wellenform gezeigt ist, ist eine polygonale Linie, bei der das durch die folgende Gl. (3) angegebene Signal "y", das durch die Abtastperiode 1 abgetastet ist, durch eine Gerade verbunden ist:
- y = cos(2π·t/T) + Vo (3)
- In Gl. (3) bedeuten "t" eine Zeit, "T" eine Periode und "Vo" eine Versatzspannung, und "T" ist gleich 7,5 und "Vo" ist gleich 0, 1.
- Außerdem ist das Signal, das auf die Amplitude 0.5 amplitudenbegrenzt ist, als ein abgetasteter Wert eines Amplitudenbegrenzer-Ausgangssignals gezeigt, und das Signal, das binär kodiert ist, wobei die Amplitude 0.5 ist, ist als ein abgetasteter Wert eines Komparator-Ausgangssignals gezeigt. Ferner sind die Werte, wobei diese Werte integriert sind, als ein integrierter Wert des Ausgangssignals des Amplitudenbegrenzers bzw. ein integrierter Wert des Ausgangssignals des Komparators gezeigt. Diese integrierten Werte in den Signalbinärkodierungs-Schaltungen 20 u. 30 entsprechen der Ausgangssignalspannung des Integrators 10 in dem Fall, in dem das Ausgangssignal des Integrators 10 von den Subtrahierern 23 u. 31 getrennt betrachtet wird.
- Wie aus Fig. 13 ersichtlich nimmt der integrierte Wert im Falle des Integrierens des Ausgangssignals des Amplitudenbegrenzers graduell mit einer Schwingung durch Reflektieren des positiven Versatzwerts zu. Im Gegensatz dazu nimmt der integrierte Wert im Falle des Integrieren des Ausgangssignals des Komparators umgekehrt zu der Polarität des Versatzwerts ab. Das bedeutet, dass wenn die Signalbinärkodierungs-Schaltung durch Verbinden dieser integrierten Werte mit den Subtrahierern 23 u. 31 gebildet ist, der Schwellwert im Falle der Benutzung des Amplitudenbegrenzers korrekt geregelt wird, der Schwellwert jedoch im Falle der Benutzung des Komparators nicht korrekt geregelt wird.
- Ferner zeigen Fig. 14 u. Fig. 15 im Zusammenhang mit Gl. (3) Diagramme der integrierten Werte des Amplitudenbegrenzer-Ausgangssignals und des Komparator-Ausgangssignals, in denen die Versatzspannung VO wie in dem vorstehenden Fall 0,1 beträgt und die Periode "T" des Eingangssignals um 0,3 von 6 nach 7,5 geändert ist. Wie in Fig. 14 gezeigt verhält sich der integrierte Wert im Falle der Benutzung des Amplitudenbegrenzers ungeachtet der Periode des Eingangssignals beinah gleich. Im Gegensatz dazu ändert sich der integrierte Wert, wie in Fig. 15 gezeigt, im Falle der Benutzung des Komparators entsprechend der Periode des Eingangssignals. Aus dem Ergebnis ist ersichtlich, dass die Signalbinärkodierungs-Schaltung 30, die in Fig. 10 gezeigt ist, in dem diskreten Zeitsystem, den Schwellwert nicht korrekt steuern kann, die Signalbinärkodierungs-Schaltung 20 den Schwellwert jedoch korrekt steuern kann.
- Um dies zu erreichen, wird zuallererst die Abtastfrequenz höher als der Reziprokwert der kürzesten Umkehrungsdistanz der Polarität des Eingangssignals gemacht. Auf diese Weise kann die Signalumkehr korrekt unterschieden werden. Dann können einerseits die Wirkungen einer Signalasymmetrie infolge des Symmetriefaktors durch Festlegen des Amplitudengrenzwerts so klein wie möglich verhindert werden. Andererseits kann der abgetastete Wert, der in Nachbarschaft der Polaritätsumkehr nicht amplitudenbegrenzt werden kann, ungeachtet der Abtastphase durch Festlegen des Amplitudengrenzwerts auf einen bestimmten größeren Wert bereitgestellt werden.
- Um die letztere Bedingung zu erfüllen, ist es bei Betrachtung des Falls, in dem Abtastpunkte in den Positionen vorliegen, die um die gleiche Distanz vorwärts bzw. rückwärts von einem Punkt getrennt sind, in dem das Eingangssignal den Nullpegel kreuzt, und damit der abgetastete Wert nicht amplitudenbegrenzt würde, erforderlich, die folgende Gl. (4) (Fig. 12) zu erfüllen:
- (Amplitudengrenzwert) ≥ (Gradient des Signals in der Nähe der Polaritätsumkehr) · (Abtastperiode)/2 (4)
- Dadurch existiert ungeachtet der Abtastphase zumindest ein abgetasteter Wert, der in der Nähe der Polaritätsumkehr nicht amplitudenbegrenzt werden kann.
- Das Signal, in dem die akkumulierte DSV so gesteuert wird, dass sie sich so nahe wie möglich Null annähert, enthält keine Gleichstromkomponente. Außerdem kann das Signal durch eine Regelung der Abtastfrequenz und des Amplitudengrenzwerts wie zuvor beschrieben selbst in dem Fall, in dem das Eingangssignal durch einen abgetasteten Wert innerhalb des Diskret-Zeitsystems gebildet wird, dann wenn sich eine Verzerrung aufgrund von Gleichstromkomponenten zwischen dem Aufzeichnungssystem und dem Wiedergabesystem ergibt, da keine tote Zone auftritt und die Signale wirkungsvoll verarbeitet werden können, durch Bestimmen des Nullpegels als den Schwellwert korrekt binär kodiert werden.
- Gemäß dem vorstehend beschriebenen Aufbau ist in der Wiedergabesignal-Binärkodierungsschaltung 21, die in der Digitalsignalverarbeitungs-Vorrichtung 20 angeordnet ist, die Amplitudenbegrenzungsschaltung 24 in die Regelschleife eingefügt, und sie kann durch Bestimmen des Nullpegels als den Schwellwert und durch Betreiben der Wiedergabesignal-Binärkodierungsschaltung 21 innerhalb der Grenzen zum Erfüllen der Bedingung derart, dass die Amplitudenbegrenzung der Amplitudenbegrenzungsschaltung 24 über (Gradient des Signals irr der Nähe der Polaritätsumkehr) · (Abtastperiode)/2 liegt, mit dem Diskret-Zeitsystem fertig werden und leicht digitalisiert werden. Außerdem werden durch das Digitalisieren der Wiedergabesignal-Binärkodierungsschaltung bei Ausnutzung dieser Eigenschaften des Diskret-Zeitsystems Probleme, wie ein Versatz und eine Abweichung, nicht auftreten, und es kann konstant die höchste Leistung ohne Ausführen irgendwelcher Einstellungen erzielt werden.
- In dem vorstehend genannten Ausführungsbeispiel ist der A/D-Wandler 22 mit der vorhergehenden Stufe der Wiedergabesignal-Binärkodierungsschaltung 21 verbunden und digitalisiert. Die vorliegende Erfindung ist jedoch nicht darauf beschränkt, und die Signalverarbeitungsschaltungen vor und nach der Wiedergabesignal-Binärkodierungsschaltung 21 können digitalisiert werden. In diesem Fall kann das ganze System in einer integrierten Schaltung integriert werden, und dies trägt zu einer Verringerung der Anzahl von Teilen der ganzen Digitalsignalverarbeitungs-Vorrichtung und zur Senkung des Preises bei.
- Überdies wird in dem zuvor genannten Ausführungsbeispiel die Wiedergabesignal-Binärkodierungsschaltung 21 benutzt, die mit dem Integrator 10 verbunden ist. Die vorliegende Erfindung ist jedoch nicht darauf beschränkt, und es kann eine unvollständig integrierte Schaltung, die ihren ersten Bezugspunkt in dem Tiefband, d. h. einem Anfangs-Tiefpassfilter hat, benutzt werden, das für den Integrator 10 eingesetzt wird. In diesem Fall wird der Übertragungsfaktor des Systems für eine Gleichstromkomponente auf endliche Werte begrenzt sein, und der gewonnene Gleichstromwert hat eine ständige Abweichung. Statt dessen verringert sich jedoch die Möglichkeit einer Sättigung des integrierten Werts.
- Überdies ist in dem vorstehend genannten Ausführungsbeispiel der Komparator 25 zum Gewinnen des eigentlichen binären Ausgangssignals vorgesehen. Die vorliegende Erfindung ist nicht darauf beschränkt, und der Komparator 25 kann fortgelassen werden, da in vielen Fällen das Bit für den höchsten Pegel zu dem Kodebit in dem Signalausdruckverfahren der allgemeinen digitalen Signalverarbeitung gemacht wird. An den Ausgangsanschluss 12 kann nur das Bit für den höchsten Pegel des Ausgangssignals des Subtrahierers 23 ausgegeben werden.
- Überdies wird in dem zuvor genannten Ausführungsbeispiel das Signal aus der optischen Abtasteinrichtung 3 mit der festen Abtastfrequenz durch den A/D-Wandler 22 abgetastet und an den Eingangsanschluss 6 der Wiedergabesignal-Binärkodierungsschaltung 21 ausgegeben. Die vorliegende Erfindung ist jedoch nicht darauf beschränkt, und das Signal kann während der Periode, in der es durch den Abtast-A/D- Wandler 22 abgetastet wird, beispielsweise zum Zwecke einer Wellenformentzerrung durchverarbeitet werden, bis es den Eingangsanschluss 6 erreicht.
- Überdies kann die Wiedergabesignal-Binärkodierungsschaltung 21 der Digitalsignalverarbeitungs-Vorrichtung in dem zuvor genannten Ausführungsbeispiel die optische Platte 4 wiedergeben. Die vorliegende Erfindung ist jedoch nicht darauf beschränkt, und die Wiedergabevorrichtung und die Aufzeichnungs/Wiedergabevorrichtung zur Binärkodierung des Wiedergabesignals, das aus einem digitalen Signal gebildet ist, können angewendet werden, solange die Vorrichtung, in der das Wiedergabe-HF-Signal derart durch das Verfahren moduliert wird, dass sich die akkumulierte DSV Null nähert, zusätzlich zu der Vorrichtung zum Wiedergeben einer optischen Platte 4 eine solche für eine DVD (Digital Video Disc), eine optische Karte, ein optisches Band, eine optische Platte, eine magneto-optische Platte und eine magnetische Platte ist.
Claims (7)
1. Vorrichtung zum Verarbeiten eines digitalen
Eingangssignals, das repräsentativ für ein Informationssignal ist,
das bei einer Abtastrate abgetastet ist, die größer als der
Kehrwert einer minimalen zeitlichen Differenz zwischen
Polaritätsumkehrungen des Informationssignals ist, wobei das
digitale Eingangssignal derart moduliert wird, dass die
Gleichstromkomponente des Signals beinahe Null wird, welche
Vorrichtung dafür eingerichtet ist, eine binär kodierte
Darstellung des digitalen Eingangssignals durch ein
Binärkodierungsmittel (23, 25) zu erzeugen, wobei die
Vorrichtung umfasst:
ein Amplitudenbegrenzungsmittel (24) zum
Amplitudenbegrenzen einer gleichstromabgeglichenen Darstellung des
digitalen Eingangssignals auf einen vorbestimmten Wert, wobei
der vorbestimmte Wert derart beschaffen ist, dass zumindest
ein abgetasteter Wert des digitalen Eingangssignals in der
Nähe einer Polaritätsumkehrung vorhanden ist, der nicht
amplitudenbegrenzt ist,
ein Gleichstromkomponenten-Bildungsmittel (10), das mit
dem Amplitudenbegrenzungsmittel (24) zum Ausblenden von
Gleichstromkomponenten aus dem Ausgangswert des
Amplitudenbegrenzungsmittels verbunden ist, wobei
das Binärkodierungsmittel (23, 25) mit dem
Gleichstromkomponenten-Bildungsmittel (10) verbunden ist und umfasst:
ein Subtrahiermittel (23) zum Subtrahieren der
Gleichstromkomponente von dem digitalen Eingangssignal, um die
abgeglichene Darstellung des Eingangssignals zu bilden, und
ein Vergleichsmittel (25) zum Vergleichen des Werts der
abgeglichenen Darstellung des Eingangssignals an dem
Ausgang des Subtrahiermittels (23) mit einem zweiten
vorbestimmten Wert als Schwellwert, um die binär kodierte
Darstellung des Eingangssignals in Abhängigkeit von dem Vergleich
der gleichstromabgeglichenen Darstellung des
Eingangssignals mit dem zweiten Schwellwert zu erzeugen.
2. Vorrichtung nach Anspruch 1, wobei
der zweite vorbestimmte Schwellwert Null ist und
die Amplitudenbegrenzung über dem Wert (Gradient des
Signals in der Nähe einer Polaritätsumkehrung) ·
(Abtastperiode)/2 liegt.
3. Vorrichtung nach Anspruch 1, wobei das
Amplitudenbegrenzungsmittel eine derartige Eingangs/Ausgangs-Kennlinie hat,
dass der Ausgangswert symmetrisch zu dem Eingangswert
liegt.
4. Vorrichtung nach Anspruch 1, wobei das
Gleichstromkomponenten-Bildungsmittel aus einem Tiefpass-Filter besteht.
5. Vorrichtung nach Anspruch 1, wobei das. Eingangssignal
durch das Verfahren NRZI aufgezeichnet wird.
6. Vorrichtung nach Anspruch 5, wobei das Eingangssignal
durch eine 8-zu-14-Modulation (EFM) moduliert wird.
7. Verfahren zum Verarbeiten eines digitalen
Eingangssignals, das repräsentativ für ein Informationssignal ist,
das bei einer Abtastrate abgetastet ist, die größer als der
Kehrwert einer minimalen zeitlichen Differenz zwischen
Polaritätsumkehrungen des Informationssignals ist, wobei das
digitale Eingangssignal derart moduliert wird, dass die
Gleichstromkomponente des Signals beinahe Null wird,
welches Verfahren dafür eingerichtet ist, eine binär kodierte
Darstellung des digitalen Eingangssignals zu erzeugen,
wobei das Verfahren Schritte umfasst zum
Amplitudenbegrenzen einer gleichstromabgeglichenen
Darstellung des digitalen Eingangssignals auf einen
vorbestimmten Wert, wobei der vorbestimmte Wert derart
beschaffen ist, dass zumindest ein abgetasteter Wert des digitalen
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20141295A JP3299082B2 (ja) | 1995-07-14 | 1995-07-14 | 信号2値化回路及びデイジタル信号処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69626244D1 DE69626244D1 (de) | 2003-03-27 |
DE69626244T2 true DE69626244T2 (de) | 2003-12-04 |
Family
ID=16440661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69626244T Expired - Fee Related DE69626244T2 (de) | 1995-07-14 | 1996-07-10 | Binärkodierung von Signalen und digitale Signalverarbeitung |
Country Status (9)
Country | Link |
---|---|
US (1) | US5764166A (de) |
EP (1) | EP0753850B1 (de) |
JP (1) | JP3299082B2 (de) |
KR (1) | KR100439610B1 (de) |
CN (1) | CN1150304A (de) |
AT (1) | ATE233009T1 (de) |
BR (1) | BR9603061A (de) |
CA (1) | CA2180702A1 (de) |
DE (1) | DE69626244T2 (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3299082B2 (ja) * | 1995-07-14 | 2002-07-08 | ソニー株式会社 | 信号2値化回路及びデイジタル信号処理装置 |
DE19715274A1 (de) | 1997-04-12 | 1998-10-15 | Thomson Brandt Gmbh | Gerät zum Lesen und/oder Beschreiben optischer Aufzeichnungsträger |
WO1999018761A2 (de) * | 1997-10-06 | 1999-04-15 | Jens Kurrat | Vorrichtung zur drahtlosen übertragung digitaler daten, insbesondere audiodaten |
JP4161487B2 (ja) * | 1999-11-01 | 2008-10-08 | ソニー株式会社 | データ復号装置及び方法 |
EP1605390A3 (de) * | 2000-01-24 | 2006-10-25 | Nidec Sankyo Corporation | Magnetkartenleser sowie Wiedergabe- und Demodulationsverfahren |
JP4124407B2 (ja) * | 2001-09-13 | 2008-07-23 | 株式会社リコー | 二値化装置 |
TWI227868B (en) * | 2002-10-02 | 2005-02-11 | Via Tech Inc | EFM data decoding method for optical disk system |
US7215631B2 (en) | 2002-12-27 | 2007-05-08 | Matsushita Electric Industrial Co., Ltd. | Signal processing device and signal processing method |
JP2007073147A (ja) | 2005-09-08 | 2007-03-22 | Hitachi Ltd | 光ディスク装置及びそれに用いられる集積回路 |
KR100924696B1 (ko) * | 2007-07-05 | 2009-11-03 | 삼성전자주식회사 | 하드디스크 드라이브의 기록밀도 향상방법 및 그 제어장치 |
FR2933514B1 (fr) * | 2008-07-02 | 2012-10-19 | Canon Kk | Procedes et dispositifs de codage et de decodage par similarites pour documents de type xml |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3304508A (en) * | 1964-05-14 | 1967-02-14 | Ericsson Telefon Ab L M | Level regenerating arrangement for transmission of bipolar signals |
US3882540A (en) * | 1974-06-17 | 1975-05-06 | Ibm | Readback circuits for digital signal recorders |
US4544894A (en) * | 1983-03-23 | 1985-10-01 | Nec Corporation | DC Voltage control circuits |
DE3633768A1 (de) * | 1986-10-03 | 1988-04-14 | Endress Hauser Gmbh Co | Verfahren und anordnung zur erzeugung eines mittelwertfreien binaeren signals |
US5099366A (en) * | 1989-08-25 | 1992-03-24 | Ampex Corporation | Low frequency restorer |
KR920005464Y1 (ko) * | 1990-01-13 | 1992-08-13 | 대주기업 주식회사 | 쇼케이스용 진열판 |
KR930000216B1 (ko) * | 1990-11-16 | 1993-01-14 | 주식회사 금성사 | 디지탈 신호 재생 회로 |
JPH05189884A (ja) * | 1992-01-13 | 1993-07-30 | Olympus Optical Co Ltd | データ同期化装置 |
JP3299082B2 (ja) * | 1995-07-14 | 2002-07-08 | ソニー株式会社 | 信号2値化回路及びデイジタル信号処理装置 |
-
1995
- 1995-07-14 JP JP20141295A patent/JP3299082B2/ja not_active Expired - Fee Related
-
1996
- 1996-07-08 CA CA002180702A patent/CA2180702A1/en not_active Abandoned
- 1996-07-10 AT AT96305067T patent/ATE233009T1/de not_active IP Right Cessation
- 1996-07-10 EP EP96305067A patent/EP0753850B1/de not_active Expired - Lifetime
- 1996-07-10 DE DE69626244T patent/DE69626244T2/de not_active Expired - Fee Related
- 1996-07-11 US US08/678,289 patent/US5764166A/en not_active Expired - Fee Related
- 1996-07-11 BR BR9603061A patent/BR9603061A/pt not_active Application Discontinuation
- 1996-07-12 KR KR1019960028060A patent/KR100439610B1/ko not_active IP Right Cessation
- 1996-07-14 CN CN96111733A patent/CN1150304A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
BR9603061A (pt) | 1998-05-05 |
JPH0936746A (ja) | 1997-02-07 |
US5764166A (en) | 1998-06-09 |
ATE233009T1 (de) | 2003-03-15 |
CN1150304A (zh) | 1997-05-21 |
CA2180702A1 (en) | 1997-01-15 |
EP0753850B1 (de) | 2003-02-19 |
EP0753850A1 (de) | 1997-01-15 |
KR100439610B1 (ko) | 2004-11-06 |
JP3299082B2 (ja) | 2002-07-08 |
DE69626244D1 (de) | 2003-03-27 |
KR970008054A (ko) | 1997-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69319997T2 (de) | Modulationsverfahren, Modulationsvorrichtung und Demodulationsvorrichtung | |
DE69626350T2 (de) | Aufzeichnungsmedium, digitale modulations/demodulationsvorrichtung und digitale modulations/demodulationsverfahren | |
DE69418384T2 (de) | Informationswiedergabegerät und Informationsaufzeichnungsmedium | |
DE3137906C2 (de) | ||
DE69420359T2 (de) | Plattenwiedergabegerät mit Fähigkeit zur kontinuierlichen Änderung der Wiedergabegeschwindigkeit | |
DE69522650T2 (de) | Signalmodulations- und -demodulationsverfahren und -vorrichtung | |
DE69626244T2 (de) | Binärkodierung von Signalen und digitale Signalverarbeitung | |
DE3137907A1 (de) | Wiedergabevorrichtung fuer plattenaufzeichnung | |
KR910001884B1 (ko) | 2치부호 변조방법 및 복조방법 | |
DE69612955T2 (de) | Verfahren zur umwandlung von m-bit informationsworten in ein moduliertes signal, verfahren zur herstellung eines aufzeichnungsträgers, kodiervorrichtung, vorrichtung, aufzeichnungsvorrichtung, signal sowie aufzeichnungsträger | |
DE19546951B4 (de) | Wiedergabeschaltung für ein optisches Informationsaufzeichnungs- und Informationswiedergabegerät | |
DE69320721T2 (de) | Synchronsignaldetektor, Methode zum Detektieren des Synchronsignales sowie Demodulator | |
DE69706871T2 (de) | Verfahren zur Verhinderung des Kopierens von digitalen Daten | |
DE69321746T2 (de) | Datenmodulations und -demodulationsverfahren und -vorrichtung | |
DE602006000313T2 (de) | Auf Run-length basierender Frequenzdetektor für eine Phasenregelschleife und dazu gehöriges Verfahren | |
DE69320720T2 (de) | Detektion eines Synchronisationssignals und Datendemodulation | |
DE69224936T2 (de) | Auslesen von Signalen für optisches Speichermedium | |
DE3787441T2 (de) | Aufzeichnungs- und Wiedergabegerät für optische Platten. | |
DE3015849A1 (de) | Verfahren und vorrichtung zur modulation und demodulation von daten | |
DE69708957T2 (de) | Vorrichtung und Verfahren zur Wiedergabe einer optischen Platte | |
DE69329401T2 (de) | Digitalsignalumwandlungsgerät | |
DE69928641T2 (de) | Erzeugung von amplitudenstufen für einen bitdetektor mit partieller wiedergabe und höchster wahrscheinlichkeit (prml) | |
DE69423841T2 (de) | Verfahren zur Kodierung und Dekodierung und magnetischer Aufnahmeapparat | |
DE69612726T2 (de) | Digitalsignal-Wiedergabegerät und Wiedergabeverfahren dafür | |
DE69212027T2 (de) | Verfahren und Vorrichtung zur digitalen Modulation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |