DE69609999T2 - Schaltung zur Rauschunterdrückung für einen sigma-delta Digital-Analogwandler - Google Patents
Schaltung zur Rauschunterdrückung für einen sigma-delta Digital-AnalogwandlerInfo
- Publication number
- DE69609999T2 DE69609999T2 DE69609999T DE69609999T DE69609999T2 DE 69609999 T2 DE69609999 T2 DE 69609999T2 DE 69609999 T DE69609999 T DE 69609999T DE 69609999 T DE69609999 T DE 69609999T DE 69609999 T2 DE69609999 T2 DE 69609999T2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- noise suppression
- error signal
- error
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000001629 suppression Effects 0.000 claims description 16
- 238000013139 quantization Methods 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 claims description 5
- 230000003111 delayed effect Effects 0.000 description 12
- 238000001914 filtration Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/22—Analogue/digital converters pattern-reading type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3004—Digital delta-sigma modulation
- H03M7/3015—Structural details of digital delta-sigma modulators
- H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M7/3022—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
- H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
- H03M3/504—Details of the final digital/analogue conversion following the digital delta-sigma modulation the final digital/analogue converter being constituted by a finite impulse response [FIR] filter, i.e. FIRDAC
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
- Noise Elimination (AREA)
Description
- Diese Erfindung bezieht sich auf Schaltungen zur Rauschunterdrückung und insbesondere aber nicht ausschließlich auf Schaltungen zur Rauschunterdrückung zur Verwendung in D/A- Wandlern.
- In einem überabgetasteten Digital-Analogwandler (D/A-Wandler), wie etwa einem sigma-delta Modulator, soll ein digitales Eingangssignal in ein analoges Ausgangssignal umgewandelt werden. Das Eingangssignal wird zunächst interpoliert, um ein überabgetastetes Signal zu erzeugen, das durch einen digitalen Modulator moduliert wird, um ein N-Bit Signal zu erzeugen. Dieser digitale Modulator enthält ein Quantisierglied und eine Anzahl von Integriergliedern. Das N- Bit Signal besitzt eine niederfrequente Komponente, die dem Eingangssignal gleicht, und ein "Quantisierungsrauschen", das hauptsächlich in einem hochfrequenten Band liegt und typischerweise mit einem Tiefpaßfilter entfernt wird.
- Bei dieser Anordnung besteht ein Problem darin, daß ein geringer Anteil des Quantisierungsrauschens im Durchgangsband verbleibt und dieses Rauschen wird durch die Abtastung der Frequenz vervielfacht.
- Bekannte Verfahren zum Unterdrücken dieses Rauschens beinhalten die Abnahme eines Rückkopplungsfehlersignals vom Eingang des Quantisierglieds. Dies erzeugt jedoch ein Anwachsen der Skalierung des Ausgangssignals und erhöht das Rauschen weiterer zugehöriger Einrichtungen, wie etwa Siliziumrauschen und thermisches Rauschen.
- Es wird auf die Artikel "Two-Stage Sigma-Delta Modulation" (IEEE Transactions On Acoustics, Speech and Signal Processing, Bd. 38, Nr. 11, 1. November 1990, S. 1937-1952, Ping Wah Wong u. a.) und "New Structure Of Oversampling Converters" (Analog, Circuits and Neural Networks, Singapore, 11.-14. Juni 1991, Bd. 3 von 5, 11. Juni 1991, Institute Of Electrical And Electronics Engineers, S. 1649-1652, Yie-Yuan Shieu u. a.) Bezug genommen.
- Diese Erfindung versucht eine Schaltung zur Rauschunterdrückung zu schaffen, in der die oben erwähnten Nachteile gemindert sind.
- Gemäß der vorliegenden Erfindung ist eine Schaltung zur Rauschunterdrückung zur Verwendung in einem D/A-Wandler mit einem sigma-delta Modulator und einem Datenausgang geschaffen, wobei die Schaltung umfaßt: Fehlermeßmittel zum Messen eines Fehlersignals des sigma-delta Modulators, wobei das Fehlersignal den Quantisierungsfehler des Modulators darstellt; Filtermittel, die geschaltet sind, um das Fehlersignal zu empfangen und ein gefiltertes Fehlersignal zu schaffen; Filterkompensationsmittel, die an den Datenausgang des D/A-Wandlers geschaltet sind und einen kompensierten Ausgang schaffen; Skalierungsmittel, die geschaltet sind, um das gefilterte Fehlersignal zu empfangen und in Abhängigkeit vom gefilterten Fehlersignal ein skaliertes gefiltertes Fehlersignal zu schaffen; Modulationsmittel, die geschaltet sind, um das skalierte gefilterte Fehlersignal zu empfangen und einen Einzelbitstrom der Fehlerdaten zu schaffen; Summierungsmittel zum Summieren des Einzelbitstroms der Fehlerdaten und des kompensierten Ausgangs vom D/A-Wandler, um einen korrigierten Ausgang zu schaffen, in dem das Fehlersignal gefiltert, skaliert und moduliert ist und der Datenausgang kompensiert ist, so daß der korrigierte Ausgang erhalten wird, der im wesentlichen einen reduzierten Quantisierungsfehler aufweist.
- Die Fehlermeßmittel enthalten vorzugsweise ein Filter, eine erste Verzögerungsanordnung und eine Subtraktionsanordnung. Die Kompensationsmittel kompensieren vorzugsweise eine Verzögerung, die mit den Filtermitteln verbunden ist.
- Die Kompensationsmittel sind vorzugsweise eine zweite Verzögerungsanordnung. Die Filtermittel sind vorzugsweise ein Kammfilter.
- Die Summierungsmittel umfassen Schieberegister und Schaltkondensatoren.
- Gemäß einem zweiten Aspekt der Erfindung ist eine Anordnung zur Rauschunterdrückung geschaffen, die eine Vielzahl von oben beschriebenen Schaltungen zur Rauschunterdrückung in Kaskadenschaltung umfaßt.
- Vorzugsweise kompensieren die Kompensationsmittel jeder Schaltung außerdem die relative Position dieser Schaltung in der Kaskadenschaltung.
- Auf diese Weise wird Rauschen im Durchgangsband unterdrückt, ohne einen Anstieg der Skalierung des Ausgangssignals oder einen Anstieg des Rauschens von weiteren zugehörigen Einrichtungen zu erzeugen.
- Es wird nun ein Digital-Analogwandler (D/A-Wandler) gemäß der vorliegenden Erfindung mit Bezug auf die angefügten Zeichnungen beispielhaft beschrieben, in denen:
- Fig. 1 eine bevorzugte Ausführung einer Schaltung zur Rauschunterdrückung gemäß der Erfindung zeigt;
- Fig. 2 eine Kaskadenschaltung von drei Schaltungen zur Rauschunterdrückung von Fig. 1 mit einer Anordnung aus Schieberegister und Kammfilter zeigt; und
- Fig. 3 die Anordnung aus Schieberegister und Kammfilter von Fig. 2 genau zeigt.
- In Fig. 1 ist eine D/A-Schaltung 10 gezeigt, die erste und zweite digitale Modulatoren 11 bzw. 16 enthält. Der erste digitale Modulator 11 weist einen Eingang, der mit einem Eingangsanschluß 5 verbunden ist, um von diesem ein interpoliertes Eingangssignal I1 zu empfangen, und einen Ausgang auf, um ein Einzelbitstrom-Ausgangssignal O1 bereitzustellen.
- Eine Fehlermeßanordnung 6 enthält einen ersten digitalen Verzögerungsblock 12, der ebenfalls geschaltet ist, um das interpolierte Eingangssignal I1 vom Eingangsanschluß 5 zum Schaffen eines ersten verzögerten Ausgangssignals zu empfangen, ein (wohlbekanntes) digitales LPF (Tiefpaßfilter) 13 und einen Subtraktionsblock 14. Das digitale LPF 13 ist ein Filter mit endlichem Impulsverhalten und ist ebenfalls geschaltet, um das Einzelbitstrom-Ausgangssignal O1 vom ersten digitalen Modulator 11 zu empfangen und ein gefiltertes Ausgangssignal bereitzustellen.
- Der Subtraktionsblock 14 ist geschaltet, um vom ersten digitalen Verzögerungsblock 13 das erste verzögerte Ausgangssignal und vom digitalen LPF 13 das gefilterte Ausgangssignal zu empfangen, um das gefilterte Ausgangssignal vom verzögerten Ausgangssignal zu subtrahieren und ein subtrahiertes Ausgangssignal bereitzustellen.
- Ein zweiter digitaler Verzögerungsblock 17 ist geschaltet, um das Einzelbitstrom-Ausgangssignal O1 vom ersten digitalen Modulator 11 zu empfangen und ein zweites verzögertes Ausgangssignal bereitzustellen.
- Ein Kammfilter 19 erster Ordnung mit L-Abgriff ist geschaltet, um das subtrahierte Ausgangssignal vom Subtraktionsblock 14 zu empfangen und ein kammgefiltertes Ausgangssignal bereitzustellen. Ein Multiplikationsblock 15 ist geschaltet, um das kammgefilterte Ausgangssignal vom Kammfilter 19 zu empfangen und ein multipliziertes Ausgangssignal bereitzustellen, das das mit einer ganzen Zahl K multiplizierte subtrahierte Ausgangssignal ist.
- Der zweite digitale Modulator 16 ist geschaltet, um das multiplizierte Ausgangssignal vom Multiplikationsblock 15 als ein Eingangssignal I1 zu empfangen und in Abhängigkeit vom Eingangssignal I2 ein zweites moduliertes Ausgangssignal O2 bereitzustellen.
- Ein analoger Summierungsblock 18 ist geschaltet, um das zweite verzögerte Ausgangssignal vom zweiten digitalen Verzögerungsblock 17 und das zweite modulierte Ausgangssignal vom zweiten digitalen Modulator 16 zu empfangen und an einem Ausgangsanschluß 7 ein analog summiertes Ausgangssignal O3 bereitzustellen.
- Ein Taktsteuerungseingang ist mit den ersten und zweiten digitalen Modulatoren 11 und 16, den ersten und zweiten Verzögerungsblöcken 17 und 12, dem digitalen LPF 13 und dem analogen Summierungsblock 18 verbunden, um Taktsignale zur Taktsteuerung der Schaltung 1 bereitzustellen.
- Im Betrieb erzeugt der erste digitale Modulator 11 bei jedem Taktsignal einen Einzelbitausgang O1, der eine Abschätzung des interpolierten Eingangssignals I1 in den Basisbandfrequenzen gemäß der folgenden Gleichung ist:
- O1 = I1 + E1 + E2
- wobei E1 ungewolltes Rauschen im Basisband des Eingangssignals I1 ist und E2 ungewolltes Rauschen außerhalb des Basisbands des Eingangssignals I1 ist.
- Bei jedem Taktsignal erzeugt der erste digitale Verzögerungsblock 12 ein verzögertes interpoliertes Eingangssignal I1, wobei die Verzögerung durch einen Parameter D definiert ist, der eine Anzahl von vorkommenden Taktsignalen als Verzögerung bestimmt.
- Außerdem erzeugt das erste digitale LPF 13 bei jedem Taktsignal einen Ausgang, der eine Tiefpaßfilterabschätzung seines ersten Eingangs I1 ist. Die Charakteristiken, die die Filterfunktion des digitalen Filters 13 definieren, verändern sich bei jedem Aufruf des digitalen LPF-Blocks.
- Das Kammfilter 19 erzeugt ein kammgefiltertes Ausgangssignal, das eine Kammfilterung des Eingangssignals ist. Die Kammparameter sind feststehend und können bei jedem Aufruf variieren.
- Das digitale LPF 13 ist so angepaßt, daß gilt: LPF(I1 + E1 + E2) = Verzögerung (I1 + E1); daher gilt: gefiltertes Ausgangssignal = Verzögerung (I1 + E1).
- Da das subtrahierte Ausgangssignal = Verzögerung (I1) - Verzögerung (I1 + E1) ist, sind die zwei Verzögerungen so angepaßt, daß sie miteinander übereinstimmen, somit beträgt der subtrahierte Ausgang = - Verzögerung (E1).
- Es folgt:
- kammgefiltertes Ausgangssignal = Kamm(Verzögerung(K * E1)).
- Außerdem erzeugt der zweite digitale Modulator 16 bei jedem Taktsignal in einer Weise, die der des ersten digitalen Modulators 11 ähnlich ist, aus dem Eingangssignal I2 gemäß der folgenden Gleichung den Ausgang O2:
- O2 = I2 + E1' + E2'
- wobei E1' ein Rauschsignal im Basisband des Eingangssignals I2 und E2' ein Rauschsignal außerhalb des Basisbands des Eingangssignals I2 ist.
- Deswegen gilt:
- O2 = - Verzögerung(Kamm(K * E1')) + E1' + E2'.
- Der analoge Summierungsblock enthält ein analoges Kammfilter und erzeugt das analoge summierte Ausgangssignal O3 gemäß der folgenden Gleichung:
- O3 = Kamm(Verzögerung(O1)) + (O2/K),
- wobei K eine feststehende ganze Zahl ist. Die Parameter des Kammfilters und K sind für jeden analogen Summierungsblock feststehend.
- Wenn das analoge Kammfilter des analogen Summierungsblocks 18 mit der Kammfunktion des Kammfilters 19 übereinstimmt und die Verzögerung des zweiten digitalen Verzögerungsblocks 17 mit der Verzögerung des ersten digitalen Verzögerungsblocks 13 übereinstimmt, folgt daraus:
- O3 = Verzögerung(Kamm(I1 + E2) - (E2'/K) - (E1'/K)
- Das Kammfilter beeinflußt die Inbandsignale X und E1' nicht, somit gilt:
- O3 = Verzögerung(I1) - E1'/K
- + Verzögerung(Kamm(E2)) - (E2'/K)
- Als Ergebnis ist das Inbandrauschen (E1) um einen Faktor K reduziert und das Außerbandrauschen (E2) ist durch die Wirkung des Kammfilters reduziert. Die Konstante K ist relativ groß und erzielt beim Inbandrauschen einen großen Vorteil.
- All dies wird erreicht, während die Unempfindlichkeit der digitalen Modulatoren gegenüber der Komponentenübereinstimmung aufrechterhalten wird.
- In Fig. 2 ist eine D/A-Schaltung 50 gezeigt, die zwei D/A- Schaltungen verwendet, die ähnliche Komponenten und Anordnungen aufweisen wie die Schaltung 10 von Fig. 1. Die folgenden Elemente sind im wesentlichen zu ihren Gegenstücken in Fig. 1 identisch: erste, zweite und dritte digitale Modulatoren 21, 26 und 36, erste und zweite Kammfilter 29 und 37, erste und zweite Subtraktionsblöcke 24 und 34, erste und zweite Multiplikationsblöcke 25 und 35, erste, zweite, dritte und vierte digitale Verzögerungsblöcke 22, 27, 32 und 37 sowie erste und zweite digitale LPFs 23 und 33.
- Der erste digitale Modulator 21 der D/A-Schaltung 50 weist einen Eingang, der geschaltet ist, um ein interpoliertes Eingangssignal (das interpolierte Eingangssignal I1) von einem Ausgangsanschluß 20 zu empfangen, und einen Ausgang auf, um ein Einzelbitstrom-Ausgangssignals O1 bereitzustellen. Die ersten und zweiten digitalen Verzögerungsblöcke 22 und 27, das erste digitale LPF 23, der erste Subtraktionsblock 24, das erste Kammfilter 29 und der erste Multiplikationsblock 25 sind jeweils wie ihre Gegenstücke in Fig. 1 geschaltet und angeordnet. Der erste digitale Verzögerungsblock 27 liefert ein erstes verzögertes Ausgangssignal S1 an den analogen Summierungsblock 28.
- Der Ausgang des zweiten digitalen Modulators 26 ist mit einem Eingang des dritten Verzögerungsblocks 30 verbunden. Der digitale Verzögerungsblock 30 liefert ein drittes verzögertes Ausgangssignal S2 an den analogen Summierungsblock 28.
- Das zweite digitale LPF 33 ist geschaltet, um den modulierten Ausgang vom zweiten digitalen Modulator 26 zu empfangen und ein zweites gefiltertes Ausgangssignal bereitzustellen.
- Ein vierter digitaler Verzögerungsblock 32 ist geschaltet, um das kammgefilterte Signal vom ersten Kammfilter 29 zu empfangen und ein verzögertes Ausgangssignal bereitzustellen. Der zweite Subtraktionsblock 34 ist geschaltet, um das dritte verzögerte Ausgangssignal vom dritten digitalen Verzögerungsblock 32 und das zweite gefilterte Ausgangssignal vom zweiten digitalen LPF 33 zu empfangen und das zweite gefilterte Ausgangssignal vom verzögerten Ausgangssignal zu subtrahieren und ein subtrahiertes Ausgangssignal bereitzustellen.
- Das zweite Kammfilter 37 ist geschaltet, um das subtrahierte Ausgangssignal vom Subtraktionsblock 34 zu empfangen und ein kammgefiltertes Ausgangssignal bereitzustellen. Ein Multiplikationsblock 15 ist geschaltet, um das kammgefilterte Ausgangssignal vom Kammfilter 19 zu empfangen und ein multipliziertes Ausgangssignal bereitzustellen, welches das mit einer ganzen Zahl K multiplizierte subtrahierte Ausgangssignal ist.
- Der dritte digitale Modulator 36 ist geschaltet, um das multiplizierte Ausgangssignal vom zweiten Multiplikationsblock 35 zu empfangen und in Abhängigkeit davon ein drittes moduliertes Ausgangssignal S3 bereitzustellen.
- Der analoge Summierungsblock 28 ist geschaltet, um das erste verzögerte Ausgangssignal S1 vom ersten digitalen Verzögerungsblock 27, das zweite modulierte Ausgangssignal S2 vom zweiten digitalen Modulator 26 und das dritte modulierte Ausgangssignal S3 vom dritten digitalen Modulator 36 zu empfangen und ein summiertes Ausgangssignal an einen Ausgangsanschluß 39 bereitzustellen.
- Der Taktsteuerungseingang liefert Taktsignale, um die Taktung der ersten, zweiten und dritten digitalen Modulatoren 21, 26 und 36, der ersten, zweiten, dritten und vierten Verzögerungsblöcke 27, 22, 32 und 30, der ersten und zweiten digitalen LPFs 23 und 33 und des analogen Summierungsblocks 28 zu steuern.
- In Fig. 3 ist der analoge Summierungsblock 28 von Fig. 2 genauer gezeigt. Der erste Eingang S1 ist mit einem ersten Schieberegister 40 verbunden, das ein Schieberegister mit 2*L-1 Abgriff ist. Das erste Schieberegister 40 liefert in Abhängigkeit vom Eingangssignal S1 ein erstes Ausgangssignal von 2*L-1 Bits.
- In ähnlicher Weise ist der zweite Eingang S2 mit einem zweiten Schieberegister 46 verbunden, das ein Schieberegister mit L Abgriff ist. Das zweite Schieberegister 46 liefert ein zweites Ausgangssignal von 1 Bit.
- Der dritte Eingang S3 ist mit einem dritten Schaltkreis 44 verbunden, der nachfolgend weiter beschrieben wird. Der Taktsteuerungseingang ist mit einem Phasengenerator 48 und außerdem mit den ersten und zweiten Schieberegistern 40 und 46 verbunden. Der Phasengenerator 48 liefert in Abhängigkeit von den Taktsteuerungssignalen, die über den Taktsteuerungseingang empfangen werden, erste und zweite Phasenausgänge PH0 und PH1, die nicht überlappend sind.
- Ein erster Schaltkreis 41 ist geschaltet, um das erste Ausgangssignal vom ersten Schieberegister 40 zu empfangen und ein erstes getaktetes Ausgangssignal bereitzustellen. Ein zweiter Schaltkreis 45 ist geschaltet, um das zweite Ausgangssignal vom zweiten Schieberegister 46 zu empfangen und ein zweites getaktetes Ausgangssignal bereitzustellen. Der dritte Schaltkreis 44 ist geschaltet, um das dritte Eingangssignal S3 zu empfangen und einen dritten getakteten Ausgang bereitzustellen.
- Ein vierter Schaltkreis 42 ist geschaltet, um einen gemeinsamen Eingang zu empfangen, der die ersten, zweiten und dritten getakteten Ausgangssignale umfaßt, und ein viertes getaktetes Ausgangssignal bereitzustellen.
- Ein Operationsverstärker 43 weist einen mit einem Masseanschluß verbundenen nicht negierenden Eingang und einen negie renden Eingang auf, der ebenfalls geschaltet ist, um den gemeinsamen Eingang zu empfangen. Ein Ausgang des Operationsverstärkers ist mit dem Ausgangsanschluß verbunden; einer Taktgeneratorschaltung 48, deren erster Eingangstakt geschaltet ist, um den Eingang zu takten.
- Die ersten, zweiten, dritten und vierten Schaltkreise 41, 45, 44 und 42 enthalten jeweils interne Schaltkondensatoren und sind jeweils außerdem geschaltet, um vom Phasengenerator 48 die ersten und zweiten Phasensignale PH0 und PH1 zu empfangen. Auf diese Weise werden die Eingänge der ersten, zweiten, dritten und vierten Schaltkreise 41, 45, 44 und 42 auf die internen Kondensatoren getastet und die Ausgangssignale werden aus der Summe der in den Kondensatoren gespeicherten Ladung abgeleitet.
- Der analoge Summierungsblock 18 von Fig. 1 erzeugt den folgenden Ausgang:
- Ausgang = Kamm(Kamm(S1)) + Kamm(S2/K)
- wobei K eine feststehende ganze Zahl ist.
- Der analoge Summierungsblock 49 führt zum Vergleich am ersten Eingang S1 eine doppelte Kammfilteroperation aus: Kammfilter(Kammfilter(S1); führt am zweiten Eingang S2 eine Kammfilteroperation aus: Kammfilter(S2), und summiert die zwei kammgefilterten Ergebnisse mit dem dritten Eingang S3, um einen analogen Ausgang zu erzeugen, der gleich
- Ausgang = Kamm (Kamm(S1)) + Kamm(S2/R) + S3/K**2
- ist.
- Durch eine Analyse, die zu der ähnlich ist, die für den analogen Summierungsblock 28 von Fig. 1 durchgeführt wird, ist der Ausgang des analogen Summierungsblocks 49 gegeben durch:
- Ausgang = Verzögerung(X) + E1" /K**2
- + Verzögerung(Kamm(Kamm (E2)))
- - Verzögerung(Kamm(E2'/K)) + E2" /K**2
- wobei E1" und E2" die Rauschparameter des dritten digitalen Modulators 36 sind und alle weiteren Parameter die entsprechenden Parameter von Fig. 1 sind. Es folgt, daß das Inbandrauschen um K**2 reduziert ist und das Außerbandrauschen durch eine doppelte Kammfilterung reduziert ist, während die weiteren Merkmale beibehalten sind, wie in Fig. 1 erläutert ist.
- Es wird durch einen Fachmann anerkannt werden, daß zu der einen oben beschriebenen Ausführung alternative Ausführungen möglich sind. Es kann beispielsweise eine Schaltung mit einer größeren Anzahl von Korrelationsbits, als jene, die oben gezeigt ist, aufgebaut werden. Eine Schaltung, in der nicht alle LPF-Blöcke gleich sind, ist ebenfalls möglich. Ferner ist außerdem eine Schaltung möglich, in der die Multiplikationskonstante vom Block 35 nicht das Quadrat von derjenigen des Blocks 25 ist.
Claims (7)
1. Schaltung zur Rauschunterdrückung zur Verwendung in einem
D/A-Wandler mit einem sigma-delta Modulator und einem
Datenausgang, wobei die Schaltung umfaßt:
- Fehlermeßmittel zum Messen eines Fehlersignals des
sigma-delta Modulators, wobei das Fehlersignal den
Quantisierungsfehler des Modulators repräsentiert;
- Filtermittel, die geschaltet sind, um das Fehlersignal
zu empfangen und ein gefiltertes Fehlersignal
bereitzustellen;
- Filterkompensationsmittel, die zum Kompensieren der
Verzögerung, die mit den Filtermitteln zusammenhängt,
mit dem Datenausgang des D/A-Wandlers verbunden sind;
- Skalierungmittel, die geschaltet sind, um das gefilterte
Fehlersignal zu empfangen und in Abhängigkeit vom
gefilterten Fehlersignal ein skaliertes gefiltertes
Fehlersignal bereitzustellen;
- Modulationsmittel, die geschaltet sind, um das skalierte
gefilterte Fehlersignal zu empfangen und einen
Einzelbitstrom der Fehlerdaten bereitzustellen;
- Summierungsmittel zum Summieren des Einzelbitstroms der
Fehlerdaten und des kompensierten Ausgangssignals vom
D/A-Wandler und zur Bereitstellung eines korrigierten
Ausgangs;
wobei das Fehlersignal gefiltert, skaliert und moduliert
ist und der Datenausgang kompensiert ist, so daß der
erzielte korrigierte Ausgang einen wesentlich reduzierten
Quantisierungsfehler aufweist.
2. Schaltung zur Rauschunterdrückung nach Anspruch 1, wobei
die Fehlermeßmittel ein Filter, eine erste
Verzögerungsanordnung und eine Subtraktionsanordnung umfassen.
3. Schaltung zur Rauschunterdrückung nach einem der
vorhergehenden Ansprüche, wobei die Kompensationsmittel
eine zweite Verzögerungsanordnung sind.
4. Schaltung zur Rauschunterdrückung nach einem der
vorhergehenden Ansprüche, wobei die Filtermittel ein
Kammfilter sind.
5. Schaltung zur Rauschunterdrückung nach einem der
vorhergehenden Ansprüche, wobei die Summierungsmittel
Schieberegister und Schaltkondensatoren umfassen.
6. Anordnung zur Rauschunterdrückung, die eine Vielzahl von
Schaltungen zur Rauschunterdrückung nach einem der
vorhergehenden Ansprüche in Kaskadenschaltung umfaßt.
7. Anordnung zur Rauschunterdrückung nach Anspruch 6, wobei
die Kompensationsmittel jeder Schaltung außerdem die
relative Position dieser Schaltung in der Kaskade
kompensieren.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB9502586A GB2298096B (en) | 1995-02-10 | 1995-02-10 | Noise cancelling circuit and arrangement |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69609999D1 DE69609999D1 (de) | 2000-10-05 |
DE69609999T2 true DE69609999T2 (de) | 2001-03-01 |
Family
ID=10769367
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69609999T Expired - Fee Related DE69609999T2 (de) | 1995-02-10 | 1996-02-05 | Schaltung zur Rauschunterdrückung für einen sigma-delta Digital-Analogwandler |
Country Status (6)
Country | Link |
---|---|
US (1) | US5724038A (de) |
EP (1) | EP0726656B1 (de) |
JP (1) | JPH08274665A (de) |
KR (1) | KR100377037B1 (de) |
DE (1) | DE69609999T2 (de) |
GB (1) | GB2298096B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10162566A1 (de) * | 2001-12-19 | 2003-08-21 | Siemens Ag | Sigma-Delta-Wandler mit Rauschunterdrückung |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100219155B1 (ko) * | 1996-09-11 | 1999-09-01 | 윤종용 | 디지탈/아날로그 변환장치 |
JP2002504277A (ja) * | 1997-04-18 | 2002-02-05 | イェスパー ステーンスガール−メイセン | 非線形分離および線形再接合に基づくオーバサンプルされたディジタル・アナログ変換器 |
DE19851637A1 (de) * | 1998-11-10 | 2000-05-11 | Bosch Gmbh Robert | Sigma-Delta-Modulator und Verfahren zur Unterdrückung eines Quantisierungsfehlers in einem Sigma-Delta-Modulator |
DE19854124C1 (de) * | 1998-11-24 | 2000-08-24 | Bosch Gmbh Robert | Sigma-Delta D/A-Wandler |
WO2000039932A2 (en) * | 1998-12-14 | 2000-07-06 | Steensgaard Madsen Jesper | Serial d/a converter |
US6473011B1 (en) | 1999-08-19 | 2002-10-29 | Jesper Steensgaard-Madsen | Serial D/A converter compensating for capacitor mismatch errors |
ATE247878T1 (de) * | 1999-11-19 | 2003-09-15 | Ami Semiconductor Belgium Bvba | Wandlerschnittstellenanordnung mit einem sigma- delta-modulator mit nullpunktabgleich und verstärkungseinstellung |
US6535154B1 (en) * | 2001-11-05 | 2003-03-18 | Texas Instruments Incorporated | Enhanced noise-shaped quasi-dynamic-element-matching technique |
US7230996B2 (en) * | 2002-06-13 | 2007-06-12 | Matsushita Electric Industrial Co., Ltd. | Transmitting circuit device and wireless communications device |
US6741197B1 (en) * | 2003-01-13 | 2004-05-25 | Cirrus Logic, Inc. | Digital-to-analog converter (DAC) output stage |
EP1712004A2 (de) * | 2004-01-28 | 2006-10-18 | Koninklijke Philips Electronics N.V. | Da-umsetzersystem und verfahren zum umsetzen eines mehrbit-digitalsignals in ein analogsignal |
EP1583245A3 (de) * | 2004-03-10 | 2006-09-13 | Matsushita Electric Industrial Co., Ltd. | Gerät und Verfahren zur Wandlung von Daten, Sendeschaltung, Kommunikationseinrichtung und damit ausgestattete elektronische Schaltung |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2543095B2 (ja) * | 1987-09-14 | 1996-10-16 | 松下電器産業株式会社 | オ―バ―サンプリング型d/a変換器 |
US5235334A (en) * | 1992-03-30 | 1993-08-10 | Motorola, Inc. | Digital-to-analog converter with a linear interpolator |
US5369403A (en) * | 1992-09-01 | 1994-11-29 | The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University | Dual quantization oversampling digital-to-analog converter |
US5323157A (en) * | 1993-01-15 | 1994-06-21 | Motorola, Inc. | Sigma-delta digital-to-analog converter with reduced noise |
US5414424A (en) * | 1993-08-26 | 1995-05-09 | Advanced Micro Devices, Inc. | Fourth-order cascaded sigma-delta modulator |
US5585802A (en) * | 1994-11-02 | 1996-12-17 | Advanced Micro Devices, Inc. | Multi-stage digital to analog conversion circuit and method |
-
1995
- 1995-02-10 GB GB9502586A patent/GB2298096B/en not_active Expired - Fee Related
-
1996
- 1996-02-05 EP EP96101616A patent/EP0726656B1/de not_active Expired - Lifetime
- 1996-02-05 DE DE69609999T patent/DE69609999T2/de not_active Expired - Fee Related
- 1996-02-07 JP JP8046563A patent/JPH08274665A/ja active Pending
- 1996-02-10 KR KR1019960003231A patent/KR100377037B1/ko not_active IP Right Cessation
- 1996-02-12 US US08/599,742 patent/US5724038A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10162566A1 (de) * | 2001-12-19 | 2003-08-21 | Siemens Ag | Sigma-Delta-Wandler mit Rauschunterdrückung |
Also Published As
Publication number | Publication date |
---|---|
DE69609999D1 (de) | 2000-10-05 |
KR100377037B1 (ko) | 2003-06-09 |
GB9502586D0 (en) | 1995-03-29 |
EP0726656A1 (de) | 1996-08-14 |
EP0726656B1 (de) | 2000-08-30 |
US5724038A (en) | 1998-03-03 |
KR960032908A (ko) | 1996-09-17 |
GB2298096B (en) | 1998-09-02 |
GB2298096A (en) | 1996-08-21 |
JPH08274665A (ja) | 1996-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69313687T2 (de) | Pseudo Multibit-Sigma-Delta-Analog-Digitalwandler | |
DE69220723T2 (de) | Analog/Digitalwandler, Digital/Analogwandler und digitale Modulatoren | |
DE69107059T2 (de) | Sigma-delta-modulator. | |
DE69103977T2 (de) | Echoauslöscher mit einem adaptiven digitalen Filter und zugeordneter Delta-Sigma-Modulationsschaltung. | |
DE3852741T2 (de) | Überabtastender-DA-Wandler mit mehrstufiger Rauschformung. | |
DE69129821T2 (de) | Mehrstufiger Sigma-deltaanalog/digitalumsetzer | |
DE3120914C2 (de) | ||
DE68915700T2 (de) | Verfahren zur Kaskadierung von mehreren Sigma-Delta-Modulatoren und ein Sigma-Delta-Modulatorsystem. | |
DE69609999T2 (de) | Schaltung zur Rauschunterdrückung für einen sigma-delta Digital-Analogwandler | |
DE60010238T2 (de) | Stabilisierungsschaltung mit frequenzgeformtem Pseudozufalls-Chopper und Verfahren für einen Delta-Sigma-Modulator | |
DE102013211375B4 (de) | System und verfahren für das zerhacken an überabtastenden datenwandlern | |
DE69424839T2 (de) | Sigma-Delta Analog-Digital Konverter mit einem Filter mit definierter Nullstellen-Pol-Verteilung und Gerät dafür | |
DE3908314C2 (de) | ||
DE68911700T2 (de) | Vorrichtung und Verfahren zur A/D Umsetzung mit Überabtastung. | |
DE60007087T2 (de) | Verfahren und gerät zur korrektur von delta-sigma-wandlern hoher ordnung | |
DE112013000926B4 (de) | Sigma-Delta-Modulator mit Dithersignal | |
DE60212440T2 (de) | Bandpass-sigma-delta-modulator mit antiresonanzaufhebung | |
DE4203879A1 (de) | Verfahren zur umwandlung eines messsignals und eines referenzsignals in ein ausgangssignal, sowie konverter zur durchfuehrung des verfahrens | |
DE69928875T2 (de) | Delta-Sigma Modulator mit verbesserter Spitzenwertgenauigkeit | |
DE69116324T2 (de) | A/D(Analog/Digital)-Wandler | |
DE69212337T2 (de) | Sigma-Delta-Modulator für einen Digital/Analog-Umsetzer mit Wackelsignal | |
DE60211208T2 (de) | Sigma-delta modulation | |
EP1177634A1 (de) | Sigma-delta-analog/digital-wandleranordnung | |
DE69421977T2 (de) | Ausgangsfilter für einen Überabtastungs-Digital zu Analog-Konverter | |
DE602005000134T2 (de) | Bandpass-Delta-Sigma Analog-Digital-Wandler |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8339 | Ceased/non-payment of the annual fee |