DE69535512T2 - Flip-chip-verbindung mit nichtleitendem klebmittel - Google Patents

Flip-chip-verbindung mit nichtleitendem klebmittel Download PDF

Info

Publication number
DE69535512T2
DE69535512T2 DE69535512T DE69535512T DE69535512T2 DE 69535512 T2 DE69535512 T2 DE 69535512T2 DE 69535512 T DE69535512 T DE 69535512T DE 69535512 T DE69535512 T DE 69535512T DE 69535512 T2 DE69535512 T2 DE 69535512T2
Authority
DE
Germany
Prior art keywords
chip
adhesive material
bumps
adhesive
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69535512T
Other languages
English (en)
Other versions
DE69535512D1 (de
Inventor
Rolf Aschenbrenner
Jörg GWIASDA
Elke Zakel
Joachim Eldring
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pac Tech Packaging Technologies GmbH
Original Assignee
Pac Tech Packaging Technologies GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pac Tech Packaging Technologies GmbH filed Critical Pac Tech Packaging Technologies GmbH
Application granted granted Critical
Publication of DE69535512D1 publication Critical patent/DE69535512D1/de
Publication of DE69535512T2 publication Critical patent/DE69535512T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Description

  • Die Erfindung betrifft das Gebiet der mikroelektronischen Gehäusetechnologie. Diverse Verbindungsverfahren bzw. Bondverfahren und Medien werden eingesetzt, um den IC-Chip zu befestigen. Seit der Entwicklung des Montageprozesses mit umgedrehtem Chip bzw. der Flip-Chip-Montage unter Anwendung von Lotmaterial durch IBM (C4-Prozess) in den frühen 1960er Jahren wurde die Verbindungstechnik mit umgedrehter Anschlussfläche ("face down") populär und wurde vielfältig eingesetzt und es ist über originelle Verbindungsverfahren berichtet worden. Gleichzeitig wird das Interesse an der Verbindung mit umgedrehtem Chip bzw. der Flip-Chip-Verbindungstechnik durch die Nachfrage nach Substraten gesteigert, die auf dem Gebiet der Konsumelektronik eingesetzt werden. Daher hat sich die Art der Substrate, die durch Umdrehen der Chips zu verbinden sind, von anorganischen Materialien zu organischen Materialien gewandelt, etwa Polyimidfolien oder Leiterplatten (häufig FR-4). Durch die Verwendung von Lotlegierungen ist es möglich, einen geringen Widerstand sowie einen guten thermischen Kontakt zwischen dem Chip und dem Gehäusesubstrat, wozu FR-4 und flexibles Polyimidmaterial gehören, unter Verwendung von Einkapselungs-Substanzen zu erreichen. Das Ergebnis ist eine Verbesserung im thermischen Zyklenbetrieb (Lebenszeit) von Flip-Chips, die auf Gehäusesubstraten mit hohem thermischem Ausdehnungskoeffizienten (CTE) montiert sind.
  • Das Interesse an Flip-Chip-Anordnungen unter Anwendung von Klebermaterialien zum Erreichen von sehr dicht liegenden Verbindungen, mit geringem Abstand und hohem Leistungsvermögen, stieg rasch an. In diesem Zusammenhang wird eine neue Flip-Chip-Technologie unter Anwendung von nicht-leitenden Klebermaterialien anstelle des bekannten aushärtbaren Harzes vorgeschlagen, siehe beispielsweise US-A 4,749,120 (Hatada-Matsushita).
  • EP-A 387 066 (Hitachi) offenbart ein Verfahren zum mechanischen Befestigen und elektrischen Verbinden von Chips mit nahezu rechteckigen Bumps bzw. Höckern an bzw. mit einem Substrat, das ein Leiterbahnmuster aufweist (siehe Seite 4, Zeilen 34-38). Es sind diverse Arten von Höckerformen vorgeschlagen, siehe beispielsweise in dem Dokument die 3, 4, 5 und 6. Es wird ein Klebermaterial vorgesehen, durch das die Höcker gedrückt werden, um einen elektrischen Kontakt mit dem Leiterbahnmuster zu erzielen. Unterschiedliche Formen von Höckern sind in DE-A 38 29 538 (Siemens) gezeigt, wobei Kontakthöcker bzw. Kontaktbumps in der 1 dieses Dokumentes dargestellt sind, die einen großen Basisabschnitt und einen sehr kleinen Spitzenabschnitt in Form einer Halbkugel aufweisen, die unmittelbar mit dem Basisabschnitt verbunden ist; für nähere Details zur Beschreibung der „Höcker, sog. Bumps" sei in dem Dokument auf Spalte 1, Zeilen 57-62 verwiesen. Eine Kleber- oder Haftfolie oder ein beliebiges Material, das von dem Höcker durchstoßen wird, ist nicht offenbart, vielmehr wird die elektrische Verbindung durch den Höcker selbst mittels eines thermischen Verfahrens hergestellt ("thermo-compressive method").
  • Es ist Aufgabe der Erfindung, eine verbesserte Verbindungsstruktur bzw. Bondstruktur und ein verbessertes Verbindungsverfahren bzw. Bondverfahren bereitzustellen, wobei eine gewisse Form eines Höckers und ein Haftmaterial bzw. Klebermaterial eingesetzt werden, um den Chip mit dem organischen Trägersubstrat zu verbinden.
  • Das erfindungsgemäße Konzept liegt darin, mindestens einen separaten Chip ("bare chip") mit Kontakthöckern (beispielsweise Gold) an vielen Arten von Gehäuse- bzw. Verpackungssubstraten zu befestigen und gleichzeitig elektrisch zu verbinden, wobei die Höcker eine gewisse Form haben, um das Durchstoßen der Schicht oder der Schichtfolie aus Klebermaterial zu vereinfachen (Anspruch 1).
  • Durch dieses Verbindungsverfahren wird der Chip kopfüber verbunden und eine elektrische Verbindung mit dem organischen Substrat wird über zusammengedrückte und verformte Höcker hergestellt. Der Chip wird durch die nicht leitende Kleberschicht fixiert, die den gesamten Spalt zwischen dem Chip (dem entsprechenden einzelnen Chip) und dem Gehäusesubstrat füllt. Durch das beanspruchte Verfahren wird eine größere Nachgiebigkeit oder Elastizität insbesondere für organische Substrate erreicht.
  • Im Vergleich zur US-A 4,749,120 wird das Verbinden mittels Wärme deutlich beschleunigt, wobei die physikalischen Verbindungsparameter verbessert wurden und Elastizität (Nachgiebigkeit) des verbundenen mikroelektronischen Gehäuses erreicht worden ist.
  • Das Klebermaterial wird vorteilhaft in Form einer Schichtfolie (Anspruch 3) und als Mischung von thermoplastischen/wärmeaushärtenden (thermofixierenden) Klebermaterialien (Ansprüche 3, 2) aufgebracht.
  • Eine beispielhafte nicht leitende Kleberschicht wurde insbesondere im Hinblick auf die Eigenschaften von Verbindungen durch COF (Chip auf flexiblem Material) und COB (Chip auf Leiterplatte) untersucht. Es wurde das elektrische und mechanische Verhalten der Klebermaterialverbindungen untersucht, indem der anfängliche Kontaktwiderstand und die mechanische Haftung als Funktion der Temperatur und der Feuchtigkeit ermittelt wurden.
  • Es wurden sowohl die mechanischen als auch die elektrischen Eigenschaften vor und nach den Umgebungsprüfungen gemessen und mit gelöteten Kontakten verglichen. Für Flip-Chip-Verbindungen mit einer Anschlussflächengröße von 100 μm2 und einer Kontaktfläche von ungefähr 60 μm (rund) betrug der Widerstand weniger als 8 mΩ. Dieser geringe Kontaktwiderstand kann dem speziellen Prozess und den Materialien zugeschrieben werden, die erfindungsgemäß eingesetzt werden. Des Weiteren wurden der Verbindungsdruck (Anspruch 4), die Verbindungstemperatur und die Zeitdauer (Anspruch 1) im Verhältnis zu dem Kontaktwiderstand untersucht.
  • Die Ergebnisse des erfindungsgemäßen Konzepts zeigen, dass ein Steuern dieser Prozessparameter gute Verbindungseigenschaften ergibt. Eine Technik mit nichtleitendem Klebermaterial und Flip-Chip bietet einige wichtige Vorteile gegenüber Lotfüllmaterialien, wobei jedoch andere neue Probleme auftauchen. Die wesentlichen Nachteile liegen darin, dass keine Neubearbeitung möglich ist, sie problematisch in der Verarbeitung ist, etwa dass lange Aushärtezeiten erforderlich sind und dass hohe Lothöcker erforderlich sind. Die Verwendung von Klebermaterialien anstelle von Lotmaterial bei der Flip-Chip-Verbindung auf organischen Substraten vermeidet jedoch die Probleme im Hinblick auf das Lotmaterial. Des Weiteren gibt es mögliche Kostenvorteile bei der Reduzierung der Prozessschritte, wenn eine Haftmittel-Flip-Chip-Verbindung eingesetzt wird.
  • Erfindungsgemäß werden „Kontakthöcker" und ein nicht-leitendes Klebermaterial (Anspruch 1) verwendet. Diese Technik ermöglicht eine hochwertige Befestigung von ICs an kostengünstigen organischen Substraten und eröffnet zahlreiche Vorteile beim Zusammenfügen elektronischer Schaltungen. Dazu gehören geringe Verarbeitungstemperaturen, ein Verbinden ohne Flussmittel, Verbindungen mit hoher Dichte ("high density"), Ersetzbarkeit und hohe Zuverlässigkeit, das Beschleunigen des Befestigungsvorganges und das Ermöglichen einer elastischen Bewegung des zusammengefügten mikroelektronischen Bauelements ("Package").
  • Die detailliertere Form der Höcker ist in Anspruch 5 dargelegt; diese können aus Gold aufgebaut sein, um die besten Ergebnisse zu erhalten (Anspruch 6). Um die Verformung während des Verbindens zu verbessern und zu vereinfachen, ist der hervorstehende Frontabschnitt weicher als der Basisteil der Höcker, der vorzugsweise als eine Kugel ausgebildet ist.
  • Beispiele und Testergebnisse dienen zur detaillierteren Darstellung der Erfindung.
  • 1 ist ein schematisches Flussdiagramm des Flip-Chip-Prozesses mit nicht leitendem Klebermaterial.
  • Tabelle 1 ist eine Zusammenfassung für die Spezifizierungen beispielhafter organischer Leiterplatten. (FR-4; FLEX).
  • 2a, 2b, 3 zeigen die Kugelhöckergeometrie. Die Höckerform weist einen geringfügig abgeflachten Grundkörper mit einer hervorstehenden Oberseite oder Spitze auf. Der dünnere obere Teil ist weicher als der untere, nahezu kugelförmige Teil, um besser oder leichter verformbar zu sein. Zwischen dem Spitzenteil und dem kugelförmigen unteren Teil ist ein konischer Abschnitt ausgebildet, der ebenfalls weicher ist, als der untere kugelförmige Teil. 3 zeigt die Abmessung der Höcker, wobei hier ein GoldHöcker aus AU 98 Pd verwendet ist. 2b ist eine Flächenkonfiguration.
  • 4, 5 zeigen ein grundlegendes Beispiel des erfindungsgemäßen Verfahrens mit Temperatur/Druck-Parametern zum Verbinden.
  • 6a, 6b sind Darstellungen eines ICs, das mit einem FR-4-Substrat verbunden ist, wobei verformte Goldhöcker eingesetzt sind, und wobei die Gold, Nickel und Kupfer Grenzfläche gezeigt ist.
  • Tabelle 2 ist eine zusammengefasste Spezifizierung des Klebermaterials.
  • 7 zeigt die Klebermaterial-Temperatur gegenüber der Thermoelektroden-Temperatur an der Verbindungsstelle.
  • 8 ist eine Darstellung eines Temperatur-Testzyklus.
  • 9a, 9b zeigen die Ergebnisse des Temperatur-Testzyklus (FR-4; FLEX).
  • 10a, 10b zeigen die Ergebnisse einer Feuchtigkeitsprüfung (FR-4; FLEX).
  • 11 zeigt den temperaturabhängigen Widerstand.
  • 12 zeigt den Einfluss der Feuchtigkeit und der Temperatur auf die Verbindungsfestigkeit ("bonding strength").
  • Testchip und Testsubstrat
  • Die Bauelemente für den Dauertest für den Hauptanteil dieser Arbeit hierin besitzen eine Größe von 5 und 7,5 mm2, Abstände von 200 und 300 μm und Anschlussflächengrößen von 80 μm als Achteck (siehe Tabelle 1). Die Metallisierung ist 1 μm AlSi-Schicht 1 % mit einer PSG-Passivierung. Die Substrate, die für diese Flip-Chip-Verbindung eingesetzt wurden, waren 1 mm dicke gedruckte Leiterplatten (FR-4) und 25 μm flexibles Platinenmaterial (Espanex). Die Gesamtabmessung der Substrate betrug 2 inch2 (siehe Tabelle 1). Die Leiterbahnstrukturen waren in beiden Fällen aus einem Gold-Nickel-beschichteten Kupfermaterial hergestellt. Die gedruckte Leiterplatte, die auch für die Flip-Chip-Befestigung unter Anwendung von Lotmaterial verwendet wurde, beinhaltet eine Lotmaske als eine Abschlussschicht. Die Maske hat keinen Einfluss auf den Prozess mit dem nicht-leitenden Klebermaterial. Beide Testbauelemente besitzen Verbindungsbahnen, die das Überwachen der elektrischen Unversehrtheit durch Messen des Kontaktwiderstands (vier-Punkt-Messung) und des Übergangswiderstands (in Form einer Kettenanordnung) ermöglichen.
  • Hockerverarbeitung ("Bump Processing")
  • Die Goldkugelhöcker wurden mit einer flexiblen, kostengünstigen Hockertechnologie auf der Grundlage der konventionellen Drahtverbindungtechnologie (siehe 1994, ITAP & Flip-Chip-Proceedings, Seiten 74-79, J. Eldring et al) hergestellt. Es können bekannte Drahtverbindungsanlagen eingesetzt werden, daher ist eine teure Höckerverarbeitungsanlage für die fotolithographische Aufsputterung und das Plattieren ("plating") nicht erforderlich. Die Größen und die Geometrie der kugelförmigen Höcker sind grundsätzlich von dem Drahtdurchmesser, der Geometrie der Kapillare sowie den Höckerprozessparametern abhängig.
  • Nicht-leitendes Klebermaterial
  • Die vorgeschlagene Klebermaterialschicht besteht aus einem isolierenden wärmehärtenden/thermoplastischen Mischklebermaterial ohne leitende Teilchen und Füllmaterialien. Das Klebermaterial wurde in Form einer trockenen Schicht mit unterschiedlichen Schichtdicken von 25 μm und 50 μm hergestellt. Zum Reparieren der Verbindung wird die gesamte Flip-Chip-Verbindungsstruktur auf eine Temperatur von ungefähr 125°C bis 130°C erwärmt, um die Verbindung des ICs zu lösen. Die detaillierten Spezifierungen sowie die Verbindungsparameter sind in Tabelle 2 zusammengefasst.
  • Verbindungsprozess bzw. Bondprozess
  • Der grundlegende Prozessablauf für die Flip-Chip-Befestigung mit nichtleitendem Klebermaterial ist in 4 gezeigt.
  • Der Prozess beinhaltet drei grundlegende Schritte:
    • Schritt 1: Ein nicht leitendes Klebermaterial wird auf das Substrat aufgebracht, um den Chip zu fixieren.
    • Schritt 2: Die Goldkugelhöcker auf dem Chip und die Elektroden auf dem Substrat werden ausgerichtet.
    • Schritt 3: Verbinden des Chips mit dem Substrat mit einer geeigneten Kraft oder Last (mindestens 20 kg/cm2) und mit einer Temperatur bis zu 180°C für 15 bis 20 Sekunden (siehe 5).
  • Somit ist das IC elektrisch mit dem Substrat über gepresste oder angepresste und verformte Goldkugelhöcker verbunden (siehe 6a, b).
  • Der Druck wird an der Verbindungsstelle beibehalten bis der Chip durch Abkühlen des thermischen Übertragungselements fixiert ist. Der Verbindungsprozess wurde mit der halbautomatischen Flip-Chip-Verbindungsanlage FC 950 von Karl Süß (Frankreich) ausgeführt. In dieser Anlage wird eine zweistufige Erwärmung in dem Thermokompressionsmodus eingesetzt und diese Anlage ermöglicht das Abkühlen unter Beibehaltung des Drucks. Aufgrund der erforderlichen Genauigkeit besteht die Verbindungsapparatur aus einer Optik mit aufgeteiltem Sichtfeld, um den Chip und das Substrat anzuordnen. Die empfohlene Temperatur sollte während des gesamten Verbindungszyklus beibehalten werden. Daher wurde die tatsächliche Klebermaterialtemperatur durch Einbinden eines Thermoelements in dem Klebermaterial während des Verbindungsprozesses gemessen.
  • 7 zeigt die gemessene Temperaturdifferenz zwischen dem Sollwert des Temperatur-Übertragungselements ("Thermode") und der tatsächlichen Verbindungstemperatur in dem Klebermaterial. Der deutliche Unterschied hängt von der thermischen Leitfähigkeit des jeweiligen Materials ab. Die kalte Scheibenhalterung, auf der das Substrat mittels Vakuum fixiert ist, dient als eine Wärmesenke für die Flip-Chip-Verbindung. Die zusammengesetzte Dicke des Klebermaterials und des Substrats spielt eine weitere Rolle für den Wärmeaustausch.
  • Zuverlässigkeitsprüfungen
  • Um in eindeutiger Weise den Ausfallmodus und Mechanismen der Funktionsbeeinträchtigung von Verbindungen mit nicht-leitendem Klebermaterial zu erkennen, wurden die mechanische Haftung durch Ziehprüfungen und das elektrische Leistungsverhalten bewertet. Um diese Daten zu ermitteln, wurden Testproben erstellt und einer beschleunigten Lebensdauerprüfung unterzogen. Das Prüfverfahren beinhaltet das Durchlaufen von Temperatur- bzw. Wärmezyklen und die Aufbewahrung bei hoher Temperatur und Feuchtigkeit. Das angewendete Beschleunigungs-Prüfverfahren für das Durchlaufen von Wärmezyklen beinhaltet 1000 Zyklen zwischen –55 und +125°C mit einer Zyklusdauer von 30 Minuten. Die Proben wurden nach 50, 100, 250, 500 und 1000 Zyklen gemessen. Der Zyklustestablauf wurde gemäß einer Modifizierung des MIL-Standards 883 für thermische Schockprüfungen durchgeführt. Eine schematische Darstellung des tatsächlichen Wärmezyklusprofils ist in 8 gezeigt. Der Test für konstante Feuchtigkeit wurde bei einer konstanten Temperatur von 85°C und einer relativen Feuchtigkeit von 85% durchgeführt. Die Gesamtdauer der Prüfung betrug 1000 Stunden.
  • Die Funktionsfähigkeit der Verbindung wurde nach 50, 100, 250, 500 und 1000 Stunden gemessen.
  • Elektrische Eigenschaften
  • Die elektrischen Eigenschaften wurden untersucht, indem der Kontaktwiderstand und der Übergangswiderstand nach den Zuverlässigkeitsprüfungen ermittelt wurden. Die Ergebnisse davon sind in den 9 und 10 zusammengefasst. Nach 1000 Temperaturzyklen konnten keine unterbrochenen Verbindungen für die Chips ermittelt werden, die mit beiden Arten von Substraten verbunden waren. Jedoch nahm die Beeinträchtigung des Widerstands der Chips mit 7,5 mm im Quadrat geringfügig mit der Anzahl der Zyklen zu, wobei ein Wert erreicht wurde, der dem 2-fachen des Anfangwertes entsprach (siehe 9a, 10a). Im Falle des Chips mit 5 mm im Quadrat blieb der Verbindungswiderstand nahezu konstant. Der Grund für die Änderung des Kontaktwiderstands kann der durch die Belastung hervorgerufenen Änderung des Kontaktabstands zwischen den Goldkugelhöckern und den Elektroden des Substrats zugeordnet werden. Im Vergleich mit Lotverbindungen, in denen sich Zuverlässigkeitsprobleme aufgrund der Ermüdungsbrüche während des thermischen Zyklusbetriebs ergeben (CTE, Unterschiede in den Temperaturausdehnungskoeffizienten) sind Klebermaterialverbindung tendenziell nachgiebiger und unterliegen einem Ermüdungsausfall mit geringerer Wahrscheinlichkeit. Im Gegensatz zum Temperaturzyklusbetrieb riefen die Feuchtigkeitsprüfungen höhere Kontaktwiderstandswerte hervor (siehe 9b, 10b). Im Falle der FR-4-Platine (siehe 9b) waren die Werte nach 1000 Stunden unabhängig von der Chipgröße. Der gemessene Wert betrug ungefähr 27 mΩ mit einer kleinen Standardabweichung von ± 4,5 mΩ. Die Ergebnisse für das flexible Polyimid-Substrat (siehe 10b) zeigten eine bessere Stabilität insbesondere für den Chip mit 5 mm im Quadrat. Mögliche Ursachen für den höheren Kontaktwiderstand sind die Änderungen des Volumens, wenn das Klebermaterial in der z-Achsen-Richtung aufgrund der Feuchtigkeitsaufnahme oder eines Oxidationseffektes anschwillt. Um eine ausgezeichnete Zuverlässigkeit und Stabilität der Verbindung zu erreichen, wurde eine Last beim Verbinden auf der Grundlage der Dicke des Klebermaterials, der Höhe des Höckers und der gegebenen Verbindungsparameter der Klebermaterialien ausgewählt. Die Kraft wurde geändert bis keine weitere Verringerung im Kontaktwiderstand auftrat.
  • Die besten Ergebnisse konnten mit Andruckskräften beim Verbinden im Bereich von 80 bis 100 g/Höcker erreicht werden. Trotz dieser hohen Verbindungskräfte traten weder auf dem Chip noch auf dem Substrat Risse während des Verbindens auf.
  • Ein weiterer Punkt für das Erreichen einer hohen Zuverlässigkeit ist die Nachgiebigkeit der Verbindung. Diese Nachgiebigkeit ist erforderlich, um Unebenheiten des Substrats und eine thermische Fehlanpassung der Verbindungsmaterialien zu kompensieren. Unter Betriebsbedingungen führt der Unterschied in der thermischen Anpassung in der z-Richtung zwischen dem Goldkugelhöcker und dem Klebermaterial zu einer schnelleren Ausdehnung des Klebermaterials im Vergleich zu den Höckern. Dies führt zu vorzeitigen Ausfällen, wenn es keine Nachgiebigkeit gibt. Daher wurde das Verhalten der Flip-Chip-Verbindungen durch einen Temperatur-Betriebstest geprüft. Die Probe wurde von 25°C auf 125°C in 25°C-Schritten aufgeheizt und bei jeder Temperatur gehalten, um den Kontaktwiderstand zu messen.
  • 11 zeigt die Abhängigkeit zwischen dem Kontaktwiderstand der Elektroden und der Temperatur. Der Widerstand steigt graduell für alle Bauelemente von 5 mΩ auf 8 mΩ an. Im Vergleich zur ersten Untersuchung, die bei einer niedrigeren Temperatur beim Verbinden ausgeführt wurde, konnten selbst nach 125°C keine elektrischen Kontaktausfälle ermittelt werden. Der höhere Kontaktwiderstand verschwand bei einer Abkühlung auf Raumtemperatur.
  • Mechanische Eigenschaften
  • Die Klebermaterialfestigkeit wurde mittels eines Zugspannungs-Testgeräts (Instron 4502) auf den steifen gedruckten Leiterplatten bewertet. Die Leiterplatte wurde an einer Platte festgeklemmt und die Kraft wurde direkt von oben ausgeübt. Die Ablösefestigkeits-Prüfungen wurden an den Chips mit 7,5 mm im Quadrat ausgeführt, die auch in den beiden Umgebungsprüfungen verwendet werden, und wurden mit einer Probe verglichen, die bei Raumtemperatur aufbewahrt wurde. Die Ergebnisse in 12 zeigen den Einfluss der Umgebungsprüfungen auf die Flip-Chip-Verbindung. Für alle Proben bestand der Fehlermodus in einem Fehler in der Haftung an der Grenzfläche zwischen dem Klebermaterial und der Lotmaske auf der gedruckten Leiterplatte. Ein Kohäsionsfehler wurde in dieser Prüfung nie beobachtet.
  • Es wird eine Flip-Chip-Technologie bereitgestellt, wobei nicht-leitende Klebermaterialien und Goldkugelhöcker oder Verbindungselemente eingesetzt werden. Das Konzept besteht darin, einzelne Chips mit Goldkugelhöcker an organischen Substraten anzubringen und gleichzeitig eine Verbindung herzustellen. Der Chip wird durch das sich abkühlende isolierende Klebermaterial fixiert. Umgebungsprüfungen zeigten, dass die Leistungseigenschaften nach 1000 Stunden einer kontinuierlichen Einwirkung von Feuchtigkeit akzeptabel waren und nach 1000 Temperaturzyklen ausgezeichnet waren. Derartige stabile Verbindungen können nur durch eine Nachgiebigkeit der Flip-Chip-Verbindung realisiert werden. Diese Stabilität kann durch eine präzise Steuerung der Verbindungs- bzw. Bondparameter, beispielsweise der Temperatur und der Druck, erreicht werden. Diese Verbindungstechnik erlaubt das Befestigen einzelner Chips an preiswerten organischen Substraten mit hoher Verbindungsqualität.

Claims (7)

  1. Verfahren zum gleichzeitigen mechanischen Anbringen und elektrischen Verbinden von zumindest einem Chip mit Kontaktbumps ("stud bumps"; 10) an oder zu einem organischen Trägersubstrat (30), mit den Verfahrensschritten: (a) Bedecken des organischen Substrats (30), welches ein leitfähiges gedrucktes Leiterbahnenmuster ("printed pattern") trägt, mit einem Film oder einer Schicht (20), welche(r) einen isolierenden, nicht leitenden Kleberwerkstoff aufweist; (b) Ausrichten der Bumps (10) des oder der Chips zu dem gedruckten Leitungsmuster auf dem organischem Substrat (30), wobei die Kontaktbumps (10) eine Basis (10a), einen konischen (10c) und einen Spitzenabschnitt (10b) aufweisen, wobei der Spitzenabschnitt (10b) weicher ist als der Basisabschnitt (10a), und wesentlich verformt wird, beim Aufbringen von Druck während des Bondens der Bumps auf die leit- oder kontaktfähigen Leiterbahnen (gedrucktes Bahnenmuster); (c) Bonden des Chips oder der Chips kopfüber auf das leitfähige gedruckte Bahnenmuster auf dem organischen Substrat (30), mit einer Temperatur von nicht mehr als 180°C für etwa 15 sec bis 20 sec und einer Mindestlast von 20 kg/cm2, wobei die Kontaktbumps (10) durch den Film oder die Schicht des klebefähigen Materials hindurch stechen oder durchstoßen, dies während des Bondingprozess-Schritts.
  2. Verfahren nach Anspruch 1, wobei die nicht-leitende Kleberschicht oder das Klebermaterial eine thermoplastische oder thermofixierte (heiß- oder wärmegehärtete) Klebermischung aufweist oder eine Mischung eines thermofixierenden und thermoplastischen Klebstoffmaterials ist.
  3. Verfahren nach einem der vorigen Ansprüche, wobei das Klebermaterial eine Folienschicht (20) aus einer Mischung von thermoplastischem und thermofixierendem Klebstoffmaterial ist.
  4. Verfahren nach einem der vorigen Ansprüche, wobei die Bondingkraft in der Größenordnung von 80g bis 100g pro Kontaktbump (10) liegt.
  5. Verfahren nach einem der vorigen Ansprüche, wobei der konische Abschnitt (10c) den Basisabschnitt (10a) und den Spitzenabschnitt (10b) miteinander verbindet und weicher ist, als der Basisabschnitt.
  6. Verfahren nach einem der vorigen Ansprüche, wobei die Bumps (10, 10a, 10b) aus Gold gestaltet sind.
  7. Verfahren nach einem der vorigen Ansprüche wobei die Kleberschicht oder der Kleberfilm (20) eine Dicke von 25 μm oder 50 μm aufweist, und in einem Trockenfilm-Format hergestellt ist oder hergestellt worden ist.
DE69535512T 1994-08-12 1995-04-13 Flip-chip-verbindung mit nichtleitendem klebmittel Expired - Lifetime DE69535512T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP94112626 1994-08-12
EP94112626 1994-08-12
PCT/EP1995/001388 WO1996005614A1 (en) 1994-08-12 1995-04-13 Flip chip bonding with non-conductive adhesive

Publications (2)

Publication Number Publication Date
DE69535512D1 DE69535512D1 (de) 2007-07-26
DE69535512T2 true DE69535512T2 (de) 2008-02-21

Family

ID=8216195

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69535512T Expired - Lifetime DE69535512T2 (de) 1994-08-12 1995-04-13 Flip-chip-verbindung mit nichtleitendem klebmittel

Country Status (4)

Country Link
US (1) US5928458A (de)
EP (1) EP0803132B1 (de)
DE (1) DE69535512T2 (de)
WO (1) WO1996005614A1 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3030271B2 (ja) 1997-05-19 2000-04-10 富士通株式会社 半導体部品の実装方法
US6326241B1 (en) * 1997-12-29 2001-12-04 Visteon Global Technologies, Inc. Solderless flip-chip assembly and method and material for same
JP2965981B1 (ja) * 1998-09-30 1999-10-18 モトローラ株式会社 フリップチップボンディングの最適化条件検出方法
DE19905807A1 (de) * 1999-02-11 2000-08-31 Ksw Microtec Ges Fuer Angewand Verfahren zur Herstellung elektrisch leitender Verbindungen
JP4121665B2 (ja) * 1999-04-19 2008-07-23 株式会社ルネサステクノロジ 半導体基板の接合方法
US6371355B1 (en) * 2000-08-25 2002-04-16 Sun Microsystems, Inc. Method and apparatus for solder joint integrity assessment
JP2004512127A (ja) * 2000-11-01 2004-04-22 スリーエム　イノベイティブ　プロパティズ　カンパニー 電気検出および／または信号印加装置
US6500760B1 (en) * 2001-08-02 2002-12-31 Sandia Corporation Gold-based electrical interconnections for microelectronic devices
KR100429856B1 (ko) * 2001-11-15 2004-05-03 페어차일드코리아반도체 주식회사 스터드 범프가 있는 웨이퍼 레벨 칩 스케일 패키지 및 그 제조 방법
US6919646B2 (en) * 2002-03-12 2005-07-19 Nec Electronics Corporation Semiconductor device with contacting electrodes
US20050012225A1 (en) * 2002-11-15 2005-01-20 Choi Seung-Yong Wafer-level chip scale package and method for fabricating and using the same
US20040191955A1 (en) * 2002-11-15 2004-09-30 Rajeev Joshi Wafer-level chip scale package and method for fabricating and using the same
US6858943B1 (en) * 2003-03-25 2005-02-22 Sandia Corporation Release resistant electrical interconnections for MEMS devices
DE10356153B4 (de) * 2003-12-02 2010-01-14 Infineon Technologies Ag Modul für kontaktlose Chipkarten oder Identifizierungssysteme
FR2875995B1 (fr) * 2004-09-24 2014-10-24 Oberthur Card Syst Sa Procede de montage d'un composant electronique sur un support, de preference mou, et entite electronique ainsi obtenue, telle q'un passeport
US8958862B2 (en) 2007-10-17 2015-02-17 Neuronexus Technologies, Inc. Implantable device including a resorbable carrier
KR101055509B1 (ko) * 2009-03-19 2011-08-08 삼성전기주식회사 전자부품 내장형 인쇄회로기판

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4749120A (en) * 1986-12-18 1988-06-07 Matsushita Electric Industrial Co., Ltd. Method of connecting a semiconductor device to a wiring board
DE3829538A1 (de) * 1988-08-31 1990-03-08 Siemens Ag Verfahren zum verbinden eines halbleiterchips mit einem substrat
US5001542A (en) * 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
JP2833111B2 (ja) * 1989-03-09 1998-12-09 日立化成工業株式会社 回路の接続方法及びそれに用いる接着剤フィルム
US5071787A (en) * 1989-03-14 1991-12-10 Kabushiki Kaisha Toshiba Semiconductor device utilizing a face-down bonding and a method for manufacturing the same
JP2547895B2 (ja) * 1990-03-20 1996-10-23 シャープ株式会社 半導体装置の実装方法
JP2523250B2 (ja) * 1991-08-16 1996-08-07 インターナショナル・ビジネス・マシーンズ・コーポレイション ジシアネ―トの混合物を含む組成物
KR0129500B1 (en) * 1992-10-27 1998-04-06 Matsushita Electric Ind Co Ltd Semiconductor device and manufacture thereof

Also Published As

Publication number Publication date
EP0803132B1 (de) 2007-06-13
EP0803132A1 (de) 1997-10-29
US5928458A (en) 1999-07-27
DE69535512D1 (de) 2007-07-26
WO1996005614A1 (en) 1996-02-22

Similar Documents

Publication Publication Date Title
DE69535512T2 (de) Flip-chip-verbindung mit nichtleitendem klebmittel
DE69737375T2 (de) Verfahren zur Befestigung eines elektronischen Bauteils auf einer Leiterplatte und System zum Ausführen des Verfahrens
DE69830623T2 (de) Klebstoff zum verbinden von schaltelementen, leiterplatte und verfahren zur herstellung derselben
DE10228509B4 (de) Lotstruktur zur elektrischen und/oder mechanischen Kontaktierung sowie Vorrichtung und Verfahren zu ihrer Herstellung
US6270363B1 (en) Z-axis compressible polymer with fine metal matrix suspension
DE60011720T2 (de) Verbindungsmaterial
DE69818185T2 (de) Halbleiterverpackung und deren Herstellungsmethode
DE4411973C2 (de) KGD-Anordnung und Verfahren zur Herstellung einer KGD-Anordnung
Gaynes et al. Evaluation of contact resistance for isotropic electrically conductive adhesives
US7901768B2 (en) Multilayer anisotropic conductive adhesive and connection structure using the same
KR19990044151A (ko) 견고하게 접착된 변형가능한 전자장치용 기판조립장치
DE19848834A1 (de) Verfahren zum Montieren eines Flipchips und durch dieses Verfahren hergestellte Halbleiteranordnung
DE102005025465A1 (de) Halbleiterbauteil und Verfahren zur Herstellung desselben
DE60003243T2 (de) Testverfahren für Halbleiter und anisotroper Leiterfilm dazu
DE69802146T2 (de) Umarbeitungsfähige Leiterplattenbestückung mit einem Flip-Chip
DE102004050792A1 (de) Bauelemente-Modul für Hochtemperaturanwendungen und Verfahren zum Herstellen eines derartigen Bauelemente-Moduls
DE10145468C1 (de) Verfahren und Vorrichtung zum Befestigen von Halbleitereinrichtungen auf einer Schalteinrichtung
DE19860716C1 (de) Verbindungsanordnung
DE112010002901T5 (de) Verbindungsanordnungen und Verfahren zum Herstellen und Verwenden derselben
DE4113034A1 (de) System und verfahren zum automatisierten bandbonden, die die reparatur erleichtern
Clot et al. Flip-chip on flex for 3D packaging
DE10233641A1 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE102004040414B4 (de) Verfahren zur Herstellung eines Verdrahtungssubstrats eines Halbleiterbauteils mit Außenkontaktanschlussflecken für Außenkontakte
DE60223211T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE69608355T2 (de) Kontaktstruktur für die elektrische Verbindung von Testplatine und Chip

Legal Events

Date Code Title Description
8364 No opposition during term of opposition